KR101422421B1 - 높은 전력 충격 마그네트론 스퍼터링을 사용하여 메모리를 형성하는 방법 및 시스템 - Google Patents

높은 전력 충격 마그네트론 스퍼터링을 사용하여 메모리를 형성하는 방법 및 시스템 Download PDF

Info

Publication number
KR101422421B1
KR101422421B1 KR1020137001756A KR20137001756A KR101422421B1 KR 101422421 B1 KR101422421 B1 KR 101422421B1 KR 1020137001756 A KR1020137001756 A KR 1020137001756A KR 20137001756 A KR20137001756 A KR 20137001756A KR 101422421 B1 KR101422421 B1 KR 101422421B1
Authority
KR
South Korea
Prior art keywords
target
memory
resistive material
pulse
forming
Prior art date
Application number
KR1020137001756A
Other languages
English (en)
Other versions
KR20130031355A (ko
Inventor
용준 제프 후
에버렛 에이. 맥티어
존 에이. 스미스 3세
구르테즈 에스. 샌드후
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20130031355A publication Critical patent/KR20130031355A/ko
Application granted granted Critical
Publication of KR101422421B1 publication Critical patent/KR101422421B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3464—Operating strategies
    • H01J37/3467—Pulsed operation, e.g. HIPIMS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/082—Oxides of alkaline earth metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/088—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3485—Sputtering using pulsed power to the target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3417—Arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

높은 전력 충격 마그네트론 스퍼터링(HIPIMS)를 사용하여 메모리를 형성함이 설명된다. 하나 또는 둘 이상의 방법 실시 예가 높은 전력 충격 마그네트론 스퍼터링(HIPIMS)를 사용하여 한 구조상에 저항 메모리 재료를 형성함을 포함하며, 이때 상기 저항 메모리 재료가 약 섭씨 400도 이하 온도의 환경에서 상기 구조상에 형성된다.

Description

높은 전력 충격 마그네트론 스퍼터링을 사용하여 메모리를 형성하는 방법 및 시스템{METHOD AND SYSTEM OF FORMING MEMORY USING HIGH POWER IMPULSE MAGNETRON SPUTTERING}
본 발명은 반도체 메모리 장치, 방법 및 시스템에 대한 것이며, 특히 높은 전력 충격 마그네트론 스퍼터링(high power impulse magnetron sputtering)를 사용하여 메모리를 형성시킴에 대한 것이다.
메모리 장치는 컴퓨터 또는 다른 전자 장치에서 내부, 반도체, 집적 회로로서 제공된다. 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 동적 랜덤 액세스 메모리(DRAM), 동기식 동적 랜덤 액세스 메모리 (SDRAM), 플래시 메모리, 그리고 가령 저항 변수와 같은 저항, 메모리 등을 포함하여 여러 다른 종류의 메모리들이 있다. 저항 메모리의 종류로는 프로그램 전도체 메모리, 저항 랜덤 액세스 메모리(RRAM), 그리고 상 변화 랜덤 액세스 메모리(PCRAM) 등이 있다.
저항 메모리 장치와 같은 메모리 장치는 높은 메모리 밀도, 높은 신뢰도, 그리고 낮은 전력 소모를 필요로 하는 광범위 전자 응용에서 비-휘발성 메모리로서 사용될 수 있다. 비-휘발성 메모리는 가령, 개인용 컴퓨터, 휴대용 메모리 스틱, 고체 상태 드라이브 (SSDs), 디지털 카메라, 휴대 전화, MP3 플레이어, 동영상 플레이어 등과 같은 휴대용 음악 플레이어, 그리고 다른 전자 장치에서 사용된다.
저항 메모리 장치와 같은 메모리 장치들은 한 어레이 내에 배열된, 저항 메모리 셀들과 같은 다수의 메모리 셀들을 포함한다. 예를 들면, 메모리 셀의 다이오드, 전계 효과 트랜지스터(FET) 또는 바이폴라 접합 트랜지스터(BJT)와 같은 액세스 장치는 상기 어레이의 "열(low)"을 형성하는 워드 라인과 같은 한 액세스 라인에 결합된다.
메모리 셀 각각의 메모리 소자와 같은 상기 메모리 셀 재료는 상기 어레이의 "행(column)" 내 비트 라인과 같은 한 데이터 라인에 결합 된다. 이와 같이 하여, 한 메모리 셀의 액세스 장치는 게이트에 결합된 워드 라인을 선택하여 한 열의 메모리 셀들을 활성시키는 한 열의 디코더를 통해 접근될 수 있다. 한 열의 선택된 메모리 셀들 내 특정 메모리 셀의 프로그램된 상태는 특정 메모리 셀에 대한 프로그램된 상태와 관련된 저항에 따라 메모리 소자들 내에서 각기 다른 전류들이 흐르도록 함으로써 가령 감지되어 결정될 수 있다.
저항 메모리 셀들과 같은 메모리 셀들은 바람직한 상태로 프로그램되고, 가령 기록된다. 즉, 가령 저항 레벨과 같은 다수의 프로그램된 부분 가운데 한 부분이 한 메모리 셀로 정해질 수 있다. 예를 들면, 한 단일 레벨 셀(SLC)이 가령 1 또는 0과 같은 두 논리 상태 가운데 한 상태를 나타낼 수 있다. 또한 메모리 셀들은 1111, 0111, 0011, 1011, 1001, 0001, 0101, 1101, 1100, 0100, 0000, 1000, 1010, 0010, 0110, 또는 1110과 같은 2 보다 큰 이진 숫자를 나타내는 것과 같은 2 보다 큰 프로그램된 상태 가운데 하나로 프로그램될 수 있다. 이 같은 셀들은 멀티 상태 메모리 셀들, 멀티-디지트 셀들, 또는 멀티 레벨 셀들(MLCs)로 칭하여 진다.
RRAM과 같은 저항 메모리 셀들은 가령 저항 메모리 소자와 같은 저항 메모리 셀 재료의 저항 레벨을 가변시킴으로써 데이터를 저장할 수 있다. 예를 들면, 가령 포지티브 또는 네가티브 전압 또는 전류 펄스들과 같은 포지티브 또는 네가티브 전기 펄스들을 일정 시간 동안 일정 RRAM 셀 재료로 에너지 소스를 가함으로써 한 선택된 RRAM 셀로 프로그램될 수 있다. RRAM 셀들은 다양한 크기, 극성 및/또는 지속시간의 전압 또는 전류를 적용함으로써 다수의 저항 레벨들로 프로그램될 수 있다.
가령 RRAM 셀과 같은 RRAM은 직류(DC) 스퍼터링 또는 충격 DC 스퍼터링과 같은 물리적 증기 증착(PVD) 방법을 사용하여 형성될 수 있다. 그러나, DC 또는 충격 DC 스퍼터링을 사용하여 형성된 RRAM은 가령 고온 및/또는 낮은 이온화를 갖는 PVD 챔버와 같은 고온 환경에서 형성될 수 있으며, 이는 상기 RRAM의 성능, 일관성 및/또는 신뢰도를 떨어뜨린다. 예를들면, DC 또는 충격 DC 스퍼터링을 사용하여 형성된 RRAM 셀의 상기 감지된 저항 레벨은 셀이 프로그램된 저항 레벨과는 다를 수 있다. 또한, DC 또는 충격 DC 스퍼터링을 사용하여 형성된 RRAM은 종래의 PVD 챔버에서 형성될 수 없으며, 이는 상기 RRAM을 형성함과 관련된 비용과 시간의 양을 증가시킬 것이다.

도 1은 본 발명의 하나 또는 둘 이상의 실시 예에 따라 메모리 재료를 형성시키기 위한 시스템의 기능적 블록도.
도 2A는 본 발명의 하나 또는 둘 이상의 실시 예에 따라 다수의 펄스 그래프를 도시한 도면.
도 2B는 다양한 방법에 따라 메모리를 형성시키기 위하여 한 표적으로 제공될 수 있는 다양한 전력 크기 그래프를 도시한 도면.
도 3A-3C는 본 발명의 하나 또는 둘 이상의 실시 예에 따른 한 구조(structure) 단면도를 도시한 도면.
높은 전력 충격 마그네트론 스퍼터링(high power impulse magnetron sputtering)을 사용하여 메모리를 형성하는 것이 하기에서 설명된다. 하나 또는 둘 이상의 방법 실시가 높은 전력 충격 마그네트론 스퍼터링(HIPIMS)를 사용하여 구조(structure)상에 저항 메모리 재료를 형성함을 포함하고, 상기 저항 메모리 재료가 약 섭씨 400도 이하 온도의 환경에서 상기 구조상에 형성된다. 비교하여 보면, 종래의 방법은 섭씨 600도 이상 온도의 환경에서 메모리를 형성함을 포함한다.
가령 HIPIMS를 사용하여 메모리를 형성함과 같이, 본 발명의 하나 또는 둘 이상의 실시 예에 따라 메모리를 형성함은 저항 메모리 재료의 이온화를 증가시킬 수 있으며, 이는 다음에서 설명하는 바와 같이 메모리의 성능, 일관성 및/또는 신뢰도를 증가시킬 수 있다. 예를 들면, 본 발명의 하나 또는 둘 이상의 실시 예에 따라 메모리를 형성시키는 것은 메모리에 관련된 잘못된 데이터 판독 수를 감소시킬 수 있으며, 예를 들면 하기에서 더욱 상세히 설명되는 바와 같이, 감지된 메모리의 저항 레벨이 메모리가 프로그램된 저항 레벨과는 달라지는 회수를 줄일 수 있다. 또한, 본 발명의 하나 또는 둘 이상의 실시 예에 따라 형성된 메모리는 통상적인 물리적 증기 증착 챔버에서 형성될 수 있으며, 이는 하기에서 더욱 설명되는 바와 같이, 상기 메모리를 형성함과 관련된 비용과 시간의 양을 줄일 수 있다.
다음 본 발명의 상세한 설명에서는, 본 발명 공개의 일부를 구성하는 첨부 도면을 참고로 하며, 상기 첨부 도면에서는 설명의 목적으로 다수의 실시 예가 어떻게 실행될 수 있는 가를 설명한다. 이들 실시 예들은 당업자가 본 발명 공개의 다수 실시 예를 실시할 수 있도록 충분히 상세히 설명되며, 다른 실시 예들이 사용될 수 있고, 그리고 본 발명의 범위를 벗어나지 않는 한도에서 공정, 전기적 또는 기계적 변경이 있을 수 있음을 이해하여야 한다.
본원 명세서에서 도면은 다음과 같은 도면 부호 번호 붙이기 규칙을 따른다: 첫 번째 숫자 또는 숫자들은 해당 도면의 번호와 일치시키고, 나머지 숫자들이 동 도면에서 해당하는 요소 또는 컴포넌트를 지시한다. 각기 다른 도면 사이 유사 요소 또는 컴포넌트는 유사 숫자 사용으로 표시된다. 가령, "116"은 도 1에서 요소 "16"을 나타내며, 유사한 요소가 도 3에서는 "316"으로 표시된다.
다음 설명으로부터 알 수 있는 바와 같이, 다양한 실시 예에서 도시된 요소들이 추가되고, 변경되며, 및/또는 제거되어 본 발명에 대한 다수의 추가 실시 예들을 제공하도록 한다. 또한, 하기 설명하는 바와 같이, 도면에서 제공된 요소들의 비율 및 상대적인 크기는 본 발명의 실시 예를 설명하는 것으로 이해되어야 하고 어떠한 의미로도 본 발명을 제한하는 것으로 해석하여서는 아니 된다.
본원 명세서에서 "다수의" 무언가는 하나 또는 둘 이상의 무언가를 나타내는 것이다. 예를 들면, 다수의 메모리 장치는 하나 또는 둘 이상의 메모리 장치를 의미하는 것이다.
도 1은 본 발명의 하나 또는 둘 이상 실시 예에 따라 메모리 재료를 형성하기 위한 시스템(100)의 기능적 블록도를 설명한다. 도 1에서 도시된 바와 같이, 시스템(100)은 환경(110)을 포함한다. 환경(110)은 가령 통상적인 물리적 증기 증착(PVD) 챔버일 수 있다.
도 1에서 도시된 바와 같이, 환경(110)은 한 구조 홀더(114)를 향하는 편평한 표면을 갖는 단일의 수평 방향으로 설정된(오리엔트) 표적(112)을 포함한다. 표적(112)은 전원(118-1)에 연결될 수 있으며, 구조 홀더(114)는 전원(118-2)에 연결될 수 있다. 전원(118-1, 118-2)은 도 1에서 도시된 바와 같이 환경(110) 바깥 측에 위치할 수 있다. 그러나 본 발명 실시 예들은 그와 같이 제한되는 것은 아니며, 가령, 전원(118-1) 및/또는 전원(118-2)이 환경(110) 내에 위치할 수도 있다.
표적(112)은 가령 메모리 셀 재료와 같은 메모리 재료를 포함할 수 있다. 예를 들면, 표적(112)은 자석 또는 마그네트론을 포함하는 음극일 수 있으며, 당업자가 알 수 있는 바와 같이, 한 메모리 재료가 자기장 및/또는 전기장에 의해 자석 또는 마그네트론 표면 가까이 또는 그 주위에 위치하거나 트랩 될 수 있다.
상기 메모리 재료는 가령, 저항 랜덤 액세스 메모리(RRAM) 재료와 같은, 저항 메모리 재료일 수 있다. RRAM 재료로는 가령 Pr(1-x)CaxMnO3 (PCMO), La(1-x)CaxMnO3 (LCMO), and Ba(1-x)SrxTiO3 과 같은 거대 자기 저항 재료를 포함한다. 또한 RRAM 재료로는 예를 들면 Li2O, Na2O, K2O, Rb2O, Cs2O, BeO, MgO, CaO, SrO, 및 BaO과 같은 알칼리성 금속 산화물과 같은 금속 산화물을 포함할 수 있으며, 가령 NbO, NbO2, Nb2O5, MoO2, MoO3, Ta2O5, W2O3, WO2, WO3, ReO2, ReO3, 및 Re2O7 과 같은 굴절 금속 산화물, 그리고 가령 CuxOy, WOx, Nb2O5, Al2O3, Ta2O5, TiOx, ZrOx, NixO, 및 FexO와 같은 이진 금속 산화물을 포함한다. RRAM 재료는 또한 GexSey를 포함하며, 고체 상태 전해질 활동을 지지할 수 있는 다른 재료를 포함할 수 있다. 다른 RRAM 재료로는 다른 종류의 RRAM 재료 외에도, 도핑 되거나 도핑 되지 않은 SrTiO3, SrZrO3, 및 BaTiO3 과 같은 페로브 스카이트 산화물, 그리고 벤갈라 로즈(ala Rose), AlQ3Ag, Cu-TCNQ, DDQ, TAPA, 및 플루오레신(Fluorescine)-기반 중합체와 같은 중합체 재료들을 포함한다. 본 발명 실시 예들은 특정 타입의 RRAM 재료로 제한되지 않는다. 예를 들면, 상기 메모리 재료로는 상기 목록된 RRAM 재료들의 다양한 조합들을 포함할 수 있다. 또한, 상기 메모리 재료는 용량성이거나 유도성일 수 있다.
구조 홀더(114)는 구조(116)를 보유할 수 있으며, 가령 구조(116)는 구조 홀더(114) 위에 놓일 수 있다. 도 1에서 도시된 바와 같이, 구조(116)는 구조 홀더(114) 위에 놓여져서, 구조(116)가 환경(110) 내에서 표적(112)으로부터 약 3 내지 4 인치 떨어져 있도록 할 수 있다. 구조 홀더(114)는 가령, E-척 또는 워터 홀더일 수 있다. 그러나, 본 발명의 실시 예는 특정 타입 구조 홀더로 제한되지 않는다.
구조(116)는 가령 기판과 같은 메모리 구조일 수 있다. 기판은 예를 들면 p-타입 실리콘 기판과 같은 실리콘 기판일 수 있다. 상기 기판은 다른 타입의 기판 외에, 절연체 위의 실리콘(SOI) 기판, 워터 본딩(water boding)으로부터 금속 위의 실리콘, 또는 사파이어 위의 실리콘(SOS) 기판일 수 있다. 상기 기판으로는 Ge, SiGe, GaAs, InAs, InP, CdS, 및 CdTe 과 같은 다른 반도체 재료를 포함할 수 있다. 본 발명 실시 예는 특정 기판 타입으로 제한되지 않는다.
하나 또는 둘 이상의 실시 예에서, 시스템(100)은 높은 전력 펄스(pulsed) 마그네트론 스퍼터링(HIPPMS)과 같은 높은 전력 충격 마그네트론 스퍼터링(HIPIMS)를 사용하여 환경(110) 내 구조(116) 위에서 표적(112) 내에 메모리 재료를 형성하도록 구성될 수 있다. 예를 들면, 전원(118-1)은 펄스 식(일정한 것과 달리)으로 표적(112)에 전력을 제공, 즉 적용할 수 있다. 즉, 전원(118-1)은 표적(112)으로 다수의 펄스들을 제공하여 표적(112)에 전력을 제공할 수 있다. 이 같은 전력의 적용은 하기에서 "펄스", " 펄스들" 또는 "펄싱(pulsing)"으로 칭하여진다. 또한 전원(118-2)은 일정한 전원, 가령 일정한 바이어스를 표적(112)이 상기 펄스들을 수신하는 동안 구조 홀더(114) 및/또는 구조(116)로 제공될 수 있다. 메모리 재료를 포함하는 플라즈마(120)는 표적(112)에 제공된 펄스들에 응답하여 형성될 수 있다. 플라즈마(120)에 대응하는 상기 메모리 재료는 환경(110) 내 구조(116) 위에서 증착될 수 있다.
하나 또는 둘 이상의 실시 예에서, 표적(112)에 제공된 펄스 각각은 1 kW 이상의 전력을 갖는다. 일정 실시 예에서, 표적(112)에 제공된 펄스 각각은 약 1 MW(메가와트)의 전력을 가질 수 있다. 예를 들면, 펄스 각각은 약 18 MW(메가와트) 전력을 가질 수 있다. 또한, 하나 또는 둘 이상의 실시 예에서, 표적(112)에 제공된 펄스 각각은 약 1 내지 300 마이크로세컨드 지속 시간을 가질 수 있다. 일정 실시 예에서, 표적(112)에 제공된 펄스 각각은 약 1 내지 200 마이크로세컨드 지속 시간 또는 약 100 내지 200 마이크로세컨드의 지속 시간을 가질 수 있다. 예를 들면, 펄스 각각은 약 100 마이크로세컨드의 지속 시간을 가질 수 있다. 또한, 하나 또는 둘 이상의 실시 예에서, 표적(112)에 제공된 펄스 각각은 약 100 밀리세컨드 지속 시간씩 분리될 수 있다. 즉, 표적(112)으로 제공된 펄스 각각 사이에는 100 밀리세컨드가 존재할 수 있다. 그러나, 본 발명 실시 예는 그와 같은 특정 실시 예로 한정되는 것은 아니다.
표적(112)으로 제공된 펄스 각각은 동일한 크기의 전력 및/또는 동일한 지속 시간을 가질 수 있다. 동일한 크기의 전력과 동일한 지속 시간을 갖는 한 예가 도 2A와 관련하여 하기에서 더욱 설명될 것이다. 그러나, 본 발명의 실시 예는 그와 같은 실시 예로 제한되지 않는다. 예를 들면, 표적(112)으로 제공된 펄스 각각은 각기 다른 크기의 전력 및/또는 각기 다른 지속시간을 가질 수 있다.
구조(116)를 형성하는 상기 메모리 재료는 100옴스트롱 이하 두께를 갖는다. 예를 들면, 구조(116) 상에 형성되는 메모리 재료는 약 40 내지 70 옴스트롱 두께를 갖는다. 또한 구조(116) 상에 형성되는 메모리 재료는 결정화될 수 있으며, 구조(116)에 수직인 그레인 경계들을 갖기도 하고 그렇지 아니하기도 한다.
본 발명의 하나 또는 둘 이상의 실시 예에 따라 구조(116) 상에 형성된 메모리 재료는 약 섭씨 400 도 이하 온도를 갖는 환경과 같은 저온 환경에서 기판(116) 상에 형성될 수 있다. 즉, 환경(110)은 상기 메모리 재료가 구조(116) 상에 형성되는 동안, 약 섭씨 400 도 이하인 저온을 가질 수 있다. 또한, 본 발명의 하나 또는 둘 이상의 실시 예에 따라 구조(116) 상에 형성된 메모리 재료는 높은 이온화, 즉 80% 이상 이온화될 수 있다. 예를 들면, 구조(116) 위에 형성된 메모리 재료는 약 80% - 90% 이온화될 수 있다. 즉, 기판(116) 위에 형성된 메모리 재료 내 원자 및/또는 분자의 약 80-95%가 이온화될 수 있다. 종래 방법과 비교하여 이 같이 상대적으로 높은 이온화는 다른 유리한 효과 외에 낮은 온도 결정화와 같은 유리한 효과를 갖는다.
구조(116) 상에 형성된 메모리 재료는 낮은 온도 환경에서 형성될 수 있기 때문에, 및/또는 구조(116) 상에서 형성된 메모리 재료가 높은 이온화를 가질 수 있기 때문에, 구조(116) 상에 형성된 메모리 재료를 갖는 메모리 셀들과 같은 메모리는 정확하게 및/또는 신뢰할 수 있도록 수행할 수 있다. 예를 들면, 구조(116) 상에 형성된 메모리 재료를 갖는 메모리는 메모리와 관련된 낮은 수의 오류 데이터 판독을 가질 수 있다. 가령, 메모리의 감지된 저항 레벨이 메모리가 프로그램된 저항 레벨과 다른 회수가 낮을 수 있다.
추가로, 본 발명의 하나 또는 둘 이상의 실시 예에 따라 구조(16) 상에 형성된 메모리 재료는 통상의 물리적 증기 증착(PVD) 챔버에서 구조(116) 상에서 형성될 수 있다. 즉, 환경(110)은 통상의 PVD 챔버일 수 있다. 예를 들면, 환경(110)은 한 단일 표적(112)을 포함할 수 있으며, 이 같은 단일 표적은 본원 명세서에서 앞서 설명된 바와 같이 약 3 내지 4 인치가 떨어져 있는 구조 홀더(114) 그리고 구조(116)를 향하여 바라보며 수평으로 방향이 설정된 한 표면을 갖는다. 구조(116) 상에 형성된 메모리 재료가 통상의 PVD 챔버에서 형성될 수 있기 때문에, 구조(116) 상에 형성된 메모리 재료를 갖는, 메모리 셀들과 같은 메모리가 종래기술 방법과 비교하여 낮은 비용 및/또는 적은 시간으로 형성될 수 있다.
메모리 재료가 구조(116) 상에 형성된 뒤, 당업자가 알 수 있는 바와 같이, 추가의 처리 단계가 수행되어 개별 메모리 셀들을 형성할 수 있다. 예를 들면, 메모리 재료 부분 및/또는 구조(116)가 가령 에칭에 의해 제거될 수 있다. 또한, 절연체 재료 및/또는 전극과 같은 추가 재료가 가령 증착에 의해 메모리 재료 및/또는 구조(116) 상에 형성될 수 있다. 추가 처리 단계들이 환경(110) 및/또는 환경(110)과는 다른 환경에서 수행될 수 있다.
도 2A는 본 발명의 하나 또는 둘 이상의 실시 예에 따라 제1 펄스(230-1), 제2 펄스(230-2), 그리고 제3 펄스(230-3)와 같은 다수의 펄스에 대한 그래프(201)를 설명한다. 본 발명의 실시 예에서, 펄스(230-1, 230-2, 그리고 230-3)는 도 1과 관련하여 설명된 표적(112)으로 적용될 수 있으며, 가령 메모리 재료를 담고있거나 그로부터 만들어지는 등과 같이 메모리 재료를 포함하는 플라즈마(120)를 형성한다. 즉, 펄스(230-1, 230-2, 및 230-3)는 메모리 재료를 증착하도록 사용될 수 있으며, 본 발명의 하나 또는 둘 이상의 실시 예에 따라 메모리를 형성하도록 한다.
도 2A에서 도시된 바와 같이, 펄스(230-1, 230-2, 및 230-3)는 각각 대략 1 메가와트의 전력을 갖는다. 또한, 펄스(230-1, 230-2, 및 230-3)는 가령 약 100 마이크로세컨드 지속 시간 동안, 도 1과 관련하여 설명된 표적(112)과 같은 표적으로 제공될 수 있다. 또한, 펄스(230-1, 230-2, 및 230-3) 각각은 약 100 밀리세컨드 지속 시간 불리된다. 즉, 제2 펄스(230-2)는 제1 펄스(230-1)가 표적으로 제공된 뒤 약 100 밀리세컨드 표적으로 제공되며, 제2 펄스(230-2)가 표적으로 제공된 뒤 약 100 밀리세컨드 후에 제3 펄스(230-3)가 상기 표적으로 제공된다. 또한, 도 2A에서 도시된 실시 예에서, 어떠한 추가 펄스도 제1 펄스(230-1)가 상기 표적으로 제공된 뒤 그리고 제2 펄스(230-2)가 상기 표적으로 제공되기 전에 상기 표적으로 제공되지 않으며, 어떠한 추가 펄스도 제2 펄스(230-2)가 상기 표적으로 제공된 뒤 그리고 제3 펄스(230-3)가 상기 표적으로 제공되기 전에 상기 표적으로 제공되지 않는다.
이들 펄스들이 도 2A에서 도시되었지만, 본 발명 실시 예는 특정 수의 펄스로 제한되지 않는다. 또한, 도 2A에서 도시된 펄스들이 같은 전력과 같은 지속 시간을 갖지만, 본 발명의 실시 예들은 그와 같이 제한되지 않는다. 예를 들면, 본 발명에 따른 펄스들은 본원 명세서에서 앞서 설명된 바와는 다른 크기의 전력 및/또는 다른 지속 시간을 가질 수 있다. 또한, 본 발명 실시 예들은 약 1 메가와트 전력 또는 약 100 마이크로세컨드 지속 시간을 갖는 펄스로 한정되지 않는다. 예를 들면, 본 발명의 하나 또는 둘 이상의 실시 예들은 본원 명세서에서 앞서 설명한 바, 1 kW 이상의 전력을 갖는 펄스 및/또는 약 1 내지 300 마이크로세컨드의 지속 시간을 갖는 펄스를 포함한다.
도 2B는 가령 메모리 재료를 갖는 표적과 같은 한 표적으로 제공될 수 있는 전력 크기(234) 그리고 전력 크기(236)와 같은 다양한 전력 크기들에 대한 그래프(202)를 도시하며, 가령 통상적인 물리적 증기 증착(PVD) 방법과 같은 종래 방법에 따라 메모리를 형성하도록 한다. 전력 크기(234)은 직류(DC) 스퍼터링과 관련되며, 전력 크기(236)는 펄스 DC 스퍼터링과 관련될 수 있다.
도 2B에서 도시된 바와같이, 전력 크기(234)은 연속 전력 공급과 같은 단일 상수를 포함한다. 즉, DC 스퍼터링은 가령 약 1kW의 단일의 일정한 전력 공급을 메모리 재료를 갖는 표적으로 제공함을 포함한다. 이와 대조적으로, 본원 발명의 하나 또는 둘 이상의 실시 예들은 도 2A와 관련하여 설명된 실시 예에서 설명된 펄스와 같은 다수의 펄스를 포함한다.
전력 크기(236)는 도 2B에서 설명된 바와 같은 다수의 펄스들을 포함한다. 즉, 펄스 DC 스퍼터링은 다수의 펄스들을 메모리 재료를 갖는 한 표적으로 제공함을 포함한다. 그러나, 전력 크기(236)와 관련이 있는 펄스들은 가령 도 2A에서 설명된 펄스들과 같은 본원 발명의 하나 또는 둘 이상의 실시 예와 관련된 펄스들 보다 낮은 전력 및 긴 지속 시간을 갖는다. 예를 들면, 전력 크기(236)와 관련된 펄스 각각은 약 0.8 kW의 전력과 약 200 마이크로세컨드 지속 시간을 갖는다. 이와 대조적으로, 도 2A에서 설명된 펄스(230-1, 230-2, 및 230-3)들은 각각 앞서 설명된 바와 같이, 약 1 MW(메가와트) 전력 및 약 100 마이크로세컨드 지속 시간을 갖는다.
또한, 전력 크기(236)와 관련된 각 펄스 사이 시간 크기는 본 발명의 하나 또는 둘 이상의 실시 예와 관련된 펄스들 사이 시간 크기보다 작다. 예를 들면, 전력 크기(236)과 관련된 각 펄스는 약 10 밀리세컨드 시간 분리된다. 이와는 대조적으로, 본원 명세서에서 앞서 설명한 바와 같이, 2A에서 도시된 펄스(230-1, 230-2, 및 230-3)는 약 100 밀리세컨드 시간 분리된다.
가령 DC 스퍼터링 및 펄스 DC 스퍼터링과 같은 종래의 방법에 따라 형성된 메모리는 가령 섭씨 600도 이상의 환경과 같은 고온 환경에서 형성될 수 있다. 이와 대조적으로, 본 발명의 하나 또는 둘 이상의 실시 예에 따라 형성된 메모리는 본원 명세서에서 앞서 설명한 바와같이, 약 섭씨 400도 이하의 온도 환경에서 형성될 수 있다. 또한, 가령 DC 스퍼터링 및 펄스 DC 스퍼터링과 같은 종래의 방법에 따라 형성된 메모리 재료는 가령 80% 미만 이온화와 같이 이온화 도가 낮다. 이와 대조적으로, 본 발명의 하나 또는 둘 이상의 실시 예에 따라 형성된 메모리 재료는 본원 명세서에서 앞서 설명한 바와 같이, 가령 80% 이상의 이온화와 같이 이온화 도가 높다.
종래의 방법에 따라 형성된 메모리가 고온의 환경에서 형성되고, 및/또는 종래의 방법에 따라 형성된 메모리 재료가 이온화 도가 낮기 때문에, 종래의 방법에 따라 형성된 메모리는 정확히 및/또는 신뢰할 수 있도록 수행하지 않을 수 있다. 예를 들면, 종래 방법에 따라 형성된 메모리는 상기 메모리와 관련된 높은 수의 오류 데이터 판독을 가질 수 있는데, 가령, 메모리의 감지된 저항 레벨이 메모리가 프로그램된 저항 레벨과 다른 회수가 높을 수 있다. 이와는 대조적으로, 본 발명의 하나 또는 둘 이상의 실시 예에 따라 형성된 메모리는 본원 명세서에서 앞서 설명한 바와 같이, 정확히 및/또는 신뢰할 수 있도록 수행할 수 있다. .
또한, 가령 DC 스퍼터링 및 펄스 DC 스퍼터링과 같은 종래의 방법에 따라 형성된 메모리는 가령 수직으로 방향이 설정된(oriented) 표적을 갖는 PVD 챔버와 같은, 일반적이지 않은 PVD 챔버에서 형성될 수 있는데, 상기 표적으로는 중공의 자석 또는 마그네트론을 갖는 중공의 음극 표적, PVD 챔버 내 구조 홀더 및/또는 메모리 구조 반대 방향을 향하는 표적, 서로를 향하는 멀티플 표적, 벨-형상 표면과 같은 굴곡진 표면을 갖는 표적, 및/또는 PVD 챔버 내 메모리 구조로부터 약 12-16인치 떨어진 표적이 있다. 이와는 대조적으로, 본 발명의 하나 또는 둘 이상의 실시 예에 따라 형성된 메모리는 본원 명세서에서 앞서 설명한 바와 같이, 통상의 PVD 챔버에서 형성될 수 있다.
종래의 방법에 따라 형성된 메모리가 일반적이지 않은 PVD 챔버에서 형성될 수 있기 때문에, 종래의 방법에 따라 형성된 메모리는 고 비용으로 및/또는 많은 시간을 들여 형성될 수 있다. 이와는 대조적으로, 본 발명의 하나 또는 둘 이상의 실시 예에 따라 형성된 메모리는 본원 명세서에서 앞서 설명한 바와 같이, 낮은 비용으로 및/또는 적은 시간을 들여 형성될 수 있다.
도 3A-3C는 본 발명의 하나 또는 둘 이상의 실시 예에 따른 한 구조(316)의 단면도를 도시한다. 도 3A는 가령 도 3B와 3C에서 도시된 전극(348-1, 348-2)과 같은 전극, 그리고 가령 도 3C에서 도시된 메모리 재료(350)와 같은 전극 위의 한 메모리 재료를 형성하기 이전 다마신 구조(316)를 도시한다. 도 3B는 그 위에 저부 전극(348-1, 348-2)과 같은 전극의 형성 후의 구조(316)를 도시한다. 도 3C는 그 위에 메모리 재료(350)를 형성한 뒤의 구조(316)를 도시한다. 구조(316)는 도 1과 관련하여 설명된 구조(116)에 해당할 수 있다.
도 3A-3C에서 도시된 바와 같이, 구조(316)는 워드 라인 전도체(344) 상에 형성된 비트 라인 유전체(346)를 포함한다. 도 3A에서 도시된 구성에 도달하기 전에, 비트 라인 유전체(346)는 당업자가 알 수 있는 바와 같이, 도 3A에서 도시된 비트 라인 유전체(346)에서 오프닝을 형성하도록 패턴이 만들어질 수 있다. 다음에 전극(348-1 및 348-2)은 도 3B에서 도시된 바와 같이, 가령 비트 라인 유전체(346) 내 오프닝 속의 워드 라인 전도체(344) 상에서 구조상에 형성된다. 전극(348-1, 348-2)은 당업자가 알 수 있는 바와 같이, 비트 라인 유전체(346) 내 오프닝 속의 워드 라인 전도체(344) 상에서 다양한 방법으로 형성된다.
다음에 메모리 재료(350)가 도 3C에서 도시한 바와 같이, 비트 라인 유전체(346) 상에서 그리고 비트 라인 유전체(346) 내 오프닝 속의 전극(348-1, 348-2) 상에서 구조(316) 상에 형성될 수 있다. 메모리 재료(350)는 가령 도 1과 관련하여 설명된 플라즈마(120)와 같은 플라즈마를 형성하고, 메모리 재료(350)를 가지며, 그리고 상기 플라즈마 내의 메모리 재료(350)를 구조(316) 상에 형성하여, 구조(316)상에서 형성될 수 있다. 상기 플라즈마는 가령 본 발명의 하나 또는 둘 이상의 실시 예에 따라, 메모리 재료(350)를 갖는 도 1과 관련하여 설명된 표적(112)과 같은 표적으로 다수의 펄스를 제공하여 형성될 수 있다. 즉, 메모리 재료(350)는 도 1과 관련하여 앞서 설명된 플라즈마(120) 및/또는 표적(112) 내 메모리 재료에 해당할 수 있다.
메모리 재료(350)는 100옴스트롱 이하 두께를 가질 수 있다. 가령, 메모리 재료(350)는 40 내지 70 옴스트롱 두께를 가질 수 있다. 또한, 메모리 재료(350)는 결정화되고, 구조(316)에 대해 수직인 그레인 경계들을 가질 수 있다.
메모리 재료(350)가 구조(316) 상에 형성된 뒤에, 당업자가 알 수 있는 바와 같이 추가의 처리 단계들이 수행되어 개별 메모리 셀들을 형성하도록 한다. 예들 들면, 메모리 재료(350) 및/또는 구조(316)의 부분이 가령 에칭되어 제거될 수 있다. 또한, 절연체 재 및/또는 전극과 같은 추가의 재료들이 메모리 재료(350) 및/또는 구조(316) 상에 가령 증착에 의해 형성될 수 있다.
결론
높은 전력 충격 마그네트론 스퍼터링(high power impulse magnetron sputtering)를 사용하여 메모리를 형성시킴이 본원 명세서에서 설명되었다. 하나 또는 둘 이상의 방법 실시 예가 높은 전력 충격 마그네트론 스퍼터링(HIPIMS)를 사용하여 한 구조 상에 저항 메모리 재료를 형성시킴을 포함하며, 이때 상기 저항 메모리 재료는 약 섭씨 400 도 미만 온도의 환경에서 상기 구조 상에서 형성된다.
비록 특정 실시 예가 본원 명세서에서 도시되고 설명되었으나, 당업자라면 동일한 결과를 달성하기 위하여 만들어진 배열이 본원 명세서에서 도시된 특정 실시 예들 대신에 대체될 수 있음을 이해할 것이다. 본원 명세서 설명은 본 발명의 다양한 실시 예에 대한 적용 또는 변경을 포함하는 것이다. 상기 설명은 설명의 목적인 것이며 제한의 목적이 있지 않음을 이해할 것이다. 상기 설명 그리고 본원 명세서에서 특별히 설명되지 않은 다른 실시 예들의 조합은 상기 설명을 검토하면 당업자에게 분명한 것이다. 본 발명의 다양한 실시 예 범위는 상기 구조 및 방법이 사용되는 다른 응용을 포함한다. 따라서, 본 발명의 다양한 실시 예 범위는 첨부한 청구범위에 따라 그리고 그와 같은 청구범위에 부여되는 균등 범위에 따라 결정되어야 한다.
상기 상세한 설명에서, 발명의 내용을 간소화하기 위한 목적으로 하나의 실시 예에 함께 그룹화되어있다. 이 같은 발명 설명 방법은 본 발명의 설명된 실시 예들이 청구항 각각에서 명시적으로 한정한 특징보다 더 많은 특징들을 사용해야 하는 것으로 해석되어서는 아니된다. 오히려, 다음 청구범위에서 한정하는 바와 같이, 본원 발명은 본원 명세서에서의 한 단일 실시 예 모든 특징들보다 적은 특징을 갖는 것이다. 따라서, 다음 청구범위는 청구항 각각이 별개의 실시 예로서 독자적으로 존재하는 것으로서, 본원 상세한 설명에 결합 되는 것이다.

Claims (35)

  1. 메모리 형성 방법으로서,
    높은 전력 충격 마그네트론 스퍼터링(HIPIMS)를 사용하여 구조(structure)상에 표적으로부터 저항 메모리용 저항 재료를 형성하는 단계를 포함하고,
    상기 표적은 상기 HIPIMS의 최초의 펄스가 상기 표적에 제공되기 전에 상기 저항 재료를 포함하며,
    상기 저항 재료가 섭씨 400도 이하 온도의 환경에서 상기 구조상에 형성되는 메모리 형성 방법.
  2. 제1항에 있어서,
    상기 구조상에 상기 저항 재료를 형성하는 단계는,
    HIPIMS를 사용하여 상기 저항 재료를 포함하는 플라즈마를 형성하는 단계, 및
    상기 구조상에 상기 플라즈마 내의 상기 저항 재료를 형성하는 단계
    를 포함함을 특징으로 하는 메모리 형성 방법.
  3. 제1항에 있어서,
    상기 구조상에 상기 저항 재료를 형성하는 단계는,
    1 내지 300 마이크로세컨드의 지속 시간 동안 상기 표적으로 1 kW(킬로와트) 이상의 제1 펄스를 제공하는 단계, 및
    1 내지 300 마이크로세컨드의 지속 시간 동안 상기 표적으로 1 kW(킬로와트) 이상의 제2 펄스를 제공하는 단계
    를 포함함을 특징으로 하는 메모리 형성 방법.
  4. 제3항에 있어서,
    상기 제1 펄스 및 상기 제2 펄스가 100 내지 200 마이크로세컨드의 지속 시간 동안 상기 표적으로 제공됨을 특징으로 하는 메모리 형성 방법.
  5. 제3항에 있어서,
    상기 구조상에 상기 저항 재료를 형성하는 단계는 1 내지 300 마이크로세컨드의 지속 시간 동안 1 kW(킬로와트) 이상의 제3 펄스를 상기 표적으로 제공하는 단계를 포함함을 특징으로 하는 메모리 형성 방법.
  6. 메모리 형성 방법으로서,
    높은 전력 충격 마그네트론 스퍼터링(HIPIMS)를 사용하여 구조(structure)상에 표적으로부터 저항 메모리용 저항 재료를 형성하는 단계를 포함하고,
    상기 표적은 상기 HIPIMS의 최초의 펄스가 상기 표적에 제공되기 전에 상기 저항 재료를 포함하며,
    상기 구조상의 상기 저항 재료가 80% 이상 이온화되도록 상기 저항 재료가 상기 구조상에 형성되는 메모리 형성 방법.
  7. 제6항에 있어서,
    상기 구조상에 상기 저항 재료를 형성하는 단계는,
    1 내지 300 마이크로세컨드의 지속 시간 동안 상기 표적으로 1 MW(메가와트) 이상의 제1 펄스를 제공하는 단계, 및
    1 내지 300 마이크로세컨드의 지속 시간 동안 상기 표적으로 1 MW(메가와트) 이상의 제2 펄스를 제공하는 단계
    를 포함하고,
    상기 제2 펄스는 상기 제1 펄스가 상기 표적으로 제공된 뒤 100 밀리세컨드 후에 상기 표적으로 제공되는 것임을 특징으로 하는 메모리 형성 방법.
  8. 제7항에 있어서,
    상기 구조상에 상기 저항 재료를 형성하는 단계는 상기 제1 펄스가 상기 표적으로 제공된 뒤에 그리고 상기 제2 펄스가 상기 표적으로 제공되기 전에는 상기 표적으로 어떠한 추가 펄스도 제공하지 않음을 특징으로 하는 메모리 형성 방법.
  9. 제7항 또는 제8항에 있어서,
    상기 제1 펄스 및 상기 제2 펄스는 100 마이크로세컨드의 지속 시간 동안 표적으로 제공됨을 특징으로 하는 메모리 형성 방법.
  10. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 구조상의 상기 저항 재료가 80% 내지 95% 이온화되도록 상기 저항 재료가 상기 구조상에 형성됨을 특징으로 하는 메모리 형성 방법.
  11. 메모리 형성 방법으로서,
    높은 전력 충격 마그네트론 스퍼터링(HIPIMS)을 사용하여 메모리 구조상에 표적으로부터 저항 랜덤 액세스 메모리(RRAM) 셀용 저항 재료를 형성하는 단계를 포함하고,
    상기 표적은 상기 HIPIMS의 최초의 펄스가 상기 표적에 제공되기 전에 상기 저항 재료를 포함하며,
    상기 저항 재료는 물리적 증기 증착(PVD) 챔버 내에서 상기 메모리 구조상에 형성되고,
    상기 메모리 구조는 한 오프닝을 포함하며,
    상기 저항 재료는 상기 오프닝 내에 형성되는 메모리 형성 방법.
  12. 제 11항에 있어서,
    상기 메모리 구조상에 상기 저항 재료를 형성하는 단계는,
    다수의 펄스들을 상기 표적으로 제공함으로써 상기 저항 재료를 포함하는 플라즈마를 형성하는 단계 - 각 펄스는 1 kW(킬로와트) 이상의 전력을 가지며, 각 펄스가 1 내지 300 마이크로세컨드의 지속 시간을 가짐 - , 및
    상기 메모리 구조상으로 상기 플라즈마 내의 상기 저항 재료를 증착하는 단계
    를 포함함을 특징으로 하는 메모리 형성 방법.
  13. 제12항에 있어서,
    상기 메모리 형성 방법은 상기 메모리 구조상에 상기 저항 재료를 증착하는 동안 상기 메모리 구조로 일정한 전력 공급을 제공하는 단계를 포함함을 특징으로 하는 메모리 형성 방법.
  14. 제11항에 있어서,
    상기 메모리 형성 방법은 상기 메모리 구조상의 상기 저항 재료가 100 옹스트롬(Angstroms) 이하의 두께를 가지도록 상기 메모리 구조상에 상기 저항 재료를 형성하는 단계를 포함함을 특징으로 하는 메모리 형성 방법.
  15. 메모리 형성 시스템으로서,
    구조(structure); 및
    표적 - 상기 표적은 상기 구조를 향하며, 상기 구조상에 상기 표적으로부터 저항 랜덤 액세스 메모리(RRAM) 셀용 결정화 저항 재료를 형성하도록 구성됨 -
    을 포함하고,
    상기 표적은 섭씨 400도 이하의 온도를 갖는 물리적 증기 증착(PVD) 챔버 내에서 상기 구조상에 상기 결정화 저항 재료를 형성하도록 구성되고,
    상기 표적은 상기 구조상의 상기 결정화 저항 재료가 80% 이상 이온화되도록 상기 구조상에 상기 결정화 저항 재료를 형성하도록 구성되며,
    상기 표적은 상기 결정화 저항 재료를 포함하는 메모리 형성 시스템.
  16. 제15항에 있어서,
    상기 표적은 상기 구조를 향하는 한 표면을 가짐을 특징으로 하는 메모리 형성 시스템.
  17. 제15항에 있어서,
    상기 구조는 다마신 구조(damascene structure)임을 특징으로 하는 메모리 형성 시스템.
  18. 제15항에 있어서,
    상기 결정화 저항 재료가 Pr(1-x)CaxMnO3 (PCMO)임을 특징으로 하는 메모리 형성 시스템.
  19. 제15항에 있어서,
    상기 표적은 상기 구조로부터 3 내지 4 인치임을 특징으로 하는 메모리 형성 시스템.
  20. 제15항에 있어서,
    상기 표적은 상기 구조상의 상기 결정화 저항 재료가 40 내지 70 옹스트롬의 두께를 가지게끔 상기 구조상에 상기 결정화 저항 재료를 형성하도록 구성됨을 특징으로 하는 메모리 형성 시스템.
  21. 제15항 내지 제20항 중 어느 한 항에 있어서,
    상기 결정화 저항 재료는 상기 구조에 수직인 그레인 경계들을 포함함을 특징으로 하는 메모리 형성 시스템.
  22. 제15항 내지 제20항 중 어느 한 항에 있어서,
    상기 결정화 저항 재료는 상기 구조에 수직인 그레인 경계들을 포함하지 않음을 특징으로 하는 메모리 형성 시스템.
  23. 메모리 형성 시스템으로서,
    저항 메모리용 저항 재료를 갖는 표적; 및
    메모리 구조
    를 포함하고,
    상기 표적은
    다수의 펄스를 수신하고 - 각 펄스는 1 kW (킬로와트) 이상의 전력과 1 내지 300 마이크로세컨드의 지속 시간을 가짐 - ;
    상기 다수의 펄스를 수신함에 응답하여 상기 저항 재료를 포함하는 플라즈마를 형성하도록 구성되며,
    상기 표적은 상기 다수의 펄스 중 최초의 펄스를 수신하기 전에 상기 저항 재료를 포함하며,
    상기 메모리 구조는 상기 플라즈마로부터 상기 저항 재료를 수용하도록 구성되며, 상기 구조에 의해 수용된 상기 저항 재료는 결정화되는 메모리 형성 시스템.
  24. 제23항에 있어서,
    상기 저항 재료는 금속 산화물임을 특징으로 하는 메모리 형성 시스템.
  25. 제24항에 있어서,
    상기 금속 산화물은 알칼라인 금속 산화물임을 특징으로 하는 메모리 형성 시스템.
  26. 제24항에 있어서,
    상기 금속 산화물은 굴절 금속 산화물임을 특징으로 하는 메모리 형성 시스템.
  27. 제23항 내지 26항 중 어느 한 항에 있어서,
    상기 표적은 수평으로 방향이 정해짐을 특징으로 하는 메모리 형성 시스템.
  28. 제23항 내지 26항 중 어느 한 항에 있어서,
    각 펄스는 동일한 크기의 전력 그리고 동일한 지속 시간을 가짐을 특징으로 하는 메모리 형성 시스템.
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020137001756A 2010-06-28 2011-06-21 높은 전력 충격 마그네트론 스퍼터링을 사용하여 메모리를 형성하는 방법 및 시스템 KR101422421B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/825,091 US9249498B2 (en) 2010-06-28 2010-06-28 Forming memory using high power impulse magnetron sputtering
US12/825,091 2010-06-28
PCT/US2011/001100 WO2012008989A2 (en) 2010-06-28 2011-06-21 Forming memory using high power impulse magnetron sputtering

Publications (2)

Publication Number Publication Date
KR20130031355A KR20130031355A (ko) 2013-03-28
KR101422421B1 true KR101422421B1 (ko) 2014-07-22

Family

ID=45351502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137001756A KR101422421B1 (ko) 2010-06-28 2011-06-21 높은 전력 충격 마그네트론 스퍼터링을 사용하여 메모리를 형성하는 방법 및 시스템

Country Status (6)

Country Link
US (2) US9249498B2 (ko)
KR (1) KR101422421B1 (ko)
CN (1) CN102971844B (ko)
SG (1) SG186428A1 (ko)
TW (1) TWI496926B (ko)
WO (1) WO2012008989A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190127119A (ko) 2018-05-03 2019-11-13 한양대학교 산학협력단 스퍼터링 방법으로 제조되는 저항변화층을 구비하는 저항변화 메모리 및 그의 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201408805A (zh) 2012-06-29 2014-03-01 Oc Oerlikon Balzers Ag 脈衝雙極濺鍍方法、用於製造工件的設備、方法以及工件
US8686389B1 (en) 2012-10-16 2014-04-01 Intermolecular, Inc. Diffusion barrier layer for resistive random access memory cells
US9018037B1 (en) * 2013-12-05 2015-04-28 Intermolecular, Inc. Vertical oxide-oxide interface for forming-free, low power and low variability RRAM devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069252A1 (ja) * 2007-11-29 2009-06-04 Panasonic Corporation 不揮発性記憶装置およびその製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0905273B1 (en) * 1993-07-28 2002-10-16 Asahi Glass Company Ltd. Method for producing films
SE9704607D0 (sv) * 1997-12-09 1997-12-09 Chemfilt R & D Ab A method and apparatus for magnetically enhanced sputtering
TW406369B (en) 1998-12-18 2000-09-21 United Microelectronics Corp Method for manufacturing damascene
US6759249B2 (en) 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
US8025775B2 (en) * 2002-03-15 2011-09-27 Oerlikon Trading Ag, Truebbach Vacuum plasma generator
US7326979B2 (en) 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US7147759B2 (en) * 2002-09-30 2006-12-12 Zond, Inc. High-power pulsed magnetron sputtering
US20040112735A1 (en) * 2002-12-17 2004-06-17 Applied Materials, Inc. Pulsed magnetron for sputter deposition
US6911361B2 (en) 2003-03-10 2005-06-28 Sharp Laboratories Of America, Inc. Low temperature processing of PCMO thin film on Ir substrate for RRAM application
US7063984B2 (en) 2003-03-13 2006-06-20 Unity Semiconductor Corporation Low temperature deposition of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
US7309616B2 (en) 2003-03-13 2007-12-18 Unity Semiconductor Corporation Laser annealing of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
US6806651B1 (en) * 2003-04-22 2004-10-19 Zond, Inc. High-density plasma source
US20050266173A1 (en) 2004-05-26 2005-12-01 Tokyo Electron Limited Method and apparatus of distributed plasma processing system for conformal ion stimulated nanoscale deposition process
WO2006036846A1 (en) * 2004-09-24 2006-04-06 Zond, Inc. Apparatus for generating high-current electrical discharges
JP4475174B2 (ja) 2005-06-09 2010-06-09 ソニー株式会社 記憶装置
US20080217162A1 (en) * 2005-10-13 2008-09-11 Nv Bekaert Sa Method to Deposit a Coating By Sputtering
JP4978988B2 (ja) 2006-06-12 2012-07-18 日本電信電話株式会社 金属酸化物素子
DE102006061324B4 (de) 2006-06-20 2008-07-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Regelung eines reaktiven Hochleistungs-Puls-Magnetronsputterprozesses und Vorrichtung hierzu
TWI338914B (en) * 2006-07-12 2011-03-11 Ind Tech Res Inst Metallic compound dots dielectric piece and method of fabricating the same
US7569491B2 (en) 2006-08-30 2009-08-04 Tokyo Electron Limited Method for enlarging a nano-structure
US7771790B2 (en) 2006-08-30 2010-08-10 Tokyo Electron Limited Method and system for fabricating a nano-structure
DE102006046312B4 (de) 2006-09-29 2010-01-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Solarzellen mit stabilem, transparentem und leitfähigem Schichtsystem
KR100855585B1 (ko) 2007-01-23 2008-09-01 삼성전자주식회사 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법
US7566628B2 (en) 2007-06-15 2009-07-28 Spansion Llc Process for making a resistive memory cell with separately patterned electrodes
KR101603798B1 (ko) 2007-10-26 2016-03-15 에바텍 어드벤스드 테크놀로지스 아크티엔게젤샤프트 관통 실리콘 비아 금속화에 대한 고전력 마그네트론 스퍼터링의 적용
JP2010027753A (ja) 2008-07-17 2010-02-04 Panasonic Corp 不揮発性記憶素子およびその製造方法
ATE535629T1 (de) * 2008-07-29 2011-12-15 Sulzer Metaplas Gmbh Gepulstes hochleistungs-magnetronsputterverfahren sowie hochleistungs-elektroenergiequelle
US20100123117A1 (en) 2008-11-19 2010-05-20 Seagate Technology Llc Non volatile memory cells including a filament growth layer and methods of forming the same
US20100140578A1 (en) 2008-12-05 2010-06-10 Seagate Technology Llc Non volatile memory cells including a composite solid electrolyte layer
US20110005920A1 (en) * 2009-07-13 2011-01-13 Seagate Technology Llc Low Temperature Deposition of Amorphous Thin Films

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069252A1 (ja) * 2007-11-29 2009-06-04 Panasonic Corporation 不揮発性記憶装置およびその製造方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
Electronic Materials Letters, vol.4, pp.29-33 (2008) *
Electronic Materials Letters, vol.4, pp.29-33 (2008)*
Journal of Physics D: Applied Physics, vol.41, pp.055202 1-6 (2008) *
Journal of Physics D: Applied Physics, vol.41, pp.055202 1-6 (2008)*
Surface & Coatings Technology, vol.200, pp.6495-6499 (2006) *
Surface & Coatings Technology, vol.200, pp.6495-6499 (2006)*

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190127119A (ko) 2018-05-03 2019-11-13 한양대학교 산학협력단 스퍼터링 방법으로 제조되는 저항변화층을 구비하는 저항변화 메모리 및 그의 제조 방법
US11522134B2 (en) 2018-05-03 2022-12-06 Industry-University Cooperation Foundation Hanyang University Resistive switching memory including resistive switching layer fabricated using sputtering and method of fabricating the same

Also Published As

Publication number Publication date
WO2012008989A2 (en) 2012-01-19
CN102971844A (zh) 2013-03-13
TWI496926B (zh) 2015-08-21
US9249498B2 (en) 2016-02-02
KR20130031355A (ko) 2013-03-28
CN102971844B (zh) 2016-02-17
WO2012008989A3 (en) 2012-04-26
US20160155619A1 (en) 2016-06-02
US20110315543A1 (en) 2011-12-29
SG186428A1 (en) 2013-01-30
TW201211297A (en) 2012-03-16

Similar Documents

Publication Publication Date Title
JP6872653B2 (ja) クロスポイント不揮発性メモリに対する書き込み
US7998804B2 (en) Nonvolatile memory device including nano dot and method of fabricating the same
US9620205B2 (en) All around electrode for novel 3D RRAM applications
US7881092B2 (en) Increased switching cycle resistive memory element
TWI325164B (en) Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
WO2014137485A1 (en) Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
TW201304123A (zh) 記憶體元件，製造其之方法，及記憶體裝置
JP2004349689A (ja) 非対称結晶構造メモリセル
KR101422421B1 (ko) 높은 전력 충격 마그네트론 스퍼터링을 사용하여 메모리를 형성하는 방법 및 시스템
KR20200001599A (ko) 저항을 갖는 메모리 셀 및 그 형성
TW201729192A (zh) 儲存陣列
KR20160115706A (ko) 상변화 메모리 디바이스들에서의 재료들 및 컴포넌트들
US9627442B2 (en) Horizontally oriented and vertically stacked memory cells
US9356235B2 (en) Structure and formation method of memory device
US11869585B2 (en) Segregation-based memory
TWI322993B (en) Programmable resistance random access memory and method of forming the same
JP2023519094A (ja) メモリデバイス内の線に対する構成可能な抵抗率
US20080011603A1 (en) Ultra high vacuum deposition of PCMO material
US11925129B2 (en) Multi-layer selector device and method of fabricating the same
US11856879B2 (en) MIEC and tunnel-based selectors with improved rectification characteristics and tunability
TW202333157A (zh) 操作記憶體的方法
Yang et al. High-Performance Multilevel-Storage Cu-Doped SiOx-Based Nonvolatile Resistance Memory Using Ion Bombardment Technique

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190710

Year of fee payment: 6