KR101420925B1 - 프로세싱 코어를 위한 전원 게이팅 구성 - Google Patents

프로세싱 코어를 위한 전원 게이팅 구성 Download PDF

Info

Publication number
KR101420925B1
KR101420925B1 KR1020120106544A KR20120106544A KR101420925B1 KR 101420925 B1 KR101420925 B1 KR 101420925B1 KR 1020120106544 A KR1020120106544 A KR 1020120106544A KR 20120106544 A KR20120106544 A KR 20120106544A KR 101420925 B1 KR101420925 B1 KR 101420925B1
Authority
KR
South Korea
Prior art keywords
power
switch
power gate
processing core
gate
Prior art date
Application number
KR1020120106544A
Other languages
English (en)
Other versions
KR20130040700A (ko
Inventor
파린 파텔
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20130040700A publication Critical patent/KR20130040700A/ko
Application granted granted Critical
Publication of KR101420925B1 publication Critical patent/KR101420925B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)
  • Selective Calling Equipment (AREA)

Abstract

전력 게이트는 전원 회로에 연결되어, 전력을 프로세싱 코어에 선택적으로 제공한다. 스위치는 로컬 상태 및 원격 상태를 가지며, (ⅰ) 전력 게이트의 공급측 상의 로컬 감지 포인트 및 (ⅱ) 전력 게이트의 부하측 상의 원격 감지 포인트를 전원 회로의 부하 전압 피드백 입력으로 교대로 라우팅한다. 타이밍 로직 및 드라이버 회로는 프로세싱 코어 인에이블 신호에 응답하여 전력 게이트 및 스위치를 제어한다. 다른 실시예들도 또한 기술된다.

Description

프로세싱 코어를 위한 전원 게이팅 구성{POWER SUPPLY GATING ARRANGEMENT FOR PROCESSING CORES}
본 발명의 일 실시예는 전력 게이팅되는 마이크로프로세서 코어들에서의 전압 감지 및 전압 조절에 관한 것이다. 다른 실시예들도 또한 기술된다.
멀티-코어 마이크로프로세서는 프로그램 명령어들을 판독하고 실행하는 2개 이상의 일반적으로 독립된 프로세싱 유닛 또는 프로세서 코어들을 갖는 컴퓨팅 컴포넌트이다. 통상적으로, 제조자들은 단일 집적 회로 다이 또는 대안으로는 단일 집적 회로 패키지에서의 다수의 다이 상에 코어들을 집적한다. 예를 들어, 캘리포니아주 쿠퍼티노 소재의 애플사에 의해 설계된 Apple A5 SoC(system-on-a-chip)는 듀얼 코어 CPU(central processing unit) 및 듀얼 코어 GPU(graphics processing unit)를 포함한다.
비활성 코어들 상에서 누설 전력을 줄이기 위해서, 멀티-코어 시스템들은, 코어 전원 전압이 본질적으로 0V로 쇠퇴하게 되도록 특정 코어에 대한 전력의 공급이 전력 게이트에 의해 컷오프되는 전력 게이팅 개념을 이용한다. 나머지 활성 코어는 그 전원 입력에서 적절한 전압 레벨을 계속하여 공급받을 수 있다. 전력 게이트는 전원과 코어의 접지 핀 또는 전원 핀 사이에서 이들과 직렬로 연결되어, 프로세싱 코어에 전력을 제공한다. 통상적으로, 각 코어의 전력 게이트는 다수의 고체 트랜지스터 스위치로 이루어지는데, 이들 스위치는 병렬로 접속되며, 몇 종류의 전력 관리자 블록 또는 프로그램 루틴에 의해 함께 제어된다.
멀티-코어 마이크로프로세서에 전력을 공급하는데 통상적으로 이용되는 전원 회로는, 활성인 특정 코어에 전력을 공급하는데 필요한 전류를 전달하면서, 조절된 DC 레벨에서 코어 공급 전압을 유지하도록 설계되는 조절된 스위치 모드 DC 전원이다. 전원 회로의 조절기는, 구동되고 있는 부하로부터의 전압 피드백을 획득하는 것에 기초하여, 부하 전류가 변하더라도 올바른 조절 전압을 유지하는 제어 알고리즘을 수행한다. 프로세싱 코어의 공급 핀으로부터의 전압 감지 라인은, 부하 전압을 모니터링하며 이것을 조절을 유지하는데 이용하기 위해서 조절기의 피드백 입력으로 라우팅될 수 있다. 이러한 부하 전압의 소위 원격 또는 다운스트림 감지가 바람직한데, 그 이유는 코어의 전원 또는 접지 핀과 조절기 사이의 경로에 있는 임의의 다른 기생 임피던스 및 전력 게이트가 특히 고전류에서 인식가능한 전압 강하를 야기시킴으로써, (로컬 감지 포인트가 피드백 입력에 이용된 경우) 프로세싱 코어에 제공되는 전원 전압을 감소시킬 것이기 때문이다.
본 발명의 일 실시예는, 부하 전압 피드백 입력을 갖는 전원 회로 및 프로세싱 코어를 갖는 전자 시스템이다. 전력 게이트는 전원 회로에 연결되어, 전력을 프로세싱 코어에 선택적으로 제공한다. 스위치는 로컬 상태(local state) 및 원격 상태(remote state)를 가지며, 전력 게이트의 공급측 상의 로컬 감지 포인트 또는 전력 게이트의 부하측 상의 원격 감지 포인트를 전원 회로의 피드백 입력으로 라우팅한다. 타이밍 로직 및 드라이버 회로는 전력 게이트 및 스위치를 제어한다. 타이밍 로직 및 드라이버 회로는, 프로세싱 코어가 활성이어야 하는지 여부를 결정하는 것을 담당하는 전력 관리자에 의해 생성될 수 있는 프로세싱 코어 인에이블 신호에 응답하여 전력 게이트 및 스위치를 제어한다. 전술한 구성은 다수의 프로세싱 코어에 대해 반복될 수 있다.
타이밍 로직 및 드라이버 회로는, 전력 게이트 및 스위치를 제어하면서, 한편으로는 스위치의 로컬 상태와 원격 상태 사이에서의 선택, 및 다른 한편으로는 전력 게이트의 개방과 폐쇄 사이의 사전 정의된 타이밍을 유지한다. 예를 들어, 프로세싱 코어 인에이블 신호가 표명되는 것에 응답하여, 스위치의 원격 상태를 선택하기 전에 전력 게이트가 개방된다. 대조적으로, 프로세싱 코어가 비활성으로 되어야 함을 나타내는, 프로세싱 코어 인에이블 신호가 표명해제되는 경우, 스위치의 로컬 상태를 선택한 이후에 전력 게이트가 폐쇄된다. 이러한 타이밍은 프로세싱 코어의 활성 상태와 비활성 상태 사이의 피드백 전압의 갑작스런 변화로 인한 전원 회로에 의한 급격한 전이를 회피하는데 도움이 된다.
일 실시예에서, 전원 회로는 부하 전압 피드백 입력이 연결되는 스위치 모드 전압 조절기 제어 루프를 포함한다. 이 제어 루프는, 스위치의 상태의 함수로서 현장에서(즉, 최종 사용자에 의해 동작되고 있는 동안에) 조정가능한 튜너블 보상 네트워크(tunable compensation network)를 갖는다. 다시 말하면, 적어도 2개의 상이한 전달 함수가 이 보상 네트워크에서 이용가능한데, 그 중 하나는 원격 감지 중에 이용되며, 다른 하나는 로컬 감지 중에 이용된다. 이는 전압 조절기가 보다 안정적이거나 진동에 덜 영향을 받게 하는 것을 가능하게 할 수 있다.
다른 실시예에서, 타이밍 회로 및 스위치 드라이버 회로는 원격 감지 포인트에 직접 연결되는 추가 입력을 갖는다. 스위치 드라이버 회로는, (부하측의 전압을 나타내는) 추가 입력의 신호에 기초하여 전력 게이트의 부하측 상의 전압의 슬루 레이트(slew rate)를 제한하도록 전력 게이트를 제어하는 부가적인 회로를 포함한다. 이는 전력 게이트가 보다 원활하게 턴온될 수 있게 함으로써, 유입(in-rush) 전류를 감소시킨다.
전술한 개요는 본 발명의 모든 양태들의 모든 것을 망라한 리스트를 포함하지는 않는다. 본 발명은, 전술한 개요의 다양한 양태들의 모든 적합한 조합뿐만 아니라, 아래의 상세한 설명에서 개시되며 특히 본 명세서와 함께 제출되는 특허청구범위에서 특히 지적된 것들로부터 실시될 수 있는 모든 시스템 및 방법을 포함한다는 것이 고려된다. 이러한 조합들은 전술한 개요에서 상세하게 개시되지 않은 특정 이점들을 갖는다.
본 발명의 실시예들은 첨부 도면들에서 제한이 아니라 예로서 예시되며, 이들 도면에서 유사한 참조 번호는 유사한 요소를 나타낸다. 본 명세서에서 본 발명의 "일" 또는 "하나의" 실시예로 언급하는 것은 반드시 동일한 실시예에 대한 것은 아니며, 이들은 적어도 하나를 의미함에 유의해야 한다.
도 1은 본 발명의 일 실시예에 따른 전원 및 전력 게이트 회로의 개략 회로도.
도 2는 도 1의 전원 및 전력 게이트 구성에서의 관련 제어 신호들에 대한 예시적인 파형들을 도시하는 도면.
도 3은 다른 실시예의 개략 회로도.
이하, 첨부 도면들을 참조하여 본 발명의 몇몇 실시예들이 설명된다. 다수의 상세들이 설명되지만, 본 발명의 일부 실시예들은 이들 상세 없이 실시될 수 있다는 것이 이해된다. 다른 경우에, 잘 알려진 회로들, 구조들 및 기술들은 본 설명의 이해를 모호하게 하지 않기 위해서 상세히 나타내지 않았다.
도 1은 본 발명의 일 실시예에 따른 전원 및 전력 게이트 구성의 개략 회로도이다. 도시된 것은, 조절된 전원(2)의 전력 출력 Vout에 연결된 전원 입력 Vcc를 갖는 프로세싱 코어(3)를 갖는 전자 시스템의 일부이다. 또한, 여기에 설명된 코어와 본질적으로 유사할 수 있는, 제2 프로세싱 코어 및 연관된 전원과 게이팅 회로도 도시된다. 또한, 프로세싱 코어(3)는 조절된 전원(2)의 전력 리턴 또는 접지 핀에 또한 연결되는 전력 리턴 또는 접지 핀을 갖는다. 전력 게이트(7)는 전력을 프로세싱 코어(3)에 전달하기 위해 Vout과 Vcc 사이에 연결된다. 대안으로서, 전력 게이트(7)는 프로세싱 코어(3)의 접지 핀들과 전원(2) 사이의 연결될 수 있다 - 후술하는 도 3 참조. 또한, 시스템은 적어도 2개의 상태들, 즉 로컬 상태와 원격 상태를 갖는 스위치(8)를 갖는다. 알 수 있는 바와 같이, 스위치는 전력 게이트(7)의 공급측 상의 로컬 감지 포인트 또는 전력 게이트(7)의 부하측 상의 원격 감지 포인트를 조절된 전원(2)의 부하 전압 피드백 입력 FB_in으로 라우팅한다.
전력 게이트(7) 및 스위치(8)의 제어는 타이밍 로직 및 스위치 드라이버 회로(10)에 의해 이루어진다. 회로(10)는, 한편으로는 로컬 또는 원격 감지의 선택, 및 다른 한편으로는 전력 게이트(7)의 개방과 폐쇄 사이의 사전 정의된 타이밍을 유지하는 것을 돕는 타이밍 로직을 포함한다. 또한, 회로(10)는 스위치(8) 및 전력 게이트(7)를 제어하는데 필요한 드라이버들을 포함한다. 예를 들어, 전력 게이트(7)는 병렬로 직접 접속되는 다수의 전계 효과 트랜지스터 (FET) 스위치의 그룹으로서 구현될 수 있는데, 여기서 회로(10)는 FET 스위치들의 게이트 전극 전압들을 스윙하는데 필요한 아날로그 드라이버들을 포함한다. 물론, 다른 고체 스위치 기술들도 가능하다. 스위치(8)에 대하여, 그것은 전력 게이트(7)와 비교하여 매우 작은 전류만을 전달하기 때문에, 스위치(8)는 각 감지 포인트에 대해 예를 들어 단일 FET 스위치를 이용하여 구현될 수 있다. 스위치(8) 및 전력 게이트(7)에 대한 다른 더 복잡한 고체 회로 설계들도 가능하다.
타이밍 로직 및 드라이버 회로(10)는 프로세싱 코어 인에이블 신호를 수신하는 것에 응답하여 전력 게이트(7) 및 스위치(8)를 제어한다. 이것은 전력 관리자(4)에 의해 생성된 core_1_en으로서 도 1에 도시되는 디지털 제어 신호일 수 있다. 전력 관리자(4)는, 예를 들어 전력을 보존하기 위해서 현재 실행되는 프로그램이 단일 코어에 의해 적절히 실행될 수 있는지 여부에 종속하여, 임의의 특정 프로세싱 코어가 비활성이어야 하는지 여부를 판정하는 멀티-코어 마이크로프로세서들 또는 시스템-온-칩에 통상적으로 존재하는 종래의 데이터 프로세싱 블록일 수 있다. 또한, 전력 관리자(4)는 역시 전력을 보존하기 위해서 프로세싱 코어들의 동적 전압 스케일링 및 동적 주파수 스케일링을 포함하는 다른 결정들을 할 수 있다. 전력 관리자는 프로세싱 코어(3)와 동일한 집적회로 다이에 있을 수 있다.
한편으로는 전력 게이트(7)의 개방과 폐쇄 사이의 사전 결정된 타이밍, 및 다른 한편으로는 스위치의 로컬 상태 또는 원격 상태의 선택의 예시가 도 2에 제공된다. 이 도면은 도 1에 도시된 3개의 디지털 제어 신호들, 즉 프로세싱 코어 인에이블 신호 core_en, 전력 게이트 제어 신호 PG_on 및 스위치(8)에 대한 제어 신호(즉, local#/remote_sense)의 타이밍도를 도시한다. 후자의 2개의 제어 신호는 프로세싱 코어 인에이블 신호와 관련하여 정의되어, 예를 들어 (코어가 활성 또는 인에이블되었음을 나타내는) core_en의 상승 에지는 전력 게이트(7)가 개방되게 하며, 원격 감지 포인트가 선택되게 할 수 있다. 그러나, 개방된(또는 턴온된) 전력 게이트와 선택된 원격 감지 사이의 상대 타이밍; 다시 말하면, 전력 게이트는 턴온되는 한편, 조절된 전원(2)의 피드백 입력은 여전히 로컬 감지에 있다. 표명된 PG_on과 표명된 remote_sense 사이의 상대 지연은, 코어 액티비티가 증가하는 경우(그에 따라 전원(2) 상의 부하가 증가함), 코어(3)의 공급 입력에서의 전압이 (전력 게이트(7)에서의 기생에 의해 야기되는 통상적인 전압 강하를 나타내지 않고) 그 특정되거나 요구되는 최소값으로 빠르게 안정화되도록 부하 전압 피드백이 remote_sense로 스위칭되었다는 것을 보장하기 위해서 비교적 짧을 수 있다.
또한, 도 2는, 코어(3)가 비활성화되는 것을 나타내는, core_en 신호가 표명해제되는 경우의 타이밍의 일례를 도시한다. 여기서, core_en의 하강 에지에 응답하여, 전력 게이트가 폐쇄되거나 턴오프되기 전에 전원(2)의 피드백 입력은 로컬 감지로 스위칭된다. 여기서, 전력 게이트가 폐쇄되는 (또는 턴오프되는) 경우, 코어(3)의 전원 핀에서의 전압은 감쇠할 것이라는 것에 유의한다. 그러나, 그것은 전원(2)에 대한 결과가 아닌데, 그 이유는 감쇠가 막 시작하거나 시작하기 전에, 피드백 입력이 로컬 감지로 스위칭되었고, 그에 따라 전원(2)의 안정된 거동을 유지하기 때문이다. 표명되는 local#_sense와 표명해제되는 PG_on 사이의 상대 지연은, 전원(2)이 로컬 감지 포인트로의 스위칭 시에 안정되기만 하면 적합하게 짧을 수 있다.
도 3은 본 발명의 다른 실시예의 개략 회로도이며, 여기서 전력 게이트(7)는 프로세싱 코어(3)의 접지 핀과 전원 회로의 접지 핀 사이에 직접 접속된다. 이것은 도 1과 대조적인데, 여기서 전력 게이트(7)는 전원(2)의 Vout 핀과 코어(3)의 전원 핀 Vcc 사이에 직접 접속된다. 도 3의 "하측(low side)" 실시예에서, 스위치(8)는 여전히 원격 감지 포인트와 로컬 감지 포인트 사이에서 선택하지만, 이 경우에 원격 감지 포인트 및 로컬 감지 포인트는 Vcc 포인트 또는 Vout 포인트에서보다는 접지 포인트 또는 기준 포인트에 있다. 또한, 도시되지는 않았지만, (기준과 FB_in을 통해 수신되는 부하 전압을 비교하기 위해서) 조절된 전원에 통상적으로 사용되는 에러 증폭기 회로는 도 1의 "상측(high side)" 실시예에서보다는 도 3의 하측 실시예에서 상이할 수 있다.
전술한 전원 및 전력 게이트 구성들은 다음의 전자 시스템을 동작시키는 방법을 지원할 수 있다. 프로세싱 코어 인에이블 신호가 수신됨에 따라 그리고 표명되는 신호에 응답하여, 개방되도록 전력 게이트에 시그널링되고, 그에 따라 전원 회로로부터 프로세싱 코어로 전력을 전달하게 된다. 전력 게이트가 개방된 이후에만, 전원 회로의 피드백 입력이 로컬 감지 포인트에서 원격 감지 포인트로 스위칭된다. 이하, 프로세싱 코어 인에이블 신호가 표명해제되도록 코어를 비활성화하기 위한 결정이 이루어지는 경우, 폐쇄(그리고 그에 따라 프로세싱 코어에 전력을 전달하는 것을 중단)하도록 전력 게이트에 시그널링하기 전에 전원 회로의 피드백 입력은 원격 감지 포인트로부터 로컬 감지 포인트로 다시 스위칭된다. 이러한 타이밍은, 후자가 (전력을 절약하게 위해서) 멀티코어 마이크로프로세서의 동작 중에 수회 개방 및 폐쇄될 수 있는 전력 게이트를 통해 전력을 제공하는 것으로 반복적으로 태스킹됨에 따라 전원을 안정적으로 유지하는데 도움이 될 수 있다.
일 실시예에서, 조절된 전원은 부하 전압 피드백 입력 fb_in이 연결되는 제어 루프를 갖는 스위치 모드 dc 전압 조절기이다. 도 1에 도시된 바와 같이, 제어 루프는 변조기 및 보상 네트워크(5)를 포함한다. 보상 네트워크(5)는 로컬/원격 스위치 상태의 함수로서 현장에서(즉, 최종 사용자에 의해 동작되는 동안에) 조정가능하다는 점에서 튜너블하다. 다시 말하면, 적어도 2개의 상이한 전달 함수가 보상 네트워크(5)에서 이용가능한데, 즉 그 중 하나는 원격 감지 동안 이용되며, 다른 하나는 로컬 감지 동안 이용된다. 이는, 전압 조절기가 상당히 상이한 부하들을 구동하고 있는 경우에, 즉 프로세싱 코어(3)가 비활성인 경우 그리고 프로세싱 코어가 활성이며 과중한 컴퓨팅 태스크를 수행하고 있는 경우에 보다 안정적이 되게 (또는 진동에 덜 영향을 받게) 하는 것을 가능하게 할 수 있다.
도 1에 또한 도시된 다른 실시예에서, 타이밍 로직 및 스위치 드라이버 회로(10)는 원격 감지 포인트에 직접 연결되는 추가 입력을 갖는다. 이 경우, 회로(10)의 스위치 드라이버 부분은, (부하측의 전압을 나타내는) 추가 입력에서의 신호에 기초하여, 전력 게이트(7)의 부하측 상의 전압의 슬루 레이트를 제한하도록 전력 게이트(7)를 제어하는 부가적인 회로를 포함한다. 이는 전력 게이트(7)가 보다 원활하게 턴온될 수 있게 함으로써, 유입 전류를 감소시킨다.
특정 실시예들이 첨부 도면들에 도시되며 설명되었지만, 이러한 실시예들은 단지 광범위한 발명에 대한 단지 예시일 뿐이며 이에 대한 제한이 아니고, 또한 본 발명은 도시되며 설명된 특정 구성 및 배열에 제한되는 것은 아닌데, 그 이유는 다양한 다른 변형들이 당업자에게 떠오를 수 있기 때문이라는 것을 이해해야 한다.

Claims (20)

  1. 전자 시스템으로서,
    프로세싱 코어;
    부하 전압 피드백 입력을 갖는 전원 회로;
    상기 전원 회로에 연결되어, 전력을 상기 프로세싱 코어에 선택적으로 제공하는 전력 게이트;
    로컬 상태 및 원격 상태를 가지며, (i) 상기 전력 게이트의 공급측 상의 로컬 감지 포인트 및 (ii) 상기 전력 게이트의 부하측 상의 원격 감지 포인트를 상기 전원 회로의 상기 피드백 입력으로 교대로 라우팅하는 스위치; 및
    상기 전력 게이트 및 상기 스위치를 제어하도록 연결된 타이밍 로직 및 드라이버 회로
    를 포함하고,
    상기 전원 회로는 상기 부하 전압 피드백 입력이 연결된 전압 조절기 제어 루프를 포함하며, 상기 제어 루프는, 상기 스위치의 상태의 함수로서 조정되는 튜너블 보상 네트워크(tunable compensation network)를 갖는, 전자 시스템.
  2. 삭제
  3. 제1항에 있어서,
    상기 타이밍 로직 및 드라이버 회로는 상기 원격 감지 포인트에 직접 연결된 추가 입력을 포함하며, 상기 드라이버 회로는, 상기 추가 입력에서의 신호에 기초하여 상기 전력 게이트의 부하측 상의 슬루 레이트(slew rate)를 제한하도록 상기 전력 게이트를 제어하는 전자 시스템.
  4. 제1항에 있어서,
    상기 전력 게이트는 상기 전원 회로의 전력 출력과 상기 프로세싱 코어의 전원 핀 사이에 직접 접속되는 전자 시스템.
  5. 제1항에 있어서,
    상기 전력 게이트는 상기 프로세싱 코어의 접지 핀과 상기 전원 회로의 접지 핀 사이에 직접 접속되는 전자 시스템.
  6. 제1항에 있어서,
    상기 타이밍 로직 및 드라이버 회로는, 상기 전력 게이트 및 상기 스위치를 제어하면서, 상기 스위치의 로컬 상태와 원격 상태의 선택 및 상기 전력 게이트의 개방과 폐쇄 사이의 사전 정의된 타이밍을 유지하는 전자 시스템.
  7. 제6항에 있어서,
    상기 타이밍 로직 및 드라이버 회로는, 상기 스위치의 원격 상태를 선택하기 전에, 프로세싱 코어 인에이블 신호가 표명되는(asserted) 것에 응답하여 상기 전력 게이트를 개방하는 전자 시스템.
  8. 제7항에 있어서,
    상기 타이밍 로직 및 드라이버 회로는, 상기 스위치의 로컬 상태를 선택한 후에, 상기 프로세싱 코어 인에이블 신호가 표명해제되는(de-asserted) 것에 응답하여 상기 전력 게이트를 폐쇄하는 전자 시스템.
  9. 제6항에 있어서,
    상기 타이밍 로직 및 드라이버 회로는 프로세싱 코어 인에이블 신호에 응답하여 상기 전력 게이트 및 상기 스위치를 제어하는 전자 시스템.
  10. 제9항에 있어서,
    상기 사전 정의된 타이밍은 상기 프로세싱 코어 인에이블 신호에 관련되는 전자 시스템.
  11. 제1항에 있어서,
    상기 타이밍 로직 및 드라이버 회로는 프로세싱 코어 인에이블 신호에 응답하여 상기 전력 게이트 및 상기 스위치를 제어하는 전자 시스템.
  12. 제9항에 있어서,
    상기 프로세싱 코어 인에이블 신호를 생성하는 전력 관리자를 더 포함하며,
    상기 프로세싱 코어 및 상기 전력 관리자는 동일한 집적 회로 다이에 있는 전자 시스템.
  13. 전자 회로로서,
    전원 회로에 연결되어, 전력을 마이크로프로세서 코어에 선택적으로 제공하는 전력 게이트;
    로컬 상태 및 원격 상태를 가지며, (i) 상기 전력 게이트의 공급측 상의 로컬 감지 포인트 및 (ii) 상기 전력 게이트의 부하측 상의 원격 감지 포인트를 상기 전원 회로의 피드백 입력으로 교대로 라우팅하는 스위치; 및
    상기 전력 게이트 및 상기 스위치를 제어하도록 연결된 타이밍 로직 및 드라이버 회로 - 상기 타이밍 로직 및 드라이버 회로는 상기 마이크로프로세서 코어로 제공되는 상기 전력의 슬루 레이트(slew rate)를 제한하도록 상기 전력 게이트를 제어함 -
    를 포함하는 전자 회로.
  14. 제13항에 있어서,
    상기 타이밍 로직 및 드라이버 회로는, 상기 전력 게이트 및 상기 스위치를 제어하면서, 상기 스위치의 로컬 상태와 원격 상태의 선택 및 상기 전력 게이트의 개방과 폐쇄 사이의 사전 정의된 타이밍을 유지하는 전자 회로.
  15. 제14항에 있어서,
    상기 타이밍 로직 및 드라이버 회로는, 상기 스위치의 원격 상태를 선택하기 전에, 프로세싱 코어 인에이블 신호가 표명되는 것에 응답하여 상기 전력 게이트를 개방하는 전자 회로.
  16. 제15항에 있어서,
    상기 타이밍 로직 및 드라이버 회로는, 상기 스위치의 로컬 상태를 선택한 후에, 상기 프로세싱 코어 인에이블 신호가 표명해제되는 것에 응답하여 상기 전력 게이트를 폐쇄하는 전자 회로.
  17. 제14항에 있어서,
    상기 타이밍 로직 및 드라이버 회로는 프로세싱 코어 인에이블 신호에 응답하여 상기 전력 게이트 및 상기 스위치를 제어하는 전자 회로.
  18. 제17항에 있어서,
    상기 사전 정의된 타이밍은 상기 프로세싱 코어 인에이블 신호에 관련되는 전자 회로.
  19. 제13항에 있어서,
    상기 타이밍 로직 및 드라이버 회로는 프로세싱 코어 인에이블 신호에 응답하여 상기 전력 게이트 및 상기 스위치를 제어하는 전자 회로.
  20. 전자 시스템을 동작시키는 방법으로서,
    상기 전자 시스템은,
    프로세싱 코어;
    부하 전압 피드백 입력을 갖는 전원 회로;
    상기 전원 회로에 연결되어, 전력을 상기 프로세싱 코어에 선택적으로 제공하는 전력 게이트;
    로컬 상태 및 원격 상태를 가지며, (i) 상기 전력 게이트의 공급측 상의 로컬 감지 포인트 및 (ii) 상기 전력 게이트의 부하측 상의 원격 감지 포인트를 상기 전원 회로의 상기 피드백 입력으로 교대로 라우팅하는 스위치; 및
    상기 전력 게이트 및 상기 스위치를 제어하도록 연결된 타이밍 로직 및 드라이버 회로를 포함하고,
    상기 전원 회로는 상기 부하 전압 피드백 입력이 연결된 전압 조절기 제어 루프를 포함하며, 상기 제어 루프는, 상기 스위치의 상태의 함수로서 조정되는 튜너블 보상 네트워크(tunable compensation network)를 가지며,
    상기 방법은,
    프로세싱 코어 인에이블 신호를 수신하는 단계; 및
    상기 수신된 프로세싱 코어 인에이블 신호가 표명되는 것에 응답하여,
    개방하도록 상기 전력 게이트에 시그널링함으로써, 상기 전원 회로로부터 상기 프로세싱 코어로 전력을 전달하고,
    상기 로컬 감지 포인트로부터 상기 원격 감지 포인트로 상기 전원 회로의 상기 피드백 입력을 스위칭하며,
    상기 피드백 입력을 스위칭하는 것에 응답하여 상기 전원 회로 내의 상기 튜너블 보상 네트워크를 조정하는 단계
    를 포함하는 방법.
KR1020120106544A 2011-10-14 2012-09-25 프로세싱 코어를 위한 전원 게이팅 구성 KR101420925B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/273,898 2011-10-14
US13/273,898 US8990604B2 (en) 2011-10-14 2011-10-14 Alternately sensing voltage on supply side or load side of a power gate of an electronic device and modifying feedback input of a power supply controlled by the power gate based on which side of the power gate is currently sensed

Publications (2)

Publication Number Publication Date
KR20130040700A KR20130040700A (ko) 2013-04-24
KR101420925B1 true KR101420925B1 (ko) 2014-07-17

Family

ID=47044846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120106544A KR101420925B1 (ko) 2011-10-14 2012-09-25 프로세싱 코어를 위한 전원 게이팅 구성

Country Status (6)

Country Link
US (1) US8990604B2 (ko)
EP (2) EP2581806B1 (ko)
KR (1) KR101420925B1 (ko)
CN (1) CN103049065B (ko)
TW (1) TWI575361B (ko)
WO (1) WO2013055514A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6185311B2 (ja) * 2012-07-20 2017-08-23 株式会社半導体エネルギー研究所 電源制御回路、及び信号処理回路
US9471395B2 (en) 2012-08-23 2016-10-18 Nvidia Corporation Processor cluster migration techniques
US20140095896A1 (en) * 2012-09-28 2014-04-03 Nicholas P. Carter Exposing control of power and clock gating for software
US9983602B2 (en) * 2012-12-31 2018-05-29 Nvidia Corporation Efficient voltage sensing systems and methods
US9831198B2 (en) 2013-08-22 2017-11-28 Nvidia Corporation Inductors for integrated voltage regulators
US9634486B2 (en) * 2014-07-09 2017-04-25 Qualcomm Incorporated Dynamic power rail control for clusters of loads
US10152112B2 (en) * 2015-06-10 2018-12-11 Sonics, Inc. Power manager with a power switch arbitrator
US9886081B2 (en) 2015-09-16 2018-02-06 Qualcomm Incorporated Managing power-down modes
US10001822B2 (en) 2015-09-22 2018-06-19 Intel Corporation Integrating a power arbiter in a processor
CN106774810B (zh) * 2016-12-30 2020-01-31 Oppo广东移动通信有限公司 一种基于移动终端架构的电压调整方法以及移动终端
JP7312141B2 (ja) 2020-05-25 2023-07-20 ルネサスエレクトロニクス株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070013631A (ko) * 2005-07-26 2007-01-31 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
US20080238407A1 (en) * 2007-03-30 2008-10-02 Intel Corporation Package level voltage sensing of a power gated die
US20090039855A1 (en) * 2007-08-06 2009-02-12 Utstarcom, Inc. Scientific method to accurately regulate point of load power distribution using remote sense connection point switchover
KR20090077952A (ko) * 2007-01-10 2009-07-16 인터내셔널 비지네스 머신즈 코포레이션 정보 처리 시스템에서의 프로세서의 전력 조절을 위한 장치 및 방법

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4193116A (en) * 1977-04-27 1980-03-11 Dickey-John Corporation Analysis instrument
US5481730A (en) * 1992-01-24 1996-01-02 Compaq Computer Corp. Monitoring and control of power supply functions using a microcontroller
US5672997A (en) * 1994-09-21 1997-09-30 Intel Corporation Method and apparatus for reducing the nominal operating voltage supplied to an integrated circuit
US5477123A (en) * 1994-12-12 1995-12-19 Technoggin, Inc. Connection multiple batteries to battery powered devices
US5508603A (en) * 1995-03-28 1996-04-16 Northrop Grumman Corporation Polarity corrected, intermittent compensated, remote load voltage regulation
US5793750A (en) * 1995-10-20 1998-08-11 Schweitzer Engineering Laboratories, Inc. System of communicating output function status indications between two or more power system protective relays
US5672958A (en) * 1995-11-14 1997-09-30 Dell Usa L.P. Method and apparatus for modifying feedback sensing for a redundant power supply system
US5661442A (en) * 1996-07-02 1997-08-26 Hewlett-Packard Company Amplitude control system having parallel integrating signal paths
US5894413A (en) * 1997-01-28 1999-04-13 Sony Corporation Redundant power supply switchover circuit
JPH1169814A (ja) * 1997-08-14 1999-03-09 Toshiba Corp 電源装置およびその並列運転制御回路
US6181030B1 (en) * 1999-03-30 2001-01-30 International Business Machines Corporation Computer power supply system having switched remote voltage sensing and sense voltage averaging for hot pluggable adapter cards
US6774612B1 (en) * 2002-10-18 2004-08-10 Cisco Technology, Inc. Device and method for reducing DC/DC converter initial set-point error and margining error
US7278040B2 (en) 2003-03-21 2007-10-02 Via Technologies, Inc. Mechanism for providing measured power management transitions in a microprocessor
EP1639695B1 (en) 2003-06-19 2008-02-06 Nxp B.V. Switch mode power circuit
US7187157B1 (en) * 2003-12-05 2007-03-06 Lattice Semiconductor Corporation Power supply remote voltage sensing
US20060022525A1 (en) * 2004-08-02 2006-02-02 Landry Clet A Remote sensing regulated voltage power supply
US7457137B2 (en) * 2004-10-12 2008-11-25 Texas Instruments Incorporated Output sensor circuit for power supply regulation with main and switched outputs
US7447924B2 (en) 2005-09-21 2008-11-04 Freescale Semiconductor, Inc. Method and apparatus for power supply adjustment with increased slewing
US7397228B2 (en) 2006-01-12 2008-07-08 International Business Machines Corporation Programmable on-chip sense line
CN1819610A (zh) * 2006-01-25 2006-08-16 北京佳讯飞鸿电气有限责任公司 U接口终端设备的供电装置
SE530275C2 (sv) * 2006-02-10 2008-04-15 Abb Technology Ltd Metod och anordning för ett adaptivt distansskyddsrelä för krafttransmissionsledningar
US7550956B2 (en) * 2006-06-30 2009-06-23 Intel Corporation Apparatus, system, and method for dynamic loss compensation for voltage converters
JP4531020B2 (ja) * 2006-08-01 2010-08-25 ルネサスエレクトロニクス株式会社 半導体集積回路
US8015419B2 (en) 2006-08-31 2011-09-06 Ati Technologies Ulc Method and apparatus for soft start power gating with automatic voltage level detection
US20080054724A1 (en) * 2006-09-05 2008-03-06 Eiichi Hosomi Method and system for improved power distribution in a semiconductor device through use of multiple power supplies
EP2058725A3 (en) * 2007-06-11 2015-07-22 Mediatek Inc. Method of and apparatus for reducing power consumption within an integrated circuit
US7808856B2 (en) 2007-06-20 2010-10-05 International Business Machines Corporation Method to reduce leakage of a SRAM-array
JP5324066B2 (ja) * 2007-07-23 2013-10-23 東芝三菱電機産業システム株式会社 半導体電力変換装置
US7880284B2 (en) 2007-09-29 2011-02-01 Intel Corporation Embedded power gating
JP5136834B2 (ja) 2007-10-16 2013-02-06 株式会社村田製作所 Ｒｆ電力増幅装置およびｒｆ電力増幅器の電源電圧を制御する電源供給回路
US7701245B1 (en) 2007-10-26 2010-04-20 Xilinx, Inc. Enhanced voltage regulation with power supply disable capability for low-power operation
US8084885B1 (en) * 2008-04-21 2011-12-27 Netapp, Inc. System for paralleling power supplies
US8008953B1 (en) * 2008-11-07 2011-08-30 Silego Technology, Inc. Gate control circuit
TWI364906B (en) * 2008-12-02 2012-05-21 Delta Electronics Inc Multi-output power converting circuit
US8907462B2 (en) * 2009-02-05 2014-12-09 Hewlett-Packard Development Company, L. P. Integrated circuit package
US8305829B2 (en) * 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
US8370654B1 (en) * 2009-03-26 2013-02-05 Marvell Israel (M.I.S.L) Ltd. AVS-adaptive voltage scaling
US8013669B2 (en) * 2009-10-27 2011-09-06 Apple Inc. Dynamic power noise event counter
US8278997B1 (en) * 2011-10-03 2012-10-02 Google Inc. Apparatus and methodology for controlling hot swap MOSFETs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070013631A (ko) * 2005-07-26 2007-01-31 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
KR20090077952A (ko) * 2007-01-10 2009-07-16 인터내셔널 비지네스 머신즈 코포레이션 정보 처리 시스템에서의 프로세서의 전력 조절을 위한 장치 및 방법
US20080238407A1 (en) * 2007-03-30 2008-10-02 Intel Corporation Package level voltage sensing of a power gated die
US20090039855A1 (en) * 2007-08-06 2009-02-12 Utstarcom, Inc. Scientific method to accurately regulate point of load power distribution using remote sense connection point switchover

Also Published As

Publication number Publication date
EP2581806B1 (en) 2019-07-03
EP2581806A3 (en) 2013-11-13
EP3582066A1 (en) 2019-12-18
TWI575361B (zh) 2017-03-21
EP2581806A2 (en) 2013-04-17
US8990604B2 (en) 2015-03-24
TW201324119A (zh) 2013-06-16
CN103049065A (zh) 2013-04-17
US20130097450A1 (en) 2013-04-18
WO2013055514A1 (en) 2013-04-18
CN103049065B (zh) 2015-11-11
KR20130040700A (ko) 2013-04-24

Similar Documents

Publication Publication Date Title
KR101420925B1 (ko) 프로세싱 코어를 위한 전원 게이팅 구성
US8395440B2 (en) Apparatus and method for controlling power gating in an integrated circuit
JP5347168B2 (ja) 装置、システムおよびプロセッサ
US7667447B2 (en) Load adaptive power delivery
KR101837606B1 (ko) 스위칭가능한 디커플링 커패시터들
KR101831231B1 (ko) 부하들의 클러스터들에 대한 동적 전력 레일 제어
EP3652611B1 (en) Digital power multiplexor
US8456199B2 (en) Reducing current leakage in a semiconductor device
US11121711B2 (en) Method for multiplexing between power supply signals for voltage limited circuits
US10630290B2 (en) Low leakage power switch
KR102569363B1 (ko) 전력 게이티드 도메인들에 대한 누설 감소를 제공하는 시스템들 및 방법들
US20170010660A1 (en) Apparatus for Power Consumption Reduction in Electronic Circuitry and Associated Methods
KR20220031089A (ko) 크로스 도메인 전력 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 6