KR101411984B1 - 프로브 카드 - Google Patents

Abstract

본 발명은 다양한 형태의 반도체 소자를 검사할 수 있도록 설계 유연성 및 집적성을 향상시킨 프로브 카드에 관한 것이다.

Description

프로브 카드{Probe card}

본 발명은 프로브 카드에 대한 것이다. 보다 상세하게, 본 발명은 다양한 형태의 반도체 소자를 검사할 수 있도록 설계 유연성 및 집적성을 향상시킨 프로브 카드에 관한 것이다.

일반적으로 반도체 직접회로 소자(semiconductor integrated circuit device) 등의 전기 회로 소자(electrical circuit divice)를 제작할 때에는 소자의 전기적 특성이 설계와 일치하도록 제조되었는지를 시험하게 된다. 이러한 시험에 사용되는 장비가 반도체 검사장치(또는 프로브 검사 장치(probe station))이며 이 장치에 프로브 카드가 장착된다. 상기 프로브 카드는 반도체 검사장치 내의 각종 전기적 신호를 검사대상 반도체 소자에 전달해 주는 역할을 한다.

액정표시장치 구동용 집적회로(LCD Driver IC, LDI) 등은 칩온필름(COF, Chip On Film) 형태로 구성될 수 있으며, 최종적으로 전기적 특성을 검사하는 검사단계 등을 거치게 된다. 이러한 최종 검사단계는 반도체 검사장치로서 컴퓨터에 각종 측정기기들이 내장된 테스터 (tester)와, 피검사체인 칩온필름 형태의 반도체 소자를 전기적으로 접촉시킬 수 있는 프로브 카드(probe card)가 탑재된 프로버 스테이션(prober station)을 이용하여 수행된다.

그리고, 이와 같은 프로브 카드 중 버티컬(VERTICAL) 타입의 프로브 카드는 캔틸레버(Cantilever) 타입의 프로브 카드에 비해 피치가 더 세밀한 반도체 소자를 동시에 여러 개 프로빙 테스트할 수 있다는 장점과 멤스(MEMS) 방식의 프로브 카드에 비해 저렴하다는 장점으로 많이 사용된다.

이러한 버티컬 방식의 프로브 카드는 반도체 소자의 접점과 접촉되는 코브라 탐침이 캔틸레버 타입의 프로브 카드의 코브라 탐침과 다르게 수직하게 배치되어 프로브 검사에 사용될 수 있다. 그리고, 버티컬 타입의 프로브 카드는 프로브 카드의 보드 및 범프전극을 연결하는 연결 와이어와 코브라 탐침은 전기 전도성 및 가공성이 좋은 재질로 구성될 수 있다.

그런데, 최근 반도체 소자를 살펴보면 종래 반도체 소자와 달리 집적화에 따라 입력부와 출력부의 단자가 현격히 늘어나고 있으며, 특히, 고객의 요구 또는 다양한 이유로 인해 입력부 단자과 출력부 단자들의 배치 형태도 단순히 소자의 양측부에 2열로 배치되는 형태에서 벗어나서 다양한 배치형태(예를 들면, 복수 열 또는 격자형 등)를 가지게 된다. 따라서, 상기와 같은 반도체 소자의 개발에 대응한 프로브 카드의 개발이 필요하게 되었다.

하지만, 종래 버티컬 타입의 프로브 카드를 살펴보면 인터페이스 보드와 코브라 탐침을 연결하기 위하여 연결 와이어를 사용하였는데, 상기 연결 와이어는 높은 유연성을 구비하여 이웃한 연결 와이어와의 접촉을 방지하기 위하여 인터페이스 보드의 단자부에 있어서 비교적 넓은 공간을 필요로 하였다.

또한, 종래 버티컬 타입의 프로브 카드를 살펴보면, 연결 와이어가 인터포저로 연결되는 경우에 단층으로만 연결되었다. 이는 하나의 프로브 카드에 구비할 수 있는 코브라 탐침의 숫자를 제약할 뿐만 아니라, 다양한 형태를 가지는 반도체 소자에 대응한 설계를 제약하는 요인으로 작용한다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 다양한 형태를 가지는 반도체 소자를 검사하기 위하여 설계 유연성이 향상된 프로브 카드를 제공하는데 목적이 있다.

상기와 같은 본 발명의 목적은 개방구 및 회로부가 구비되는 인터페이스 보드, 상기 인터페이스 보드의 회로부의 접점과 그 일단이 연결되고, 그 타단은 상기 인터페이스 보드의 개방구 방향으로 절곡되어, 복층으로 적층되는 복수 개의 연결니들, 상기 인터페이스 보드의 개방구에 장착되고, 절곡된 상기 연결니들이 관통하며, 상기 연결니들의 타단이 하면으로 노출되어 범프전극이 형성되는 인터포저, 상기 인터포저 하면에 구비된 범프전극에 상단이 접속되며 하단은 하방으로 연장되는 복수 개의 코브라 탐침 및 상기 코브라 탐침의 상단이 상부로 노출되고 하단이 하부로 노출되도록 상기 코브라 탐침이 관통되는 지지플레이트 어셈블리를 포함하는 것을 특징으로 하는 프로브 카드에 의해 달성된다.

여기서, 상기 복수 개의 연결니들이 상호간에 이격되도록 함과 동시에 상기 인터포저 또는 상기 인터페이스 보드에서 수평하게 이격되도록 고정하는 고정부를 더 구비할 수 있다. 이 경우, 상기 고정부는 상기 복수 개의 연결니들이 복층으로 적층되도록 수직한 방향으로 구비되며 상기 복수 개의 연결니들이 관통하는 복수 개의 관통홀을 구비할 수 있다. 또한, 상기 고정부는 에폭시로 이루어질 수 있다.

한편, 상기 연결니들은 소정 길이의 피복부를 구비할 수 있는데, 상기 피복부는 상기 인터페이스 보드의 회로부와 상기 고정부 사이의 상기 연결니들에 구비될 수 있다.

나아가, 상기 연결니들은 상기 인터페이스 보드의 개방구 상부에서 절곡된 후 상기 인터페이스 보드의 개방구에 구비되는 상기 인터포저를 관통하여, 상기 연결니들의 타단이 상기 인터포저의 하면으로 노출된다. 여기서, 상기 연결니들은 백금(Pt) 합금 또는 팔라듐(Pd) 합금 재질일 수 있다.

한편, 상기 인터포저 및 상기 지지플레이트 어셈블리는 세라믹 재질로 구성될 수 있다.

또한, 상기 지지플레이트 어셈블리는 상부 지지플레이트와 하부 지지플레이트를 포함하며, 상기 상부 지지플레이트와 하부 지지플레이트 사이에 중공부가 구비될 수 있다. 이 경우, 상기 코브라 탐침의 상단은 상기 상부 지지플레이트를 관통하여 상기 상부 지지플레이트의 상부로 노출되어 상기 범프전극에 접속되며, 그 하단은 상기 하부 지지플레이트를 관통하여 상기 하부 지지플레이트의 하부로 노출될 수 있다.

이 경우, 상기 연결니들은 35 중량 퍼센트 내지 45 중량 퍼센트의 백금(Pt), 15 중량 퍼센트 내지 25 중량 퍼센트의 루테튬(Lu), 15 중량 퍼센트 내지 25 중량 퍼센트의 금(Au)을 포함할 수 있다.

또한, 상기 연결니들은 10 중량 퍼센트 이하의 탄소(C) 및 텅스텐(W)을 더 포함할 수 있다.

전술한 구성을 가지는 본 발명에 따르면 인터페이스 보드와 코브라 탐침을 연결하는 연결부재로서 연결니들을 채용하여 연결니들을 인터페이스 보드에 연결하는 경우에 종래의 연결와이어에 비해 상대적으로 더 밀집하여 연결할 수 있게 된다. 또한, 연결니들에 의해 인터페이스 보드와 코브라 탐침을 연결하는 경우에 상기 연결니들을 복층으로 적층하여 하나의 프로브 카드에 구비되는 코브라 탐침의 숫자를 늘리 수 있다.

또한, 연결니들을 배치하는 경우에 수직한 방향으로 복층으로 적층하여 3차원적인 구성을 채택하여 다양한 검사대상 반도체 소자 또는 집적회로의 형상, 단자부의 형상, 숫자 및 배치 등에 대응하여 프로브 카드의 설계를 다양하게 진행할 수 있게 되어 프로브 카드의 설계의 유연성을 크게 향상시킬 수 있다.

도 1은 본 발명에 따른 프로브 카드에 의한 검사대상 반도체 소자의 예를 도시한 평면도,
도 1는 본 발명에 따른 프로브 카드의 결합 사시도이다.
도 2은 도 1의 분해 사시도이다.
도 3는 코브라 탐침의 단부를 도시한다.
도 4는 도 1의 Ⅴ-Ⅴ선에 따른 단면도이다.
도 5a 내지 도 5e는 고정부의 제작과정을 도시한다.
도 6은 본 발명에 따른 코브라 탐침의 제작과정을 도시한 개략도이다.
도 7은 본 발명에 따른 코브라 탐침의 상단면을 촬상한 이미지이다.
도 8 및 도 9는 본 발명에 따른 프로브 카드의 코브라 탐침과 범프전극의 접촉부위를 도시한 확대 단면도이다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록, 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1은 본 발명에 따른 프로브 카드(1000)의 결합 사시도를 도시하며, 도 2는 본 발명에 따른 프로브 카드(1000)의 분해 사시도를 도시한다.

본 발명에 따른 프로브 카드에 의하여 검사될 수 있는 반도체 소자의 예는 액정표시장치 구동용 집적회로(LDI)일 수 있으며, 액정표시장치 구동용 집적회로(LDI)는 칩온필름(COF, Chip On Film) 형태로 구성될 수 있다.

또한, 이러한 액정표시장치 구동용 집적회로(LDI)는 제조 단계에서 하나의 필름 상에 복수 개의 액정표시장치 구동용 집적회로가 형성될 수 있다. 따라서, 액정표시장치 구동용 집적회로(LDI)는 하나의 필름 상에 복수 개가 형성된 상태에서 반도체 소자의 전기적 특성을 검사하는 전기적 다이 분류(EDS: Electrical Die Sorting, 이하 'EDS'라 칭함) 검사 등이 수행될 수 있다. 이러한 검사는 반도체 소자(10)의 불량 등을 사전에 검출할 수 있다.

종래의 프로브 카드의 경우에는 입력부 단자들과 출력부 단자들이 각각 일렬로 평행하게 배치된 액정표시장치 구동용 집적회로만이 검사 대상이 될 수 있었으나, 필요에 따라 입력부와 출력부가 각각 복열로 구성되는 집적회로 등을 검사하는 것은 불가능하였다.

즉, 하나의 액정표시장치 구동용 집적회로(LDI)가 사각형 형태로 구성되고, 마주보는 장변의 일측 변에 입력부가 일렬로 형성되고, 마주보는 타측 변에 출력부가 일렬로 형성되는 경우에만 한번의 오버 드라이브를 통해 하나의 액정표시장치 구동용 집적회로(LDI)의 검사가 수행될 수 있었으나, 입력부 또는 출력부의 배치는 필요에 따라 다양하게 변경될 수 있다.

이러한 필요를 만족시키기 위하여, 도 1 및 도 2에 도시된 본 발명에 따른 프로브 카드(1000)는 개방구(120) 및 상기 개방구(120) 둘레에 회로부(미도시)가 구비되는 인터페이스 보드(100)를 구비할 수 있으며, 나아가, 프로브 카드(1000)는 상기 인터페이스 보드(100)의 회로부의 접점과 일단이 접합되고 그 타단은 상기 인터페이스 보드(100)의 개방구(120) 방향으로 절곡되어 복층으로 적층되는 복수 개의 연결니들(200), 상기 인터페이스 보드(100)의 개방구(120)에 장착되고 절곡된 상기 연결니들(200)이 관통하며 상기 연결니들(200)의 타단이 하면으로 노출되어 범프전극이 형성되는 인터포저(400), 상기 인터포저(400)의 하면에 구비된 범프전극(410)과 접촉되며 하방으로 연장되어 상기 인터페이스 보드(100)의 개방구(120) 상하 방향으로 장착되는 복수 개의 코브라 탐침(600), 상기 코브라 탐침(600)이 관통되는 관통홀이 형성되며 상기 코브라 탐침(600)의 상단이 상부로 노출되고 하단이 하부로 노출되도록 상기 코브라 탐침(600)이 관통되도록 지지되는 지지플레이트 어셈블리(700)를 포함할 수 있다.

상기 인터페이스 보드(100)는 중니들부부에 인터포저(400)와 코브라 탐침이 상하로 배치되기 위한 개방구(120)와 상기 개방구(120) 둘레에 테스터 (tester) 또는 테스트 장치와 전기적 연결을 위한 회로부(미도시) 및 그에 대응되는 복수 개의 단자를 구비하는 단자부(110)가 구비될 수 있다.

한편, 연결니들(200)의 일단은 상기 인터페이스 보드(100)의 단자부(110)에 접합되고, 그 타단은 상기 인터페이스 보드(100)의 개방구(120) 방향으로 절곡되어 복층으로 적층될 수 있다. 상기 절곡된 연결니들(200)의 타단은 인터포저(400) 등에 접합되어 인터포저(400)와 인터페이스 보드(100)를 전기적으로 연결하는 역할을 수행한다. 상기 연결니들(200)에 대해서는 이후에 상세히 살펴보기로 한다.

상기 인터포저(400)는 상기 개방구(120) 상부에 장착되는 커버부재(300)의 하부에 배치될 수 있다. 상기 인터포저(400)는 각각의 연결니들(200)이 관통하여 장착되며, 그 하면에는 상기 연결니들(200)의 하단에 형성되는 범프전극(미도시)이 구비될 수 있다.

상기 인터포저(400)는 상기 인터페이스 보드(100)의 단자부(110)에 코브라 탐침(600)이 직접 접속될 수 없기 때문에 연결니들(200)을 통해 코브라 탐침(600)과 각각의 단자부(110)가 접속되도록 하기 위한 구성이다. 상기 코브라 탐침(600)은 검사대상 반도체 소자의 입출력부 단자에 대응되는 간격으로 배치되는데, 일반적으로 반도체 자재의 소형화에 따라 소자의 입출력부 단자 간격이 매우 조밀하게 형성된다. 따라서, 상기와 같이 조밀하게 배치된 코브라 탐침(600)을 직접 보드의 인터페이스 보드(100)의 단자부(110)에 접촉하도록 구성하는 것은 매우 어려우므로 인터포저(400)를 구비하여 상기 인터포저(400)가 코브라 탐침(600)과 연결니들(200)이 접속되는 접속수단으로 작용할 수 있다. 상기 인터포저(400)는 절연재질로 제작될 수 있으며, 예를 들어 세라믹 재질로 제작될 수 있다.

그리고, 상기 코브라 탐침(600)은 상기 인터포저(400) 하면에 구비된 범프전극(410, 도 4 참조)에 상단이 접속되며 하단은 하방으로 연장되도록 구성된다. 또한, 상기 코브라 탐침(600)은 상기 인터포저(400) 하부에 구비되는 지지플레이트 어셈블리(700)에 의하여 지지될 수 있다. 상기 지지플레이트 어셈블리(700)는 각각의 코브라 탐침을 수직하게 지지하기 위하여 구비된다.

본 발명에 따른 프로브 카드에 구비되는 코브라 탐침(600)은 범프전극(410)과 접합된 상태가 아니며 반도체 자제의 검사에 따라 반도체 자재의 검사 시에만 접촉되도록 구성될 수 있으며, 각각의 반도체 검사를 위한 프로브 카드의 스트로크(접촉)시에 코브라 탐침의 변형을 방지하고 일정한 반발력을 제공하는 코브라 타입의 코브라 탐침이 사용될 수 있다.

한편, 도 3는 본 발명에 의한 프로브 카드용 코브라 탐침(600)을 설명하기 위해 코브라 탐침(600)의 단부를 도시한다.

도 3를 참조하면, 본 발명에 따른 코브라 탐침(600)의 단부에는 테이핑부(630)가 구비될 수 있다. 상기 테이핑부(630)는 검사대상 반도체 소자의 미리 결정된 접점에 정확하게 접촉되도록 접촉면적을 최소화하기 위함이다. 상기 코브라 탐침(600)의 단면(640) 형상은 원형일 수 있다.

한편, 프로브 카드(1000)의 코브라 탐침(600)은 은(Ag)-팔라듐(Pd) 합금재질로 구성될 수 있다. 상기 코브라 탐침(600)의 재질 중 은(Ag)(Ag, 표면거칠기(Ra)=0.424μm)을 합금 성분으로 사용하면, 코브라 탐침의 표면을 보다 매끄럽게 할 수 있다. 물론, 코브라 탐침에서 요구되는 기본적인 전기전도성 역시 은(Ag)(Ag, 전기저항률=15.87nΩ·m(0°C 조건))이 상당히 우수하다는 특징을 갖는다.

프로브 카드(1000)의 코브라 탐침(600)의 단부 중 테이핑부가 형성되는 부분은 검사대상 반도체 소자의 미리 결정된 접점과 반복적으로 접촉되는 부분이므로, 마모 및 마찰이 지속적으로 발생되는 영역이다.

따라서, 코브라 탐침(600)의 테이핑부의 표면의 거칠기가 큰 경우, 반도체 소자 또는 코브라 탐침(600)의 마모에 의한 부산물에 의하여 검사대상 반도체 소자와 접촉되는 코브라 탐침(600)의 테이핑부가 쉽게 오염될 수 있다.

이 경우, 코브라 탐침(600)의 단부가 오염된 경우, 코브라 탐침(600)의 단부의 오염을 제거하는 오염 제거과정이 수행되어야 한다. 코브라 탐침(600)의 단부의 오염 제거과정은 코브라 탐침(600)의 단부를 연마하거나, 그라인딩 하는 방법으로 수행되므로, 오염을 제거하는 과정에서 코브라 탐침의 수명은 마모에 의하여 더욱 단축될 수 있다.

따라서, 종래의 텅스텐 베이스 합금을 사용하는 것보다 은(Ag) 베이스 합금을 사용하여 종래 일반적으로 사용되던 텅스텐 재질의 코브라 탐침에 비해 표면이 매끄러워 코브라 탐침이 이물질로 오염되는 것을 방지할 수 있으며, 본 발명에 따른 프로브 카드는 프로브 카드에 장착되는 코브라 탐침의 오염을 최소화할 수 있으므로, 검사대상 반도체 소자의 접점과 접촉되는 코브라 탐침의 단부의 오염 제거과정을 최소화하거나 생략하도록 할 수 있다.

본 발명의 은(Ag) 및 팔라듐(Pd)을 합금 성분으로 하는 코브라 탐침은 은(Ag) 함량이 약 15 내지 55 중량 퍼센트일 수 있다. 상기 코브라 탐침(600)의 은(Ag) 함량은 은(Ag)과 함께 코브라 탐침(600)의 주 합금 성분인 팔라듐(Pd)의 성분비 등에 따라 결정될 수 있다.

상기 팔라듐(Pd)은 주기율표 10족에 속하는 원자번호 46의 백금족원소로, 백금석?금?은광석 속에 합금으로 형태로 존재할 수 있다. 염기성은 백금족원소 중에서 가장 강하며, 은(Ag)처럼 질산, 황산에 녹는 성질을 갖게 된다. 따라서, 전기 화학적 에칭이 가능할 수 있다.

본 발명에 따른 프로브 카드의 코브라 탐침은 은(Ag)- 팔라듐(Pd)을 기본적인 합금성분으로 구성한다. 전기 화학적 에칭은 금속 표면을 매끄럽게 하는 가공법으로 금속 물체를 전해반응에서 양극으로 사용하여 금속의 표면을 매끄럽게 하며, 전기 화학적 에칭은 전기도금의 역과정으로 수행된다.

종래의 코브라 탐침의 테이핑부를 형성하기 위하여 기계가공 방법이 사용되는 경우, 가공속도 또는 비용적인 측면에서 상당한 불리함이 있었다. 즉, 기계가공에 의하여 가공되는 코브라 탐침에 비해, 본 발명에 따른 프로브 카드의 은(Ag)-팔라듐(Pd) 재질의 코브라 탐침은 가공성이 우수하므로, 은(Ag)-팔라듐(Pd) 합금 재질로 구성되는 코브라 탐침을 구비하는 프로브 카드는 종래의 기계가공에 의하여 가공되는 코브라 탐침이 장착된 프로브 카드에 비해 생산성 및 가격 경쟁력을 가질 수 있다.

상기 코브라 탐침(600)의 합금 성분으로 팔라듐(Pd)을 사용하면, 코브라 탐침(600)의 복원성 또는 가공성이 향상됨과 동시에 코브라 탐침의 기계적인 성질의 향상 효과를 얻을 수 있다.

상기 코브라 탐침(600)을 구성하는 팔라듐(Pd)의 함량은 코브라 탐침(600)의 은(Ag) 함량과 마찬가지로 15 내지 55 중량 퍼센트일 수 있다.

실험적으로 본 발명에 따른 코브라 탐침(600)을 구성하는 팔라듐(Pd)은 은(Ag)의 2배 전후의 중량 퍼센트를 갖는 경우, 최적의 복원성 및 표면 상태를 갖는 것이 확인되었다.

본 발명에 따른 코브라 탐침은 복원성 및 가공성이 향상되므로, 상기 코브라 탐침은 전술한 절곡부를 형성하는 절곡과정에서 미세한 크랙의 발생을 방지할 수 있으며, 다양한 프로브 카드에 적용할 수 있으며, 프로브 카드의 내구성도 향상시킬 수 있다.

또한, 본 발명에 따른 프로브 카드를 구성하는 코브라 탐침은 로듐(Rh)을 더 포함할 수 있다. 상기 로듐(Rh)은 주기율표 제9족에 속하는 백금족원소의 전이금속으로 원소기호는 Rh, 원자번호 45, 원자량 102.906, 녹는점 1963℃, 끓는점 3727℃, 비중 12.41의 성질을 갖는다. 로듐(Rh)이 미량 추가되는 경우 은(Ag)-팔라듐(Pd) 재질의 코브라 탐침의 강도가 크게 증가함이 확인되었다. 본 발명에 따른 프로브 카드(1000)의 실시예에서 로듐의 성분은 1 중량 퍼센트 이하일 수 있다.

본 발명에 따른 프로브 카드는 은(Ag)에 팔라듐(Pd) 또는 로듐(Rh) 첨가에 의하여 코브라 탐침의 경도가 향상되어 프로브 카드의 내구성이 향상되고, 미세 피치형(fine pitch type)으로 가공할 수 있으므로, 고집적화된 반도체 소자의 검사에 사용되는 프로브 카드를 제공할 수 있으며, 복원성 및 가공성이 향상되므로 응력완화(fatigue) 특성이 기존의 텅스텐 코브라 탐침과 비교하여 더욱 양호하기 때문에 프로브 카드에 조립되었을 때, 주기적인 얼라인먼트(alignment)의 빈도를 최소화할 수 있다.

또한, 로듐(Rh)의 첨가에 의하여 굳기가 증가되므로, 코브라 탐침(600)의 변형을 최소화하고, 코브라 탐침(600)의 내구성을 향상시킬 수 있다.

또한, 은(Ag) 및 팔라듐(Pd)을 베이스로 하는 합금으로 제조된 코브라 탐침은 종래 텅스텐 베이스 합금 재질로 구성된 코브라 탐침에 비해 용접성이 향상된다.

본 발명에 따른 프로브 카드는 프로브 카드를 구성하는 회로기판에 코브라 탐침을 장착하기 위한 용접과정을 위해 종래의 텅스텐 합금 재질의 코브라 탐침에서와 같이, 용접성을 향상시키기 위하여 니켈 등의 코팅층 형성을 위한 코팅과정을 생략할 수 있다.

또한, 본 발명에 따른 코브라 탐침(600)의 합금성분으로 구리(Cu)를 더 포함할 수 있다. 코브라 탐침(600)의 성분으로서, 알루미늄과 구리를 합금성분으로 하여, 강도와 기계가공성이 우수할 수 있다. 구리는 전기 전도성이 좋으므로, 코브라 탐침 자체의 전기 전도성을 향상시킬 수 있다. 본 발명에 따른 프로브 카드(1000)의 코브라 탐침에서 구리의 함량은 15 중량 퍼센트 이하일 수 있다.

또한, 본 발명에 따른 프로브 카드(1000)의 코브라 탐침(600)은 철(Fe), 악티움(Ac) 토륨(Th), 탄소(C) 등의 기타 구성요소를 미량 포함할 수 있다. 상기 철(Fe), 악티움(Ac) 토륨(Th), 탄소(C) 등은 각각 4 내지 7 중량 퍼센트 포함될 수 있다.

결과적으로, 본 발명에 따른 프로브 카드(1000)의 코브라 탐침(600)은 은(Ag)-팔라듐(Pd) 합금을 기본 베이스로 하고, 기타 구리(Cu), 로듐(Rh), 철(Fe), 악티움(Ac) 토륨(Th), 탄소(C) 등의 부가 성분이 포함될 수 있다.

이와 같은 코브라 탐침은 금속 와이어 상태에서 길이에 따라 절단된 뒤, 단부에 테이핑부가 형성된다. 상기 테이핑부를 형성하는 방법은 기계가공 방법 또는 전기 화학적 에칭방법이 사용될 수 있다.

한편, 도 2을 참조하면, 본 실시예에 따른 프로브 카드(1000)는 코브라 타입의 코브라 탐침을 사용하여 프로브 침의 상단과 하단을 각각 별도로 지지하기 위한 지지플레이트 어셈블리(700)가 구비될 수 있다. 상기 지지플레이트 어셈블리(700)는 적어도 2개의 지지플레이트를 포함하여 구성될 수 있다.

상기 지지플레이트 어셈블리(700)는 2개의 상부 지지플레이트(710)와 하부 지지플레이트(730)를 포함할 수 있다.

상기 상부 지지플레이트(710)는 코브라 탐침(600)의 상단부를 지지하며, 하부 지지플레이트(730)은 코브라 탐침(600)의 하단이 그 하면으로 노출되도록 코브라 탐침(600)의 하단부를 지지한다.

한편, 상기 상부 지지플레이트(710)와 하부 지지플레이트(730)는 이격된 상태로 장착될 수 있으며, 상기 상부 지지플레이트(710)와 하부 지지플레이트(730)는 그 사이에 코브라 타입의 코브라 탐침이 탄성 변형 공간을 제공할 수 있도록, 이격된 상태로 적층되어 조립된 상태에서 내부에 중공부(750, 도 4 참조)를 구비할 수 있다. 상기 상부 지지플레이트(710)와 하부 지지플레이트(730)와 서로 이격되어 조립되도록 그 사이에 프레임(790, 도 4 참조)을 구비할 수 있다.

따라서, 상기 상부 지지플레이트(710)와 하부 지지플레이트(730)는 상기 코브라 탐침(600)의 상단부와 하단부가 각각 상부와 하부로 노출되기 위한 관통홀(705, 735, 도 4 참조)이 구비될 수 있다. 상기 상부 지지플레이트(710)와 하부 지지플레이트(730)는 절연재질로 제작될 수 있으며, 예를 들어 세라믹 재질로 제작될 수 있다. 이하, 인터페이스 보드(100)의 회로부(110)의 접점과 코브라 탐침(600)을 연결하는 연결니들(200)에 대해서 도면을 참조하여 상세히 살펴보도록 한다.

도 4는 도 1의 Ⅴ-Ⅴ선에 따른 단면도이다.

도 4를 참조하면, 일단이 인터페이스 보드(100)의 회로부의 접점과 연결된 연결니들(200)은 복층으로 적층되어 상기 인터페이스 보드(100)의 개방구(120) 방향으로 절곡될 수 있다. 즉, 본 실시예에 따른 프로브 카드(1000)에서 인터페이스 보드(100)와 코브라 탐침(600)을 연결시키는 연결부재로서 연결니들(200)을 채용하게 되며, 나아가 상기 연결니들(200)은 복층으로 적층되어 상기 인터페이스 보드(100)의 개방구(120) 방향으로 절곡된다.

최근 반도체 소자를 살펴보면 종래 반도체 소자와 달리 고밀도 집적화에 따라 입력부와 출력부의 단자가 현격히 늘어나고 있으며, 다양한 이유, 특히 고객의 요구로 인해 입력부와 출력부의 배치형상도 단순히 소자의 양측부에 배치되는 형태에서 벗어나서 다양한 배치형태를 가지게 된다. 따라서, 상기와 같은 반도체 소자의 개발에 대응한 프로브 카드의 개발이 필요하게 되었다. 그런데, 종래 버티컬 타입의 프로브 카드를 살펴보면 인터페이스 보드와 코브라 탐침을 연결하기 위하여 연결 와이어를 사용하였는데, 상기 연결 와이어는 상대적으로 높은 유연성을 구비하여 이웃한 연결 와이어와의 접촉을 방지하기 위하여 인터페이스 보드의 단자부에 있어서 비교적 넓은 공간을 필요로 하였다. 또한, 종래 버티컬 타입의 프로브 카드를 살펴보면, 연결 와이어가 인터포저로 연결되는 경우에 단층으로 연결되는 구성을 채용하였다. 이는 하나의 프로브 카드에 구비할 수 있는 코브라 탐침의 숫자를 제약할 뿐만 아니라, 다양한 형태를 가지는 반도체 소자에 대응한 설계를 제약하는 요인으로 작용한다. 따라서, 본 발명에서는 상기와 같은 종래 버티컬 타이의 프로브 카드가 가지는 문제점을 해결하기 위한 구성을 제시한다.

전술한 바와 같이 본 발명에서는 인터페이스 보드(100)의 접점과 코브라 탐침(600)을 연결시키는 매개체로서 연결니들(200)을 구비한다. 상기 연결니들(200)은 백금(Pt) 합금 또는 팔라듐(Pd) 합금 재질로 이루어질 수 있다. 따라서, 연결니들(200)은 전술한 바와 같이 종래의 연결 와이어에 비해 상대적으로 강성을 가지고 유연성이 줄어들게 된다. 이 경우, 상기 연결니들(200)을 상대적으로 좁은 공간에 배치하는 경우에도 늘어짐 또는 흔들림에 의한 연결니들 간의 접촉을 방지할 수 있다.

구체적으로, 복수의 연결니들(200)은 일단이 인터페이스 보드(100)의 접점에 연결되고, 타단이 인터페이스 보드(100)의 개방구(120)를 향해 연장되어 상기 개방구(120)의 상부에서 하부의 개방구(120)를 향해 절곡된다. 이 경우, 상기 연결니들(200)은 복층으로 적층되어 구성될 수 있다. 즉, 인터페이스 보드(100)의 접점에서 상기 개방구(120)를 향해 연장되는 경우에 복층으로, 예를 들어 수직한 방향으로 둘 이상의 층을 이루어 배치될 수 있다. 이와 같이 연결니들(200)을 복층으로 적층하게 되면 종래 프로브 카드에 비해 동일 면적에서 두 배 이상의 연결니들을 구비할 수 있게 되므로, 이에 따라 코브라 탐침의 숫자도 두 배 이상으로 늘릴 수 있다. 또한, 연결니들(200)를 복층으로 3차원적으로 배치하여 다양한 반도체 소자의 형상에 대응한 설계 유연성을 가지는 것이 가능해진다.

한편, 연결니들(200)은 소정의 강성을 가지게 되므로 상대적으로 매우 좁은 공간에서도 서로 간의 접촉을 방지할 수 있다. 하지만, 연결니들(200)의 접촉은 반도체 소자를 검사하는 경우에 검사오류를 발생시킬 수 있으므로 미연에 방지하는 것이 필요하다. 이를 위하여, 상기 복수 개의 연결니들(200)이 상호간에 이격되도록 함과 동시에 상기 인터포저(400) 또는 상기 인터페이스 보드(100)에서 수평하게 이격되도록 고정하는 고정부(500)를 더 구비할 수 있다.

상기 고정부(500)는 도면에 도시된 바와 같이 인터포저(400)의 상부에 구비될 수 있으며, 절연재질, 예를 들어 에폭시 재질로 제작될 수 있다. 상기 고정부(500)는 복수의 연결니들(200)이 복층으로 적층되도록 수직한 방향으로 구비되며 상기 복수 개의 연결니들(200)이 관통하도록 구비된다. 즉, 고정부(500)는 연결니들(200)이 복층으로 관통하도록 하여 상기 연결니들(200)을 지지할 뿐만 아니라, 연결니들(200) 상호간 및 상기 인터포저(400) 또는 인터페이스 보드(100)와 이격되도록 지지한다.

도 5(a) 내지 도 5(e)는 인터포저(400) 상부에 고정부(500)를 성형하기 위한 순서를 도시한 개략도이다. 이하에서는 고정부(500)에 2층의 연결니들을 배치하며, 인터포저(400)의 상부에 연결니들(200)이 양측에서 연결되는 구성을 예로 들어 설명한다.

도 5(a)를 참조하면, 먼저 인터포저(400)의 상부에 에폭시를 소정두께로 도포하여 제1층(510)을 형성한다. 이 경우, 인터포저(400)에는 연결니들(200)이 관통하는 홀(420)이 이미 복수 개 구비될 수 있으며, 상기 제1층(510)은 상기 홀(420)에 인접하여 도포된다.

이어서, 도 5(b)에 도시된 바와 같이, 상기 제1층(510)의 상부에 연결니들(200A)을 배치한다. 상기 연결니들(200A)은 고정부(500)에 의해 지지되는 복수의 연결니들 중에 하부층, 즉 고정부(500)에서 인터포저(400)에 인접하여 구비되는 연결니들에 해당한다. 상기 연결니들(200A)의 일단은 인터페이스 보드(100)의 회로부(110)이 접점에 연결되며, 타단은 상기 인터포저(400)의 홀(420A)을 관통하도록 배치된다.

한편, 인터포저(400)의 홀(420)은 연결니들이 배치되는 층수에 대응하여 복수의 열로 구비될 수 있다. 즉, 연결니들(200)을 2층으로 배치하는 경우에 홀(420)은 2열로 배치될 수 있다. 따라서, 하부층의 연결니들(200A)은 제1열의 홀(420A)에 타단이 관통하도록 배치되며, 후술하는 상부층의 연결니들(200B)은 제2열의 홀(420B)에 타단이 관통하도록 배치된다.

상기 연결니들(200A)을 배치한 다음, 도 5(c)에 도시된 바와 같이 제1층(510) 및 연결니들(200A)의 상부에 에폭시로 된 제2층(520)을 도포한다. 제1층(510)과 제2층(520)에 의해 연결니들(200A)을 둘러싸서 고정 및 지지하는 것이 가능해진다. 한편, 제1층(510)과 제2층(520)은 모두 에폭시로 도포되지만, 도 5에서는 설명의 편의를 위하여 각 층간의 경계를 도시하였음을 밝혀둔다.

이어서, 도 5(d)에 도시된 바와 같이 상기 제2층(520)의 상부에 연결니들(200B)을 배치한다. 상기 연결니들(200B)은 고정부(500)에 의해 지지되는 복수의 연결니들 중에 상부층, 즉 전술한 하부층의 연결니들(200A)에 비해 고정부(500)에서 인터포저(400)에서 소정거리 이격되어 구비되는 연결니들에 해당한다. 상기 상부층의 연결니들(200B)은 마찬가지로 일단이 인터페이스 보드(100)의 회로부(110)이 접점에 연결되며, 타단은 상기 인터포저(400)의 홀(420B)을 관통하도록 배치된다. 전술한 바와 같이, 하부층의 연결니들(200A)은 제1열의 홀(420A)에 타단이 관통하도로 배치되며, 상부층의 연결니들(200B)은 제2열의 홀(420B)에 타단이 관통하도록 배치된다.

상부층의 연결니들(200B)을 배치한 다음, 도 5(e)에 도시된 바와 같이 상기 제2층(520)과 연결니들(200B)의 상부에 제3층(530)을 도포한다. 따라서, 제2층(520)과 제3층(530)에 의해 상부층의 연결니들(200B)을 고정 및 지지하는 것이 가능해진다.

한편, 도 5에서는 고정부(500)에 2층의 연결니들을 배치하는 과정을 설명하였지만, 본 발명은 이에 한정되지 않으며 연결니들을 3층 이상으로 배치하는 예도 물론 포함하며, 전술한 도 5의 과정을 반복하여 달성될 수 있다.

한편, 도 4를 다시 참조하면, 본 실시예에서 연결니들(200)은 서로 간의 전기적 접촉을 방지하기 위하여 소정 길이의 피복부(210)를 더 구비할 수 있다. 상기 피복부(210)는 절연재질로 구성되어 그 내부를 따라 연결니들의 니들부(220)가 삽입 관통된다. 전술한 바와 같이, 연결니들(200)은 인터포저(400)를 관통하여 연결니들(200)의 단부가 범프전극(410)을 형성하게 된다. 따라서, 인터포저(400)로 삽입되기 전 구간에서 연결니들(200)의 피복부(210)가 제거되는 것이 바람직하다. 즉, 상기 피복부(210)는 인터페이스 보드(100)의 회로부와 고정부(500) 사이의 연결니들(200)에 구비되고, 상기 고정부(500)에 피복부(210)가 제거된 상태로 삽입된다.

연결니들(200)은 고정부(500)를 지나 상기 인터페이스 보드(100)의 개방구(120) 상부에서 절곡된 후 상기 인터페이스 보드(100)의 개방구(120)에 구비되는 인터포저(400)를 관통하여, 상기 연결니들(600)의 타단이 상기 인터포저(400)의 하면으로 노출되어 범프전극(410)을 형성하게 된다. 상기 인터페이스 보드(100)의 개방구(120) 상부에서 절곡된 연결니들(200)은 인터포저(400)의 관통홀(420)을 관통하게 되며, 상기 관통홀(420)의 하부, 즉 인터포저(400)의 하면에서 범프전극(410)을 형성하게 된다.

한편, 상기 프로브 카드와 검사대상 반도체 자재가 접근 및 가압되어 검사가 진행되는 경우, 상기 코브라 탐침의 하단(600le)은 검사대상 반도체 자재의 입력 또는 출력단자에 접촉되고, 상기 상부 지지플레이트(710)의 관통홀(705) 상부로 노출된 코브라 탐침의 상단(600he)은 상기 인터포저(400) 하면에 구비되는 범프전극(410)에 접촉될 수 있다.

이러한 프로브 카드의 코브라 탐침과 범프전극은 반복적인 접촉 시 마모되거나, 이물질에 의하여 오염될 수 있다. 접촉 부위가 마모 또는 오염되는 경우, 프로빙 검사를 위한 전기적 성능을 확보하지 못할 수 있다. 이는 프로브 카드의 내구성과 밀접한 관련이 있는 것이다.

본 발명에 따른 프로브 카드의 연결니들은 백금 합금 또는 팔라듐 합금을 주된 성분으로 할 수 있으며, 코브라 탐침은 전술한 바와 같이 은(Ag)-팔라듐(Pd) 합금을 주된 성분으로 할 수 있다.

그리고, 상기 연결니들을 백금 합금으로 구성하는 경우, 35 중량 퍼센트 내지 45 중량 퍼센트의 백금(Pt, platinum), 15 중량 퍼센트 내지 25 중량 퍼센트의 루테튬(Lu, lutetium), 15 중량 퍼센트 내지 25 중량 퍼센트의 금(Au, aurum)을 주된 합금 성분으로 포함할 수 있으며, 탄소(C), 텅스텐(W) 등을 더 포함하여 합금으로 구성되는 경우, 내구성과 오염 방지 성능(또는 접촉저항 등)의 기계적 성능이 가장 좋은 것으로 확인되었다. 상기 탄소(C), 텅스텐(W) 등은 10 중량 퍼센트 이하로 포함될 수 있다.

그러나, 상기 연결니들과 상기 코브라 탐침은 동일한 재질로 구성될 수도 있다. 즉, 상기 연결니들을 은(Ag)-팔라듐(Pd) 합금을 주된 성분으로 하고 전술한 다양한 부속 성분을 추가하는 합금 형태로 구성할 수 있고, 상기 코브라 탐침을 백금 합금 또는 팔라듐 합금으로 구성할 수도 있다. 물론, 상기 연결니들과 상기 코브라 탐침을 서로 다른 재질로 구성하되, 상기 코브라 탐침을 백금 합금 또는 팔라듐 합금으로 구성하고, 상기 연결니들을 은(Ag)-팔라듐(Pd) 합금으로 구성될 수도 있다.

따라서, 프로브 검사 횟수가 증가됨에 따라 급격히 마모 또는 이물질 등의 부착 등에 의하여 급격하게 접촉성이 악화(예를 들면, 접촉저항의 증가 등)될 수 있다.

본 발명에 따른 코브라 탐침 및 프로브 카드는 이러한 문제점을 해결하기 위하여 코브라 탐침 및 범프전극 간의 접촉부위를 금속 도금의 방법으로 보강한다. 구체적인 방법은 후술한다.

도 6는 본 발명에 따른 코브라 탐침의 성형과정을 도시한다.

구체적으로 도 6(a)는 미리 결정된 길이로 절단된 상태의 코브라 탐침 와이어(600W)를 도시하며, 도 6(b)는 코브라 탐침의 상단(600he)과 하단(600le)을 제외한 탄성부(600f)가 성형된 상태를 도시하며, 도 6(c)는 성형된 상태의 코브라 탐침의 상단(600he)을 확대하여 도시하며, 도 6(d)는 도 6(c)에 도시된 코브라 탐침의 상단(600he)을 라운딩 처리(600her)한 상태를 도시한다.

도 6(a)에 도시된 바와 같이, 코브라 탐침 와이어(600W)는 가공되기 권선된 와이어 형태일 수 있으며, 미리 결정된 간격으로 절단되어 코브라 탐침의 재료로 사용될 수 있다. 성형 전의 코브라 탐침 와이어(600W)는 단면 형상이 일정한 형태의 와이어일 수 있다.

도 6(b)에 도시된 바와 같이, 코브라 탐침의 상단(600he)은 전술한 범프전극 등에 접촉되는 부위이며, 코브라 탐침의 하단은 전술한 검사대상 반도체 자재의 단자 등에 접촉되는 부위이다.

도 6(b)에 도시된 코브라 탐침의 상단(600he)과 하단(600le)을 연결하는 부분은 탄성부(600f)이다. 각각의 반도체 자재의 검사를 위하여 코브라 탐침의 하단을 반도체 자재의 하단(600le)에 접촉 및 가압시킬 때, 탄성 변형되며 일정한 탄성 반발력을 제공하며, 인터포저의 범프전극 및 반도체 자재의 단자와 안정적인 접촉을 가능하게 한다.

상기 탄성부(600f)는 프레스 등에 의하여 가압되어 성형될 수 있으며, 그 단면은 탄성 변형이 용이하도록 판재 형태로 성형될 수 있다.

코브라 탐침은 원재료가 권선된 와이어 형태로 구성되므로, 각각의 코브라 탐침을 제조하기 위하여 권선된 와이어를 미리 결정된 길이만큼 절삭하는 과정이 필요하며, 도 6(C)에 도시된 바와 같이, 절삭과정에서 코브라 탐침의 상단(또는 상단면(hes))은 표면 또는 테두리에 버(burr, b) 등이 잔류하여 거친 형태를 갖을 수 있다. 코브라 탐침의 상단 등은 반복적으로 범프전극 등에 접촉되는 부분이므로, 거친 표면 또는 표면에 잔류하는 버 등에 의하여 접촉 대상이 손상되거나, 이물질이 흡착될 수 있다.

따라서, 본 발명에 따른 프로브 카드는 도 6(d)에 도시된 바와 같이, 상기 코브라 탐침의 상단의 절삭 상태에서 표면을 다듬어 라운딩부(600her)를 형성하기 위한 라운딩 처리가 수행될 수 있다.

도 7은 본 발명에 따른 코브라 탐침의 상단면(hes)을 촬상한 이미지이다. 구체적으로, 도 7(a)는 코브라 탐침의 상단을 라운딩 처리하기 전의 상단면(hes)의 촬상 이미지이며, 도 7(b)는 코브라 탐침의 상단을 라운딩 처리하고 더 나아가 라운딩 처리된 코브라 탐침의 상단을 로듐으로 도금한 상태의 상단면의 촬상 이미지이다.

도 6(c)에 도시된 바와 같이, 별도 가공이 생략된 코브라 탐침의 상단면(hes)은 각종 버 또는 스크레치 등에 의하여 거친 표면상태를 갖을 수 있다. 그러나, 이러한 거친 표면은 범프전극과 반복적인 접촉에 의한 반도체 자재의 검사가 진행되는 과정에서 이물질 등이 표면을 오염시켜 접촉저항이 증가될 수 있으며, 팔라듐, 은, 구리 등으로 구성된 코브라 탐침의 강도가 약해 쉽게 마모되거나 형태가 변형될 수 있다.

따라서, 본 발명에 따른 코브라 탐침은 코브라 탐침의 상단을 라운딩 처리하고, 로듐 도금 도금층(610)을 제공하여, 코브라 탐침의 상단면(hes)의 표면 거칠기를 줄이고 코브라 탐침의 상단의 마모 또는 변형을 최소화할 수 있으므로, 코브라 탐침 및 이를 구비하는 프로브 카드의 내구성을 함께 증가시킬 수 있다.

도 8 및 도 9은 본 발명에 따른 프로브 카드의 코브라 탐침과 범프전극의 접촉부위의 확대 단면도를 도시한다.

구체적으로, 도 8(a)는 프로브 카드의 코브라 탐침 상단이 로듐(Rh)으로 도금된 실시예를 도시하며, 도 8(b)는 프로브 카드의 코브라 탐침 상단이 니켈(Ni) 및 로듐(Rh)으로 도금된 실시예를 도시하며, 도 9은 프로브 카드의 코브라 탐침 상단 및 범프전극이 니켈(Ni) 및 로듐(Rh)으로 도금된 실시예를 도시한다.

본 발명에 따른 코브라 탐침 및 이에 따른 프로브 카드는 코브라 탐침과 인터포저의 범프전극의 반복적인 접촉과정에 따른 접촉성 저하를 방지하고자, 상기 코브라 탐침의 상단을 로듐(Rh)으로 도금한다.

본 발명에 따른 프로브 카드에 장착되는 코브라 탐침은 팔라듐(Pd) 베이스 합금일 수 있으며, 상기 코브라 탐침의 합금 성분 중 팔라듐은 20 내지 50 중량 퍼센트일 수 있다.

도 8 및 도 9에 도시된 실시예에서, 코브라 탐침의 팔라듐 성분은 34 내지 36 중량 퍼센트 범위의 코브라 탐침을 사용하였으며, 상기 코브라 탐침의 합금 성분은 구리 또는 은을 더 포함할 수 있다. 팔라듐(Pd), 은(Ag), 구리(Cu) 등은 가공성 및 전기 전도성이 좋으나 기계적 강도가 약하여 내구성을 보장하기 충분하지 않으므로, 본 발명에 따른 프로브 카드는 코브라 탐침의 상단에 로듐(Rh)으로 코브라 탐침의 접촉부위를 보강할 수 있다.

로듐(Rh)은 주기율표 제9족에 속하는 백금족원소의 전이금속으로 원소기호는 Rh, 원자번호 45, 원자량 102.906, 녹는점 1963℃, 끓는점 3727℃, 비중 12.41의 성질을 갖는다. 로듐은 강도가 뛰어나지만 가격이 고가이므로, 본 발명에 따른 코브라 탐침 및 프로브 카드는 접촉 부품을 구성하는 합금의 재료로 로듐을 사용하지 않고, 코브라 탐침과 범프전극의 접촉부위에만 제한적으로 로듐 도금층(610)을 제공하여 로듐 사용양을 최소화함과 동시에 로듐에 의한 강도 보강 효과를 극대화할 수 있다. 그리고, 상기 로듐(Rh)은 기계적 강성 이외에도 전기 전도성이 우수하므로, 코브라 탐침의 접촉 부위를 코팅하기 위하여 적합한 재료적 특성을 확보할 수 있다.

로듐(Rh)으로 도금된 코브라 탐침의 상단 부위는 그 강도가 크게 증가할 수 있으므로, 반복적인 접촉에 의한 마모 또는 변형 현상을 최소화할 수 있다. 또한 코브라 탐침의 경도가 향상되므로 프로브 카드의 내구성이 향상되어 반도체 자재의 검사비용을 최소화할 수 있다.

상기 코브라 탐침의 로듐(Rh) 도금층(610)의 두께는 0.5 내지 2.5 마이크로 미터 범위일 수 있으며, 바람직하게는 도 8 또는 도 9에 도시된 실시예에서와 같이, 상기 로듐(Rh) 도금층(610)의 두께는 1.4 내지 1.6 마이크로 미터인 예이다.

그리고, 상기 코브라 탐침의 상단(600he)을 로듐(Rh)으로 도금하기 전에 로듐(Rh) 도금품질의 향상을 위하여 코브라 탐침의 상단을 먼저 니켈(Ni) 도금할 수 있다.

코브라 탐침의 상단을 니켈(Ni) 도금하여 니켈(Ni) 도금층(620)을 형성한 뒤, 니켈(Ni) 도금층 상부에 다시 로듐(Rh) 도금에 의한 로듐(Rh) 도금층(610)을 형성할 수 있다.

니켈(Ni) 도금층(620)을 형성하면, 표면 거칠기를 줄일 수 있으므로, 로듐(Rh) 도금 품질이 향상될 수 있다.

상기 코브라 탐침의 니켈(Ni) 도금층(620)의 두께는 0.5 내지 2.5 마이크로 미터 범위일 수 있으며, 바람직하게는 도 8 또는 도 9에 도시된 실시예에서와 같이, 상기 니켈(Ni) 도금층(620)의 두께는 1.4 내지 1.6 마이크로 미터로 로듐(Rh) 도금층의 두께와 대응되는 두께를 갖을 수 있다.

도 9에 도시된 실시예는 도 8에 도시된 실시예와 달리, 상기 연결니들의 하단에 형성된 범프전극에도 마찬가지의 도금층이 형성된 예를 도시한다.

도 9에 도시된 실시예는 범프전극에 니켈(Ni) 도금층(440)과 로듐(Rh) 도금층(430)이 모두 구비되는 경우를 도시하였으나, 도 8(a)에 도시된 바와 같이 니켈(Ni) 도금을 생략한 상태로 로듐(Rh) 도금만 수행될 수도 있다.

상기 범프전극(410) 역시 코브라 탐침의 상단과 반복적으로 접촉됨에 따른 접촉성 저하의 문제가 발생될 수 있으므로, 로듐(Rh) 도금을 통해 범프전극의 강도를 보강하여 접촉성 저하를 방지할 수 있다.

아래의 표 1은 본 발명에 따른 프로브 카드의 반도체 자재의 검사과정에서의 각각의 스트로크의 오버 드라이브(Overdrive, O/D) 깊이에 따른 상기 코브라 탐침과 상기 범프전극 사이의 전기적 연결의 오픈(Open) 비율을 나타낸다.

여기서, 오버 드라이브(Overdrive, O/D) 깊이는 프로브 카드와 검사대상 반도체 자재를 접근시켜 코브라 탐침과 검사대상 반도체 자재의 단자가 처음 접촉된 상태를 0㎛(O/D)로 으로 하는 경우, 스크로크의 깊이 폭을 의미한다.

실험 조건은 코브라 탐침의 상단을 미도금(A), 로듐(Rh) 도금(붓도금, B), 로듐(Rh) 도금(전조 도금, C)한 상태에서 각각의 오버 드라이브(Overdrive, O/D) 깊이를 100㎛, 200㎛, 300㎛로 증가시켜 가며, 검사대상 반도체 소자를 테스트하여 코브라 탐침과 범프전극의 접촉성을 테스트하였다.

오픈(Open) 비율이 높으면, 코브라 탐침과 범프전극 간의 접촉성(전기적 연결)이 낮음을 의미한다. 표 1에 도시된 바와 같이, 프로브 카드를 구성하는 코브라 탐침의 상단에 로듐(Rh) 도금을 한 B 및 C의 경우가 로듐(Rh) 도금을 수행하지 않은 코브라 탐침을 사용한 A의 경우보다 접촉성이 더 높음을 쉽게 확인할 수 있다.

즉, 반복적인 실험을 통해 동일한 오버 드라이브(Overdrive, O/D) 깊이에서의 접촉성은 도금 상태가 전반적으로 높다는 것을 확인할 수 있다.

그리고, 코브라 탐침의 상단에 로듐(Rh) 도금층을 형성하는 방법 중 코브라 탐침의 단부를 도금을 위한 전조에 침지시킨 상태로 도금을 수행하는 전조 도금의 경우가, 코브라 탐침의 단부에 직접 붓 등을 이용하여 도금하는 붓도금에 비하여 접촉성이 더 우수함을 확인할 수 있다.

코브라 탐침의 경우 그 크기가 미세하여, 개별 도금의 효율이 떨어질 수 있으나, 도금용 지그 등에 함께 복수 개의 코브라 탐침을 장착한 상태로 도금을 진행하는 경우, 대량 도금이 가능하므로, 다수의 미세한 크기의 코브라 탐침의 도금을 효과적으로 수행할 수 있다.

전조 도금의 경우, 복수 개의 코브라 탐침을 도금용 지그에 함께 장착한 상태로 도금용 전조에 침지시켜 도금을 수행할 수 있으므로, 로듐 도금층의 품질을 균일하게 할 수 있으며, 도금 수율이 크게 향상될 수 있다.

	미도금(A)	로듐(Rh) 붓도금(B)	로듐(Rh) 전조도금(C)
오픈(Open) 비율	약 40 % (100㎛ O/D) 약 10 % (200㎛ O/D) 약 5 % (300㎛ O/D)	약 25 % (100㎛ O/D) 약 7 % (200㎛ O/D) 약 2 % (300㎛ O/D)	약 10 % (100㎛ O/D) 약 2 % (200㎛ O/D) 약 0.1 % (300㎛ O/D)

상기 표 1에 도시된 바에 따르면, 동일한 오버 드라이브(Overdrive, O/D) 깊이에 따른 오픈(Open) 비율이 미도금(A)의 경우, 로듐(Rh) 붓도금(B)의 경우, 로듐(Rh) 전조 도금(C)의 경우 각각 오픈(Open) 비율이 의미있는 비율로 감소되어, 코브라 탐침과 범프전극의 전기적 접촉성이 향상됨을 의미한다.

그리고, 미도금(A)의 경우와 로듐(Rh) 붓도금(B)의 경우 역시 효과적인 접촉성의 개선을 확인할 수 있으며, 더 나아가 미도금(A)의 경우와 로듐(Rh) 전조 도금(C)의 경우는 그 차이가 더욱 크다는 것을 확인할 수 있다.

그리고, 오버 드라이브(Overdrive, O/D) 깊이가 300㎛인 경우, 로듐(Rh) 전조 도금(C)의 경우 오픈(Open) 비율이 약 0.1 % 정도로 낮아 검사시 에러율이 아주 낮거나 무시 가능함을 확인할 수 있다.

결론적으로 도 1에 도시된 바와 같이, 본 발명에 따른 프로브 카드는 코브라 탐침 상단에 로듐 도금층을 구비하여, 쉽게 마모되거나 형태가 변형되지 않으므로, 코브라 탐침의 내구성을 향상시켜 프로브 카드의 수명을 증가시킬 수 있으며, 코브라 탐침 상단에 로듐 도금층을 구비하여, 이물질이 코브라 탐침과 범프전극 사이에 개재되는 것을 방지할 수 있으므로, 내구성 등이 향상되고, 표면 거칠기 등이 낮아져, 결과적으로 반도체 검사과정에서의 전기적 접촉성이 향상될 수 있다.

또한, 본 발명에 따른 프로브 카드는 코브라 탐침의 상단을 라운딩 처리하여, 범프전극과의 접촉 부위의 표면 거칠기를 감소시켰으며, 검사를 위한 오버 드라이브에 따른 전기적 연결이 용이하도록 할 수 있으며, 코브라 탐침의 상단을 니켈로 도금하여 니켈 도금층을 형성한 뒤 로듐으로 도금하여 로륨 도금층의 도금 품질을 향상시킬 수 있다.

본 명세서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 당업자는 이하에서 서술하는 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경 실시할 수 있을 것이다. 그러므로 변형된 실시가 기본적으로 본 발명의 특허청구범위의 구성요소를 포함한다면 모두 본 발명의 기술적 범주에 포함된다고 보아야 한다.

100..인터페이스 보드 200..연결니들
300..커버 400..인터포저
500..고정부 600..코브라 탐침
700..지지플레이트 어셈블리

Claims (14)

1. 개방구 및 회로부가 구비되는 인터페이스 보드;
   상기 인터페이스 보드의 회로부의 접점과 그 일단이 연결되고, 그 타단은 상기 인터페이스 보드의 개방구 방향으로 절곡되어, 복층으로 적층되는 복수 개의 연결니들;
   상기 인터페이스 보드의 개방구에 장착되고, 절곡된 상기 연결니들이 관통하며, 상기 연결니들의 타단이 하면으로 노출되어 범프전극이 형성되는 인터포저;
   상기 인터포저 하면에 구비된 범프전극에 상단이 접속되며 하단은 하방으로 연장되는 복수 개의 코브라 탐침; 및,
   상기 코브라 탐침의 상단이 상부로 노출되고 하단이 하부로 노출되도록 상기 코브라 탐침이 관통되는 지지플레이트 어셈블리;를 포함하며,
   상기 복수 개의 연결니들이 상호간에 이격되도록 함과 동시에 상기 인터포저 또는 상기 인터페이스 보드에서 수평하게 이격되도록 고정하는 고정부를 구비하는 것을 특징으로 하는 프로브 카드.
2. 삭제
3. 제1항에 있어서,
   상기 고정부에 상기 복수 개의 연결니들이 수직한 방향으로 복층으로 적층되는 것을 특징으로 하는 프로프 카드.
4. 제1항에 있어서,
   상기 고정부는 에폭시로 이루어지는 것을 특징으로 하는 프로브 카드.
5. 제1항에 있어서,
   상기 연결니들은 소정 길이의 피복부를 구비하는 것을 특징으로 하는 프로브 카드.
6. 제5항에 있어서,
   상기 피복부는 상기 인터페이스 보드의 회로부와 상기 고정부 사이의 상기 연결니들에 구비되는 것을 특징으로 하는 프로브 카드.
7. 제1항에 있어서,
   상기 연결니들은 상기 인터페이스 보드의 개방구 상부에서 절곡된 후 상기 인터페이스 보드의 개방구에 구비되는 상기 인터포저를 관통하여, 상기 연결니들의 타단이 상기 인터포저의 하면으로 노출되는 것을 특징으로 하는 프로브 카드.
8. 제1항에 있어서,
   상기 연결니들은 백금(Pt) 합금 또는 팔라듐(Pd) 합금 재질인 것을 특징으로 하는 프로브 카드.
9. 제1항에 있어서,
   상기 인터포저 및 상기 지지플레이트 어셈블리는 세라믹 재질로 구성되는 것을 특징으로 하는 프로브 카드.
10. 제1항에 있어서,
    상기 지지플레이트 어셈블리는 적어도 2개의 지지플레이트를 포함하는 것을 특징으로 하는 프로브 카드.
11. 제10항에 있어서,
    상기 지지플레이트 어셈블리는 상부 지지플레이트와 하부 지지플레이트를 포함하며, 상기 상부 지지플레이트와 하부 지지플레이트는 이격된 상태로 장착되는 것을 특징으로 하는 프로브 카드.
12. 제11항에 있어서,
    상기 코브라 탐침의 상단은 상기 상부 지지플레이트를 관통하여 상기 상부 지지플레이트의 상부로 노출되어 상기 범프전극에 접속되며, 그 하단은 상기 하부 지지플레이트를 관통하여 상기 하부 지지플레이트의 하부로 노출되는 것을 특징으로 하는 프로브 카드.
13. 제8항에 있어서,
    상기 연결니들은 35 중량 퍼센트 내지 45 중량 퍼센트의 백금(Pt), 15 중량 퍼센트 내지 25 중량 퍼센트의 루테튬(Lu), 15 중량 퍼센트 내지 25 중량 퍼센트의 금(Au)을 포함하는 것을 특징으로 하는 프로브 카드.
14. 제13항에 있어서,
    상기 연결니들은 10 중량 퍼센트 이하의 탄소(C) 및 텅스텐(W)을 더 포함하는 것을 특징으로 하는 프로브 카드.

Images