KR101410101B1 - System and apparatus for testing hige-speed memory component using dimm and test socket - Google Patents

System and apparatus for testing hige-speed memory component using dimm and test socket Download PDF

Info

Publication number
KR101410101B1
KR101410101B1 KR1020130032708A KR20130032708A KR101410101B1 KR 101410101 B1 KR101410101 B1 KR 101410101B1 KR 1020130032708 A KR1020130032708 A KR 1020130032708A KR 20130032708 A KR20130032708 A KR 20130032708A KR 101410101 B1 KR101410101 B1 KR 101410101B1
Authority
KR
South Korea
Prior art keywords
socket
speed memory
memory component
test
pin
Prior art date
Application number
KR1020130032708A
Other languages
Korean (ko)
Inventor
백상현
이호성
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020130032708A priority Critical patent/KR101410101B1/en
Application granted granted Critical
Publication of KR101410101B1 publication Critical patent/KR101410101B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

Provided are a dual inline memory module and, a system and a device for testing a high speed memory component using a test socket. The system and the device for testing a high speed memory component using a test socket can carry out a test on a high speed memory component in an actual memory operation environment. The device for testing a high speed memory component comprises a central control unit, a DIMM socket, a main board, and a daughter board. Also, the system and the device for testing a high speed memory component can carry out a test on a high memory component in a dual inline memory module environment by removing a power pin or a ground pin.

Description

이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치{SYSTEM AND APPARATUS FOR TESTING HIGE-SPEED MEMORY COMPONENT USING DIMM AND TEST SOCKET}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a high-speed memory component test system and an apparatus using a dual in-line memory module and a test socket.

본 발명은 이중 인라인 메모리 모듈 및 테스트 소켓을 이용한 고속 메모리 콤포넌트 테스트 시스템 및 장치에 관한 것으로, 보다 구체적으로는 테스트 소켓에 포함된 핀 제거를 통해 이중 인라인 메모리 모듈 환경에서 고속 메모리 콤포넌트에 대한 테스트를 수행할 수 있는 시스템 및 장치에 관한 것이다.The present invention relates to a high-speed memory component test system and apparatus using a dual in-line memory module and a test socket, and more particularly, to testing a high-speed memory component in a dual in-line memory module environment through pin removal included in a test socket And more particularly,

고속 메모리 콤포넌트를 테스트할 수 있는 다양한 방법이 제공되고 있다. 이러한 테스트를 통하여 불량인 고속 메모리 콤포넌트를 판단할 수 있다.Various methods are available for testing high-speed memory components. Through these tests, a defective high-speed memory component can be determined.

하지만, DIMM socket을 이용하는 기존의 테스트 시스템은 중앙 제어 유닛, DIMM socket, 메인보드 및 도터보드를 포함하는 실제 메모리 동작 환경과는 달리 테스트만을 위한 환경이 구성된 상태로 제작되어 테스트의 정확도가 높지 않았다. 또한, 기존의 테스트 시스템에서는 파워 핀 또는 그라운드 핀 제거 기능이 구현되지 않았다.However, existing test systems using DIMM sockets are not designed for testing because they are configured for test-only environments, unlike real memory operating environments, which include central control units, DIMM sockets, main boards and daughter boards. In addition, power pin or ground pin removal is not implemented in existing test systems.

이로 인해, 실질적으로 정상적인 고속 메모리 콤포넌트를 불량으로 판단하는 오버킬과 실질적으로 불량인 고속 메모리 콤포넌트를 정상으로 판단하는 언더킬이 발상하게 된다. 오버킬 및 언더킬은 테스트시 판단의 양상만 다를 뿐이지 테스트 과정에서 판단의 오류의 문제를 일으키는 대표적인 현상이다.As a result, an overkill for judging a normal high-speed memory component to be defective and an underkle for judging a high-speed memory component that is substantially defective are judged to be normal. Overkill and underkill are typical phenomena that cause the problem of judgment error in the test process only in the aspect of judgment in the test.

따라서, 실제 메모리 동작 환경과 동일 또는 유사한 환경에서 DIMM socket을 이용하고 파워 핀 또는그라운드 핀 제거 기능을 수행할 수 있는 고속 메모리 콤포넌트 테스트 시스템이 요구된다.Therefore, a high-speed memory component test system capable of using the DIMM socket and performing the power pin or ground pin removal function in the same or similar environment as the actual memory operating environment is required.

본 발명은 중앙 제어 유닛, DIMM socket, 메인보드 및 도터보드를 포함하는 실제 메모리 동작 환경과 유사한 환경에서 고속 메모리 콤포넌트에 대한 테스트를 수행할 수 있는 고속 메모리 콤포넌트 테스트 시스템 및 장치를 제공한다.The present invention provides a high-speed memory component test system and apparatus capable of performing tests on high-speed memory components in an environment similar to a real memory operating environment including a central control unit, a DIMM socket, a main board and a daughter board.

본 발명은 파워 핀 또는 그라운드 핀 제거 기능이 구현된 고속 메모리 콤포넌트 테스트 시스템 및 장치를 제공한다.The present invention provides a high-speed memory component test system and apparatus in which a power pin or ground pin removal function is implemented.

본 발명의 일실시예에 따른 고속 메모리 콤포넌트 테스트 시스템은 중앙 제어 유닛 및 이중 인라인 메모리 모듈 소켓을 포함하는 메인보드; 고속 메모리 콤포넌트와 연결되고 핀이 제거될 수 있는 테스트 소켓; 및 상기 이중 인라인 메모리 모듈 소켓과 상기 테스트 소켓에 연결되는 도터보드를 포함할 수 있다.A high-speed memory component test system according to an exemplary embodiment of the present invention includes a main board including a central control unit and a dual in-line memory module socket; Test socket that can be connected to high speed memory components and pins can be removed; And a daughter board coupled to the dual in-line memory module socket and the test socket.

상기 핀은, 파워 핀 또는 그라운드 핀 중 적어도 하나를 포함할 수 있다.The pin may include at least one of a power pin or a ground pin.

상기 파워 핀 및 상기 그라운드 핀은, 포고핀을 이용할 수 있다.The power pin and the ground pin may use a pogo pin.

상기 테스트 소켓은, 소켓 커버, 소켓 바디 및 소켓 보강판을 포함할 수 있다.The test socket may include a socket cover, a socket body, and a socket reinforcement plate.

상기 중앙 제어 유닛은, 테스트 동작을 수행하도록 프로그램될 수 있다.The central control unit may be programmed to perform a test operation.

상기 테스트 동작은, 이중 인라인 메모리 모듈 환경에서 수행되는 핀 제거 테스트 동작을 포함할 수 있다.The test operation may include a pin removal test operation performed in a dual in-line memory module environment.

본 발명의 일실시예에 따른 고속 메모리 콤포넌트 테스트 장치는 고속 메모리 콤포넌트와 연결되고 핀이 제거될 수 있는 테스트 소켓부; 및 상기 테스트 소켓부와 연결되는 도터보드부를 포함하고, 상기 도터보드부는, 중앙 제어 유닛 및 이중 인라인 메모리 모듈 소켓을 포함하는 메인보드와 연결될 수 있다.A high-speed memory component test apparatus according to an embodiment of the present invention includes a test socket unit connected to a high-speed memory component and capable of removing a pin; And a daughter board unit connected to the test socket unit, wherein the daughter board unit can be connected to a main board including a central control unit and a dual in-line memory module socket.

상기 핀은, 파워 핀 또는 그라운드 핀 중 적어도 하나를 포함할 수 있다.The pin may include at least one of a power pin or a ground pin.

상기 파워 핀 및 상기 그라운드 핀은, 포고핀을 이용할 수 있다.The power pin and the ground pin may use a pogo pin.

상기 테스트 소켓부는, 소켓 커버, 소켓 바디 및 소켓 보강판을 포함할 수 있다.The test socket portion may include a socket cover, a socket body, and a socket reinforcement plate.

상기 중앙 제어 유닛은, 테스트 동작을 수행하도록 프로그램될 수 있다.The central control unit may be programmed to perform a test operation.

상기 테스트 동작은, 이중 인라인 메모리 모듈 환경에서 수행되는 핀 제거 테스트 동작을 포함할 수 있다.The test operation may include a pin removal test operation performed in a dual in-line memory module environment.

본 발명의 일실시예에 따르면, 고속 메모리 콤포넌트를 중앙 제어 유닛, DIMM socket, 메인보드 및 도터보드를 포함하는 실제 메모리 동작 환경과 유사한 환경에서 고속 메모리 콤포넌트에 대한 테스트를 수행할 수 있다.According to an embodiment of the present invention, a high-speed memory component can be tested for a high-speed memory component in an environment similar to a real memory operating environment including a central control unit, a DIMM socket, a main board and a daughter board.

본 발명의 일실시예에 따르면, 파워 핀 또는 그라운드 핀 제거를 통해 고속 메모리 콤포넌트에 대한 보다 정확한 테스트를 수행할 수 있다.According to one embodiment of the present invention, more accurate testing of high speed memory components can be performed through power pin or ground pin removal.

본 발명의 일실시예에 따르면, 프로그램이 가능한 중앙 제어 유닛을 이용하여 사용자가 원하는 테스트 동작을 수행할 수 있다.According to an embodiment of the present invention, a user can perform a desired test operation using a programmable central control unit.

도 1은 고속 메모리 콤포넌트 테스트 시스템의 일례를 나타낸 도면이다.
도 2는 테스트 소켓과 도터보드가 연결된 구조의 일례를 나타낸 도면이다.
도 3은 테스트 소켓에서 핀 제거의 일례를 나타낸 도면이다.
도 4는 고속 메모리 콤포넌트 테스트 장치의 일례를 나타낸 블록 다이어그램이다.1 is a diagram showing an example of a high-speed memory component test system.
2 is a view showing an example of a structure in which a test socket and a daughter board are connected.
3 is a view showing an example of pin removal in a test socket.
4 is a block diagram showing an example of a high-speed memory component test apparatus.

이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 고속 메모리 콤포넌트 테스트 시스템(100)의 일례를 나타낸 도면이다.1 is a diagram showing an example of a high-speed memory component test system 100. As shown in FIG.

도 1을 참조하면, 고속 메모리 콤포넌트 테스트 시스템(100)은 메인보드(110), 중앙 제어 유닛(120), 이중 인라인 메모리 모듈 소켓(DIMM socket: Dual In-line Memory Module socket)(130), 도터보드(daughter board)(140) 및 테스트 소켓(150)을 포함할 수 있다.1, a high-speed memory component test system 100 includes a main board 110, a central control unit 120, a dual in-line memory module socket (DIMM socket) 130, A daughter board 140, and a test socket 150.

고속 메모리 콤포넌트 테스트 시스템(100)은 고속 메모리 콤포넌트를 실제 메모리 동작 환경과 유사한 환경에서 테스트할 수 있다. 이를 통해서, 실질적으로 정상적인 고속 메모리 콤포넌트를 불량으로 판단하는 오버킬 및 실질적으로 불량인 고속 메모리 콤포넌트를 정상으로 판단하는 언더킬을 최소화할 수 있다. 이러한 고속 메모리 콤포넌트는 더블 데이터 레이트(DDR: Double Data Rate) 기술이 적용된 메모리, 쿼드 데이터 레이트(QDR: Quad Data Rate) 기술이 적용된 메모리 또는 RLDRAM(Reduced Latency Dynamic Random Access Memory) 중 하나를 의미할 수 있으나, 이에 한정되지 않으며 고속 메모리 콤포넌트로 사용되는 모든 콤포넌트를 포함할 수 있다.The high-speed memory component test system 100 can test high-speed memory components in an environment similar to a real memory operating environment. This can minimize the overkill of judging a normal high-speed memory component to be defective and the undercut that normally judges a high-speed memory component that is substantially defective. Such a high-speed memory component may mean either a memory with double data rate (DDR) technology, a memory with quad data rate (QDR) technology, or a reduced latency dynamic random access memory (RLDRAM) But is not limited thereto and may include all components used in a high-speed memory component.

메인보드(110)는 중앙 제어 유닛(120) 및 이중 인라인 메모리 모듈 소켓(130)을 포함할 수 있다. 일실시예에 따르면, 메인보드(110)는 전자장치 내에서 기본회로 및 부품들을 포함하고 있는 기본적인 하드웨어일 수 있다. The main board 110 may include a central control unit 120 and a dual in-line memory module socket 130. According to one embodiment, the mainboard 110 may be basic hardware that contains basic circuitry and components within an electronic device.

중앙 제어 유닛(120)은 필드 프로그래머블 게이트 어레이(FPGA: Field Programmable Gate Array)를 포함할 수 있다. 일실시예에 따르면, 중앙 제어 유닛(120)은 테스트 동작을 수행하도록 프로그램될 수 있다. 이러한 테스트 동작은 이중 인라인 메모리 모듈 환경에서 수행되는 핀 제거 테스트 동작을 의미할 수 있으나, 이에 한정되지 않으며 고속 메모리 콤포넌트를 테스트하는 일련의 동작을 포함할 수 있다.The central control unit 120 may include a field programmable gate array (FPGA). According to one embodiment, the central control unit 120 may be programmed to perform a test operation. This test operation may refer to a pin removal test operation performed in a dual in-line memory module environment, but is not so limited and may include a series of operations to test a high-speed memory component.

일실시예에 따르면, 프로그램된 중앙 제어 유닛(120)을 통해 고속 메모리 콤포넌트에 기준 테스트 패턴을 인가할 수 있으며, 이를 통해 고속 메모리 콤포넌트를 테스트할 수 있는 최소한의 파워 핀 및 그라운드 핀의 개수를 파악할 수 있다. 구체적으로, 기준 테스트 패턴을 인가한 결과 고속 메모리 콤포넌트가 정상으로 판단되는 경우, 파워 핀 또는 그라운드 핀을 하나씩 제거하고 다시 이러한 테스트 동작을 반복 수행할 수 있다. 이러한 테스트 동작을 통해 결정된 최소한의 파워 핀 및 그라운드 핀을 이용하여 고속 메모리 콤포넌트가 견딜 수 있는 가장 가혹한 환경을 조성할 수 있다. 여기서, 기준 테스트 패턴은 고속 메모리 콤포넌트의 고유의 기능을 테스트하는 기능 테스트 패턴(function test pattern)일 수 있으나, 이와 동일하거나 유사한 스위칭 횟수를 유발할 수 있는 패턴도 포함할 수 있다. 이러한 기준 테스트 패턴을 인가하여 고속 메모리 콤포넌트가 본래의 기능을 수행하는지 확인할 수 있다.According to one embodiment, a reference test pattern may be applied to the high-speed memory component via the programmed central control unit 120 to determine the minimum number of power pins and ground pins that can test the high-speed memory component . Specifically, when the high-speed memory component is determined to be normal as a result of applying the reference test pattern, the power pin or the ground pin may be removed one by one and the test operation may be repeatedly performed again. The minimum power pins and ground pins determined through these test operations can be used to create the harshest environments that high speed memory components can withstand. Here, the reference test pattern may be a function test pattern for testing a unique function of the high-speed memory component, but may also include a pattern capable of causing the same or similar switching frequency. By applying this reference test pattern, it can be confirmed that the high-speed memory component performs its original function.

이어서, 파악된 최소한의 파워 핀 및 그라운드 핀 개수에 따라 고속 메모리 콤포넌트에 전류를 공급하고 지연 테스트 패턴을 인가할 수 있다. 즉, 파악된 최종 파워 핀 및 그라운드 핀 수에 따라 해당하는 파워 핀 및 그라운드 핀들만이 전원에 연결된 고속 메모리 콤포넌트에 대한 지연 테스트 패턴이 인가될 수 있다. 이러한 지연 테스트 패턴의 인가에 따라 고속 메모리 콤포넌트의 정상동작 여부를 확인할 수 있다. 이 때, 불량으로 판단되는 경우 지연 테스트 패턴의 주기를 점진적으로 증가시킬 수 있다. 이러한 동작은 고속 메모리 콤포넌트가 정상으로 판단될 때까지 수행될 수 있다. 고속 메모리 콤포넌트가 정상으로 판단되기 시작하는 때는 주기의 증가에 의해 그라운드 바운싱이 감소되는 시점일 수 있다. 이 때의 지연 테스트 패턴의 주기는 이후의 고속 메모리 콤포넌트 테스트에 사용할 수 있다.Then, according to the minimum number of power pins and ground pins detected, current can be supplied to the high-speed memory component and a delay test pattern can be applied. That is, depending on the number of final power pins and ground pins identified, only the corresponding power pins and ground pins may be applied a delay test pattern for a high-speed memory component connected to the power supply. According to the application of the delay test pattern, it is possible to confirm whether the high-speed memory component is normally operated. At this time, if it is judged to be defective, the period of the delay test pattern can be gradually increased. This operation can be performed until the high-speed memory component is determined to be normal. When the high-speed memory component starts to be judged as normal, it may be the point at which the ground bouncing is reduced due to an increase in the period. The period of the delay test pattern at this time can be used for the subsequent high-speed memory component test.

이중 인라인 메모리 모듈 소켓(130)은 메인보드(110)와 도터보드(140)에 연결될 수 있다. 일실시예에 따르면, 이중 인라인 메모리 모듈 소켓(130)은 204핀을 포함할 수 있으나, 이에 한정되지 않으며 이중 인라인 메모리 모듈에 적용될 수 있는 모든 소켓을 포함할 수 있다.The dual in-line memory module socket 130 may be connected to the main board 110 and the daughter board 140. According to one embodiment, the dual in-line memory module socket 130 may include, but is not limited to, 204 pins and may include all sockets that may be applied to dual in-line memory modules.

도터보드(140)는 이중 인라인 메모리 모듈 소켓(130)과 테스트 소켓(150)에 연결될 수 있다. 일실시예에 따르면, 이러한 도터보드(140)는 메인보드(110)와 같은 다른 회로 기판에 새로운 기능을 추가하기 위해 연결되는 회로 기판일 수 있다. 구체적으로, 도터보드(140)는 테스트 소켓용 보드일 수 있으며, 이를 통해 테스트 소켓(150)을 이용할 수 있다. 이 때, 도터보드(140)는 인쇄 회로 기판(PCB: Printed Circuit Board)일 수 있다.The daughter board 140 may be coupled to the dual in-line memory module socket 130 and the test socket 150. According to one embodiment, such a daughter board 140 may be a circuit board that is connected to add a new function to another circuit board such as the main board 110. In particular, the daughter board 140 may be a board for a test socket, through which the test socket 150 may be used. At this time, the daughter board 140 may be a printed circuit board (PCB).

테스트 소켓(150)은 고속 메모리 콤포넌트와 연결되고 핀이 제거될 수 있다. 일실시예에 따르면, 이러한 테스트 소켓(150)은 하나 이상의 핀을 포함할 수 있다. 여기서, 핀은 파워 핀 또는 그라운드 핀 중 적어도 하나를 포함할 수 있다. 이 때, 파워 핀 및 그라운드 핀은 포고핀(pogo pin)을 이용할 수 있다. 다른 일실시예에 따르면, 테스트 소켓(150)은 소켓 커버, 소켓 바디 및 소켓 보강판을 포함할 수 있다. 이에 대해서는 도 2를 참조하여 설명할 수 있다.The test socket 150 is connected to the high speed memory component and the pin can be removed. According to one embodiment, such a test socket 150 may include one or more pins. Here, the pin may include at least one of a power pin or a ground pin. At this time, the power pin and the ground pin can use a pogo pin. According to another embodiment, the test socket 150 may include a socket cover, a socket body, and a socket reinforcement plate. This can be explained with reference to FIG.

도 2는 테스트 소켓과 도터보드가 연결된 구조의 일례를 나타낸 도면이다.2 is a view showing an example of a structure in which a test socket and a daughter board are connected.

도 2를 참고하면, 테스트 소켓은 소켓 커버(210), 소켓 바디(220) 및 소켓 보강판(230)을 포함할 수 있다.Referring to FIG. 2, the test socket may include a socket cover 210, a socket body 220, and a socket reinforcing plate 230.

소켓 커버(210)는 고속 메모리 콤포넌트가 소켓 바디(220)와 연결될 경우 그 위에 덮어져 고속 메모리 콤포넌트를 고정시킬 수 있다.The socket cover 210 may be overlaid on the high-speed memory component when the high-speed memory component is connected to the socket body 220 to fix the high-speed memory component.

소켓 바디(220)는 하나 이상의 핀을 포함할 수 있다. 여기서, 핀은 파워 핀 또는 그라운드 핀 중 적어도 하나를 포함할 수 있다. 이 때, 파워 핀 및 그라운드 핀은 포고핀을 이용할 수 있다. 그리고, 소켓 바디(220)는 그 속에 고속 메모리 콤포넌트를 포함할 수 있다. 이 때, 고속 메모리 콤포넌트는 핀을 통해 도터보드(240)와 연결될 수 있다. 이러한 고속 메모리 콤포넌트와 도터보드(240)를 연결시키는 핀을 제거함으로써, 고속 메모리 콤포넌트에 대한 테스트를 수행할 수 있다.The socket body 220 may include one or more pins. Here, the pin may include at least one of a power pin or a ground pin. At this time, the power pin and the ground pin can use the pogo pin. And, the socket body 220 may include a high speed memory component therein. At this time, the high-speed memory component may be connected to the daughter board 240 via the pin. By removing the pins connecting these high-speed memory components and the daughter board 240, a test for a high-speed memory component can be performed.

소켓 보강판(230)은 테스트 소켓을 도터보드(240)에 고정시킬 수 있다. 이를 통해, 안정적으로 테스트 소켓과 도터보드(240)가 연결될 수 있다.The socket gusset 230 may secure the test socket to the daughter board 240. Thus, the test socket and the daughter board 240 can be stably connected.

도터보드(240)는 메인보드와 같은 다른 회로 기판에 새로운 기능을 추가하기 위해 연결되는 회로 기판일 수 있다. 일실시예에 따르면, 도터보드(240)는 인쇄 회로 기판(PCB)일 수 있다.The daughter board 240 may be a circuit board connected to add a new function to another circuit board such as a main board. According to one embodiment, the daughter board 240 may be a printed circuit board (PCB).

일실시예에 따르면, 이러한 테스트 소켓과 도터보드(240)는 하나의 구조(250)로 연결될 수 있다. 그리고, 연결된 하나의 구조(250)는 이중 인라인 메모리 모듈 소켓을 통해 메인보드로 연결될 수 있다.According to one embodiment, such a test socket and daughter board 240 may be connected in a single structure 250. And one connected structure 250 may be connected to the main board through a dual inline memory module socket.

도 3은 테스트 소켓에서 핀 제거 과정의 일례를 나타낸 도면이다.3 is a view showing an example of a pin removal process in a test socket.

도 3을 참조하면, 소켓 바디는 하나 이상의 핀을 포함할 수 있다(310). 여기서, 핀은 파워 핀 또는 그라운드 핀 중 적어도 하나를 포함할 수 있다. 이 때, 파워 핀 및 그라운드 핀은 포고핀을 이용할 수 있다. 이 때, 파워 핀은 양의전원전압을 공급하는 핀 또는 음의전원전압을 공급하는 핀 중 적어도 하나를 포함할 수 있으며, 그라운드 핀은 접지전원을 공급하는 핀을 포함할 수 있다. 또한, 파워 핀은 고속 메모리 콤포넌트의 칩 상에 형성되는 소정의 패드를 포함할 수 있다. 일실시예에 따르면, 여기서 양의전원전압은 Vdd와 동일할 수 있고 음의전원전압은 Vss와 동일할 수 있다.Referring to FIG. 3, the socket body may include one or more pins (310). Here, the pin may include at least one of a power pin or a ground pin. At this time, the power pin and the ground pin can use the pogo pin. In this case, the power pin may include at least one of a pin for supplying a positive power supply voltage or a pin for supplying a negative power supply voltage, and the ground pin may include a pin for supplying a ground power. In addition, the power pin may include a predetermined pad formed on a chip of a high-speed memory component. According to one embodiment, where the positive supply voltage may be equal to Vdd and the negative supply voltage may be equal to Vss.

소켓 바디로부터 핀을 제거할 수 있다(320). 일실시예에 따르면, 이러한 파워 핀 또는 그라운드 핀을 제거하는 것은 고속 메모리 콤포넌트의 그라운드 바운싱을 증가시키는 것이며, 정상동작을 유지할 수 있는 최소한의 연결 파워 핀 또는 그라운드 핀의 수를 파악하는 것일 수 있다. 또한, 파워 핀 또는 그라운드 핀 제거를 통해 그라운드 바운싱을 인위적으로 일으킴으로써 고속 메모리 콤포넌트가 실장환경에서 사용되는 경우의 동작양상을 얻을 수 있다. 여기서, 그라운드 바운싱은 그라운드 레벨이 일정하게 설정되지 않고 맥동하는 현상을 의미할 수 있다.The pin can be removed 320 from the socket body. According to one embodiment, removing this power pin or ground pin is to increase the ground bounce of the high speed memory component and may be to determine the minimum number of connection power pins or ground pins that can sustain normal operation. In addition, by artificially inducing ground bouncing through removal of a power pin or ground pin, an operational aspect can be obtained when a high-speed memory component is used in a mounting environment. Here, the ground bouncing may mean a phenomenon in which the ground level is not constantly set but pulsates.

소켓 바디 중 핀이 제거된 부분에서는 외부로부터 전원이 공급되지 않을 수 있다(330). 구체적으로, 고속 메모리 콤포넌트의 핀 중 제거되지 않은 핀을 통해 도터보드와 연결을 유지할 수 있다.In the portion of the socket body where the pin is removed (330), power may not be supplied from the outside. Specifically, it is possible to maintain the connection with the daughter board through pins not removed from the pins of the high-speed memory component.

도 4는 고속 메모리 콤포넌트 테스트 장치의 일례를 나타낸 블록 다이어그램이다.4 is a block diagram showing an example of a high-speed memory component test apparatus.

도 4를 참조하면, 고속 메모리 콤포넌트 테스트 장치(400)는 테스트 소켓부(410) 및 도터보드부(420)를 포함할 수 있다.Referring to FIG. 4, the high-speed memory component test apparatus 400 may include a test socket unit 410 and a daughter board unit 420.

테스트 소켓부(410)는 고속 메모리 콤포넌트와 연결되고 핀이 제거될 수 있다. 일실시예에 따르면, 이러한 테스트 소켓부(410)는 하나 이상의 핀을 포함할 수 있다. 여기서, 핀은 파워 핀 또는 그라운드 핀 중 적어도 하나를 포함할 수 있다. 이 때, 파워 핀 및 그라운드 핀은 포고핀을 이용할 수 있다. 다른 일실시예에 따르면, 테스트 소켓부(410)은 소켓 커버, 소켓 바디 및 소켓 보강판을 포함할 수 있다. 이에 대해서는 도 2를 통해 설명된 내용이 그대로 적용될 수 있으므로, 보다 상세한 설명은 생략될 수 있다.The test socket portion 410 is connected to the high-speed memory component and the pin can be removed. According to one embodiment, such a test socket portion 410 may include one or more pins. Here, the pin may include at least one of a power pin or a ground pin. At this time, the power pin and the ground pin can use the pogo pin. According to another embodiment, the test socket portion 410 may include a socket cover, a socket body, and a socket reinforcement plate. 2 can be applied as it is, so a more detailed description can be omitted.

도터보드부(420)는 테스트 소켓부(410)와 연결될 수 있다. 일실시예에 따르면, 이러한 도터보드부(420)는 메인보드와 같은 다른 회로 기판에 새로운 기능을 추가하기 위해 연결되는 회로 기판일 수 있다. 구체적으로, 도터보드부(420)는 테스트 소켓용 보드일 수 있으며, 이를 통해 테스트 소켓부(410)를 이용할 수 있다. 이 때, 도터보드부(420)는 인쇄 회로 기판(PCB)일 수 있다.The daughter board unit 420 may be connected to the test socket unit 410. According to one embodiment, such a daughter board portion 420 may be a circuit board connected to add a new function to another circuit board such as a main board. Specifically, the daughter board unit 420 may be a board for a test socket, through which the test socket unit 410 can be used. In this case, the daughter board 420 may be a printed circuit board (PCB).

또한, 도터보드부(420)는 이중 인라인 메모리 모듈 소켓을 통하여 메인보드와 연결될 수 있다. 이러한 메인보드는 중앙 제어 유닛 및 이중 인라인 메모리 모듈 소켓을 포함할 수 있다. 여기서, 중앙 제어 유닛은 테스트 동작을 수행하도록 프로그램될 수 있다. 이러한 테스트 동작은 도 1을 통해 설명된 내용이 그대로 적용될 수 있으므로, 보다 상세한 설명은 생략될 수 있다.In addition, the daughter board unit 420 can be connected to the main board through the dual in-line memory module socket. Such a mainboard may include a central control unit and a dual inline memory module socket. Here, the central control unit can be programmed to perform the test operation. This test operation can be applied as it is through the description of FIG. 1, so that a more detailed description can be omitted.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

100: 고속 메모리 콤포넌트 테스트 시스템
110: 메인보드
120: 중앙 제어 유닛
130: 이중 인라인 메모리 모듈 소켓
140: 도터보드
150: 테스트 소켓100: High-speed memory component test system
110: Motherboard
120: Central control unit
130: Dual inline memory module socket
140: daughter board
150: Test socket

Claims (12)

중앙 제어 유닛 및 이중 인라인 메모리 모듈 소켓을 포함하는 메인보드;
고속 메모리 콤포넌트와 연결되고 핀이 제거될 수 있는 테스트 소켓; 및
상기 이중 인라인 메모리 모듈 소켓과 상기 테스트 소켓에 연결되는 도터보드
를 포함하는 고속 메모리 콤포넌트 테스트 시스템.A main board including a central control unit and a dual in-line memory module socket;
Test socket that can be connected to high speed memory components and pins can be removed; And
A dual inline memory module socket and a daughter board
And a high-speed memory component test system. 제1항에 있어서,
상기 핀은,
파워 핀 또는 그라운드 핀 중 적어도 하나를 포함하는 고속 메모리 콤포넌트 테스트 시스템.The method according to claim 1,
The pin
A power pin, or a ground pin. 제2항에 있어서,
상기 파워 핀 및 상기 그라운드 핀은,
포고핀을 이용하는 고속 메모리 콤포넌트 테스트 시스템.3. The method of claim 2,
Wherein the power pin
High speed memory component test system using pogo pin. 제1항에 있어서,
상기 테스트 소켓은,
소켓 커버, 소켓 바디 및 소켓 보강판을 포함하는 고속 메모리 콤포넌트 테스트 시스템.The method according to claim 1,
The test socket comprises:
A high speed memory component test system including a socket cover, a socket body and a socket reinforcement plate. 제1항에 있어서,
상기 중앙 제어 유닛은,
테스트 동작을 수행하도록 프로그램되는 고속 메모리 콤포넌트 테스트 시스템.The method according to claim 1,
The central control unit,
A high-speed memory component test system programmed to perform a test operation. 제5항에 있어서,
상기 테스트 동작은,
이중 인라인 메모리 모듈 환경에서 수행되는 핀 제거 테스트 동작을 포함하는 고속 메모리 콤포넌트 테스트 시스템.6. The method of claim 5,
The test operation may include:
A high-speed memory component test system including a pin removal test operation performed in a dual in-line memory module environment. 고속 메모리 콤포넌트와 연결되고 핀이 제거될 수 있는 테스트 소켓부; 및
상기 테스트 소켓부와 연결되는 도터보드부
를 포함하고,
상기 도터보드부는,
중앙 제어 유닛 및 이중 인라인 메모리 모듈 소켓을 포함하는 메인보드와 연결되는 고속 메모리 콤포넌트 테스트 장치.A test socket portion connected to the high speed memory component and capable of removing the pin; And
The daughter board part
Lt; / RTI >
The daughter board unit,
A high-speed memory component test apparatus connected to a main board including a central control unit and a dual in-line memory module socket. 제7항에 있어서,
상기 핀은,
파워 핀 또는 그라운드 핀 중 적어도 하나를 포함하는 고속 메모리 콤포넌트 테스트 장치.8. The method of claim 7,
The pin
And at least one of a power pin and a ground pin. 제8항에 있어서,
상기 파워 핀 및 상기 그라운드 핀은,
포고핀을 이용하는 고속 메모리 콤포넌트 테스트 장치.9. The method of claim 8,
Wherein the power pin
A high-speed memory component test apparatus using a pogo pin. 제8항에 있어서,
상기 테스트 소켓부는,
소켓 커버, 소켓 바디 및 소켓 보강판을 포함하는 고속 메모리 콤포넌트 테스트 장치.9. The method of claim 8,
The test socket unit includes:
A socket cover, a socket body, and a socket reinforcement plate. 제8항에 있어서,
상기 중앙 제어 유닛은,
테스트 동작을 수행하도록 프로그램되는 고속 메모리 콤포넌트 테스트 장치.9. The method of claim 8,
The central control unit,
A high-speed memory component test apparatus programmed to perform a test operation. 제11항에 있어서,
상기 테스트 동작은,
이중 인라인 메모리 모듈 환경에서 수행되는 핀 제거 테스트 동작을 포함하는 고속 메모리 콤포넌트 테스트 장치.12. The method of claim 11,
The test operation may include:
A high-speed memory component test apparatus comprising a pin removal test operation performed in a dual in-line memory module environment.
KR1020130032708A 2013-03-27 2013-03-27 System and apparatus for testing hige-speed memory component using dimm and test socket KR101410101B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130032708A KR101410101B1 (en) 2013-03-27 2013-03-27 System and apparatus for testing hige-speed memory component using dimm and test socket

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130032708A KR101410101B1 (en) 2013-03-27 2013-03-27 System and apparatus for testing hige-speed memory component using dimm and test socket

Publications (1)

Publication Number Publication Date
KR101410101B1 true KR101410101B1 (en) 2014-06-26

Family

ID=51133560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130032708A KR101410101B1 (en) 2013-03-27 2013-03-27 System and apparatus for testing hige-speed memory component using dimm and test socket

Country Status (1)

Country Link
KR (1) KR101410101B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991451B1 (en) 2018-07-06 2019-06-20 주식회사 네오셈 Tray for testing dual in-line memory module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343096A (en) 2001-05-17 2002-11-29 Hitachi Ltd Test system of semiconductor memory module and manufacturing method
KR20110125916A (en) * 2010-05-14 2011-11-22 한양대학교 산학협력단 Method of testing semiconductor device and method of generating noise for testing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343096A (en) 2001-05-17 2002-11-29 Hitachi Ltd Test system of semiconductor memory module and manufacturing method
KR20110125916A (en) * 2010-05-14 2011-11-22 한양대학교 산학협력단 Method of testing semiconductor device and method of generating noise for testing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991451B1 (en) 2018-07-06 2019-06-20 주식회사 네오셈 Tray for testing dual in-line memory module

Similar Documents

Publication Publication Date Title
US20020129298A1 (en) Method of and apparatus for testing CPU built-in RAM mixed LSI
US7356742B2 (en) Method and apparatus for testing a memory device in quasi-operating conditions
KR20140112135A (en) Semiconductor Device on DIB and Test System
US20010034865A1 (en) Method and apparatus for testing semiconductor devices using an actual board-type product
WO2001063311A2 (en) Method and system for wafer and device-level testing of an integrated circuit
US20060092717A1 (en) Methods and computer program products for determining simultaneous switching induced data output timing skew
KR20030092599A (en) PC and ATE integrated Chip Test Equipment
JP2007018595A (en) Semiconductor integrated circuit device
CN106066453A (en) String line debugging bridge
US9009457B2 (en) Integrated circuit boot code and fuse storage implemented on interposer-mounted non-volatile memory
US7415649B2 (en) Semi-conductor component test device with shift register, and semi-conductor component test procedure
KR101410101B1 (en) System and apparatus for testing hige-speed memory component using dimm and test socket
Albee The evolution of ICT: PCB technologies, test philosophies, and manufacturing business models are driving in-Circuit test evolution and innovations
KR20130002564A (en) Semiconductor module and test system including the same
TWI779704B (en) Functional test equipment including relay system and test method using the functional test equipment
US6374376B1 (en) Circuit, system and method for arranging data output by semiconductor testers to packet-based devices under test
JP2002083499A (en) Data write-in device, data write-in method, test device, and test method
US7289925B2 (en) Systems and methods for assessing timing of PCI signals
KR100435166B1 (en) Interface Board For Testing Non-standard Memory Devices Under Actual Operation Environment, Actual Testing System Using the Interface Board
US9347986B2 (en) Method and device for controlling the latency of electronic circuits
EP3321704B1 (en) Systems and methods for testing semiconductor package assemblies
KR100568852B1 (en) A parallel test system of a semiconductor memory device
JP2015141098A (en) Test board, integrated circuit test method, integrated circuit device, and integrated circuit test system
KR20050041134A (en) System for testing semiconductor ic with embedded processor automatically in the environment of set application circuit and method for testing the same
TW201525493A (en) Testing system for chip pins of modular chip at the same time and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190408

Year of fee payment: 6