KR101406834B1 - Tdbi facility capable of controlling skew and method thereof - Google Patents

Tdbi facility capable of controlling skew and method thereof Download PDF

Info

Publication number
KR101406834B1
KR101406834B1 KR1020110108157A KR20110108157A KR101406834B1 KR 101406834 B1 KR101406834 B1 KR 101406834B1 KR 1020110108157 A KR1020110108157 A KR 1020110108157A KR 20110108157 A KR20110108157 A KR 20110108157A KR 101406834 B1 KR101406834 B1 KR 101406834B1
Authority
KR
South Korea
Prior art keywords
test
skew
dut
timing
address
Prior art date
Application number
KR1020110108157A
Other languages
Korean (ko)
Other versions
KR20130043947A (en
Inventor
이영진
송정호
김창희
김형
조현석
Original Assignee
(주)블루이엔지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)블루이엔지 filed Critical (주)블루이엔지
Priority to KR1020110108157A priority Critical patent/KR101406834B1/en
Publication of KR20130043947A publication Critical patent/KR20130043947A/en
Application granted granted Critical
Publication of KR101406834B1 publication Critical patent/KR101406834B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2642Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2875Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/31813Test pattern generators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging

Abstract

본 발명의 실시예들에 따른 번인 테스트 장치는, 테스트 패턴들에 관하여 조절하고자 하는 스큐 값들을 저장하는 스큐 값 테이블, 테스트의 진행 상황에 따라 테스트 대상 반도체 장치(DUT)에 입력할 테스트 패턴을 특정하고 스큐 값 테이블을 참조하여 테스트 패턴들의 타이밍 셋을 특정하며 특정된 테스트 패턴과 타이밍 셋에 기초하여 테스트 벡터를 생성하는 패턴 발생부, 테스트 벡터를 저장하는 이벤트 메모리, 특정된 타이밍 셋에 따라 타이밍 신호를 생성하는 타이밍 발생부, 타이밍 신호와 테스트 패턴에 따라 임의의 어드레스를 발생시키는 어드레스 발생부, 타이밍 신호와 테스트 패턴에 따라 임의의 어드레스에 저장할 입력 데이터를 발생시키는 데이터 발생부 및 타이밍 신호와 어드레스에 기초하여 입력 데이터를 DUT에 인가하는 드라이버를 포함할 수 있다.A burn-in test apparatus according to embodiments of the present invention includes a skew value table for storing skew values to be adjusted with respect to test patterns, a test pattern to be input to the DUT according to the progress of the test, A pattern generator for specifying a timing set of test patterns by referring to the skew value table and generating a test vector based on the specified test pattern and the timing set, an event memory for storing the test vector, An address generator for generating an arbitrary address in accordance with the timing signal and the test pattern, a data generator for generating input data to be stored at an arbitrary address in accordance with the timing signal and the test pattern, A driver that applies input data to the DUT on the basis of It can hamhal.

Description

스큐를 조절할 수 있는 번인 테스트 장치 및 그 제어 방법{TDBI FACILITY CAPABLE OF CONTROLLING SKEW AND METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a burn-in test apparatus and a control method thereof,

본 발명은 번인 테스트에 관한 것으로, 더욱 상세하게는, 스큐를 조절할 수 있는 번인 테스트 장치에 관한 것이다.The present invention relates to a burn-in test, and more particularly, to a burn-in test device capable of adjusting skew.

반도체 제조 공정 중 후공정에 속하는 번인 테스트(Burn-in test)는 실사용 온도보다 높은 온도에서 테스트 대상 반도체 장치(DUT)를 동작시킴으로써 불량을 가속하고, 초기 불량을 대부분 가려낼 수 있는 테스트이다.A burn-in test belonging to a post-process in a semiconductor manufacturing process is a test capable of accelerating a defect by operating a semiconductor device under test (DUT) at a temperature higher than the actual operating temperature, and detecting most of the initial defects.

TDBI(test during burn-in) 장치는 이러한 번인 테스트 중에 기능 테스트도 수행할 수 있게 한 장치이다. 하나의 TDBI 장치로 여러 종류의 반도체 장치를 테스트하기 위해서는 반도체 장치에 따라 달라지는 타이밍 및 테스트 패턴을 생성하여 테스트 대상 반도체 장치에 인가할 수 있어야 한다.A test during burn-in (TDBI) device is a device that enables functional testing during burn-in testing. In order to test various types of semiconductor devices with a single TDBI device, it is necessary to generate timing and test patterns that vary depending on the semiconductor devices and apply them to the semiconductor devices to be tested.

특정한 범주의 DUT들에 대해 실용 속도에서 해당 DUT를 전문적으로 심층 테스트하기 위한 고가의 ATE(automatic test equipment)에 비해, 상대적으로 저가이면서 범용에 가까운 TDBI 장치는 다양한 종류의 DUT들을 번인 환경 내에서 상대적으로 낮은 속도에서 불량품을 판별하기 위한 다양한 기능 테스트를 수행하는 구조를 갖추고 있다.Compared to expensive automatic test equipment (ATE) for professionally in-depth testing of a given DUT at a practical rate for a particular category of DUTs, a relatively inexpensive and general-purpose TDBI device is capable of providing various types of DUTs , And has a structure for carrying out various functional tests to discriminate defective products at a low speed.

하지만, TDBI 장치에서도 점차 해당 DUT의 실용 속도에 좀더 가까운 고속에서 테스트하고자 하는 수요는 증가하는 추세이다. 이에 따라, 저속에서는 상대적으로 부각되지 않았던 테스트 패턴 신호의 스큐 문제가 해결해야 할 과제로 떠오르고 있다.However, in TDBI devices, the demand for testing at a high speed closer to the practical speed of the DUT is gradually increasing. As a result, the skew problem of the test pattern signal, which has not been relatively emphasized at low speed, has come to be solved.

본 발명이 해결하고자 하는 과제는 스큐를 조절할 수 있는 번인 테스트 장치 및 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a burn-in test apparatus and method capable of adjusting skew.

본 발명의 일 측면에 따른 번인 테스트 장치는,A burn-in test apparatus according to an aspect of the present invention includes:

테스트 패턴들에 관하여 조절하고자 하는 스큐 값들을 저장하는 스큐 값 테이블;A skew value table storing skew values to be adjusted with respect to the test patterns;

테스트의 진행 상황에 따라 테스트 대상 반도체 장치(DUT)에 입력할 테스트 패턴을 특정하고, 상기 스큐 값 테이블을 참조하여 상기 테스트 패턴들의 타이밍 셋을 특정하며, 상기 특정된 테스트 패턴과 타이밍 셋에 기초하여 테스트 벡터를 생성하는 패턴 발생부;A test pattern to be input to the semiconductor device under test (DUT) is specified according to the progress of the test, a timing set of the test patterns is specified with reference to the skew value table, and based on the specified test pattern and the timing set A pattern generator for generating a test vector;

상기 테스트 벡터를 저장하는 이벤트 메모리;An event memory for storing the test vector;

상기 특정된 타이밍 셋에 따라 타이밍 신호를 생성하는 타이밍 발생부;A timing generator for generating a timing signal according to the specified timing set;

상기 타이밍 신호와 상기 테스트 패턴에 따라 임의의 어드레스를 발생시키는 어드레스 발생부;An address generator for generating an arbitrary address according to the timing signal and the test pattern;

상기 타이밍 신호와 상기 테스트 패턴에 따라 상기 임의의 어드레스에 저장할 입력 데이터를 발생시키는 데이터 발생부; 및A data generator for generating input data to be stored in the arbitrary address according to the timing signal and the test pattern; And

상기 타이밍 신호와 상기 발생한 어드레스에 기초하여 상기 입력 데이터를 상기 DUT에 인가하는 드라이버를 포함할 수 있다.And a driver for applying the input data to the DUT based on the timing signal and the generated address.

일 실시예에 따라, 상기 패턴 발생부는,According to an embodiment, the pattern generator may include:

상기 테스트 패턴에 관하여 본래의 타이밍 셋 정보에 상기 스큐 값 테이블에서 읽은 스큐 값을 적용하여 상기 테스트 패턴을 위한 타이밍 셋으로 특정하도록 동작할 수 있다.And apply skew values read from the skew value table to the original timing set information with respect to the test pattern to specify the timing set for the test pattern.

일 실시예에 따라, 상기 번인 테스트 장치는, According to one embodiment, the burn-

상기 드라이버에서 상기 DUT로 인가되는 신호들의 파형 특성을 측정하는 측정부; 및A measurement unit for measuring a waveform characteristic of signals applied to the DUT by the driver; And

상기 측정된 파형 특성에 기초하여 특정 신호에 관하여 조절되어야 할 스큐 값을 결정하는 스큐 조절부를 더 포함할 수 있다.And a skew adjusting unit that determines a skew value to be adjusted with respect to a specific signal based on the measured waveform characteristics.

본 발명의 다른 측면에 따른 번인 테스트 장치는,According to another aspect of the present invention,

테스트의 진행 상황에 따라 테스트 대상 반도체 장치(DUT)에 입력할 테스트 패턴을 특정하고, 테스트 패턴들에 관하여 조절하고자 하는 스큐 값들이 저장된 스큐 값 테이블로부터 상기 테스트 패턴들에 상응하는 스큐 값들을 참조하여 상기 테스트 패턴들의 타이밍 셋을 특정하며, 상기 특정된 테스트 패턴과 타이밍 셋에 기초하여 테스트 벡터를 생성하고, 상기 테스트 벡터에 따라 타이밍 신호, 어드레스 및 입력 데이터를 생성하여 출력하는 알고리즘 패턴 생성 보드;A test pattern to be input to the semiconductor device under test (DUT) is specified according to the progress of the test, skew values corresponding to the test patterns are referred to from a skew value table storing skew values to be adjusted with respect to the test patterns An algorithm pattern generation board for specifying a timing set of the test patterns, generating a test vector based on the specified test pattern and the timing set, and generating and outputting a timing signal, an address, and input data according to the test vector;

DUT들을 전기적 및 기계적으로 고정하는 DUT 트레이; 및A DUT tray for electrically and mechanically fixing the DUTs; And

상기 출력된 타이밍 신호, 어드레스 및 입력 데이터를 상기 DUT 트레이에 전달하는 접속부를 포함할 수 있다.And a connection for transferring the output timing signal, address, and input data to the DUT tray.

본 발명의 다른 측면에 따른 번인 테스트 장치의 스큐 조절 방법은,According to another aspect of the present invention, there is provided a skew adjusting method of a burn-

테스트 대상 반도체 장치(DUT)에 인가할 테스트 패턴들에 관하여 조절이 필요한 스큐 값들을 스큐 값 테이블에 저장하는 단계;Storing in a skew value table skew values that need adjustment with respect to test patterns to be applied to a semiconductor device under test (DUT);

상기 테스트 패턴에 관하여 본래의 타이밍 셋에 상기 스큐 값 테이블에서 참조한 스큐 값을 적용하여 조절한 스큐 타이밍 셋을 상기 테스트 패턴을 위한 타이밍 셋을 특정하는 단계;Determining a timing set for the test pattern by setting a skew timing set adjusted by applying a skew value referenced in the skew value table to an original timing set with respect to the test pattern;

상기 테스트 패턴과 특정된 타이밍 셋에 기초하여 테스트 벡터를 생성하고 저장하는 단계; 및Generating and storing a test vector based on the test pattern and the specified timing set; And

상기 테스트 벡터에 따라 타이밍 신호, 어드레스 및 입력 데이터를 생성하여 DUT에 인가하는 단계를 포함할 수 있다.Generating a timing signal, address and input data according to the test vector, and applying the generated timing signal, address, and input data to the DUT.

일 실시예에 따라, 상기 번인 테스트 장치의 스큐 조절 방법은,According to one embodiment, the skew adjustment method of the burn-

상기 생성된 타이밍 신호, 어드레스 및 입력 데이터에 관하여 검출된 파형에서 측정된 스큐 측정치에 따라 조절이 필요한 스큐 값을 결정하여 상기 스큐 값 테이블에 저장하는 단계를 더 포함할 수 있다.Determining a skew value to be adjusted according to the skew measurement value measured in the detected waveform with respect to the generated timing signal, address, and input data, and storing the skew value in the skew value table.

본 발명의 번인 테스트 장치 및 방법에 따르면, 고가의 정밀한 아날로그 디스큐 회로를 채택하지 않고도 저가의 FPGA에서 테스트 패턴 신호의 스큐를 조절하는 기능을 구현할 수 있다.According to the burn-in test apparatus and method of the present invention, it is possible to implement a function of adjusting the skew of a test pattern signal in a low-cost FPGA without employing an expensive and precise analogue deskew circuit.

또한, 본 발명의 번인 테스트 장치 및 방법에 따르면, 테스트 프로그램을 수정하지 않고 테스트 중에 오퍼레이터가 스큐 값을 특정하거나 또는 측정된 신호 파형으로부터 판정된 스큐 조절 값에 따라 실시간으로(on-the-fly) 스큐 값을 조절할 수 있다.Further, according to the burn-in test apparatus and method of the present invention, the operator can specify the skew value during the test without modifying the test program, or perform on-the-fly according to the skew adjustment value determined from the measured signal waveform. You can adjust the skew value.

도 1은 본 발명의 일 실시예에 따른 번인 테스트 장치를 개략적으로 예시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 번인 테스트 장치에서 조절된 스큐 값에 따라 각자 다른 타이밍에 생성되는 신호들을 예시한 파형도이다.
도 3은 본 발명의 일 실시예에 따른 번인 테스트 장치의 스큐 조절 방법을 예시한 순서도이다.
1 is a block diagram schematically illustrating a burn-in test apparatus according to an embodiment of the present invention.
2 is a waveform diagram illustrating signals generated at different timings according to a skew value adjusted in a burn-in test apparatus according to an embodiment of the present invention.
3 is a flowchart illustrating a skew adjustment method of a burn-in test apparatus according to an embodiment of the present invention.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다. For the embodiments of the invention disclosed herein, specific structural and functional descriptions are set forth for the purpose of describing an embodiment of the invention only, and it is to be understood that the embodiments of the invention may be practiced in various forms, The present invention should not be construed as limited to the embodiments described in Figs.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

본 발명의 실시예에서 나타나는 데이터나 정보의 명칭이나 비트 수는 모두 예시적인 것이다.The names and bit numbers of data or information appearing in the embodiments of the present invention are all exemplary.

도 1은 본 발명의 일 실시예에 따른 번인 테스트 장치를 개략적으로 예시한 블록도이다.1 is a block diagram schematically illustrating a burn-in test apparatus according to an embodiment of the present invention.

도 1을 참조하면, 번인 테스트 장치(10)는 대략적으로 알고리즘 패턴 생성(ALPG) 보드(11)와 접속부(13), DUT 트레이(15)와, 오퍼레이터 컴퓨터(17)로 구성될 수 있다.Referring to FIG. 1, the burn-in test apparatus 10 roughly comprises an ALPG board 11 and a connection unit 13, a DUT tray 15, and an operator computer 17.

ALPG 보드(11)는 패턴 발생부(111), 스큐 값 테이블(112), 이벤트 메모리(113), 타이밍 발생부(114), 어드레스 발생부(115), 데이터 발생부(116), 드라이버(117), 측정부(118), 판정부(119), 스큐 조절부(121)를 포함할 수 있다.The ALPG board 11 includes a pattern generating unit 111, a skew value table 112, an event memory 113, a timing generating unit 114, an address generating unit 115, a data generating unit 116, a driver 117 A measuring unit 118, a judging unit 119, and a skew adjusting unit 121. [0034]

패턴 발생부(111)는 테스트 개시와 함께 DUT(16)에 대한 테스트 패턴을 특정하고, 스큐 값 테이블(112)을 참조하여 테스트 패턴들의 스큐 타이밍 셋을 특정하며, 스큐 타이밍 셋이 특정된 테스트 패턴, 즉 테스트 벡터를 이벤트 메모리(113)에 저장한 다음, 테스트 진행 상황에 따라 테스트 패턴을 어드레스 발생부(115) 및 데이터 발생부(116)에 출력할 수 있다.The pattern generator 111 specifies a test pattern for the DUT 16 with the start of the test, specifies a skew timing set of the test patterns by referring to the skew value table 112, The test vector may be stored in the event memory 113 and the test pattern may be output to the address generator 115 and the data generator 116 according to the progress of the test.

구체적으로, 패턴 발생부(111)는 특정 테스트 패턴에 관하여 본래의 타이밍 셋 정보에 스큐 값 테이블(112)에서 읽은 스큐 값을 적용하여 스큐 타이밍 셋을 결정할 수 있다.Specifically, the pattern generator 111 can determine a skew timing set by applying a skew value read from the skew value table 112 to the original timing set information with respect to a specific test pattern.

테스트 패턴은 해당 테스트를 위해 DUT(16)에 입력할 디지털 명령 또는 데이터와 바람직한 예상 출력 데이터를 미리 정해놓은 것이다. 테스트 벡터는 현재 수행하려는 테스트를 위해, 정해진 사이클 동안의 테스트 패턴과 타이밍 셋을 특정한 것이다.The test pattern is a predetermined digital command or data to be input to the DUT 16 for the test and a predetermined expected output data. The test vector specifies the test pattern and timing set for a given cycle for the test that is currently being performed.

타이밍 셋은 다음과 같이 설명될 수 있다. 만약 테스트 사이클을 소정의 시간 간격으로 나누고, 그러한 나뉜 시점에서만 파형이 상승하거나 하강할 수 있다고 단순화한다면, 그러한 시점 즉 에지(edge)의 위치 정보를 특정함으로써 임의의 디지털 파형을 정의할 수 있을 것이다. 타이밍 셋은 테스트 패턴마다 파형이 상승할 에지와 하강할 에지들의 위치 정보를 정의한 것이다. 특정한 테스트 이벤트에서 원하는 파형을 쉽게 성형할 수 있다. 예를 들어, 하나의 테스트 사이클 내에 2048 개의 에지 위치가 지정되어 있고, 그 중에 특정 에지에서 파형이 상승하고 또 다른 특정 에지에서 하강하도록 설정한다면 최대 1024 가지의 파형을 만들어 낼 수 있다. 예를 들어, 연속하는 에지마다 상승과 하강을 반복하게 한다면, 클럭 신호로 쓸 수 있는 파형이 생성될 것이다.The timing set can be described as follows. If we divide the test cycle by a predetermined time interval and simplify that the waveform can only rise or fall at such a split time, any digital waveform can be defined by specifying the position of that point, or edge. The timing set defines the position of the edge where the waveform will rise and the position where the edge will fall for each test pattern. You can easily shape the desired waveform in a specific test event. For example, if you have 2048 edge positions specified in one test cycle, and you set the waveform to rise at a certain edge and fall at another specific edge, up to 1024 waveforms can be generated. For example, if you repeatedly go up and down on each successive edge, a waveform that can be used as a clock signal will be generated.

스큐 타이밍 셋은 이러한 본래의 타이밍 셋에, 스큐에 의한 영향을 줄일 수 있도록, 파형이 상승할 에지와 하강할 에지의 위치 정보를 앞뒤로 스큐 값에 따라 적절하게 이동시켜 새로 생성한 타이밍 셋이다.The skew timing set is a newly generated timing set by appropriately moving the position information of the rising edge and the falling edge of the waveform back and forth in accordance with the skew value so as to reduce the influence of the skew in the original timing set.

스큐 값 테이블(112)은 공정이나 온도, 전압 등의 편차에 의해 DUT(16)에서 발생하는 스큐(skew)를 조절하기 위해 테스트 패턴들과 타이밍 신호들(clock, scan, sync, strobe, tri-state 등)에 적용할 스큐 값들을 저장하고 있다.The skew value table 112 includes test patterns and timing signals (clock, scan, sync, strobe, tri-cross) to adjust the skew generated in the DUT 16 by a process, state, and so on).

예를 들어, 스큐 값 테이블(112)은 타이밍이 특정되어야 하는 신호들의 각각에 관하여 16 단계의 스큐 값 중 어떤 한 단계의 스큐 값을 저장하고 있을 수 있다. 예를 들어 스캔 신호에 관하여 +5 ns의 스큐가 0x7이라는 스큐 값으로 저장될 수 있고, 스트로브 신호에 관하여 +20 ns의 스큐가 0x4라는 스큐 값으로 저장될 수 있다.For example, the skew value table 112 may store skew values of any one of the 16 skew values with respect to each of the signals whose timing is to be specified. For example, a skew value of +5 ns for a scan signal may be stored as a skew value of 0x7, and a skew value of +20 ns for a strobe signal may be stored as a skew value of 0x4.

도 2는 본 발명의 일 실시예에 따른 번인 테스트 장치에서 조절된 스큐 값에 따라 각자 다른 타이밍에 생성되는 신호들을 예시한 파형도이다.2 is a waveform diagram illustrating signals generated at different timings according to a skew value adjusted in a burn-in test apparatus according to an embodiment of the present invention.

도 2를 참조하면, 예시적인 어떤 신호에 관하여, 이벤트 메모리(113)에 40 ns에 상승 에지를 갖고 55 ns에 하강 에지를 갖는 파형이 저장되어 있는 경우에, 스큐 값 테이블(112)에 해당 파형에 관하여 설정된 스큐 값에 따라 해당 파형의 스큐가 조절되는 것이 예시되어 있다.Referring to Figure 2, for some exemplary signals, if a waveform having a rising edge at 40 ns and a falling edge at 55 ns is stored in the event memory 113, the corresponding waveform The skew of the corresponding waveform is adjusted in accordance with the skew value set with respect to the waveform.

도 2의 예에서, 스큐는 본래의 에지를 기준으로 앞뒤로 각각 8 에지까지 16 단계로 조절되며, 스큐 값은 0x0에서 0xF까지 1 바이트의 헥사코드로 스큐 값 테이블(112)에 저장될 수 있다.In the example of FIG. 2, the skew is adjusted in 16 steps back and forth to the 8 edges, respectively, with respect to the original edge, and the skew value can be stored in the skew value table 112 in 1 byte of hexadecimal from 0x0 to 0xF.

이 경우에, 맨 위의 파형은 스큐 값이 0x8의 헥사코드로 설정된 경우로서 조절될 스큐는 0 ns이며, 이벤트 메모리(113)에 저장된 본래의 에지 정보가 변경되지 않은 파형이다.In this case, the top waveform is a case where the skew value is set to a hex code of 0x8, the skew to be adjusted is 0 ns, and the original edge information stored in the event memory 113 is unchanged.

다음 파형은 스큐 값이 0x7의 헥사코드로 설정된 경우로서, 조절될 스큐는 -5 ns이며, 본래의 에지 정보에 대해 각각 -5 ns씩 반영되어 35 ns에 상승 에지를 갖고 50 ns에 하강 에지를 갖는 파형으로 변형된다.The next waveform is set to a hex code of skew value 0x7, where the skew to be adjusted is -5 ns, reflecting -5 ns each for the original edge information to have a rising edge at 35 ns and a falling edge at 50 ns .

그 다음 파형은 스큐 값이 0x6의 헥사코드로 설정된 경우로서, 조절될 스큐는 -10 ns이며, 본래의 에지 정보에 대해 각각 -10 ns씩 반영되어 30 ns에 상승 에지를 갖고 45 ns에 하강 에지를 갖는 파형으로 변형된다.The next waveform is for a skew value of 0x6 hexadecimal. The skew to be adjusted is -10 ns, with -10 ns for each of the original edge information, with a rising edge at 30 ns and a falling edge at 45 ns Lt; / RTI >

그 다음 파형은 스큐 값이 0x9의 헥사코드로 설정된 경우로서, 조절될 스큐는 +5 ns이며, 본래의 에지 정보에 대해 각각 +5 ns씩 반영되어 45 ns에 상승 에지를 갖고 60 ns에 하강 에지를 갖는 파형으로 변형된다.The next waveform is when the skew value is set to a hexadecimal value of 0x9, the skew to be adjusted is +5 ns, reflected by +5 ns each for the original edge information, and has a rising edge at 45 ns and a falling edge at 60 ns Lt; / RTI >

마지막 파형은 스큐 값이 0xA의 헥사코드로 설정된 경우로서, 조절될 스큐는 +10 ns이며, 본래의 에지 정보에 대해 각각 +10 ns씩 반영되어 50 ns에 상승 에지를 갖고 65 ns에 하강 에지를 갖는 파형으로 변형된다.The last waveform is set to a hexa code with a skew value of 0xA. The skew to be adjusted is +10 ns, with +10 ns for each of the original edge information, with a rising edge at 50 ns and a falling edge at 65 ns .

도 1로 다시 돌아가서, 이러한 스큐 값 테이블(112)은 오퍼레이터가 오퍼레이터 컴퓨터(17)를 통해 입력한 스큐 값들을 저장할 수도 있다. 실시예에 따라서는, DUT(16)에 인가되는 각종 신호들의 파형을 측정부(118)에서 측정한 결과에 따라, 스큐 조절부(121)가 조절해야 할 스큐 측정치를 능동적으로 판정하고, 이를 기초로 결정한 스큐 값들을 스큐 값 테이블(112)에 저장할 수도 있다.Returning to Figure 1, this skew value table 112 may store the skew values entered by the operator through the operator computer 17. [ The skew adjusting unit 121 may actively determine the skew measurement value to be adjusted by the measuring unit 118 according to the measurement result of the waveform of various signals applied to the DUT 16, May be stored in the skew value table 112 as shown in FIG.

이벤트 메모리(113)는 패턴 생성부(111)에서 생성된 테스트 벡터를 저장한다. The event memory 113 stores the test vector generated by the pattern generation unit 111. [

타이밍 발생부(114)는 스큐가 조절된 타이밍 셋 정보를 기초로 생성되어 이벤트 메모리(113)에 저장된 테스트 벡터에 따라, DUT(16)를 위한 클럭 신호들과 기타 제어 신호들을 비롯한 타이밍 신호들을 순차적으로 생성할 수 있다. The timing generator 114 generates timing signals based on the skew-adjusted timing set information and timing signals including the clock signals for the DUT 16 and other control signals in accordance with a test vector stored in the event memory 113 Can be generated.

어드레스 발생부(115)와 데이터 발생부(116)는 패턴 발생부(111)에서 지시하는 테스트 패턴 및 타이밍 발생부(114)의 타이밍 신호에 따라, 실제 DUT(16) 내부의 임의의 메모리 공간에 인가하기 위해 필요한 어드레스 정보와 해당 어드레스에 저장할 입력 데이터를 정해진 타이밍에 맞춰 생성할 수 있다.The address generating unit 115 and the data generating unit 116 are connected to an arbitrary memory space in the actual DUT 16 in accordance with the test pattern instructed by the pattern generating unit 111 and the timing signal of the timing generating unit 114 It is possible to generate the address information necessary for applying and the input data to be stored in the address at a predetermined timing.

드라이버(117)는 타이밍, 어드레스 및 데이터가 모두 결정되어 DUT(16)에 인가될 준비가 된 상태에서, DUT(16)의 전기적 특성에 맞게 전압 및 전류를 구동함으로써 바람직한 파형의 신호를 DUT(16)에 인가한다. 예를 들어, DUT에 따라서 동작 전압이나 전류가 다를 수 있고, 신호 전달 방식도 예를 들어 차동 신호 또는 싱글엔디드 신호라든가, NRZ(none return to zero) 또는 RZ(return to zero)와 같이 전혀 다를 수 있으며, 데이터가 전송되지 않는 동안에 해당 전송선의 상태가 터미네이션 또는 하이 임피던스로 될 수 있다. 드라이버(117)는 이러한 DUT(16)의 전기적 규격에 따라 적절한 신호 파형을 형성하고 전송선 상태를 결정할 수 있다.The driver 117 drives a signal of a desired waveform to the DUT 16 by driving voltages and currents in accordance with the electrical characteristics of the DUT 16 in a state where both the timing, address, and data are determined and ready to be applied to the DUT 16. [ . For example, depending on the DUT, the operating voltage or current may be different and the signaling scheme may be quite different, such as differential signal or single-ended signal, NRZ (none return to zero), or RZ And the state of the transmission line may be terminated or high impedance while data is not being transmitted. The driver 117 can form an appropriate signal waveform and determine the transmission line state according to the electrical specifications of this DUT 16. [

드라이버(117)에서 구동한 어드레스와 입력 데이터 및 타이밍 신호는 접속부(13)를 통해 DUT 트레이(15)에 인가되고, 최종적으로 DUT(16)에 인가된다. 드라이버(117), 접속부(13)와 DUT 트레이(15)는 채널마다 별도로 구성될 수 있다.The address, input data, and timing signal driven by the driver 117 are applied to the DUT tray 15 via the connection 13 and finally applied to the DUT 16. [ The driver 117, the connection unit 13, and the DUT tray 15 may be separately configured for each channel.

접속부(13)는 접속 커넥터, 케이블, 하이 픽스(Hi-Fix) 보드 등을 포함하며, ALPG 보드(11)와 DUT 트레이(15) 사이에 전기적 신호들의 신뢰성 있는 교환을 보장할 수 있다.The connection unit 13 includes a connection connector, a cable, a Hi-Fix board, and the like, and can ensure reliable exchange of electrical signals between the ALPG board 11 and the DUT tray 15.

DUT 트레이(15)는 다수의 DUT들(16)을 기계적으로 고정하고 각 DUT(16)에 적정한 전원과 테스트를 위한 신호들을 인가할 수 있도록 제작된다.The DUT tray 15 is fabricated to mechanically secure a plurality of DUTs 16 and to apply appropriate power and signals to the respective DUTs 16 for testing.

측정부(118)는 DUT(16)가 인가된 어드레스와 입력 데이터 및 타이밍 신호에 따라 동작한 결과를 독출할 수 있다. 예를 들어, DUT(16)가 메모리의 일종에 속하는 반도체 장치라면, 측정부(118)는 테스트 패턴에 의해 액세스된 어드레스들에 저장된 데이터를 읽어들일 수 있다.The measurement unit 118 can read out the result of operation in accordance with the address to which the DUT 16 is applied, the input data, and the timing signal. For example, if the DUT 16 is a semiconductor device belonging to a kind of memory, the measuring unit 118 can read the data stored in the addresses accessed by the test pattern.

판정부(119)는 측정부(118)에서 DUT(16)로부터 읽어들인 데이터를, 테스트 패턴 내의 바람직한 결과 데이터와 비교함으로써, DUT(16) 내의 특정 어드레스에 상응하는 회로 소자의 불량 여부를 판정할 수 있다.The judging unit 119 judges whether the circuit element corresponding to the specific address in the DUT 16 is defective by comparing the data read from the DUT 16 by the measuring unit 118 with the desired result data in the test pattern .

한편, 측정부(118)는 DUT(16)에 인가되는 어드레스와 입력 데이터 및 타이밍 신호들의 파형도 검출할 수 있는데, 예를 들어, 스트로브(strobe) 신호가 다른 신호들보다 늦게 인가되는 것으로 검출되었다면, 이러한 검출 결과에 따라 스큐 조절부(121)가 스트로브 신호의 스큐 값을 조절하고 이를 스큐 값 테이블(112)에 저장함으로써, 스트로브 신호의 타이밍이 다른 신호들의 타이밍과 일치하게 될 수 있다.On the other hand, the measuring unit 118 can also detect the address applied to the DUT 16 and the waveform of the input data and the timing signals. For example, if it is detected that the strobe signal is applied later than the other signals The skew adjusting unit 121 adjusts the skew value of the strobe signal according to the detection result and stores the skew value in the skew value table 112 so that the timing of the strobe signal coincides with the timing of the other signals.

오퍼레이터 컴퓨터(17)는 DUT의 종류에 따라 테스트 프로그램을 변경하거나 ALPG 보드(11) 내의 각종 구성요소들을 구현하기 위한 프로그래머블 프로세서들을 프로그래밍할 수 있고, 특히 스큐 값 테이블(112) 내에 스큐 값들을 특정할 수 있다.The operator computer 17 may program the programmable processors to modify the test program or implement various components within the ALPG board 11 depending on the type of the DUT and may in particular determine the skew values in the skew value table 112 .

도 3은 본 발명의 일 실시예에 따른 번인 테스트 장치의 스큐 조절 방법을 예시한 순서도이다.3 is a flowchart illustrating a skew adjustment method of a burn-in test apparatus according to an embodiment of the present invention.

도 3을 참조하면, 번인 테스트 장치(10)는 단계(S31)에서, DUT(16)에 인가할 특정 테스트 패턴에 관하여 조절이 필요한 스큐 값들을 스큐 값 테이블(112)에 저장한다.Referring to FIG. 3, in step S31, the burn-in test apparatus 10 stores, in the skew value table 112, skew values necessary to be adjusted with respect to a specific test pattern to be applied to the DUT 16. [

단계(S32)에서, 특정 테스트 패턴에 관하여 본래의 타이밍 셋에 스큐 값 테이블(112)에서 참조한 스큐 값을 적용하여 조절한 스큐 타이밍 셋을 해당 테스트 패턴을 위한 타이밍 셋으로 결정한다. In step S32, the skew timing set adjusted by applying the skew value referenced in the skew value table 112 to the original timing set with respect to the specific test pattern is determined as the timing set for the test pattern.

단계(S33)에서, 해당 테스트 패턴과 타이밍 셋에 기초하여 테스트 벡터를 생성 및 저장한다.In step S33, a test vector is generated and stored based on the test pattern and the timing set.

단계(S34)에서, 테스트 벡터에 따라 타이밍 신호, 어드레스 및 입력 데이터를 생성하여 DUT에 인가한다.In step S34, a timing signal, address, and input data are generated in accordance with the test vector and applied to the DUT.

선택적인 단계(S35)에서, 생성된 타이밍 신호, 어드레스 및 입력 데이터에 관하여 검출된 파형에서 측정된 스큐 측정치에 따라 스큐 값을 결정하고 스큐 값 테이블(112)에 저장한다.In an optional step S35, a skew value is determined according to the skew measurement measured in the detected waveform with respect to the generated timing signal, address, and input data, and stored in the skew value table 112. [

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명이 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이와 균등하거나 또는 등가적인 변형 모두는 본 발명 사상의 범주에 속한다 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, Modification is possible. Accordingly, the spirit of the present invention should be understood only in accordance with the following claims, and all of the equivalent or equivalent variations will fall within the scope of the present invention.

10 번인 테스트 장치 11 ALPG 보드
111 패턴 발생부 112 스큐 값 테이블
113 이벤트 메모리 114 타이밍 발생부
115 어드레스 발생부 116 데이터 발생부
117 드라이버 118 측정부
119 판정부 121 스큐 조절부
13 접속부 15 DUT 트레이
16 DUT 17 오퍼레이터 컴퓨터
Test device with 10 times 11 ALPG board
111 pattern generating unit 112 skew value table
113 event memory 114 timing generator
115 address generator 116 data generator
117 Driver 118 Measuring section
119 judgment section 121 skew control section
13 Connection 15 DUT tray
16 DUT 17 Operator Computer

Claims (6)

테스트 패턴들에 관하여 조절하고자 하는 스큐 값들을 저장하는 스큐 값 테이블;
테스트의 진행 상황에 따라 테스트 대상 반도체 장치(DUT)에 입력할 테스트 패턴을 특정하고, 상기 테스트 패턴에 관하여 본래의 타이밍 셋 정보에 상기 스큐 값 테이블에서 읽은 스큐 값을 적용하여 상기 테스트 패턴을 위한 타이밍 셋으로 특정하며, 상기 특정된 테스트 패턴과 타이밍 셋에 기초하여 테스트 벡터를 생성하는 패턴 발생부;
상기 테스트 벡터를 저장하는 이벤트 메모리;
상기 특정된 타이밍 셋에 따라 타이밍 신호를 생성하는 타이밍 발생부;
상기 타이밍 신호와 상기 테스트 패턴에 따라 임의의 어드레스를 발생시키는 어드레스 발생부;
상기 타이밍 신호와 상기 테스트 패턴에 따라 상기 임의의 어드레스에 저장할 입력 데이터를 발생시키는 데이터 발생부; 및
상기 타이밍 신호와 상기 발생한 어드레스에 기초하여 상기 입력 데이터를 상기 DUT에 인가하는 드라이버를 포함하는 번인 테스트 장치.
A skew value table storing skew values to be adjusted with respect to the test patterns;
A test pattern to be inputted to the semiconductor device under test (DUT) is specified according to the progress of the test, a skew value read from the skew value table is applied to the original timing set information with respect to the test pattern, A pattern generator for generating a test vector based on the specified test pattern and the timing set;
An event memory for storing the test vector;
A timing generator for generating a timing signal according to the specified timing set;
An address generator for generating an arbitrary address according to the timing signal and the test pattern;
A data generator for generating input data to be stored in the arbitrary address according to the timing signal and the test pattern; And
And a driver for applying the input data to the DUT based on the timing signal and the generated address.
삭제delete 청구항 1에 있어서, 상기 드라이버에서 상기 DUT로 인가되는 신호들의 파형 특성을 측정하는 측정부; 및
상기 측정된 파형 특성에 기초하여 특정 신호에 관하여 조절되어야 할 스큐 값을 결정하는 스큐 조절부를 더 포함하는 것을 특징으로 하는 번인 테스트 장치.
The apparatus of claim 1, further comprising: a measurement unit for measuring a waveform characteristic of signals applied to the DUT by the driver; And
And a skew adjusting unit for determining a skew value to be adjusted with respect to a specific signal based on the measured waveform characteristics.
테스트의 진행 상황에 따라 테스트 대상 반도체 장치(DUT)에 입력할 테스트 패턴을 특정하고, 테스트 패턴들에 관하여 조절하고자 하는 스큐 값들이 저장된 스큐 값 테이블로부터 상기 테스트 패턴들에 상응하는 스큐 값들을 참조하여 상기 테스트 패턴들의 타이밍 셋을 특정하며, 상기 특정된 테스트 패턴과 타이밍 셋에 기초하여 테스트 벡터를 생성하고, 상기 테스트 벡터에 따라 타이밍 신호, 어드레스 및 입력 데이터를 생성하여 출력하는 알고리즘 패턴 생성 보드;
DUT들을 전기적 및 기계적으로 고정하는 DUT 트레이; 및
상기 출력된 타이밍 신호, 어드레스 및 입력 데이터를 상기 DUT 트레이에 전달하는 접속부를 포함하는 번인 테스트 장치.
A test pattern to be input to the semiconductor device under test (DUT) is specified according to the progress of the test, skew values corresponding to the test patterns are referred to from a skew value table storing skew values to be adjusted with respect to the test patterns An algorithm pattern generation board for specifying a timing set of the test patterns, generating a test vector based on the specified test pattern and the timing set, and generating and outputting a timing signal, an address, and input data according to the test vector;
A DUT tray for electrically and mechanically fixing the DUTs; And
And a connection for transmitting the output timing signal, address, and input data to the DUT tray.
테스트 대상 반도체 장치(DUT)에 인가할 테스트 패턴들에 관하여 조절이 필요한 스큐 값들을 스큐 값 테이블에 저장하는 단계;
상기 테스트 패턴에 관하여 본래의 타이밍 셋에 상기 스큐 값 테이블에서 참조한 스큐 값을 적용하여 조절한 스큐 타이밍 셋을 상기 테스트 패턴을 위한 타이밍 셋을 특정하는 단계;
상기 테스트 패턴과 특정된 타이밍 셋에 기초하여 테스트 벡터를 생성하고 저장하는 단계; 및
상기 테스트 벡터에 따라 타이밍 신호, 어드레스 및 입력 데이터를 생성하여 DUT에 인가하는 단계를 포함하는 번인 테스트 장치의 스큐 조절 방법.
Storing in a skew value table skew values that need adjustment with respect to test patterns to be applied to a semiconductor device under test (DUT);
Determining a timing set for the test pattern by setting a skew timing set adjusted by applying a skew value referenced in the skew value table to an original timing set with respect to the test pattern;
Generating and storing a test vector based on the test pattern and the specified timing set; And
Generating a timing signal, an address, and input data according to the test vector, and applying the generated timing signal, address, and input data to the DUT.
청구항 5에 있어서,
상기 생성된 타이밍 신호, 어드레스 및 입력 데이터에 관하여 검출된 파형에서 측정된 스큐 측정치에 따라 조절이 필요한 스큐 값을 결정하여 상기 스큐 값 테이블에 저장하는 단계를 더 포함하는 것을 특징으로 하는 번인 테스트 장치의 스큐 조절 방법.
The method of claim 5,
Determining a skew value to be adjusted according to the skew measurement value measured in the detected waveform with respect to the generated timing signal, address, and input data, and storing the skew value in the skew value table. How to adjust skew.
KR1020110108157A 2011-10-21 2011-10-21 Tdbi facility capable of controlling skew and method thereof KR101406834B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110108157A KR101406834B1 (en) 2011-10-21 2011-10-21 Tdbi facility capable of controlling skew and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110108157A KR101406834B1 (en) 2011-10-21 2011-10-21 Tdbi facility capable of controlling skew and method thereof

Publications (2)

Publication Number Publication Date
KR20130043947A KR20130043947A (en) 2013-05-02
KR101406834B1 true KR101406834B1 (en) 2014-06-18

Family

ID=48656580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110108157A KR101406834B1 (en) 2011-10-21 2011-10-21 Tdbi facility capable of controlling skew and method thereof

Country Status (1)

Country Link
KR (1) KR101406834B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102548884B1 (en) 2022-10-25 2023-06-28 (주)디지털프론티어 Pin connecting structure for test during burn-in apparatus of semiconductor manufacturing process

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369853U (en) * 1989-11-10 1991-07-11
JPH0350391B2 (en) * 1988-10-20 1991-08-01 Sumitomo Wiring Systems
JPH0766043B2 (en) * 1984-09-07 1995-07-19 メガテスト コーポレーシヨン Automatic test equipment and method
KR100736673B1 (en) * 2006-08-01 2007-07-06 주식회사 유니테스트 Tester for testing semiconductor device
JP7066043B2 (en) * 2018-09-11 2022-05-12 エフ.ホフマン-ラ ロシュ アーゲー Cartridge with liquid pack

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766043B2 (en) * 1984-09-07 1995-07-19 メガテスト コーポレーシヨン Automatic test equipment and method
JPH0350391B2 (en) * 1988-10-20 1991-08-01 Sumitomo Wiring Systems
JPH0369853U (en) * 1989-11-10 1991-07-11
KR100736673B1 (en) * 2006-08-01 2007-07-06 주식회사 유니테스트 Tester for testing semiconductor device
JP7066043B2 (en) * 2018-09-11 2022-05-12 エフ.ホフマン-ラ ロシュ アーゲー Cartridge with liquid pack

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102548884B1 (en) 2022-10-25 2023-06-28 (주)디지털프론티어 Pin connecting structure for test during burn-in apparatus of semiconductor manufacturing process

Also Published As

Publication number Publication date
KR20130043947A (en) 2013-05-02

Similar Documents

Publication Publication Date Title
US6105157A (en) Salphasic timing calibration system for an integrated circuit tester
JP2019082482A (en) Calibration device
JP2009204329A (en) Circuit board inspecting system and inspection method
WO2005098868A1 (en) Test apparatus, phase adjusting method and memory controller
WO2001063311A2 (en) Method and system for wafer and device-level testing of an integrated circuit
WO2001013136A1 (en) Method for correcting timing for ic tester and ic tester having correcting function using the correcting method
US7782064B2 (en) Test apparatus and test module
KR100736680B1 (en) Method for calibrating semiconductor device tester
JP2011172208A (en) Output apparatus and test apparatus
US10996272B2 (en) One-shot circuit
JP4948421B2 (en) Test apparatus, adjustment apparatus, adjustment method, and adjustment program
KR101329594B1 (en) Calibration device
KR101348425B1 (en) Device for timing calibration of automatic test equipment
KR101406834B1 (en) Tdbi facility capable of controlling skew and method thereof
JP2020128977A (en) Device and method for automatically testing electronic device
JP2007024524A (en) Testing device, control method, and control program
KR102632401B1 (en) Signal Timing Adjustment
JP2014074622A (en) Tester and method of obtaining test conditions
US20150293828A1 (en) Testing apparatus, testing system and testing method thereof
JP2000352578A (en) Timing calibration method for ic test device and ic test device using this timing calibration method
TWM458558U (en) Control interface for testing system
JP2003344507A (en) Method and equipment for testing semiconductor device
JP2005221433A (en) Testing device
US7092827B2 (en) Edge placement accuracy of signals generated by test equipment
WO2010069349A1 (en) Apparatus for determining a compensation parameter for compensating a signal level change of a test signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170516

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190528

Year of fee payment: 6