KR101405387B1 - 표시 구동 장치 - Google Patents

표시 구동 장치 Download PDF

Info

Publication number
KR101405387B1
KR101405387B1 KR1020070117788A KR20070117788A KR101405387B1 KR 101405387 B1 KR101405387 B1 KR 101405387B1 KR 1020070117788 A KR1020070117788 A KR 1020070117788A KR 20070117788 A KR20070117788 A KR 20070117788A KR 101405387 B1 KR101405387 B1 KR 101405387B1
Authority
KR
South Korea
Prior art keywords
pull
switching element
bit
output
scan driver
Prior art date
Application number
KR1020070117788A
Other languages
English (en)
Other versions
KR20080045632A (ko
Inventor
카즈히로 마츠나미
히데토 고바야시
마코토 타나카
Original Assignee
후지 덴키 가부시키가이샤
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 가부시키가이샤, 엘지전자 주식회사 filed Critical 후지 덴키 가부시키가이샤
Publication of KR20080045632A publication Critical patent/KR20080045632A/ko
Application granted granted Critical
Publication of KR101405387B1 publication Critical patent/KR101405387B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명의 목적은 PDP 등을 주사 구동하는 표시 구동 장치에 있어서, 고속의 스캔 동작이 가능하고, 칩 사이즈를 작게 할 수 있고, 저비용화를 도모할 수 있음과 동시에, 커플링(coupling)의 문제가 없도록 하는 것이다.
본 발명의 표시 구동 장치는 제 1 구동 전압(VDH) 공급 라인에 접속되며 모든 비트에 공용인 풀-업(pull-up) 스위칭 소자(Nu)와, 풀-업 스위칭 소자(Nu)와 비트마다의 구동 전압 출력 단자와의 사이에 접속된 비트마다의 다이오드(D1 ~ DN)와, 제 2 구동 전압(GND) 공급 라인과 비트마다의 구동 전압 출력 단자와의 사이에 각각 접속된 비트 마다의 풀-다운(pull-down) 스위칭 소자(Nd1 ~ NdN)와, 제 1 구동 전압 공급 라인과 풀-다운 스위칭 소자(Nd1 ~ NdN)와의 사이에 접속된 비트마다의 저항 소자(R1 ~ RN)를 구비한다.

Description

표시 구동 장치{DISPLAY DRIVING DEVICE}
본 발명은 플라즈마 디스플레이 패널(이하 PDP라 함) 등의 표시 패널을 주사 구동하는 표시 구동 장치에 관한 것으로, 특히 집적 회로화된 표시 구동 장치에 관한 것이다.
희가스(rare gas)의 플라즈마 방전에 수반되는 매트릭스 전극 교점에서의 발광을 이용하는 PDP는, 스캔 드라이버와 데이터 드라이버에 의해 각각 선택된 행 전극과 열 전극의 교점에서 발광이 행해진다. 도 7은 이와 같은 PDP에서의 종래의 스캔 드라이버 IC의 구성을 도시하는 블록도이다.
스캔 드라이버 IC는 다수의 단위회로(출력회로)를 구비하고 있으며, 상기 단위 회로 또는 그 출력을 비트(bit)라 칭한다. 스캔 드라이버 IC의 데이터 단자로부터 입력된 스캔 데이터(DATA)는 클록 신호(CLK)로 동기하여 시프트 레지스터(SR1 ~ SRN)(N은 정수)에 도면의 화살표 방향으로 전송된다. i번째의 비트(i = 1 ~ N)는 선택회로(SEi) 레벨 시프터(LSi), H(high) 사이드 풀-업 스위칭 소자(Nui) 및 L(Low) 사이드의 풀-다운 스위칭 소자(Ndi)를 구비하고 있으며, 비트 출력(Do1 ~ DoN)이 얻어진다. 선택회로(SEi)는, 표시 모드 동작이나 기입 모드 동 작의 선택 및 전환을 수행하며, 풀-업 스위칭 소자(Nui)와 풀-다운 스위칭 소자(Ndi)가 동시에 턴 온(turn on) 되지 않도록 지연 시간(데드 타임(dead time))의 제어를 실행한다.
도 8은 상기 스캔 드라이버 IC에서의 1 비트에 대한 출력회로의 구성을 도시하는 도면이다. 풀-업 스위칭 소자(Nu) 및 풀-다운 스위칭 소자(Nd)에는 IGBT가 사용되지만, IGBT에 한정되지 않는다. Ci는 부하용량을 나타낸다.
시프트 레지스터(SR1 ~ SRN)에서 Si에 전송된 데이터가 H 레벨인 경우에는, 풀-다운 스위칭 소자(Ndi)가 턴 온 되어 출력(Doi)이 L 레벨로 되고, SRi에 전송된 데이터가 L 레벨인 경우는, 풀-업 스위칭 소자(Nui)가 턴 온 되어 출력(Doi)이 H 레벨로 된다. 그리고, 스캔 모드인 경우는 도 9에 도시한 바와 같이, N 비트의 출력(Doi)(i = 1 ~ N)에서, L 레벨의 출력이 순차 출력된다. 도 9는 종래의 스캔 드라이버 IC의 동작을 나타내는 타이밍 챠트이다. 출력(Doi)이 L레벨인 경우, PDP에 대응하는 행이 선택된다.
그러나, 최근에 있어서는, PDP 텔레비전의 저가격화에 따라 상기 스캔 드라이버 IC도 엄격하게 비용 감소가 요구되어 왔다. 상기 스캔 드라이버 IC의 비용을 낮추는데는, 칩 사이즈를 축소하는 것이 유효하다. 그래서, H 사이드 풀-업 스위칭 소자(Nu1 ~ NuN)를 저항 소자(R1 ~ RN)로 치환(replace)하는 것이 제안되어 있다. 도 10은 그와 같은 종래의 다른 스캔 드라이버 IC의 구성을 도시하는 블록도이다. 또한, 도 11은 도 10의 스캔 드라이버 IC에서의 1 비트에 대한 출력 회로의 구성을 도시한다.
풀-업 스위칭 소자(Nui)를 저항 소자(Ri)로 치환함으로써, H 사이드 풀-업 스위칭 소자(Nui)가 제거되기 때문에, 그것을 구동하는 레벨 시프터(LSi)도 불필요하게 되고, 생략될 수 있다. 스캔 드라이버 IC의 경우, 대략 5V의 로직 신호를 대략 120V의 고압 신호로 변환하는 레벨 시프터(LS1 ~ LSN)의 차지하는 총 면적은 전체의 15% 정도로 되기 때문에, 상기 레벨 시프터(LS1 ~ LSN)의 생략은 비용 감소에 유효하다.
또한, 그 외에도 상기와 같은 표시 구동 장치에 있어서, 대전류의 선-순차(line-sequential) 구동을 위한 구동 전압 공급 회로의 칩 사이즈를, 특별한 회로 소자나 프로세스를 필요로 하지 않고 감소시키기 위해, 도 11의 저항 소자(Ri)를 다이오드(Di)로 치환하고, 다이오드(Di)의 캐소드(cathode)를 풀-다운 스위칭 소자(Ndi)에 접속함과 동시에, 복수의 다이오드의 애노드를 공통 접속하여 그 접속점과 구동전압 VDH 사이에 풀-업 PMOS 트랜지스터를 설치한 것이 제안되어 있다(예컨대, 특허문헌 1 참조).
특허문헌 1 일본 특허 공개 공보 2005-129121호
그러나, 상기와 같은 PDP를 표시하는 종래의 표시 구동 장치에 있어서는, H 사이드 풀-업 스위칭 소자(Nui)를 저항 소자(Ri)로 치환한 경우, 출력의 상승시에 그 저항 소자(Ri)를 통해 부하용량(Ci)에 충전을 행하기 때문에(도 11의 파선 화살표 참조), 도 12에 도시한 바와 같이, 저항 소자(Ri)의 값이 높으면 출력(도 11에서는 Do1으로서 나타냄)의 상승 시간이 길어진다는 문제가 있다. 도 12는 종래의 스캔 드라이버 IC에서의 출력 파형을 도시한다. 도 12의 A는 도 8에 도시하는 회로의 출력 파형, B, C는 도 11에 도시하는 회로의 출력 파형을 나타내며; B는 저항 소자(Ri)의 값이 0.7kΩ인 경우, C는 저항 소자(Ri)의 값이 그 이상으로 큰 경우이다.
스캔 드라이버 IC의 경우, PDP의 사양으로 인해 고속의 스캔 동작이 필요하기 때문에, 출력 상승 시간은 대략 300ns 이내로 유지되어야 한다. 도 8에 도시하는 종래의 회로에서는, L 사이드 풀-다운 스위칭 소자(Ndi)가 대략 50ns의 하강 시간을 가능하게 하는 구동 용량을 갖고, H 사이드 풀-업 스위칭 소자(Nui)는 대략 150ns의 상승 시간을 가능하게 하는 구동 용량을 갖는다. 그러나, 도 11에 도시하는 종래의 회로에서는, 상승 시간을 약 300ns 이내로 유지하기 위해서는 저항 소자(Ri)의 값을 0.7kΩ 정도로 할 필요가 있고, 이 경우 출력이 L 레벨인 경우에 VDH 및 GND 사이에 큰 관통 전류가 흐르게 된다. 이러한 관통 전류는 VDH = 120V로 대략 170mA로도 이루어지기 때문에, 전류 소모로서도, 또한 관통 전류에 의해 발생하는 발열로서도, PDP의 사양상 큰 문제가 된다.
또한, 특허문헌 1에 도시되어 있는 것은, 단락 [0052]에 기재되어 있는 바와 같이, 하나의 표시 동작 주기에서, 다수(출력 구동부의 총수(위의 N에 상당)의 1/4로부터 1을 뺀 수)의 출력 구동부에서, 도 8 및 도 11의 Nui, Ndi에 상당하는 트랜지스터가 양쪽을 턴 오프하여 하이 출력 임피던스의 상태로 되어버린다. 또한, "직전의 VH 전압을 유지하는"이라고 기재되어 있다. 이것은 출력단에 부수하는 기생용량에 의해 VH가 유지되어 있다는 것이고, 본질적으로는 위험한 상황으로, 노이즈에 약한 상태로 되고; 인접 소자가 턴 온 되어 대전류가 흐른 경우에 커플링(크로스 토크)의 문제가 발생하고, PDP 표시 품질에 악영향을 받을 우려가 있다.
또한, 단락 [0071]에는 "동시각에서 보면, ...커플링의 영향을 받기 쉽게 된다는 문제가 있다"라고 되어 있으므로, 제어 계통수가 감소되는 것이 기재되어 있지만, 계통수를 증가시켜도, 본질적으로 커플링의 영향을 감소시킨다는 의미는 아니다. 특히, PDP는 대화면화가 진행되고, 인접 소자에 흐르는 전류도 커지는 경향이 있어, 커플링의 영향이 무시될 수 없다.
본 발명은, 이와 같은 점을 감안하여 이루어진 것으로, 고속의 스캔 동작이 가능하고, 칩 사이즈를 작게 할 수 있고, 저비용화를 도모할 수 있음과 동시에, 커플링의 문제도 없는 표시 구동 장치를 제공하는 것을 목적으로 한다.
본 발명에서는 상기 과제를 해결하기 위해, 표시 패널을 주사 구동하는 표시 구동 장치에 있어서, 제 1 구동 전압 공급 라인에 접속된, 각각이 상기 표시 구동 장치의 단위 회로인 모든 비트에 공용인 풀-업 스위칭 소자와, 상기 풀-업 스위칭 소자와 각 비트의 구동 전압 출력 단자와의 사이에 접속된, 비트마다의 다이오드와, 제 2 구동 전압 공급 라인과 상기 각 비트의 구동 전압 출력 단자와의 사이에 접속된, 비트마다의 풀-다운 스위칭 소자와, 상기 제 1 구동 전압 공급 라인과 상기 풀-다운 스위칭 소자와의 사이에 접속된, 비트마다의 저항 소자를 구비한 것을 특징으로 하는 표시 구동 장치가 제공된다.
본 발명의 표시 구동 장치는, 각 비트에 공용인 풀-업 스위칭 소자를 이용하고, 각 비트에 대한 출력을 상승시킬 때에, 상기 풀-업 스위칭 소자를 단시간 동안 턴 온 시키고, 출력이 상승하면 저항 소자를 이용하여 H(하이) 출력을 유지하기 때문에, 고속의 스캔 동작이 가능하고, 칩 사이즈를 작게 할 수 있어, 저비용화를 도모할 수 있음과 동시에, 커플링의 문제도 없다는 이점이 있다.
이하, 본 발명의 양태를 도면을 참조하여 설명한다.
도 1은 본 발명의 제 1 양태의 스캔 드라이버 IC의 구성을 도시하는 블록도이다. 상기 스캔 드라이버 IC는, 도시하지 않은 데이터 드라이버 IC와 함께 PDP를 구동하는 표시 구동 장치를 구성하는 것이다.
상기의 스캔 드라이버 IC는 다수의 단위 회로(출력 회로)를 포함하고; 상기 단위 회로 또는 그 출력을 비트(bit)라 칭한다. 스캔 드라이버 IC의 데이터 단자로부터 입력된 데이터는 클록 신호에 동기하여 시프트 레지스터(SR1 ~ SRN)에 도면 의 화살표 방향으로 전송된다. 또한, i번째의 비트(i = 1 ~ N)는 선택 회로(SEi), 저항 소자(Ri), 다이오드(Di), L 사이드 풀-다운 스위칭 소자(Ndi)를 포함하고; 비트마다의 출력(Do1 ~ DoN)이 얻어진다. 또한, 각 비트에 공용(공통)인 H 사이드 풀-업 스위칭 소자(Nu)와, 레벨 시프터(LS)와, 선택 회로(SE)가 포함된다. 선택 회로(SE, SEi)는, 표시 모드 동작이나 기입 모드 동작의 선택 및 전환을 행함과 동시에, 풀-업 스위칭 소자(Nu)와 풀-다운 스위칭 소자(Ndi)가 동시에 온 되지 않도록, 풀-업 스위칭 소자(Nu)가 턴 오프된 후에 풀-다운 스위칭 소자(Ni)가 턴 온 되도록 제어한다.
도 2는 제 1 양태의 스캔 드라이버 IC에서의 출력 회로의 구성을 도시한다. 각 비트에 공용인 풀-업 스위칭 소자(Nu)는, 제 1 구동 전압(VDH)에 접속된 제 1 구동 전압 공급 라인에 접속되고, 상기 풀-업 스위칭 소자(Nu)와 각 비트의 구동 전압 출력 단자와의 사이에 비트마다의 다이오드(D1 ~ DN)가 접속되어 있다. 또한, 비트마다의 풀-다운 스위칭 소자(Nd1 ~ NdN)는, 제 2 구동 전압(GND)이 공급되는 제 2 구동 전압 공급 라인과 각 비트의 구동 전압 출력 단자와의 사이에 접속되고; 상기 비트마다의 풀-다운 스위칭 소자(Nd1 ~ NdN)와 제 1 구동 전압 공급 라인과의 사이에 비트마다의 저항 소자(R1 ~ RN)가 접속되어 있다.
상기 풀-업 스위칭 소자(Nu) 및 풀-다운 스위칭 소자(Nd1 ~ NdN)에는 IGBT가 사용되지만, IGBT에 한정되는 것은 아니다. C1 ~ CN은 각 비트의 부하용량을 나타낸다.
시프트 레지스터(SR1 ~ SRN)에서 SRi(i = 1 ~ N)에 전송된 스캔 데이터가 H 레벨인 경우는, 풀-다운 스위칭 소자(Ndi)가 턴 온 되며 출력(Doi)은 L 레벨로 되고, SRi에 전송된 스캔 데이터가 L 레벨인 경우는, 풀-업 스위칭 소자(Nu)가 턴 온 되며 출력(Do1 ~ DoN)이 H 레벨로 된다. 그리고, 스캔 모드의 경우는, N 비트의 출력(DOi(i = 1 ~ N))에 있어서, L 레벨이 순차적으로 출력된다(스캔 데이터 레벨과 풀-다운 스위칭 소자(Ndi) 및 풀-업 스위칭 소자(Nu)의 온-오프의 관계가 역이어도 무방하다; 역의 경우는 시프트 레지스터(SR1 ~ SRN)에서 스캔 데이터로서 L 레벨이 순차 전송될 수 있다).
풀-업 스위칭 소자(Nu)는, 구동 전압 출력 단자의 출력(Do1 ~ DoN)을 제어하는 시프트 레지스터(SR1 ~ SRN)의 클록 신호에 동기하여 동작하고; 턴 온 시간은 클록 주파수에 의존하지 않고, 대략 200ns로 일정하다. 풀-업 스위칭 소자(Nu) 및 풀-다운 스위칭 소자(Ndi)는, 시프트 레지스터(SR1 ~ SRN)의 SRi에 스캔 데이터가 있는 경우에 동작한다.
제 1 양태의 스캔 드라이버 IC에 있어서는, 각 비트의 출력 상승 에지에서 공용 풀-업 스위칭 소자(Nu)를 턴 온 시킴으로써, 출력 상승 시간이 단축될 수 있다. 또한, 출력의 상승시의 부하 용량(C1 ~ CN)을 충전하기 위해 공용의 풀-업 스위칭 소자(Nu)가 사용되기 때문에, 저항 소자(R1 ~ RN)의 값이 증가될 수 있고, 전류 소모가 억제될 수 있다. 또한, 각 비트의 레벨 시프터가 불필요하게 되기 때문에, 칩 사이즈를 축소할 수 있다.
즉, 제 1 양태에서는, 도 10, 도 11에 도시하는 종래의 회로에 모든 비트에 공용인 풀-업 스위칭 소자(Nu), 레벨 시프터(LS) 및 선택 회로(SE)를 부가하고, 풀 -업 스위칭 소자(Nu)(의 이미터)와 각 구동 전압 출력 단자와의 사이에 다이오드(D1 ~ DN)가 접속되어 있다. 다이오드(D1 ~ DN)의 총 면적은 도 7에 도시하는 종래의 집적 회로에서의 칩 면적의 대략 2%이고, 레벨 시프터(도 7의 LS1 ~ LSN)의 총면적보다 훨씬 작고, 이것을 새롭게 접속해도 충분히 칩 사이즈의 축소화를 도모할 수 있다. 또한, 공용 풀-업 스위칭 소자(Nu), 레벨 시프터(LS), 선택 회로(SE)는 그 배치 장소에 큰 제약이 없고, 칩 사이즈에 영향이 없도록(또는 영향을 최소로 하도록) 레이아웃(layout)할 수 있다.
도 3은 제 1 양태의 스캔 드라이버 IC의 동작을 도시하는 타이밍 챠트이다. 출력(Doi)(i = 1 ~ N)이 L 레벨인 경우, PDP에 대응하는 행이 선택된다. 또한, 도 4는 제 1 양태의 스캔 드라이버 IC의 출력 파형을 도시하는 도면이다.
공용 풀-업 스위칭 소자(Nu)는, 클록 신호의 상승 에지로부터 대략 200ns의 일정 기간 동안만 턴 온 된다. 이 기간동안, 풀-다운 스위칭 소자(Nd1 ~ NdN)가 턴 오프되도록 제어가 실행되며; 이것은 양자가 온인 기간이 있으면 관통 전류가 흐르기 때문이다. 실제로는, 풀-업 스위칭 소자(Nu)가 턴 오프되면 동시에 풀-다운 스위칭 소자(Ndi)가 턴 온 된다.
풀-다운 스위칭 소자(Nd1 ~ NdN)는, 대략 50ns로 출력(Do1 ~ DoN)을 하강시키는 구동 용량을 가져, 클록 신호의 상승 에지로부터 대략 200ns의 지연이 있어도 출력이 합계 250 ns정도로 하강될 수 있다. 이 시간은 300ns 이내이고, 문제로는 되지 않는다. 또한, 공용 풀-업 스위칭 소자(Nu)가 150ns로 출력을 상승시키는 구동 용량을 갖기 때문에, 턴 온 기간은 200ns로 충분하다.
이와 같이, 제 1 양태의 스캔 드라이버 IC는, 풀-업 스위칭 소자(Nu)를 비트마다 공용하고, 각 비트의 출력을 상승시키는 경우에 상기 풀-업 스위칭 소자를 단시간(200ns) 턴 온 시키고, 출력이 상승하면 저항 소자(R1 ~ RN)에 의해 H 레벨의 출력을 유지하기 때문에, 고속의 스캔 동작이 가능하고, 칩 사이즈를 작게 할 수 있고, 저비용화를 도모할 수 있음과 동시에, 커플링의 문제도 없다는 이점이 있다.
구체적으로는, 칩 면적이 13 ~ 15% 감소될 수 있고, 상당한 비용 절감이 가능하다. 또한, 저항 소자(R1 ~ RN)의 값을 대략 10kΩ으로 설정함으로써, 전류 소모가 도 10, 도 11에 도시하는 회로의 1/10 이하로 감소될 수 있고, 도 7 및 도 8에 도시된 회로의 전류 소모와 거의 동등하게 될 수 있다.
실제의 표시 패널에서는, 주사선의 수가 많기 때문에, 도 5에 도시한 바와 같이 스캔 드라이버 IC가 복수개 캐스캐이드(cascade) 접속되어 사용한다. 도 5는 스캔 드라이버 IC의 PDP에서의 접속 상태를 도시하는 블록도이다. 여기서는, 예로서 96 비트의 4개의 스캔 드라이버 IC(1 ~ 4)를 접속한 경우를 도시한다.
제 1 양태의 스캔 드라이버 IC에서는, 클록 신호의 상승 에지에 동기하여 공용 풀-업 스위칭 소자(Nu), 레벨 시프터(LS)가 항상 동작한다. 그리고, 실제의 표시 패널의 스캔 동작에서는 복수개의 스캔 드라이버 IC 중 동작하고 있는(스캔 데이터가 입력되어 있는) 스캔 드라이버 IC는 1개뿐이기 때문에, 그 외의 스캔 드라이버 IC의 공용 풀-업 스위칭 소자(Nu), 레벨 시프터(LS)는 동작하지 않도록 하는 것이, 시스템 전체의 전류 소모를 감소시키기 위해 바람직하다.
도 6은 이와 같이 비동작 기간(스캔 데이터가 입력되지 않음)에 공용 풀-업 스위칭 소자(Nu), 레벨 시프터(LS)가 동작하지 않도록 된 본 발명의 제 2 양태의 스캔 드라이버 IC의 구성을 도시하는 블록도이다.
제 2 양태의 스캔 드라이버 IC에서는 비트마다의 시프트 레지스터(SR1 ~ SR(N+1))의 출력을 NOR 회로(10)에 입력함으로써, 시프트 레지스터(SR1 ~ SR(N+1)) 내에 스캔 데이터가 없는 것을 검지한다. SR(N+1)은 SRN으로부터 스캔 데이터가 배출되는 순간의 동작을 안정시키는 것을 목적으로 하여, 시프트 레지스터의 스테이지의 수를 N으로부터 (N+1)로 증가시키기 위해 부가된 것이다. 또한, 다음 스테이지의 스캔 드라이버 IC의 SR1의 입력에는 SRN의 출력이 접속된다. 스캔 데이터가 없는 경우에는, 선택 회로(SE)에 의해 공용의 풀-업 스위칭 소자(Nu) 및 레벨 시프터(LS)가 동작하지 않도록 한다. 이에 의해, 전류 소모가 대폭으로 감소될 수 있다. SR(N+1)이 없으면, SRN으로부터 스캔 데이터가 배출된 순간에 공용의 풀-업 스위칭 소자(Nu)와 레벨 시프터(LS)가 턴 오프되기 때문에, 각 스캔 드라이버 IC의 최종 비트(DoN)의 상승-에지 파형 출력에 지연의 문제가 발생한다.
도 1은 본 발명의 제 1 양태의 스캔 드라이버 IC의 구성을 도시하는 블록도이다.
도 2는 제 1 양태의 스캔 드라이버 IC에서의 출력 회로의 구성을 도시하는 도면이다.
도 3은 제 1 양태의 스캔 드라이버 IC의 동작을 도시하는 타이밍 챠트이다.
도 4는 제 1 양태의 스캔 드라이버 IC에서의 출력 파형을 도시하는 도면이다.
도 5는 스캔 드라이버 IC의 PDP에서의 접속 상태를 도시하는 블록도이다.
도 6은 본 발명의 제 2 양태의 스캔 드라이버 IC의 구성을 도시하는 블록도이다.
도 7은 종래의 스캔 드라이버 IC의 구성을 도시하는 블록도이다.
도 8은 종래의 스캔 드라이버 IC에서의 1 비트에 대한 출력 회로의 구성을 도시하는 도면이다.
도 9는 종래의 스캔 드라이버 IC의 동작을 도시하는 타이밍 챠트이다.
도 10은 종래의 다른 스캔 드라이버 IC의 구성을 도시하는 블록도이다.
도 11은 종래의 다른 스캔 드라이버 IC에서의 1 비트에 대한 출력 회로의 구성을 도시하는 도면이다.
도 12는 종래의 스캔 드라이버 IC에서의 출력 파형을 도시하는 도면이다.
*도면 부호의 설명
1 ~ 4 스캔 드라이버 IC
10 노어 회로
C1 ~ CN 부하 용량
D1 ~ DN 다이오드
LS 레벨 시프터
Nd1 ~ NdN 풀-다운 스위칭 소자
Nu 풀-업 스위칭 소자
R1 ~ RN 저항 소자
SE, SE1 ~ SEN 선택 회로
SR1 ~ SRN, SR(N+1) 시프트 레지스터

Claims (4)

  1. 표시 패널을 주사 구동하는 표시 구동 장치로서,
    제 1 구동 전압 공급 라인에 접속된, 각각이 상기 표시 구동 장치의 단위 회로인 모든 비트에 공용인 풀-업(pull-up) 스위칭 소자와,
    상기 풀-업 스위칭 소자와 각 비트의 구동 전압 출력 단자의 사이에 접속된, 비트마다의 다이오드와,
    제 2 구동 전압 공급 라인과 상기 각 비트의 구동 전압 출력 단자의 사이에 접속된, 비트마다의 풀-다운(pull-down) 스위칭 소자와,
    상기 제 1 구동 전압 공급 라인과 상기 풀-다운 스위칭 소자의 사이에 접속된, 비트마다의 저항 소자를 포함하는 것을 특징으로 하는 표시 구동 장치.
  2. 제 1 항에 있어서,
    상기 풀-다운 스위칭 소자는, 상기 풀-업 스위칭 소자가 턴 오프된 후에 턴 온되는 것을 특징으로 하는 표시 구동 장치.
  3. 제 1 항에 있어서,
    데이터 단자로부터 입력된 데이터가 클록 신호에 동기하여 전송되고, 전송된 상기 데이터에 의해 상기 풀-다운 스위칭 소자가 온-오프되는 시프트 레지스터 회로를 더 포함하며, 상기 풀-업 스위칭 소자는 상기 클록 신호의 상승 에지로부터 일정 기간 턴 온되는 것을 특징으로 하는 표시 구동 장치.
  4. 제 3 항에 있어서,
    상기 시프트 레지스터는 하나의 H 데이터 항목 또는 L 데이터 항목을 순차적으로 시프트시키고, 상기 풀-업 스위칭 소자 및 상기 풀-다운 스위칭 소자는, 상기 시프트 레지스터 회로에 상기 하나의 H 데이터 항목 또는 L 데이터 항목이 있을 때 동작하는 것을 특징으로 하는 표시 구동 장치.
KR1020070117788A 2006-11-20 2007-11-19 표시 구동 장치 KR101405387B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00312409 2006-11-20
JP2006312409A JP5128805B2 (ja) 2006-11-20 2006-11-20 表示駆動装置

Publications (2)

Publication Number Publication Date
KR20080045632A KR20080045632A (ko) 2008-05-23
KR101405387B1 true KR101405387B1 (ko) 2014-06-10

Family

ID=39480446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070117788A KR101405387B1 (ko) 2006-11-20 2007-11-19 표시 구동 장치

Country Status (4)

Country Link
US (1) US8242976B2 (ko)
JP (1) JP5128805B2 (ko)
KR (1) KR101405387B1 (ko)
CN (1) CN101188085A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756720B2 (en) * 2016-10-17 2020-08-25 Infineon Technologies Ag Driver circuit for electronic switch
KR101933027B1 (ko) * 2016-11-18 2018-12-28 인터로닉스 (주) 스위칭 회로를 위한 데드-타임 컨트롤 방법 및 그 방법을 수행하는 장치
CN113971940B (zh) * 2020-07-24 2023-03-10 京东方科技集团股份有限公司 栅驱动电路和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61263027A (ja) * 1985-05-17 1986-11-21 Fujitsu Ltd ガス放電表示装置とその製造方法
US5739641A (en) 1995-04-10 1998-04-14 Nec Corporation Circuit for driving plasma display panel
JP2005129121A (ja) 2003-10-22 2005-05-19 Texas Instr Japan Ltd 駆動電圧供給回路
JP2008003567A (ja) 2006-05-25 2008-01-10 Matsushita Electric Ind Co Ltd 駆動電圧供給回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10336006A (ja) 1997-05-29 1998-12-18 Fuji Electric Co Ltd 半導体集積回路
KR100684794B1 (ko) * 2005-08-11 2007-02-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 게이트 구동 장치
CN101079231B (zh) * 2006-05-25 2011-04-27 松下电器产业株式会社 驱动电压供给电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61263027A (ja) * 1985-05-17 1986-11-21 Fujitsu Ltd ガス放電表示装置とその製造方法
US5739641A (en) 1995-04-10 1998-04-14 Nec Corporation Circuit for driving plasma display panel
JP2005129121A (ja) 2003-10-22 2005-05-19 Texas Instr Japan Ltd 駆動電圧供給回路
JP2008003567A (ja) 2006-05-25 2008-01-10 Matsushita Electric Ind Co Ltd 駆動電圧供給回路

Also Published As

Publication number Publication date
US8242976B2 (en) 2012-08-14
JP2008129221A (ja) 2008-06-05
US20080211740A1 (en) 2008-09-04
KR20080045632A (ko) 2008-05-23
JP5128805B2 (ja) 2013-01-23
CN101188085A (zh) 2008-05-28

Similar Documents

Publication Publication Date Title
JP6656898B2 (ja) レベルシフト回路及び表示ドライバ
US9734757B2 (en) Gate driver integrated circuit, and image display apparatus including the same
CN107545862B (zh) 显示装置
US9147370B2 (en) Image display apparatus
US9361843B2 (en) Input buffer circuit and gate driver IC including the same
EP2390868B1 (en) LED driving device and driving system thereof
US8773414B2 (en) Driving circuit of light emitting diode and ghost phenomenon elimination circuit thereof
US7173454B2 (en) Display device driver circuit
US20060001635A1 (en) Driver circuit and display device using the same
US7012587B2 (en) Matrix display device, matrix display driving method, and matrix display driver circuit
US20200294436A1 (en) Shift register circuit and gate driver
KR20190048396A (ko) 게이트 드라이버와 이를 포함한 전계 발광 표시장치
WO2000034940A1 (fr) Procede de commande de panneau d'affichage et dispositif d'affichage
US8203545B2 (en) Display driving circuit
KR101405387B1 (ko) 표시 구동 장치
KR20040092467A (ko) 반도체집적회로장치
TWI543138B (zh) 掃描線驅動裝置、顯示設備及掃描線驅動方法
US10176751B2 (en) Drive circuit
US7876291B2 (en) Drive device
KR100519454B1 (ko) 교류형 플라즈마 방전표시기의 스캔전극 구동회로
CN111816108A (zh) 扫描驱动部以及显示装置
KR20070082505A (ko) 표시 패널의 구동장치 및 그 방법
JP2009217070A (ja) 表示駆動装置
JP2005129121A (ja) 駆動電圧供給回路
JP2006058799A (ja) 表示装置駆動用集積回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170419

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee