KR101403162B1 - 능동 디바이스들을 바이어싱하는 시스템 및 방법 - Google Patents

능동 디바이스들을 바이어싱하는 시스템 및 방법 Download PDF

Info

Publication number
KR101403162B1
KR101403162B1 KR1020127015084A KR20127015084A KR101403162B1 KR 101403162 B1 KR101403162 B1 KR 101403162B1 KR 1020127015084 A KR1020127015084 A KR 1020127015084A KR 20127015084 A KR20127015084 A KR 20127015084A KR 101403162 B1 KR101403162 B1 KR 101403162B1
Authority
KR
South Korea
Prior art keywords
voltage
active device
charge
capacitive element
time interval
Prior art date
Application number
KR1020127015084A
Other languages
English (en)
Other versions
KR20120082034A (ko
Inventor
보 선
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120082034A publication Critical patent/KR20120082034A/ko
Application granted granted Critical
Publication of KR101403162B1 publication Critical patent/KR101403162B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/321—Use of a microprocessor in an amplifier circuit or its control circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B2001/6908—Spread spectrum techniques using time hopping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

능동 디바이스에 대한 바이어스 전압을 생성하는 장치가 개시되며, 본 장치는, 제 1 전압 소스; 상기 제 1 전압 소스에 응답하여 전하를 생성하도록 구성된 용량성 소자; 및 상기 능동 디바이스에 대한 바이어스 전압을 생성하는데 이용될 상기 전하를 전달하도록 구성된 제 1 스위칭 소자를 포함한다. 본 장치는 능동 디바이스의 하나 이상의 특성들에 기초하여 용량성 소자를 제어하도록 구성된 제어기를 포함할 수도 있다. 대안으로서, 제어기는 또한, 기준 전압에 기초하여 용량성 소자의 용량을 제어할 수도 있고, 기준 전압은 이어서 능동 디바이스의 하나 이상의 특성들에 기초한다. 본 장치는 또한, 바이어스 전압이 생성될 수도 있는 기준 전압을 생성하도록 구성된 제 2 전압 소스를 포함할 수도 있다. 제 2 전압은 능동 디바이스의 하나 이상의 특성들에 기초할 수도 있다. 본 장치는 능동 디바이스를 선택적으로 인에이블 및 디스에이블하도록 구성된 제 2 스위칭 소자를 포함할 수도 있다.

Description

능동 디바이스들을 바이어싱하는 시스템 및 방법{SYSTEM AND METHOD FOR BIASING ACTIVE DEVICES}
본 개시물은 일반적으로, 전원 공급 시스템에 관한 것으로, 보다 자세하게는 능동 디바이스에 대한 바이어스 전압을 생성하는 시스템 및 방법에 관한 것이다.
매우 동적인 부하의 버스티 특성은 (예를 들어, 초광대역 (UWB) 애플리케이션에 대해 3 나노초 (ns) 정도로) 단기간 내에 예를 들어, 수 마이크로암페어 (μΑ) 에서 수십 밀리암페어 (mA) 로 나아가는 파워 레귤레이터에 대한 전류 요구를 야기한다. 또한, 파워 레귤레이터는 최초 버스트로부터 회복하여 초단기간 (예를 들어, 펄스 포지션 UWB 시스템에서는 10-20 ns) 내에 다음 버스트에 대해 준비해야 한다. 이렇게 고속으로 변화하는 부하 요건과 함께, 부하 양단에 걸리는 최대 전압 리플을 수십 밀리볼트 (mV) 미만의 값으로 일반적으로 제한하는 부하 조정 규격들이 존재한다.
버스티 부하 동작들과 일반적으로 연관된 동적 요건들은 일반적으로 이들의 고유 피드백 조정 방식들 및 상대적으로 낮은 대역폭으로 인해 부하 프로파일의 고속 변화들에 충분히 신속하게 반응할 수 없는, LDO (Low Drop Out) 레귤레이터 또는 SMPS (Switch-Mode Power Supplies) 와 같은 통상의 전압 조정 방식들의 이용을 불가능하게 한다. 그 결과, 조정 양태들 중 하나, 즉 원치않게 커질 수도 있는 조정 용량 크기, 조정 능력, 또는 리플 전압이 반드시 타협되어야 한다.
이러한 유형의 요건들을 다루는 현재의 솔루션은 일반적으로 문제를 해결하기에는 비효과적이다. 예를 들어, 이러한 버스티 공급의 조정을 위한 LDO 레귤레이터의 이용은 루프가 초단기간 (예를 들어, 12.5 ns) 내에 공급을 조정하기에 충분히 빠르지 못하다는 이유로 어렵게 된다. 또한, 허용된 최대 드룹에 대한 엄격한 요건은 일반적으로 초대형 바이패스 커패시터를 요구한다. 또한, LDO 의 루프 대역폭은 안정성 요건으로 제한되며, 수 ns 응답을 갖는 LDO 는 실현하기가 어렵다.
본 개시물의 일 양상은 능동 회로에 대한 바이어스 전압을 생성하는 장치에 관한 것이다. 본 장치는 제 1 전압 소스, 제 1 전압 소스에 응답하여 전하를 발생시키도록 구성된 용량성 소자, 및 능동 디바이스에 대한 바이어스 전압을 생성하는데 이용될 전하를 전달하도록 구성된 제 1 스위칭 소자를 포함한다. 다른 양상에서, 본 장치는 용량성 소자의 용량을 제어하도록 구성된 제어기를 포함한다. 또 다른 양상에서, 제어기는 능동 디바이스의 하나 이상의 특성들에 기초하여 용량성 소자의 용량을 제어하도록 구성된다. 또 다른 양상에서, 능동 디바이스의 하나 이상의 특성은 능동 디바이스의 이득을 포함한다.
본 개시물의 다른 양상에서, 제어기는 기준 전압에 기초하여 용량성 소자의 용량을 제어하도록 구성된다. 또 다른 양상에서, 기준 전압은 능동 디바이스의 하나 이상의 특성에 기초한다. 또 다른 양상에서, 본 장치는 기준 전압을 생성하도록 구성된 제 2 전압 소스를 포함한다.
본 개시물의 다른 양상에서, 본 장치는 바이어스 전압을 형성하는데 또한 이용되는 제 2 전압을 생성하도록 구성된 제 2 전압 소스를 더 포함한다. 또 다른 양상에서, 제 2 전압 소스는 능동 디바이스의 하나 이상의 특성에 기초하여 제 2 전압을 생성하도록 구성된다. 또 다른 양상에서, 본 장치는 능동 디바이스를 인에이블하기 위해 능동 디바이스에 제 1 전압 소스를 선택적으로 커플링하도록 구성된 제 2 스위칭 소자를 포함한다. 또 다른 양상에서, 본 장치는 능동 디바이스를 디스에이블하기 위해 접지 전위 또는 다른 전위에 능동 디바이스를 선택적으로 커플링하도록 구성된 제 2 스위칭 소자를 포함한다.
본 개시물의 다른 양상, 이점 및 신규의 특성들은 첨부된 도면과 함께 고려될 때 본 개시물의 다음의 상세한 설명으로부터 명확해질 것이다.
도 1 은 본 개시물의 양상에 따른, 능동 디바이스에 대한 바이어스 전압을 생성하기 위한 예시적인 장치의 블록도를 나타낸다.
도 2 는 본 개시물의 다른 양상에 따른, 능동 디바이스에 대한 바이어스 전압을 생성하기 위한 다른 예시적 장치의 블록도를 나타낸다.
도 3 은 본 개시물의 다른 양상에 따른, 능동 디바이스에 대한 바이어스 전압을 생성하기 위한 다른 예시적 장치의 블록도를 나타낸다.
도 4 는 본 개시물의 다른 양상에 따른, 능동 디바이스에 대한 바이어스 전압을 생성하기 위한 다른 예시적 장치의 블록도를 나타낸다.
도 5 는 본 개시물의 다른 양상에 따른 예시적인 용량성 소자 모듈의 블록도를 나타낸다.
도 6 은 본 개시물의 다른 양상에 따른, 능동 디바이스에 대한 바이어스 전압을 생성하기 위한 장치를 교정하는 예시적인 방법의 흐름도를 나타낸다.
도 7a 는 본 개시물의 다른 양상에 따른, 능동 디바이스에 대한 바이어스 전압을 생성하기 위한 예시적인 방법에 관한 타이밍도를 나타낸다.
도 7b 는 본 개시물의 다른 양상에 따른, 능동 디바이스에 대한 바이어스 전압을 생성하기 위한 다른 예시적인 방법에 관한 타이밍도를 나타낸다.
도 8 은 본 개시물의 다른 양상에 따른 예시적인 통신 시스템의 블록도를 나타낸다.
도 9a 내지 도 9d 는 본 개시물의 다른 양상에 따른 여러 펄스 변조 기술들의 타이밍도를 나타낸다.
도 10 은 본 개시물의 다른 양상에 따른, 여러 채널들을 통하여 서로 통신하는 여러 통신 디바이스들의 블록도를 나타낸다.
본 개시물의 여러 양상을 아래 설명한다. 본 명세서에서의 개시들은 광범위한 형태들로 구현될 수도 있고 본 명세서에서 개시된 임의의 특정 구조, 기능 또는 양쪽 모두는 단지 예시적인 것에 불과함을 알아야 한다. 본 개시물에 기초하여, 당해 기술 분야의 당업자는 본 명세서에 개시된 양상이 임의의 다른 양상들과 독립적으로 구현될 수도 있고 이들 양상 중 둘 이상이 여러 방법으로 결합될 수도 있음을 알고 있다. 예를 들어, 본 명세서에 설명된 임의의 수의 양상들을 이용하여, 장치가 구현될 수도 있거나 방법이 실시될 수도 있다. 또한, 본 명세서에 개시된 양상들 중 하나 이상의 양상에 더하여 또는 이들 이외에 다른 구조, 기능 또는 기능과 구조를 이용하여, 이러한 장치가 구현될 수도 있거나 이러한 방법이 실시될 수도 있다.
도 1 은 본 개시물의 일 양상에 따른, 능동 디바이스 (150) 에 대한 바이어스 전압 (VB) 을 생성하기 위한 예시적인 장치 (100) 의 블록도를 나타낸다. 장치 (100) 는 전압 (VS) 을 생성하기 위한 수단으로서 전압 소스 모듈 (102), 전압 (VS) 에 응답하여 전하를 생성하기 위한 수단으로서 용량성 소자 모듈 (104), 능동 디바이스 (150) 에 대한 바이어스 전압 (VB) 을 생성하는데 이용될 전하를 전달하는 수단으로서 스위칭 소자 모듈 (106) 을 포함한다.
일 양상에서, 바이어스 전압 (VB) 을 생성하는 프로세스는 다음 동작들: (1) 정의된 양의 전하 (Q) 를 생성하도록 정의된 시간 간격 동안 전압 소스 모듈 (102) 을 용량성 소자 모듈 (104) 에 커플링하는 동작; (2) 정의된 양의 전하 (Q) 가 생성되면, 전압 소스 모듈 (102) 을 용량성 소자 모듈 (104) 로부터 디커플링하는 동작; 및 (3) 그 후, 용량성 소자 모듈 (104) 을 능동 디바이스 (150) 에 커플링하기 위하여 스위칭 소자 모듈 (106) 을 활성화하여, 전하 (Q) 가 전달되어 능동 디바이스에 대한 바이어스 전압 (VB) 이 생성되어지는 동작을 포함할 수도 있다. 이 프로세스는 능동 디바이스 (150) 의 바이어싱과 연관된 누설 전류가 비교적 작거나 무시가능하여, 바이어스 전압 (VB) 이 능동 디바이스의 동작 동안에 실질적으로 일정하게 (예를 들어, 정의된 일정 레벨로) 유지되는 경우에 보다 적절할 수도 있다.
다른 양상에서, 바이어스 전압 (VB) 을 형성하는 프로세스는 다음의 동작들: (1) 정의된 양의 전하 (Q) 를 생성하기 위해 정의된 시간 간격 동안 전압 소스 모듈 (102) 을 용량성 소자 모듈 (104) 에 커플링하는 동작; 및 (2) 그 후, 전압 소스 모듈 (102) 과 용량성 소자 모듈 (104) 양쪽 모두를 능동 디바이스 (150) 에 커플링하기 위하여 스위칭 소자 모듈 (106) 을 활성화하여, 전하 (Q) 와 소스 전압 (VS) 양쪽 모두가 능동 디바이스에 대한 바이어스 전압 (VB) 을 생성하는데 기여하는 동작을 포함할 수도 있다. 이 프로세스는 능동 디바이스 (150) 를 바이어스하는 것과 연관된 누설 전류가 상당하여, 이로 인해 바이어스 전압 (VB) 에 상당한 강하를 가져오는 경우에 더욱 적절할 수도 있다. 따라서, 능동 디바이스 (150) 의 동작 동안에 바이어스 전압 (VB) 을 실질적으로 일정하게 (예를 들어, 정의된 일정 레벨로) 유지하기 위하여 전압 소스 모듈 (102) 은 능동 디바이스에 커플링된 상태로 유지된다.
도 2 는 본 개시물의 다른 양상에 따른, 능동 디바이스 (250) 에 대한 바이어스 전압 (VB) 을 생성하기 위한 다른 예시적인 장치 (200) 의 블록도를 나타낸다. 요약하면, 본 장치 (200) 는 능동 디바이스 (250) 에 대한 바이어스 전압 (VB) 을 생성하기 위하여 이용되는 전하 (Q) 의 소스를 포함한다. 추가로, 장치 (200) 는 용량성 소자 모듈을 교정하기 위한 기준 전압을 생성하도록 구성된 전압 소스를 포함한다. 이러한 전압은 또한, 능동 디바이스 (250) 의 바이어싱과 연관된 누설 전류를 보상하는 보충 전압으로서 이용될 수도 있다. 또한, 장치 (200) 는 능동 디바이스 (250) 에 대한 바이어스 전압 (VB) 을 생성하기 위하여 전하 (Q) 및/또는 보충 전압을 전달하기 위한 스위칭 소자를 포함한다. 또한, 장치 (200) 는 능동 디바이스 (250) 의 하나 이상의 특성들 (예를 들어, 신호 이득, 바이어스 전압 (VB) 등) 을 검출하고 검출된 하나 이상의 특성들에 따라 기준 전압을 조정하기 위한 제어기를 포함한다.
특히, 장치 (200) 는 제 1 전압 소스 모듈 (202), 용량성 소자 모듈 (204), 제 1 스위칭 소자 모듈 (206), 제 2 전압 소스 모듈 (208), 제 2 스위칭 소자 모듈 (210), 및 제어기 (212) 를 포함한다. 제 1 전압 소스 모듈 (202) 및 용량성 소자 모듈 (204) 양쪽 모두는 제어기 (212) 의 제어 하에서 정의된 양의 전하 (Q) 를 생성하도록 구성된다. 보다 자세하게는, 제 1 전압 소스 모듈 (202) 은 제 1 전압 (V1) 을 생성하도록 구성된다. 용량성 소자 모듈 (204) 은 제 1 전압 (V1) 에 기초하고/하거나 응답하여 전하 (Q) 를 생성하도록 구성된다. 제어기 (212) 는 능동 디바이스 (250) 의 하나 이상의 특성들을 검출할 수도 있고, 검출된 하나 이상의 특성들에 기초하여 전하 (Q) 를 제어할 수도 있다.
제 2 전압 소스 모듈 (208) 및 제 2 스위칭 소자 모듈 (210) 은 용량성 소자 모듈 (204) 를 교정하는데 이용되는 기준 전압 (V2) 을 생성하도록 구성된다. 추가로, 전압 (V2) 은 용량성 소자 모듈 (204) 에 의해 생성된 전하 (Q) 와 함께 능동 디바이스 (250) 에 대한 바이어스 전압 (VB) 을 생성하는 보충 전압으로서 이용될 수도 있다. 예를 들어, 보충 전압 (V2) 은 능동 디바이스 (250) 의 바이어싱과 연관된 상당한 누설 전류가 있는 경우에 이용될 수도 있다. 이러한 경우에, 보충 전압 (V2) 을 이용하지 않으면, 바이어스 전압 (VB) 은 능동 디바이스 (250) 의 동작 동안에 상당히 강하될 수도 있다. 한편, 보충 전압 (V2) 과 함께, 바이어스 전압 (VB) 은 미리 정해진 전압 범위 내로 유지될 수도 있다. 보다 자세하게는, 제 2 전압 소스 모듈 (208) 은 제어기 (212) 의 제어 하에 전압 (V2) 을 생성하도록 구성된다. 제어기 (212) 는 능동 디바이스 (250) 의 하나 이상의 특성들을 검출할 수도 있고 검출된 하나 이상의 특성들에 기초하여 보충 전압 (V2) 을 제어할 수도 있다.
추가로, 제어기 (212) 는 용량성 소자 모듈 (204) 의 용량을 교정하는데 이용되는 기준 전압을 생성하도록 제 2 전압 소스 모듈 (208) 을 구성할 수도 있다. 예를 들어, 제어기 (212) 는 능동 디바이스 (250) 의 하나 이상의 특성들에 기초하여 기준 전압 (V2) 을 조정할 수도 있다. 기준 전압이 설정되면, 제어기 (212) 는 제 1 전압 소스 모듈 (202) 및 용량성 소자 모듈 (204) 을 활성화하여 전하 (Q) 를 형성할 수도 있고, 용량성 소자 모듈 (204) 의 출력에서 전압을 일으킬 수도 있다. 그 후, 제어기 (212) 는 기준 전압 (V2) 에 기초하여, 용량성 소자 모듈 (204) 의 용량을 조정하여 그 출력에서의 전압을 조정할 수도 있다. 최종적으로, 제어기 (212) 는 능동 디바이스 (250) 에 대한 바이어스 전압 (VB) 을 생성하기 위하여 전하 (Q) 및/또는 보충 전압 (V2) 을 전달하기 위한 제 1 및/또는 제 2 스위칭 소자 모듈 (206 및 210) 을 선택적으로 활성화할 수도 있다.
도 3 은 본 개시물의 다른 양상에 따른, 능동 디바이스 (MA) 에 대한 바이어스 전압 (VB) 을 생성하기 위한 다른 예시적인 장치 (300) 의 블록도를 나타낸다. 장치 (300) 는 이전에 설명된 장치들 (100 및 200) 의 보다 구체적인 구현예일 수도 있다. 요약하면, 장치 (300) 는 능동 디바이스 (MA) 에 대한 바이어스 전압 (VB) 을 생성하는데 이용되는 전하 (Q) 의 소스를 포함한다. 추가로, 장치 (300) 는 전하 형성 소자를 교정하는데 이용되는 기준 전압 (V2) 을 생성하도록 구성된 전압 소스를 포함한다. 추가로, 전압 (V2) 은 또한, 능동 디바이스 (MA) 의 바이어싱과 연관된 누설 전류를 보상하는 보충 전압으로서 이용될 수도 있다. 추가로, 장치 (300) 는 능동 디바이스 (MA) 에 대한 바이어스 전압 (VB) 을 형성하기 위하여 전하 (Q) 및/또는 전압 (V2) 을 전달하기 위한 스위칭 소자를 포함한다. 또한, 본 장치 (300) 는 능동 디바이스 (MA) 의 하나 이상의 특성들 (예를 들어, 신호 이득, 바이어스 전압 (VB) 등) 을 검출하여 검출된 하나 이상의 특성들에 따라 기준 전압 (V2) 을 조정하는 제어기를 포함한다.
구체적으로, 장치 (300) 는 저항기들 (R1, R2 및 R3), 커패시터들 (CA 및 CB), 스위치들 (S1-S6), 비교기 (302), 및 교정 제어기 (304) 를 포함한다. 전원 전압 (Vdd), 저항기들 (R1 및 R2) 및 스위치 (S1) 는 기준 또는 보충 전압 (V2) 을 생성하도록 위에 설명된 바와 같이 제 2 전압 소스 모듈로서 구성될 수도 있다. 전원 전압 (Vdd), 커패시터들 (CA 및 CB) 및 스위치들 (S4A, S4B,
Figure 112012046299658-pct00001
및
Figure 112012046299658-pct00002
) 은 (예를 들어, 위에 설명된 V1 과 같이) 전원 전압 (Vdd) 에 기초하거나 응답하여 전하 (Q) 를 생성하도록, 위에 설명된 바와 같이 용량성 소자 모듈로서 구성될 수도 있다. 저항기 (R3) 및 스위치 (S2) 는 능동 디바이스 (MA) 에 대한 바이어스 전압 (VB) 을 생성하기 위하여 전하 (Q) 및/또는 보충 전압 (V2) 을 선택적으로 전달하도록 위에 설명된 바와 같이 제 1 스위칭 소자 모듈로서 구성될 수도 있다. 입력 RF 신호의 제공 동안, 스위치 (S2) 는 턴오프될 수도 있고 저항기 (R3) 는 입력 RF 신호가 커패시터들 (CA 및 CB) 의 방향을 향하여 누설되는 것을 실질적으로 방지한다.
스위치 (S5) 는 제 1 스위칭 소자 모듈 (예를 들어, S2 및 R3) 의 입력에 보충 전압 (V2) 을 선택적으로 인가하기 위하여, 위에 설명된 바와 같이 제 2 스위칭 소자 모듈로서 구성될 수도 있다. 기준으로서, 전압 (V2) 은 용량성 소자 모듈 (예를 들어, CA 및 CB) 을 교정하기 위하여 비교기 (302) 의 입력에 인가된다. 비교기 (302) 는 기준 전압 (V2) 과, 전하 (Q) 와 연관된 전압 사이의 차이의 함수인 출력을 생성한다. 제어 모듈 (304) 은 능동 디바이스 (MA) 의 하나 이상의 특성들 (예를 들어, 신호 이득, 바이어스 전압 (VB) 등) 에 기초하여, 커패시터들 (CA 및 CB) 의 용량 및/또는 저항기들 (R1 및 R2) 을 조정하도록 구성된다. 이들 파라미터의 교정 및 바이어스 전압 (VB) 의 형성과 관련된 프로세스들은 흐름도 및 타이밍도를 참조로 아래 보다 자세히 설명된다.
이 예에서, 능동 디바이스 (MA) 는 MOSFET (metal oxide semiconductor field effect transistor) 로서 구성될 수도 있다. 능동 디바이스 (MA) 는 능동 디바이스 (MA) 의 게이트-소스 용량, 바이어스 저항기 (R4) 와 연관된 용량, 및 다른 기생 용량을 포함할 수도 있는 CP 의 유효 입력 용량을 가질 수도 있다. 스위치 (S6) 는 커패시터 (CP) 를 선택적으로 방전하도록 구성될 수도 있다. 능동 디바이스 (MA) 는 예를 들어, 디바이스의 바이어싱, 고속 인에이블/디스에이블 및 주파수 튜닝을 위하여 다른 디바이스들과 연관될 수도 있다. 예를 들어, 위에 설명된 바와 같이, 저항기 (R4) 는 능동 디바이스 (MA) 에 대한 정의된 소스 전압 또는 게이트-소스 전압을 생성하도록 구성될 수도 있다. 스위치들 (S3 및
Figure 112012046299658-pct00003
) 및 MOSFET (MB) 는 능동 디바이스 (MA) 를 고속 인에이블 및 디스에이블하도록 구성될 수도 있다. 예를 들어, S3 이 ON 이고 (개방되고)
Figure 112012046299658-pct00004
이 OFF 인 (폐쇄되는) 경우, MOSFET (MB) 는 ON 으로 턴하여, 전원 전압 (Vdd) 이 부하와 연관된 인덕턴스 (LL) 를 통하여 능동 디바이스 (MA) 에 인가되는 것을 허용한다. S3 이 OFF 이고 (개방되고)
Figure 112012046299658-pct00005
이 ON 인 (폐쇄되는) 경우, MOSFET (MB) 는 OFF 로 턴하여, 전원 전압 (Vdd) 이 능동 디바이스 (MA) 에 인가되는 것을 차단한다.
또한, 이 예에서, 능동 디바이스 (MA) 는 (예를 들어, 저잡음 증폭기 (LNA) 와 같은) 무선 주파수 (RF) 증폭기로서 구성될 수도 있는데, 능동 디바이스 (MA) 의 게이트는 입력 RF 신호를 수신하도록 구성되고, 능동 디바이스 (MA) 의 드레인은 출력 RF 신호를 생성하도록 구성된다. 부하 인덕턴스 (LL) 는 증폭기 (MA) 에 대한 정의된 중심 주파수와 대역폭을 설정하도록 구성될 수도 있다. 이러한 증폭기는 단지 일례에 불과하며 다른 변형들 및/또는 유형들이 본 명세서에 설명된 바이어싱 기술을 이용할 수도 있음이 이해될 것이다. 예를 들어, 증폭기는 축퇴 저항기 (R4) 가 없는 공통 소스 증폭기일 수 있다. 비교적 단기간에 바이어스 전압이 안정화하는데 필요할 수 있는 다른 유형의 증폭기들 또는 디바이스들이 본 명세서에 설명된 기술들을 이용할 수도 있다.
도 4 는 본 개시물의 다른 양상에 따른, 능동 디바이스 (MA) 에 대한 바이어스 전압 (VB) 을 생성하기 위한 다른 예시적인 장치 (400) 의 블록도를 나타낸다. 장치 (400) 는 이전에 설명된 장치 (300) 와 유사하며, 최상위 숫자가 "3" 대신에 "4" 로 표기된 것을 제외하고는 동일한 참조 숫자 및 동일한 참조 부호들로 표기된 동일한 요소를 포함한다. 장치 (300) 와 장치 (400) 에서의 차이는 장치 (300) 에서의 저항기 (R1) 가, 실질적으로 고정 또는 가변 전류를 생성하도록 이루어질 수 있는 전류 소스 (406) 로 대체된다는 점이다. 장치들 (300 및 400) 의 제 2 전압 소스 모듈에 대한 다른 구성 및 다른 모듈들도 구현될 수도 있다.
도 5 는 본 개시물의 다른 양상에 따른, 예시적인 용량성 소자 모듈 (500) 의 블록도를 나타낸다. 용량성 소자 모듈 (500) 은 이전에 설명된 용량성 소자 모듈들의 보다 구체적인 구현예일 수도 있다. 이 예에서, 용량성 소자 모듈 (500) 은 대응하는 스위치들 (S4A1 내지 S4An) 과 각각 직렬로 커플링된 커패시터 (CA1 내지 CAn) 를 포함하는 제 1 의 2진 가중 커패시터 (binary-weighted capacitor) 뱅크를 포함한다. 용량성 소자 모듈 (500) 은 대응하는 스위치들 (S4B1 내지 S4Bn) 과 각각 직렬로 커플링된 커패시터 (CB1 내지 CBn) 를 포함하는 제 2 의 2진 가중 커패시터 뱅크를 포함한다. 장치들 (300 및 400) 과 관련하여, 제 1 의 2진 가중 커패시터 뱅크 (CA1 내지 CAn) 는 가변 커패시터 (CA) 의 보다 구체적인 구현예일 수도 있다. 대응하는 스위치들 (S4A1 내지 S4An) 은 스위치 (S4A) 의 보다 구체적인 구현예일 수도 있다. 제 2 의 2진 가중 커패시터 뱅크 (CB1 내지 CBn) 는 가변 커패시터 (CB) 의 보다 구체적인 구현예일 수도 있다. 대응하는 스위치들 (S4B1 내지 S4Bn) 은 스위치 (S4B) 의 보다 구체적인 구현예일 수도 있다.
도 6 은 본 개시물의 다른 양상에 따른, 능동 디바이스에 대한 바이어스 전압을 형성하는 장치를 교정하는 예시적인 방법 (600) 의 흐름도를 나타낸다. 요약하면, 방법 (600) 에 따르면, 기준 전압 (V2) 은 먼저, 능동 디바이스 (MA) 의 하나 이상의 검출된 특성들에 기초하여 교정된다 (블록 602 내지 블록 614). 그 후, 용량성 소자 모듈은 교정된 기준 전압 (V2) 에 기초하여 튜닝된다 (블록 616 내지 블록 630).
도 3 을 추가로 참조하면 (방법 (600) 은 또한 도 4 에도 적용가능함), 제어기 (304) 는 저항기들 (R1 및 R2) 을 디폴트 값으로 설정하여 초기 기준 전압 (V2) (예를 들어, Vdd 의 ½) 을 생성한다 (블록 602). 그 후, 제어기 (304) 는 스위치들 (S2, S4A, S4B 및 S6) 을 OFF 로 턴한다 (블록 604). 스위치 (S2) 는 OFF 가 되어, R3 이 이를 통한 RF 누설을 방지하도록 동작하고; S4A 및 S4B 는 OFF 가 되어, 커패시터들 (CA 및 CB) 을 능동 디바이스 (MA) 로부터 디커플링하게 하고; S6 은 OFF 가 되어, 바이어스 전압 (VB) 이 커패시터 (CP) 양단에 걸쳐 발생되도록 할 수 있다. 그 후, 제어기 (304) 는 스위치 (S1 및 S5) 를 ON 으로 턴하여 능동 디바이스 (MA) 의 게이트에 전압 (V2) 을 인가하고, 스위치 (S2 및 S3) 를 ON 으로 턴하고 스위치 (
Figure 112012046299658-pct00006
) 를 OFF 로 턴함으로써 능동 디바이스 (MA) 를 바이어싱한다 (블록 606). 그 후, 능동 디바이스 (MA) 는 연속 방식으로 동작된다. 그 후, 제어기 (304) 는 능동 디바이스 (MA) 의 하나 이상의 특성들 (예를 들어, 신호 이득, 바이어스 전압 (VB) 등) 을 검출한다 (블록 608).
그 후, 제어기 (304) 는 능동 디바이스 (MA) 의 하나 이상의 검출된 특성들이 규격 내에 있는지 여부를 결정한다 (블록 612). 능동 디바이스 (MA) 의 하나 이상의 검출된 특성들이 규격 내에 있지 않다면, 제어기 (304) 는 하나 이상의 특성들에 기초하여 저항기들 (R1 및/또는 R2) 을 조정함으로써 전압 (V2) 을 변화시킨다 (블록 614). 일례로서, 능동 디바이스 (MA) 의 이득이 규격 미만이라면, 제어기 (304) 는 저항기들 (R1 및/또는 R2) 을 조정하여 전압 (V2) 을 증가시켜 능동 디바이스 (MA) 의 이득을 증가시킬 수도 있다. 반면, 능동 디바이스 (MA) 의 이득이 규격보다 크면, 제어기 (304) 는 저항기들 (R1 및/또는 R2) 을 조정하여 전압 (V2) 을 감소시켜 능동 디바이스 (MA) 의 이득을 감소시킬 수도 있다. 제어기 (304) 는 능동 디바이스 (MA) 의 하나 이상의 검출된 특성들이 규격 내에 있을 때까지, 블록 604 내지 블록 614 의 동작들 전부 또는 일부를 반복한다.
만약 블록 612 에서, 능동 디바이스 (MA) 의 하나 이상의 특성들이 규격 내에 있다고 제어기 (304) 가 결정하면, 제어기 (304) 는 디바이스 바이어스 뿐만 아니라 스위치 (S2 및 S5) 를 OFF 로 턴한다 (블록 616). 그 후, 제어기 (304) 는 각각의 커패시터 뱅크에서의 2진-가중 커패시터의 수를 반복 카운트 i 내지 n 으로 설정할 수도 있다 (블록 618). 그 후, 제어기 (304) 는 커패시터 뱅크의 스위치들 (S4Ai 및 S4Bi) 을 ON 으로 턴한다 (뱅크들 내의 나머지 커패시터들은 OFF 로 턴될 수도 있다) (블록 620). 그 후, 제어기 (304) 는 용량성 소자 모듈의 출력에서의 전압과 교정된 전압 (V2) 을 비교한다 (블록 622). 그 후, 제어기 (304) 는 비교에 기초하여 스위치들 (S4Ai 및 S4Bi) 중 어느 하나를 OFF 로 턴한다 (블록 624). 그 후, 제어기 (304) 는 반복 카운트 i 를 1 만큼 감분하고 (블록 626), 반복 카운트 i 가 0 과 같은지 결정한다 (블록 628). 반복 카운트 i 가 0 과 같지 않다면, 제어기 (304) 는 블록 620 내지 블록 628 에서 특정된 동작들을 반복한다. 그렇지 않으면, 제어기 (304) 는 교정 절차를 종료한다 (블록 630).
도 7a 는 본 개시물의 다른 양상에 따른, 능동 디바이스 (MA) 에 대한 바이어스 전압 (VB) 을 생성하는 예시적인 방법의 타이밍도를 나타낸다. 이 예에서, 능동 디바이스 (MA) 는 복수의 펄스들을 포함하는 입력 RF 신호를 증폭하도록 구성된다. 입력 RF 신호는 펄스들을 갖는 신호로 제한될 필요가 없음을 이해하여야 한다. 타이밍도에 따르면, 입력 RF 신호와 연관된 각각의 펄스 간격에 대해, 바이어스 전압 (VB) 의 형성 및 능동 디바이스 (MA) 의 활성화는 바이어스 전압 (VB) 을 형성하기 위하여 스위치들 (S2, S3, S4A, 및 S4B) 을 실질적으로 동시에 ON 으로 턴하는 것을 포함한다. 스위치들 (S1, S5, S6) 은 바이어스 전압 (VB) 의 형성 동안에 OFF 로 유지될 수도 있다. 바이어스 전압이 정의된 안정도에 도달할 때까지 스위치 (S2) 는 ON 으로 유지될 수도 있는데, 이는 스위치들 (S3, S4A, 및 S4B) 의 ON 시간 보다 더 짧은 지속 기간일 수도 있다. 입력 RF 신호의 펄스인 타이밍 폭은 스위치들 (S3, S4A, 및 S4B) 이 ON 일 때에만 소정의 간격에 도달한다. 그 후, 펄스의 프로세싱 후에 스위치들 (S3, S4A, 및 S4B) 은 OFF 로 턴하여 펄스 간격 1 을 완성할 수도 있다. 주지된 바와 같이, 이러한 동일 프로세스는 입력 RF 신호의 나머지 펄스 간격들에 대하여 반복될 수도 있다.
도 7b 는 본 개시물의 다른 양상에 따른, 능동 디바이스 (MA) 에 대한 바이어스 전압 (VB) 을 생성하는 예시적인 방법에 관한 타이밍도를 나타낸다. 이 예에서, 능동 디바이스 (MA) 는 복수의 펄스들을 포함하는 입력 RF 신호를 증폭하도록 구성된다. 입력 RF 신호는 펄스들을 갖는 신호로 제한될 필요가 없음을 이해하여야 한다. 타이밍도에 따르면, 입력 RF 신호와 연관된 각각의 펄스 간격에 대해, 바이어스 전압 (VB) 의 형성 및 능동 디바이스 (MA) 의 활성화는 바이어스 전압 (VB) 을 형성하기 위하여 스위치들 (S2, S3, S4A, S4B, 및 S5) 을 실질적으로 동시에 ON 으로 턴하는 것을 포함한다. 스위치 (S1) 는 능동 디바이스 (MA) 에 전압 (V2) 을 인가하여 능동 디바이스 (MA) 의 바이어싱과 연관된 어떠한 누설 전류도 보상할 수 있기 위하여 펄스 프로세싱 프로세스 동안에 ON 으로 턴될 수도 있다. 스위치 (S6) 는 펄스 간격 약간 전에서부터 펄스 간격 약간 후까지 OFF 로 유지될 수 있어, 바이어스 전압 (VB) 이 발생될 수 있다. 임의의 펄스 간격 이전에 그리고 펄스 간격들 사이에서 스위치 (S6) 는 ON 으로 턴하여 커패시터 (CP) 를 방전시킬 수 있어, 바이어스 전압 (VB) 이 알려진 전위 (예를 들어, 접지 전위) 로부터 발생될 수도 있다. 스위치 (S2) 는 바이어스 전압이 정의된 안정도에 도달할 때까지 ON 으로 유지될 수도 있는데, 이는 스위치들 (S3, S4A, S4B, 및 S5) 의 ON 시간 보다 더 짧은 지속기간일 수도 있다. 입력 RF 신호의 펄스인 타이밍 폭은 스위치들 (S3, S4A, S4B, 및 S5) 이 ON 일 때에만 소정의 간격에 도달한다. 그 후, 펄스의 프로세싱 후에 스위치들 (S3, S4A, S4B, 및 S5) 은 OFF 로 턴하여 펄스 간격 1 을 완성할 수도 있다. 주지된 바와 같이, 이러한 동일 프로세스는 입력 RF 신호의 나머지 펄스 간격들에 대하여 반복될 수도 있다.
도 8 은 본 개시물의 다른 양상에 따른, 예시적인 통신 디바이스 (800) 의 블록도를 나타낸다. 통신 디바이스 (800) 는 전압 레귤레이터로서 이전에 설명된 장치들의 어느 것을 이용하는 통신 디바이스의 예시적인 일 구현예일 수도 있다. 구체적으로, 통신 디바이스 (800) 는 안테나 (802), 저잡음 증폭기 (LNA; 804), 펄스 복조기 (806), 제 1 전압 레귤레이터 (808), 수신기 기저대역 프로세싱 모듈 (810), 위상 동기 루프 (PLL) 및/또는 전압 제어 발진기 (VCO; 812), 기준 발진기 (814), 송신기 기저대역 프로세싱 모듈 (816), 펄스 변조기 (818), 제 2 전압 레귤레이터 (820), 및 전력 증폭기 (PA; 822) 를 포함한다.
소스 통신 디바이스로서, 수신지 통신 디바이스에 송신될 데이터는 송신기 기저대역 프로세싱 모듈 (816) 에 전송된다. 송신기 기저대역 프로세싱 모듈 (816) 은 송신 데이터를 프로세싱하여, 발신 기저대역 신호를 생성한다. 펄스 변조기 (818) 는 발신 기저대역 신호에 기초하여 펄스들 (예를 들어, UWB (ultra wideband) 펄스들) 을 생성한다. 제 2 전압 레귤레이터 (820) 는 펄스를 생성하기 위하여 적절한 시간에 펄스 변조기 (818) 에 전하를 공급한다. PA (822) 는 UWB 펄스 신호를 증폭하고 그 신호를, 무선 매질로의 송신을 위하여 Tx/Rx 분리 디바이스 (804) 를 통하여 안테나 (802) 에 제공한다. 제 2 전압 레귤레이터 (820) 는 또한 펄스를 증폭하기 위하여 적절한 시간에 PA (822) 에 전하를 공급한다. 송신 데이터는 센서, 마이크로프로세서, 마이크로제어기, RISC 프로세서, 키보드, 마우스 또는 트랙볼과 같은 포인팅 디바이스, 마이크로폰과 같은 변환기를 포함한 헤드셋과 같은 오디오 디바이스, 메디컬 디바이스, 슈, 데이터를 생성하는 봇 또는 기계적 디바이스, 터치 감지 디스플레이와 같은 유저 인터페이스 등에 의해 생성될 수도 있다.
수신지 통신 디바이스로서, 수신 RF 신호 (예를 들어, 착신 UWB 펄스들) 가 안테나 (802) 에 의해 픽업되고, 수신 RF 신호를 증폭하는 LNA (804) 에 제공된다. 제 1 전압 레귤레이터 (808) 는 수신 신호를 증폭하기 위하여 적절한 시간에 LNA (804) 에 전하를 제공한다. 펄스 복조기 (806) 는 수신된 UWB 펄스들에 기초하여 착신 기저대역 신호를 생성한다. 제 1 전압 레귤레이터 (808) 는 또한, 펄스들을 적절하게 프로세싱하기 위하여 적절한 시간에 펄스 복조기 (806) 에 전하를 제공한다. 수신기 기저대역 프로세싱 모듈 (810) 은 수신 데이터를 생성하기 위하여 착신 기저대역 신호를 프로세싱한다. 그 후, 데이터 프로세서 (도시 생략) 는 수신 데이터에 기초하여 하나 이상의 정의된 동작들을 수행할 수도 있다. 예를 들어, 데이터 프로세서는 마이크로프로세서, 마이크로제어기, RISC (reduced instruction set computer) 프로세서, 디스플레이, 스피커와 같은 변환기를 포함한 헤드셋과 같은 오디오 디바이스, 메디컬 디바이스, 슈, 데이터에 응답하는 로봇 또는 기계적 디바이스, 디스플레이, 하나 이상의 발광 다이오드들 (LED) 과 같은 유저 인터페이스 등을 포함할 수도 있다.
도 9a 는 본 명세서에 설명된 통신 시스템들, 디바이스들 및 장치들 중 어느 것에 채용될 수도 있는 펄스 변조의 일례로서, 상이한 PRF (pulse repetition frequency) 들로서 정의되는 상이한 채널들 (채널들 1 및 2) 을 나타낸다. 구체적으로, 채널 1 에 대한 펄스는 펄스 투 펄스 지연 기간 (902) 에 대응하는 PRF 를 갖는다. 반대로, 채널 2 에 대한 펄스는 펄스 투 펄스 지연 기간 (904) 에 대응하는 PRF 를 갖는다. 따라서, 이 기술은 두개의 채널들 간에 펄스 충돌의 비교적 낮은 가능성을 갖는 의사 직교 채널들을 정의하는데 이용될 수도 있다. 구체적으로, 펄스 충돌의 낮은 가능성은 펄스들에 대한 낮은 듀티 사이클의 이용을 통하여 달성될 수도 있다. 예를 들어, PRF 의 적절한 선택을 통하여, 소정의 채널의 실질적으로 모든 펄스들이 임의의 다른 채널에 대한 펄스들과는 상이한 시간에 송신될 수도 있다.
소정의 채널에 대해 정의된 PRF 는 그 채널에 의해 지원되는 데이터 레이트 또는 레이트들에 의존할 수도 있다. 예를 들어, (예를 들어, 수 Kbps (kilobits per second) 의 정도로) 매우 낮은 데이터 레이트들을 지원하는 채널은 대응하는 낮은 PRF 를 채용할 수도 있다. 반대로, (예를 들어, 수 Mbps (megabits per second) 의 정도로) 비교적 높은 데이터 레이트들을 지원하는 채널은 대응하는 높은 PRF 를 채용할 수도 있다.
도 9b 는 본 명세서에 설명된 통신 시스템들 중 어느 것에 채용될 수도 있는 변조의 일례로서, 상이한 펄스 포지션들 또는 오프셋들로 정의된 상이한 채널들 (채널 1 및 2) 을 나타낸다. 채널 1 에 대한 펄스는 (예를 들어, 도시되지 않은 주어진 시점에 대하여) 제 1 펄스 오프셋에 따라 라인 (906) 에 의해 나타내어지는 시점에서 생성된다. 반대로, 채널 2 에 대한 펄스는 제 2 펄스 오프셋에 따라 라인 (908) 에 의해 나타내어지는 시점에서 생성된다. (화살표 (910) 로 나타내어지는 바와 같이) 펄스들 간에 펄스 오프셋 차이가 주어지면, 이 기술은 두개의 채널들 간에 펄스 충돌들의 가능성을 감소시키는데 이용될 수도 있다. (예를 들어, 위에 설명된 바와 같은) 채널들에 대해 정의된 임의의 다른 시그널링 파라미터들과, 디바이스들 간의 타이밍 정밀도 (예를 들어, 상대 클록 드리프트) 에 의존하여, 상이한 펄스 오프셋들의 이용은 직교 또는 의사직교 채널들을 제공하는데 이용될 수도 있다.
도 9c 는 본 명세서에 설명된 통신 시스템들 중 어느 것에 채용될 수도 있는 상이한 타이밍 홉핑 시퀀스 변조로 정의되는 상이한 채널들 (채널 1 및 2) 을 나타낸다. 예를 들어, 채널 1 에 대한 펄스 (912) 는 한 시간 홉핑 시퀀스에 따라 항상 생성될 수도 있는 한편, 채널 2 에 대한 펄스 (914) 는 다른 한 시간 홉핑 시퀀스에 따라 항상 생성될 수도 있다. 이용된 특정 시퀀스와, 디바이스들 간의 타이밍 정밀도에 의존하여, 이 기술은 직교 또는 의사직교 채널들을 제공하는데 이용될 수도 있다. 예를 들어, 시간 홉핑된 펄스 포지션들은 이웃하는 채널들로부터의 반복 펄스 충돌들의 가능성을 감소시키기 위해 주기적이지 않을 수도 있다.
도 9d 는 본 명세서에 설명된 통신 시스템들 중 어느 것에 채용될 수도 있는 펄스 변조의 일례로서, 상이한 타임슬롯들로 정의되는 상이한 채널들 (채널 1 및 2) 을 나타낸다. 채널 (L1) 에 대한 펄스는 특정 시간 인스턴스들에서 생성된다. 유사하게, 채널 (L2) 에 대한 펄스는 다른 시간 인스턴스들에서 생성된다. 동일한 방식으로, 채널 (L3) 에 대한 펄스는 또 다른 시간 인스턴스들에서 생성된다. 일반적으로, 상이한 채널들에 속하는 시간 인스턴스들은 일치하지 않거나 여러 채널들 간의 간섭을 감소 또는 제거하도록 직교할 수도 있다.
다른 기술들이 펄스 변조 방식들에 따라 채널들을 정의하는데 이용될 수도 있음을 알아야 한다. 예를 들어, 채널은 상이한 스프레딩 의사난수 시퀀스들 또는 일부 다른 적절한 파라미터 또는 파라미터들에 기초하여 정의될 수도 있다. 또한, 채널은 두개 이상의 파라미터들의 조합에 기초하여 정의될 수도 있다.
도 10 은 본 개시물의 다른 양상에 따른, 여러 채널을 통하여 서로 통신하는 여러 UWB 통신 디바이스들의 블록도를 나타낸다. 예를 들어, UWB 디바이스 1 (1002) 은 두개의 동시 UWB 채널들 1 및 2 를 통하여 UWB 디바이스 2 (1004) 와 통신한다. UWB 디바이스 (1002) 는 단일 채널 3 을 통하여 UWB 디바이스 3 (1006) 와 통신한다. 그리고, UWB 디바이스 3 (1006) 는 이어서 단일 채널 4 를 통하여 UWB 디바이스 4 (1008) 와 통신한다. 다른 구성들도 가능하다. 통신 디바이스들은 많은 상이한 애플리케이션들에 이용될 수도 있고, 예를 들어, 헤드셋, 마이크로폰, 생체 센서, 심박 모니터, 만보기, EKG 디바이스, 시계, 슈, 원격 제어기, 스위치, 타이어 압력 모니터 또는 다른 통신 디바이스들에서 구현될 수도 있다. 메디컬 디바이스는 스마트 밴드 애드, 센서들, 생체 사인 모니터, 등을 포함할 수도 있다. 본 명세서에 설명된 통신 디바이스들은 자동의, 운동적인, 및 생리학적인 (메디컬) 응답을 감지하는 것과 같은 임의의 유형의 감지 애플리케이션에 이용될 수도 있다.
본 개시물의 위의 양상들의 임의의 것이 많은 상이한 디바이스들에서 구현될 수도 있다. 예를 들어, 위에 설명된 메디컬 애플리케이션에 더하여, 본 개시물의 양상은 건강 및 휘트니스 애플리케이션들에 적용될 수도 있다. 추가로, 본 개시물의 양상들은 상이한 유형의 애플리케이션들에 대한 슈들에서도 구현될 수도 있다. 다른 다수의 애플리케이션들이 본 명세서에 설명된 개시물의 임의의 양상을 포함할 수도 있다.
본 개시물의 여러 양상들이 위에 설명되었다. 본 명세서에서의 개시들은 폭넓은 형태들로 구현될 수도 있고 본 명세서에 개시된 임의의 특정 구조, 기능 또는 양쪽 모두는 단지 예시적인 것에 불과함을 알 것이다. 본 명세서에서의 개시에 기초하여, 당해 기술 분야의 당업자는 본 명세서에서의 개시가 임의의 다른 양상들과 독립적으로 구현될 수도 있고 이들 양상 중 둘 이상이 여러 방식으로 결합될 수 있음을 알아야 한다. 예를 들어, 본 명세서에 설명된 임의의 수의 양상들을 이용하여, 장치가 구현될 수도 있거나 방법이 실시될 수도 있다. 또한, 본 명세서에 개시된 양상들 중 하나 이상의 양상에 더하여 또는 이들 이외에 다른 구조, 기능 또는 기능과 구조를 이용하여, 이러한 장치가 구현될 수도 있거나 이러한 방법이 실시될 수도 있다. 위의 컨셉 중 일부의 일례로서, 일부 양상에서, 동시 채널들이 펄스 반복 주파수에 기초하여 확립될 수도 있다. 일부 양상에서는, 동시 채널들이 펄스 포지션 또는 오프셋들에 기초하여 확립될 수도 있다. 일부 양상에서는, 동시 채널들이 시간 홉핑 시퀀스들에 기초하여 확립될 수도 있다. 일부 양상에서는, 동시 채널들이 펄스 반복 주파수, 펄스 포지션 또는 오프셋들 및 시간 홉핑 시퀀스에 기초하여 확립될 수도 있다.
당해 기술 분야의 당업자는 여러 상이한 기술들 및 기법 중 어느 것을 이용하여 정보 및 신호들이 나타내어질 수 있음을 알 것이다. 예를 들어, 위의 설명 전반에 걸쳐 참조될 수도 있는 데이터, 명령, 커맨드, 정보, 신호들, 비트, 심볼들, 및 칩들은 전압, 전류, 전자기 파, 자기장, 또는 자기입자, 광학 필드 또는 광학 입자, 또는 이들의 조합으로 나타내어질 수도 있다.
당업자는 또한, 본 명세서에 개시된 양상들과 함께 설명된 여러 예시적인 논리 블록들, 모듈들, 프로세서들, 수단들, 회로들 및 알고리즘 단계들이 전자적 하드웨어 (예를 들어, 소스 코딩 또는 일부 다른 기술을 이용하여 설계될 수 있는, 디지털 구현, 아날로그 구현, 또는 이 둘의 조합), 명령들을 포함하는 여러 형태들의 프로그램 또는 설계 코드 (여기서는 편의상 "소프트웨어" 또는 "소프트웨어 모듈" 로서 지칭될 수 있음), 또는 이 둘의 조합으로서 구현될 수 있음을 알 것이다. 하드웨어 또는 소프트웨어의 상호교환가능성을 명확하게 설명하기 위하여, 여러 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들이 이들의 기능면에서 위에 일반적으로 설명되었다. 이러한 기능이 하드웨어로서 구현되는지 소프트웨어로 구현되는지는 전체 시스템에 부여되는 특정 애플리케이션 및 설계 구속 요건들에 의존한다. 당업자는 각각의 특정 애플리케이션에 대해 여러 방식으로 상술한 기능을 구현할 수도 있지만, 이러한 구현 정밀도는 본 개시물의 범위에 벗어나는 것을 야기하는 것으로서 해석되어서는 안된다.
본 명세서에 개시된 양상들과 관련하여 설명된 여러 예시적인 논리 블록들, 모듈들 및 회로들은 집적 회로 ("IC"), 액세스 단말기, 또는 액세스 포인트에 의해 또는 내에서 구현될 수도 있다. IC 는 범용 프로세서, 디지털 신호 프로세서 (DSP), 응용 주문형 집적 회로 (ASIC), 필드 프로그래밍가능 게이트 어레이 (FPGA) 또는 다른 프로그래밍가능 로직 디바이스, 별도의 게이트, 또는 트랜지스터 로직, 별도의 하드웨어 컴포넌트, 전기 컴포넌트, 광학 컴포넌트, 기계 컴포넌트, 또는 본 명세서에 설명된 기능들을 수행하도록 설계된 이들의 조합을 포함할 수도 있고, IC 내부에, IC 외부에, 또는 양쪽 모두에 상주하는 코드들 또는 명령들을 실행할 수도 있다. 범용 프로세서는, 마이크로프로세서일 수도 있지만, 대안으로서, 프로세서는 임의의 통상의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한, 컴퓨팅 디바이스의 조합, 예를 들어, DSP 코어 또는 임의의 다른 구성들과 결합한 DSP 와 마이크로프로세서, 복수의 마이크로프로세서들, 하나 이상의 마이크로프로세서들의 조합으로서 또한 구현될 수도 있다.
임의의 개시된 프로세스들의 단계들의 임의의 특정 순서 또는 계층은 샘플 접근의 일례임을 알 것이다. 설계 선호도에 기초하여, 프로세스들의 단계들의 특정 순서 또는 계층은 본 개시물의 범위 내에 있으면서 재정렬될 수 있음을 알 것이다. 첨부한 방법 청구항은 샘플 순서에서 여러 단계들의 요소를 제공하지만, 제공된 특정 순서 또는 계층으로 제한되는 것으로 의미되지 않는다.
본 명세서에 개시된 양상들과 함께 설명된 방법 또는 알고리즘의 단계들은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈에서 또는 이 둘의 조합에서 직접 구현될 수도 있다. 소프트웨어 모듈 (예를 들어, 실행가능 명령들 및 관련 데이터를 포함함) 및 다른 데이터가 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드디스크, 탈착가능 디스크, CD-ROM, 또는 당해 기술에 알려진 임의의 다른 형태의 컴퓨터 판독가능 저장 매체와 같은 데이터 메모리에 상주할 수도 있다. 샘플 저장 매체는 예를 들어, 컴퓨터/프로세서 (이는 여기서는 편의상 "프로세서"라 지칭될 수 있음) 와 같은 머신에 커플링될 수도 있으며 이러한 프로세서는 저장 매체로부터 정보 (예를 들어, 코드) 를 읽을 수 있고 저장 매체에 정보를 기록할 수 있다. 샘플 저장 매체는 프로세서와 일체형일 수도 있다. 프로세서 및 저장 매체는 ASIC 에 상주할 수도 있다. ASIC 는 유저 장치에 상주할 수도 있다. 대안으로서, 프로세서 및 저장 매체는 유저 장치에서의 별개의 컴포넌트들로서 상주할 수도 있다. 또한 일부 양상에서, 임의의 적합한 컴퓨터 프로그램 제품은 본 개시물의 양상들 중 하나 이상에 관한 코드들을 포함하는 컴퓨터 판독가능 매체를 포함할 수도 있다. 일부 양상에서는, 컴퓨터 프로그램 제품은 패키징 재료들을 포함할 수도 있다.
본 발명이 여러 양상들과 함께 설명되었지만, 본 발명은 추가의 변형이 가능함을 이해할 것이다. 본 출원은 본 발명의 원리에 일반적으로 따르는 임의의 변경들, 이용들, 또는 적응을 포함하도록 의도되며, 이러한 본 개시물로부터의 범위는 본 발명이 속하는 기술 내에서 알려지고 통용되는 실시 내에 드는 것도 포함한다.

Claims (37)

  1. 능동 디바이스에 대한 바이어스 전압을 생성하는 장치로서,
    제 1 전압을 생성하도록 구성된 제 1 전압 소스;
    제 1 스위칭 소자;
    용량성 소자;
    제 2 스위칭 소자; 및
    제어기를 포함하고,
    상기 제어기는:
    상기 제 1 전압에 기초하여 상기 용량성 소자에 전하를 형성하기 위하여 상기 제 1 전압 소스를 상기 용량성 소자에 커플링하도록 제 1 시간 구간 동안 상기 제 1 스위칭 소자를 활성화하고;
    상기 전하가 상기 능동 디바이스에 전달되는 것을 방지하기 위하여 상기 제 1 시간 구간 동안 상기 제 2 스위칭 소자를 비활성화된 채로 유지하고; 그리고
    상기 용량성 소자로부터 상기 능동 디바이스로 상기 전하를 전달함으로써 상기 능동 디바이스에 대한 상기 바이어스 전압을 형성하기 위하여, 상기 용량성 소자를 상기 능동 디바이스에 커플링하도록 제 2 시간 구간 동안 상기 제 2 스위칭 소자를 활성화하도록 구성되는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  2. 제 1 항에 있어서,
    상기 제어기는 상기 용량성 소자의 용량을 제어하도록 구성되는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  3. 제 2 항에 있어서,
    상기 제어기는 상기 능동 디바이스의 하나 이상의 특성들에 기초하여 상기 용량성 소자의 용량을 제어하도록 구성된, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  4. 제 3 항에 있어서,
    상기 능동 디바이스의 하나 이상의 특성들은 상기 능동 디바이스의 이득을 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  5. 제 2 항에 있어서,
    상기 제어기는 기준 전압에 기초하여 상기 용량성 소자의 용량을 제어하도록 구성된, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  6. 제 5 항에 있어서,
    상기 기준 전압은 상기 능동 디바이스의 하나 이상의 특성들에 기초하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  7. 제 5 항에 있어서,
    상기 기준 전압을 생성하도록 구성된 제 2 전압 소스를 더 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  8. 제 1 항에 있어서,
    상기 바이어스 전압을 생성하는데 이용될 제 2 전압을 생성하도록 구성된 제 2 전압 소스를 더 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  9. 제 8 항에 있어서,
    상기 제 2 전압은 상기 능동 디바이스의 하나 이상의 특성들에 기초하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  10. 제 1 항에 있어서,
    상기 제어기는 상기 제 2 시간 구간 동안 상기 능동 디바이스에 상기 제 1 전압 소스를 커플링하기 위하여 상기 제 2 시간 구간 동안 상기 제 1 스위칭 소자를 활성화된 채로 유지하도록 구성되는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  11. 제 1 항에 있어서,
    상기 능동 디바이스를 접지 전위 또는 다른 전위에 선택적으로 커플링하여 상기 능동 디바이스를 디스에이블하도록 구성된 제 3 스위칭 소자를 더 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  12. 능동 디바이스에 대한 바이어스 전압을 생성하는 방법으로서,
    제 1 전압 소스에 의하여 제 1 전압을 생성하는 단계;
    제 1 시간 구간 동안, 상기 제 1 전압에 기초하여 용량성 소자에서 전하를 생성하는 단계, 및 상기 능동 디바이스로의 상기 전하의 전달을 방지하기 위하여 상기 용량성 소자 및 상기 제 1 전압 소스로부터 상기 능동 디바이스를 디커플링된 채로 유지하는 단계; 및
    제 2 시간 구간 동안, 상기 능동 디바이스에 대한 상기 바이어스 전압을 생성하기 위하여 이용되는 상기 전하를 스위칭 소자에 의하여 전달하는 단계를 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 방법.
  13. 제 12 항에 있어서,
    상기 용량성 소자의 용량을 제어하는 단계를 더 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 방법.
  14. 제 13 항에 있어서,
    상기 용량성 소자의 용량을 제어하는 단계는, 상기 능동 디바이스의 하나 이상의 특성들에 기초하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 방법.
  15. 제 14 항에 있어서,
    상기 능동 디바이스의 하나 이상의 특성들은 상기 능동 디바이스의 이득을 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 방법.
  16. 제 13 항에 있어서,
    상기 용량성 소자의 용량을 제어하는 단계는, 기준 전압에 기초하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 방법.
  17. 제 16 항에 있어서,
    상기 기준 전압은 상기 능동 디바이스의 하나 이상의 특성들에 기초하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 방법.
  18. 제 16 항에 있어서,
    상기 기준 전압을 생성하는 단계를 더 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 방법.
  19. 제 12 항에 있어서,
    상기 바이어스 전압을 생성하는데 이용될 제 2 전압을 생성하는 단계를 더 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 방법.
  20. 제 19 항에 있어서,
    상기 제 2 전압은 상기 능동 디바이스의 하나 이상의 특성들의 함수인, 능동 디바이스에 대한 바이어스 전압을 생성하는 방법.
  21. 제 12 항에 있어서,
    상기 제 2 시간 구간 동안 상기 제 1 전압을 상기 능동 디바이스에 인가하는 단계를 더 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 방법.
  22. 제 12 항에 있어서,
    상기 능동 디바이스를 디스에이블하도록 상기 능동 디바이스에 접지 전위 또는 다른 전위를 인가하는 단계를 더 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 방법.
  23. 능동 디바이스에 대한 바이어스 전압을 생성하는 장치로서,
    제 1 전압을 생성하는 수단;
    제 1 시간 구간 동안 상기 제 1 전압에 기초하여 전하를 생성하는 수단; 및
    상기 제 1 시간 구간 동안, 상기 전하를 생성하는 수단 및 상기 제 1 전압을 생성하는 수단을 상기 능동 디바이스로부터 디커플링하고, 제 2 시간 구간 동안 상기 전하를 생성하는 수단으로부터 상기 능동 디바이스로 상기 능동 디바이스에 대한 바이어스 전압을 생성하는데 이용될 상기 전하를 전달하는 수단을 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  24. 제 23 항에 있어서,
    상기 전하를 생성하는 수단의 전하 용량을 제어하는 수단을 더 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  25. 제 24 항에 있어서,
    상기 제어하는 수단은, 상기 능동 디바이스의 하나 이상의 특성들에 기초하여 상기 전하를 생성하는 수단의 상기 전하 용량을 제어하도록 구성된, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  26. 제 25 항에 있어서,
    상기 능동 디바이스의 하나 이상의 특성들은 상기 능동 디바이스의 이득을 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  27. 제 24 항에 있어서,
    상기 제어하는 수단은, 기준 전압에 기초하여 상기 전하를 저장하는 수단의 상기 전하 용량을 제어하도록 구성된, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  28. 제 27 항에 있어서,
    상기 기준 전압은 상기 능동 디바이스의 하나 이상의 특성들에 기초하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  29. 제 27 항에 있어서,
    상기 기준 전압을 생성하는 수단을 더 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  30. 제 23 항에 있어서,
    상기 능동 디바이스에 대한 상기 바이어스 전압을 생성하는데 이용될 제 2 전압을 생성하는 수단을 더 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  31. 제 30 항에 있어서,
    상기 제 2 전압은 상기 능동 디바이스의 하나 이상의 특성들에 기초하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  32. 제 23 항에 있어서,
    상기 제 2 시간 구간 동안 상기 제 1 전압을 생성하는 수단을 상기 상기 전하를 생성하는 수단에 커플링하는 수단을 더 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  33. 제 23 항에 있어서,
    상기 능동 디바이스를 디스에이블하도록 상기 능동 디바이스를 접지 전위 또는 다른 전위에 커플링하는 수단을 더 포함하는, 능동 디바이스에 대한 바이어스 전압을 생성하는 장치.
  34. 컴퓨터 판독가능 저장 매체로서,
    장치에 의해 실행가능한 명령들을 포함하고,
    상기 장치는,
    제 1 전압 소스에 의하여 전압을 생성하고;
    제 1 시간 구간 동안 상기 전압에 기초하여 용량성 소자에 전하를 생성하고;
    상기 제 1 시간 구간 동안 상기 용량성 소자로부터 능동 디바이스로의 상기 전하의 전달을 방지하도록 상기 제 1 시간 구간 동안 상기 용량성 소자 및 상기 전압 소스로부터 상기 능동 디바이스를 디커플링된 채로 유지하고;
    제 2 시간 구간 동안, 상기 능동 디바이스에 대한 바이어스 전압을 생성하는데 이용될 상기 전하를 상기 용량성 소자로부터 상기 능동 디바이스로 스위칭 소자에 의하여 전달하는, 컴퓨터 판독가능 저장 매체.
  35. 헤드셋으로서,
    오디오 데이터를 생성하도록 구성된 변환기;
    상기 오디오 데이터를 송신하도록 구성된 송신기;
    전압을 생성하도록 구성된 전압 소스;
    제 1 스위칭 소자;
    용량성 소자;
    제 2 스위칭 소자; 및
    제어기를 포함하고,
    상기 제어기는:
    상기 전압에 기초하여 상기 용량성 소자에 전하를 형성하기 위하여 상기 용량성 소자에 상기 전압 소스를 커플링하도록 제 1 시간 구간 동안 상기 제 1 스위칭 소자를 활성화하고;
    상기 제 1 시간 구간 동안 상기 송신기로의 상기 전하의 전달을 방지하기 위하여, 상기 용량성 소자 및 상기 전압 소스로부터 상기 송신기를 디커플링된 채로 유지하도록 상기 제 1 시간 구간 동안 상기 제 2 스위칭 소자를 비활성된 채로 유지하고; 그리고
    상기 용량성 소자로부터 상기 송신기로 상기 전하를 전달함에 의하여 상기 송신기에 대한 바이어스 전압을 형성하기 위하여, 상기 용량성 소자를 상기 송신기에 커플링하도록 제 2 시간 구간 동안 상기 제 2 스위칭 소자를 활성화하도록 구성되는, 헤드셋.
  36. 유저 디바이스로서,
    데이터를 수신하도록 구성된 수신기;
    전압을 생성하도록 구성된 전압 소스;
    제 1 스위칭 소자;
    용량성 소자;
    제 2 스위칭 소자; 및
    제어기를 포함하고,
    상기 제어기는:
    상기 전압에 기초하여 상기 용량성 소자에 전하를 형성하기 위하여 상기 용량성 소자에 상기 전압 소스를 커플링하도록 제 1 시간 구간 동안 상기 제 1 스위칭 소자를 활성화하고;
    상기 제 1 시간 구간 동안 상기 수신기로의 상기 전하의 전달을 방지하기 위하여, 상기 용량성 소자 및 상기 전압 소스로부터 상기 수신기를 디커플링된 채로 유지하도록 제 1 시간 구간 동안 상기 제 2 스위칭 소자를 비활성된 채로 유지하고; 그리고
    상기 용량성 소자로부터 상기 수신기로 상기 전하를 전달함에 의하여 상기 수신기에 대한 바이어스 전압을 형성하기 위하여, 상기 용량성 소자를 상기 수신기에 커플링하도록 제 2 시간 구간 동안 상기 제 2 스위칭 소자를 활성화하도록 구성되는, 유저 디바이스.
  37. 센싱 디바이스로서,
    데이터를 획득하도록 구성된 센서;
    데이터를 송신하도록 구성된 송신기;
    전압을 생성하도록 구성된 전압 소스;
    제 1 스위칭 소자;
    용량성 소자;
    제 2 스위칭 소자; 및
    제어기를 포함하고,
    상기 제어기는:
    상기 전압에 기초하여 상기 용량성 소자에 전하를 형성하기 위하여 상기 용량성 소자에 상기 전압 소스를 커플링하도록 제 1 시간 구간 동안 상기 제 1 스위칭 소자를 활성화하고;
    상기 제 1 시간 구간 동안 상기 송신기로의 상기 전하의 전달을 방지하기 위하여, 상기 용량성 소자 및 상기 전압 소스로부터 상기 송신기를 디커플링된 채로 유지하도록 제 1 시간 구간 동안 상기 제 2 스위칭 소자를 비활성된 채로 유지하고; 그리고
    상기 용량성 소자로부터 상기 송신기로 상기 전하를 전달함에 의하여 상기 송신기에 대한 바이어스 전압을 형성하기 위하여, 상기 용량성 소자를 상기 송신기에 커플링하도록 제 2 시간 구간 동안 상기 제 2 스위칭 소자를 활성화하도록 구성되는, 센싱 디바이스.
KR1020127015084A 2009-12-11 2010-12-10 능동 디바이스들을 바이어싱하는 시스템 및 방법 KR101403162B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/636,542 2009-12-11
US12/636,542 US8855336B2 (en) 2009-12-11 2009-12-11 System and method for biasing active devices
PCT/US2010/059936 WO2011072248A1 (en) 2009-12-11 2010-12-10 System and method for biasing active devices

Publications (2)

Publication Number Publication Date
KR20120082034A KR20120082034A (ko) 2012-07-20
KR101403162B1 true KR101403162B1 (ko) 2014-06-03

Family

ID=43778156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127015084A KR101403162B1 (ko) 2009-12-11 2010-12-10 능동 디바이스들을 바이어싱하는 시스템 및 방법

Country Status (6)

Country Link
US (1) US8855336B2 (ko)
EP (1) EP2510414A1 (ko)
JP (1) JP5587427B2 (ko)
KR (1) KR101403162B1 (ko)
CN (1) CN102652295B (ko)
WO (1) WO2011072248A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3005220B1 (en) * 2013-06-04 2019-09-04 Eagle Harbor Technologies Inc. Analog integrator system and method
CN104301820A (zh) * 2014-09-29 2015-01-21 成都英博联宇科技有限公司 一种感应式麦克风
DE102014226716A1 (de) * 2014-12-19 2016-06-23 Dialog Semiconductor (Uk) Limited Spannungsverdoppler und Spannungsverdopplungsverfahren zur Verwendung im PMW-Modus
US10248177B2 (en) 2015-05-22 2019-04-02 Advanced Micro Devices, Inc. Droop detection and regulation for processor tiles
US9946278B2 (en) * 2015-05-22 2018-04-17 Advanced Micro Devices, Inc. Droop detection for low-dropout regulator
CN111614141B (zh) * 2016-03-29 2023-10-24 快捷半导体(苏州)有限公司 Usb连接器放电方法及电路、以及系统
FR3066058B1 (fr) * 2017-05-05 2019-07-12 Stmicroelectronics Sa Appareil de communication avec une isolation renforcee de la chaine de reception
CN111628801B (zh) * 2020-05-28 2022-02-01 维沃移动通信有限公司 射频前端器件控制方法及用户设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563385B2 (en) * 2001-04-18 2003-05-13 Xicor, Inc. Amplifier bias control circuit
US20080144861A1 (en) * 2006-12-13 2008-06-19 Melanson John L Method and apparatus for controlling a selectable voltage audio power output stage
US20090086511A1 (en) 2007-09-27 2009-04-02 Phison Electronics Corp. Converter circuit with pulse width frequency modulation and method thereof
US20090224832A1 (en) 2008-03-10 2009-09-10 Qualcomm Incorporated System and method of enabling a signal processing device in a relatively fast manner to process a low duty cycle signal

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216727A (ja) 1993-01-20 1994-08-05 Mitsubishi Electric Corp 遅延時間可変論理回路
JPH09246872A (ja) 1996-03-08 1997-09-19 Sony Corp トランジスタのバイアス安定化回路
JP3871948B2 (ja) 2001-03-26 2007-01-24 株式会社半導体エネルギー研究所 Ｄ／ａ変換回路、並びにｄ／ａ変換回路を有する半導体装置、表示装置及び電子機器
US6600436B2 (en) 2001-03-26 2003-07-29 Semiconductor Energy Laboratory Co., Ltd, D/A converter having capacitances, tone voltage lines, first switches, second switches and third switches
JP2004336191A (ja) 2003-05-01 2004-11-25 Fujitsu Ltd 半導体集積回路
US7307478B2 (en) * 2004-04-30 2007-12-11 Broadcom Corporation Adjustable power amplifier and applications thereof
CN101507105A (zh) 2006-08-21 2009-08-12 美国思睿逻辑有限公司 控制可选电压音频功率放大器输出级的方法和装置
US8435389B2 (en) 2006-12-12 2013-05-07 Oc Oerlikon Balzers Ag RF substrate bias with high power impulse magnetron sputtering (HIPIMS)
US8275343B2 (en) * 2008-03-10 2012-09-25 Qualcomm Incorporated System and method of using residual voltage from a prior operation to establish a bias voltage for a subsequent operation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563385B2 (en) * 2001-04-18 2003-05-13 Xicor, Inc. Amplifier bias control circuit
US20080144861A1 (en) * 2006-12-13 2008-06-19 Melanson John L Method and apparatus for controlling a selectable voltage audio power output stage
US20090086511A1 (en) 2007-09-27 2009-04-02 Phison Electronics Corp. Converter circuit with pulse width frequency modulation and method thereof
US20090224832A1 (en) 2008-03-10 2009-09-10 Qualcomm Incorporated System and method of enabling a signal processing device in a relatively fast manner to process a low duty cycle signal

Also Published As

Publication number Publication date
CN102652295B (zh) 2015-08-19
WO2011072248A1 (en) 2011-06-16
CN102652295A (zh) 2012-08-29
EP2510414A1 (en) 2012-10-17
KR20120082034A (ko) 2012-07-20
JP2013514014A (ja) 2013-04-22
US20110142263A1 (en) 2011-06-16
US8855336B2 (en) 2014-10-07
JP5587427B2 (ja) 2014-09-10

Similar Documents

Publication Publication Date Title
KR101403162B1 (ko) 능동 디바이스들을 바이어싱하는 시스템 및 방법
US8406693B2 (en) Apparatus and method for modulating an amplitude, phase or both of a periodic signal on a per cycle basis
US8754610B2 (en) System and method for supplying power to a load
US8188802B2 (en) System and method for efficiently generating an oscillating signal
JP5313270B2 (ja) 低デューティサイクル信号を処理するために比較的高速に信号処理デバイスをイネーブルにするシステム及び方法
US20110068765A1 (en) System and method for power calibrating a pulse generator
JP5539522B2 (ja) 共通のバイアス電流をシェアする複数の増幅ステージを用いて信号を増幅するシステム及び方法
US8804483B2 (en) System and method for transmission and detection of frame including bursts of pulses
WO2010002889A1 (en) System and method of controlling power consumption in response to volume control
US8811919B2 (en) System and method for generating a defined pulse
US20090224860A1 (en) System and method of using residual voltage from a prior operation to establish a bias voltage for a subsequent operation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 6