KR101391100B1 - Pixel circuit for driving oled - Google Patents
Pixel circuit for driving oled Download PDFInfo
- Publication number
- KR101391100B1 KR101391100B1 KR1020130005917A KR20130005917A KR101391100B1 KR 101391100 B1 KR101391100 B1 KR 101391100B1 KR 1020130005917 A KR1020130005917 A KR 1020130005917A KR 20130005917 A KR20130005917 A KR 20130005917A KR 101391100 B1 KR101391100 B1 KR 101391100B1
- Authority
- KR
- South Korea
- Prior art keywords
- tft
- voltage
- scan
- pixel circuit
- oled
- Prior art date
Links
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000008859 change Effects 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 11
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 7
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 208000032005 Spinocerebellar ataxia with axonal neuropathy type 2 Diseases 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 유기발광 다이오드(Organic Light Emitting Diode; OLED) 구동 화소회로에 관한 것이다.
The present invention relates to an organic light emitting diode (OLED) driving pixel circuit.
최근 스마트폰을 포함하는 스마트 디바이스의 발전으로 인해, 디스플레이의 경량화, 박형화, 저소비력화, 고속 응답화 등의 요구가 크게 대두하고 있다. 이러한 요구에 부응하는 차세대 디스플레이 소자로서 유기 발광다이오드(Organic Light Emitting Diode; OLED)가 주목을 받고 있다. Recently, the development of smart devices including smart phones has led to a demand for lighter, thinner, less expensive, and faster response of displays. Organic light emitting diodes (OLEDs) are attracting attention as a next-generation display device to meet such demands.
OLED는 백라이트(backlight)를 구비하지 않아도 되므로 액정표시장치(Liquid Crystalline Device; LCD)에 비해 박형화 및 경량화가 가능하며, 보다 저렴하고 쉽게 제작할 수 있고 넓은 시야각을 가지는 장점이 있다. The OLED does not need a backlight, so it can be made thinner and lighter than a liquid crystal display (LCD), and can be manufactured more cheaply and has a wide viewing angle.
이러한 OLED 디스플레이 분야에서는 박막 트랜지스터(Thin-Film Transistor; TFT) 기술이 널리 사용이 되고 있으며, 능동형 유기 발광다이오드(AMOLED)의 경우에는 저온 공정의 다결정 실리콘 TFT 기술이 주로 사용이 되고 있다. 그 이유는 저온 다결정 실리콘(Low-Temperature Polycrystalline Silicon; LTPS) TFT는 아모포스 실리콘(amorphous silicon: a-Si) TFT보다 이동도가 높아, 더 많은 전류를 공급할 수 있고 장시간 안정성이 뛰어나기 때문이다. Thin-film transistor (TFT) technology is widely used in the field of OLED display, and polycrystalline silicon TFT technology of low-temperature process is mainly used in the case of active organic light emitting diode (AMOLED). This is because low-temperature polycrystalline silicon (LTPS) TFTs have higher mobility than amorphous silicon (a-Si) TFTs and can supply more current and have longer stability.
LTPS TFT는 a-Si TFT에 엑시머 레이저를 조사하여 결정화하는 ELA(Excimer Laser Annealing) 기술이 많이 활용되고 있으며, ELA 결정화법에 의해 소자의 채널이 무작위의 다결정 형태를 이루기 때문에 소자마다 각기 다른 전기적 특성이 있다. 즉, 화소회로에서 TFT의 문턱전압(threshold voltage)을 변화시켜 각 화소에 동일한 데이터 전압을 인가하더라도 각기 다른 전류가 흐르게 된다. 그러나, 구동 TFT의 특성이 디스플레이 내에서 인접한 화소간에 차이를 보이게 되면, 위치별로 OLED에 흐르는 전류량이 달라 서로 다른 휘도를 보이게 되는 문제점이 있다. In the LTPS TFT, ELA (Excimer Laser Annealing) technology for crystallizing a-Si TFT by irradiating an excimer laser is widely used. Since ELA crystallization method forms a random polycrystalline channel of a device, . That is, even if the threshold voltage of the TFT is changed in the pixel circuit and the same data voltage is applied to each pixel, a different current flows. However, when the characteristics of the driving TFTs show differences between adjacent pixels in the display, the amount of current flowing through the OLED differs depending on the positions, and different luminance is displayed.
또한, 화소 내 스캔라인과 데이터 라인은 금속으로 이루어져 있으며, 전류 구동소자인 OLED는 금속라인의 저항 때문에 전압 강하(IR drop)를 피할 수 없다. 도 1은 디스플레이 패널에서 전원전압(VDD) 배선에 전압강하가 발생하는 화소회로의 레이아웃을 설명하기 위한 구조도이다. Further, the scan lines and the data lines in the pixels are made of metal, and the OLED, which is a current driving device, can not avoid a voltage drop (IR drop) due to the resistance of the metal line. 1 is a structural diagram for explaining a layout of a pixel circuit in which a voltage drop occurs in a power supply voltage (V DD ) wiring in a display panel.
전원전압인 VDD 라인에 전압강하가 생기게 되면, 화소가 VDD 입력단자로부터 멀어질수록 구동 TFT의 드레인에 인가되는 전원전압이 감소하여 휘도가 감소하게 된다. 최근 디스플레이의 사이즈가 대면적으로 발전하면서 스캔라인과 데이터 라인의 수가 증가하여, 전압강하에 의한 휘도 저하가 더욱 증가하게 되는 문제점이 있다. When the voltage drop causing the power supply voltage V DD of the line, the pixel is V DD The power supply voltage applied to the drain of the driving TFT decreases as the distance from the input terminal decreases, and the luminance decreases. There has been a problem that the number of scan lines and data lines increases in recent years as the size of the display increases to a large area, and the luminance drop due to the voltage drop further increases.
한편, 회로를 좀 더 간단하게 구성하고 개구율을 높이기 위해, 전원전압라인을 제거하는 기술이 등장하고 있다.On the other hand, in order to simplify the circuit and increase the aperture ratio, a technique for eliminating the power supply voltage line is emerging.
도 2a는 종래의 화소회로의 구성도이고, 도 2b는 전원전압라인을 제거한 종래의 화소회로의 구조도이다. 그러나, 도 2b와 같이 전원전압 라인을 제거한 화소회로는, 회로가 간단해지고 개구율이 높아지는 효과는 있으나, 구동 TFT의 문턱전압변화에 의해 OLED의 휘도가 불균일해지는 문제점은 해결할 수 없었다.
FIG. 2A is a configuration diagram of a conventional pixel circuit, and FIG. 2B is a structural diagram of a conventional pixel circuit in which a power supply voltage line is removed. However, the pixel circuit in which the power supply voltage line is removed as shown in Fig. 2B has an effect of simplifying the circuit and increasing the aperture ratio, but the problem that the luminance of the OLED becomes uneven due to the change in the threshold voltage of the driving TFT can not be solved.
본 발명이 해결하고자 하는 기술적 과제는, AMOLED 화소회로에서 신호 배선의 수를 줄여 발광영역을 증가시고, OLED의 휘도 불균일도에 영향을 미치는 구동 TFT의 문턱전압 변화와 전원라인의 전압강하를 보상하여, OLED의 균일한 휘도를 표현할 수 있는 OLED 구동 화소회로를 제공하는 것이다.
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide an AMOLED pixel circuit in which the number of signal wirings is reduced to increase a light emitting region, and a threshold voltage change of a driving TFT and a voltage drop of a power supply line, And an OLED driving pixel circuit capable of expressing a uniform luminance of the OLED.
상기와 같은 기술적 과제를 해결하기 위해, 본 발명의 유기발광 다이오드(OLED)를 구동하는 화소회로는, 게이트에 제1스캔라인이 연결되는 제1박막 트랜지스터(TFT); 상기 제1TFT의 드레인에 제2TFT의 소스가 연결되고, 상기 제1TFT의 소스에 상기 제2TFT의 드레인이 연결되며, 게이트에 제2스캔라인이 연결되는 상기 제2TFT; 상기 제2TFT의 게이트에 게이트가 연결되는 제3TFT; 상기 OLED에 제4TFT의 소스가 연결되고, 상기 제3TFT의 소스와 상기 제4TFT의 게이트가 연결되어, 상기 OLED에 전류를 공급하는 상기 제4TFT; 및 상기 제1TFT의 소스와 상기 제4TFT의 게이트 사이에 연결되어, 상기 제4TFT의 게이트에 인가되는 전압을 일정 기간 유지하는 커패시터를 포함하며, 상기 제1TFT의 드레인에 데이터 라인이 연결되고, 상기 제1 및 제2스캔라인과 상기 데이터 라인에 인가되는 제1 및 제2스캔전압과 데이터 전압을 반복하여 구현되는 제1 내지 제3구간에서 제어할 수 있다. According to an aspect of the present invention, there is provided a pixel circuit for driving an organic light emitting diode (OLED) comprising: a first thin film transistor (TFT) having a gate connected to a first scan line; The second TFT having a source connected to the drain of the first TFT and a drain connected to the source of the first TFT, and a second scan line connected to the gate of the second TFT; A third TFT having a gate connected to a gate of the second TFT; A fourth TFT connected to a source of a fourth TFT in the OLED, a source of the third TFT connected to a gate of the fourth TFT, and supplying current to the OLED; And a capacitor connected between a source of the first TFT and a gate of the fourth TFT to maintain a voltage applied to a gate of the fourth TFT for a predetermined period, a data line is connected to a drain of the first TFT, 1, the second scan line, the first and second scan voltages applied to the data line, and the data voltage are repeatedly implemented in the first through third periods.
본 발명의 일실시예에서, 상기 제1구간에서, 상기 제1스캔라인에 인가되는 제1스캔전압은 HIGH이고, 상기 제2스캔라인에 인가되는 제2스캔전압은 LOW이고, 상기 데이터 라인에 인가되는 데이터 전압이 HIGH일 수 있다.In one embodiment of the present invention, in the first period, the first scan voltage applied to the first scan line is HIGH, the second scan voltage applied to the second scan line is LOW, The applied data voltage may be HIGH.
본 발명의 일실시예에서, 상기 제1스캔전압은 상기 제4TFT를 턴온하고, 상기 제2스캔전압은 상기 제2TFT 및 상기 제3TFT를 턴온할 수 있다.In one embodiment of the present invention, the first scan voltage may turn on the fourth TFT, and the second scan voltage may turn on the second TFT and the third TFT.
본 발명의 일실시예에서, 상기 제2TFT를 통해 상기 데이터 전압을 상기 제2TFT의 드레인 전압으로 충전할 수 있다.In one embodiment of the present invention, the data voltage can be charged through the second TFT to the drain voltage of the second TFT.
본 발명의 일실시예에서, 상기 제3 및 제4TFT를 통해 상기 제1스캔전압에서 상기 제4TFT의 문턱전압을 차감한 전압이 제4TFT의 게이트 전압으로 충전될 수 있다.In an embodiment of the present invention, a voltage obtained by subtracting the threshold voltage of the fourth TFT from the first scan voltage through the third and fourth TFTs may be charged to the gate voltage of the fourth TFT.
본 발명의 일실시예에서, 상기 제2구간에서, 상기 제1스캔라인에 인가되는 제1스캔전압은 LOW이고, 상기 제2스캔라인에 인가되는 제2스캔전압은 HIGH이고, 상기 데이터 라인에 인가되는 데이터 전압이 LOW일 수 있다.In one embodiment of the present invention, in the second period, the first scan voltage applied to the first scan line is LOW, the second scan voltage applied to the second scan line is HIGH, The applied data voltage may be LOW.
본 발명의 일실시예에서, 상기 제1스캔전압은 상기 제1TFT를 턴온할 수 있다.In one embodiment of the present invention, the first scan voltage may turn on the first TFT.
본 발명의 일실시예에서, 상기 커패시터는, 상기 제4TFT의 게이트 전압과 상기 제1TFT의 소스전압을 커플링할 수 있다.In one embodiment of the present invention, the capacitor may couple the gate voltage of the fourth TFT to the source voltage of the first TFT.
본 발명의 일실시예에서, 상기 제1TFT를 통해 상기 제1구간에서 충전된 상기 제2TFT의 드레인 전압을 방전할 수 있다.In one embodiment of the present invention, the drain voltage of the second TFT, which is charged in the first section through the first TFT, may be discharged.
본 발명의 일실시예에서, 상기 제3구간에서, 상기 제1스캔라인에 인가되는 제1스캔전압은 HIGH이고, 상기 제2스캔라인에 인가되는 제2스캔전압은 HIGH이고, 상기 데이터 라인에 인가되는 데이터 전압은 LOW일 수 있다.In one embodiment of the present invention, in the third period, the first scan voltage applied to the first scan line is HIGH, the second scan voltage applied to the second scan line is HIGH, The applied data voltage may be LOW.
본 발명의 일실시예에서, 상기 제1스캔전압은 상기 제4TFT를 턴온할 수 있다.In one embodiment of the present invention, the first scan voltage may turn on the fourth TFT.
본 발명의 일실시예에서, 상기 제1스캔전압은 전원전압으로 사용될 수 있다.In one embodiment of the present invention, the first scan voltage may be used as a power supply voltage.
본 발명의 일실시예에서, 상기 제1 내지 제3구간에서 상기 제1 내지 제4TFT는 P-타입 TFT일 수 있다.
In one embodiment of the present invention, the first to fourth TFTs in the first to third sections may be P-type TFTs.
상기와 같은 본 발명은, 전원전압(VDD) 라인을 제거해 회로가 단순해지고 발광영역이 증가함에 따라 더 높은 휘도를 구현할 수 있는 효과가 있다.The present invention as described above has the effect of simplifying the circuit by removing the power source voltage (V DD ) line and realizing higher luminance as the light emitting region is increased.
또한, 본 발명은 OLED의 휘도 불균일도에 영향을 미치는 구동 TFT의 문턱전압 변화와 전원라인의 전압강하를 보상하여 OLED의 균일한 휘도를 표현하게 하는 효과가 있다.
In addition, the present invention has an effect of expressing a uniform luminance of the OLED by compensating the threshold voltage change of the driving TFT and the voltage drop of the power supply line, which influence the luminance unevenness of the OLED.
도 1은 디스플레이 패널에서 전원전압(VDD) 배선에 전압강하가 발생하는 화소회로의 레이아웃을 설명하기 위한 구조도이다.
도 2a는 도 1의 화소회로의 구성도이고, 도 2b는 종래 전원전압라인을 제거한 화소회로의 구조도이다.
도 3은 본 발명의 일실시예에 따른 OLED 구동 화소회로를 설명하기 위한 회로도이다.
도 4는 도 3의 화소회로의 동작타이밍도이다.
도 5는 도 4의 각 구간별 동작을 설명하기 위한 일예시도이다.
도 6은 본 발명의 일실시예의 OLED 구동 화소회로에서 동작구간별 구동 TFT(T4)의 문턱전압 변화에 따른 드레인 전압을 나타낸 일예시도이다.
도 7은 본 발명의 일실시예의 OLED 구동 화소회로에서 데이터 전압의 변화와 구동 TFT(T4)의 문턱전압 변화에 따른 OLED 전류를 나타낸 일예시도이다.
도 8은 본 발명의 일실시예의 OLED 구동 화소회로에서 전원전압의 전압강하에 따른 OLED 전류의 에러율을 나타내는 일예시도이다. 1 is a structural diagram for explaining a layout of a pixel circuit in which a voltage drop occurs in a power supply voltage (V DD ) wiring in a display panel.
FIG. 2A is a configuration diagram of the pixel circuit of FIG. 1, and FIG. 2B is a structure diagram of a pixel circuit in which a conventional power supply voltage line is removed.
3 is a circuit diagram for explaining an OLED driving pixel circuit according to an embodiment of the present invention.
Fig. 4 is an operation timing chart of the pixel circuit of Fig. 3. Fig.
5 is an exemplary view for explaining the operation of each section of FIG.
6 is an exemplary view showing a drain voltage according to a threshold voltage change of the driving TFT T4 for each operation interval in the OLED driving pixel circuit according to an embodiment of the present invention.
7 is an exemplary view showing a change in data voltage and an OLED current according to a threshold voltage change of the driving TFT T4 in an OLED driving pixel circuit according to an embodiment of the present invention.
8 is a diagram illustrating an error rate of an OLED current according to a voltage drop of a power supply voltage in an OLED driving pixel circuit according to an embodiment of the present invention.
본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다. Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 일실시예에 따른 OLED 구동 화소회로를 설명하기 위한 회로도이다. 3 is a circuit diagram for explaining an OLED driving pixel circuit according to an embodiment of the present invention.
도면에 도시된 바와 같이, 본 발명의 화소회로는 유기발광 다이오드(OLED), OLED에 전류를 공급하는 구동 박막트랜지스터(TFT)(T4), 구동 TFT(T4)에 인가되는 데이터 전압 및 스캔전압을 제어하는 스위칭 TFT1, 2, 3(T1, T2, T3) 및 구동 TFT(T4)의 게이트에 인가된 전압을 일정 기간 유지하는 커패시터(C1)를 포함한다. 본 발명의 일실시예에서 복수의 TFT(T1 내지 T4)는 예를 들어 P-타입 TFT일 수 있으나, 이에 한정되는 것은 아니며, N-타입 TFT에 의해서도 회로를 구성할 수 있을 것이다. As shown in the figure, the pixel circuit of the present invention includes an organic light emitting diode (OLED), a driving thin film transistor (TFT) T4 for supplying current to the OLED, a data voltage applied to the driving TFT T4, And a capacitor C1 for maintaining a voltage applied to the gates of the switching
본 발명의 일실시예의 화소회로는 데이터 전압을 공급하는 데이터 라인(Data)과 스캔전압을 공급하는 스캔라인1(Scan1) 및 스캔라인2(Scan2)을 포함하며, 전원전압(VDD)은 별도의 외부 전원에 의해 공급되지 않고 스캔라인1을 통해 공급받도록 구성될 수 있다.One embodiment of a pixel circuit of the present invention additionally includes a scanning line 1 (Scan1) and scanning lines 2 (Scan2) for supplying a data line (Data) and the scan voltage supplied to a data voltage, the power supply voltage (V DD) is And may be supplied through the
구체적으로 설명하면, OLED의 애노드(anode)에 구동 TFT(T4)의 소스가 연결되어 있으며, 구동 TFT(T4)의 드레인에 스캔전압1이 인가되는 스캔라인1에 연결된다. 스위칭 TFT1(T1)의 게이트에는 스캔라인1이 연결된다. 즉, 스위칭 TFT1(T1)의 게이트는 구동 TFT(T4)의 드레인과 연결되어 있다.More specifically, the source of the driving TFT T4 is connected to the anode of the OLED, and the drain of the driving TFT T4 is connected to the
스위칭 TFT1(T1)의 드레인과 소스는 스위칭 TFT2(T2)의 소스와 드레인과 각각 연결되고, 스위칭 TFT1(T1)과 스위칭 TFT2(T2)의 드레인과 소스의 연결노드는 데이터 라인과 연결된다. 또한, 스위칭 TFT1(T1)과 스위칭 TFT2(T2)의 소스와 드레인의 연결노드(A 노드)와 구동 TFT(T4)의 게이트와 스위칭 TFT3(T3)의 소스의 연결노드(B 노드) 사이에는 커패시터(C1)가 연결된다. The drain and the source of the switching TFT1 (T1) are respectively connected to the source and the drain of the switching TFT2 (T2), and the connection node of the drain and the source of the switching TFT1 (T1) and the switching TFT2 (T2) is connected to the data line. Between the connection node (A node) of the source and drain of the switching TFT1 (T1) and the switching TFT2 (T2), and the connection node (B node) of the source of the driving TFT T3 and the gate of the switching TFT 3 (C1).
스위칭 TFT2(T2)의 게이트와 스위칭 TFT3(T3)의 게이트가 연결되고, 스위칭 TFT2(T2)의 게이트와 스위칭 TFT3(T3)의 게이트는 각각 스캔라인2와 연결된다. 또한, 스위칭 TFT3(T3)의 드레인과 OLED의 애노드가 연결되어 있으며, OLED의 캐소드(cathode)는 접지와 연결되어 있다.
The gate of the switching TFT 2 (T2) is connected to the gate of the switching TFT 3 (T3), and the gate of the switching TFT 2 (T2) and the gate of the switching TFT 3 (T3) are connected to the
도 4는 도 3의 화소회로의 동작타이밍도이고, 도 5는 도 4의 각 구간별 동작을 설명하기 위한 일예시도이다. FIG. 4 is an operation timing diagram of the pixel circuit of FIG. 3, and FIG. 5 is an exemplary diagram for explaining the operation of each section of FIG.
P는 데이터 입력(data input) 구간, Q는 보상(compensation) 구간, R은 방출(emission) 구간을 나타낸다. 데이터 입력구간(P), 보상구간(Q) 및 방출구간(R)은 반복하여 진행된다. 또한, VSCAN1은 스캔라인1에 인가되는 스캔전압1이고, VSCAN2은 스캔라인2에 인가되는 스캔전압2이고, VDATA는 데이터 라인에 인가되는 데이터 전압을 나타낸다. 또한, 본 발명의 설명에서 사용하는 '고전압' 및 '저전압'은 도 4와 같이 디지털 입력이 HIGH와 LOW인 경우를 나타낸 것이다. 고전압과 저전압의 구체적인 값은 회로의 성격에 따라 달라지는 것이므로, 본 발명의 설명에서는 고전압 및 저전압이라는 용어를 사용하는 것으로 한다. P represents a data input section, Q represents a compensation section, and R represents an emission section. The data input section P, the compensation section Q, and the emission section R are repeatedly performed. V SCAN1 is the scan voltage applied to the
또한, 도 5에서, 원의 내부에 표기된 TFT는, 닫혔다는 것을 의미한다. 즉, 도 5의 (a)에서는 스위칭 TFT1(T1)이 닫힌 것을 의미하고, 도 5의 (b)에서는 스위칭 TFT2(T2), 스위칭 TFT3(T3) 및 구동 TFT(T4)가 닫힌 것을 의미한다. 마찬가지로, 도 5의 (c)에서는 스위칭 TFT1 내지 TFT3(T1 내지 T3)가 닫힌 것을 의미한다.
Further, in Fig. 5, the TFT marked inside the circle means that it is closed. That is, in FIG. 5A, the switching TFT 1 (T1) is closed, and in FIG. 5B, the switching TFT 2 (T2), the switching TFT 3 (T3) and the driving TFT (T4) are closed. Similarly, in FIG. 5C, it means that the switching TFT1 to TFT3 (T1 to T3) are closed.
데이터 입력구간(P)의 목적은 화소회로에서 A 노드에 새로운 데이터 전압을 지정하고 B 노드에 구동 TFT(T4)의 문턱전압을 보상하는 전압을 저장하는 것이다.The purpose of the data input period P is to designate a new data voltage at the node A in the pixel circuit and store a voltage for compensating the threshold voltage of the driving TFT T4 at the node B. [
즉, 도 4 및 도 5의 (a)에 도시된 바와 같이, 데이터 입력구간(P)에서, 스캔라인2에는 스위칭 TFT2(T2) 및 스위칭 TFT3(T3)를 턴온하기 위해 저전압이 인가될 수 있다. A 노드의 전압은 스위칭 TFT2(T2)를 통해 커패시터(C1)에 의해 저장된다. 이를 VDATA _H라 하자. VDATA _H는 VDATA의 고전압을 의미하는 것으로 사용되었다. 4 and 5A, in the data input period P, a low voltage may be applied to the
반면, 스캔라인1에는 구동 TFT(T4)를 턴온하기 위해 고전압이 인가될 수 있다. B 노드의 전압은 구동 TFT(T4)와 스위칭 TFT3(T3)을 통해 구동 TFT(T4)가 턴오프될 때까지 커패시터(C1)에 의해서 VSCAN1-|VTH _ T4|로 저장된다. VTH _ T4는 구동 TFT(T4)의 문턱전압이다.On the other hand, a high voltage may be applied to the
보상구간(Q)에서는, 도 4 및 도 5의 (b)에 도시된 바와 같이, 스캔전압1(VSCAN1)은 스위칭 TFT(T1)를 턴온하기 위해 저전압이 된다. A 노드의 전압은 데이터 전압(VDATA)이 저전압으로 바뀌면서 스위칭 TFT(T1)을 통해서 VDATA _H에서 VDATA _L로 방전된다. VDATA _L는 VDATA의 저전압을 의미하는 것으로 사용되었다. 이때 다른 TFT(T2 내지 T4)는 모두 턴오프되고, B 노드의 전압은 커패시터(C1)의 커플링(coupling)에 의해 VSCAN1-|VTH _ T4|에서 VSCAN1-|VTH _ T4|-VDATA가 된다.In the compensation section Q, as shown in Figs. 4 and 5B, the scan voltage 1 (V SCAN1 ) becomes a low voltage to turn on the switching TFT T1. The voltage of the node A is discharged from the V DATA _H data voltage (V DATA) is through the switching TFT (T1) to change to a low voltage V DATA _L. V DATA _L is used to mean the low voltage of V DATA . The other TFT (T2 to T4) are both turned off, the voltage of the node B is V SCAN1 by coupling (coupling) of the capacitor (C1) - | in V SCAN1 | V TH _ T4 - | V TH _ T4 | -V DATA .
마지막으로 방출구간(R)에서는, 도 4 및 도 5의 (c)에 도시된 바와 같이, VSCAN1과 VSCAN2는 고전압이고, 스위칭 TFT(T1 내지 T3)는 턴오프가 된다. 그러므로, 구동 TFT(T4)의 드레인 전압은 스캔전압1(VSCAN1)이 되고 구동 TFT(T4)의 게이트 전압은 VSCAN1-|VTH_T4|-VDATA이 된다. 따라서, OLED에 인가되는 전류인 구동 TFT(T4)의 포화영역(saturation region)에서의 드레인 전류는 다음 수학식과 같다.Finally, in the emission period R, V SCAN1 and V SCAN2 are high voltages and the switching TFTs T1 to T3 are turned off, as shown in Figs. 4 and 5C . Therefore, the drain voltage of the drive TFT T4 becomes the scan voltage 1 (V SCAN1 ) and the gate voltage of the drive TFT T4 becomes V SCAN1 - | V TH - T4 | -V DATA . Therefore, the drain current in the saturation region of the driving TFT T4, which is the current applied to the OLED, is given by the following equation.
이때 k는 
수학식 1에서 나타나는 바와 같이, OLED 전류는 구동 TFT(T4)의 문턱전압과 전원전압의 전압강하에 무관하며, 오직 데이터 전압에 의해서만 영향을 받게 됨을 알 수 있다.As shown in
위와 같은 본 발명의 화소회로에서, 스캔라인1에 인가되는 스캔전압은, 저전압일 경우 스위칭 TFT1(T1)을 턴온하는데 사용되고, 고전압일 경우 전원전압라인으로 사용되고 있음을 알 수 있다.
In the pixel circuit of the present invention as described above, it can be seen that the scan voltage applied to the
도 6은 본 발명의 일실시예의 OLED 구동 화소회로에서 동작구간별 구동 TFT(T4)의 문턱전압 변화에 따른 드레인 전압을 나타낸 일예시도이고, 도 7은 본 발명의 일실시예의 OLED 구동 화소회로에서 데이터 전압의 변화와 구동 TFT(T4)의 문턱전압 변화에 따른 OLED 전류를 나타낸 일예시도로서, 도 6 및 도 7에서 문턱전압의 변화는 (-2.4 ± 0.5 V)를 적용하였고, 데이터 전압의 변화는 (0 ~ 6 V)를 적용하였다. 도 7에서 빈칸이 채워진 부호를 포함하는 선들은 좌측 Y축에 해당하는 OLED 전류를 나타나고, 빈칸이 채워지지 않은 부호를 포함하는 선들은 우측 Y축에 해당하는 에러율을 나타낸다. 6 is an exemplary view showing a drain voltage according to a threshold voltage change of the driving TFT T4 for each operation section in the OLED driving pixel circuit according to an embodiment of the present invention, And the OLED current according to the change of the threshold voltage of the driving TFT T4. In FIGS. 6 and 7, the variation of the threshold voltage is -2.4 V 0.5 V, (0 to 6 V) was applied to the change of the temperature. In FIG. 7, the lines including the filled-in symbols indicate the OLED current corresponding to the left Y-axis, and the lines including the non-filled-in symbols indicate the error rate corresponding to the right Y-axis.
도 6 및 도 7에 도시된 바와 같이, 본 발명의 구동 화소회로에 의해, 구동 TFT(T4)의 문턱전압 변화에 따른 휘도변화가 보상됨을 알 수 있다.As shown in Figs. 6 and 7, it can be seen that the luminance change due to the threshold voltage change of the driving TFT T4 is compensated by the driving pixel circuit of the present invention.
도 8은 본 발명의 일실시예의 OLED 구동 화소회로에서 전원전압의 전압강하(1V)에 따른 OLED 전류의 에러율을 나타내는 일예시도로서, 본 발명의 화소회로에서의 에러율, 도 2a의 종래 2T1C 회로에서의 에러율 및 도 2b의 전원전압을 제거한 2T1C 회로에서의 에러율을 도시하였다. FIG. 8 is an example showing an error rate of an OLED current according to a voltage drop (1 V) of a power supply voltage in an OLED driving pixel circuit according to an embodiment of the present invention. The error rate in the pixel circuit of the present invention, And the error rate in the 2T1C circuit in which the power supply voltage in Fig. 2B is removed.
도면에 도시된 바와 같이, 본 발명의 화소회로에 의하면, 전원전압의 전압강하에 따른 OLED 휘도변화(에러율)가 보상됨을 확인할 수 있다.
As shown in the figure, it can be seen that the OLED luminance variation (error rate) due to the voltage drop of the power supply voltage is compensated by the pixel circuit of the present invention.
결과적으로, 본 발명의 일실시예의 OLED 구동 화소회로는, 문턱전압 변화와 전원전압의 전압강하를 효과적으로 보상하여 균일한 휘도를 구현할 수 있으며, 또한 종래의 전원전압 라인을 제거하고 스캔라인을 전원전압 라인으로 사용하면서 발광영역을 증가시킬 수 있다. As a result, the OLED driving pixel circuit according to an embodiment of the present invention can realize a uniform luminance by effectively compensating for the threshold voltage change and the voltage drop of the power supply voltage, and also eliminates the conventional power supply voltage line, The light emitting region can be increased while being used as a line.
따라서, 본 발명의 일실시예의 구동 화소회로를 OLED를 사용하는 패널, 특히 전원전압강하에 따른 휘도의 차이가 심각한 대면적 패널에 적용하여, 화질의 품위를 향상하고, 제품의 품질 경쟁력을 향상할 수 있다. Therefore, the driving pixel circuit of one embodiment of the present invention is applied to a panel using an OLED, in particular, to a large-sized panel in which a luminance difference due to a drop in the power supply voltage is serious, to improve the image quality and improve the quality competitiveness of the product .
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.
While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention as defined by the appended claims. Accordingly, the true scope of the present invention should be determined by the following claims.
OLED: 유기발광 다이오드 T1~T3: 스위칭 TFT
T4: 구동 TFT C1: 커패시터OLED: Organic Light Emitting Diodes T1 to T3: Switching TFT
T4: driving TFT C1: capacitor
Claims (13)
게이트에 제1스캔라인이 연결되는 제1박막 트랜지스터(TFT);
상기 제1TFT의 드레인에 소스가 연결되고, 상기 제1TFT의 소스에 드레인이 연결되며, 게이트에 제2스캔라인이 연결되는 제2TFT;
게이트에 상기 제2스캔라인이 연결되고, 상기 OLED가 드레인에 연결되는 제3TFT;
상기 OLED가 소스에 연결되고, 상기 제3TFT의 소스에 게이트가 연결되어 상기 OLED에 전류를 공급하며, 드레인에 제1스캔라인이 연결되는 제4TFT; 및
상기 제1TFT의 소스와 상기 제4TFT의 게이트 사이에 연결되어, 상기 제4TFT의 게이트에 인가되는 전압을 일정 기간 유지하는 커패시터를 포함하며,
상기 제1TFT의 드레인에 데이터 라인이 연결되고, 상기 제1 및 제2스캔라인과 상기 데이터 라인에 각각 인가되는 제1 및 제2스캔전압과 데이터 전압을 반복하여 구현되는 제1 내지 제3구간에서 제어하되,
상기 제1구간에서, 제1스캔전압은 하이(HIGH), 제2스캔전압은 로우(LOW), 데이터전압은 HIGH가 인가되고,
상기 제2구간에서, 제1스캔전압은 LOW, 제2스캔전압은 HIGH, 데이터 전압은 LOW가 인가되고,
상기 제3구간에서, 제1스캔전압은 HIGH, 제2스캔전압은 HIGH, 데이터 전압은 LOW가 인가되는 화소회로.
1. A pixel circuit for driving an organic light emitting diode (OLED)
A first thin film transistor (TFT) having a gate to which a first scan line is connected;
A second TFT having a source connected to the drain of the first TFT, a drain connected to the source of the first TFT, and a second scan line connected to the gate;
A third TFT having the gate connected to the second scan line and the OLED connected to the drain;
A fourth TFT having the OLED connected to the source, a gate connected to the source of the third TFT to supply current to the OLED, and a first scan line connected to the drain; And
And a capacitor connected between a source of the first TFT and a gate of the fourth TFT to maintain a voltage applied to a gate of the fourth TFT for a predetermined period,
The data line is connected to the drain of the first TFT and the first and second scan voltages and the data voltages respectively applied to the first and second scan lines and the data line are repeatedly applied in the first to third periods Control,
In the first period, the first scan voltage is HIGH, the second scan voltage is LOW, and the data voltage is HIGH,
In the second period, the first scan voltage is LOW, the second scan voltage is HIGH, and the data voltage is LOW,
In the third period, the first scan voltage is HIGH, the second scan voltage is HIGH, and the data voltage is LOW.
The pixel circuit according to claim 1, wherein, in the first period, the fourth TFT turns on by a first scan voltage that is HIGH, and the second TFT and the third TFT turn on by a second scan voltage that is LOW.
The pixel circuit according to claim 1, wherein, in the first period, a data voltage which is HIGH through the second TFT is charged to a drain voltage of the second TFT.
The pixel circuit according to claim 1, wherein a voltage obtained by subtracting a threshold voltage of the fourth TFT from a first scan voltage is charged to a gate voltage of the fourth TFT in the first period.
The pixel circuit according to claim 1, wherein, in the second period, the first TFT is turned on by a first scan voltage that is LOW.
The pixel circuit according to claim 1, wherein, in the second section, the capacitor couples the gate voltage of the fourth TFT to the source voltage of the first TFT.
The pixel circuit according to claim 1, wherein in the second section, the drain voltage of the second TFT charged in the first section through the first TFT is discharged.
The pixel circuit according to claim 1, wherein the fourth TFT is turned on by a first scan voltage which is HIGH in the third period.
The pixel circuit according to claim 1, wherein, in the third period, the first scan voltage, which is HIGH, is used as a power supply voltage.
The pixel circuit according to claim 1, wherein the first to fourth TFTs are P-type TFTs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130005917A KR101391100B1 (en) | 2013-01-18 | 2013-01-18 | Pixel circuit for driving oled |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130005917A KR101391100B1 (en) | 2013-01-18 | 2013-01-18 | Pixel circuit for driving oled |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101391100B1 true KR101391100B1 (en) | 2014-04-30 |
Family
ID=50659059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130005917A KR101391100B1 (en) | 2013-01-18 | 2013-01-18 | Pixel circuit for driving oled |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101391100B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9905165B2 (en) | 2014-12-05 | 2018-02-27 | Samsung Display Co., Ltd. | Display device |
| US10083655B2 (en) | 2015-06-26 | 2018-09-25 | Samsung Display Co., Ltd. | Pixel, method of driving the pixel and organic light-emitting display device including the pixel |
| US10529284B2 (en) | 2017-01-09 | 2020-01-07 | Samsung Display Co., Ltd. | Pixel and organic light emitting display device using the same |
| US11411062B2 (en) | 2019-01-10 | 2022-08-09 | Samsung Display Co., Ltd | Display device having light transmissive regions |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060020502A (en) * | 2004-08-31 | 2006-03-06 | 엘지.필립스 엘시디 주식회사 | Driving circuit of active matrix type organic light emitting diode device and method thereof |
| JP2008249743A (en) | 2007-03-29 | 2008-10-16 | Sony Corp | Display device, driving method of display device, and electronic equipment |
| KR20090054384A (en) * | 2007-11-26 | 2009-05-29 | 소니 가부시끼 가이샤 | Display apparatus, driving method for display apparatus and electronic apparatus |
| KR20100077010A (en) * | 2007-10-05 | 2010-07-06 | 캠브리지 디스플레이 테크놀로지 리미티드 | Pixel circuit |
-
2013
- 2013-01-18 KR KR1020130005917A patent/KR101391100B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060020502A (en) * | 2004-08-31 | 2006-03-06 | 엘지.필립스 엘시디 주식회사 | Driving circuit of active matrix type organic light emitting diode device and method thereof |
| JP2008249743A (en) | 2007-03-29 | 2008-10-16 | Sony Corp | Display device, driving method of display device, and electronic equipment |
| KR20100077010A (en) * | 2007-10-05 | 2010-07-06 | 캠브리지 디스플레이 테크놀로지 리미티드 | Pixel circuit |
| KR20090054384A (en) * | 2007-11-26 | 2009-05-29 | 소니 가부시끼 가이샤 | Display apparatus, driving method for display apparatus and electronic apparatus |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9905165B2 (en) | 2014-12-05 | 2018-02-27 | Samsung Display Co., Ltd. | Display device |
| US10083655B2 (en) | 2015-06-26 | 2018-09-25 | Samsung Display Co., Ltd. | Pixel, method of driving the pixel and organic light-emitting display device including the pixel |
| US10529284B2 (en) | 2017-01-09 | 2020-01-07 | Samsung Display Co., Ltd. | Pixel and organic light emitting display device using the same |
| US11411062B2 (en) | 2019-01-10 | 2022-08-09 | Samsung Display Co., Ltd | Display device having light transmissive regions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108711398B (en) | Pixel circuit, driving method thereof, array substrate and display panel | |
| US9747839B2 (en) | Pixel driving circuit, driving method, array substrate and display apparatus | |
| US9881550B2 (en) | Pixel circuit, driving method thereof, and display apparatus | |
| US9576525B2 (en) | AMOLED pixel unit, method for driving the same, and display device | |
| US10733933B2 (en) | Pixel driving circuit and driving method thereof, display panel and display device | |
| US8941309B2 (en) | Voltage-driven pixel circuit, driving method thereof and display panel | |
| KR101197768B1 (en) | Pixel Circuit of Organic Light Emitting Display | |
| WO2016011719A1 (en) | Pixel drive circuit, driving method, array substrate and display apparatus | |
| KR101470968B1 (en) | Threshold Voltage and IR drop compensation of an AMOLED Pixel Circuit without VDD line | |
| EP3098804A2 (en) | Organic light emitting display | |
| US9355597B2 (en) | Pixel circuit having threshold voltage compensation and method for driving the same | |
| JP6084616B2 (en) | OLED pixel structure and driving method | |
| WO2016173124A1 (en) | Pixel circuit, driving method and related device thereof | |
| WO2015188533A1 (en) | Pixel-driving circuit, driving method, array substrate, and display device | |
| US10770000B2 (en) | Pixel circuit, driving method, display panel and display device | |
| KR20150100516A (en) | Display backplane and method of fabricating the same | |
| US20190066580A1 (en) | Pixel circuit, driving method thereof, and display device | |
| US11195464B2 (en) | Display device and driving method thereof | |
| CN107369412B (en) | Pixel circuit, driving method thereof and display device | |
| KR20180072440A (en) | Organic Light Emitting Display | |
| CN105405402A (en) | Pixel circuit, drive method thereof, OLED display panel and display device | |
| US10140922B2 (en) | Pixel driving circuit and driving method thereof and display device | |
| KR101391100B1 (en) | Pixel circuit for driving oled | |
| KR101549900B1 (en) | Pixel circuit of organic light emitting display | |
| JP4558391B2 (en) | Active matrix display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170330 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180410 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190403 Year of fee payment: 6 |
|
| R401 | Registration of restoration |