KR101381644B1 - Bump electrode structure of semiconductor device and method for manufacturing therof - Google Patents
Bump electrode structure of semiconductor device and method for manufacturing therof Download PDFInfo
- Publication number
- KR101381644B1 KR101381644B1 KR1020110099200A KR20110099200A KR101381644B1 KR 101381644 B1 KR101381644 B1 KR 101381644B1 KR 1020110099200 A KR1020110099200 A KR 1020110099200A KR 20110099200 A KR20110099200 A KR 20110099200A KR 101381644 B1 KR101381644 B1 KR 101381644B1
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- semiconductor device
- protruding core
- polymer material
- metal layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Abstract
본 발명은, 반도체의 상단에 형성된 범프, 상기 범프 상단에 형성되고, 탄성력이 있는 폴리머 물질로 이루어진 적어도 하나 이상의 돌출코어, 및 상기 범프 및 상기 돌출코어의 상단에 도포되어 형성되고, 다른 반도체소자 또는 기판의 전극과 접촉되는 금속층을 포함하는 반도체소자의 범프 전극 구조 및 그 제조방법을 제공한다.The present invention provides a bump formed on an upper end of a semiconductor, at least one protruding core formed on an upper end of the bump and made of an elastic polymer material, and formed by being applied to an upper end of the bump and the protruding core. Provided are a bump electrode structure of a semiconductor device including a metal layer in contact with an electrode of a substrate, and a method of manufacturing the same.
Description
본 발명은 반도체소자의 전극 구조에 관한 것으로서, 상세하게는 반도체소자의 범프 상단에 전도성 탄성 돌기를 형성시킨 범프 전극의 구조 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrode structure of a semiconductor device, and more particularly, to a structure of a bump electrode having a conductive elastic protrusion formed on an upper end of a bump of a semiconductor device and a method of manufacturing the same.
오늘날 전자제품의 급속한 발달을 가능케 한 4가지 핵심기술로는 반도체 기술, 반도체 패키징 기술, 제조기술, 소프트웨어 기술을 들 수 있다. 반도체 기술은 마이크론 이하의 선 폭, 백만 개 이상의 셀(cell), 고속, 많은 열 방출 등으로 발달하고 있으나 상대적으로 이를 패키징하는 기술은 낙후되어 있어 반도체의 전기적 성능이 반도체 자체의 성능보다는 패키징과 이에 따른 전기 접속에 의해 결정되고 있다.Four key technologies that enable the rapid development of electronics today are semiconductor technology, semiconductor packaging technology, manufacturing technology, and software technology. Semiconductor technology is developing with sub-micron line widths, more than one million cells, high speeds, and much heat dissipation. However, the packaging technology is relatively outdated, so the electrical performance of semiconductors is more important than that of semiconductors themselves. It is determined by the electrical connection accordingly.
또한, 전자 부품의 고성능화가 이루어지면서 집적회로 칩의 입출력 신호 개수가 많아지고, 칩의 크기가 최소화되면서 입출력 신호의 출입단자인 I/O 간의 피치는 점점 줄어들고 있다. 현재 미세 피치를 요구하는 대형 플랫패널 디스플레이의 드라이버 IC의 경우 피치 25㎛, 사이 간격 10~15㎛ 수준으로 줄어들었고, TSV를 이용한 적층 방법에 관한 연구에서도 I/O 사이 간격이 10㎛ 이하 수준으로 요구되고 있다.In addition, as the performance of electronic components is improved, the number of input / output signals of the integrated circuit chip increases, and as the size of the chip is minimized, the pitch between I / O, which is an input / output signal input / output signal, is gradually decreasing. The driver IC of the large flat panel display requiring a fine pitch is reduced to 25 μm in pitch and 10 to 15 μm in interval. Also, the research on the stacking method using TSV shows that the interval between I / O is less than 10 μm. It is required.
이처럼 미세피치가 요구되는 플랫패널 디스플레이의 드라이버 IC는 전극이 ITO 전극으로 구성되기 때문에 이방성 전도 필름(ACF) 등의 접착제를 이용한 플립칩 접합만 가능하며, TSV를 이용한 적층 공정에 있어서도 공정의 단순화, 낮은 공정온도 등의 장점으로 접착제를 이용한 적층 공정이 조명을 받고 있다.Since the driver IC of the flat panel display requiring fine pitch is composed of ITO electrodes, only the flip chip bonding using an anisotropic conductive film (ACF) or the like is possible, and the process is simplified even in the lamination process using TSV. Laminating process using adhesives is being illuminated due to the low process temperature and the like.
이러한 반도체 패키징, 즉 반도체 칩의 실장을 위한 접착제는 도전 입자를 포함하는 가의 유무에 따라 이방성전도성, 비전도성으로 나뉘게 된다. 비전도성의 경우 두 전극 간의 물리적인 접촉으로 전기적 연결이 이루어지므로 열 또는 수분에 의한 접착제의 팽창과 수축에 의해 전기적 특성이 저하될 수 있으며, 범프의 소성변형을 이용하는 골드 스터드 범프를 제외한 범프 및 전극의 높이 편차에 민감하여 높이 편차에 의해 특성이 저하 될 수 있다. 반면에 도전 입자를 포함한 이방성전도성의 경우 두 전극 사이에 탄성을 가진 도전 입자가 포함되어 접착제의 팽창과 수축 시에도 도전 입자가 전기적 연결을 유지해 주며 도전 입자에 의해 높이 편차가 보정되기 때문에 신뢰성이 비전도성에 비하여 매우 좋다.Such a semiconductor packaging, that is, an adhesive for mounting a semiconductor chip is divided into anisotropic conductive and non-conductive according to the presence or absence of conductive particles. In the case of non-conductivity, the electrical connection is made by the physical contact between the two electrodes, so the electrical properties may be degraded by the expansion and contraction of the adhesive due to heat or moisture, and the bumps and electrodes except the gold stud bump using plastic deformation of the bumps. Sensitive to the height deviation of the characteristics may be degraded by the height deviation. On the other hand, in the case of anisotropic conductivity including conductive particles, conductive particles with elasticity are included between the two electrodes, so that the conductive particles maintain electrical connection even when the adhesive is expanded and contracted, and the reliability of vision is improved because the height deviation is corrected by the conductive particles. Very good for the city.
하지만 최근 I/O 사이 간격이 10㎛ 이하 수준으로 요구되고 있어, 미세 피치에 있어서 이방성전도성 접착제 내의 도전성 입자에 의한 단락 현상이 문제가 되고 있다. 즉, 현재 상용화 도전 입자의 크기는 3~10㎛이기 때문에, I/O 사이 간격이 10㎛ 이하인 경우, 플립칩 공정 중 전극 사이 간격이 좁아지면서 이방성전도성 접착제 내부에 포함된 도전 입자가 전극 측면에 밀집되고, 도전 입자가 2개 내지 3개가 연결되어 전기적인 단락을 발생시킬 수 있다. 또한, I/O 사이 간격이 더욱 미세화 될수록 밀집된 도전 입자들에 의하여 단락이 발생 될 확률이 급격히 증가하게 된다.
However, in recent years, the interval between I / O is required at a level of 10 μm or less, and a short circuit phenomenon due to conductive particles in the anisotropic conductive adhesive in fine pitch has become a problem. That is, since the current commercially available conductive particles have a size of 3 to 10 μm, when the gap between I / Os is 10 μm or less, the gap between the electrodes becomes narrow during the flip chip process and the conductive particles contained in the anisotropic conductive adhesive are formed on the side of the electrode. It may be dense and two to three conductive particles may be connected to generate an electrical short. In addition, as the spacing between the I / Os becomes finer, the probability of occurrence of a short circuit by the dense conductive particles rapidly increases.
본 발명은 반도체 패키징 공정에 있어서, 미세피치 조건에서, 이방성전도성 접착제 수준의 높은 신뢰성과 비전도성 접착제 수준의 절연성을 보장하고, 단락 현상을 방지함과 동시에, 솔더 범프를 이용한 공정 등 접착제 이외의 접속 공정에 비해 공정 단계를 단순화시키면서도 낮은 온도에서의 공정이 가능하게 하는 반도체소자의 범프 전극 구조 및 그 제조방법을 제공하기 위한 것이다.In the semiconductor packaging process, the present invention guarantees high reliability at the level of anisotropic conductive adhesives and insulation at the level of nonconductive adhesives under micropitch conditions, prevents short circuits, and connects other than adhesives such as processes using solder bumps. The present invention provides a bump electrode structure of a semiconductor device and a method of manufacturing the same, which allow a process at a low temperature while simplifying the process steps as compared to the process.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않는다.
The technical objects to be achieved by the present invention are not limited to the above-mentioned technical problems.
상기한 과제를 실현하기 위한 본 발명의 실시예와 관련된 반도체소자의 범프 전극 구조는, 반도체의 상단에 형성된 범프, 상기 범프 상단에 형성되고, 탄성력이 있는 폴리머 물질로 이루어진 적어도 하나 이상의 돌출코어, 및 상기 범프 및 상기 돌출코어의 상단에 도포되어 형성되고, 다른 반도체소자 또는 기판의 전극과 접촉되는 금속층을 포함할 수 있다.The bump electrode structure of the semiconductor device according to the embodiment of the present invention for realizing the above object is a bump formed on the upper end of the semiconductor, at least one protruding core formed on the upper end of the bump, made of an elastic polymer material, and The bump may be formed on the top of the protruding core, and may be formed to be in contact with an electrode of another semiconductor device or a substrate.
상기 돌출코어는 열경화성 또는 열가소성을 갖는 폴리머 물질일 수 있다.The protruding core may be a polymeric material having thermosetting or thermoplasticity.
상기 폴리머 물질은 감광성 폴리머 물질일 수 있다.The polymer material may be a photosensitive polymer material.
상기 돌출코어는 1~10㎛의 폭으로 형성될 수 있다.The protruding core may be formed in a width of 1 ~ 10㎛.
상기 돌출코어는 돔 또는 반구의 형태로 형성될 수 있다.The protruding core may be formed in the form of a dome or a hemisphere.
상기한 과제를 실현하기 위한 본 발명의 실시예와 관련된 반도체소자의 범프 전극 구조의 제조방법은, 범프가 형성된 반도체소자를 준비하는 단계, 상기 범프의 상단에 폴리머 물질로 이루어진 돌출코어를 형성시키는 단계, 및 상기 범프 및 상기 돌출코어 상단에 금속층을 형성시키는 단계를 포함할 수 있다.According to an aspect of the present disclosure, there is provided a method of manufacturing a bump electrode structure of a semiconductor device, the method comprising: preparing a semiconductor device in which bumps are formed, and forming a protruding core made of a polymer material on top of the bumps And forming a metal layer on top of the bump and the protruding core.
상기 돌출코어를 형성시키는 단계는 리소그래피, 제팅(Jetting), 그라비아 오프셋, 및 임프린팅 중 선택된 하나의 방법으로 패턴화시키는 단계를 포함할 수 있다.Forming the protruding core may include patterning by one of lithography, jetting, gravure offset, and imprinting.
상기 돌출코어를 형성시키는 단계에서 상기 폴리머 물질을 열처리하여 탄성력이 있는 돔 또는 반구 형태로 변형시켜 돌출코어를 형성시킬 수 있다.In the forming of the protruding core, the polymer material may be heat-treated to deform into an elastic dome or hemisphere to form the protruding core.
상기 돌출코어는 상기 범프의 상단에 1~10㎛ 폭으로 형성된 폴리머 물질일 수 있다.The protruding core may be a polymer material formed on the top of the bump in a width of 1 to 10 μm.
상기 폴리머 물질은 감광성 물질일 수 있다.The polymer material may be a photosensitive material.
상기 금속층을 형성시키는 단계는 무전해도금법, 화학기상증착법(CVD), 및 물리기상증착법(PVD) 중 선택된 하나의 방법으로 금속층을 형성시킬 수 있다.In the forming of the metal layer, the metal layer may be formed by one of electroless plating, chemical vapor deposition (CVD), and physical vapor deposition (PVD).
상기 무전해도금법은, 상기 범프 및 상기 돌출코어의 상단에 환원제를 흡착 또는 코팅시키는 단계, 및 상기 범프 및 상기 돌출코어의 상단의 환원제가 흡착 또는코팅된 부분에 무전해도금을 하여 금속층을 형성시키는 단계를 포함할 수 있다.In the electroless plating method, adsorbing or coating a reducing agent on an upper end of the bump and the protruding core, and electroless plating on a portion where the reducing agent on the upper end of the bump and the protruding core is adsorbed or coated to form a metal layer. It may include a step.
상기 환원제는 도파민(dopamine)을 이용하여 형성한 폴리도파민(polydopamine)일 수 있다.
The reducing agent may be polydopamine formed using dopamine.
이상에서 설명한 바와 같이 본 발명의 반도체소자의 범프 전극 구조에 따르면, 반도체 패키징 공정에 있어서, 미세피치 조건에서, 이방성전도성 접착제 수준의 높은 신뢰성과 비전도성 접착제 수준의 절연성을 보장하고, 단락 현상을 방지할 수 있는 효과가 있다. As described above, according to the bump electrode structure of the semiconductor device of the present invention, in the semiconductor packaging process, in a fine pitch condition, it guarantees high reliability of anisotropic conductive adhesive level and insulation of nonconductive adhesive level, and prevents short circuit phenomenon. It can work.
또한, 상기와 같이 구성되는 본 발명의 반도체소자의 범프 전극 제조방법에 따르면 솔더 범프를 이용한 공정 등 접착제 이외의 접속 공정에 비해 , 공정 단계를 단순화시키면서도 낮은 온도에서의 공정이 가능하게 할 수 있는 효과가 있다.
In addition, according to the bump electrode manufacturing method of the semiconductor device of the present invention configured as described above, compared to the connection process other than the adhesive, such as the process using solder bumps, the process can be made at a low temperature while simplifying the process steps There is.
도 1은 본 발명의 실시예에 따른 반도체소자의 범프 전극 구조를 나타낸 개념도이다.
도 2는 본 발명과 관련된 반도체 패키징 상태를 나타낸 도면이다.
도 3은 이방성전도성필름(ACF)으로 반도체를 패키징한 상태를 나타낸 도면이다.
도 4는 비전도성필름(NCF)으로 반도체를 패키징한 상태를 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 반도체소자의 범프 전극을 형성하는 과정을 나타낸 공정도이다.1 is a conceptual diagram illustrating a bump electrode structure of a semiconductor device according to an embodiment of the present invention.
2 is a view showing a semiconductor packaging state related to the present invention.
3 is a view showing a state in which a semiconductor is packaged with an anisotropic conductive film (ACF).
4 is a view showing a state in which a semiconductor is packaged with a non-conductive film (NCF).
5 is a process diagram illustrating a process of forming a bump electrode of a semiconductor device according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 도면들 중 동일·유사한 구성요소들은 가능한 어느 곳에서든지 동일한 부호로 표시한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like and similar elements in the drawings are denoted by the same reference numerals wherever possible. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.
도 1은 본 발명의 실시예에 따른 반도체소자의 범프 전극 구조를 나타낸 도면으로서, 반도체소자(100)의 범프 전극 구조는 반도체(110), 범프(120), 돌출코어(130), 및 금속층(150)을 포함할 수 있다.1 is a view illustrating a bump electrode structure of a semiconductor device according to an embodiment of the present invention, wherein the bump electrode structure of the
범프전극 구조는 기저에 위치된 반도체(110)를 베이스로 하고, 그 상단에 금속패드(111)를 형성시켜 이루어진다. 금속패드(111)의 양측을 포함한 반도체(110) 상단에는 패시베이션(115)이 형성되고 금속패드(111)에 전기적 연결을 용이하게 하기 위한 범프(120)가 형성된다.The bump electrode structure is based on the
범프(120)는 반도체(110)에 형성된 금속패드(111)와 전극이 전기적으로 잘 연결되도록 금속패드(111) 상단에 형성된 전도성 물질로서, 금속패드(111)와 전극을 연결하도록 돌출되는 것이 특징이다.The
돌출코어(130)는 범프(120) 상단에 형성되고 이격 정렬된 적어도 하나 이상의 탄성력이 있는 폴리머 물질로 이루어진다. 또한, 돌출코어(130)는 열경화성 또는 열가소성을 갖는 폴리머 물질로 이루어진다. 돌출코어(130)는 상기된 탄성력, 열경화성, 또는 열가소성을 갖는 폴리머 물질이면 모두 가능하다. 특징적으로는, 에폭시 수지의 폴리머 물질이 주로 사용될 수 있으며, 상세하게는 감광성을 갖는 것을 특징으로 할 수 있다.Protruding
또한, 돌출코어(130)는 범프(120) 상단에 돌출되도록 프린팅 한 것은 모두 가능하지만, 특징적으로 돔 또는 반구 형태로 돌출되는 것이 폴리머 물질의 탄성력에 의한 밀착을 증폭시켜 더욱 신뢰성있는 전기적 접촉을 보장하게 된다.In addition, the
또한, 돌출코어(130)는 1~10㎛의 폭으로 형성된다. 돌출코어(130)의 폭이 1㎛미만이면, 돌출 폭 및 높이가 작아 탄성력이 확보되지 못하여 물리적 또는 전기적 조건에 따라 신뢰성의 보장이 어려울 수 있다. 돌출코어(130)의 폭이 10㎛초과이면, 탄성력의 확보는 충분하지만, 돌출 폭 및 높이가 과도하게 커져 미세 피치 구현에 어려움이 있을 수 있다.In addition, the protruding
금속층(150)은 범프(120) 및 돌출코어(130)의 상단에 도포되어 형성되어, 다른 반도체소자 또는 기판(200)의 전극(201)과 직접 접촉되는 부분이다. 금속층(150)은 반도체(110)의 전기적 연결을 가능하게 하는 재료이면 어떤 금속이든 모두 가능하다. 특징적으로는, Pb, Sn, Sn/Bi, Sn/Zn, Sn/Ag, Sn/Ag/Cu 등 중 선택된 하나의 금속을 이용할 수 있다. The
또한, 금속층(150)은 범프(120)와 돌출코어(130)의 상단에 전체적으로 도포되어 형성될 수도 있고, 돌출코어(130)의 상단을 포함하는 범프(120)의 일부에만 제한적으로 도포되어 형성될 수도 있다. 즉, 돌출코어(130) 상단에 금속층(150)을 도포시켜 반도체소자(100)에 전도성 탄성 돌기를 형성시키게 되는 것이다.In addition, the
금속층(150)은 반도체소자(100)의 전극의 역할을 하는 것으로서, 도 2에 도시된 바와 같이, 다른 반도체소자 또는 기판(200)의 전극(201)에 접촉되어 반도체소자(100)와 다른 반도체소자 또는 기판(200) 간에 전기적 연결을 시킨다. The
반도체소자(100)와 기판(200)의 연결은 반도체소자(100) 또는 기판(200) 상단에 접착물질(A)을 도포시킨 후, 서로 다른 반도체소자(100)와 기판(200)의 범프(120)와 전극(201)을 대응되도록 위치시키고, 상하에서 압력을 주어 금속층(150)을 다른 반도체소자 또는 기판(200)의 전극(201)과 밀착시켜 이루어진다. 이 때, 금속층(150) 내부의 돌출코어(130)가 압착되어 높이가 어느 정도 줄어들면서 금속층(150) 표면이 다른 반도체소자 또는 기판(200)의 전극(201)과 접촉되는 면적이 늘어나게 되고, 이후 복원되고자 하는 돌출코어(130)의 특성으로 인하여 다른 반도체소자 또는 기판(200)의 전극(201)과의 밀착도가 높아진다.In the connection between the
본 발명과 달리, 접착물질(A)로서 이방성전도성필름(ACF)을 이용하여 반도체를 패키징한 도 3의 도면을 참조하면, 이방성전도성필름(ACF)에 의한 반도체 패키징에서는 탄성을 가진 전도성입자(300)가 상하로 정렬된 반도체의 전극 사이에 위치되어 두 개의 반도체소자(100)와 기판(200)을 전기적으로 연결하고, 좌우의 전극 사이에는 간격을 띄워 전기적 연결을 방지하게 된다. 그러나 이 경우, 좌우의 전극 사이의 간격이 좁아지면, 전도성입자(300)가 전극 측면에 밀집되고, 전도성입자(300)가 2개 내지 3개가 연속적으로 정렬되면서 의도되지 않은 전기적인 연결이 발생 될 수 있다.Unlike the present invention, referring to the drawing of FIG. 3 in which a semiconductor is packaged using an anisotropic conductive film (ACF) as an adhesive material (A), conductive particles having elasticity in semiconductor packaging by an anisotropic conductive film (ACF) ) Is positioned between the electrodes of the semiconductor arranged vertically to electrically connect the two
본 발명은 이방성전도성필름(ACF)을 이용하여 반도체를 패키징한 도 3과 달리, 범프(120)의 상단에 고정된 전극을 형성시키고 그 전극을 다른 반도체소자 또는 기판(200)의 전극(201)과 연결시킴으로써 외부의 물리적 상황에서 전극이 서로 이탈되는 것을 방지할 수 있으며, 전극과 전극 간에 불순물 또는 첨가물이 들어있지 않아, 전극과 전극의 거리(피치)가 미세화된 조건에서도 좌우 전극 간에 전기적 연결이 차단되어 절연성을 보장할 수 있게 된다. According to the present invention, unlike FIG. 3 in which a semiconductor is packaged using an anisotropic conductive film (ACF), a fixed electrode is formed on an upper end of the
또한, 도 4에 도시된 바와 같이, 비전도성필름(NFC)을 접착물질(A)로 하여 반도체를 패키징한 도면을 본 발명과 비교하여 볼 때, 반도체소자(100)와 기판(200)의 전극과 전극을 직접 연결하지 않고, 범프(120)의 상단에 돌출코어(130)를 형성시키고 그 상단에 금속층(150)을 형성시켜 전극을 완성하고 이를 다른 반도체소자 또는 기판(200)의 전극(201)과 접촉시킴으로써, 접촉 시 폴리머 물질의 탄성력에 의하여 신뢰성 있는 전기적 연결을 보장할 수 있다.In addition, as shown in FIG. 4, when the semiconductor is packaged using the non-conductive film (NFC) as the adhesive material A, the
도 5는 본 발명의 실시예에 따른 반도체소자의 범프 전극을 형성하는 과정을 나타낸 공정도이다.5 is a process diagram illustrating a process of forming a bump electrode of a semiconductor device according to an embodiment of the present invention.
본 도면을 참조하면, 반도체소자(100)의 범프 전극을 형성하는 방법은 범프(120)가 형성된 반도체소자(100)를 준비하는 단계(S10), 범프(120)의 상단에 폴리머 물질로 이루어진 돌출코어(130)를 형성시키는 단계(S20), 범프(120) 및 돌출코어(130)의 상단에 금속층(150)을 형성시키는 단계(S40)를 포함한다. 이하, 도면 및 도면에 관련된 설명에서는 전극의 제조과정 중 식각 또는 제거되는 보조물질이 채워진 부분에 대한 설명은 생략하고, 반도체 소자의 전극 구조에 관한 설명을 주로 한다.Referring to the drawings, a method of forming a bump electrode of the
반도체소자(100)는 반도체(110)에 형성된 금속패드(111)에 범프(120)를 형성시켜 준비한다.(S10)The
범프(120)의 형성기술은 반도체 패키징 기술에 있어서 UBM(Under Bump metallurgy) 형성기술과 함께 매우 중요한 기술이다. 범프(120)는 무전해 Ni/Au 범프, 골드 스터드 범프 등이 모두 가능하며, 반도체소자(100)의 금속패드(111)를 전기적으로 연결시키기 위하여 금속패드(111)의 상단에 돌출 형성된 전도성 물질인 것을 특징으로 한다. The formation technique of the
범프(120)의 상단에는 폴리머 물질로 이루어진 돌출코어(130)가 형성된다.(S20) 돌출코어(130)는 리소그래피, 제팅(Jetting), 그라비아 오프셋, 및 임프린팅 중 선택된 하나의 방법으로 프린팅하여 패턴화시킴으로써 형성된다. 즉, 범프(120)의 상단에 상기 된 방법 중 하나의 방법을 선택하여 일정간격으로 폴리머 물질이 이격 정렬되도록 프린팅하여 패턴화시키는 것이다. A protruding
돌출코어(130)의 이격되는 거리는 조절되는 것이 가능하나, 돌출코어(130)의 크기는 특징적으로 1~10㎛ 폭으로 형성시킨다. 이것은 미세화된 반도체 패키징에 있어서, 돌출코어(130)의 탄성력을 가장 효과적으로 활용하기 위한 수치이며, 돌출코어(130)의 폭이 1㎛ 보다 작으면 반도체 전극 간의 신뢰성 있는 접촉을 보장할 수 없고, 돌출코어(130)의 폭이 10㎛ 보다 크면 반도체 패키징의 크기를 소형화시킬 수 없게 된다.The spaced apart distance of the protruding
돌출코어(130)는 열경화성 또는 열가소성을 갖는 폴리머 물질로 형성시키는 것이 가능하고, 감광성 폴리머 물질 또한 가능하다. 구체적으로, 돌출코어(130)를 리소그래피의 방법으로 형성시키는 경우에는, 감광성 폴리머 물질에 의한 패턴화만 가능하다. The protruding
또한, 돌출코어(130)를 형성시키는 단계(S20)에 있어서, 폴리머 물질을 패턴화시킨 후에 열처리하여 범프(120) 상단의 폴리머 물질을 탄성력이 있는 돔 또는 반구 형태의 고체 물질로 변형시키는 단계(S25)가 더 포함될 수 있다. 돌출코어(130)를 돔 또는 반구의 형태로 변형시키는 것은 두 전극 사이의 안정적인 접촉을 유지하는데 가장 효율적인 형태이기 때문이다.In addition, in the step (S20) of forming the protruding
열처리는 패턴화된 폴리머 물질을 돔 또는 반구의 형태로 변형 또는 고정시키는 것이 필요한 경우에 한하여 선택적으로 시행하는 것이 가능하다. 구체적으로는, 제팅(Jetting), 그라비아 오프셋, 및 임프린팅은 폴리머 물질을 패턴화시키면서 돔 또는 반구의 형태를 갖는 것이 동시에 이루어질 수 있어 열처리를 반드시 필요로 하지않지만, 리소그래피로 폴리머 물질을 패턴화시키는 경우에는 돌출코어(130)가 각을 갖는 형태로 형성되는 것이 불가피하여 돔 또는 반구 형태의 돌출코어(130)를 얻기 위하여는 열처리를 시행하여야 한다.The heat treatment may optionally be carried out only when it is necessary to modify or fix the patterned polymer material in the form of a dome or hemisphere. Specifically, jetting, gravure offset, and imprinting can be done simultaneously in the form of a dome or hemisphere while patterning the polymer material, which does not necessarily require heat treatment, but when patterning the polymer material by lithography. It is inevitable that the protruding
금속층(150)은 무전해도금법, 화학기상증착법(CVD), 및 물리기상증착법(PVD) 중 선택된 하나의 방법으로 형성시킨다.(S40) 금속층(150)은 범프(120) 및 돌출코어(130)의 상단 전체에 금속 물질을 도포시켜 형성시킬 수도 있고, 돌출코어(130)를 포함하는 범프(120) 상단의 일부에 제한적으로 금속물질을 도포시켜 형성시킬 수도 있다. The
화학기상증착법(CVD; chemical vapor deposition) 및 물리기상증착법(PVD; Physical Vapor Deposition)은 범프(120) 및 돌출코어(130)의 상단에 금속 물질을 직접 도포시키는 방법이다.Chemical Vapor Deposition (CVD) and Physical Vapor Deposition (PVD) are methods of directly applying a metal material on top of the
무전해도금법은 금속 또는 비금속 표면에 금속을 화학적으로 환원 석출시켜 금속막을 얻는 표면 처리법으로서, 본 발명에서는 범프(120) 및 돌출코어(130)의 상단에 환원제(140)를 흡착 또는 코팅시키는 단계(S30), 및 범프(120) 및 돌출코어(130)의 상단에 환원제(140)가 흡착 또는 코팅된 부분에 무전해도금을 하여 금속층(150)을 형성시키는 단계(S40)를 포함한다.The electroless plating method is a surface treatment method of chemically reducing and depositing a metal on a metal or nonmetal surface to obtain a metal film, and in the present invention, adsorbing or coating the reducing
환원제(140)는 일반적으로 무전해도금에서 사용되는 환원제(140)가 모두 가능하며, 특징적으로는 도파민(dopamine)을 이용하여 형성한 폴리도파민(polydopamine)을 환원제(140)로 사용하는 것이 가능하다.
The reducing
상기와 같이 구성되는 본 발명의 반도체소자의 범프 전극 구조에 따르면, 반도체 패키징 공정에 있어서, 미세피치 조건에서, 이방성전도성 접착제 수준의 높은 신뢰성과 비전도성 접착제 수준의 절연성을 보장하고, 단락 현상을 방지할 수 있는 효과가 있다. According to the bump electrode structure of the semiconductor device of the present invention configured as described above, in the semiconductor packaging process, in the fine pitch conditions, to ensure high reliability of the anisotropic conductive adhesive level and insulation of the non-conductive adhesive level, and prevent short circuit phenomenon It can work.
또한, 상기와 같이 구성되는 본 발명의 반도체소자의 범프 전극의 제조방법에 따르면, 솔더 범프를 이용한 공정 등 접착제 이외의 접속 공정에 비해 공정 단계를 단순화시키면서도 낮은 온도에서의 공정이 가능하게 할 수 있는 효과가 있다.In addition, according to the manufacturing method of the bump electrode of the semiconductor device of the present invention configured as described above, compared to the connection process other than the adhesive, such as the process using solder bumps, the process can be made at a low temperature while simplifying the process steps. It works.
상기와 같은 반도체소자의 범프 전극 구조 및 그 제조방법은 위에서 설명된 실시예들의 구성과 작동 방식에 한정되는 것이 아니다. 상기 실시예들은 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 다양한 변형이 이루어질 수 있도록 구성될 수도 있다.
The bump electrode structure of the semiconductor device as described above and a method of manufacturing the same are not limited to the configuration and operation of the embodiments described above. The embodiments may be configured so that all or some of the embodiments may be selectively combined so that various modifications may be made.
100: 반도체소자 110: 반도체
112: 금속패드 115: 패시베이션
120: 범프 130: 돌출코어
140: 환원제 150: 금속층
200: 다른 반도체소자 또는 기판 201: 전극
300: 전도성입자
A: 접착물질100: semiconductor device 110: semiconductor
112: metal pad 115: passivation
120: bump 130: protruding core
140: reducing agent 150: metal layer
200: another semiconductor element or substrate 201: electrode
300: conductive particles
A: adhesive material
Claims (13)
상기 범프 상단에 형성되고, 탄성력이 있는 폴리머 물질로 이루어진 적어도 하나 이상의 돌출코어; 및
상기 범프 및 상기 돌출코어의 상단에 도포되어 형성되고, 다른 반도체소자 또는 기판의 전극과 접촉되는 금속층;을 포함하고,
상기 돌출코어는 돔 또는 반구의 형태로 형성되며, 상기 돌출코어는 1~10㎛의 폭으로 형성되는 반도체소자의 범프 전극 구조.
Bumps formed on top of the semiconductor;
At least one protruding core formed on the bump and made of an elastic polymer material; And
And formed on the bump and the top of the protruding core, the metal layer being in contact with an electrode of another semiconductor device or a substrate.
The protruding core is formed in the shape of a dome or a hemisphere, and the protruding core is formed in a width of 1 ~ 10㎛ bump electrode structure of a semiconductor device.
상기 돌출코어는 열경화성 또는 열가소성을 갖는 폴리머 물질인 반도체소자의 범프 전극 구조.
The method according to claim 1,
The protruding core is a bump electrode structure of a semiconductor device which is a polymer material having thermosetting or thermoplasticity.
상기 폴리머 물질은 감광성 폴리머 물질인 반도체소자의 범프 전극 구조.
The method according to claim 2,
The polymer material is a bump electrode structure of a semiconductor device is a photosensitive polymer material.
상기 범프의 상단에 폴리머 물질로 이루어진 돌출코어를 형성시키는 단계; 및
상기 범프 및 상기 돌출코어 상단에 금속층을 형성시키는 단계;를 포함하고,
상기 돌출코어를 형성시키는 단계에서,
상기 폴리머 물질을 열처리하여 탄성력이 있는 돔 또는 반구 형태로 변형시켜 돌출코어를 형성시키고,
상기 금속층을 형성시키는 단계는,
무전해도금법, 화학기상증착법(CVD), 및 물리기상증착법(PVD) 중 선택된 하나의 방법으로 금속층을 형성시키며,
상기 무전해도금법은,
상기 범프 및 상기 돌출코어의 상단에 환원제를 흡착 또는 코팅시키는 단계; 및
상기 범프 및 상기 돌출코어의 상단의 환원제가 흡착 또는코팅된 부분에 무전해도금을 하여 금속층을 형성시키는 단계;를 포함하는 반도체소자의 범프 전극 제조방법.
Preparing a semiconductor device in which bumps are formed;
Forming a protruding core made of a polymer material on top of the bumps; And
And forming a metal layer on top of the bumps and the protruding cores.
In the step of forming the protruding core,
Heat treating the polymer material to form elastic domes or hemispheres to form protruding cores,
Forming the metal layer,
The metal layer is formed by one of electroless plating, chemical vapor deposition (CVD), and physical vapor deposition (PVD).
The electroless plating method,
Adsorbing or coating a reducing agent on top of the bump and the protruding core; And
And forming a metal layer by electroless plating a portion on which the bump and the reducing agent on the top of the protruding core are adsorbed or coated, to form a metal layer.
상기 돌출코어를 형성시키는 단계는,
리소그래피, 제팅(Jetting), 그라비아 오프셋, 및 임프린팅 중 선택된 하나의 방법으로 패턴화시키는 단계;를 포함하는 반도체소자의 범프 전극 제조방법.
The method of claim 6,
Forming the protruding core,
And patterning by one of lithography, jetting, gravure offset, and imprinting.
상기 돌출코어는,
상기 범프의 상단에 1~10㎛ 폭으로 형성된 폴리머 물질인 반도체소자의 범프 전극 제조방법.
The method of claim 6,
The protruding core,
Bump electrode manufacturing method of a semiconductor device which is a polymer material formed in a width of 1 ~ 10㎛ on the upper end of the bump.
상기 폴리머 물질은 감광성 물질인 반도체소자의 범프 전극 제조방법.
The method of claim 9,
The polymer material is a photosensitive material of the bump electrode manufacturing method of a semiconductor device.
상기 환원제는, 도파민(dopamine)을 이용하여 형성한 폴리도파민(polydopamine)인 반도체소자의 범프 전극 제조방법.The method of claim 6,
The reducing agent is a polydopamine (polydopamine) formed using dopamine (dopamine) is a bump electrode manufacturing method of a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110099200A KR101381644B1 (en) | 2011-09-29 | 2011-09-29 | Bump electrode structure of semiconductor device and method for manufacturing therof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110099200A KR101381644B1 (en) | 2011-09-29 | 2011-09-29 | Bump electrode structure of semiconductor device and method for manufacturing therof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130035002A KR20130035002A (en) | 2013-04-08 |
KR101381644B1 true KR101381644B1 (en) | 2014-04-14 |
Family
ID=48436976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110099200A KR101381644B1 (en) | 2011-09-29 | 2011-09-29 | Bump electrode structure of semiconductor device and method for manufacturing therof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101381644B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10192812B2 (en) | 2016-08-24 | 2019-01-29 | Samsung Display Co., Ltd. | Polymer layer on metal core for plurality of bumps connected to conductive pads |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2744476B2 (en) * | 1989-07-31 | 1998-04-28 | 松下電器産業株式会社 | Semiconductor device and manufacturing method thereof |
KR20100125617A (en) * | 2009-05-21 | 2010-12-01 | 조인셋 주식회사 | Electric and elastic contact terminal |
-
2011
- 2011-09-29 KR KR1020110099200A patent/KR101381644B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2744476B2 (en) * | 1989-07-31 | 1998-04-28 | 松下電器産業株式会社 | Semiconductor device and manufacturing method thereof |
KR20100125617A (en) * | 2009-05-21 | 2010-12-01 | 조인셋 주식회사 | Electric and elastic contact terminal |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10192812B2 (en) | 2016-08-24 | 2019-01-29 | Samsung Display Co., Ltd. | Polymer layer on metal core for plurality of bumps connected to conductive pads |
Also Published As
Publication number | Publication date |
---|---|
KR20130035002A (en) | 2013-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI395274B (en) | Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure | |
US8410614B2 (en) | Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same | |
US9257379B2 (en) | Coreless packaging substrate and method of fabricating the same | |
JP4729963B2 (en) | PROJECT ELECTRODE FOR CONNECTING ELECTRONIC COMPONENT, ELECTRONIC COMPONENT MOUNTING BODY USING SAME, AND METHOD FOR PRODUCING THEM | |
US8119451B2 (en) | Method of manufacturing semiconductor package and method of manufacturing substrate for the semiconductor package | |
US8178957B2 (en) | Electronic component device, and method of manufacturing the same | |
US7651886B2 (en) | Semiconductor device and manufacturing process thereof | |
US9433109B2 (en) | Wiring substrate and semiconductor package | |
JP2007110117A (en) | Wafer level chip scale package of image sensor, and method of manufacturing same | |
US9818709B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2009524922A (en) | Stress buffer package for semiconductor components | |
KR101538541B1 (en) | Semiconductor Device | |
TWI682411B (en) | Thin film capacitor manufacturing method, integrated circuit mounting substrate, and semiconductor device provided with the substrate | |
US8486760B2 (en) | Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same | |
KR100699892B1 (en) | Semiconductor device and print circuit board having locking structure for improving a solder joint reliability | |
US20030183944A1 (en) | Semiconductor device and manufacturing method for the same, circuit board, and electronic device | |
US11742310B2 (en) | Method of manufacturing semiconductor device | |
WO2006100738A1 (en) | Semiconductor device and method for manufacturing same | |
KR101134519B1 (en) | Embedded PCB and Manufacturing method of the same | |
CN104584206B (en) | Solder on trace technology for interconnect attachment | |
KR101381644B1 (en) | Bump electrode structure of semiconductor device and method for manufacturing therof | |
KR101048515B1 (en) | Electronic printed circuit board and its manufacturing method | |
KR100923501B1 (en) | Manufacturing method of package board | |
US20070080453A1 (en) | Semiconductor chip having a bump with conductive particles and method of manufacturing the same | |
US20070063325A1 (en) | Chip package structure and bumping process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170224 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180226 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |