KR101378858B1 - Encapsulation Substrate Manufacturing Method - Google Patents

Encapsulation Substrate Manufacturing Method Download PDF

Info

Publication number
KR101378858B1
KR101378858B1 KR1020070110844A KR20070110844A KR101378858B1 KR 101378858 B1 KR101378858 B1 KR 101378858B1 KR 1020070110844 A KR1020070110844 A KR 1020070110844A KR 20070110844 A KR20070110844 A KR 20070110844A KR 101378858 B1 KR101378858 B1 KR 101378858B1
Authority
KR
South Korea
Prior art keywords
encapsulation substrate
barrier
substrate
encapsulation
manufacturing
Prior art date
Application number
KR1020070110844A
Other languages
Korean (ko)
Other versions
KR20090044653A (en
Inventor
김동환
김형철
최원희
이병준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070110844A priority Critical patent/KR101378858B1/en
Publication of KR20090044653A publication Critical patent/KR20090044653A/en
Application granted granted Critical
Publication of KR101378858B1 publication Critical patent/KR101378858B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 인캡슐레이션 기판의 제조방법은 인캡슐레이션 기판을 마련하는 단계, 인캡슐레이션 기판의 전면에 배리어(barrier)를 형성시키는 단계, 배리어를 패터닝하여 인캡슐레이션 기판 전면의 일정 부분을 노출시키는 단계, 패터닝 단계를 거친 인캡슐레이션 기판 전면의 노출 부분과 후면을 습식 식각하는 단계를 포함한다.In accordance with an embodiment of the present invention, a method of manufacturing an encapsulation substrate includes preparing an encapsulation substrate, forming a barrier on the front surface of the encapsulation substrate, and patterning the barrier to form a front surface of the encapsulation substrate. Exposing a portion of the substrate; and wet etching the exposed portion of the front side and the rear side of the encapsulation substrate through the patterning step.

인캡슐레이션 기판, 배리어, 습식 식각 Encapsulation substrate, barrier, wet etching

Description

인캡슐레이션 기판의 제조방법{Encapsulation Substrate Manufacturing Method}[0002] Encapsulation Substrate Manufacturing Method [0003]

본 발명은 디스플레이에 관한 것으로, 보다 상세하게는 인캡슐레이션 기판의 제조방법에 관한 것이다.The present invention relates to a display, and more particularly, to a method of manufacturing an encapsulation substrate.

최근 표시장치의 대형화에 따라 공간 점유가 적은 평면표시소자의 요구가 증대되고 있는데, 이러한 평면표시소자 중 하나로서 전계발광소자가 주목되고 있다.Recently, as the size of a display device has been increased, there has been an increasing demand for a flat display device having a small space occupancy. Electroluminescent devices are attracting attention as one of such flat display devices.

전계발광소자는 넓은 시야각, 고속응답성, 고콘트라스트 등의 뛰어난 특징을 갖고 있으므로 그래픽 디스플레이의 픽셀, 텔레비전 영상 디스플레이나 표면광원의 픽셀로서 사용될 수 있으며, 얇고 가벼우며 색감이 좋기 때문에 차세대 평면 디스플레이에 적합한 소자이다.Since the electroluminescent device has excellent characteristics such as wide viewing angle, high-speed response and high contrast, it can be used as a pixel of a graphic display, a pixel of a television image display or a surface light source, and is thin, light and good in color. Device.

전계발광소자는 일반적으로 박막트랜지스터, 발광층, 애노드 및 캐소드 전극이 형성된 베이스 기판과, 상기 베이스 기판을 덮는 인캡슐레이션 기판(encapsulation substrate)으로 구성된다.The electroluminescent device generally comprises a base substrate on which a thin film transistor, a light emitting layer, an anode and a cathode electrode are formed, and an encapsulation substrate covering the base substrate.

상기 인캡슐레이션 기판에는 상기 발광층, 애노드 및 캐소드 전극이 형성된 픽셀부를 덮기 위하여 기판의 중앙부에 일정한 폭과 깊이를 가지는 홈이 형성될 수 있다.In the encapsulation substrate, grooves having a predetermined width and depth may be formed in the center of the substrate to cover the pixel portion where the light emitting layer, the anode, and the cathode electrode are formed.

상술한대로, 전계발광소자도 휴대를 간편하게 하고 부피를 줄이기 위하여 소자 자체의 사이즈를 줄이는 데 많은 노력을 하고 있다.As described above, the electroluminescent device has also made great efforts to reduce the size of the device itself in order to simplify the portability and reduce the volume.

특히, 기판 자체를 얇게 만들면 이후에 기판 상에서 진행되는 증착, 포토리소그래피, 식각(etching) 등의 공정을 진행할 수 없다. 왜냐하면, 기판 상에서 행하여지는 공정을 조율하는 장비는 인식할 수 있는 기판의 두께에 대하여 한계가 있기 때문이다.In particular, when the substrate itself is thinned, processes such as deposition, photolithography, etching, etc., which are subsequently performed on the substrate may not be performed. This is because equipment for coordinating a process performed on a substrate has a limitation on the thickness of the substrate that can be recognized.

따라서, 전계발광소자를 이루는 구성요소 중 기판에 있어서, 내구성 및 투과율을 유지하면서도 그 두께를 줄이는 데 연구가 진행중이다.Therefore, in the substrate constituting the electroluminescent device, research is underway to reduce the thickness while maintaining durability and transmittance.

본 발명이 해결하고자 하는 과제는 인캡슐레이션 기판의 일면을 식각함으로써 기판을 두께를 얇게 하고, 그로 인해 전계발광소자의 사이즈를 줄일 수 있는 인캡슐레이션 기판의 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing an encapsulation substrate, in which a substrate is made thin by etching one surface of the encapsulation substrate, thereby reducing the size of the electroluminescent device.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not intended to limit the invention to the precise forms disclosed. Other objects, which will be apparent to those skilled in the art, It will be possible.

본 발명의 일 실시예에 따른 인캡슐레이션 기판의 제조방법은 인캡슐레이션 기판을 마련하는 단계, 인캡슐레이션 기판의 전면에 배리어(barrier)를 형성시키는 단계, 배리어를 패터닝하여 인캡슐레이션 기판 전면의 일정 부분을 노출시키는 단계, 패터닝 단계를 거친 인캡슐레이션 기판 전면의 노출 부분과 후면을 습식 식각하는 단계를 포함할 수 있다.In accordance with an embodiment of the present invention, a method of manufacturing an encapsulation substrate includes preparing an encapsulation substrate, forming a barrier on the front surface of the encapsulation substrate, and patterning the barrier to form a front surface of the encapsulation substrate. The method may include exposing a portion of the substrate, and wet etching the exposed portion of the front surface and the rear surface of the encapsulation substrate through the patterning step.

또한, 배리어는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystal silicon), 질화실리콘(Si3N4) 또는 산화실리콘(SiO2) 중 어느 하나일 수 있다.Further, the barrier may be any one of amorphous silicon, polycrystal silicon, silicon nitride (Si 3 N 4 ), or silicon oxide (SiO 2 ).

또한, 습식 식각에 사용되는 물질은 불화수소(HF) 용액일 수 있다.In addition, the material used for wet etching may be a hydrogen fluoride (HF) solution.

또한, 배리어를 패터닝하는 방법은 포토리소그라피 공정을 사용할 수 있다.In addition, the method of patterning a barrier may use a photolithography process.

또한, 인캡슐레이션 기판 전면의 노출 부분은 습식 식각되어 홈이 형성될 수 있다.In addition, the exposed portion of the front surface of the encapsulation substrate may be wet etched to form grooves.

또한, 인캡슐레이션 기판의 두께는 0.5 내지 1.0mm이고, 배리어의 두께는 25 내지 250nm일 수 있다.In addition, the thickness of the encapsulation substrate may be 0.5 to 1.0 mm, and the thickness of the barrier may be 25 to 250 nm.

또한, 홈의 깊이는 150 내지 250 μm일 수 있다.In addition, the depth of the groove may be 150 to 250 μm.

또한, 습식 식각 단계에서 배리어 및 인캡슐레이션 기판은 일정한 비율로 식각될 수 있다.In addition, in the wet etching step, the barrier and encapsulation substrate may be etched at a constant rate.

또한, 배리어 및 인캡슐레이션 기판이 식각되는 비율은 1:600 내지 1:10000일 수 있다.In addition, the ratio of etching the barrier and encapsulation substrate may be 1: 600 to 1: 10000.

본 발명의 일 실시예에 따른 인캡슐레이션 기판의 인캡슐레이션 기판의 일면을 식각함으로써 기판을 두께를 얇게 하고, 그로 인해 전계발광소자의 사이즈를 줄일 수 있는 효과가 있다.By etching one surface of the encapsulation substrate of the encapsulation substrate according to an embodiment of the present invention, the thickness of the substrate is reduced, thereby reducing the size of the electroluminescent device.

후술하는 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.The details of the embodiments described below are included in the detailed description and the drawings. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. Like reference numerals refer to like elements throughout the specification.

이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 인캡슐레이션 기판(100)의 제조방법에 대하여 상세히 설명한다.Hereinafter, a method of manufacturing an encapsulation substrate 100 according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 전계발광소자(1000)의 단면도이다.1 is a cross-sectional view of an electroluminescent device 1000.

도 1을 참조하면 전계발광소자(1000)는 베이스 기판(110), 인캡슐레이션 기판(100)을 포함할 수 있다. 베이스 기판(110) 상에는 제 1 전극(130), 발광층(140) 및 제 2 전극(150)으로 구성되는 픽셀부가 위치할 수 있다. 상기 베이스 기판(110)과 인캡슐레이션 기판(100)은 실런트 혹은 프릿을 통해 서로 합착될 수 있다.Referring to FIG. 1, an electroluminescent device 1000 may include a base substrate 110 and an encapsulation substrate 100. A pixel portion composed of the first electrode 130, the light emitting layer 140, and the second electrode 150 may be disposed on the base substrate 110. The base substrate 110 and the encapsulation substrate 100 may be bonded to each other through a sealant or a frit.

베이스 기판(110)은 투명한 유리 또는 플라스틱 재질 등으로 이루어질 수 있다. 베이스 기판(110) 상에는 박막트랜지스터가 형성되어 전계발광소자(1000)의 구동은 능동 구동 방식이 될 수 있으나, 수동 구동 방식이 될 수도 있음을 밝혀 둔다.The base substrate 110 may be made of transparent glass or plastic. Thin film transistors are formed on the base substrate 110 so that the electroluminescent device 1000 can be driven by an active driving method, but it can also be a manual driving method.

베이스 기판(110) 상에 위치하는 픽셀부는 제 1 전극(130), 발광층(140), 제 2 전극(150)으로 구성될 수 있다. 제 1 전극(130)은 일반적으로 애노드 전극이 될 수 있으나, 인버티드(inverted) 전계발광소자(1000) 구조에서는 캐소드 전극이 될 수 있다. 제 2 전극(150)은 상술한 제 1 전극(130)과 반대 극성을 가지는 전극이 될 수 있다.The pixel portion located on the base substrate 110 may include a first electrode 130, a light emitting layer 140, and a second electrode 150. The first electrode 130 may generally be an anode electrode, but may be a cathode electrode in an inverted electroluminescent device 1000 structure. The second electrode 150 may be an electrode having an opposite polarity to the first electrode 130 described above.

발광층(140)은 유기물 또는 무기물로 형성될 수 있다. 발광층(140)은 정공주입층, 정공수송층, 전자주입층 또는 전자수송층 중 발광층(140)을 이루는 재료의 특성에 따라 적어도 어느 한 층 이상을 더 포함할 수 있다.The light emitting layer 140 may be formed of an organic material or an inorganic material. The light emitting layer 140 may further include at least one or more layers depending on the characteristics of the light emitting layer 140 among the hole injecting layer, the hole transporting layer, the electron injecting layer, and the electron transporting layer.

상술한 픽셀부가 형성된 베이스 기판(110)은 실런트 또는 프릿 등의 봉합재(120)를 사용하여 인캡슐레이션 기판(100)과 합착될 수 있다. 인캡슐레이션 기판(100) 상에는 상기 픽셀부에 대응하여 일정한 깊이 및 폭을 가지는 홈이 형성될 수 있다.The base substrate 110 on which the pixel portion is formed may be bonded to the encapsulation substrate 100 using a sealant 120 such as a sealant or a frit. On the encapsulation substrate 100, a groove having a predetermined depth and width may be formed corresponding to the pixel portion.

이하에서는, 본 발명의 일 실시예에 따른 인캡슐레이션 기판(100)의 제조방법에 대하여 상세히 알아보기로 한다.Hereinafter, a manufacturing method of the encapsulation substrate 100 according to an embodiment of the present invention will be described in detail.

도 2 내지 도 7은 본 발명의 일 실시예에 따른 인캡슐레이션 기판(100)의 제조방법을 나타내는 도이다.FIGS. 2 to 7 illustrate a method of manufacturing the encapsulation substrate 100 according to an embodiment of the present invention.

도 2 내지 도 3을 참조하면, 인캡슐레이션 기판(100)의 전면에는 배리어(200)가 형성될 수 있다. 배리어(200)는 후술하는 식각(etching) 공정에 있어서, 기판을 보호하는 역할을 할 수 있다.2 to 3, a barrier 200 may be formed on an entire surface of the encapsulation substrate 100. The barrier 200 may serve to protect the substrate in an etching process to be described later.

배리어(200)로 사용될 수 있는 물질은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystal silicon), 질화실리콘(Si3N4) 또는 산화실리콘(SiO2) 중 어느 하나일 수 있으나, 이에 한정되는 것은 아니다.The material that can be used for the barrier 200 may be any one of amorphous silicon, polycrystal silicon, silicon nitride (Si 3 N 4 ), or silicon oxide (SiO 2 ) no.

도 4 내지 도 5를 참조하면, 배리어(200)가 형성된 인캡슐레이션 기판(100)의 전면에는 포토리소그라피 공정을 통하여 인캡슐레이션 기판(100)의 중앙부를 노 출시키는 패터닝 공정이 이어질 수 있다.4 to 5, a patterning process of exposing a central portion of the encapsulation substrate 100 through a photolithography process may be performed on the entire surface of the encapsulation substrate 100 on which the barrier 200 is formed.

포토리소그라피 공정은 당업자에게 자명한 공지된 기술로서, 여기서는 간단하게 설명하기로 한다.The photolithography process is a well-known technique that will be obvious to those skilled in the art and will be briefly described herein.

인캡슐레이션 기판(100)의 전면에 형성된 배리어(200) 상에 감광액(250)(photo resist)을 도포시킨다. 감광액(250)은 양감광액(positive photo resist)과 음감광액(negative photo resist)이 있으며, 여기서는 UV를 받은 부분이 현상되는 양감광액을 예를 들어 설명하기로 한다.A photoresist 250 is applied on the barrier 200 formed on the front surface of the encapsulation substrate 100. The photoresist 250 includes a positive photoresist and a negative photoresist. Here, the photoresist, in which a portion subjected to UV is developed, will be described by way of example.

배리어(200)가 형성된 인캡슐레이션 기판(100) 상에 감광액(250)을 도포시킨 후 패터닝 하고자 하는 형상을 가진 마스크(300)를 인캡슐레이션 기판(100) 상에 배치시키고 UV를 조사한다. UV에 노출된 감광액 부분은 현상액에 의하여 제거될 수 있다.After the photoresist 250 is coated on the encapsulation substrate 100 on which the barrier 200 is formed, a mask 300 having a shape to be patterned is disposed on the encapsulation substrate 100 and irradiated with UV. The portion of the photosensitive liquid exposed to UV can be removed by the developing solution.

상기 공정을 거친 기판 전면에는 배리어(200)와 현상되지 않은 감광액이 남게 되고, 식각공정을 통해서 감광액이 없는 부분의 배리어(200)는 제거될 수 있다.The barrier 200 and the undeveloped photoresist remain on the front surface of the substrate, and the barrier 200 in the portion without the photoresist may be removed through the etching process.

최종적으로 남아 있는 감광액은 디벨로퍼(developer)에 의해 제거되고, 도 5와 같은 형상을 가진 인캡슐레이션 기판(100)을 형성할 수 있다.Finally, the remaining photosensitive liquid is removed by a developer, and the encapsulation substrate 100 having the shape as shown in FIG. 5 can be formed.

도 6을 참조하면, 상술한 과정을 거친 기판은 불화수소(HF) 용액(500)이 담긴 용기(400)에서 습식 식각 공정을 거칠 수 있다. 상기 용기(400)에는 용기(400)의 크기에 따라 수용되는 인캡슐레이션 기판(100)의 수가 다를 수 있다. 따라서 용기(400)가 클수록 수용되는 기판의 수가 많아지므로 빠르고, 효율적으로 식각을 행 할 수 있다.Referring to FIG. 6, the substrate having undergone the above-described process may be subjected to a wet etching process in a container 400 containing a hydrogen fluoride (HF) solution 500. The number of encapsulation substrates 100 accommodated in the container 400 may vary depending on the size of the container 400. Therefore, the larger the container 400, the greater the number of substrates accommodated, so that etching can be performed quickly and efficiently.

여기서, 상기 습식 식각 공정을 통해 상기 인캡슐레이션 기판(100) 상에 형성된 배리어(200) 및 배리어(200)가 제거되어 노출된 인캡슐레이션 기판(100)의 전면은 일정한 비율로 식각될 수 있다.Here, the barrier 200 formed on the encapsulation substrate 100 and the entire surface of the encapsulation substrate 100 exposed by removing the barrier 200 through the wet etching process may be etched at a constant ratio. .

인캡슐레이션 기판(100)과 인캡슐레이션 기판(100) 상에 형성된 배리어(200)는 HF 용액(500)에 대한 식각비가 다르므로 식각되는 두께가 다를 수 있다.The etch rate of the barrier 200 formed on the encapsulation substrate 100 and the encapsulation substrate 100 is different from that of the HF solution 500,

예를 들면, 인캡슐레이션 기판(100)의 두께(X1+Z)는 0.5 내지 1.0mm가 될 수 있고, 바람직하게는 0.7mm가 될 수 있다.For example, the thickness X1 + Z of the encapsulation substrate 100 may be 0.5 to 1.0 mm, preferably 0.7 mm.

여기서 인캡슐레이션 기판(100) 상에 형성되는 배리어(200)의 두께(Y)는 25 내지 250nm가 될 수 있고, 바람직하게는 25nm가 될 수 있다.In this case, the thickness Y of the barrier 200 formed on the encapsulation substrate 100 may be 25 to 250 nm, preferably 25 nm.

상술한 수치를 가지는 배리어(200)가 형성된 인캡슐레이션 기판(100)은 HF 용액 상에서 37.5분 담겨져 있을 때 각각 다른 식각비를 가지므로, 25nm의 두께를 가지는 배리어(200)가 식각되는 동안, 배리어(200)가 제거되어 일정 영역이 노출된 인캡슐레이션 기판(100)은 200um의 깊이(Z)를 가지는 홈(100a)이 형성될 수 있다.Since the encapsulation substrate 100 on which the barrier 200 having the above-described value is formed has different etching ratios when it is immersed in 37.5 minutes on HF solution, while the barrier 200 having a thickness of 25 nm is etched, the barrier A groove 100a having a depth Z of 200 μm may be formed in the encapsulation substrate 100 having a predetermined region exposed by removing the 200.

또한, 습식 식각 용액에 사용되는 식각 용액의 종류, 식각 시간, 물질에 따른 식각비에 따라 인캡슐레이션 기판(100)에 형성되는 홈(100a)의 깊이(Z)를 조절할 수 있고, 일반적으로 전계발광소자(1000)에 사용되는 인캡슐레이션 기판(100)에서 식각되는 깊이(Z)는 150 내지 250 μm가 될 수 있다.In addition, the depth Z of the groove 100a formed in the encapsulation substrate 100 may be adjusted according to the type, etching time, and etching ratio of the material used for the wet etching solution. The depth Z etched in the encapsulation substrate 100 used for the light emitting device 1000 may be 150 to 250 μm.

습식 식각 환경에서, 배리어(200)와 인캡슐레이션 기판(100)이 식각되는 비율은 1:600 내지 1:10000이 될 수 있다.In a wet etch environment, the rate at which the barrier 200 and the encapsulation substrate 100 are etched may be from 1: 600 to 1: 10000.

상기 인캡슐레이션 기판(100)의 후면 또한, 상기 환경에서 상술한 대로 배리어가 형성되지 않은 인캡슐레이션 기판(100)의 전면과 똑같이 식각될 수 있다.The back surface of the encapsulation substrate 100 may also be etched in the same manner as the front surface of the encapsulation substrate 100 where the barrier is not formed as described above in the above environment.

즉, 인캡슐레이션 기판(100)의 후면이 식각되는 두께(Z)는 상기와 같은 조건에서 200um가 식각될 수 있다.That is, the thickness Z for etching the back surface of the encapsulation substrate 100 may be etched at 200 μm under the above conditions.

따라서, 인캡슐레이션 기판(100)의 두께를 얇게 하여 전계발광소자의 전체 사이즈를 얇게 할 수 있다.Therefore, the thickness of the encapsulation substrate 100 can be reduced to reduce the overall size of the EL device.

도 7을 참조하면, 상술한 과정을 거치는 인캡슐레이션 기판(100)의 전면은 중앙부에 일정한 깊이와 폭을 가지는 홈(100a)이 형성되고, 후면은 일정한 두께만큼 식각될 수 있다.Referring to FIG. 7, the front surface of the encapsulation substrate 100 undergoing the above-described process may be formed with a groove 100a having a predetermined depth and width in the center thereof, and the rear surface thereof may be etched by a predetermined thickness.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is evident that many alternatives, modifications and variations will be apparent to those skilled in the art. will be. Therefore, it should be understood that the above-described embodiments are to be considered in all respects as illustrative and not restrictive, the scope of the invention being indicated by the appended claims rather than the foregoing description, It is intended that all changes and modifications derived from the equivalent concept be included within the scope of the present invention.

도 1은 전계발광소자의 단면도이다.1 is a cross-sectional view of an electroluminescent device.

도 2 내지 도 7은 본 발명의 일 실시예에 따른 인캡슐레이션 기판의 제조방법을 나타낸 도이다.2 to 7 are views showing a method of manufacturing an encapsulation substrate according to an embodiment of the present invention.

(도면의 주요부분에 대한 부호의 설명)DESCRIPTION OF THE REFERENCE NUMERALS (S)

100 : 인캡슐레이션 기판100: encapsulation substrate

200 : 배리어200: Barrier

Claims (9)

인캡슐레이션 기판을 마련하는 단계;Providing an encapsulation substrate; 상기 인캡슐레이션 기판의 전면에 배리어(barrier)를 형성시키는 단계;Forming a barrier on a front surface of the encapsulation substrate; 상기 배리어(barrier)를 상기 인캡슐레이션 기판 전면의 외곽부분에만 패터닝하여 상기 인캡슐레이션 기판 전면의 일정 부분을 노출시키는 단계;Patterning the barrier to only an outer portion of the front surface of the encapsulation substrate to expose a portion of the front surface of the encapsulation substrate; 상기 패터닝 단계를 거친 상기 인캡슐레이션 기판 전면의 상기 노출 부분과 후면을 습식 식각하는 단계;Wet etching the exposed portion and the back side of the front side of the encapsulation substrate through the patterning step; 를 포함하는 인캡슐레이션 기판의 제조방법.Method for producing an encapsulation substrate comprising a. 제 1 항에 있어서,The method of claim 1, 상기 배리어는 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystal silicon), 질화실리콘(Si3N4) 또는 산화실리콘(SiO2) 중 어느 하나인 것을 특징으로 하는 인캡슐레이션 기판의 제조방법.Wherein the barrier is any one of amorphous silicon, polycrystal silicon, silicon nitride (Si 3 N 4 ), and silicon oxide (SiO 2 ). 제 1 항에 있어서,The method of claim 1, 상기 습식 식각에 사용되는 물질은 불화수소(HF) 용액인 것을 특징으로 하는 인캡슐레이션 기판의 제조방법.Wherein the material used for the wet etching is a hydrogen fluoride (HF) solution. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 has been abandoned due to the setting registration fee. 상기 배리어를 패터닝하는 방법은 포토리소그라피 공정을 사용하는 것을 특징으로 하는 인캡슐레이션 기판의 제조방법.Wherein the method of patterning the barrier uses a photolithographic process. 제 1 항에 있어서,The method of claim 1, 상기 인캡슐레이션 기판 전면의 상기 노출 부분은 습식 식각되어 홈이 형성되는 것을 특징으로 하는 인캡슐레이션 기판의 제조방법.And the exposed portion of the entire surface of the encapsulation substrate is wet etched to form grooves. 제 1 항에 있어서,The method of claim 1, 상기 인캡슐레이션 기판의 두께는 0.5 내지 1.0mm이고, 상기 배리어의 두께는 25 내지 250nm인 것을 특징으로 하는 인캡슐레이션 기판의 제조방법.The thickness of the encapsulation substrate is 0.5 to 1.0mm, the thickness of the barrier is a manufacturing method of the encapsulation substrate, characterized in that 25 to 250nm. 제 5 항에 있어서,6. The method of claim 5, 상기 홈의 깊이는 150 내지 250 μm인 것을 특징으로 하는 인캡슐레이션 기판의 제조방법.The depth of the groove is a method of manufacturing an encapsulation substrate, characterized in that 150 to 250 μm. 제 1 항에 있어서,The method of claim 1, 상기 습식 식각 단계에서 상기 배리어 및 상기 인캡슐레이션 기판은 일정한 비율로 식각되는 것을 특징으로 하는 인캡슐레이션 기판의 제조방법.In the wet etching step, the barrier and the encapsulation substrate is a method of manufacturing an encapsulation substrate, characterized in that the etching in a constant ratio. 제 8 항에 있어서,9. The method of claim 8, 상기 배리어 및 상기 인캡슐레이션 기판이 식각되는 비율은 1:600 내지 1:10000인 것을 특징으로 하는 인캡슐레이션 기판의 제조방법.The barrier and the encapsulation substrate is etched ratio is 1: 600 to 1: 10000 manufacturing method of the encapsulation substrate, characterized in that.
KR1020070110844A 2007-11-01 2007-11-01 Encapsulation Substrate Manufacturing Method KR101378858B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070110844A KR101378858B1 (en) 2007-11-01 2007-11-01 Encapsulation Substrate Manufacturing Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110844A KR101378858B1 (en) 2007-11-01 2007-11-01 Encapsulation Substrate Manufacturing Method

Publications (2)

Publication Number Publication Date
KR20090044653A KR20090044653A (en) 2009-05-07
KR101378858B1 true KR101378858B1 (en) 2014-03-28

Family

ID=40855186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110844A KR101378858B1 (en) 2007-11-01 2007-11-01 Encapsulation Substrate Manufacturing Method

Country Status (1)

Country Link
KR (1) KR101378858B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049806A (en) * 2002-12-06 2004-06-12 산요덴키가부시키가이샤 Electroluminescence display device and manufacturing method thereof
JP2005129833A (en) * 2003-10-27 2005-05-19 Nec Kansai Ltd Method of manufacturing semiconductor laser

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049806A (en) * 2002-12-06 2004-06-12 산요덴키가부시키가이샤 Electroluminescence display device and manufacturing method thereof
JP2005129833A (en) * 2003-10-27 2005-05-19 Nec Kansai Ltd Method of manufacturing semiconductor laser

Also Published As

Publication number Publication date
KR20090044653A (en) 2009-05-07

Similar Documents

Publication Publication Date Title
JP6219685B2 (en) Luminescent display backplane, display device, and pixel definition layer manufacturing method
CN109671726B (en) Array substrate, manufacturing method thereof, display panel and display device
US6635581B2 (en) Method for forming a thin-film transistor
CN104538357B (en) Make the method and array base palte of array base palte
US7645649B1 (en) Method for fabricating pixel structure
KR20080060400A (en) Method of manufacturing array substrate and method of manufacturing organic light emitting device using the method
US20050162080A1 (en) Organic electroluminescence display apparatus
JP2006286600A (en) Light-emitting display device and manufacturing method of the same
KR100653467B1 (en) Method for manufacturing tft-lcd
US6767694B2 (en) Process for forming pattern and method for producing liquid crystal apparatus employing process for forming pattern
US10734613B2 (en) Method for manufacturing OLED substrate
US20210134905A1 (en) Display substrate and method of manufacturing the same, and display panel
CN108231857B (en) OLED microcavity structure, preparation method thereof and display device
WO2016078248A1 (en) Array substrate and manufacturing method therefor, and display device
WO2018205753A1 (en) Manufacturing method for via holes, display substrate and manufacturing method for the display substrate
CN111276499B (en) Display substrate, preparation method thereof and display device
CN110176462B (en) Transparent OLED display manufacturing method and display
KR101378858B1 (en) Encapsulation Substrate Manufacturing Method
KR20050112034A (en) Fabricating method of oled
US20210335934A1 (en) Organic light-emitting diode array substrate and method of manufacturing the same
KR101127574B1 (en) Manufacturing methods of active matrix substrate and organic light emitting display device
KR100783814B1 (en) Method for fabricating separator of oled display device
KR20050100950A (en) Method of fabricating oled
KR101446348B1 (en) Encapsulation Substrate Manufacturing Method
JP2003031780A (en) Method for manufacturing thin film transistor panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 5