KR101373459B1 - 수지 몰딩 장치 - Google Patents

수지 몰딩 장치 Download PDF

Info

Publication number
KR101373459B1
KR101373459B1 KR1020110141287A KR20110141287A KR101373459B1 KR 101373459 B1 KR101373459 B1 KR 101373459B1 KR 1020110141287 A KR1020110141287 A KR 1020110141287A KR 20110141287 A KR20110141287 A KR 20110141287A KR 101373459 B1 KR101373459 B1 KR 101373459B1
Authority
KR
South Korea
Prior art keywords
resin
cavity
upper mold
lower mold
molded article
Prior art date
Application number
KR1020110141287A
Other languages
English (en)
Other versions
KR20130073443A (ko
Inventor
이수영
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020110141287A priority Critical patent/KR101373459B1/ko
Publication of KR20130073443A publication Critical patent/KR20130073443A/ko
Application granted granted Critical
Publication of KR101373459B1 publication Critical patent/KR101373459B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Manufacturing & Machinery (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)

Abstract

수지 몰딩 방법에 있어서, 상형 및 상기 상형과 마주보도록 이격되어 배치되며 피성형품을 성형하기 위한 캐비티가 형성된 하형을 준비한 후, 상기 상형의 일면에 상기 피성형품을 로딩한다. 상기 캐비티를 전체 깊이 기준으로 부분적으로 채우는 제1 수지를 공급한다. 상기 상형 및 상기 하형을 클램핑 한 후, 상기 캐비티에 인접하며 상기 하형의 두께 방향으로 형성된 수지 공급부를 이용하여 상기 캐비티에 제2 수지를 공급한다.

Description

수지 몰딩 장치{RESIN MOLD APPARATUS}
본 발명의 실시예들은 수지 몰딩 장치에 관한 것이다. 보다 상세하게는 수지를 이용하여 피성형품을 성형하는 수지 몰딩 장치에 관한 것이다.
일반적으로 수지 몰딩 방법은 트랜스퍼 성형 방법 및 컴프레션 성형 방법으로 분류된다.
상기 트랜스퍼 성형 방법은 고형의 에폭시 수지를 용융시켜 금형에 형성된 게이트를 통하여 상기 용융 수지를 캐비티 내에 공급하여 피성형품을 성형한다. 상기 피성형품이 기판 및 상기 기판 상에 장착된 반도체 칩을 구비하고 상기 기판과 상기 반도체 이때 상기 피성형품이 와이어를 이용하여 기판과 칩을 전기적으로 연결할 수 있다.
상기 트랜스퍼 성형 방법은 상대적으로 우수한 생산성 및 효율을 가진다. 다만, 상기 피성형품이 와이어를 포함하는 경우, 상기 트랜스퍼 성형 방법은 상기 용융 수지가 흐르는 동안 상기 와이어와 접촉하여 상기 와이어가 물리적으로 절단될 수 있다. 따라서, 상기 트랜스퍼 성형 방법을 이용하여 상기 피성형품을 성형할 경우 불량이 발생할 수 있다.
한편, 컴프레션 성형 방법은 캐비티 내에 수지를 직접 공급하여 캐비티 내에서 상기 피성형품을 압축하면서 상기 수지를 이용하여 상기 피성형품을 성형한다. 상기 컴프레션 성형 방법은 상기 트랜스퍼와 같은 와이어 절단 현상이 억제되는 장점을 갖는다. 다만, 상기 컴프레션 성형 방법은 피성형품의 위치 정보를 확인하는 비젼 공정이 수반되며 상기 트랜스퍼 성형 방법보다 낮은 생산성을 갖는 문제가 있다.
본 발명의 실시예들은 상술한 바와 같은 문제점을 해결하기 위하여 컴프레션 성형 방법 및 트랜스퍼 성형 방법을 동시에 수행할 수 있는 수지 몰딩 장치를 제공한다.
삭제
본 발명의 실시예들에 따른 수지 몰딩 방법에 있어서, 상형 및 상기 상형과 마주보도록 이격되어 배치되며 피성형품을 성형하기 위한 캐비티가 형성된 하형을 준비한다. 상기 상형의 일면에 상기 피성형품을 로딩한다. 상기 캐비티를 전체 깊이 기준으로 부분적으로 채우는 제1 수지를 공급한다. 상기 상형 및 상기 하형을 클램핑 한 후, 상기 캐비티에 인접하며 상기 하형의 두께 방향으로 형성된 수지 공급부를 이용하여 상기 캐비티에 제2 수지를 공급한다. 여기서, 상기 상형 및 상기 하형을 클램핑 하기 전에, 상기 제1 수지에 열을 공급하여 상기 제1 수지를 용융시킬 수 있다. 여기서, 상기 제1 수지는 분말형 또는 바형 형상을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 캐비티를 충진하도록 제2 수지를 공급하기 위하여, 상기 하형을 관통하도록 형성된 개구부 내에 고형 수지를 공급한 후, 상기 고형 수지를 용융시킨다. 이어서, 상기 개구부 내에 장착된 플런저를 상승시켜 상기 용융수지를 상기 캐비티에 공급할 수 있다.
본 발명의 일 실시예에 있어서, 상기 상형 및 상기 하형을 클램핑할 경우, 상기 피성형품을 상기 제1 수지에 담글 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 수지를 공급하는 공정 및 상기 제2 수지를 공급하는 공정은 선택적으로 수행될 수 있다.
본 발명의 실시예들에 따른 수지 몰딩 장치는 피성형품을 장착하도록 구비된 상형, 상기 상형과 마주보도록 배치되며 캐비티가 형성된 하형, 상기 캐비티에 제1 수지를 전체 깊이 기준으로 부분적으로 공급하는 제1 수지 공급부 및 상기 상형 및 상기 하형에 인접하도록 수직 방향으로 배치되며, 제2 수지를 상기 캐비티에 공급하는 제2 수지 공급부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 수지 공급부는, 상기 제1 수지를 저장하는 저장홈이 형성된 이송 플레이트 및 상기 이송 플레이트의 하면에 배치되며, 상기 제1 수지를 상기 캐비티에 공급하도록 개폐되는 셔터를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 수지 공급부는 상기 제2 수지를 저장하도록 개구부 및 상기 개구부에 장착되며 상기 제2 수지를 공급하기 위하여 승강하도록 구비된 플런저를 포함할 수 있다. 여기서, 상기 하형에는 상기 개구부 및 상기 캐비티를 연통시켜 상기 제2 수지를 상기 캐비티에 공급하는 러너가 형성될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 본 발명에 따른 수지 몰딩 방법에 따르면, 상기 캐비티에 직접 제1 수지를 공급하는 것과 함께 캐비티에 인접하는 수지 공급부를 이용하여 용융된 제2 수지를 이동시켜 상기 캐비티를 추가적으로 채움으로써 피성형품을 성형하는 공정이 동시 또는 이시(異時)에 수행되거나 선택적으로 수지 몰딩 공정이 수행될 수 있다. 따라서, 와이어 본딩 타입의 반도체 소자를 수지 몰딩할 경우에도 와이어 절단 현상이 억제되며 나아가 생산성이 개선될 있다. 나아가 플립 칩(flip chip), 비지에이(ball grid array; BGA), 에프비지에이(fine ball grid array; FBGA) 또는 티에스오피(thin small outline package; TSOP) 또는 티에스브이(through silicon via; TSV) 타입 반도체 소자를 몰딩하기 위한 압축 몰딩 방식의 경우에도 이형 필름 및 비젼 공정을 생략할 수 있음에 따라 생산성이 개선될 수 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 수지 몰딩 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 일 실시예에 따른 수지 몰딩 장치를 설명하기 위한 단면도이다.
도 6은 도 5에 도시된 캐비티에 수지를 공급하기 위한 제1 수지 공급부를 설명하기 위한 단면도이다.
이하, 본 발명은 본 발명의 실시예들을 보여주는 첨부 도면들을 참조하여 더욱 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
하나의 요소가 다른 하나의 요소 또는 층 상에 배치되는 또는 연결되는 것으로서 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접적으로 배치되거나 연결될 수도 있으며, 다른 요소들 또는 층들이 이들 사이에 게재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접적으로 배치되거나 연결되는 것으로서 설명되는 경우, 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
하기에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들인 단면 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화들은 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차들을 포함하는 것이며, 도면들에 설명된 영역들은 전적으로 개략적인 것이며 이들의 형상들은 영역의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 수지 몰딩 방법을 설명하기 위한 단면도들이다.
도1을 참조하면, 먼저 상형(110) 및 하형(120)을 준비한다. 상기 상형(110) 및 상기 하형(120)은 상호 마주보면서 서로 이격되게 배치된다. 상기 하형(120)에는 제1 수지를 이용하여 피성형품(10: 도2 참조)을 성형하기 위한 캐비티(125)가 형성된다. 상기 캐비티(125)는 상기 제1 수지를 채우도록 리세스된 형상을 가질 수 있다. 또한, 상기 캐비티(125)에는 상기 제1 수지가 채우진 상태에서 상기 피성형품(10)이 잠길 수 있도록 구비된다.
상기 피성형품(10)은 예를 들면 와이어 본딩 타입의 반도체 소자를 포함할 수 있다. 즉, 상기 피성형품(10)은 기판 상에 반도체 칩이 복수로 적층되고 상기 기판 및 반도체 칩을 전기적으로 연결하는 와이어를 구비하는 스택형 반도체 소자를 포함할 수 있다. 이와 다르게, 상기 피성형품(10)은 솔더 범프를 이용하여 기판과 반도체 칩을 상호 연결하는 플립 칩(flip chip)을 포함할 수 있다. 또한, 상기 피성형품(10)은 비지에이(ball grid array; BGA), 에프비지에이(fine ball grid array; FBGA) 또는 티에스오피(thin small outline package; TSOP) 또는 티에스브이(through silicon via; TSV) 타입 반도체 소자를 포함할 수 있다.
도 2를 참조하면, 상기 상형(110)의 일면에 피성형품(10)을 로딩한다. 상기 상형(110)에는 상기 피성형품(10)을 고정하기 위하여 장착된 힌지 부재(미도시)를 이용하여 상기 피성형품(10)을 로딩할 수 있다. 또한, 상기 상형(110)에는 상기 피성형품(10)의 위치를 보정하기 하기 위하여 장착된 보정 부재(미도시)를 이용하여 상기 피성형품(10)의 위치를 보정할 수 있다. 상기 보정 부재는 예를 들면 상기 상형(110)의 일면으로부터 돌출된 위치 보정핀(미도시)을 포함할 수 있다. 상기 피성형품(10)이 상기 상형(110)을 향하여 접근할 경우 상기 피성형품(10)에 형성된 홈(미도시)을 따라 상기 위치 보정핀이 관통한다. 따라서 상기 피성형품(10)의 위치가 보정될 수 있다.
한편, 상기 캐비티(125) 내에 상기 제1 수지(20)를 공급한다. 상기 제1 수지(20)는 상기 캐비티(125)를 전체 깊이 기준으로 부분적으로 채울 수 있다. 상기 피성형품(10)이 상기 캐비티(125)에 담기어 질 경우, 상기 제1 수지(20)는 상기 피성형품(10)에 포함된 칩 또는 와이어를 선택적으로 몰딩할 수 있는 양으로 조절될 수 있다.
상기 제1 수지(20)는 예를 들면 분말 형태를 가질 수 있다. 이와 다르게, 상기 제1 수지(20)는 바(bar) 형태를 가질 수도 있다.
도 3을 참조하면, 상기 상형(110) 및 상기 하형(120)을 상대적으로 이동시켜 상기 상형(110) 및 상기 하형(120)을 클램핑한다. 예를 들면, 상기 상형(110)은 고정된 상태에서 상기 하형(120)을 상기 상형(110)을 향하여 접근시켜 상기 상형(110) 및 상기 하형(120)을 클램핑할 수 있다. 이와 다르게, 상기 하형(120)이 고정된 상태에서 상기 상형(110)을 상기 하형(120)을 향하여 접근시켜 상기 상형(110) 및 상기 하형(120)을 클램핑할 수도 있다.
본 발명의 일 실시예에 있어서, 상기 상형(110) 및 상기 하형(120)을 클램핑 하기 전에 상기 제1 수지(20)에 열을 공급할 수 있다. 상기 제1 수지(20)가 분말 또는 바 형태를 가질 경우, 상기 제1 수지(20)에 열을 제공할 수 있다. 따라서, 상기 제1 수지(20)가 용융되어 용융된 제1 수지(25)로 변환될 수 있다.
상기 상형(110) 및 상기 하형(120)이 클램핑 될 경우, 상기 피성형품(10)이 상기 용융된 제1 수지(25)에 부분적으로 담그게 된다. 따라서, 상기 용융된 제1 수지(25)를 이용하여 상기 피성형품(10)이 부분적으로 성형될 수 있다. 예를 들면, 상기 피성형품(10)이 기판 상에 장착된 칩 또는 와이어를 포함할 경우, 상기 용융된 제1 수지(25)를 이용하여 상기 칩 또는 와이어를 성형할 수 있다. 이때 상기 칩들의 사이의 영역 및 상기 기판의 주변부는 여전히 미성형 상태를 유지할 수 있다. 따라서, 상기 용융된 제1 수지(25)를 이용하여 상기 피성형품(10)을 성형할 경우, 상기 용융된 제1 수지(25)가 상기 칩 또는 상기 와이어를 봉지한다. 따라서, 상기 칩 또는 상기 와이어가 상기 용융된 제1 수지(25)에 의하여 기판에 고정될 수 있다. 결과적으로, 후속하여 제2 수지(35)를 상기 캐비티(125)에 공급할 경우 상기 제2 수지(35)의 이동에 의한 쓸림 현상에 따라 상기 칩 또는 상기 와이어에 대한 충격이 억제될 수 있다.
도 4를 참조하면, 상기 캐비티(125)에 인접하며 상기 하형(120)의 두께 방향으로 형성된 수지 공급부(170)를 이용하여 상기 캐비티에 용융된 제2 수지(35)를 공급한다.
예를 들면, 상기 하형(120)을 관통하도록 형성된 개구부(171; 도 1 참조) 내에 고형을 갖는 제2 수지(30; 도 2 참조)를 공급한다. 이어서, 상기 제2 수지(30)에 열을 공급하여 상기 제2 수지(30)를 용융시켜 용융된 제2 수지(35)를 형성한다. 이 경우, 상기 상형(110)에는 상기 개구부(171)에 대응되는 위치에 배치된 제1 열원(111)을 이용할 수 있다. 이어서 상기 개구부(171) 내에 장착된 플런저(173)를 상승시켜 상기 용융된 제2 수지(35)를 상기 캐비티(125)에 공급한다. 이때 상기 개구부(171) 및 상기 캐비티(125)를 상호 연결시키는 러너(127; 도1 참조)를 통하여 상기 용융된 제2 수지(35)가 상기 캐비티(125)에 추가적으로 공급될 수 있다.
따라서, 상기 피성형품(10)에 포함된 상기 칩들의 사이 영역 및 상기 기판의 주변부가 용융된 상기 제2 수지(35)를 이용하여 수지 몰딩될 수 있다. 결과적으로 상기 용융된 제1 수지(25) 및 상기 용융된 제2 수지(35)를 각각 이용하여 상기 피성형품(10)이 수지 몰딩될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 수지(20)를 공급하는 공정 및 상기 제2 수지(30)를 공급하는 공정은 선택적으로 수행될 수 있다.
예를 들면, 상기 피성형품(10)의 종류에 따라 상기 제1 수지(20)만을 이용하는 성형 공정을 통하여 상기 피성형품(10)을 수지 몰딩할 수 있다. 이와 다르게, 상기 제2 수지(30)만을 이용하는 성형 공정을 통하여 하여 상기 피성형품(10)을 수지 몰딩할 수 있다.
본 발명에 따른 수지 몰딩 방법에 따르면, 상기 캐비티(125)에 직접 제1 수지(20)를 공급하는 것과 함께 캐비티(125)에 인접하는 수지 공급부(170)를 이용하여 용융된 제2 수지(35)를 이동시켜 상기 캐비티(125)를 추가적으로 채움으로써 피성형품을 성형하는 공정이 동시 또는 이시(異時)에 수행되거나 선택적으로 수지 몰딩 공정이 수행될 수 있다. 따라서, 와이어 본딩 타입의 반도체 소자를 수지 몰딩할 경우에도 와이어 절단 현상이 억제되며 나아가 생산성이 개선될 있다. 또한 별도의 이형 필름이 생략할 수 있음에 따라 생산성이 개선될 수 있다.
도 5는 본 발명의 일 실시예에 따른 수지 몰딩 장치를 설명하기 위한 단면도이다. 도 6은 도 5에 도시된 캐비티에 수지를 공급하기 위한 제1 수지 공급부를 설명하기 위한 단면도이다.
도 5를 참조하면, 본 발명의 실시예들에 따라 수지 몰딩 장치(200)는 상형(210), 하형(220), 제1 수지 공급부(260) 및 제2 수지 공급부(270)를 포함한다. 상기 수지 몰딩 장치(200)는 피성형품을 수지로 밀봉하여 상기 피성형품을 외부의 충격이나 환경으로부터 보호할 수 있도록 한다.
상기 상형(210)은 피성형품을 장착할 수 있도록 구비된다. 상기 상형(210)에는 상기 피성형품을 고정하기 위하여 장착된 힌지 부재(미도시)를 이용하여 상기 피성형품을 로딩할 수 있다. 또한, 상기 상형(210)에는 상기 피성형품의 위치를 보정하기 하기 위하여 장착된 보정 부재(미도시)를 이용하여 상기 피성형품의 위치를 보정할 수 있다. 상기 보정 부재는 예를 들면 상기 상형(210)의 일면으로부터 돌출된 위치 보정핀을 포함할 수 있다. 상기 피성형품이 상기 상형(210)을 향하여 접근할 경우 상기 피성형품에 형성된 홈을 따라 상기 보정 부재가 관통한다. 따라서 상기 피성형품의 위치가 보정될 수 있다.
한편, 상기 상형(210)에는 상기 제2 수지 공급부에 대응되는 위치에 제1 히터(211)가 장착될 수 있다. 상기 제1 히터(211)는 상기 제2 수지 공급부(270)에 저장된 제2 수지에 열을 공급함으로써 상기 제2 수지를 용융시켜 용융된 제2 수지(35)를 형성할 수 있다.
상기 하형(220)은 상기 상형(210)과 마주보도록 배치된다. 상기 하형(220) 또는 상기 상형(210)은 상대적으로 승강시키는 구동부(미도시)와 연결될 수 있다.
상기 하형(220)에는 그 상면에 캐비티가 구비된다. 상기 캐비티는 상기 피성형품이 장착되는 상형의 위치에 대응되도록 형성된다. 상기 캐비티에는 제1 수지가 공급될 수 있다. 상기 하형(220)에는 그 내부에 제2 히터(221)가 장착될 수 있다. 상기 제2 히터(221)는 상기 제1 수지 공급부(260)로부터 캐비티에 공급된 제1 수지에 열을 공급함으로써 상기 제1 수지를 용융시켜 용융된 제1 수지(25)를 형성할 수 있다.
한편, 상기 캐비티에는 상기 상형(210) 및 상기 하형(220)이 클램핑 될 경우 상기 상형(210)에 장착된 상기 피성형품이 잠길 수 있다.
상기 제1 수지 공급부(260)는 상기 캐비티에 제1 수지를 전체 깊이 기준으로부분적으로 공급한다. 상기 제1 수지 공급부(260)는 캐비티 상부로 이동하여 상기 제1 수지를 캐비티에 공급한다.
본 발명의 일 실시예에 있어서, 상기 제1 수지 공급부(260)는 분말 형태의 제1 수지를 캐비티 상부에 이송한다.
도 6을 참조하면, 상기 제1 수지 공급부(260)는 이송 플레이트(261) 및 셔터(267)를 포함한다.
상기 이송 플레이트(267)는 그 일면에 상기 제1 수지(20)를 저장하는 저장부(265)가 형성된다. 상기 저장부(265)는 분말 형태의 제1 수지(20)를 저장할 수 있다. 상기 저장부(265)는 리세스의 형태를 가질 수 있다.
상기 셔터(267)는 상기 이송 플레이트(261)의 하면에 배치된다. 상기 셔터(267)는 상기 저장부(265)를 개폐하도록 수평 방향으로 이동할 수 있다. 따라서 상기 셔터(267)가 상기 저장부(265)를 폐쇄할 경우 상기 이송 플레이트(261)는 상기 저장부(265)로부터 제1 수지(20)가 낙하되지 않는 상태로 상기 캐비티의 상부로 이동할 수 있다. 한편, 상기 셔터(267)가 개방할 경우 상기 저장부(265)로부터 제1 수지(20)가 하방으로 낙하하여 상기 캐비티를 채울 수 있다.
다시 도5를 참조하면, 상기 제2 수지 이송부(270)는 상기 상형(210) 및 상기 하형(220)에 인접하도록 수직 방향으로 배치된다. 상기 제2 수지 이송부(270)는 용융된 제2 수지(35)를 상기 캐비티에 공급한다.
본 발명의 일 실시예에 있어서, 상기 제2 수지 공급부(270)는 개구부 및 플런저(273)를 포함한다. 상기 개구부는 제2 수지를 저장할 수 있도록 상기 하형(220)을 관통하도록 형성될 수 있다. 상기 개구부는 상기 캐비티에 인접하게 형성될 수 있다.
상기 플런저(273)는 상기 개구부 내에 장착된다. 상기 플런저(273)는 상기 용융된 제2 수지(35)를 공급하기 위하여 승강하도록 구비된다. 상기 플런저(273)가 상승할 경우 상기 용융된 제2 수지(35)를 가압하여 상기 캐비티에 상기 용융된 제2 수지(35)를 공급할 수 있다.
한편, 상기 하형(220)에는 상기 개구부 및 상기 캐비티를 연통시켜 상기 제2 수지를 상기 캐비티에 공급하는 러너가 형성될 수 있다. 따라서, 상기 러너를 경유하여 제2 수지가 상기 캐비티에 공급될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 고안의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 고안을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 피성형품 20 : 제1 수지
30 : 제2 수지 100, 200 : 수지 몰딩 장치
110, 210 : 상형 110, 210 : 하형
260 : 제1 수지 공급부 170, 270 : 제2 수지 공급부

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 피성형품을 장착하도록 구비된 상형;
    상기 상형과 마주보도록 배치되며 캐비티가 형성된 하형;
    상기 캐비티에 제1 수지를 전체 깊이 기준으로 부분적으로 공급하는 제1 수지 공급부; 및
    상기 상형 및 상기 하형에 인접하도록 수직 방향으로 배치되며, 용융 상태의 제2 수지를 상기 제1 수지가 채워진 상기 캐비티에 추가적으로 공급하는 제2 수지 공급부를 포함하고, 상기 제1 수지 공급부는,
    상기 제1 수지를 저장하는 저장홈이 형성된 이송 플레이트; 및
    상기 이송 플레이트의 하면에 배치되며, 상기 제1 수지를 상기 캐비티에 공급하도록 개폐되는 셔터를 포함하는 것을 특징으로 하는 수지 몰딩 장치.
  8. 삭제
  9. 제7항에 있어서, 상기 제2 수지 공급부는 상기 제2 수지를 저장하도록 개구부 및 상기 개구부에 장착되며 상기 제2 수지를 공급하기 위하여 승강하도록 구비된 플런저를 포함하는 것을 특징으로 하는 수지 몰딩 장치.
  10. 제9항에 있어서, 상기 하형에는 상기 개구부 및 상기 캐비티를 연통시켜 상기 제2 수지를 상기 캐비티에 공급하는 러너가 형성된 것을 특징으로 하는 수지 몰딩 장치.
KR1020110141287A 2011-12-23 2011-12-23 수지 몰딩 장치 KR101373459B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110141287A KR101373459B1 (ko) 2011-12-23 2011-12-23 수지 몰딩 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110141287A KR101373459B1 (ko) 2011-12-23 2011-12-23 수지 몰딩 장치

Publications (2)

Publication Number Publication Date
KR20130073443A KR20130073443A (ko) 2013-07-03
KR101373459B1 true KR101373459B1 (ko) 2014-03-11

Family

ID=48987899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110141287A KR101373459B1 (ko) 2011-12-23 2011-12-23 수지 몰딩 장치

Country Status (1)

Country Link
KR (1) KR101373459B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040625A (ja) * 2009-08-13 2011-02-24 Renesas Electronics Corp 半導体装置の製造方法
KR20110051228A (ko) * 2008-08-08 2011-05-17 토와 가부시기가이샤 전자부품의 압축성형방법 및 금형장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110051228A (ko) * 2008-08-08 2011-05-17 토와 가부시기가이샤 전자부품의 압축성형방법 및 금형장치
JP2011040625A (ja) * 2009-08-13 2011-02-24 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20130073443A (ko) 2013-07-03

Similar Documents

Publication Publication Date Title
TWI593538B (zh) 樹脂成型模具與樹脂成型裝置
JP5824765B2 (ja) 樹脂モールド方法及び樹脂モールド装置並びに供給ハンドラ
TWI617419B (zh) Resin packaging device and resin packaging method
US20090189310A1 (en) Semiconductor chip compression molding method and mold for compression molding
KR20150126360A (ko) 수지 몰드 금형, 수지 몰드 장치, 수지 몰드 방법, 및 수지 몰드 금형의 평가 방법
JP6598642B2 (ja) 樹脂封止装置及び樹脂封止方法
KR101667879B1 (ko) 전자 부품의 수지 밀봉 방법 및 수지 밀봉 장치
JP7084349B2 (ja) 樹脂成形装置及び樹脂成形品の製造方法
JP6273340B2 (ja) 樹脂モールド金型及び樹脂モールド装置
JP5744683B2 (ja) 電子部品の樹脂封止成形方法及び装置
JP2009166415A (ja) 圧縮成形用樹脂、樹脂封止装置、及び樹脂封止方法
TW201628107A (zh) 半導體裝置之製造方法
KR20210124429A (ko) 수지 성형 장치 및 수지 성형품의 제조 방법
KR101373459B1 (ko) 수지 몰딩 장치
KR100848746B1 (ko) 전자 부품의 수지 밀봉 성형 장치
TWI827989B (zh) 樹脂成形裝置及樹脂成形品的製造方法
JP6611631B2 (ja) 樹脂モールド方法及び樹脂モールド装置
US20050258552A1 (en) Semiconductor molding method and structure
JP6027569B2 (ja) 中空パッケージの製造方法および中空パッケージ
JP2019111692A (ja) 樹脂成形装置及び樹脂成形品の製造方法
JP2010192541A (ja) 樹脂封止金型及び樹脂封止方法
KR20120000805A (ko) 반도체 패키지의 몰딩 방법
CN108649041B (zh) 一种基于复合互连衬底的芯片封装结构及其方法
CN109689330B (zh) 压缩成型装置、压缩成型方法、及压缩成型品的制造方法
Claassen et al. Compression molding solutions for wafer level, large panel substrate, and advanced packaging

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 7