KR101373398B1 - Method for preparing high efficiency Light Emitting Diode thereof - Google Patents
Method for preparing high efficiency Light Emitting Diode thereof Download PDFInfo
- Publication number
- KR101373398B1 KR101373398B1 KR1020120040207A KR20120040207A KR101373398B1 KR 101373398 B1 KR101373398 B1 KR 101373398B1 KR 1020120040207 A KR1020120040207 A KR 1020120040207A KR 20120040207 A KR20120040207 A KR 20120040207A KR 101373398 B1 KR101373398 B1 KR 101373398B1
- Authority
- KR
- South Korea
- Prior art keywords
- gan
- semiconductor layer
- dimensional structure
- layer
- light emitting
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 34
- 239000002245 particle Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 109
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 21
- 239000002096 quantum dot Substances 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 238000000407 epitaxy Methods 0.000 claims description 2
- 238000000605 extraction Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 5
- 229910002601 GaN Inorganic materials 0.000 description 81
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 52
- 230000008569 process Effects 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000002086 nanomaterial Substances 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 239000000872 buffer Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- -1 gallium nitride compound Chemical class 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000004678 hydrides Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000295 emission spectrum Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000002073 nanorod Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 3차원 구조물을 이용한 발광 다이오드 제조방법을 개시한다. 본 발명의 일 실시예에 따르면, 기판위에 3차원 구조물을 형성한 후, 3차원 구조물 사이사이에 파티클을 형성함으로써 산란(scattering)효과에 의한 광추출 효율을 향상시킬 수 있다. 또한, 기판과 3차원 구조물을 손쉽게 분리시켜 기판을 재사용할 수 있는 기술적 특징이 있다. The present invention discloses a light emitting diode manufacturing method using a three-dimensional structure. According to one embodiment of the present invention, after forming the three-dimensional structure on the substrate, by forming a particle between the three-dimensional structure it can improve the light extraction efficiency by the scattering effect (scattering) effect. In addition, there is a technical feature that can be easily reused by separating the substrate and the three-dimensional structure.
Description
본 발명은 고효율 발광다이오드 제조방법에 관한 것으로, 더욱 상세하게는 3차원 구조물 사이에 파티클을 형성하도록 하여 광 추출효율 향상을 기대할 수 있는 고효율 발광다이오드 제조방법에 관한 것이다. The present invention relates to a high efficiency light emitting diode manufacturing method, and more particularly to a high efficiency light emitting diode manufacturing method that can be expected to improve the light extraction efficiency by forming particles between the three-dimensional structure.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광소자 중 하나이다. 이러한 발광 다이오드는 화합물 반도체의 특성을 이용하여 전기를 광으로 변환하는데, 저전압으로 고효율의 광을 방출할 수 있어, 에너지 절감 효과가 뛰어난 것으로 알려져 있다. A light emitting diode (LED) is one of light emitting devices that emit light when a current is applied. Such a light emitting diode converts electricity into light using characteristics of a compound semiconductor, and is known to be excellent in energy saving effect because it can emit high efficiency light at low voltage.
특히, 질화갈륨(GaN)계 발광 다이오드는 적외선 내지 적외선을 포함하는 광범위한 발광 스펙트럼을 나타내어, 다양하게 사용될 수 있을 뿐만 아니라, 비소(As), 수은(Hg) 등의 환경 유해 물질을 포함하지 않는 장점이 있어, 차세대 광원으로 주목받고 있다.In particular, gallium nitride (GaN) -based light emitting diodes exhibit a broad emission spectrum including infrared to infrared, and can be used in various ways, and do not include environmentally harmful substances such as arsenic (As) and mercury (Hg). This is attracting attention as a next generation light source.
도 1은 종래기술에 따른 평면형 발광 다이오드의 층 구조를 개략적으로 도시한 단면도이다.1 is a cross-sectional view schematically showing a layer structure of a planar light emitting diode according to the prior art.
도 1에 도시된 바와 같이, 발광 다이오드(10)는 기판(1), n-형 반도체층(2), 활성층(3), 및 p-형 반도체층(4)의 순으로 구성된다. 상기 p-형 반도체층(4)의 상부에는 p-전극(5)이 형성되고, n-형 반도체층(2)의 노출면 상에는 n-전극(6)이 형성된다. 이때, 기판은 통상 사파이어, Si, SiC 를 사용하며, 활성층은 다중양자우물 구조로 이루어져 있다. 상기 활성층 내에서는 p-형 반도체층을 거쳐 유입되는 정공과, n-형 반도체층을 거쳐 유입되는 전자가 결합함으로써 광을 발생시키게 된다. As shown in FIG. 1, the
그러나 기판상에 질화갈륨 화합물 반도체를 박막 형태로 성장시킬 경우, 격자상수 부정합이나 열팽창 계수의 차이에 의해 발광 효율이 떨어지게 되며, 대면적 성장이 어려워서 생산 비용이 증가하게 된다. However, when the gallium nitride compound semiconductor is grown in a thin film form on the substrate, the luminous efficiency is lowered due to lattice constant mismatch or difference in thermal expansion coefficient, and it is difficult to grow a large area, thereby increasing production cost.
이러한 단점을 개선하기 위하여, 나노 구조물의 형태로 p-n 접합을 형성함으로써 나노 스케일의 발광 다이오드를 형성하는 기술이 연구되고 있다. 이와 관련하여 국내공개특허번호 제2010-0028412호는 기판 위에 나노 구조물을 직접 성장시켜, 나노 막대를 효율적으로 성장시키는 기술을 개시하고 있다. In order to alleviate this drawback, techniques for forming nanoscale light emitting diodes by forming p-n junctions in the form of nanostructures have been studied. In this regard, Korean Patent Laid-Open No. 2010-0028412 discloses a technology for efficiently growing nanorods by directly growing nanostructures on a substrate.
상기와 같이 다수의 나노 구조물을 형성하게 되면, 나노 구조물들 사이의 공간으로 인해 낮은 평균 굴절률을 가지며, 빛을 산란시키는 구조적 특성으로 인해 높은 광 추출 효율을 보일 수 있다. When forming a plurality of nanostructures as described above, it has a low average refractive index due to the space between the nanostructures, it can exhibit a high light extraction efficiency due to the structural characteristics of scattering light.
이에, 본 발명에서는 상기와 같은 나노 구조물의 장점을 포함하면서도 반도체층의 재성장 후 전기적 특성(EL) 측정이 가능하고, 광추출 효율을 극대화시킬 수 있는 발광다이오드를 제공하고자 한다. Accordingly, the present invention is to provide a light emitting diode capable of measuring the electrical properties (EL) after regrowth of the semiconductor layer, including the advantages of the nano-structure as described above, and maximize the light extraction efficiency.
상술한 필요성에 따라 본 발명의 실시 예들은 3차원 구조물 및 파티클을 포함하여 발광 효율을 높인 발광다이오드를 제공하고자 한다. Embodiments of the present invention provide a light emitting diode having a high luminous efficiency including a three-dimensional structure and particles in accordance with the above-mentioned needs.
본 발명의 실시예에 따른 발광 다이오드 제조방법은 기판상에 GaN 계열 반도체층을 형성하는 단계, 상기 GaN 계열 반도체층 상에 복수의 금속 나노 도트 마스크를 형성한 후 선택적으로 에칭하여 복수의 GaN 계열 3차원 구조물을 형성하는 단계, 상기 복수의 GaN 계열 3차원 구조물 사이에 파티클을 형성하는 단계, 상기 금속 나노 도트 마스크를 제거하여 상기 GaN 계열 3차원 구조물 상단에 GaN 표면을 노출시키는 단계, 및 상기 노출된 GaN 표면을 씨드로 하여 제1반도체층을 재성장시키는 단계를 포함한다.In the method of manufacturing a light emitting diode according to an embodiment of the present invention, forming a GaN-based semiconductor layer on a substrate, and forming a plurality of metal nano dot masks on the GaN-based semiconductor layer and selectively etching the plurality of GaN-based 3 layers. Forming a dimensional structure, forming particles between the plurality of GaN-based three-dimensional structures, exposing a GaN surface on top of the GaN-based three-dimensional structure by removing the metal nano dot mask, and the exposed Re-growing the first semiconductor layer using the GaN surface as a seed.
또한, 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조방법은 기판상에 GaN 계열 반도체층을 형성하는 단계, 상기 GaN 계열 반도체층 상에 제1반도체층, 활성층, 및 제2반도체층을 순차적으로 적층하는 단계, 상기 제2반도체층 상에 복수의 금속 나노 도트 마스크를 형성한 후 선택적으로 에칭하여 복수의 GaN 계열 3차원 구조물을 형성하는 단계, 상기 복수의 GaN 계열 3차원 구조물 사이에 파티클을 형성하는 단계, 상기 금속 나노 도트 마스크를 제거하여 상기 GaN계열 3차원 구조물 상단의 제 2반도체층 표면을 노출시키는 단계, 및 상기 노출된 제2반도체층 표면을 씨드로 하여 제2반도체층을 재성장시키는 단계를 포함한다.
In addition, according to another embodiment of the present invention, a method of manufacturing a light emitting diode includes forming a GaN based semiconductor layer on a substrate, and sequentially forming a first semiconductor layer, an active layer, and a second semiconductor layer on the GaN based semiconductor layer. Stacking, forming a plurality of metal nano dot masks on the second semiconductor layer and then selectively etching to form a plurality of GaN-based three-dimensional structures, and forming particles between the plurality of GaN-based three-dimensional structures Exposing the surface of the second semiconductor layer on the GaN-based three-dimensional structure by removing the metal nano dot mask, and regrowing the second semiconductor layer using the exposed second semiconductor layer as a seed. It includes.
본 발명에 따른 발광 다이오드는, 3차원 구조물의 구조적 특성(3차원 구조물들 사이에 존재하는 공간)으로 인해 낮은 평균 굴절률을 가지며, 빛을 산란시키는 구조적 특성으로 인해 광추출 효율을 향상시킬 수 있다. The light emitting diode according to the present invention has a low average refractive index due to the structural characteristics of the three-dimensional structure (space between the three-dimensional structure), and can improve the light extraction efficiency due to the structural characteristic of scattering light.
또한, 3차원 구조물을 형성하면 전위가 상당수 제거되기 때문에, 후에 3차원 구조물 사이사이에 파티클을 삽입하고 반도체층을 재성장시키면 파티클이 존재하는 영역에서는 전위가 발견되지 않아 효율 향상을 기대할 수 있다. In addition, since a large number of dislocations are removed when the three-dimensional structure is formed, when the particles are interposed between the three-dimensional structures and the semiconductor layer is regrown, dislocations are not found in the region where the particles are present, and thus the efficiency can be expected to be improved.
또한, 3차원 구조물 사이사이에 파티클을 채워넣음으로써, 3차원 구조물 형태의 발광다이오드의 pn접합(junction)이 가능하도록 할 수 있다. In addition, by filling the particles between the three-dimensional structure, it is possible to enable pn junction (junction) of the light emitting diode in the form of a three-dimensional structure.
또한, 간편하게 기판과 3차원 구조물을 분리시킬 수 있다는 점에서 편의성과 경제성을 향상시킨 발광다이오드를 제공할 수 있다.
In addition, it is possible to provide a light emitting diode with improved convenience and economy in that it is possible to easily separate the substrate and the three-dimensional structure.
도 1은 종래기술에 따른 발광소자의 단면도이다.
도 2 내지 도 3은 본 발명의 고효율 발광다이오드 발광 다이오드의 단계별 제조방법을 나타낸다.
도 4 내지 도 5는 본 발명의 실시예에 따른 기판과 3차원 구조물을 분리시키는 발광 다이오드의 단계별 제조방법을 나타낸다.
도 6 및 도 7은 본 발명의 구현예에 따른 GaN 계열 반도체층 상에 금속 나노 도트 마스크를 형성한 SEM사진이다.
도 8 및 도 9는 본 발명의 또 다른 구현예에 따른 GaN 계열 3차원 구조물 형성 SEM사진이다.
도 10 및 도 11은 본 발명에 따른 3차원 구조물 사이에 파티클이 삽입한 SEM사진이다. 1 is a cross-sectional view of a light emitting device according to the prior art.
2 to 3 show a step-by-step method of manufacturing a high-efficiency light emitting diode light emitting diode of the present invention.
4 to 5 show a step-by-step method of manufacturing a light emitting diode separating the substrate and the three-dimensional structure according to an embodiment of the present invention.
6 and 7 are SEM images of a metal nano dot mask formed on a GaN based semiconductor layer according to an embodiment of the present invention.
8 and 9 are SEM photographs of the GaN-based three-dimensional structure formation according to another embodiment of the present invention.
10 and 11 are SEM pictures of particles inserted between the three-dimensional structure according to the present invention.
이하, 첨부된 도면들을 참조하면서 본 발명의 바람직한 실시예에 대하여 상세히 설명한다. 그러나 아래에 예시되는 실시예는 본 발명의 범위를 한정하는 것이 아니며, 본 발명을 이 기술 분야에서 통상의 지식을 가진 자에게 충분히 설명하기 위해 제공되는 것이다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention. However, the embodiments illustrated below are not intended to limit the scope of the invention, but rather to provide a thorough understanding of the invention to those skilled in the art. In the following drawings, like reference numerals refer to like elements, and the size of each element in the drawings may be exaggerated for clarity and convenience of explanation.
본 명세서에 있어서, "제1반도체" 및 "제2반도체" 각각은 "n-형" 또는 "p-형"을 의미하며, 상호 반대되는 도전 특성을 갖는다. 따라서, 제1반도체가 n-형 반도체인 경우에는 제2반도체가 p-형 반도체에 해당 되며, 그 역도 가능하다.In the present specification, each of "first semiconductor" and "second semiconductor" means "n-type" or "p-type", and has opposite conductive properties. Therefore, when the first semiconductor is an n-type semiconductor, the second semiconductor corresponds to a p-type semiconductor and vice versa.
본 발명의 발광 다이오드는 3차원 구조물을 형성하고, 그 사이에 파티클을 형성하여 광효율을 향상시키는 특징이 있는바, 이를 설명하도록 한다. The light emitting diode of the present invention forms a three-dimensional structure, there is a feature to improve the light efficiency by forming particles therebetween, it will be described.
본 발명의 발광 다이오드 제조방법은, 기판에 GaN 계열 반도체층을 형성하는 단계, 3차원 구조물을 형성하는 단계, 3차원 구조물 사이에 파티클을 형성하는 단계, 및 3차원 구조물 상에 제 1 또는 제 2반도체층을 재성장시키는 단계를 포함한다.The light emitting diode manufacturing method of the present invention comprises the steps of forming a GaN-based semiconductor layer on a substrate, forming a three-dimensional structure, forming particles between the three-dimensional structure, and the first or second on the three-dimensional structure Re-growing the semiconductor layer.
도 2 및 도 3은 본 발명에 따른 3차원 구조물 형성 및 파티클을 형성하는 과정을 도시한다.
2 and 3 illustrate a process of forming a three-dimensional structure and particles according to the present invention.
GaNGaN 계열 반도체 형성하는 단계 Steps to Form a Series Semiconductor
도 2a 및 도3a는 기판(110, 210)상에 GaN 계열 반도체층(120,220)을 형성하는 단계이다. 2A and 3A illustrate forming GaN-based
기판(110,210)상에 GaN 계열 반도체층(120,220)을 형성한다. 상기 기판(110,210)은 반도체 결정성 성장용 기판으로, 양면 폴리싱된 사파이어 기판을 사용할 수 있다. 또한, 본 발명에서 사용가능한 GaN 계열 반도체층(120,220)은 Ga, N으로 이루어진 물질이거나, 그외에 In,Al등 III족 또는 P,As,Sb 등 V족이 함유된 물질도 포함될 수 있다. 좀 더 구체적으로, GaN, InN, AlN, InGa, AlGaN, InGaN, AlInN 중에서 선택될 수 있으며, 바람직하게는 GaN 이다. GaN-based
또한 GaN 계열 반도체층(120, 220)으로는 도핑되지 않는 GaN(u-GaN) 또는 n-GaN을 사용하는 것이 바람직하다. 본 발명에서는 u-GaN을 사용하는 것이 더욱 바람직하다. In addition, it is preferable to use undoped GaN (u-GaN) or n-GaN as the GaN-based
상기 GaN 계열 반도체층(120, 220)은 금속유기화학 기상증착법(MOCVD) 또는 수소화물 기상성장법(HVPE) 또는 분자선 성장법(MBE) 또는 금속 유기 화학 기상 성장법(MOCVD)등을 사용하여 기판상에 형성할 수 있다.The GaN-based
도 3b를 참고하면, 상기 GaN 계열 반도체층(220)상에 제1반도체층(230), 활성층(240) 및 제2반도체층(250)을 순차적으로 적층하는 단계를 추가적으로 포함하여 pn 접합형태로 이루어진 LED 구조를 구비한 3차원 구조물을 만들 수 있다.Referring to FIG. 3B, a step of sequentially stacking a
한편, 기판상에 GaN 계열 반도체층을 형성하는 단계는, u-GaN층을 형성하는 단계, 고농도 n-GaN층을 형성하는 단계를 더 포함할 수 있다. 이는 후에 선택적으로 3차원 구조물을 에칭 가능하도록 하기 위함이며, 이는 후술하기로 한다.
Meanwhile, the forming of the GaN-based semiconductor layer on the substrate may further include forming a u-GaN layer and forming a high concentration n-GaN layer. This is to make it possible to selectively etch the three-dimensional structure later, which will be described later.
3차원 구조물을 형성하는 단계Forming a three-dimensional structure
상기 3차원 구조물은 3차원 구조물 상에 반도체층을 재성장시키기 위한 씨드로 사용될 수 있고, 상기 재성장된 반도체층과 기판을 분리하는 매체로 사용될 수 있다. 또한 재성장된 반도체층과 기판을 분리하지 않을 경우에는, 3차원 구조물 사이에 파티클을 삽입하여 광효율을 향상시킬 수 있도록 하는 매체로서의 역할을 할 수 있다. The three-dimensional structure may be used as a seed for regrowing the semiconductor layer on the three-dimensional structure, and may be used as a medium for separating the regrown semiconductor layer and the substrate. In addition, when the regrown semiconductor layer is not separated from the substrate, particles may be inserted between the three-dimensional structures to serve as a medium capable of improving the light efficiency.
GaN 계열 반도체층(120) 및 제2반도체층(250) 상에, 복수의 금속 나노 도트 마스크(미도시)를 형성한 후, 선택적으로 반도체층을 수직 에칭하여 GaN 계열 3차원 구조물(120' 260)을 형성한다. After forming a plurality of metal nano dot masks (not shown) on the GaN-based
상기 도트 마스크를 형성하기 위해서는, GaN계열 반도체층(120) 또는 제2반도체층(250) 상에 금속층을 형성하고, 열처리를 하는 방법을 사용한다. 금속층을 열처리하게 되면, 박막형태의 금속층이 용융되어 자기응집성 덩어리, 즉 금속 나노 도트를 형성할 수 있다. 이러한 열처리 과정은 공지된 방법을 사용할 수 있다. In order to form the dot mask, a metal layer is formed on the GaN
구체적으로, GaN계열 반도체층(120) 또는 제2반도체층(250)상에 금속층(미도시)을 순차적으로 형성할 수 있다. 바람직하게는 GaN 계열 반도체층(120) 또는 제2반도체층(250) 상에 희생층(미도시)을 형성하고 순차적으로 금속층을 형성할 수 있다. Specifically, a metal layer (not shown) may be sequentially formed on the GaN-based
상기 희생층은 상기 반도체층과 금속층의 표면장력의 차이를 보완할 수 있도록 하기 위하여 형성할 수 있다. 따라서, 희생층은 하부층에 영향을 주지않고, 열처리 과정에서 금속나노도트 패턴을 용이하게 형성할 수 있으면서도 절연물질을 사용해야 한다. 희생층에 사용될 수 있는 물질로는, 실리카(SiO2), 질화규소(Si3N4)등으로 구성될 수 있으며, 바람직하게는 실리카 재질일 수 있다. The sacrificial layer may be formed to compensate for the difference in surface tension between the semiconductor layer and the metal layer. Therefore, the sacrificial layer does not affect the underlying layer, and an insulating material should be used while being able to easily form a metal nanodot pattern during the heat treatment process. The material that can be used for the sacrificial layer may be composed of silica (SiO 2), silicon nitride (Si 3 N 4), or the like, and preferably, may be made of silica.
희생층은 공지된 방법으로 형성할 수 있으며, 본 발명에서는 일 실시예로 플라즈마 화학기상증착법(PECVD)방법을 이용하여 형성하고, 바람직하게는 약 10 내지 1000nm, 보다 바람직하게는 약 50 내지 100nm 범위의 두께로 형성할 수 있다. The sacrificial layer may be formed by a known method, and in the present invention, the sacrificial layer is formed by using a plasma chemical vapor deposition (PECVD) method, and preferably in the range of about 10 to 1000 nm, more preferably about 50 to 100 nm. It can be formed in the thickness of.
다음으로, 금속층은 금(Au), 은(Ag), 니켈(Ni), 코발트(Co), 철(Fe), 구리(Cu), 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 또는 이들이 조합된 것을 사용할 수 있다. 바람직하게는 니켈(Ni)을 사용하여 5㎚ 내지 50㎚의 두께의 박막형태의 금속층을 형성할 수 있으며, 10㎚ 내지 20㎚의 두께의 박막형태로 형성할 수 있다. Next, the metal layer is gold (Au), silver (Ag), nickel (Ni), cobalt (Co), iron (Fe), copper (Cu), platinum (Pt), palladium (Pd), aluminum (Al), Or combinations thereof may be used. Preferably, nickel (Ni) may be used to form a metal layer in the form of a thin film having a thickness of 5 nm to 50 nm, and may be formed in a thin film having a thickness of 10 nm to 20 nm.
3차원 구조물을 형성하기 위한, 일 실시예로 전자빔 코터(e-beam coater) 를 이용하여 상기 GaN계열 반도체층(120) 또는 제2반도체층(250) 상에 희생층 및 금속층을 형성한 후, 열처리하여 금속 나노 도트(미도시)를 형성한다. 그 후, 건식 에칭법을 이용하여 선택적·수직적 에칭을 실시하여 3차원 구조물을 형성할 수 있다. After forming the sacrificial layer and the metal layer on the GaN-based
이때 사용되는 건식 에칭법으로, 반응성 이온 에칭법(RIE), 유도결합플라즈마 반응성 이온 에칭(ICP-RIE), 화학적 이온빔 에칭(CAIBE)등이 있다. 예를 들어, ICP-RIE를 이용하는 경우에는 선택비(selectivity), 식각률(etch rate) 등의 공정 파라미터를 적절히 조절하여 금속 나노 도트의 에칭을 억제하면서 GaN 계열 반도체층을 에칭하는 것이 바람직하다.
Dry etching methods used in this case include reactive ion etching (RIE), inductively coupled plasma reactive ion etching (ICP-RIE), chemical ion beam etching (CAIBE), and the like. For example, in the case of using ICP-RIE, it is preferable to etch the GaN-based semiconductor layer while suppressing the etching of the metal nano dots by appropriately adjusting process parameters such as selectivity and etch rate.
한편, 상기와 같은 방법으로 형성된 상기 3차원 구조물(120', 260)은 GaN 계열 반도체층의 일부가 에칭되어 형성되는 3차원 구조물(120')이거나, 제1반도체층(230), 활성층(240), 및 제2반도체층(250)을 포함하여 pn 접합형태로 이루어진 3차원 구조물(260)일 수 있다. Meanwhile, the three-
상기 3차원 구조물(120', 260)은 마이크로 또는 나노사이즈의 로드 또는 필러(pillar)일 수 있다. 바람직하게는 상기 3차원 구조물의 직경이 50~2000nm, 바람직하게는 100 내지 1000nm 일 수 있고, 상기 3차원 구조물은 높이가 100 nm~3㎛, 바람직하게는 500nm~2㎛일 수 있다. 또한, 상기 3차원 구조물(120', 260) 사이의 간격은 100 내지 2㎛, 바람직하게는 200 내지 1.5㎛ 범위이다.The three-
상기와 같은 3차원 구조물(120', 260)은 향후 반도체층의 재성장을 위한 씨드(seed)로 사용되고, 또한 GaN계 LED 제조를 위한 GaN 버퍼나 기판 역할을 할 수도 있다.
The three-
파티클을Particles 형성하는 단계 Forming step
도 2b 및 도3b 와 같이, 3차원 구조물(120', 260) 사이사이에 스핀코터를 이용하여 파티클(130,270)을 삽입한다. 2B and 3B,
파티클(130,270)을 사용하는 방법으로는 딥코팅, 스프레이코팅, 스핀코팅등이 사용될 수 있으나, 스핀코팅 방법을 이용하는 것이 더욱 바람직하다. 스핀코터(spin coater)를 이용하여 고속으로 회전시키면, 강한 회전에 의해 본 발명에 따른 발광 다이오드 기판 및 3차원 구조물 전체 면에 대하여 파티클(130,270)이 골고루 분산되며, 원하는 파티클의 양과 파티클 층을 조절할 수 있다. 이때, 파티클의 양은 3차원 구조물 및 기판을 충분히 덮을 수 있는 양이 적당하다. 상기와 같은 방법으로 스핀코터를 이용하여 파티클을 삽입한 후, 서로 다른 크기의 파티클을 포함한 DI water(초순수 물)을 일정량 뿌리는 과정을 포함할 수 있다. As a method of using the
한편, 삽입되는 파티클(130,270)은 상기 3차원 구조물(120',260)의 광굴절률과 다른 굴절률을 갖는 물질로써 SiO2 또는 SiNx로 형성되는 것이 바람직하다. Meanwhile, the
구체적으로, 파티클(130,270)의 크기는 약 50㎚ 내지 1㎛의 크기를 갖게 되며, 구체적인 크기는 3차원 구조물 사이사이의 간격에 따라 결정되게 된다. Specifically, the size of the particles (130, 270) has a size of about 50nm to 1㎛, the specific size is to be determined according to the distance between the three-dimensional structure.
광효율을 더욱 향상시키기 위해서, 단일 사이즈의 파티클을 사용하는 것보다는 서로 다른 사이즈를 가진 파티클을 동시에 믹싱하여 사용하는 것이 더욱 바람직하다. 일 실시예로 100㎚크기의 파티클과 1㎛크기의 파티클을 동시에 믹싱하여 사용할 수 있다. In order to further improve the light efficiency, it is more preferable to mix particles having different sizes at the same time than to use particles of a single size. In one embodiment, particles of 100 nm size and particles of 1 μm size may be mixed and used simultaneously.
상기와 같은 방법으로 3차원 구조물 사이에 파티클을 삽입하게 되면 광추출 효율이 향상하게 된다. 즉, 활성층에서 발생한 빛이 외부로 방출될 때 GaN 반도체층 굴절율과 공기의 굴절율의 차이(GaN 굴절율 : 2.4, 공기 굴절율 : 1)로 인해 빛이 방출될 수 있는 임계각이 감소하여 내부 전반사에 의한 빛 손실이 발생하게 된다.When the particles are inserted between the three-dimensional structure in the same way as above, the light extraction efficiency is improved. That is, when the light emitted from the active layer is emitted to the outside, the difference between the refractive index of GaN semiconductor layer and the refractive index of air (GaN refractive index: 2.4, air refractive index: 1) decreases the critical angle at which light can be emitted, resulting in total internal reflection. Loss occurs.
빛의 손실을 보완하기 위하여, 굴절율이 1.46인 Sio2 파티클을 넣어줄 경우, GaN 반도체층, 공기, 및 파티클의 굴절율이 모두 다른 값을 보여 내부에서 빛의 경로를 변화시킬 수 있고, 빛의 탈출확률이 증가하여 광추출 효율이 개선되는 것이다.
In order to compensate for the loss of light, when the Sio2 particle having a refractive index of 1.46 is added, the refractive indexes of the GaN semiconductor layer, the air, and the particles all show different values, thereby changing the light path inside, and the probability of escape of the light. This increases the light extraction efficiency is improved.
재성장 단계Regrowth Stage
도 2c, 3c와 같이, 파티클(130,270)이 삽입된 3차원 구조물(120',260) 상단에 잔존하고 있는 희생층 및 금속 나노 도트 마스크를 제거하여 상기 3차원 구조물 상단의 GaN계열 반도체층(20') 또는 제2반도체층(250) 표면을 노출시킨다.As shown in FIGS. 2C and 3C, the sacrificial layer and the metal nano dot mask remaining on the top of the three-
희생층 및 금속 나노 도트 마스크를 제거하기 위하여, HF, 버퍼 산화에칭을 사용하여 제거할 수 있다. 또한 습식 에칭하여 제거할 수 있으며, 강산 또는 금속에 따른 전용 에칭액에 일정 시간 담궈 금속 나노 도트를 제거할 수도 있다. In order to remove the sacrificial layer and the metal nano dot mask, it can be removed using HF, buffer oxide etching. In addition, it may be removed by wet etching, and may be immersed in a dedicated etching solution according to a strong acid or a metal for a predetermined time to remove the metal nanodots.
이로 인해, 3차원 구조물의 상단에만 GaN계열 반도체층(20') 또는 제2반도체층(150) 표면이 노출된다. 상기 노출된 표면을 씨드로 하여 유기금속화학증착법(MOCVD), 분자빔 성장법(MBE), 하이드라이드 기상성장법(HVPE)을 사용하며, 에피택시 측방 과성장(ELOG)시켜 제1반도층(140) 또는 제2반도체층(250)을 1㎛~5㎛범위로 재성장 시킬 수 있다. As a result, the surface of the GaN based semiconductor layer 20 ′ or the
상기 재성장된 제1반도체층(140)은 n-GaN, p-GaN, u-GaN계열 반도체층일 수 있으며, 바람직하게는 n-GaN반도체층이다. 상기 제1반도체(140)를 재성장 시킨 후, 활성층(150), 및 제2반도체층(160)을 추가로 형성할 수 있다. The regrown
또한, 도 3d에서 재성장된 제2반도체층(250)은 p-GaN반도체층인 것이 바람직하다. In addition, the
재성장 단계에서, 상기 파티클이 형성된 영역에서는 재성장이 억제되고, 3차원 구조물 상단에서부터 에피탁시 측방과성장(ELOG) 성장하게 된다. 따라서, 재성장된 상기 제1반도체층(140) 및 상기 제2반도체층(250)의 dislocation의 양을 크게 감소시킬 수 있다. 또한 성장속도가 균일하여 핀홀(pin hole)이나 크랙의 발생이 억제되는 장점을 가지게 된다. In the regrowth step, regrowth is suppressed in the region where the particles are formed, and lateral epitaxial growth (ELOG) grows from the top of the 3D structure. Therefore, the amount of dislocation of the regrown
또한, 파티클이 존재하는 영역에서는 전위가 발견되지 않아 효율이 향상되는 장점을 가지게 된다.
In addition, the potential is not found in the region where the particles are present has the advantage that the efficiency is improved.
한편, 본 발명은 기판과 3차원 구조물을 분리시킬 수 있는 특징이 있는 바, 이를 설명하고자 한다. On the other hand, the present invention has a feature that can separate the substrate and the three-dimensional structure, it will be described.
도 4 및 도 5는 본 발명에 따른 기판과 3차원 구조물을 분리시키는 과정이며, 이는 선택적으로 행해지는 단계이다. 실제로 3차원 구조물 사이에 파티클을 형성하는 것이 3차원 구조물 사이에 에어갭을 형성하는 것보다 더욱 향상된 광추출 효과를 볼 수 있다. 다만, 본 발명은 기판과 3차원 구조물을 분리시켜 기판 및 기판과 3차원 구조물을 재활용할 수 있다는 기술적 특징이 있는 바, 이를 위한 방법을 설명하고 한다.4 and 5 is a process of separating the substrate and the three-dimensional structure according to the present invention, which is an optional step. In fact, forming particles between the three-dimensional structures can be seen more improved light extraction effect than forming an air gap between the three-dimensional structure. However, the present invention has a technical feature that it is possible to recycle the substrate and the substrate and the three-dimensional structure by separating the substrate and the three-dimensional structure, it will be described a method for this.
기판과 3차원 구조물을 손쉽게 분리시키기 위해서, 본 발명은 고농도 n-GaN 반도체층만 에칭되도록 하는 원리를 이용한다.In order to easily separate the substrate and the three-dimensional structure, the present invention uses the principle that only a high concentration of n-GaN semiconductor layer is etched.
도 4와 도 5에서는 GaN 계열 반도체층을 이루는 구성요소를 더욱 상세하게 설명하고, 더불어 기판을 제거하는 과정을 설명하고자 한다.
4 and 5 will be described in more detail the components constituting the GaN-based semiconductor layer, and the process of removing the substrate.
GaNGaN 계열 line 반도체층Semiconductor layer 형성 단계 Forming step
우선, 도 4a를 살펴보면, 기판(310)에 버퍼층(미도시)을 형성하고, GaN 계열 반도체층(320)(u-GaN층(321), 고농도 n-GaN층(322) 및 u-GaN층(323))을 순차적으로 성장시켜, 고농도 n-GaN층이 3차원 구조물 중간에 위치하도록 할 수 있다. First, referring to FIG. 4A, a buffer layer (not shown) is formed on a
또는 GaN 계열 반도체층(320)은 u-GaN층(321), 고농도 n-GaN층(322)이 형성되도록 하여, 고농도 n-GaN층을 3차원 구조물 가장 상단에 위치하도록 할 수도 있다. 즉, 고농도 n-GaN층의 위치는 3차원 구조물 내부에 위치하되, 다양한 위치(상단, 중간부, 하단)에 형성될 수 있도록 한다. 이는, 후에 에칭공정으로 고농도 n-GaN을 없앤 후, 기판 및 3차원 구조물을 유용하게 활용할 수 있도록 하기 위함이다. Alternatively, in the GaN-based
일 예로, 기판상에 u-GaN층의 높이를 높게 성장시키고, 그 위에 고농도 n-GaN층을 형성하는 경우, 3차원 구조물의 상단에 고농도 n-GaN층이 위치하여 고농도 n-GaN층을 에칭시킨 후, 기판 및 3차원 구조물(u-GaN층)을 그대로 사용할 수 있는 장점이 있다.For example, when the height of the u-GaN layer is grown high on the substrate and a high concentration n-GaN layer is formed thereon, the high concentration n-GaN layer is positioned on the top of the three-dimensional structure to etch the high concentration n-GaN layer. After this, there is an advantage that the substrate and the three-dimensional structure (u-GaN layer) can be used as it is.
또 다른 예로, 3차원 구조물의 중간에 고농도 n-GaN층이 위치하도록 형성하는 경우, 고농도 n-GaN층이 에칭시킨 후, 기판상에 위치한 u-GaN층을 폴리싱하여 없애고, 기판만을 재사용할 수도 있다. In another example, when the high concentration n-GaN layer is formed in the middle of the three-dimensional structure, after the high concentration n-GaN layer is etched, the u-GaN layer on the substrate may be polished and removed, and the substrate may be reused. have.
도 5a는 기판(410)상에 버퍼층(미도시)을 형성하고, GaN 계열 반도체층(420)(u-GaN층(421), 고농도 n-GaN층(422))을 순차적으로 성장시킨다. 그 위에 제1반도체층(430), 활성층(440)을 성장시키고 제2반도체층(450)층을 성장시킨다.FIG. 5A illustrates a buffer layer (not shown) on the
이때, 상기 제1반도체층(430)은 저농도 n-GaN층으로 형성되어야 하고, 기판에 적층된 GaN 계열 반도체층(420)의 전체 두께는 500nm ~2㎛ 일 수 있다. In this case, the
구체적으로, 고농도 n-GaN층(322,422)의 도핑농도는 1×1018㎤ ~1×1020㎤ 일 수 있다. 또한, 재성장되는 제1반도체층(340) 및 GaN계열 반도체 상에 형성되는 제1반도체층(440)의 도핑농도는 1×1018㎤ 이내인 것을 특징으로 한다. In detail, the doping concentration of the high concentration n-
한편, 활성층(440) 상에 캡핑층(capping layer)(미도시)을 성장시킬 수 있다. 상기 캡핑층은 활성층을 보호하기 위해 형성시키는 것으로 MOCVD 방법을 이용하여 형성할 수 있다. Meanwhile, a capping layer (not shown) may be grown on the
다음으로, 3차원 구조물을 형성하는 단계와 파티클을 형성하는 단계, 및 재성장하는 단계를 거친다.(과정이 같으므로 여기서는 간략하게 설명을 생략하도록 한다) Next, a three-dimensional structure is formed, a particle is formed, and a step of regrowth is performed. (Because the process is the same, a brief description will be omitted here).
도 4b와 같이, 기판(310)에 GaN 계열 반도체층(320)을 쌓은 후, 수직에칭하여 3차원 구조물(320)을 형성하고, 3차원 구조물 사이에 파티클(340)을 형성하고, 제 1반도체층을 재성장(330)하는 단계를 거친다. 그 후, 도4c와 같이, 제 1반도체층(330)상에 활성층(340), 및 제2반도체층(350)을 포함할 수 있다.As shown in FIG. 4B, the GaN-based
파티클particle 제거 단계 Removal steps
본 파티클 제거 단계 및 3차원 구조물 제거하는 단계는 선택적으로 행하는 단계이다. 실제로, 3차원 구조물 사이에 파티클을 형성하는 것이 3차원 구조물 사이에 에어 갭을 형성하는 것보다 더욱 향상된 광추출 효과를 볼 수 있다. The particle removal step and the three-dimensional structure removal step are performed selectively. Indeed, the formation of particles between three-dimensional structures can see an improved light extraction effect than the formation of air gaps between three-dimensional structures.
다만, 본 발명은 기판과 3차원 구조물을 분리시킬 수 있다는 기술적 특징이 있는 바, 이를 위한 방법을 설명하고 한다.However, the present invention has a technical feature that can separate the substrate and the three-dimensional structure, it will be described a method for this.
기판, 3차원 구조물 사이사이에 들어가 있는 파티클을 제거하기 위해서는 습식에칭(wet etching)방법을 사용한다. BOE(Buffered Oxide Etchant)를 이용하여 파티클을 모두 제거하면, 3차원 구조물 사이는 에어 갭 상태로 존재하게 되고, 3차원 구조물에는 전혀 영향을 미치지 않게 된다.
Wet etching is used to remove particles between the substrate and the three-dimensional structure. When all particles are removed using BOE (Buffered Oxide Etchant), the three-dimensional structures are present in an air gap state, and the three-dimensional structures are not affected at all.
3차원 구조물 제거하는 단계Steps to Remove 3D Structure
상기와 같은 방법으로 파티클을 제거한 후에, 상기 3차원 구조물 사이에 형성된 에어갭에 에칭 솔류션을 침투시켜 수백 나노의 크기를 가지는 3차원 구조물의 n-GaN 영역은 매우 쉽게 에칭되어 분리(lift off)시킬 수 있다.After removing particles in the above manner, the n-GaN region of the three-dimensional structure having a size of several hundred nanometers is easily etched and lifted off by penetrating an etching solution into the air gap formed between the three-dimensional structures. Can be.
도 4d 및 도 5c를 참조하면, 본 발명에서는 GaN 계열 반도체층을 형성시, 3c차원 구조물 중간부분에 고농도 n-GaN층을 포함하는 것을 특징으로 한다. 이는, 후에 선택적으로 기판과 3차원 구조물의 분리시 고농도 n-GaN(322,422)만 에칭되도록 하기 위함이다. 농도차이에 의해서, 저농도 n-GaN층은 에칭되지 않고, 3차원 구조물 중간에 형성된 고농도 n-GaN층(322,422)만 에칭되기 때문에, 기판과 3차원 구조물이 손쉽게 제거될 수 있다. 4D and 5C, when the GaN-based semiconductor layer is formed, a high concentration n-GaN layer is included in the middle portion of the 3c-dimensional structure. This is to ensure that only high concentrations of n-GaN 322,422 are etched later upon selective separation of the substrate and the three-dimensional structure. Due to the difference in concentration, the low concentration n-GaN layer is not etched, and only the high concentration n-
후술하는 전기화학적 에칭의 선택적 식각에 의해 고농도 n-GaN층(322,422)만 제거됨에 따라, 기판(310,410)과 3차원 구조물은 분리될 수 있다. 또는 건식 에칭(dry dtching)방법을 사용할 수도 있다. As the high concentration n-
본 발명의 특징은, 고농도 n-GaN층은 3차원 구조물 내부에서 다양한 위치(상단, 중간부 등)에 형성될 수 있다는 점이며, 이로 인하여 폴리싱하여 기판을 재사용하거나, 기판과 기판상에 형성된 3차원 구조물 일부를 사용할 수 있는 장점이 있다. A feature of the present invention is that the high concentration n-GaN layer can be formed at various positions (top, middle, etc.) inside the three-dimensional structure, and thus can be polished to reuse the substrate or formed on the substrate and the substrate. The advantage is that some of the dimensional structures can be used.
기판을 분리시키는 방법과 관련한 일 실시예로, 제1반도체층(330)과 n-GaN 계열 3차원 구조물(320)을 양극, 백금전극을 음극으로 하여 두 전극을 연결한 다음, 옥살산, 희석된 수산화칼륨 내에서 화학전지를 구성하고, 소정 전압을 걸어주어 에칭을 유도할 수 있다. 이때 전압은 1~80V, 에칭액의 농도는 0.01~3M, 시간은 1~30분을 유지한다.(반드시 이에 한정하지는 않는다) 상기 단계는 n-GaN 계열 3차원 구조물의 도핑 농도 및 전압을 조절하여 에칭 속도를 제어할 수 있다. 예를 들면, 도핑농도가 높을수록 에칭속도가 빨라진다. 전압의 경우에도 소정 범위에서의 전압증가는 에칭속도가 증가하나 그 이상의 전압에서는 오히려 에칭속도가 감소하는 경우가 있을 수 있다.
In an embodiment related to a method of separating a substrate, the
이하, 본 발명의 이해를 돕기 위해 바람직한 실시예를 제시하지만, 하기의 실시예는 본 발명을 보다쉽게 이해하기 위해 제공되는 것일 뿐, 본 발명이 이에 한정되는 것은 아니다. Hereinafter, preferred examples are provided to aid in understanding the present invention, but the following examples are provided only for easier understanding of the present invention, and the present invention is not limited thereto.
도 6, 7은 GaN 계열 반도체층 상에 금속 나노 도트 마스크를 형성한 SEM사진이고, 도 8, 9는 3차원 구조물을 형성한 SEM사진이다. 6 and 7 are SEM photographs of metal nano dot masks formed on GaN-based semiconductor layers, and FIGS. 8 and 9 are SEM photographs of three-dimensional structures.
도 6은 질소분위기 하에서, 850℃도에서 1분 동안 열처리하여 생성된 10㎚ 나노 도트 마스크 사진이며, 도 7은 질소분위기 하에서, 850℃에서 1분 동안 열처리하여 생성된 20㎚ 나노 도트 마스크 사진이다. FIG. 6 is a 10 nm nano dot mask photograph generated by heat treatment at 850 ° C. for 1 minute under a nitrogen atmosphere, and FIG. 7 is a 20 nm nano dot mask photograph produced by heat treatment at 850 ° C. for 1 minute under a nitrogen atmosphere. .
도 8은 10㎚ 도트 마스크를 에칭하여 형성된 3차원 구조물의 사진이고, 도 9는 20㎚ 도트 마스크를 에칭하여 형성된 3차원 구조물의 사진이다. 도 8,9를 참조하면, 기판상에 3차원 구조물이 나노사이즈 간격으로 복수 개 형성되어 있음을 확인할 수 있고, 3차원 구조물간의 간격 및 높이가 일정하지 않은 것을 확인할 수 있다. 이로 인해 내부 전반사에 의한 빛의 손실이 발생하게 된다. 8 is a photograph of a three-dimensional structure formed by etching a 10 nm dot mask, Figure 9 is a photograph of a three-dimensional structure formed by etching a 20 nm dot mask. 8 and 9, it can be seen that a plurality of three-dimensional structures are formed on the substrate at nano-sized intervals, and the spacing and height between the three-dimensional structures are not constant. This causes light loss due to total internal reflection.
이에 본 발명은 3차원 구조물 사이에 파티클을 삽입함으로써 광효율을 향상시킬 수 있도록 하는 것을 기술적 특징으로 하고 있다(3차원 구조물, 공기, 파티클의 굴절율이 모두 상이)Accordingly, the present invention is characterized in that it is possible to improve the light efficiency by inserting the particles between the three-dimensional structure (the refractive index of the three-dimensional structure, air, particles are all different)
도 10은 3차원 구조물 사이에 파티클을 삽입한 SEM사진을 제시한다. 3차원 구조물 사이에 파티클이 빽빽하게 삽입되는 것을 알 수 있다. FIG. 10 shows SEM images of particles inserted between three-dimensional structures. It can be seen that particles are densely inserted between three-dimensional structures.
도 11은 파티클 삽입 후에, 3차원 구조물 사이사이에만 파티클이 삽입되고, 3차원 구조물 상단에 파티클이 뭉침 현상이 발생되지 않아, 상당히 매끈한 표면을 형성하는 SEM 사진을 제시한다.
FIG. 11 shows an SEM image of particles inserted only between three-dimensional structures after particle insertion, and no aggregation of particles on top of the three-dimensional structure, thereby forming a considerably smooth surface.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다 할 것이다.
It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which also belong to the scope of the present invention. will be.
110,210,310,410 : 기판
120,220,321,421 : u-GaN 반도체층
120', 260,320,460 : 3차원 구조물
130,270,340,470 : 활성층
110, 210,
120,220,321,421: u-GaN semiconductor layer
120 ', 260,320,460: 3D structure
130,270,340,470: active layer
Claims (13)
상기 GaN 계열 반도체층 상에 복수의 금속 나노 도트 마스크를 형성한 후 선택적으로 에칭하여 복수의 GaN 계열 3차원 구조물을 형성하는 단계;
상기 복수의 GaN 계열 3차원 구조물 사이에 직경이 50㎚ 내지 1㎛인 SiO2 또는 SiNx 파티클을 형성하는 단계;
상기 금속 나노 도트 마스크를 제거하여 상기 GaN 계열 3차원 구조물 상단에 GaN 표면을 노출시키는 단계;
상기 노출된 GaN 표면을 씨드로 하여 제1반도체층을 재성장시키는 단계;를 포함하는 것을 특징으로 하는 고효율 발광 다이오드의 제조방법.Forming a GaN based semiconductor layer on the substrate;
Forming a plurality of metal nano dot masks on the GaN-based semiconductor layer and then selectively etching to form a plurality of GaN-based three-dimensional structures;
Forming SiO 2 or SiN x particles having a diameter of 50 nm to 1 μm between the plurality of GaN based three-dimensional structures;
Removing the metal nano dot mask to expose a GaN surface on top of the GaN-based three-dimensional structure;
And re-growing the first semiconductor layer using the exposed GaN surface as a seed.
상기 GaN 계열 반도체층은 u-GaN 또는 n-GaN 인 것을 특징으로 하는 고효율 발광 다이오드의 제조방법.The method of claim 1,
The GaN-based semiconductor layer is a manufacturing method of a high-efficiency light emitting diode, characterized in that u-GaN or n-GaN.
상기 GaN 계열 3차원 구조물은 마이크로 또는 나노사이즈의 로드 또는 필러(pillar)인 것을 특징으로 하는 고효율 발광 다이오드의 제조방법.The method of claim 1,
The GaN-based three-dimensional structure is a manufacturing method of a high-efficiency light emitting diode, characterized in that the rod or pillar of a micro or nano size.
상기 GaN 계열 3차원 구조물의 높이는 100㎚ 내지 3㎛ 이고, 직경은 50㎚ 내지 1000㎚인 것을 특징으로 하는 고효율 발광 다이오드의 제조방법.The method of claim 1,
The GaN-based three-dimensional structure has a height of 100nm to 3㎛, the diameter of the manufacturing method of high efficiency light emitting diode, characterized in that 50nm to 1000nm.
상기 GaN 계열 3차원 구조물의 간격은 100nm 내지 2㎛ 범위인 것을 특징으로 하는 고효율 발광 다이오드의 제조방법.The method of claim 1,
The GaN-based three-dimensional structure of the spacing method of the high efficiency light emitting diode, characterized in that the range of 100nm to 2㎛.
상기 3차원 구조물 상단에 형성되는 제1반도체층을 재성장시키는 단계는 에피탁시 측방과성장(ELOG)성장법을 사용하는 것을 특징으로 하는 고효율 발광 다이오드의 제조방법.The method of claim 1,
Regrowing the first semiconductor layer formed on the top of the three-dimensional structure is a method of manufacturing a high efficiency light emitting diode, characterized in that using the epitaxy side growth (ELOG) growth method.
상기 제1반도체층을 재성장시키는 단계 후, 활성층 및 제2반도체층을 추가로 형성하는 것을 특징으로 하는 고효율 발광 다이오드의 제조방법.The method of claim 1,
And after the regrowth of the first semiconductor layer, further forming an active layer and a second semiconductor layer.
기판상에 GaN 계열 반도체층을 형성하는 단계는,
u-GaN층을 형성하는 단계, 도핑농도가 1×1018㎤ ~1×1020㎤ 인 고농도 n-GaN 층을 성장시킨 후 연속하여 u-GaN층을 형성하는 단계를 포함하는 것을 특징으로 하는 고효율 발광 다이오드의 제조방법.The method of claim 1,
Forming a GaN-based semiconductor layer on the substrate,
forming a u-GaN layer, and growing a high concentration n-GaN layer having a doping concentration of 1 × 10 18 cm 3 to 1 × 10 20 cm 3, followed by successively forming a u-GaN layer. Method of manufacturing a high efficiency light emitting diode.
상기 방법은, 제1반도체층을 재성장시키는 단계 후에 활성층 및 제2반도체층을 형성하는 단계;
3차원 구조물 사이의 파티클을 제거하는 단계; 및
도핑농도가 1×1018㎤ ~1×1020㎤ 인 고농도 n-GaN 계열 3차원 구조물만을 전기화학적 에칭 또는 건식 식각(dry etching)으로 제거하여 기판을 분리하는 단계를 포함하는 것을 특징으로 하는 고효율 발광 다이오드의 제조방법.The method of claim 10,
The method includes forming an active layer and a second semiconductor layer after regrowth of the first semiconductor layer;
Removing particles between the three-dimensional structures; And
Removing the substrate by removing only the high concentration n-GaN-based three-dimensional structure having a doping concentration of 1 × 10 18 cm 3 to 1 × 10 20 cm 3 by electrochemical etching or dry etching. Method of manufacturing a light emitting diode.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120040207A KR101373398B1 (en) | 2012-04-18 | 2012-04-18 | Method for preparing high efficiency Light Emitting Diode thereof |
PCT/KR2013/003314 WO2013157875A1 (en) | 2012-04-18 | 2013-04-18 | Method for manufacturing highly efficient light-emitting diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120040207A KR101373398B1 (en) | 2012-04-18 | 2012-04-18 | Method for preparing high efficiency Light Emitting Diode thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130045844A Division KR20130117735A (en) | 2013-04-25 | 2013-04-25 | Method for preparing high efficiency light emitting diode thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130117233A KR20130117233A (en) | 2013-10-25 |
KR101373398B1 true KR101373398B1 (en) | 2014-04-29 |
Family
ID=49383752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120040207A KR101373398B1 (en) | 2012-04-18 | 2012-04-18 | Method for preparing high efficiency Light Emitting Diode thereof |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR101373398B1 (en) |
WO (1) | WO2013157875A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020091171A1 (en) * | 2018-10-30 | 2020-05-07 | 삼성디스플레이 주식회사 | Light-emitting diode structure and light-emitting diode manufacturing method |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11195944B2 (en) | 2015-06-26 | 2021-12-07 | Intel Corporation | Gallium nitride (GaN) transistor structures on a substrate |
KR101874228B1 (en) * | 2017-01-23 | 2018-07-03 | 경희대학교 산학협력단 | Method for manufacturing a gallium nitride light emitting device |
KR101914707B1 (en) * | 2017-03-20 | 2018-11-05 | 전남대학교산학협력단 | The FET device with high performance,low power and manufacturing method of it |
KR102158176B1 (en) * | 2018-11-09 | 2020-09-22 | 전남대학교산학협력단 | Semiconductor substrate having a GaN-based thin film layer connected by fine pillar AND method for manufacturing the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100878512B1 (en) * | 2007-05-14 | 2009-01-13 | 나이넥스 주식회사 | Method of manufacturing semiconductor substrate having GaN layer |
WO2010146390A2 (en) | 2009-06-19 | 2010-12-23 | Seren Photonics Limited | Light emitting diodes |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101283368B1 (en) * | 2010-04-05 | 2013-07-15 | 전북대학교산학협력단 | Fluorescence Resonance Energy Transfer-based Light Emitting Diode Device Using Quantum Dots |
KR101134191B1 (en) * | 2010-04-26 | 2012-04-09 | 전북대학교산학협력단 | Surface Plasmon Resonance-based Light Emitting Diode Using Core-Shell Nanoparticles |
-
2012
- 2012-04-18 KR KR1020120040207A patent/KR101373398B1/en active IP Right Grant
-
2013
- 2013-04-18 WO PCT/KR2013/003314 patent/WO2013157875A1/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100878512B1 (en) * | 2007-05-14 | 2009-01-13 | 나이넥스 주식회사 | Method of manufacturing semiconductor substrate having GaN layer |
WO2010146390A2 (en) | 2009-06-19 | 2010-12-23 | Seren Photonics Limited | Light emitting diodes |
Non-Patent Citations (2)
Title |
---|
비특허문헌 * |
비특허문헌* |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020091171A1 (en) * | 2018-10-30 | 2020-05-07 | 삼성디스플레이 주식회사 | Light-emitting diode structure and light-emitting diode manufacturing method |
US11949045B2 (en) | 2018-10-30 | 2024-04-02 | Samsung Display Co., Ltd. | Light emitting element structure and method of fabricating a light emitting element |
Also Published As
Publication number | Publication date |
---|---|
WO2013157875A1 (en) | 2013-10-24 |
KR20130117233A (en) | 2013-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102060392B1 (en) | Nanopyramid sized opto-electronic structure and method for manufacturing of same | |
US9385266B2 (en) | Method of manufacturing a nanostructure light emitting device by planarizing a surface of the device | |
US8895337B1 (en) | Method of fabricating vertically aligned group III-V nanowires | |
US9070794B2 (en) | Method for making light emitting diode | |
US8981414B2 (en) | Light emitting diode | |
US9640723B2 (en) | Insulating layer for planarization and definition of the active region of a nanowire device | |
US8486730B2 (en) | Method of separating light-emitting diode from a growth substrate | |
US20100055818A1 (en) | Light-Emitting Diode on a Conductive Substrate | |
KR101373398B1 (en) | Method for preparing high efficiency Light Emitting Diode thereof | |
JP2016500915A (en) | Optoelectronic device and method for manufacturing optoelectronic device | |
KR20110107618A (en) | Nitride based semiconductor light emitting device and method for fabricating thereof | |
US9196787B2 (en) | Nanowire LED structure with decreased leakage and method of making same | |
KR101245509B1 (en) | Method for preparing porous substrate and light emitting diode thereof | |
US9196792B2 (en) | Nanowire LED structure with decreased leakage and method of making same | |
KR101134493B1 (en) | Light emitting diode and method for fabricating the same | |
TW201511334A (en) | Nanowire LED structure with decreased leakage and method of making same | |
KR101471621B1 (en) | Separation method of GaN substrate using wet etching | |
JP5946333B2 (en) | Group III nitride semiconductor device and manufacturing method thereof | |
KR20130117735A (en) | Method for preparing high efficiency light emitting diode thereof | |
KR101112118B1 (en) | Method for preparing freestanding group iii nitride substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
A107 | Divisional application of patent | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170308 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190708 Year of fee payment: 6 |