KR101368050B1 - A bandgap reference voltage generator compensating for resistance variation - Google Patents

A bandgap reference voltage generator compensating for resistance variation Download PDF

Info

Publication number
KR101368050B1
KR101368050B1 KR1020120052677A KR20120052677A KR101368050B1 KR 101368050 B1 KR101368050 B1 KR 101368050B1 KR 1020120052677 A KR1020120052677 A KR 1020120052677A KR 20120052677 A KR20120052677 A KR 20120052677A KR 101368050 B1 KR101368050 B1 KR 101368050B1
Authority
KR
South Korea
Prior art keywords
voltage
emitter
current
generator
nmos transistor
Prior art date
Application number
KR1020120052677A
Other languages
Korean (ko)
Other versions
KR20130129322A (en
Inventor
공배선
김주성
구자혁
이재호
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020120052677A priority Critical patent/KR101368050B1/en
Publication of KR20130129322A publication Critical patent/KR20130129322A/en
Application granted granted Critical
Publication of KR101368050B1 publication Critical patent/KR101368050B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 저항 변화를 보상한 밴드갭 기준전압 발생기를 공개한다. 이 장치는 전원 전압을 인가받아 공정 변화에 대하여 보상된 이미터 전류를 생성하여 저항 변화에 무관한 베이스-이미터 전압을 출력하는 베이스-이미터 전압 발생부; 상기 전원 전압을 인가받아 상기 공정 변화에 무관한 베이스-이미터 전압의 변화량을 생성하여 출력하는 베이스-이미터 전압 변화량 발생부; 및 상기 베이스-이미터 전압 및 상기 베이스-이미터 전압의 변화량을 인가받아 합산하여 기준 전압을 출력하는 전압 합산부;를 구비하는 것을 특징으로 한다. 본 발명에 의할 경우, 공정 후 보정 방식 없이 저항의 변화를 보상하여 밴드갭 기준전압 발생기의 정확도를 향상시킬 수 있어 공정 비용 및 실리콘 면적, 입출력 핀을 절약하여 제조 원가를 절감할 수 있다.The present invention discloses a bandgap reference voltage generator that compensates for a change in resistance. The apparatus includes a base-emitter voltage generator for generating a emitter current compensated for a process change by receiving a power supply voltage and outputting a base-emitter voltage independent of a resistance change; A base-emitter voltage change amount generator which receives the power supply voltage and generates and outputs a change amount of the base-emitter voltage regardless of the process change; And a voltage adder configured to receive the sum of the change amounts of the base-emitter voltage and the base-emitter voltage and output the reference voltage. According to the present invention, the accuracy of the bandgap reference voltage generator can be improved by compensating for the resistance change without the post-process correction method, thereby reducing the manufacturing cost by saving the process cost, silicon area, and input / output pins.

Description

저항 변화를 보상한 밴드갭 기준전압 발생기{A bandgap reference voltage generator compensating for resistance variation}A bandgap reference voltage generator compensating for resistance variation}

본 발명은 밴드갭 기준전압 발생기에 관한 것으로서, 특히 저전압 밴드갭 기준전압 발생기에서 공정 후 보정 제어를 위한 추가적인 공정 없이 저항의 공정 변화에 영향을 받지 않고 정확도를 향상시킬 수 있는 저항 변화를 보상한 밴드갭 기준전압 발생기에 관한 것이다.
The present invention relates to a bandgap reference voltage generator. In particular, in a low voltage bandgap reference voltage generator, a band for compensating a resistance change capable of improving accuracy without being influenced by a process change of a resistor without an additional process for post-process correction control. A gap reference voltage generator.

일반적으로, 기준 전압 발생기 또는 기준 전류 발생기는 Low-Dropout (LDO) Regulator, Analog-to-Digital Converter (ADC), Digital-to-Analog Converter (DAC), Phase-Locked-Loop (PLL) 등 다양한 아날로그 및 디지털 회로에서 쓰이는 필수적인 회로이다. In general, the reference voltage generator or reference current generator is a variety of analogues, including low-dropout (LDO) regulators, analog-to-digital converters (ADCs), digital-to-analog converters (DACs), and phase-locked-loop (PLLs). And essential circuits used in digital circuits.

생성하는 기준 전압 또는 기준 전류는 공정의 변화, 공급 전압의 변화 및 온도의 변화와 같은 환경의 변화에 둔감해야 하며 보통 이들 환경의 변화에 둔감한 정도에 따라 성능이 결정된다. The resulting reference voltage or reference current should be insensitive to changes in the environment, such as process changes, supply voltage changes, and temperature changes, and performance is usually determined by the degree of insensitivity to changes in these environments.

이처럼 다양한 회로에 쓰이고 각종 아날로그 회로의 성능을 결정 짓기도 하는 기준 전압 또는 전류 발생기는 1970년경부터 다양한 형태로 연구되어 왔으며 특히 기준 전압 발생기에 있어서는 다이오드의 온도 특성을 이용하는 밴드갭 기준 전압 발생기가 가장 널리 연구되고 쓰여져 왔다.The reference voltage or current generator, which is used in various circuits and determines the performance of various analog circuits, has been studied in various forms since 1970. Especially, in the reference voltage generator, the bandgap reference voltage generator using the temperature characteristics of the diode is most widely studied. Has been written.

2000년 이후에는 급속한 공정 기술의 발달과 함께 회로의 동작 전압도 빠르게 낮아 졌으며 이와 같은 흐름에 따라 1.2V 근방의 전압만을 생성 할 수 있는 전통적 방식의 밴드갭 기준 전압 발생기가 점차 한계점을 드러내기 시작하였다.Since 2000, with the rapid development of process technology, the circuit's operating voltage has also dropped rapidly. As a result, the traditional bandgap reference voltage generator, which can only generate voltages around 1.2V, has become increasingly limiting. .

이 문제는 저전압에서도 동작 가능하고 생성할 전압을 저항 비로 조절 가능한 새로운 형태의 회로가 제안 됨에 따라 어느 정도 해결 되었으며, 이와 같은 구조를 수정, 발전시키는 다양한 종류의 회로가 최근까지 연구되어 왔다.This problem has been solved to some extent as a new type of circuit that can operate at low voltage and adjust the voltage to be generated by a resistance ratio has been solved to some extent.

그러나 최근 90nm 이하의 공정이 일반화 되고 대부분의 디지털 회로가 이와 같은 미세 서브 마이크로 기술에서 개발 됨에 따라 아날로그 회로 역시 이와 같은 미세 공정에서 낮은 공급 전압 하에 높은 성능을 유지하도록 하는 회로가 연구되고 있는 실정이다.
However, as the process of 90 nm or less is generalized and most digital circuits are developed in such a micro sub-micro technology, circuits for analog circuits to maintain high performance under low supply voltage in such micro processes are being studied.

도 1은 종래 기술에 따른 저전압 동작 밴드갭 기준전압 발생기의 회로도로서, 제1 내지 제3 PMOS 트랜지스터(PM1, PM2, PM3), 연산 증폭기(OP), 제1 및 제2 바이폴라 트랜지스터(B1, B2), 제1 내지 제4 저항(R1, R2, R3, R4)을 구비한다.1 is a circuit diagram of a low voltage operating bandgap reference voltage generator according to the prior art, and includes first to third PMOS transistors PM1, PM2, and PM3, an operational amplifier OP, and first and second bipolar transistors B1 and B2. ) And first to fourth resistors R1, R2, R3, and R4.

도 1을 참조하여 종래 기술에 따른 저전압 동작 밴드갭 기준전압 발생기의 동작을 설명하면 다음과 같다.The operation of the low voltage operating bandgap reference voltage generator according to the prior art will be described with reference to FIG. 1.

기준 전압의 온도 의존성은 제1 및 제2 바이폴라 트랜지스터(B1, B2)의 베이스-이미터 전압(VBE)과 면적비가 다른 베이스-이미터 전압 간 차이(ΔVBE)의 반대적 온도 의존성의 합으로 보상이 된다. The temperature dependence of the reference voltage is the sum of the opposite temperature dependences of the difference between the base-emitter voltages V BE of the first and second bipolar transistors B1, B2 and the base-emitter voltage having different area ratios ΔV BE . To compensate.

밴드갭 기준전압 발생기에서 생성된 기준 전압(VREF)은 다음과 같이 표현할 수 있다.
The reference voltage V REF generated by the bandgap reference voltage generator may be expressed as follows.

Figure 112012039666760-pat00001
Figure 112012039666760-pat00001

여기에서, ΔVBE 는 베이스-이미터 전압의 변화량을 나타낸다. Here, ΔV BE represents the amount of change in the base-emitter voltage.

수학식 1에서 제1 및 제2 저항(R1, R2)의 값과 제1 및 제2 바이폴라 트랜지스터(B1, B2)의 면적비를 적절히 선택하면 기준 전압(VREF)의 값은 절대 온도에 대하여 독립적인 값을 갖게 된다. In Equation 1, if the area ratios of the first and second resistors R1 and R2 and the area ratios of the first and second bipolar transistors B1 and B2 are properly selected, the value of the reference voltage V REF is independent of the absolute temperature. Will have a value of.

이 때, 제4 저항(R4) 값은 기준 전압(VREF)을 1.25 V 이하의 임의의 값으로 설정하기 위하여 사용되어진다. In this case, the fourth resistor R4 is used to set the reference voltage V REF to an arbitrary value of 1.25 V or less.

수학식 1에서 모든 저항들은 비율적인 형태로 나타나기 때문에 저항 변화에 둔감한 것으로 보여지지만, 베이스-이미터 전압(VBE)은 제1 저항(R1)과 베이스-이미터 전압의 변화량(ΔVBE)에 의해 생성되는 이미터 전류(IE)에 의해 영향을 받으며, 베이스-이미터 전압(VBE)은 다음과 같이 나타낼 수 있다.
In Equation 1, all resistors are shown to be insensitive to change in resistance because they appear in a rational form, but the base-emitter voltage V BE is the change amount of the first resistor R1 and the base-emitter voltage (ΔV BE ). Affected by the emitter current I E generated by, the base-emitter voltage V BE can be expressed as:

Figure 112012039666760-pat00002
Figure 112012039666760-pat00002

여기에서, Vt는 제2 바이폴라 트랜지스터의 온도 전압 상수, IE는 이미터 전류, IS는 컬렉터 포화 전류, β는 전류 이득을 나타낸다. Where V t is the temperature voltage constant of the second bipolar transistor, I E is the emitter current, I S is the collector saturation current, and β is the current gain.

수학식 2에서 볼 수 있듯이, 베이스-이미터 전압(VBE)은 제1 저항(R1)에 영향을 받는다. As can be seen in Equation 2, the base-emitter voltage V BE is affected by the first resistor R1.

일반적인 CMOS 공정에서는 저항의 공정 변화는 약 20%로 알려져 있으며, 이로 인하여 베이스-이미터 전압(VBE)은 저항 변화에 크게 영향을 받을 수 있는데, 도 1에 도시된 종래 기술에 따른 저전압 동작 밴드갭 기준전압 발생기에서는 저항 변화에 대한 베이스-이미터 전압의 변화량(ΔVBE)은 약 6.25mV로 나타났다.In a typical CMOS process, the process change of the resistance is known to be about 20%, which causes the base-emitter voltage (V BE ) to be greatly affected by the change in resistance, which is a low voltage operating band according to the prior art shown in FIG. In the gap reference generator, the change in the base-emitter voltage (ΔV BE ) with respect to the resistance change was about 6.25mV.

이와 같이, 종래 기술에 따른 저전압 동작 밴드갭 기준전압 발생기는 베이스-이미터 전압(VBE)에서 저항변화에 대한 영향을 받으며, 이로 인해 기준 전압(VREF)에서 큰 변화량을 보여 기준 전압 발생기의 정확도에 직접적인 영향을 미친다.As described above, the low voltage operating bandgap reference voltage generator according to the related art is affected by the resistance change in the base-emitter voltage V BE , and thus shows a large change in the reference voltage V REF . It has a direct impact on accuracy.

이러한 기준 전압(VREF)의 큰 변화량을 보상하기 위하여 종래에는 공정 후 보정 기능을 사용한다. In order to compensate for such a large change in the reference voltage V REF , a post-process correction function is conventionally used.

하지만, 공정 후 보정 방식은 보정 및 보정 제어를 위한 추가적인 공정 비용이나 실리콘 면적, 입출력 핀을 필요로 하는 한계가 있었다. However, the post-process calibration method has limitations requiring additional process costs, silicon area, and input / output pins for calibration and calibration control.

또한, 생성된 기준 전압(VREF)의 변화는 전체 시스템의 동작 상태에 영향을 주어 심각한 성능 저하를 야기할 수 있는 문제점이 있었다.
In addition, the change in the generated reference voltage (V REF ) has a problem that can affect the operating state of the entire system can cause serious performance degradation.

본 발명의 목적은 공정 변화에 대하여 보상된 이미터 전류를 생성하여 저항 변화에 무관한 베이스-이미터 전압을 출력하여 공정 후 보정 제어를 위한 추가적인 공정 없이 정확도를 향상시킬 수 있는 저전압 밴드갭 기준전압 발생기를 제공하는 것이다.
An object of the present invention is to generate an emitter current compensated for process changes and output a base-emitter voltage independent of resistance changes to improve the accuracy of the low voltage bandgap reference voltage without further processing for post-process compensation control. To provide a generator.

상기 목적을 달성하기 위한 본 발명의 저항 변화를 보상한 밴드갭 기준전압 발생기는 전원 전압을 인가받아 공정 변화에 대하여 보상된 이미터 전류를 생성하여 저항 변화에 무관한 베이스-이미터 전압을 출력하는 베이스-이미터 전압 발생부; 상기 전원 전압을 인가받아 상기 공정 변화에 무관한 베이스-이미터 전압의 변화량을 생성하여 출력하는 베이스-이미터 전압 변화량 발생부; 및 상기 베이스-이미터 전압 및 상기 베이스-이미터 전압의 변화량을 인가받아 합산하여 기준 전압을 출력하는 전압 합산부;를 구비하는 것을 특징으로 한다.To achieve the above object, the bandgap reference voltage generator compensating the resistance change of the present invention generates a compensated emitter current against a process change by applying a power supply voltage to output a base-emitter voltage independent of the resistance change. A base-emitter voltage generator; A base-emitter voltage change amount generator which receives the power supply voltage and generates and outputs a change amount of the base-emitter voltage regardless of the process change; And a voltage adder configured to receive the sum of the change amounts of the base-emitter voltage and the base-emitter voltage and output the reference voltage.

상기 목적을 달성하기 위한 본 발명의 저항 변화를 보상한 밴드갭 기준전압 발생기의 상기 베이스-이미터 전압 발생부는 상기 전원 전압을 인가받아 전류 미러 원리를 이용하여 문턱 전압을 발생하고 전압 곱셈 연산을 수행하여 상기 이미터 전류를 출력하는 공정 보상 이미터 전류 발생부; 및 상기 이미터 전류를 인가받아 증폭하여 상기 베이스-이미터 전압을 출력하는 제1 바이폴라 트랜지스터;를 구비하는 것을 특징으로 한다.The base-emitter voltage generator of the bandgap reference voltage generator for compensating the resistance change of the present invention for achieving the above object receives the power supply voltage to generate a threshold voltage using a current mirror principle and performs a voltage multiplication operation. A process compensation emitter current generator for outputting the emitter current; And a first bipolar transistor configured to receive and emit the emitter current to output the base-emitter voltage.

상기 목적을 달성하기 위한 본 발명의 저항 변화를 보상한 밴드갭 기준전압 발생기의 상기 공정 보상 이미터 전류 발생부는 상기 문턱 전압 및 절대온도 비례 전압을 합산하여 제1 게이트-소스 전압을 출력하는 문턱 전압 발생부; 상기 제1 게이트-소스 전압을 인가받아 연산 증폭하여 제1 스위칭 제어 신호를 생성하고, 상기 전원 전압을 인가받아 상기 제1 스위칭 제어 신호에 응답하여 저항 비율에 따라 승산을 수행하여 승산 전압을 출력하는 전압 곱셈부; 및 상기 전원 전압을 인가받아 상기 승산 전압에 응답하여 상기 이미터 전류를 출력하는 이미터 전류 발생부;를 구비하는 것을 특징으로 한다.The process compensation emitter current generator of the bandgap reference voltage generator compensating the resistance change of the present invention for achieving the above object is a threshold voltage for outputting a first gate-source voltage by summing the threshold voltage and the absolute temperature proportional voltage. Generator; Receiving the first gate-source voltage and performing amplification to generate a first switching control signal, and applying the power voltage to perform a multiplication according to a resistance ratio in response to the first switching control signal to output a multiplied voltage A voltage multiplier; And an emitter current generator configured to receive the power supply voltage and output the emitter current in response to the multiplication voltage.

상기 목적을 달성하기 위한 본 발명의 저항 변화를 보상한 밴드갭 기준전압 발생기의 상기 문턱 전압 발생부는 일측에 상기 전원 전압을 인가받아 제1 셀프 바이어스에 응답하여 타측으로 전류를 전달하는 제1 내지 제3 PMOS 트랜지스터; 일측에 상기 제1 및 제2 PMOS 트랜지스터 각각으로부터 전류를 전달받아 제2 셀프 바이어스에 응답하여 타측으로 전류를 전달하는 제1 및 제2 NMOS 트랜지스터; 상기 제1 NMOS 트랜지스터로부터 전류를 전달받아 상기 절대온도 비례 전압을 생성하는 제3 NMOS 트랜지스터; 및 상기 제3 PMOS 트랜지스터로부터 전류를 전달받아 상기 제1 게이트-소스 전압을 생성하는 제4 NMOS 트랜지스터;를 구비하는 것을 특징으로 한다.The threshold voltage generator of the bandgap reference voltage generator for compensating the resistance change of the present invention for achieving the above object receives the power supply voltage on one side and transfers current to the other side in response to the first self bias. 3 PMOS transistors; First and second NMOS transistors receiving current from each of the first and second PMOS transistors on one side and transferring current to the other side in response to a second self bias; A third NMOS transistor receiving the current from the first NMOS transistor to generate the absolute temperature proportional voltage; And a fourth NMOS transistor receiving the current from the third PMOS transistor to generate the first gate-source voltage.

상기 목적을 달성하기 위한 본 발명의 저항 변화를 보상한 밴드갭 기준전압 발생기의 상기 제3 NMOS 트랜지스터의 드레인에 흐르는 전류는

Figure 112013096494707-pat00028
이고, 상기 k는 상기 제3 NMOS 트랜지스터의 이 동도와 옥사이드의 캐패시턴스의 곱, 상기 VGS3는 상기 제3 NMOS 트랜지스터의 게이트-소스 전압, 상기 VTH는 상기 제3 NMOS 트랜지스터의 문턱전압, 상기 VPTAT는 상기 절대 온도 비례 전압, 상기 W/L은 트랜지스터의 폭/길이인 것을 특징으로 한다.The current flowing in the drain of the third NMOS transistor of the bandgap reference voltage generator to compensate for the resistance change of the present invention for achieving the above object is
Figure 112013096494707-pat00028
K is the product of the mobility of the third NMOS transistor and the capacitance of the oxide, V GS3 is the gate-source voltage of the third NMOS transistor, V TH is the threshold voltage of the third NMOS transistor, V PTAT is the absolute temperature proportional voltage, W / L is characterized in that the width / length of the transistor.

상기 목적을 달성하기 위한 본 발명의 저항 변화를 보상한 밴드갭 기준전압 발생기의 상기 제4 NMOS 트랜지스터의 드레인에 흐르는 전류는

Figure 112013096494707-pat00029
이고, 상기 k는 상기 제4 NMOS 트랜지스터의 이동도와 옥사이드의 캐패시턴스의 곱, 상기 VGS4는 상기 제1 게이트-소스 전압, 상기 VTH는 상기 제4 NMOS 트랜지스터의 문턱전압, 상기 W/L은 트랜지스터의 폭/길이인 것을 특징으로 한다.The current flowing in the drain of the fourth NMOS transistor of the bandgap reference voltage generator to compensate for the resistance change of the present invention for achieving the above object is
Figure 112013096494707-pat00029
K is the product of the mobility of the fourth NMOS transistor and the capacitance of the oxide, V GS4 is the first gate-source voltage, V TH is the threshold voltage of the fourth NMOS transistor, and W / L is a transistor. It is characterized in that the width / length of.

상기 목적을 달성하기 위한 본 발명의 저항 변화를 보상한 밴드갭 기준전압 발생기의 상기 제1 게이트-소스 전압은

Figure 112013096494707-pat00030
이고, 상기 V TH는 상기 제4 NMOS 트랜지스터의 문턱전압, 상기 γ는 상기 제3 NMOS 트랜지스터와 상기 제4 NMOS 트 랜지스터의 폭과 길이의 비율, 상기 VPTAT는 상기 절대온도 비례 전압인 것을 특징으로 한다.The first gate-source voltage of the bandgap reference voltage generator to compensate for the resistance change of the present invention for achieving the above object is
Figure 112013096494707-pat00030
V TH is a threshold voltage of the fourth NMOS transistor, γ is a ratio of the width and the length of the third NMOS transistor and the fourth NMOS transistor, and V PTAT is the absolute temperature proportional voltage. It is done.

상기 목적을 달성하기 위한 본 발명의 저항 변화를 보상한 밴드갭 기준전압 발생기의 상기 전압 곱셈부는 일측에 상기 전원 전압을 인가받아 상기 제1 스위칭 제어 신호에 응답하여 타측으로 전류를 전달하는 제4 및 제5 PMOS 트랜지스터; 일측에 상기 제4 PMOS 트랜지스터 및 제1 연산 증폭기의 입력단과 연결되어 전압 강하시켜 타측이 접지되는 제1 저항; 및 일측에 상기 제5 PMOS 트랜지스터와 연결되어 상기 승산 전압을 생성하고 접지되는 제2 저항;을 구비하는 것을 특징으로 한다.The voltage multiplier of the bandgap reference voltage generator for compensating the resistance change of the present invention for achieving the above object receives the power supply voltage on one side and delivers a current to the other side in response to the first switching control signal; A fifth PMOS transistor; A first resistor connected to an input terminal of the fourth PMOS transistor and the first operational amplifier on one side thereof and having a voltage drop to ground the other side thereof; And a second resistor connected to the fifth PMOS transistor at one side thereof to generate the multiplied voltage and to ground.

상기 목적을 달성하기 위한 본 발명의 저항 변화를 보상한 밴드갭 기준전압 발생기의 상기 이미터 전류 발생부는 일측에 상기 전원 전압을 인가받아 제3 셀프 바이어스에 응답하여 타측으로 전류를 전달하는 제6 PMOS 트랜지스터; 일측에 상기 제6 PMOS 트랜지스터로부터 전류를 전달받아 상기 승산 전압에 응답하여 타측으로 전류를 전달하는 제5 NMOS 트랜지스터; 및 일측에 상기 전원 전압을 인가받아 상기 제3 셀프 바이어스에 응답하여 타측으로 상기 이미터 전류를 전달하는 제7 PMOS 트랜지스터;를 구비하는 것을 특징으로 한다.The emitter current generator of the bandgap reference voltage generator for compensating the resistance change of the present invention for achieving the above object receives the power supply voltage on one side to transfer the current to the other side in response to a third self-bias transistor; A fifth NMOS transistor receiving a current from the sixth PMOS transistor on one side and transferring a current to the other side in response to the multiplication voltage; And a seventh PMOS transistor configured to receive the power supply voltage on one side and transfer the emitter current to the other side in response to the third self-bias.

상기 목적을 달성하기 위한 본 발명의 저항 변화를 보상한 밴드갭 기준전압 발생기의 상기 제5 NMOS 트랜지스터의 게이트-소스 전압은

Figure 112013096494707-pat00031
이고, 상기 R4는 상기 제1 저항, 상기 R5는 상기 제2 저항, 상기 VTH는 상기 제5 NMOS 트랜지스터의 문턱전압, 상기 γ는 상기 제3 NMOS 트랜지스터와 상기 제4 NMOS 트랜지스터의 폭 과 길이의 비율, 상기 VPTAT는 상기 절대온도 비례 전압인 것을 특징으로 한다.The gate-source voltage of the fifth NMOS transistor of the bandgap reference voltage generator to compensate for the resistance change of the present invention for achieving the above object is
Figure 112013096494707-pat00031
R4 is the first resistor, R5 is the second resistor, V TH is the threshold voltage of the fifth NMOS transistor, and γ is the width and length of the third and fourth NMOS transistors. The ratio, V PTAT is characterized in that the absolute temperature proportional voltage.

상기 목적을 달성하기 위한 본 발명의 저항 변화를 보상한 밴드갭 기준전압 발생기의 상기 이미터 전류는

Figure 112013096494707-pat00032
이고, 상기 k0 및 상기 dk는 각각 상기 제5 NMOS 트랜지스터의 이동도와 옥사이드의 캐패시턴스의 곱 정규값 및 변동값, 상기 R4는 상기 제1 저항, 상기 R5는 상기 제2 저항, 상기 VTH0및 상기 dVTH는 각각 상기 제5 NMOS 트랜지스터의 문턱전압 정규값 및 변동값, 상기 γ는 상기 제3 NMOS 트랜지스터와 상기 제4 NMOS 트 랜지스터의 폭과 길이의 비율, 상기 VPTAT는 상기 절대온도 비례 전압, 상기 W/L은 트랜지스터의 폭/길이인 것을 특징으로 한다. The emitter current of the bandgap reference voltage generator to compensate for the resistance change of the present invention for achieving the above object is
Figure 112013096494707-pat00032
K0 and dk are product normal and fluctuation values of the mobility of the fifth NMOS transistor and the capacitance of the oxide, R4 is the first resistor, R5 is the second resistor, V TH0 and dV, respectively. TH is a threshold voltage normal value and a variation value of the fifth NMOS transistor, respectively, γ is a ratio of the width and the length of the third NMOS transistor and the fourth NMOS transistor, and V PTAT is the absolute temperature proportional voltage, The W / L is characterized in that the width / length of the transistor.

상기 목적을 달성하기 위한 본 발명의 저항 변화를 보상한 밴드갭 기준전압 발생기의 상기 베이스-이미터 전압은

Figure 112012039666760-pat00008
로서, 저항의 변화에 무관하고, 상기 Vt는 상기 제1 바이폴라 트랜지스터의 온도 전압 상수, 상기 IE는 상기 이미터 전류, 상기 IS는 컬렉터 포화 전류, 상기 β는 전류 이득인 것을 특징으로 한다.The base-emitter voltage of the bandgap reference voltage generator to compensate for the resistance change of the present invention for achieving the above object is
Figure 112012039666760-pat00008
Regardless of the change in resistance, V t is the temperature voltage constant of the first bipolar transistor, I E is the emitter current, I S is the collector saturation current, and β is the current gain. .

상기 목적을 달성하기 위한 본 발명의 저항 변화를 보상한 밴드갭 기준전압 발생기의 상기 베이스-이미터 전압 변화량 발생부는 상기 전원 전압을 인가받아 제2 스위칭 제어 신호에 따라 제1 전류를 스위칭하여 상기 베이스-이미터 전압 변화량을 출력하는 제1 스위칭부; 상기 전원 전압을 인가받아 상기 제2 스위칭 제어 신호에 따라 제2 전류를 스위칭하여 출력하는 제2 스위칭부; 및 입력단에 상기 스위칭된 제1 및 제2 전류를 인가받아 연산 증폭하여 상기 제2 스위칭 제어 신호를 출력하는 제2 연산 증폭기;를 구비하는 것을 특징으로 한다.The base-emitter voltage variation generator of the bandgap reference voltage generator for compensating for the resistance change of the present invention for achieving the above object receives the power supply voltage and switches the first current according to a second switching control signal. A first switching unit for outputting an emitter voltage change amount; A second switching unit configured to receive the power supply voltage and switch and output a second current according to the second switching control signal; And a second operational amplifier configured to receive the first and second switched currents at an input terminal and to perform operational amplification to output the second switching control signal.

상기 목적을 달성하기 위한 본 발명의 저항 변화를 보상한 밴드갭 기준전압 발생기의 상기 전압 합산부는 상기 베이스-이미터 전압을 인가받아 연산 증폭하여 제3 스위칭 제어 신호를 출력하는 제3 연산 증폭기; 상기 전원 전압을 인가받아 상기 제3 스위칭 제어 신호에 응답하여 제3 전류를 스위칭하는 제3 스위칭부; 및 상기 전원 전압을 인가받아 상기 제1 및 제2 스위칭 제어 신호 각각에 따라 스위칭하여 상기 기준 전압을 출력하는 제4 스위칭부;를 구비하는 것을 특징으로 한다.
A third operational amplifier of the bandgap reference voltage generator for compensating for the resistance change of the present invention for achieving the above object, by applying and amplifying the base-emitter voltage to output a third switching control signal; A third switching unit configured to switch a third current in response to the power supply voltage in response to the third switching control signal; And a fourth switching unit configured to receive the power supply voltage and switch according to each of the first and second switching control signals to output the reference voltage.

본 발명에 의할 경우, 공정 후 보정 방식 없이 저항의 변화를 보상하여 밴드갭 기준전압 발생기의 정확도를 향상시킬 수 있어 공정 비용 및 실리콘 면적, 입출력 핀을 절약하여 제조 원가를 절감할 수 있다.
According to the present invention, the accuracy of the bandgap reference voltage generator can be improved by compensating for the resistance change without the post-process correction method, thereby reducing the manufacturing cost by saving the process cost, silicon area, and input / output pins.

도 1은 종래 기술에 따른 저전압 동작 밴드갭 기준전압 발생기의 회로도이다.
도 2는 본 발명에 따른 저항 변화를 보상한 밴드갭 기준전압 발생기의 회로도이다.
도 3은 본 발명에 따른 저항 변화를 보상한 밴드갭 기준전압 발생기 내 공정 보상 이미터 전류 발생부(150)의 회로도이다.
도 4는 본 발명에 따른 저항 변화를 보상한 밴드갭 기준전압 발생기의 온도 변화에 따른 이미터 전류(IE)의 변화를 나타내는 시뮬레이션 결과를 종래기술과 비교한 그래프이다.
도 5는 본 발명에 따른 저항 변화를 보상한 밴드갭 기준전압 발생기의 온도 변화에 따른 기준 전압(VREF)의 변화를 나타내는 시뮬레이션 결과를 종래기술과 비교한 그래프이다.1 is a circuit diagram of a low voltage operating bandgap reference voltage generator according to the prior art.
2 is a circuit diagram of a bandgap reference voltage generator compensating for a resistance change according to the present invention.
3 is a circuit diagram of a process compensation emitter current generator 150 in a bandgap reference voltage generator that compensates for a resistance change according to the present invention.
4 is a graph comparing a simulation result showing a change in emitter current I E according to a temperature change of a bandgap reference voltage generator compensating for a resistance change according to the present invention.
FIG. 5 is a graph comparing a simulation result showing a change in a reference voltage V REF according to a temperature change of a bandgap reference voltage generator compensating for a resistance change according to the present invention.

이하, 본 발명에 따른 저항 변화를 보상한 밴드갭 기준전압 발생기의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. Hereinafter, a preferred embodiment of a bandgap reference voltage generator that compensates for a resistance change according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 따른 저항 변화를 보상한 밴드갭 기준전압 발생기의 회로도로서, 베이스-이미터 전압 발생부(100), 베이스-이미터 전압 변화량 발생부(200), 전압 합산부(300)를 구비한다. 2 is a circuit diagram of a bandgap reference voltage generator compensating for a resistance change according to an exemplary embodiment of the present invention, which includes a base-emitter voltage generator 100, a base-emitter voltage change generator 200, and a voltage adder 300. It is provided.

베이스-이미터 전압 발생부(100)는 공정 보상 이미터 전류 발생부(150) 및 제1 바이폴라 트랜지스터(Q1)를 구비하며, 베이스-이미터 전압 변화량 발생부(200)는 제8 및 제9 PMOS 트랜지스터(P8, P9), 제2 연산 증폭기(OP2), 제2 및 제3 바이폴라 트랜지스터(Q2, Q3), 제1 저항(R1)을 구비하고, 전압 합산부(300)는 제10 내지 제12 PMOS 트랜지스터(P10, P11, P12), 제3 연산 증폭기(OP3), 제2 및 제3 저항(R2, R3)을 구비한다.The base-emitter voltage generator 100 includes a process compensation emitter current generator 150 and a first bipolar transistor Q1, and the base-emitter voltage change generator 200 includes eighth and ninth components. The PMOS transistors P8 and P9, the second operational amplifier OP2, the second and third bipolar transistors Q2 and Q3, and the first resistor R1 are provided. 12 PMOS transistors P10, P11, and P12, a third operational amplifier OP3, and second and third resistors R2 and R3.

도 2를 참조하여 본 발명에 따른 저항 변화를 보상한 밴드갭 기준전압 발생기 각 블록의 기능을 설명하면 다음과 같다.The function of each block of the bandgap reference voltage generator that compensates for the resistance change according to the present invention will be described with reference to FIG. 2.

베이스-이미터 전압 발생부(100)는 전원 전압을 인가받아 공정 변화에 대하여 보상된 이미터 전류(IE)를 생성하여 저항 변화에 무관한 베이스-이미터 전압(VBE)을 출력한다. The base-emitter voltage generator 100 receives the power supply voltage to generate the emitter current I E compensated for the process change, and outputs the base-emitter voltage V BE regardless of the resistance change.

즉, 공정 보상 이미터 전류 발생부(150)가 전원 전압을 인가받아 전류 미러 원리를 이용하여 문턱 전압(VTH)을 발생하고 전압 곱셈 연산을 수행하여 이미터 전류(IE)를 출력하면 제1 바이폴라 트랜지스터(Q1)는 이미터 전류(IE)를 인가받아 증폭하여 베이스-이미터 전압(VBE)을 출력한다. That is, when the process compensation emitter current generator 150 receives the power supply voltage to generate the threshold voltage V TH using the current mirror principle and performs a voltage multiplication operation, the process compensation emitter current generator 150 outputs the emitter current I E. The 1 bipolar transistor Q1 receives the emitter current I E and amplifies it to output the base-emitter voltage V BE .

베이스-이미터 전압 변화량 발생부(200)는 전원 전압을 인가받아 공정 변화에 무관한 베이스-이미터 전압의 변화량(ΔVBE)을 생성하여 출력한다.The base-emitter voltage change generation unit 200 receives a power supply voltage and generates and outputs a change amount ΔV BE of the base-emitter voltage regardless of the process change.

전압 합산부(300)는 베이스-이미터 전압(VBE) 및 베이스-이미터 전압의 변화량(ΔVBE)을 인가받아 합산하여 기준 전압(VREF)을 출력한다.
The voltage summing unit 300 receives the base-emitter voltage V BE and the change amount ΔV BE of the base-emitter voltage and adds them to output the reference voltage V REF .

도 3은 본 발명에 따른 저항 변화를 보상한 밴드갭 기준전압 발생기 내 공정 보상 이미터 전류 발생부(150)의 회로도로서, 문턱 전압 발생부(152), 전압 곱셈부(154), 이미터 전류 발생부(156)를 구비한다. 3 is a circuit diagram of a process compensation emitter current generator 150 in a bandgap reference voltage generator that compensates for a resistance change according to the present invention, and includes a threshold voltage generator 152, a voltage multiplier 154, and an emitter current. The generator 156 is provided.

문턱 전압 발생부(152)는 제1 내지 제3 PMOS 트랜지스터(P1, P2, P3), 제1 내지 제4 NMOS 트랜지스터(N1, N2, N3, N4)를 구비하고, 전압 곱셈부(154)는 제1 연산 증폭기(OP1), 제4 및 제5 PMOS 트랜지스터(P4, P5), 제4 및 제5 저항(R4, R5)을 구비하며, 이미터 전류 발생부(156)는 제6 및 제7 PMOS 트랜지스터(P6, P7), 제5 NMOS 트랜지스터(N5)를 구비한다.The threshold voltage generator 152 includes first to third PMOS transistors P1, P2, and P3 and first to fourth NMOS transistors N1, N2, N3, and N4, and the voltage multiplier 154 includes The first operational amplifier OP1, the fourth and fifth PMOS transistors P4 and P5, and the fourth and fifth resistors R4 and R5 are provided, and the emitter current generator 156 includes the sixth and seventh transistors. PMOS transistors P6 and P7 and a fifth NMOS transistor N5 are provided.

도 3을 참조하여 본 발명에 따른 저항 변화를 보상한 밴드갭 기준전압 발생기 내 공정 보상 이미터 전류 발생부(150) 각 블록의 기능을 설명하면 다음과 같다.The function of each block of the process compensation emitter current generator 150 in the bandgap reference voltage generator compensating for the resistance change according to the present invention will be described with reference to FIG. 3.

문턱 전압 발생부(152)는 문턱 전압(VTH) 및 절대온도 비례 전압(VPTAT)을 합산하여 제4 NMOS 트랜지스터(N4)의 게이트-소스 전압(VGS4)을 출력한다.The threshold voltage generator 152 outputs the gate-source voltage V GS4 of the fourth NMOS transistor N4 by summing the threshold voltage V TH and the absolute temperature proportional voltage V PTAT .

전압 곱셈부(154)는 제1 연산 증폭기(OP1)에서 제4 NMOS 트랜지스터(N4)의 게이트-소스 전압(VGS4)을 인가받아 연산 증폭하여 제1 스위칭 제어 신호(sc1)를 생성하고, 전원 전압을 인가받아 제1 스위칭 제어 신호(sc1)에 응답하여 저항 비율에 따라 승산을 수행하여 승산 전압(VM)을 출력한다.The voltage multiplier 154 receives the gate-source voltage V GS4 of the fourth NMOS transistor N4 from the first operational amplifier OP1 to perform operational amplification to generate the first switching control signal sc1, and to supply power. In response to the voltage, the multiplication is performed according to the resistance ratio in response to the first switching control signal sc1 to output the multiplication voltage V M.

이미터 전류 발생부(156)는 전원 전압을 인가받아 승산 전압(VM)에 응답하여 이미터 전류(IE)를 출력한다.
The emitter current generator 156 receives the power supply voltage and outputs the emitter current I E in response to the multiplication voltage V M.

도 2 및 도 3을 참조하여 본 발명에 따른 저항 변화를 보상한 밴드갭 기준전압 발생기의 동작을 설명하면 다음과 같다.The operation of the bandgap reference voltage generator that compensates for the resistance change according to the present invention will be described with reference to FIGS. 2 and 3 as follows.

제3 NMOS 트랜지스터(N3)에 흐르는 드레인 전류(ID3)는 수학식 3과 같이 약-역전(weak-inversion) 영역에서 동작하는 제1 및 제2 NMOS 트랜지스터(N1, N2)의 게이트-소스 전압(VGS)의 차인 PTAT 전압 (VPTAT)과 트라이오드(triode) 영역에서 동작하는 제3 NMOS 트랜지스터(N3)의 온저항의 상관 관계로 나타난다.
The drain current I D3 flowing in the third NMOS transistor N3 is a gate-source voltage of the first and second NMOS transistors N1 and N2 operating in a weak-inversion region as shown in Equation 3 below. The correlation between the PTAT voltage V PTAT , which is the difference of V GS , and the on-resistance of the third NMOS transistor N3 operating in the triode region is shown.

Figure 112012039666760-pat00009
Figure 112012039666760-pat00009

여기에서, k는 제3 NMOS 트랜지스터(N3)의 이동도와 옥사이드의 캐패시턴스의 곱, VGS3는 제3 NMOS 트랜지스터(N3)의 게이트-소스 전압, VTH는 제3 NMOS 트랜지스터(N3)의 문턱전압, VPTAT는 절대온도 비례(Proportional To Absolute Temperature) 전압, W/L은 트랜지스터의 폭/길이를 나타낸다.Where k is the product of the mobility of the third NMOS transistor N3 and the capacitance of the oxide, V GS3 is the gate-source voltage of the third NMOS transistor N3, and V TH is the threshold voltage of the third NMOS transistor N3. , V PTAT is the proportional to absolute temperature voltage, W / L is the width / length of the transistor.

그리고, 다이오드 연결된 제4 NMOS 트랜지스터(N4)의 드레인 전류(ID4)는 다음 수학식 4와 같이 나타낼 수 있다.
In addition, the drain current I D4 of the diode-connected fourth NMOS transistor N4 may be represented by Equation 4 below.

Figure 112012039666760-pat00010
Figure 112012039666760-pat00010

여기에서, k는 제4 NMOS 트랜지스터(N4)의 이동도와 옥사이드의 캐패시턴스의 곱, VGS4는 제4 NMOS 트랜지스터(N4)의 게이트-소스 전압, VTH는 제4 NMOS 트랜지스터(N4)의 문턱전압, W/L은 트랜지스터의 폭/길이를 나타낸다.Where k is the product of the mobility of the fourth NMOS transistor N4 and the capacitance of the oxide, V GS4 is the gate-source voltage of the fourth NMOS transistor N4, and V TH is the threshold voltage of the fourth NMOS transistor N4. , W / L represents the width / length of the transistor.

이때, 도 3에서 볼 수 있듯이 커런트 미러 원리에 의하여 ID3=ID4, VGS3=VGS4이므로 수학식 3과 수학식 4를 결합하면 제4 NMOS 트랜지스터(N4)의 게이트-소스 전압(VGS4)는 다음과 같이 표현할 수 있다.
In this case, as shown in FIG. 3, since I D3 = I D4 and V GS3 = V GS4 according to the current mirror principle, when the equation 3 and the equation 4 are combined, the gate-source voltage V GS4 of the fourth NMOS transistor N4. ) Can be expressed as

Figure 112012039666760-pat00011
Figure 112012039666760-pat00011

여기에서, VTH는 상기 제4 NMOS 트랜지스터(N4)의 문턱전압, γ는 제3 NMOS 트랜지스터(N3)와 제4 NMOS 트랜지스터(N4)의 크기, 즉 폭과 길이(W/L)의 비율을 나타내고, VPTAT는 절대온도 비례 전압을 나타낸다. Here, V TH is the threshold voltage of the fourth NMOS transistor N4, and γ is the size of the third NMOS transistor N3 and the fourth NMOS transistor N4, that is, the ratio of width and length (W / L). And V PTAT represents an absolute temperature proportional voltage.

수학식 5에서 볼 수 있듯이 제4 NMOS 트랜지스터(N4)의 게이트-소스 전압(VGS4)은 트랜지스터의 문턱전압(VTH)과 크기 조정된 PTAT 전압과의 합으로 나타난다. As shown in Equation 5, the gate-source voltage V GS4 of the fourth NMOS transistor N4 is represented by the sum of the threshold voltage V TH of the transistor and the scaled PTAT voltage.

그리고 이 값은 전압 곱셈부(154)에서 저항비율인 R4/R5에 의하여 곱해지며, 제5 NMOS 트랜지스터(N5)의 게이트-소스 전압(VGS5)는 다음과 같이 나타낼 수 있다.
The value is multiplied by the resistance ratio R4 / R5 in the voltage multiplier 154, and the gate-source voltage V GS5 of the fifth NMOS transistor N5 can be expressed as follows.

Figure 112012039666760-pat00012
Figure 112012039666760-pat00012

여기에서, VTH는 제5 NMOS 트랜지스터(N5)의 문턱전압, γ는 제3 NMOS 트랜지스터(N3)와 제4 NMOS 트랜지스터(N4)의 폭과 길이의 비율, VPTAT는 상기 절대온도 비례 전압을 나타낸다.Here, V TH is the threshold voltage of the fifth NMOS transistor N5, γ is the ratio of the width and length of the third NMOS transistor N3 and the fourth NMOS transistor N4, and V PTAT is the absolute temperature proportional voltage. Indicates.

이에 따라 제1 바이폴라 트랜지스터(Q1)에 흐르는 이미터 전류(IE)는 다음 식과 같이 표현할 수 있다.
Accordingly, the emitter current I E flowing in the first bipolar transistor Q1 can be expressed as follows.

Figure 112012039666760-pat00013
Figure 112012039666760-pat00013

여기에서, k0 및 상기 δk는 각각 제5 NMOS 트랜지스터(N5)의 이동도와 옥사이드의 캐패시턴스의 곱 정규값 및 변동값, VTH0 및 δVTH는 각각 제5 NMOS 트랜지스터(N5)의 문턱전압 정규값 및 변동값, γ는 제3 NMOS 트랜지스터(N3)와 제4 NMOS 트랜지스터(N4)의 폭과 길이의 비율, VPTAT는 절대온도 비례 전압, W/L은 트랜지스터의 폭/길이를 나타낸다.Here, k0 and δk are product normal values and fluctuation values of the mobility of the fifth NMOS transistor N5 and the capacitance of the oxide, respectively, V TH0 and δV TH are the threshold voltage normal values of the fifth NMOS transistor N5, and The variation value γ represents the ratio of the width and the length of the third NMOS transistor N3 and the fourth NMOS transistor N4, V PTAT represents the absolute temperature proportional voltage, and W / L represents the width / length of the transistor.

이때, k 값과 문턱전압(VTH)의 공정변화에 대한 역관계를 고려하여, 이미터 전류(IE)가 k 값과 문턱전압(VTH)의 공정 변화와 서로 보상을 하게 하려면 다음의 수학식이 만족되어야 한다.
In this case, considering the inverse relationship of the process change of the k value and the threshold voltage (V TH ), the emitter current (I E ) to compensate for the process change of the k value and the threshold voltage (V TH ) mutually The expression must be satisfied.

Figure 112012039666760-pat00014
Figure 112012039666760-pat00014

위의 수학식 8이 적절한 R4/R5 값과 으로 만족할 때, 이미터 전류(IE)는 공정 변화에 대하여 보상되어 지며, 공정 보상된 이미터 전류(IE)로 생성된 Q1의 베이스-이미터 전압(VBE)는 다음 식과 같이 나타낼 수 있다.
When Equation 8 above satisfies the appropriate R4 / R5 values and, the emitter current (I E ) is compensated for process changes, and the base-already of Q1 generated by the process compensated emitter current (I E ) The emitter voltage (V BE ) can be expressed as follows.

Figure 112012039666760-pat00015
Figure 112012039666760-pat00015

여기에서, Vt는 제1 바이폴라 트랜지스터(Q1)의 온도 전압 상수, IE는 이미터 전류, IS는 컬렉터 포화 전류, β는 전류 이득을 나타낸다. Where V t is the temperature voltage constant of the first bipolar transistor Q1, I E is the emitter current, I S is the collector saturation current, and β is the current gain.

즉, 베이스-이미터 전압(VBE)은 이미터 전류(IE) 변화에 대하여 보상되었으므로 그 전압의 변화는 상당히 감소하게 된다. That is, since the base-emitter voltage V BE is compensated for the change in the emitter current I E , the change in that voltage is significantly reduced.

이 베이스-이미터 전압(VBE) 값과 베이스-이미터 전압 변화량(ΔVBE)을 도 2에 도시된 전압 합산부(300)에서 합산하면 밴드갭 기준전압 발생기의 기준 전압(VREF)은 다음 식과 같이 나타낼 수 있다.
When the base-emitter voltage V BE and the base-emitter voltage change amount ΔV BE are summed in the voltage adder 300 shown in FIG. 2, the reference voltage V REF of the bandgap reference voltage generator is It can be expressed as the following equation.

Figure 112012039666760-pat00016
Figure 112012039666760-pat00016

수학식 10에서 보는 바와 같이, 밴드갭 기준전압 발생기의 기준 전압(VREF)은 공정 변화가 감소한 베이스-이미터 전압(VBE)과 공정 변화를 가지지 않는 베이스-이미터 전압 변화량(ΔVBE)과 적절한 매칭을 통해서 공정 의존성을 최소화할 수 있는 저항 비율에 의하여 결정되어진다. As shown in Equation 10, the reference voltage V REF of the bandgap reference voltage generator is a base-emitter voltage V BE having a reduced process change and a base-emitter voltage change amount ΔV BE having no process change. It is determined by the ratio of resistance that can minimize process dependency through proper matching with.

이를 통하여 본 발명에 따른 밴드갭 기준전압 발생기는 공정 후 보정 방식 없이 저항의 변화를 보상하여 밴드갭 기준전압 발생기의 정확도를 향상시킬 수 있게 된다.
Through this, the bandgap reference voltage generator according to the present invention can improve the accuracy of the bandgap reference voltage generator by compensating for a change in resistance without a post-process correction method.

도 4는 본 발명에 따른 저항 변화를 보상한 밴드갭 기준전압 발생기의 온도 변화에 따른 이미터 전류(IE)의 변화를 나타내는 시뮬레이션 결과를 종래기술과 비교한 그래프로서, (a)는 종래 기술에 따른 밴드갭 기준전압 발생기의 경우이고, (b)는 본 발명에 따른 밴드갭 기준전압 발생기의 경우이다.FIG. 4 is a graph comparing a simulation result showing a change in emitter current I E according to a temperature change of a bandgap reference voltage generator compensating for a resistance change according to the present invention. (B) is the case of the bandgap reference voltage generator according to the present invention.

도 5는 본 발명에 따른 저항 변화를 보상한 밴드갭 기준전압 발생기의 온도 변화에 따른 기준 전압(VREF)의 변화를 나타내는 시뮬레이션 결과를 종래기술과 비교한 그래프로서, (a)는 종래 기술에 따른 밴드갭 기준전압 발생기의 경우이고, (b)는 본 발명에 따른 밴드갭 기준전압 발생기의 경우이다.FIG. 5 is a graph comparing a simulation result showing a change in a reference voltage V REF according to a temperature change of a bandgap reference voltage generator compensating for a resistance change according to the present invention, compared with the prior art, and FIG. In the case of the bandgap reference voltage generator according to the present invention, (b) is the case of the bandgap reference voltage generator according to the present invention.

본 실시예는 0.13 m CMOS 공정에서 설계되었으며, 1.2 V의 공급 전압과 0~100 ? 온도 영역에서 시뮬레이션이 수행되었다. This embodiment is designed in 0.13 m CMOS process, with a supply voltage of 1.2 V and 0-100? Simulations were performed in the temperature domain.

도 4에서 보는 바와 같이, 온도 변화에 따른 이미터 전류(IE)의 변화는 종래 기술에 따른 밴드갭 기준전압 발생기의 경우(a), 저항의 변화로 인해 약 20 %에 해당하는 공정 변화를 보인 반면, 본 발명에 따른 밴드갭 기준전압 발생기의 경우(b), 공정 변화가 보상되어 3 % 이내의 공정 변화율을 보이는 것을 알 수 있다. As shown in FIG. 4, the change in the emitter current I E according to the temperature change represents a process change corresponding to about 20% due to the change in resistance in the case of the bandgap reference voltage generator according to the prior art (a). On the other hand, in the case of the bandgap reference voltage generator according to the present invention (b), it can be seen that the process change is compensated to show a process change rate within 3%.

도 5에서 보는 바와 같이, 온도 변화에 따른 기준 전압(VREF)의 변화는 본 발명에 따른 밴드갭 기준전압 발생기의 경우(b), 종래 기술에 따른 밴드갭 기준전압 발생기의 경우(a)와 비교할 때 절반 수준으로 감소하는 것을 확인할 수 있다. As shown in Figure 5, the change in the reference voltage (V REF ) according to the temperature change is the case of the bandgap reference voltage generator according to the present invention (b), the bandgap reference voltage generator according to the prior art (a) and In comparison, it can be seen that the level is reduced by half.

이와 같이 본 발명에 따른 저항 변화를 보상한 밴드갭 기준전압 발생기는 공정 변화에 대하여 보상된 이미터 전류를 생성하여 저항 변화에 무관한 베이스-이미터 전압을 출력하는 저전압 밴드갭 기준전압 발생기를 제공함으로써 공정 후 보정 방식 없이 저항의 변화를 보상하여 밴드갭 기준전압 발생기의 정확도를 향상시킬 수 있어 공정 비용 및 실리콘 면적, 입출력 핀을 절약하여 제조 원가를 절감할 수 있다.As such, the bandgap reference voltage generator compensating for the resistance change according to the present invention provides a low voltage bandgap reference voltage generator for generating the emitter current compensated for the process change and outputting the base-emitter voltage independent of the resistance change. Therefore, the accuracy of the bandgap reference voltage generator can be improved by compensating for the resistance change without the post-process compensation method, thereby reducing the manufacturing cost by saving the process cost, silicon area, and input / output pins.

상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 당 업계에서 통상의 지식을 가진 자라면 이하의 특허 청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the present invention can be changed.

100: 베이스-이미터 전압 발생부
150: 공정 보상 이미터 전류 발생부
152: 문턱 전압 발생부
154: 전압 곱셈부
156: 이미터 전류 발생부
200: 베이스-이미터 전압 변화량 발생부
300: 전압 합산부100: base-emitter voltage generator
150: process compensation emitter current generator
152: threshold voltage generator
154: voltage multiplier
156: emitter current generator
200: base-emitter voltage variation generator
300: voltage adder

Claims (14)

전원 전압을 인가받아 공정 변화에 대하여 보상된 이미터 전류를 생성하여 저항 변화에 무관한 베이스-이미터 전압을 출력하는 베이스-이미터 전압 발생부;
상기 전원 전압을 인가받아 상기 공정 변화에 무관한 베이스-이미터 전압의 변화량을 생성하여 출력하는 베이스-이미터 전압 변화량 발생부; 및
상기 베이스-이미터 전압 및 상기 베이스-이미터 전압의 변화량을 인가받아 합산하여 기준 전압을 출력하는 전압 합산부;
를 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기.
A base-emitter voltage generator for generating a emitter current compensated for a process change by receiving a power supply voltage and outputting a base-emitter voltage independent of a resistance change;
A base-emitter voltage change amount generator which receives the power supply voltage and generates and outputs a change amount of the base-emitter voltage regardless of the process change; And
A voltage adder configured to receive the sum of the change of the base-emitter voltage and the base-emitter voltage and add a sum to output a reference voltage;
A bandgap reference voltage generator for compensating for the resistance change, characterized in that it comprises a.
제 1 항에 있어서,
상기 베이스-이미터 전압 발생부는
상기 전원 전압을 인가받아 전류 미러 원리를 이용하여 문턱 전압을 발생하고 전압 곱셈 연산을 수행하여 상기 이미터 전류를 출력하는 공정 보상 이미터 전류 발생부; 및
상기 이미터 전류를 인가받아 증폭하여 상기 베이스-이미터 전압을 출력하는 제1 바이폴라 트랜지스터;
를 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기.
The method of claim 1,
The base-emitter voltage generator
A process compensation emitter current generator configured to receive the power supply voltage, generate a threshold voltage using a current mirror principle, and perform a voltage multiplication operation to output the emitter current; And
A first bipolar transistor configured to receive and emit the emitter current to output the base-emitter voltage;
A bandgap reference voltage generator for compensating for the resistance change, characterized in that it comprises a.
제 2 항에 있어서,
상기 공정 보상 이미터 전류 발생부는
상기 문턱 전압 및 절대온도 비례 전압을 합산하여 제1 게이트-소스 전압을 출력하는 문턱 전압 발생부;
상기 제1 게이트-소스 전압을 인가받아 연산 증폭하여 제1 스위칭 제어 신호를 생성하고, 상기 전원 전압을 인가받아 상기 제1 스위칭 제어 신호에 응답하여 저항 비율에 따라 승산을 수행하여 승산 전압을 출력하는 전압 곱셈부; 및
상기 전원 전압을 인가받아 상기 승산 전압에 응답하여 상기 이미터 전류를 출력하는 이미터 전류 발생부;
를 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기.
3. The method of claim 2,
The process compensation emitter current generator
A threshold voltage generator configured to add the threshold voltage and the absolute temperature proportional voltage to output a first gate-source voltage;
Receiving the first gate-source voltage and performing amplification to generate a first switching control signal, and applying the power voltage to perform a multiplication according to a resistance ratio in response to the first switching control signal to output a multiplied voltage A voltage multiplier; And
An emitter current generator configured to receive the power supply voltage and output the emitter current in response to the multiplication voltage;
A bandgap reference voltage generator for compensating for the resistance change, characterized in that it comprises a.
제 3 항에 있어서,
상기 문턱 전압 발생부는
일측에 상기 전원 전압을 인가받아 제1 셀프 바이어스에 응답하여 타측으로 전류를 전달하는 제1 내지 제3 PMOS 트랜지스터;
일측에 상기 제1 및 제2 PMOS 트랜지스터 각각으로부터 전류를 전달받아 제2 셀프 바이어스에 응답하여 타측으로 전류를 전달하는 제1 및 제2 NMOS 트랜지스터;
상기 제1 NMOS 트랜지스터로부터 전류를 전달받아 상기 절대온도 비례 전압을 생성하는 제3 NMOS 트랜지스터; 및
상기 제3 PMOS 트랜지스터로부터 전류를 전달받아 상기 제1 게이트-소스 전압을 생성하는 제4 NMOS 트랜지스터;를 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기.
The method of claim 3, wherein
The threshold voltage generator
First to third PMOS transistors configured to receive the power supply voltage on one side and transfer current to the other side in response to a first self bias;
First and second NMOS transistors receiving current from each of the first and second PMOS transistors on one side and transferring current to the other side in response to a second self bias;
A third NMOS transistor receiving the current from the first NMOS transistor to generate the absolute temperature proportional voltage; And
And a fourth NMOS transistor configured to receive the current from the third PMOS transistor and to generate the first gate-source voltage.
제 4 항에 있어서,
상기 제3 NMOS 트랜지스터의 드레인에 흐르는 전류는
Figure 112013096494707-pat00033

이고, 상기 k는 상기 제3 NMOS 트랜지스터의 이동도와 옥사이드의 캐패시턴스의 곱, 상기 VGS3 는 상기 제3 NMOS 트랜지스터의 게이트-소스 전압, 상기 VTH는 상기 제3 NMOS 트랜지스터의 문 턱전압, 상기 VPTAT는 상기 절대온도 비례 전압, 상기 W/L은 트랜지스터의 폭/길이인 것을 특징으로 하는 저항 변화를 보상한 밴 드갭 기준전압 발생기.
5. The method of claim 4,
The current flowing in the drain of the third NMOS transistor is
Figure 112013096494707-pat00033

K is the product of the mobility of the third NMOS transistor and the capacitance of the oxide, V GS3 is the gate-source voltage of the third NMOS transistor, V TH is the threshold voltage of the third NMOS transistor, V A bandgap reference voltage generator for compensating for a resistance change, wherein PTAT is the absolute temperature proportional voltage and W / L is the width / length of a transistor.
제 4 항에 있어서,
상기 제4 NMOS 트랜지스터의 드레인에 흐르는 전류는
Figure 112013096494707-pat00034

이고, 상기 k는 상기 제4 NMOS 트랜지스터의 이동도와 옥사이드의 캐패시턴스의 곱, 상기 VGS4 는 상기 제1 게이트-소스 전압, 상기 VTH는 상기 제4 NMOS 트랜지스터의 문턱전압, 상기 W/L은 트랜지스터의 폭/길이인 것을 특징 으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기.
5. The method of claim 4,
The current flowing in the drain of the fourth NMOS transistor is
Figure 112013096494707-pat00034

K is the product of the mobility of the fourth NMOS transistor and the capacitance of the oxide, V GS4 is the first gate-source voltage, V TH is the threshold voltage of the fourth NMOS transistor, and W / L is a transistor. A bandgap reference voltage generator for compensating for resistance change, characterized in that the width / length of the circuit.
제 4 항에 있어서,
상기 제1 게이트-소스 전압은
Figure 112013096494707-pat00035

이고 , 상기 VTH는 상기 제4 NMOS 트랜지스터의 문턱전압, 상기 γ는 상기 제3 NMOS 트랜지스터와 상 기 제4 NMOS 트랜지스터의 폭과 길이의 비율, 상기 VPTAT는 상기 절대온도 비례 전압인 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기.
5. The method of claim 4,
The first gate-source voltage is
Figure 112013096494707-pat00035

V TH is a threshold voltage of the fourth NMOS transistor, γ is a ratio of the width and the length of the third NMOS transistor and the fourth NMOS transistor, and V PTAT is the absolute temperature proportional voltage. A bandgap reference generator that compensates for resistance changes.
제 4 항에 있어서,
상기 전압 곱셈부는
일측에 상기 전원 전압을 인가받아 상기 제1 스위칭 제어 신호에 응답하여 타측으로 전류를 전달하는 제4 및 제5 PMOS 트랜지스터;
일측에 상기 제4 PMOS 트랜지스터 및 제1 연산 증폭기의 입력단과 연결되어 전압 강하시켜 타측이 접지되는 제1 저항; 및
일측에 상기 제5 PMOS 트랜지스터와 연결되어 상기 승산 전압을 생성하고 접지되는 제2 저항;
을 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기.
5. The method of claim 4,
The voltage multiplier
Fourth and fifth PMOS transistors configured to receive the power supply voltage from one side and transfer current to the other side in response to the first switching control signal;
A first resistor connected to an input terminal of the fourth PMOS transistor and the first operational amplifier on one side thereof and having a voltage drop to ground the other side thereof; And
A second resistor connected to the fifth PMOS transistor at one side thereof to generate the multiplication voltage and be grounded;
A bandgap reference voltage generator for compensating for a resistance change, comprising: a.
제 8 항에 있어서,
상기 이미터 전류 발생부는
일측에 상기 전원 전압을 인가받아 제3 셀프 바이어스에 응답하여 타측으로 전류를 전달하는 제6 PMOS 트랜지스터;
일측에 상기 제6 PMOS 트랜지스터로부터 전류를 전달받아 상기 승산 전압에 응답하여 타측으로 전류를 전달하는 제5 NMOS 트랜지스터; 및
일측에 상기 전원 전압을 인가받아 상기 제3 셀프 바이어스에 응답하여 타측으로 상기 이미터 전류를 전달하는 제7 PMOS 트랜지스터;
를 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기.
The method of claim 8,
The emitter current generator
A sixth PMOS transistor configured to receive the power supply voltage on one side and transfer current to the other side in response to a third self bias;
A fifth NMOS transistor receiving a current from the sixth PMOS transistor on one side and transferring a current to the other side in response to the multiplication voltage; And
A seventh PMOS transistor receiving the power supply voltage on one side and delivering the emitter current to the other side in response to the third self bias;
A bandgap reference voltage generator for compensating for the resistance change, characterized in that it comprises a.
제 9 항에 있어서,
상기 제5 NMOS 트랜지스터의 게이트-소스 전압은
Figure 112013096494707-pat00036

이고, 상기 R4는 상기 제1 저항, 상기 R5는 상기 제2 저항, 상기 VTH 는 상기 제5 NMOS 트랜지스터의 문턱전압, 상기 γ는 상기 제3 NMOS 트랜지스터와 상기 제4 NMOS 트랜 지스터의 폭과 길이의 비율, 상기 VPTAT는 상기 절대온도 비례 전압인 것을 특징으로 하는 저 항 변화를 보상한 밴드갭 기준전압 발생기.
The method of claim 9,
The gate-source voltage of the fifth NMOS transistor is
Figure 112013096494707-pat00036

R4 is the first resistor, R5 is the second resistor, V TH is the threshold voltage of the fifth NMOS transistor, and γ is the width and length of the third NMOS transistor and the fourth NMOS transistor. And the V PTAT is the absolute temperature proportional voltage.
제 4 항에 있어서,
상기 이미터 전류는
Figure 112013096494707-pat00037

이고, 상기 k0 및 상기 δk는 각각 상기 제5 NMOS 트랜지 스터의 이동도와 옥사이드의 캐패시턴스의 곱 정규값 및 변동값, 상기 R4는 상기 제1 저항, 상기 R5는 상기 제2 저항, 상기 VTH0 및 상기 δVTH는 각각 상기 제5 NMOS 트랜지스터의 문턱전 압 정규값 및 변동값, 상기 γ는 상기 제3 NMOS 트랜지스터와 상기 제4 NMOS 트랜지스터의 폭과 길이의 비율, 상기 VPTAT는 상기 절대온도 비례 전압, 상기 W/L은 트랜지스터의 폭/길이인 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준 전압 발생기.
5. The method of claim 4,
The emitter current is
Figure 112013096494707-pat00037

K0 and δk are product normal values and fluctuation values of the mobility of the fifth NMOS transistor and the capacitance of oxide, R4 is the first resistor, R5 is the second resistor, V TH0 and The δV TH is a threshold voltage normal value and a fluctuation value of the fifth NMOS transistor, respectively, and γ is a ratio of a width and a length of the third NMOS transistor and the fourth NMOS transistor, and V PTAT is the absolute temperature proportional voltage. And the W / L is a width / length of a transistor.
제 2 항에 있어서 ,
상기 베이스-이미터 전압은
Figure 112013096494707-pat00038

로서, 저항의 변화에 무관 하고, 상기 Vt는 상기 제1 바이폴라 트랜지스터의 온도 전압 상수, 상기 IE는 상 기 이미터 전류, 상기 IS는 컬렉터 포화 전류, 상기 β는 전류 이득인 것을 특징으로 하는 저 항 변화를 보상한 밴드갭 기준전압 발생기.
3. The method of claim 2,
The base-emitter voltage is
Figure 112013096494707-pat00038

Regardless of the change in resistance, V t is the temperature voltage constant of the first bipolar transistor, I E is the emitter current, I S is the collector saturation current, and β is the current gain. A bandgap reference generator that compensates for resistance changes.
제 3 항에 있어서,
상기 베이스-이미터 전압 변화량 발생부는
상기 전원 전압을 인가받아 제2 스위칭 제어 신호에 따라 제1 전류를 스위칭하여 상기 베이스-이미터 전압 변화량을 출력하는 제1 스위칭부;
상기 전원 전압을 인가받아 상기 제2 스위칭 제어 신호에 따라 제2 전류를 스위칭하여 출력하는 제2 스위칭부; 및
입력단에 상기 스위칭된 제1 및 제2 전류를 인가받아 연산 증폭하여 상기 제2 스위칭 제어 신호를 출력하는 제2 연산 증폭기;
를 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기.
The method of claim 3, wherein
The base-emitter voltage variation generator
A first switching unit receiving the power voltage and switching a first current according to a second switching control signal to output the base-emitter voltage change amount;
A second switching unit configured to receive the power supply voltage and switch and output a second current according to the second switching control signal; And
A second operational amplifier configured to receive the switched first and second currents at an input terminal and to perform operational amplification to output the second switching control signal;
A bandgap reference voltage generator for compensating for the resistance change, characterized in that it comprises a.
제 13 항에 있어서,
상기 전압 합산부는
상기 베이스-이미터 전압을 인가받아 연산 증폭하여 제3 스위칭 제어 신호를 출력하는 제3 연산 증폭기;
상기 전원 전압을 인가받아 상기 제3 스위칭 제어 신호에 응답하여 제3 전류를 스위칭하는 제3 스위칭부; 및
상기 전원 전압을 인가받아 상기 제1 및 제2 스위칭 제어 신호 각각에 따라 스위칭하여 상기 기준 전압을 출력하는 제4 스위칭부;
를 구비하는 것을 특징으로 하는 저항 변화를 보상한 밴드갭 기준전압 발생기.

The method of claim 13,
The voltage summing unit
A third operational amplifier configured to receive the base-emitter voltage and perform operational amplification to output a third switching control signal;
A third switching unit configured to switch a third current in response to the power supply voltage in response to the third switching control signal; And
A fourth switching unit configured to receive the power supply voltage and switch according to each of the first and second switching control signals to output the reference voltage;
A bandgap reference voltage generator for compensating for the resistance change, characterized in that it comprises a.

KR1020120052677A 2012-05-17 2012-05-17 A bandgap reference voltage generator compensating for resistance variation KR101368050B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120052677A KR101368050B1 (en) 2012-05-17 2012-05-17 A bandgap reference voltage generator compensating for resistance variation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120052677A KR101368050B1 (en) 2012-05-17 2012-05-17 A bandgap reference voltage generator compensating for resistance variation

Publications (2)

Publication Number Publication Date
KR20130129322A KR20130129322A (en) 2013-11-28
KR101368050B1 true KR101368050B1 (en) 2014-02-28

Family

ID=49856044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120052677A KR101368050B1 (en) 2012-05-17 2012-05-17 A bandgap reference voltage generator compensating for resistance variation

Country Status (1)

Country Link
KR (1) KR101368050B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603707B1 (en) * 2014-03-31 2016-03-15 전자부품연구원 Bandgap reference voltage generating circuit
CN116488309B (en) * 2023-06-21 2024-02-27 深圳市华芯控股有限公司 Switching signal series transmission and failure compensation circuit and device
CN116931642B (en) * 2023-09-13 2023-12-19 浙江地芯引力科技有限公司 Band-gap reference voltage source and band-gap reference circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011407A (en) * 1996-07-19 1998-04-30 문정환 Reference voltage generator
KR0152161B1 (en) * 1995-12-02 1998-12-15 김광호 Band gap reference voltage generating circuit
KR20100076240A (en) * 2008-12-26 2010-07-06 주식회사 동부하이텍 Bandgap reference voltage generating circuit
KR20110081414A (en) * 2010-01-08 2011-07-14 주식회사 파이칩스 Circuit for temperature and process compensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0152161B1 (en) * 1995-12-02 1998-12-15 김광호 Band gap reference voltage generating circuit
KR980011407A (en) * 1996-07-19 1998-04-30 문정환 Reference voltage generator
KR20100076240A (en) * 2008-12-26 2010-07-06 주식회사 동부하이텍 Bandgap reference voltage generating circuit
KR20110081414A (en) * 2010-01-08 2011-07-14 주식회사 파이칩스 Circuit for temperature and process compensation

Also Published As

Publication number Publication date
KR20130129322A (en) 2013-11-28

Similar Documents

Publication Publication Date Title
KR101465598B1 (en) Apparatus and method for generating reference voltage
JP4548562B2 (en) Current mirror circuit and analog-digital conversion circuit
US7944271B2 (en) Temperature and supply independent CMOS current source
JP5842164B2 (en) Reference voltage generation circuit and reference voltage source
JP6242274B2 (en) Band gap reference circuit and semiconductor device including the same
US20140091780A1 (en) Reference voltage generator
US7714645B2 (en) Offset cancellation of a single-ended operational amplifier
KR20130123903A (en) Reference voltage generator
KR20080101215A (en) Reference bias circuit of compensating for process variation
CN105099368B (en) Oscillation circuit, current generation circuit, and oscillation method
CN102385412A (en) Low-voltage band-gap reference source generating circuit
CN118760299A (en) Method and circuit for low voltage current mode bandgap
CN112214060B (en) Using R in MOSFETSDSONPerforming temperature and V for Current sensingGSCompensation
KR101368050B1 (en) A bandgap reference voltage generator compensating for resistance variation
CN210270647U (en) Reference current source circuit and chip based on temperature compensation
JP2005228160A (en) Constant current source device
Luo et al. A 1-V 2.69-ppm/° C 0.8-μW bandgap reference with piecewise exponential curvature compensation
JP6413005B2 (en) Semiconductor device and electronic system
US20080111617A1 (en) Reduction of temperature dependence of a reference voltage
KR20190029244A (en) Bandgap reference voltage generation circuit and bandgap reference voltage generation system
JP2009087010A (en) Reference voltage generation circuit
US8575912B1 (en) Circuit for generating a dual-mode PTAT current
JP2014048764A (en) Current source circuit
US10073484B2 (en) Power on reset (POR) circuit with current offset to generate reset signal
Abd Rashid et al. A wide temperature range bandgap reference circuit with MOS transistor curvature compensation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee