KR101364843B1 - Automatic frequency calibration and frequency synthesizer including the same - Google Patents

Automatic frequency calibration and frequency synthesizer including the same Download PDF

Info

Publication number
KR101364843B1
KR101364843B1 KR1020120095735A KR20120095735A KR101364843B1 KR 101364843 B1 KR101364843 B1 KR 101364843B1 KR 1020120095735 A KR1020120095735 A KR 1020120095735A KR 20120095735 A KR20120095735 A KR 20120095735A KR 101364843 B1 KR101364843 B1 KR 101364843B1
Authority
KR
South Korea
Prior art keywords
frequency
value
digital
automatic
gain
Prior art date
Application number
KR1020120095735A
Other languages
Korean (ko)
Inventor
황인철
기석립
Original Assignee
강원대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강원대학교산학협력단 filed Critical 강원대학교산학협력단
Priority to KR1020120095735A priority Critical patent/KR101364843B1/en
Application granted granted Critical
Publication of KR101364843B1 publication Critical patent/KR101364843B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H03L7/1978—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit

Abstract

The present invention relates to an automatic frequency calibration circuit and a frequency synthesizer using the same, and more specifically, to an automatic frequency calibration circuit capable of searching for a frequency close to a target frequency by controlling a capacitor bank array of a voltage-controlled oscillator (VCO) and a frequency synthesizer using the automatic frequency calibration circuit. According to the present invention, the automatic calibration circuit receives feedback on output frequencies and outputs control values for searching for a frequency that is close to a target frequency. The automatic calibration circuit, which receives and calibrates the output frequencies, includes a frequency-to-digital converter which converts the difference between a calibration value for a previously feedbacked output frequency and a calibration value for a currently feedbacked output frequency into a digital code; and a digital accumulator which accumulates digital code values converted in the frequency-to-digital converter and outputs control values containing the accumulated digital code values.

Description

자동 주파수 교정회로 및 이를 포함한 주파수 합성장치{AUTOMATIC FREQUENCY CALIBRATION AND FREQUENCY SYNTHESIZER INCLUDING THE SAME}Automatic Frequency Correction Circuit and Frequency Synthesizing Device Including It {AUTOMATIC FREQUENCY CALIBRATION AND FREQUENCY SYNTHESIZER INCLUDING THE SAME}

본 발명은 자동 주파수 교정회로 및 이를 이용한 주파수 합성장치에 관한 것으로서, 보다 상세하게는 전압제어 발진기(VCO:Voltage Controlled Oscillator)의 커패시터 뱅크 어레이(Capacitor Bank Array)를 조절하여 목표 채널 주파수에 가까운 주파수를 찾을 수 있는 자동 주파수 교정회로와 이를 이용한 주파수 합성장치에 관한 것이다.
The present invention relates to an automatic frequency calibration circuit and a frequency synthesizer using the same, and more particularly, to adjust a capacitor bank array of a voltage controlled oscillator (VCO) to adjust a frequency close to a target channel frequency. The present invention relates to an automatic frequency calibration circuit that can be found and a frequency synthesizer using the same.

무선 통신의 송수신기에서 주파수 합성기는 필요로 하는 정확한 주파수를 찾는데 널리 쓰이고 있다. 주파수 합성기에서 정확한 주파수를 찾는데 걸리는 시간을 로킹타임(Locking Time)이라 하는데, 이 로킹타임이 주파수 합성기의 주요한 성능 지표 중 하나이다. In wireless transceivers, frequency synthesizers are widely used to find the exact frequency required. The time it takes for the frequency synthesizer to find the correct frequency is called the locking time, which is one of the main performance indicators of the frequency synthesizer.

상술한 주파수 합성기는 위상고정루프(PLL:Phase Locked Loop) 방식 등을 사용하여 목표로 하는 주파수를 찾을 수 있다. 일반적으로, 주파수 합성기는 커패시터 뱅크 어레이(Capacitor Bank Array) 구조를 갖는 전압제어 발진기(VCO:Voltage Controlled Oscillator)를 포함하며, 자동주파수 교정회로(AFC:Automatic Frequency Calibration)를 동작시켜 전압제어 발진기의 커패시터 뱅크 어레이를 적절한 값으로 조절하여 목표 채널 주파수에 가까운 주파수를 찾고(위상을 동기화 시킴), 이후에 위상동기루프(PLL)를 동작시켜 전압제어 발진기의 입력 전압 값을 미세하게 조절하여 정확한 주파수를 찾는다. The frequency synthesizer described above may find a target frequency using a phase locked loop (PLL) method. In general, the frequency synthesizer includes a voltage controlled oscillator (VCO) having a capacitor bank array structure, and operates an automatic frequency calibration (AFC) capacitor to operate the capacitor of the voltage controlled oscillator. Adjust the bank array to an appropriate value to find a frequency close to the target channel frequency (synchronize phase), and then operate the phase-lock loop (PLL) to finely adjust the input voltage value of the voltage controlled oscillator to find the correct frequency. .

여기서, 자동 주파수 교정회로가 목표에 가까운 주파수를 정확하게 찾아주지 못하면, 주파수를 찾는데 걸리는 시간이 지연되어 로킹타임이 늘어나는 문제가 있다. Here, if the automatic frequency calibration circuit does not accurately find a frequency close to the target, there is a problem that the time taken to find the frequency is delayed and the locking time increases.

도 1은 종래의 위상동기루프 방식의 주파수 합성기에 사용되는 자동 주파수 교정회로를 나타낸 구성도이다. 1 is a block diagram showing an automatic frequency correction circuit used in a conventional phase synthesizer loop frequency synthesizer.

종래의 자동 주파수 교정회로(AFC)는 카운터(Counter), 비교기(Comparator) 및 유한상태기계(FSM:Finite State Machine)을 포함하여, 카운터가 N 분주된 분주 주파수(Fdiv)와 기준 주파수(Fref)를 계수하고, 비교기가 카운터에서 계수된 계수값들을 비교하여, 유한상태기계가 비교기에서 비교한 계수값의 빠르고 느림에 따라 계수값을 변경시켜 전압제어 발진기(VCO)의 커패시터 뱅크 어레이 스위치를 코드를 변화시킨다. Conventional automatic frequency correction circuits (AFCs) include a counter, a comparator, and a finite state machine (FSM), in which the frequency divided by the counter (Fdiv) and the reference frequency (Fref) The comparator compares the count values counted at the counter, and changes the count value as the finite state machine compares the count value with the comparator to change the capacitor bank array switch of the voltage controlled oscillator (VCO). Change.

그러나, 상술한 종래의 자동 주파수 교정회로는 높은 해상도를 얻기 위해서는 카운터에서 일정한 수 이상을 계수하는데, 주파수가 높을 경우 카운터에서 계수되는 시간이 오래 걸려, 로킹타임이 늘어나는 문제가 있다. However, the above-described conventional automatic frequency calibration circuit counts a certain number or more at the counter in order to obtain a high resolution. However, when the frequency is high, the counting time is long at the counter, which increases the locking time.

도 2는 종래의 다른 자동 주파수 교정회로를 나타낸 구성도이다.2 is a block diagram showing another conventional automatic frequency calibration circuit.

상술한 로킹타임과 해상도 문제를 해결하기 위해서, 도 3과 같이 다른 자동 주파수 교정회로가 제안되었다. In order to solve the locking time and resolution problems described above, another automatic frequency calibration circuit has been proposed as shown in FIG.

종래의 다른 자동 주파수 교정회로는 도 1의 종래기술과는 다르게 분주기를 사용하지 않고, 전압제어 발진기(VCO)의 출력을 직접 계수하여 그 값과 원하는 주파수 채널의 디지털 코드값의 차이를 주파수 에러 검출부(FED:Frequency Error Detector)에서 계산한 후, 출력되는 오차 값으로 유한상태기계(FSM)을 조작하여, 최적화된 전압제어 발진기(VCO)의 커패시터 뱅크 어레이 코드값을 찾는 것이다. The conventional automatic frequency calibration circuit does not use a divider, unlike the prior art of FIG. After calculating by the FED (Frequency Error Detector), by operating the finite state machine (FSM) with the error value output, find the capacitor bank array code value of the optimized voltage controlled oscillator (VCO).

그러나, 종래의 다른 자동 주파수 교정기는 구조가 복잡하고, 집적회로(IC)의 집적면적을 많이 차지하는 문제가 있다.
However, other conventional automatic frequency calibrator has a complicated structure and occupies a large integrated area of an integrated circuit (IC).

따라서, 본 발명의 목적은 상술한 문제를 해결하기 위한 것으로서, 피드백 받은 이전 출력주파수 값과 현재 출력주파수 값의 차이값을 계수하고, 이 차이값을 디지털 코드로 변환하여 누산하는 간단한 구조로 회로의 면적을 줄이고, 동시에 정확하고 빠르게 목표로 하는 주파수를 찾을 수 있는 자동 주파수 교정회로를 제공하는 것이다. Accordingly, an object of the present invention is to solve the above-described problem, and a simple structure of counting a difference value between a feedbacked previous output frequency value and a current output frequency value, converting the difference value into a digital code, and accumulating the circuit. It provides an automatic frequency calibration circuit that reduces area and at the same time finds the desired frequency accurately and quickly.

본 발명의 다른 목적은 전압 제어 발진기의 출력 주파수를 직접 피드백 받아 목표 채널 주파수에 가까운 주파수를 찾을 수 있도록 커패시터 뱅크 어레이 코드값을 상기 커패시터 뱅크 어레이로 출력하는 자동 주파수 교정회로를 이용한 주파수 합성장치를 제공하는 것이다.
Another object of the present invention is to provide a frequency synthesizer using an automatic frequency correction circuit that outputs a capacitor bank array code value to the capacitor bank array so that a frequency close to a target channel frequency can be found by directly receiving an output frequency of a voltage controlled oscillator. It is.

본 발명의 일 실시예에 따른 자동 주파수 교정회로는 출력 주파수를 피드백 받아 목표 채널 주파수에 가까운 주파수를 찾을 수 있도록 조절값을 출력하는 자동 주파수 교정회로에 있어서, 상기 출력 주파수를 피드백 받아 계수하되, 이전에 피드백 받은 출력 주파수에 대한 계수값과 현재 피드백 받은 출력 주파수에 대한 계수값의 차이값을 디지털 코드로 변환하는 주파수-디지털 변환부 및 상기 주파수-디지털 변환부에서 변환된 디지털 코드값을 누산하고, 상기 누산된 디지털 코드값이 포함된 조절값을 출력하는 디지털 누산부를 포함하는 것을 특징으로 한다. In an automatic frequency calibration circuit according to an embodiment of the present invention, in an automatic frequency calibration circuit for outputting an adjustment value to find a frequency close to a target channel frequency by receiving an output frequency, the feedback frequency is counted based on the output frequency. Accumulating the difference value between the coefficient value for the output frequency fed back and the coefficient value for the output frequency currently fed back into a digital code; and accumulating the digital code value converted in the frequency-digital converter; And a digital accumulator for outputting a control value including the accumulated digital code value.

여기서, 상기 자동 주파수 교정회로는 상기 디지털 누산부로 입력되는 디지털 코드의 이득값을 증감시키는 제 1 이득부 및 상기 제 1 이득부를 제어하여 이득값을 조절하는 컨트롤러를 더 포함하는 것을 특징으로 한다. The automatic frequency calibration circuit may further include a first gain unit for increasing or decreasing a gain value of a digital code input to the digital accumulator, and a controller for controlling the first gain unit to adjust the gain value.

또한, 상기 자동 주파수 교정회로는 상기 디지털 누산부에서 출력되는 조절값의 이득값을 증감시키는 제 2 이득부를 더 포함하고, 상기 컨트롤러는 상기 제 2 이득부를 제어하여 이득값을 조절하는 것을 특징으로 한다. The automatic frequency calibration circuit may further include a second gain unit that increases or decreases a gain value of the adjustment value output from the digital accumulator, and the controller controls the second gain unit to adjust the gain value. .

한편, 상기 컨트롤러는 상기 주파수-디지털 변환부에서 변환된 디지털 코드값을 입력받아, 상기 디지털 코드값이 미리 설정된 값 이하이면 자동 주파수 교정회로의 동작을 완료하고, 상기 디지털 코드값이 미리 설정된 값을 초과하면 자동 주파수 교정회로의 동작을 계속 수행하는 것을 특징으로 한다. On the other hand, the controller receives the digital code value converted by the frequency-digital converter, and completes the operation of the automatic frequency calibration circuit if the digital code value is less than or equal to a preset value, and the digital code value is set to a preset value. If exceeded, it is characterized in that to continue the operation of the automatic frequency calibration circuit.

그리고, 상기 주파수-디지털 변환부는 상기 전압제어 발진기의 주파수 출력을 피드백 받아 계수하여 디지털 코드로 변환하는 N 카운터, 상기 N 카운터에서 계수된 현재 출력 주파수에 대한 계수값을 저장하는 제 1 D-플립플롭, 상기 카운터에서 계수된 이전 출력 주파수에 대한 계수값을 저장하는 제 2 D-플립플롭 및 상기 제 1 D-플립플롭에 저장된 현재 출력 주파수에 대한 계수값에서 제 2 D-플립플롭에 저장된 이전 출력 주파수에 대한 계수값을 빼는 감산부를 포함하는 것을 특징으로 한다. The frequency-to-digital converter receives an N counter for receiving the frequency output of the voltage-controlled oscillator and counting the feedback, and converts it into a digital code. A second D flip-flop storing the count value for the previous output frequency counted in the counter and a previous output stored in the second D flip-flop at the count value for the current output frequency stored in the first D flip-flop And a subtraction unit for subtracting a coefficient value with respect to frequency.

여기서, 상기 주파수-디지털 변환부의 제 1 D-플립플롭과 제 2 D-플립플롭은 외부로부터 기준 주파수를 입력받아 클럭신호로 사용하고, 상기 N 카운터는 외부로부터 정수 N 값을 입력받아 N 까지 카운트하는 것을 특징으로 한다. Here, the first D-flip flop and the second D-flip flop of the frequency-digital converter are used as clock signals by receiving a reference frequency from the outside, and the N counter receives an integer N value from the outside and counts up to N. Characterized in that.

본 발명의 다른 실시예에 따른 주파수 합성장치는 전압제어 발진기의 출력 주파수를 조절하는 커패시터 뱅크 어레이, 상기 전압제어 발진기의 출력주파수를 피드백 받아, 목표 채널 주파수에 가까운 주파수를 찾을 수 있도록 커패시터 뱅크 어레이 코드값을 상기 커패시터 뱅크 어레이로 출력하는 자동 주파수 교정회로를 포함하는 것을 특징으로 한다. According to another embodiment of the present invention, a frequency synthesizer includes a capacitor bank array for adjusting an output frequency of a voltage controlled oscillator and a capacitor bank array code for receiving a feedback of an output frequency of the voltage controlled oscillator to find a frequency close to a target channel frequency. And an automatic frequency calibration circuit for outputting the value to the capacitor bank array.

여기서, 상기 주파수 합성장치는 상기 전압제어 발진기의 입력단을 위상동기루프 방식으로 연결하거나 기준전압으로 연결하는 스위치부를 더 포함하는 것을 특징으로 한다. Here, the frequency synthesizing apparatus further comprises a switch unit for connecting the input terminal of the voltage controlled oscillator in a phase synchronous loop scheme or a reference voltage.

또한, 상기 자동 주파수 교정회로는 상기 전압제어 발진기의 출력 주파수를 피드백 받아 계수하되, 이전에 피드백 받은 출력 주파수에 대한 계수값과 현재 피드백 받은 출력 주파수에 대한 계수값의 차이값을 디지털 코드로 변환하는 주파수-디지털 변환부 및 상기 주파수-디지털 변환부에서 변환된 디지털 코드값을 누산하고, 상기 누산된 디지털 코드값이 포함된 커패시터 뱅크 어레이 코드값을 출력하는 디지털 누산부를 포함하는 것을 특징으로 한다. In addition, the automatic frequency calibration circuit receives the output frequency of the voltage controlled oscillator and counts the feedback, but converts the difference value between the coefficient value for the output frequency and the feedback frequency previously fed back to the digital code. And a digital accumulator for accumulating the digital code value converted by the frequency-digital converter and the capacitor bank array code value including the accumulated digital code value.

그리고, 상기 자동 주파수 교정회로는 상기 주파수-디지털 변환부에서의 차이값이 미리 설정된 값을 초과하면, 상기 스위치부를 통해 상기 위상동기루프 방식의 연결을 오프하고 상기 전압제어 발진기의 입력단으로 기준전압이 공급되도록 연결하여, 상기 디지털 누산부에서 출력되는 커패시터 뱅크 어레이 코드값이 상기 커패시터 뱅크 어레이로 입력되도록 제어하고, 상기 차이값이 미리 설정된 값 이하이면, 상기 스위치부에서 상기 기준전압의 연결을 오프하고, 상기 전압제어 발진기의 입력단을 위상동기루프 방식으로 연결하도록 제어하는 컨트롤러를 더 포함하는 것을 특징으로 한다. When the difference value in the frequency-to-digital converter exceeds a preset value, the automatic frequency calibration circuit turns off the phase-locked loop connection through the switch unit and applies a reference voltage to the input terminal of the voltage controlled oscillator. By connecting to supply the capacitor bank array code value outputted from the digital accumulator and inputting the capacitor bank array to the capacitor bank array, and if the difference is less than or equal to a preset value, disconnects the reference voltage from the switch unit. And a controller for controlling the input terminal of the voltage controlled oscillator to be connected in a phase locked loop manner.

한편, 상기 자동 주파수 교정회로는 상기 디지털 누산부로 입력되는 디지털 코드의 이득값을 증감시키는 제 1 이득부를 더 포함하고, 상기 컨트롤러는 상기 제 1 이득부를 제어하여 이득값을 조절하는 것을 특징으로 한다. The automatic frequency calibration circuit may further include a first gain unit configured to increase or decrease a gain value of the digital code input to the digital accumulator, and the controller may control the first gain unit to adjust the gain value.

이에 더해, 상기 자동 주파수 교정회로는 상기 디지털 누산부로 입력되는 디지털 코드의 이득값을 증감시키는 제 2 이득부를 더 포함하고, 상기 컨트롤러는 상기 제 2 이득부를 제어하여 이득값을 조절하는 것을 특징으로 한다. In addition, the automatic frequency calibration circuit further includes a second gain unit for increasing or decreasing the gain value of the digital code input to the digital accumulator, and the controller controls the second gain unit to adjust the gain value. .

여기서, 상기 주파수-디지털 변환부는 상기 전압제어 발진기의 주파수 출력을 피드백 받아 계수하여 디지털 코드로 변환하는 N 카운터, 상기 N 카운터에서 계수된 현재 출력 주파수에 대한 계수값을 저장하는 제 1 D-플립플롭, 상기 카운터에서 계수된 이전 출력 주파수에 대한 계수값을 저장하는 제 2 D-플립플롭 및 상기 제 1 D-플립플롭에 저장된 현재 출력 주파수에 대한 계수값에서 제 2 D-플립플롭에 저장된 이전 출력 주파수에 대한 계수값을 빼는 감산부를 포함하는 것을 특징으로 한다.
Here, the frequency-to-digital converter receives an N counter that receives and counts the frequency output of the voltage controlled oscillator and converts it into a digital code, and a first D flip-flop that stores a coefficient value for the current output frequency counted by the N counter. A second D flip-flop storing the count value for the previous output frequency counted in the counter and a previous output stored in the second D flip-flop at the count value for the current output frequency stored in the first D flip-flop And a subtraction unit for subtracting a coefficient value with respect to frequency.

이것에 의해, 본 발명에 따른 자동 주파수 교정회로는 전압제어 발진기의 출력 주파수를 피드백 받아 계수하되, 이전 출력주파수 값과 현재 출력주파수 값의 차이값을 계수하고, 이 차이값을 디지털 코드로 변환하여 누산하는 간단한 구조로 회로의 면적을 줄이고, 동시에 정확하고 빠르게 목표로 하는 주파수를 찾을 수 있어, 고성능을 필요로 하는 통신용 집적회로 등에 적용할 수 있는 효과가 있다. As a result, the automatic frequency calibration circuit according to the present invention counts the output frequency of the voltage-controlled oscillator by feedback, counts the difference between the previous output frequency value and the current output frequency value, and converts the difference value into a digital code. Accumulating a simple structure reduces the area of the circuit, and at the same time can accurately and quickly find the target frequency, it can be applied to the integrated circuit for communication that requires high performance.

또한, 본 발명에 따른 자동 주파수 교정회로를 이용한 주파수 합성장치는 전압 제어 발진기의 출력 주파수를 직접 피드백 받아 목표 채널 주파수에 가까운 주파수를 빠르게 찾을 수 있는 효과가 있다.
In addition, the frequency synthesizing apparatus using the automatic frequency calibration circuit according to the present invention has an effect of quickly finding a frequency close to the target channel frequency by directly receiving the output frequency of the voltage controlled oscillator.

도 1은 종래의 자동 주파수 교정회로를 나타낸 개략적인 구성도
도 2은 종래의 다른 자동 주파수 교정회로를 나타낸 개략적인 구성도
도 3은 본 발명의 일 실시예에 따른 자동 주파수 교정회로를 개략적으로 나타낸 블럭도
도 4는 본 발명의 일 실시예에 따른 자동 주파수 교정회로를 나타낸 구성도
도 5는 도 4의 자동 주파수 교정회로의 주파수-디지털 변환부를 나타낸 구성도
도 6은 본 발명의 다른 실시예에 따른 자동 주파수 교정회로를 이용한 주파수 합성장치를 나타낸 구성도1 is a schematic configuration diagram showing a conventional automatic frequency calibration circuit
Figure 2 is a schematic diagram showing another conventional automatic frequency calibration circuit
3 is a block diagram schematically illustrating an automatic frequency calibration circuit according to an embodiment of the present invention.
Figure 4 is a block diagram showing an automatic frequency calibration circuit according to an embodiment of the present invention
5 is a block diagram illustrating a frequency-digital converter of the automatic frequency calibration circuit of FIG.
6 is a block diagram showing a frequency synthesizing apparatus using an automatic frequency correction circuit according to another embodiment of the present invention.

이하, 본 발명의 바람직한 일 실시예를 도면을 참조하여 상세하게 설명하기로 한다.Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the drawings.

도 3은 본 발명의 일 실시예에 따른 자동 주파수 교정회로를 나타낸 개략적인 블럭도이고, 도 4는 본 발명의 일 실시예에 따른 자동 주파수 교정회로를 나타낸 구성도이다. 3 is a schematic block diagram illustrating an automatic frequency calibration circuit according to an embodiment of the present invention, and FIG. 4 is a block diagram illustrating an automatic frequency calibration circuit according to an embodiment of the present invention.

도시된 바와 같이, 본 발명의 일 실시예에 따른 자동 주파수 교정회로는는 주파수-디지털 변환부(10), 디지털 누산부(20), 컨트롤러(30), 제 1 이득부(40) 및 제 2 이득부(50)를 포함한다. As shown, the automatic frequency calibration circuit according to an embodiment of the present invention is a frequency-to-digital converter 10, digital accumulator 20, controller 30, the first gain unit 40 and the second gain A portion 50 is included.

먼저, 자동 주파수 교정회로는 전압제어 발진기(VCO)의 커패시터 뱅크 어레이(Capacitor Bank Array)를 조절하며, 이를 위해, 출력 주파수를 피드백 받아 목표 채널 주파수에 가까운 주파수를 찾을 수 있도록 조절값을 출력한다. First, the automatic frequency calibration circuit adjusts a capacitor bank array of a voltage controlled oscillator (VCO). To this end, an automatic frequency correction circuit outputs an adjustment value so as to find a frequency close to a target channel frequency by receiving an output frequency.

주파수-디지털 변환부(10)는 출력 주파수를 피드백 받아 계수하되, 이전에 피드백 받은 출력 주파수에 대한 계수값과 현재 피드백 받은 출력 주파수에 대한 계수값의 차이값을 디지털 코드로 변환한다.The frequency-digital converter 10 receives the output frequency and counts the feedback, but converts the difference between the count value of the previously fed back output frequency and the count value of the currently fed back output frequency into a digital code.

디지털 누산부(20)는 주파수-디지털 변환부(10)에서 변환된 디지털 코드값을 누산하고, 누산된 디지털 코드값이 포함된 조절값을 출력한다. The digital accumulator 20 accumulates the digital code value converted by the frequency-digital converter 10 and outputs an adjustment value including the accumulated digital code value.

한편, 제 1 이득부(40)는 디지털 누산부(20)로 입력되는 디지털 코드의 이득값을 증감시키고, 제 2 이득부(50)는 디지털 누산부(20)에서 출력되는 조절값의 이득값을 증감시킨다. 또한, 컨트롤러(30)는 제 1 이득부(40) 및 제 2 이득부(50)를 제어하여 이득값을 조절한다. On the other hand, the first gain unit 40 increases or decreases the gain value of the digital code input to the digital accumulator 20, and the second gain unit 50 gains the gain value of the adjustment value output from the digital accumulator 20. Increase or decrease. In addition, the controller 30 controls the first gain unit 40 and the second gain unit 50 to adjust the gain value.

즉, 자동 주파수 교정회로는 폐 루프이기 때문에, 회로가 불안정한 문제가 있다. 따라서, 회로의 안정도를 위해 디지털 변환부(10)에서 출력되는 디지털 코드값에 적절한 이득값을 주어야 하며, 컨트롤러(30)는 제 1 이득부(40) 또는 제 2 이득부(50)에 미리 설정된 이득값을 부과함으로써 회로의 안정도를 향상시킬 수 있다.That is, since the automatic frequency correction circuit is a closed loop, there is a problem that the circuit is unstable. Therefore, in order to stabilize the circuit, an appropriate gain value should be given to the digital code value output from the digital converter 10, and the controller 30 may be set in advance in the first gain unit 40 or the second gain unit 50. By imposing a gain value, the stability of the circuit can be improved.

그리고, 컨트롤러(30)는 주파수-디지털 변환부(10)에서 변환된 디지털 코드값을 입력받아, 상기 디지털 코드값이 미리 설정된 값 이하이면 자동 주파수 교정회로의 동작을 완료하고, 상기 디지털 코드값이 미리 설정된 값을 초과하면 자동 주파수 교정회로의 동작을 계속 수행한다. The controller 30 receives the digital code value converted by the frequency-digital converter 10 and completes the operation of the automatic frequency calibration circuit when the digital code value is less than or equal to a preset value. If the preset value is exceeded, the operation of the automatic frequency calibration circuit is continued.

이에 따라, 본 발명에 따른 자동 주파수 교정회로는 전압제어 발진기(VCO)의 출력 주파수를 피드백 받아, 목표 주파수에 근접한 주파수를 찾을 수 있도록 조절값을 커패시터 뱅크 어레이로 출력한다. 즉, 주파수-디지털 변환부(10)로 입력되는 출력 주파수를 디지털 값으로 변환하고, 변환된 디지털 코드 값을 누산한다. 이때, 디지털 누산부(20)는 입력받은 디지털 코드값을 저장하며, 누산된 디지털 코드값을 커패시터 뱅크 어레이 코드로 변환하여 커패시터 뱅크 어레이로 출력한다. Accordingly, the automatic frequency calibration circuit according to the present invention receives the output frequency of the voltage controlled oscillator (VCO) and outputs an adjustment value to the capacitor bank array so that a frequency close to the target frequency can be found. That is, the output frequency input to the frequency-digital converter 10 is converted into a digital value, and the converted digital code value is accumulated. At this time, the digital accumulator 20 stores the input digital code value, converts the accumulated digital code value into a capacitor bank array code, and outputs the digital code value to the capacitor bank array.

커패시터 뱅크 어레이는 입력받은 커패시터 뱅크 어레이 코드에 따라 전압제어 발진기의 출력 주파수를 조정하고, 출력 주파수를 다시 주파수-디지털 변환부(10)로 피드백한다. 그러면, 주파수-디지털 변환부(10)로 입력된 출력 주파수의 값이 달라지고 계수값이 달라진다. 따라서, 주파수-디지털 변환부(10)에서 이전 계수된 출력 주파수에 대한 계수값과 현재 계수된 출력 주파수에 대한 계수값의 차이를 디지털 코드로 변환하고, 이 차이값을 디지털 누산부(20)에서 누산한다. 계수값의 차이가 미리 설정된 값 이하가 될 때까지 상술한 과정을 반복하며, 계수값의 차이가 없으면, 커패시터 뱅크 어레이의 스위치 값이 더 이상 변화지 않고 고정됨으로써, 자동 주파수 교정회로의 동작이 완료된다. The capacitor bank array adjusts the output frequency of the voltage controlled oscillator according to the input capacitor bank array code, and feeds the output frequency back to the frequency-digital converter 10. Then, the value of the output frequency input to the frequency-digital converter 10 changes and the coefficient value changes. Accordingly, the frequency-digital converter 10 converts the difference between the coefficient value for the previously counted output frequency and the coefficient value for the current counted output frequency into a digital code, and converts the difference value in the digital accumulator 20. Accumulate. The above process is repeated until the difference between the coefficients is equal to or less than the preset value, and if there is no difference between the coefficients, the switch value of the capacitor bank array is fixed without changing any more, thereby completing the operation of the automatic frequency calibration circuit. do.

이러한 과정을 통해 자동 주파수 교정회로는 목표 주파수에 근접한 출력 주파수를 얻을 수 있으며, 정밀한 출력 주파수는 종래의 위상동기루프 방식(PLL)으로 얻을 수 있다. Through this process, the automatic frequency calibration circuit can obtain an output frequency close to the target frequency, and the precise output frequency can be obtained by a conventional phase locked loop method (PLL).

도 5는 본 발명의 일 실시예에 따른 자동 주파수 변환부(10)를 개략적으로 나타낸 구성도이다. 5 is a configuration diagram schematically showing the automatic frequency converter 10 according to an embodiment of the present invention.

도시된 바와 같이, 주파수-디지털 변환부(10)는 N 카운터(14), 제 1 D-플립플롭(11), 제 2 D-플립플롭(12) 및 감산부(13)를 포함한다.As shown, the frequency-to-digital converter 10 includes an N counter 14, a first D flip-flop 11, a second D flip-flop 12, and a subtractor 13.

N 카운터(14)는 전압제어 발진기(VCO)의 주파수 출력을 피드백 받아 계수하여 디지털 코드로 변환한다. The N counter 14 receives and counts the frequency output of the voltage controlled oscillator VCO and converts it into a digital code.

제 1 D-플립플롭(11)은 N 카운터(14)에서 계수된 현재 출력 주파수에 대한 계수값을 저장한다. The first D flip-flop 11 stores the count value for the current output frequency counted by the N counter 14.

제 2 D-플립플롭(12)은 N 카운터(14)에서 계수된 이전 출력 주파수에 대한 계수값을 저장한다. The second D flip-flop 12 stores the count value for the previous output frequency counted by the N counter 14.

감산부(13)는 제 1 D-플립플롭(11)에 저장된 현재 출력 주파수에 대한 계수값에서 제 2 D-플립플롭(12)에 저장된 이전 출력 주파수에 대한 계수값을 뺀다. The subtractor 13 subtracts the coefficient value for the previous output frequency stored in the second D-flip flop 12 from the coefficient value for the current output frequency stored in the first D-flop flop 11.

여기서, 주파수-디지털 변환부(10)의 제 1 D-플립플롭(11)과 제 2 D-플립플롭(12)은 외부로부터 기준 주파수(Fref)를 입력받아 클럭신호로 사용하고, 상기 N 카운터는 외부로부터 정수 N 값을 입력받아 N 까지 카운트한다.
Here, the first D flip-flop 11 and the second D flip-flop 12 of the frequency-to-digital converter 10 receive a reference frequency (Fref) from the outside to use as a clock signal, and the N counter Receives an integer N value from the outside and counts up to N.

도 6은 본 발명의 다른 실시예에 따른 주파수 합성장치를 나타낸 구성도이다. 6 is a block diagram showing a frequency synthesizing apparatus according to another embodiment of the present invention.

도시된 바와 같이, 주파수 합성장치는 위상동기루프방식(PLL:Phase Locked Loop)으로써, 자동 주파수 교정회로(100), 전압제어 발진기(200, VCO:Voltage Controlled Oscillator), 커패시터 뱅크 어레이(300, Capacitor Bank Array), 스위치부(400), 위상/주파수 검출부(500), 루프필터(600), 분주기(700) 및 시그마 델타 모듈레이터(Sigma Delta Modulator)를 포함한다. As shown, the frequency synthesizer is a phase locked loop (PLL), automatic frequency correction circuit 100, voltage controlled oscillator (200, VCO: Voltage Controlled Oscillator), capacitor bank array 300, Capacitor A bank array, a switch unit 400, a phase / frequency detector 500, a loop filter 600, a divider 700, and a sigma delta modulator.

커패시터 뱅크 어레이(300)는 전압제어 발진기(200)의 출력 주파수를 조절한다. 그리고, 전압제어 발진기(200)는 소정 주파수의 출력 주파수 신호를 출력한다. The capacitor bank array 300 adjusts the output frequency of the voltage controlled oscillator 200. The voltage controlled oscillator 200 outputs an output frequency signal of a predetermined frequency.

또한, 분주기(700)는 출력 주파수 신호를 소정 배율만큼 분주한 신호를 출력한다. 여기서, 분주기(700)는 분수분주비로 출력 주파수 신호를 분주한다. 한편, 정수분주형 주파수 합성기의 경우 분주기(700)가 정수비로 분주할 수 있는데, 이 경우에도 본 발명의 범주에 포함될 수 있다. In addition, the divider 700 outputs a signal obtained by dividing the output frequency signal by a predetermined magnification. Here, the divider 700 divides the output frequency signal by the fractional division ratio. On the other hand, in the case of the frequency division type frequency synthesizer, the divider 700 may be divided by an integer ratio, which may be included in the scope of the present invention.

한편, 위상/주파수 검출부(500)는 분주 신호와 외부에서 생성된 기준 주파수의 위상 및 주파수를 비교하여 이 차이에 상응하는 펄스를 출력한다. 그리고, 루프필터(600)는 위상/주파수 검출부(500)에서 출력되는 펄스 신호를 필터링한다. 또한, 시그마 델타 모듈레이터(800, Sigma Delta Modulator)는 정수값 N 및 분수값 k 를 랜덤하게 생성한다. Meanwhile, the phase / frequency detector 500 compares the phase and frequency of the divided signal with an externally generated reference frequency and outputs a pulse corresponding to the difference. The loop filter 600 filters the pulse signal output from the phase / frequency detector 500. In addition, the Sigma Delta Modulator 800 randomly generates an integer value N and a fraction value k.

이와 같이, 위상/주파수 검출부(500), 루프필터(600), 전압제어 발진기(200), 분주기(700)로 이루어진 루프를 위상동기루프(PLL)라 한다. 따라서, 위상동기루프(PLL) 방식에서 위상/주파수 검출부(500)로 입력된 분주된 주파수(Fdiv)와 기준 주파수(Fref)의 주파수 위상을 검출하고, 루프필터(600)를 거쳐 전압제어 발진기(200)로 입력되는 루프를 구성한다. 이러한 위상동기루프 방식은 이미 공지된 기술로써 보다 자세한 설명은 생략한다. As such, a loop composed of the phase / frequency detector 500, the loop filter 600, the voltage controlled oscillator 200, and the divider 700 is called a phase locked loop (PLL). Accordingly, the frequency phase of the divided frequency Fdiv and the reference frequency Fref input to the phase / frequency detector 500 in the phase-locked loop (PLL) method is detected, and the voltage controlled oscillator ( 200 to configure a loop input. This phase-locked loop method is a well-known technique and a detailed description thereof will be omitted.

자동 주파수 교정회로(100)는 전압제어 발진기(200)의 출력주파수를 피드백 받아, 목표 채널 주파수에 가까운 주파수를 찾을 수 있도록 커패시터 뱅크 어레이 코드값을 상기 커패시터 뱅크 어레이(300)로 출력한다. The automatic frequency calibration circuit 100 receives the output frequency of the voltage controlled oscillator 200 and outputs a capacitor bank array code value to the capacitor bank array 300 so as to find a frequency close to the target channel frequency.

스위치부(400)는 전압제어 발진기(200)의 입력단을 위상동기루프 방식으로 연결하거나 기준전압으로 연결한다. The switch unit 400 connects the input terminal of the voltage controlled oscillator 200 in a phase locked loop method or a reference voltage.

여기서, 자동 주파수 교정회로(100)는 주파수-디지털 변환부(10), 디지털 누산부(20), 컨트롤러(30), 제 1 이득부(40) 및 제 2 이득부(50)를 포함한다. Here, the automatic frequency calibration circuit 100 includes a frequency-digital converter 10, a digital accumulator 20, a controller 30, a first gain unit 40, and a second gain unit 50.

주파수-디지털 변환부(10)는 전압제어 발진기(200)의 출력 주파수를 피드백 받아 계수하되, 이전에 피드백 받은 출력 주파수에 대한 계수값과 현재 피드백 받은 출력 주파수에 대한 계수값의 차이값을 디지털 코드로 변환한다. The frequency-to-digital converter 10 receives the output frequency of the voltage controlled oscillator 200 and counts the feedback, but digitally codes the difference between the count value for the previously fed back output frequency and the count value for the currently fed back output frequency. Convert to

디지털 누산부(20)는 주파수-디지털 변환부(10)에서 변환된 디지털 코드값을 누산하고, 상기 누산된 디지털 코드값이 포함된 커패시터 뱅크 어레이 코드값을 출력한다. The digital accumulator 20 accumulates the digital code value converted by the frequency-digital converter 10 and outputs a capacitor bank array code value including the accumulated digital code value.

컨트롤러(30)는 상술한 이전에 피드백 받은 출력 주파수에 대한 계수값과 현재 피드백 받은 출력 주파수에 대한 계수값의 차이값이 미리 설정된 값을 초과하면, 스위치부(400)를 통해 상기 위상동기루프 방식의 연결을 오프(Off)하고 전압제어 발진기(20)의 입력단으로 기준전압(Vref)이 공급되도록 연결하여, 디지털 누산부(20)에서 출력되는 커패시터 뱅크 어레이 코드값이 커패시터 뱅크 어레이(300)로 입력되도록 제어한다. When the difference value between the count value for the previously fed back output frequency and the count value for the currently fed back output frequency exceeds a preset value, the controller 30 performs the phase-locked loop scheme through the switch unit 400. Of the capacitor bank array code value output from the digital accumulator 20 is connected to the capacitor bank array 300 by turning off the connection and connecting the reference voltage Vref to the input terminal of the voltage controlled oscillator 20. Control to be input.

만약, 이전에 피드백 받은 출력 주파수에 대한 계수값과 현재 피드백 받은 출력 주파수에 대한 계수값의 차이값이 미리 설정된 값 이하이면, 스위치부(400)에서 기준전압(Vref)의 연결을 오프하고, 전압제어 발진기(200)의 입력단을 위상동기루프 방식으로 연결하도록 제어한다. If the difference between the count value for the output frequency that has been previously fed back and the count value for the output frequency that is currently fed back is less than or equal to a preset value, the switch unit 400 turns off the connection of the reference voltage Vref, and The input terminal of the control oscillator 200 is controlled to be connected in a phase locked loop method.

제 1 이득부(40)는 디지털 누산부(20)로 입력되는 디지털 코드의 이득값을 증감시킨다. 또한, 제 2 이득부(50)는 디지털 누산부(20)로 입력되는 디지털 코드의 이득값을 증감시킨다. 그리고, 컨트롤러(30)는 제 1 이득부(40) 및 제 2 이득부(50)를 제어하여 이득값을 조절한다. The first gain unit 40 increases or decreases the gain value of the digital code input to the digital accumulator 20. In addition, the second gain unit 50 increases or decreases the gain value of the digital code input to the digital accumulation unit 20. The controller 30 controls the first gain unit 40 and the second gain unit 50 to adjust the gain value.

이것에 의해, 커패시터 뱅크 어레이(300)는 입력받은 커패시터 뱅크 코드값에 따라 스위치 값이 설정되어, 전압제어 발진기(200)에서 출력되는 출력주파수가 변화게 된다. 즉, 자동 주파수 교정회로(100)를 이용하여 전압제어 발진기(200)에서 출력되는 출력 주파수를 직접 피드백 받아 교정함으로써 목표로 하는 주파수를 찾을 수 있다. As a result, the switch value of the capacitor bank array 300 is set according to the input capacitor bank code value, and the output frequency output from the voltage controlled oscillator 200 is changed. That is, the target frequency may be found by directly receiving and correcting an output frequency output from the voltage controlled oscillator 200 using the automatic frequency calibration circuit 100.

또한, 자동 주파수 교정회로(100)의 현재 입력받은 출력 주파수에 대한 계수값과 이전에 입력받은 출력 주파수에 대한 계수값의 차이값을 컨트롤러(30)가 체크함으로써, 차이값이 미리 설정된 값을 초과하면, 스위치부(400)를 통해 상기 위상동기루프 방식의 연결을 오프(Off)하고 전압제어 발진기(20)의 입력단으로 기준전압(Vref)이 공급되도록 연결하여, 디지털 누산부(20)에서 출력되는 커패시터 뱅크 어레이 코드값이 커패시터 뱅크 어레이(300)로 입력되도록 제어함으로써, 전압제어 발진기(200)의 출력 주파수가 목표 주파수에 근접하게 빠르게 조정할 수 있고, 이에 따라 회로의 로킹타임을 줄일 수 있다. In addition, the controller 30 checks the difference between the count value for the currently inputted output frequency of the automatic frequency calibration circuit 100 and the counter value for the previously inputted output frequency, whereby the difference value exceeds a preset value. In this case, the phase synchronization loop type connection is turned off through the switch unit 400 and the reference voltage Vref is supplied to the input terminal of the voltage controlled oscillator 20 to be output from the digital accumulator 20. By controlling the capacitor bank array code value to be input to the capacitor bank array 300, the output frequency of the voltage controlled oscillator 200 can be quickly adjusted to be close to the target frequency, thereby reducing the locking time of the circuit.

이후, 차이값이 미리 설정된 값 이하이면, 스위치부(400)에서 기준전압(Vref)의 연결을 오프하고, 전압제어 발진기(200)의 입력단을 위상동기루프 방식으로 연결하도록 제어함으로써, 종래의 위상동기루프 방식을 통해 전압제어 발진기(200)의 출력 주파수를 정확하게 조정할 수 있다. Thereafter, when the difference is less than or equal to a preset value, the switch unit 400 turns off the connection of the reference voltage Vref and controls the input terminal of the voltage controlled oscillator 200 to be connected in a phase-locked loop manner, thereby providing a conventional phase. Through the synchronous loop method, the output frequency of the voltage controlled oscillator 200 can be accurately adjusted.

이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되는 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the invention as defined by the appended claims. It will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the present invention.

10: 주파수-디지털 변환부 20: 디지털 누산부
30: 컨트롤러 40: 제 1 이득부
50: 제 2 이득부
100: 자동 주파수 교정회로 200: 전압제어 발진기
300: 커패시터 뱅크 어레이 400: 스위치부
500: 위상/주파수 검출부 600:루프필터
700: 분주기 800:시그마 델타 모듈레이터10: frequency-digital converter 20: digital accumulator
30: controller 40: first gain portion
50: second gain portion
100: automatic frequency correction circuit 200: voltage controlled oscillator
300: capacitor bank array 400: switch unit
500: phase / frequency detector 600: loop filter
700: divider 800: sigma delta modulator

Claims (13)

출력 주파수를 피드백 받아 목표 채널 주파수에 가까운 주파수를 찾을 수 있도록 조절값을 출력하는 자동 주파수 교정회로에 있어서,
상기 출력 주파수를 피드백 받아 계수하되, 이전에 피드백 받은 출력 주파수에 대한 계수값과 현재 피드백 받은 출력 주파수에 대한 계수값의 차이값을 디지털 코드로 변환하는 주파수-디지털 변환부 및
상기 주파수-디지털 변환부에서 변환된 디지털 코드값을 누산하고, 상기 누산된 디지털 코드값이 포함된 조절값을 출력하는 디지털 누산부를 포함하는 것을 특징으로 하는 자동 주파수 교정회로.
In the automatic frequency correction circuit for outputting the adjustment value to find the frequency close to the target channel frequency by receiving the output frequency feedback,
A frequency-to-digital converter for receiving the output frequency and counting the feedback frequency, and converting a difference value between the count value of the previously fed back output frequency and the count value of the currently fed back output frequency into a digital code;
And a digital accumulator for accumulating the digital code value converted by the frequency-digital converter and outputting a control value including the accumulated digital code value.
제 1 항에 있어서, 상기 자동 주파수 교정회로는,
상기 디지털 누산부로 입력되는 디지털 코드의 이득값을 증감시키는 제 1 이득부 및
상기 제 1 이득부를 제어하여 이득값을 조절하는 컨트롤러를 더 포함하는 것을 특징으로 하는 자동 주파수 교정회로.
The method of claim 1, wherein the automatic frequency calibration circuit,
A first gain unit for increasing or decreasing a gain value of the digital code input to the digital accumulator unit;
And a controller for adjusting the gain value by controlling the first gain unit.
제 2 항에 있어서, 상기 자동 주파수 교정회로는,
상기 디지털 누산부에서 출력되는 조절값의 이득값을 증감시키는 제 2 이득부를 더 포함하고,
상기 컨트롤러는 상기 제 2 이득부를 제어하여 이득값을 조절하는 것을 특징으로 하는 자동 주파수 교정회로.
The method of claim 2, wherein the automatic frequency calibration circuit,
A second gain unit which increases or decreases a gain value of the adjustment value output from the digital accumulator unit,
And the controller controls the second gain unit to adjust a gain value.
제 2 항에 있어서, 상기 컨트롤러는,
상기 주파수-디지털 변환부에서 변환된 디지털 코드값을 입력받아, 상기 디지털 코드값이 미리 설정된 값 이하이면 자동 주파수 교정회로의 동작을 완료하고, 상기 디지털 코드값이 미리 설정된 값을 초과하면 자동 주파수 교정회로의 동작을 계속 수행하는 것을 특징으로 하는 자동 주파수 교정회로.
3. The apparatus of claim 2,
The digital code value converted by the frequency-digital converter is input. When the digital code value is less than or equal to a preset value, the operation of the automatic frequency calibration circuit is completed. When the digital code value exceeds the preset value, automatic frequency calibration is performed. Automatic frequency calibration circuit, characterized in that to continue to operate the circuit.
제 1 항에 있어서, 상기 주파수-디지털 변환부는,
상기 출력 주파수를 피드백 받아 계수하여 디지털 코드로 변환하는 N 카운터;
상기 N 카운터에서 계수된 현재 출력 주파수에 대한 계수값을 저장하는 제 1 D-플립플롭;
상기 N 카운터에서 계수된 이전 출력 주파수에 대한 계수값을 저장하는 제 2 D-플립플롭 및
상기 제 1 D-플립플롭에 저장된 현재 출력 주파수에 대한 계수값에서 제 2 D-플립플롭에 저장된 이전 출력 주파수에 대한 계수값을 빼는 감산부를 포함하는 것을 특징으로 하는 자동 주파수 교정회로.
The method of claim 1, wherein the frequency-digital converter,
An N counter which receives the output frequency and counts the feedback and converts the output frequency into a digital code;
A first D-flip-flop that stores a coefficient value for the current output frequency counted by the N counter;
A second D flip-flop that stores a coefficient value for the previous output frequency counted by the N counter;
And a subtraction unit for subtracting the coefficient value for the previous output frequency stored in the second D-flip flop from the coefficient value for the current output frequency stored in the first D-flip flop.
제 5 항에 있어서,
상기 주파수-디지털 변환부의 제 1 D-플립플롭과 제 2 D-플립플롭은 외부로부터 기준 주파수를 입력받아 클럭신호로 사용하고, 상기 N 카운터는 외부로부터 정수 N 값을 입력받아 N 까지 카운트하는 것을 특징으로 하는 자동 주파수 교정회로.
The method of claim 5, wherein
The first D flip-flop and the second D flip-flop of the frequency-to-digital converter receive a reference frequency from the outside and use the clock signal, and the N counter receives an integer N value from the outside and counts up to N. Automatic frequency calibration circuit characterized in that.
전압제어 발진기(VCO:Voltage Controlled Oscillator)의 출력 주파수를 조절하는 커패시터 뱅크 어레이(Capacitor Bank Array);
상기 전압제어 발진기의 출력주파수를 피드백 받아, 목표 채널 주파수에 가까운 주파수를 찾을 수 있도록 커패시터 뱅크 어레이 코드값을 상기 커패시터 뱅크 어레이로 출력하는 자동 주파수 교정회로; 및
상기 전압제어 발진기의 입력단을 위상동기루프 방식으로 연결하거나 기준전압으로 연결하는 스위치부를 포함하되,
상기 자동 주파수 교정회로는 상기 전압제어 발진기의 출력 주파수를 피드백 받아 계수하되, 이전에 피드백 받은 출력 주파수에 대한 계수값과 현재 피드백 받은 출력 주파수에 대한 계수값의 차이값을 디지털 코드로 변환하는 주파수-디지털 변환부 및 상기 주파수-디지털 변환부에서 변환된 디지털 코드값을 누산하고, 상기 누산된 디지털 코드값이 포함된 커패시터 뱅크 어레이 코드값을 출력하는 디지털 누산부를 포함하는 것을 특징으로 하는 주파수 합성장치.
A capacitor bank array for adjusting the output frequency of a voltage controlled oscillator (VCO);
An automatic frequency correction circuit for receiving the output frequency of the voltage controlled oscillator and outputting a capacitor bank array code value to the capacitor bank array so as to find a frequency close to a target channel frequency; And
It includes a switch for connecting the input terminal of the voltage controlled oscillator in a phase-locked loop manner or a reference voltage,
The automatic frequency calibration circuit receives and outputs an output frequency of the voltage controlled oscillator and counts the frequency, and converts the difference value between the coefficient value for the previously fed back output frequency and the coefficient value for the currently fed back output frequency into a digital code. And a digital accumulator for accumulating a digital code value converted by the digital to digital frequency converter and outputting a capacitor bank array code value including the accumulated digital code value.
삭제delete 삭제delete 제 7 항에 있어서, 상기 자동 주파수 교정회로는,
상기 주파수-디지털 변환부에서의 차이값이 미리 설정된 값을 초과하면, 상기 스위치부를 통해 상기 위상동기루프 방식의 연결을 오프(Off)하고 상기 전압제어 발진기의 입력단으로 기준전압이 공급되도록 연결하여, 상기 디지털 누산부에서 출력되는 커패시터 뱅크 어레이 코드값이 상기 커패시터 뱅크 어레이로 입력되도록 제어하고,
상기 차이값이 미리 설정된 값 이하이면, 상기 스위치부에서 상기 기준전압의 연결을 오프하고, 상기 전압제어 발진기의 입력단을 위상동기루프 방식으로 연결하도록 제어하는 컨트롤러를 더 포함하는 것을 특징으로 하는 주파수 합성장치.
The method of claim 7, wherein the automatic frequency calibration circuit,
When the difference value in the frequency-digital converter exceeds a preset value, the phase-locked loop connection is turned off through the switch unit, and a reference voltage is supplied to an input terminal of the voltage controlled oscillator. The capacitor bank array code value output from the digital accumulator is controlled to be input to the capacitor bank array.
If the difference is less than a predetermined value, the switch unit further comprises a controller for controlling the connection of the reference voltage to off, and to connect the input terminal of the voltage controlled oscillator in a phase locked loop method. Device.
제 10 항에 있어서, 상기 자동 주파수 교정회로는,
상기 디지털 누산부로 입력되는 디지털 코드의 이득값을 증감시키는 제 1 이득부를 더 포함하고,
상기 컨트롤러는 상기 제 1 이득부를 제어하여 이득값을 조절하는 것을 특징으로 하는 주파수 합성장치.
The method of claim 10, wherein the automatic frequency calibration circuit,
A first gain unit which increases or decreases a gain value of the digital code input to the digital accumulator unit,
And the controller controls the first gain unit to adjust a gain value.
제 11항에 있어서, 상기 자동 주파수 교정회로는,
상기 디지털 누산부로 입력되는 디지털 코드의 이득값을 증감시키는 제 2 이득부를 더 포함하고,
상기 컨트롤러는 상기 제 2 이득부를 제어하여 이득값을 조절하는 것을 특징으로 하는 주파수 합성장치.
The method of claim 11, wherein the automatic frequency calibration circuit,
A second gain unit which increases or decreases a gain value of the digital code input to the digital accumulator unit,
And the controller controls the second gain unit to adjust a gain value.
제 7 항에 있어서, 상기 주파수-디지털 변환부는,
상기 전압제어 발진기의 주파수 출력을 피드백 받아 계수하여 디지털 코드로 변환하는 N 카운터;
상기 N 카운터에서 계수된 현재 출력 주파수에 대한 계수값을 저장하는 제 1 D-플립플롭;
상기 N 카운터에서 계수된 이전 출력 주파수에 대한 계수값을 저장하는 제 2 D-플립플롭 및
상기 제 1 D-플립플롭에 저장된 현재 출력 주파수에 대한 계수값에서 제 2 D-플립플롭에 저장된 이전 출력 주파수에 대한 계수값을 빼는 감산부를 포함하는 것을 특징으로 하는 주파수 합성장치.
The method of claim 7, wherein the frequency-digital converter,
An N counter which receives feedback of the frequency output of the voltage controlled oscillator and counts and converts the frequency output into a digital code;
A first D-flip-flop that stores a coefficient value for the current output frequency counted by the N counter;
A second D flip-flop that stores a coefficient value for the previous output frequency counted by the N counter;
And a subtractor which subtracts the coefficient value for the previous output frequency stored in the second D-flip flop from the coefficient value for the current output frequency stored in the first D-flip flop.
KR1020120095735A 2012-08-30 2012-08-30 Automatic frequency calibration and frequency synthesizer including the same KR101364843B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120095735A KR101364843B1 (en) 2012-08-30 2012-08-30 Automatic frequency calibration and frequency synthesizer including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120095735A KR101364843B1 (en) 2012-08-30 2012-08-30 Automatic frequency calibration and frequency synthesizer including the same

Publications (1)

Publication Number Publication Date
KR101364843B1 true KR101364843B1 (en) 2014-02-20

Family

ID=50271441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120095735A KR101364843B1 (en) 2012-08-30 2012-08-30 Automatic frequency calibration and frequency synthesizer including the same

Country Status (1)

Country Link
KR (1) KR101364843B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160044656A (en) * 2014-10-15 2016-04-26 중앙대학교 산학협력단 Automatic frequency calibrator using gradually increasing comparison count scheme and Wide-band frequency synthesizer comprising the same
CN113014254A (en) * 2021-03-10 2021-06-22 苏州芯捷联电子有限公司 Phase-locked loop circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080066983A (en) * 2005-11-04 2008-07-17 스카이워크스 솔루션즈, 인코포레이티드 High resolution auto-tuning for a voltage controlled oscillator
KR20100096402A (en) * 2009-02-24 2010-09-02 광운대학교 산학협력단 Automatic frequency calibration apparatus for frequency synthesizer based on phase-locked loop

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080066983A (en) * 2005-11-04 2008-07-17 스카이워크스 솔루션즈, 인코포레이티드 High resolution auto-tuning for a voltage controlled oscillator
KR20100096402A (en) * 2009-02-24 2010-09-02 광운대학교 산학협력단 Automatic frequency calibration apparatus for frequency synthesizer based on phase-locked loop

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160044656A (en) * 2014-10-15 2016-04-26 중앙대학교 산학협력단 Automatic frequency calibrator using gradually increasing comparison count scheme and Wide-band frequency synthesizer comprising the same
KR101655544B1 (en) 2014-10-15 2016-09-08 중앙대학교 산학협력단 Automatic frequency calibrator using gradually increasing comparison count scheme and Wide-band frequency synthesizer comprising the same
CN113014254A (en) * 2021-03-10 2021-06-22 苏州芯捷联电子有限公司 Phase-locked loop circuit
CN113014254B (en) * 2021-03-10 2023-12-05 苏州芯捷联电子有限公司 Phase-locked loop circuit

Similar Documents

Publication Publication Date Title
KR100682279B1 (en) Adaptive frequency calibration apparatus of frequency synthesizer
US8531245B2 (en) Temperature compensation in a PLL
US7579886B2 (en) Phase locked loop with adaptive phase error compensation
US8487707B2 (en) Frequency synthesizer
US8412120B2 (en) Phase-locked circuit and radio communicating device
JP4629310B2 (en) Phase synchronization circuit
WO2019125300A1 (en) Digital-to-time converter (dtc) assisted all digital phase locked loop (adpll) circuit
US7884657B2 (en) Oscillation frequency control circuit
EP2066035B1 (en) Oscillation frequency control circuit
KR101025522B1 (en) Oscillation frequency control circuit
KR20170106495A (en) Phase Locked Loop (PLL) Architecture
US7558358B1 (en) Method and apparatus for generating a clock signal according to an ideal frequency ratio
EP2797235B1 (en) Phase-locked loop device with managed transition to random noise operation mode
US7724093B2 (en) Phase locked loop with two-step control
JP5367075B2 (en) PLL frequency synthesizer
US20170264333A1 (en) Semiconductor integrated circuit device and wireless communication apparatus
KR101364843B1 (en) Automatic frequency calibration and frequency synthesizer including the same
WO2019178176A1 (en) Three loop phase-locked loop
US7394322B2 (en) Phase locked loop
US20150130544A1 (en) Method and apparatus to calibrate frequency synthesizer
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
KR100918860B1 (en) Frequency synthesizer having loop filter compensation circuit
JP2018504819A (en) Frequency divider
JP3854908B2 (en) Digital VCO and PLL circuit using the digital VCO
JP2007295027A (en) Spread spectrum clock generator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 7