KR101362713B1 - Semiconductor device package - Google Patents

Semiconductor device package Download PDF

Info

Publication number
KR101362713B1
KR101362713B1 KR1020120055792A KR20120055792A KR101362713B1 KR 101362713 B1 KR101362713 B1 KR 101362713B1 KR 1020120055792 A KR1020120055792 A KR 1020120055792A KR 20120055792 A KR20120055792 A KR 20120055792A KR 101362713 B1 KR101362713 B1 KR 101362713B1
Authority
KR
South Korea
Prior art keywords
bonding
circuit board
laminated
ball
laminated bonding
Prior art date
Application number
KR1020120055792A
Other languages
Korean (ko)
Other versions
KR20130131879A (en
Inventor
이용석
문구
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020120055792A priority Critical patent/KR101362713B1/en
Publication of KR20130131879A publication Critical patent/KR20130131879A/en
Application granted granted Critical
Publication of KR101362713B1 publication Critical patent/KR101362713B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 패키지는 적어도 2개의 본딩 패드가 구비되는 제1 회로 기판과, 리드 패드가 구비되는 제2 회로 기판과, 상기 적어도 2개의 본딩 패드 상부 각각에 일대일로 대응되도록 구비되는 적어도 2개의 제1 적층 본딩볼과, 상기 적어도 2개의 제1 적층 본딩볼을 전기적으로 연결하도록 구비되는 제1 와이어와, 상기 적어도 2개의 제1 적층 본딩볼 중에서 어느 하나의 제1 적층 본딩볼 상부에 구비되는 제2 적층 본딩볼, 및 상기 제2 적층 본딩볼과 상기 리드 패드를 연결하도록 구비되는 제2 와이어를 포함할 수 있다.The semiconductor package includes a first circuit board having at least two bonding pads, a second circuit board having a lead pad, and at least two first stack bondings that are provided in a one-to-one correspondence to each of the at least two bonding pads. A first wire provided to electrically connect the ball, the at least two first laminated bonding balls, and a second laminated bonding provided on an upper portion of any one of the at least two first laminated bonding balls. Ball and a second wire provided to connect the second laminated bonding ball and the lead pad.

Description

반도체 패키지{Semiconductor device package}Semiconductor package {Semiconductor device package}

본 발명은 반도체 패키지에 관한 것으로써, 보다 상세하게는 서로 전기적으로 연결되는 패드를 구비하는 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package having pads electrically connected to each other.

일반적으로, 반도체 패키지는 반도체 칩 등과 같은 회로 기판들을 수평 또는 수직으로 실장하는 구조를 갖는다. 아울러, 반도체 패키지는 수평 또는 수직으로 실장되는 회로 기판들을 전기적으로 연결하는 구조를 갖는다.In general, a semiconductor package has a structure in which circuit boards such as semiconductor chips are mounted horizontally or vertically. In addition, the semiconductor package has a structure for electrically connecting circuit boards mounted horizontally or vertically.

도 1은 종래의 반도체 패키지에서 회로 기판들 사이를 전기적으로 연결하는 구조를 나타내는 개략적인 도면이다.1 is a schematic diagram illustrating a structure for electrically connecting circuit boards in a conventional semiconductor package.

도 1을 참조하면, 반도체 패키지(100)는 적층형으로써 제1 회로 기판(11) 및 제2 회로 기판(13)을 구비한다. 그리고 제1 회로 기판(11) 및 제2 회로 기판(13) 각각에는 본딩 패드(15) 및 리드 패드(17) 각각이 구비된다. 또한, 언급한 본딩 패드(15) 및 리드 패드(17) 사이를 전기적으로 연결하기 위한 와이어(19)가 구비된다.Referring to FIG. 1, the semiconductor package 100 is stacked and includes a first circuit board 11 and a second circuit board 13. Each of the first circuit board 11 and the second circuit board 13 is provided with a bonding pad 15 and a lead pad 17, respectively. In addition, a wire 19 is provided for electrically connecting between the mentioned bonding pad 15 and the lead pad 17.

여기서, 본딩 패드(15) 및 리드 패드(17) 사이의 전기적 연결은 본딩 패드(15) 각각이 리드 패드(17)에 연결되는 구조를 갖는다. 즉, 본딩 패드(15) 각각이 리드 패드(17)에 직접적으로 연결되는 구조를 갖는 것이다. 이때, 다수개의 본딩 패드(15) 각각이 어느 하나의 리드 패드(17)와 연결되는 구조를 가질 수도 있다.Here, the electrical connection between the bonding pad 15 and the lead pad 17 has a structure in which each of the bonding pads 15 is connected to the lead pad 17. That is, each of the bonding pads 15 is directly connected to the lead pad 17. In this case, each of the plurality of bonding pads 15 may have a structure connected to any one lead pad 17.

언급한 바와 같이, 종래의 반도체 패키지(100)는 본딩 패드(15) 각각을 리드 패드(17)와 직접적으로 연결하는 구조를 갖기 때문에 와이어(19)의 사용량이 증가하는 문제점을 갖는다. 또한, 본딩 패드(15) 각각을 리드 패드(17)에 직접적으로 연결하기 때문에 와이어(19)의 연결을 위한 공정에서의 생산성이 저하되는 문제점을 갖는다.As mentioned, the conventional semiconductor package 100 has a structure in which each of the bonding pads 15 is directly connected to the lead pads 17, thereby increasing the amount of wire 19 used. In addition, since the bonding pads 15 are directly connected to the lead pads 17, the productivity in the process for connecting the wires 19 is reduced.

본 발명의 목적은 회로 기판들 사이를 전기적으로 연결할 때 와이어의 사용량을 충분하게 줄일 수 있는 반도체 패키지를 제공하는데 있다.An object of the present invention is to provide a semiconductor package capable of sufficiently reducing the amount of wire used when electrically connecting circuit boards.

언급한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 패키지는 적어도 2개의 본딩 패드가 구비되는 제1 회로 기판과, 리드 패드가 구비되는 제2 회로 기판과, 상기 적어도 2개의 본딩 패드 상부 각각에 일대일로 대응되도록 구비되는 적어도 2개의 제1 적층 본딩볼과, 상기 적어도 2개의 제1 적층 본딩볼을 전기적으로 연결하도록 구비되는 제1 와이어와, 상기 적어도 2개의 제1 적층 본딩볼 중에서 어느 하나의 제1 적층 본딩볼 상부에 구비되는 제2 적층 본딩볼, 및 상기 제2 적층 본딩볼과 상기 리드 패드를 연결하도록 구비되는 제2 와이어를 포함할 수 있다.According to one or more exemplary embodiments, a semiconductor package includes a first circuit board having at least two bonding pads, a second circuit board having a lead pad, and an upper portion of the at least two bonding pads. At least two first laminated bonding balls provided to correspond one-to-one to each other, a first wire provided to electrically connect the at least two first laminated bonding balls, and the at least two first laminated bonding balls. A second laminated bonding ball provided on an upper portion of the first laminated bonding ball, and a second wire provided to connect the second laminated bonding ball and the lead pad.

언급한 본 발명의 일 실시예에 따른 반도체 패키지에서, 상기 적어도 2개의 본딩 패드는 서로 인접하는 부위에 배치될 수 있다.In the semiconductor package according to the embodiment of the present invention mentioned above, the at least two bonding pads may be disposed at adjacent portions of each other.

언급한 본 발명의 일 실시예에 따른 반도체 패키지에서, 상기 제1 회로 기판과 상기 제2 회로 기판 각각은 서로 적층되는 구조를 갖도록 배치될 수 있다.In the semiconductor package according to the embodiment of the present invention mentioned above, each of the first circuit board and the second circuit board may be arranged to have a structure stacked on each other.

언급한 본 발명의 일 실시예에 따른 반도체 패키지에서, 상기 제1 회로 기판은 반도체 칩을 포함하고, 상기 제2 회로 기판은 반도체 칩, 리드 프레임, 또는 인쇄회로기판을 포함할 수 있다.In the semiconductor package according to the exemplary embodiment of the present invention, the first circuit board may include a semiconductor chip, and the second circuit board may include a semiconductor chip, a lead frame, or a printed circuit board.

언급한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 패키지는 3개의 본딩 패드가 구비되는 제1 회로 기판과, 리드 패드가 구비되는 제2 회로 기판과, 상기 3개의 본딩 패드 상부 각각에 일대일로 대응되도록 구비되는 제1 적층 본딩볼과, 상기 제1 적층 본딩볼 중에서 어느 하나의 제1 적층 본딩볼 상부에 구비되는 제2 적층 본딩볼과, 상기 제1 적층 본딩볼 각각의 사이를 전기적으로 연결하도록 구비되는 제1 와이어, 및 상기 제2 적층 본딩볼과 상기 리드 패드 사이를 전기적으로 연결하도록 구비되는 제2 와이어를 포함할 수 있다.In accordance with another aspect of the present invention, a semiconductor package includes a first circuit board having three bonding pads, a second circuit board having a lead pad, and an upper portion of the three bonding pads. A first laminated bonding ball provided to correspond one-to-one, a second laminated bonding ball provided on an upper portion of any one of the first laminated bonding balls, and an electrical connection between each of the first laminated bonding balls It may include a first wire provided to connect to the second wire, and a second wire provided to electrically connect between the second laminated bonding ball and the lead pad.

언급한 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 반도체 패키지는 3개의 본딩 패드가 구비되는 제1 회로 기판과, 리드 패드가 구비되는 제2 회로 기판과, 상기 3개의 본딩 패드 상부 각각에 일대일로 대응되도록 구비되는 제1 적층 본딩볼과, 상기 제1 적층 본딩볼 중에서 2개의 제1 적층 본딩볼 상부 각각에 일대일로 대응되도록 구비되는 제2 적층 본딩볼과, 상기 제1 적층 본딩볼과 상기 제2 적층 본딩볼 중에서 어느 하나의 제2 적층 본딩볼 사이 및 상기 어느 하나의 제2 적층 본딩볼과 나머지 하나의 제2 적층 본딩볼 사이 각각을 전기적으로 연결하도록 구비되는 제1 와이어, 및 상기 나머지 하나의 적층 본딩볼과 상기 리드 패드 사이를 전기적으로 연결하도록 구비되는 제2 와이어를 포함할 수 있다.According to another aspect of the present invention, there is provided a semiconductor package including a first circuit board having three bonding pads, a second circuit board having a lead pad, and an upper portion of the three bonding pads. A first laminated bonding ball provided in a one-to-one correspondence, a second laminated bonding ball provided in a one-to-one correspondence to each of two first laminated bonding balls among the first laminated bonding balls, and the first laminated bonding ball And a first wire provided to electrically connect each of the second laminated bonding balls among the second laminated bonding balls and between the one second laminated bonding ball and the other second laminated bonding ball. It may include a second wire provided to electrically connect between the other one of the laminated bonding ball and the lead pad.

언급한 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 반도체 패키지는 3개의 본딩 패드가 구비되는 제1 회로 기판과, 리드 패드가 구비되는 제2 회로 기판과, 상기 3개의 본딩 패드 상부 각각에 일대일로 대응되도록 구비되는 제1 적층 본딩볼과, 상기 제1 적층 본딩볼 중에서 어느 하나의 제1 적층 본딩볼 상부에 구비되는 제2 적층 본딩볼과, 상기 제2 적층 본딩볼 상부에 구비되는 제3 적층 본딩볼과, 상기 제3 적층 본딩볼이 상부에 구비되는 제1 적층 본딩볼과 어느 하나의 제1 적층 본딩볼 사이 및 상기 제3 적층 본딩볼이 상부에 구비되는 제2 적층 본딩볼과 나머지 하나의 제1 적층 본딩볼 사이 각각을 전기적으로 연결하도록 구비되는 제1 와이어, 및 상기 제3 적층 본딩볼과 상기 리드 패드 사이를 전기적으로 연결하도록 구비되는 제2 와이어를 포함할 수 있다.According to another aspect of the present invention, there is provided a semiconductor package including a first circuit board having three bonding pads, a second circuit board having a lead pad, and an upper portion of the three bonding pads. The first laminated bonding ball provided to correspond to the one to one, the second laminated bonding ball provided on any one of the first laminated bonding ball of the first laminated bonding ball, and is provided on the second laminated bonding ball A third laminated bonding ball, a second laminated bonding ball provided between the first laminated bonding ball and the first laminated bonding ball, and the third laminated bonding ball provided above, and the third laminated bonding ball provided on the upper portion. A first wire provided to electrically connect each other between the first laminated bonding ball and the second wire provided to electrically connect the third laminated bonding ball and the lead pad. .

언급한 본 발명의 반도체 패키지에 따르면, 적어도 2개의 본딩 패드를 하나로 묶어 어느 하나의 리드 패드와 전기적으로 연결하는 구조를 갖는다. 즉, 적어도 2개의 본딩 패드 사이를 와이어를 사용하여 연결함과 아울러 와이어를 사용하여 연결된 적어도 2개의 본딩 패드 중에서 어느 하나의 본딩 패드와 어느 하나의 리드 패드 사이를 와이어를 사용하여 전기적으로 연결하는 구조를 갖는 것이다.According to the semiconductor package of the present invention mentioned above, at least two bonding pads are bundled into one and electrically connected to any one of the lead pads. That is, at least two bonding pads are connected using wires, and at least two bonding pads connected using wires are electrically connected between one of the bonding pads and one of the lead pads using wires. To have.

이에, 언급한 본 발명의 반도체 패키지는 본딩 패드 각각을 리드 패드와 직접적으로 연결하는 구조에 비해 와이어의 사용량을 충분하게 줄일 수 있다. 이는, 적어도 2개의 본딩 패드 중에서 어느 하나의 본딩 패드와 어느 하나의 리드 패드 사이를 와이어를 사용하여 연결함으로써 다른 하나의 본딩 패드와 어느 하나의 리드 패드 사이를 연결하기 위한 와이어의 사용량을 줄일 수 있기 때문이다.Accordingly, the semiconductor package of the present invention can sufficiently reduce the amount of wire used compared to the structure in which each bonding pad is directly connected to the lead pad. This can reduce the amount of wire used to connect between one bonding pad and one lead pad by connecting between one bonding pad and one lead pad among at least two bonding pads. Because.

따라선 본 발명의 반도체 패키지는 언급한 바와 같이 와이어의 사용량을 줄일 수 있기 때문에 반도체 패키지의 가격 경쟁력을 향상시킬 수 있는 효과를 기대할 수 있다. 또한, 종래 대비 와이어의 연결을 위한 공정을 줄일 수 있기 때문에 반도체 패키지의 제조에 따른 생산성이 향상되는 효과도 기대할 수 있다.Therefore, since the semiconductor package of the present invention can reduce the amount of wire used as mentioned, it can be expected to improve the price competitiveness of the semiconductor package. In addition, since the process for connecting the wires can be reduced in comparison with the related art, productivity of manufacturing a semiconductor package may be improved.

도 1은 종래의 반도체 패키지에서 회로 기판들 사이를 전기적으로 연결하는 구조를 나타내는 개략적인 도면이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 개략적인 도면이다.
도 3은 도 2의 A 영역에서의 전기적 연결에 대한 구조를 설명하기 위한 개략적인 도면이다.
도 4는 도 2의 B 영역에서의 전기적 연결에 대한 구조를 설명하기 위한 개략적인 도면이다.
도 5는 도 4의 다른 예를 설명하기 위한 도면이다.
도 6은 도 4의 또 다른 예를 설명하기 위한 도면이다.1 is a schematic diagram illustrating a structure for electrically connecting circuit boards in a conventional semiconductor package.
2 is a schematic diagram illustrating a semiconductor package according to an embodiment of the present invention.
FIG. 3 is a schematic diagram illustrating a structure of an electrical connection in region A of FIG. 2.
4 is a schematic diagram illustrating a structure of an electrical connection in region B of FIG. 2.
FIG. 5 is a diagram for explaining another example of FIG. 4.
FIG. 6 is a diagram for explaining another example of FIG. 4.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조 부호를 유사한 구성 요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야한다.While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. In describing the drawings, similar reference numerals are used for similar components. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present application, the term "comprises" or "comprising ", etc. is intended to specify that there is a stated feature, figure, step, operation, component, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

실시예Example

도 2는 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 개략적인 도면이다.2 is a schematic diagram illustrating a semiconductor package according to an embodiment of the present invention.

도 2를 참조하면, 반도체 패키지(200)는 회로 기판들(21, 23)이 수직으로 실장되는 적층형 구조를 가질 수 있다. 본 발명에서는 회로 기판들(21, 23)이 수직으로 실장되는 적층형 구조를 갖는 것에 대하여 설명하고 있지만 이에 한정되지는 않는다. 즉, 본 발명의 반도체 패키지(200)는 언급한 적층형 구조 이외에도 회로 기판들(21, 23)이 수평으로 실장되는 구조를 가질 수도 있다.Referring to FIG. 2, the semiconductor package 200 may have a stacked structure in which circuit boards 21 and 23 are vertically mounted. In the present invention, the circuit boards 21 and 23 have a stacked structure in which they are vertically mounted, but the present invention is not limited thereto. That is, the semiconductor package 200 of the present invention may have a structure in which the circuit boards 21 and 23 are horizontally mounted in addition to the aforementioned stacked structure.

그리고 본 발명의 반도체 패키지(200)는 제1 회로 기판(21) 및 제2 회로 기판(23)을 구비할 수 있다. 여기서, 제1 회로 기판(21)은 반도체 칩 등을 포함할 수 있고, 제2 회로 기판(23)은 반도체 칩 이외에도 인쇄회로기판, 리드 프레임 등을 포함할 수도 있다. 또한, 본 발명의 반도체 패키지(200)는 제1 회로 기판(21) 및 제2 회로 기판(23)을 구비하는 것에 대하여 설명하고 있지만, 제n 회로 기판(n은 3이상의 자연수)까지를 구비할 수도 있다.The semiconductor package 200 of the present invention may include a first circuit board 21 and a second circuit board 23. Here, the first circuit board 21 may include a semiconductor chip, and the second circuit board 23 may include a printed circuit board, a lead frame, etc. in addition to the semiconductor chip. In addition, although the semiconductor package 200 of this invention demonstrates having the 1st circuit board 21 and the 2nd circuit board 23, it can be provided with the nth circuit board (n is a natural number of 3 or more). It may be.

언급한 제1 회로 기판(21) 및 제2 회로 기판(23) 각각에는 전기적으로 연결하기 위한 구조물(25, 27) 각각을 구비한다. 여기서, 제1 회로 기판(21)의 전기적 연결을 위한 구조물(25)은 후술하는 본딩 패드, 제1 적층 본딩볼, 제2 적층 본딩볼, 제3 적층 본딩볼 등을 포함하는 것으로써 상세한 구조에 대해서는 후술하기로 한다. 또한, 제2 회로 기판(23)의 전기적 연결을 위한 구조물(27)은 리드 패드로 표현하기로 한다.Each of the first circuit board 21 and the second circuit board 23 mentioned above is provided with structures 25 and 27 for electrical connection, respectively. Here, the structure 25 for the electrical connection of the first circuit board 21 includes a bonding pad, a first laminated bonding ball, a second laminated bonding ball, a third laminated bonding ball, etc., which will be described later. This will be described later. In addition, the structure 27 for electrical connection of the second circuit board 23 will be represented by a lead pad.

본 발명의 반도체 패키지(200)는 제1 와이어(29a) 및 제2 와이어(29b)를 구비할 수 있다. 제1 와이어(29a)는 제1 회로 기판(21)에 구비되는 전기적 연결을 위한 구조물(25) 사이를 연결하기 위한 것이고, 제2 와이어(29b)는 제1 회로 기판(21)에 구비되는 전기적 연결을 위한 구조물(25) 및 제2 회로 기판(23)에 구비되는 리드 패드(27) 사이를 연결하기 위한 것이다.The semiconductor package 200 of the present invention may include a first wire 29a and a second wire 29b. The first wire 29a is for connecting between the structures 25 for electrical connection provided on the first circuit board 21, and the second wire 29b is for electrical connection provided on the first circuit board 21. It is for connecting between the structure 25 for the connection and the lead pad 27 provided on the second circuit board 23.

본 발명의 반도체 패키지(200)는 제1 회로 기판(21)에 전기적 연결을 위한 구조물(25)을 적어도 2개를 구비할 수 있다. 여기서, 언급한 제1 회로 기판(21)에서의 적어도 2개의 구조물(25)은 동일면에 배치될 수 있다. 그리고 본 발명의 반도체 패키지(200)는 제1 회로 기판(21)에 구비되는 적어도 2개의 전기적 연결을 위한 구조물(25)을 제1 와이어(29a)를 사용하여 연결시킨다. 즉, 언급한 제1 회로 기판(21)에서의 적어도 2개의 구조물(25) 사이를 제1 와이어(29a)를 사용하여 전기적으로 연결시키는 것이다. 이에, 본 발명의 반도체 패키지(200)는 제1 와이어(29a)에 의해 전기적 연결된 제1 회로 기판(21)에서의 적어도 2개의 구조물(25) 중 어느 하나의 구조물(25)과 제2 회로 기판(23)에서의 리드 패드(27) 사이를 제2 와이어(29b)를 사용하여 연결시킬 수 있다.The semiconductor package 200 of the present invention may include at least two structures 25 for electrical connection to the first circuit board 21. Here, at least two structures 25 in the first circuit board 21 mentioned may be arranged on the same plane. The semiconductor package 200 of the present invention connects the structures 25 for at least two electrical connections provided on the first circuit board 21 using the first wire 29a. That is, the first wire 29a is used to electrically connect between at least two structures 25 in the first circuit board 21 mentioned above. Accordingly, the semiconductor package 200 of the present invention may include any one of the structures 25 and the second circuit board of the at least two structures 25 in the first circuit board 21 electrically connected by the first wire 29a. The lead pads 27 at 23 can be connected using the second wire 29b.

따라서 본 발명의 반도체 패키지(200)는 제1 회로 기판(21)의 적어도 2개의 구조물(25) 각각을 제2 회로 기판(23)의 리드 패드(27)에 직접적으로 연결하는 것에 비해 와이어(29a, 29b)의 사용량을 충분하게 줄일 수 있다.Accordingly, the semiconductor package 200 according to the present invention provides a wire 29a compared to directly connecting at least two structures 25 of the first circuit board 21 to the lead pads 27 of the second circuit board 23. , 29b) can be sufficiently reduced.

이하, 언급한 제1 회로 기판(21)에서의 구조물(25)의 전기적 연결에 대하여 설명하기로 한다.Hereinafter, the electrical connection of the structure 25 in the first circuit board 21 mentioned will be described.

도 3은 도 2의 A 영역에서의 전기적 연결에 대한 구조를 설명하기 위한 개략적인 도면이다.FIG. 3 is a schematic diagram illustrating a structure of an electrical connection in region A of FIG. 2.

도 2 및 도 3을 참조하면, 제1 회로 기판(21)의 A 영역에 구비되는 2개의 구조물(25)과 제2 회로 기판(23)의 리드 패드(27) 사이를 전기적으로 연결하는 구조를 나타낸다. 여기서, 제1 회로 기판(21)의 A 영역에서는 2개의 구조물(25)이 구비되는 것으로 설명하고 있지만 이에 한정되지는 않는 것으로써, 적어도 2개의 구조물(25)이 서로 인접한 부위에 배치될 경우에는 n개의 구조물(25)까지로 확장할 수 있다.2 and 3, a structure for electrically connecting between the two structures 25 provided in the area A of the first circuit board 21 and the lead pads 27 of the second circuit board 23 is shown. Indicates. Here, although it is described that two structures 25 are provided in the area A of the first circuit board 21, the present invention is not limited thereto, and when the at least two structures 25 are disposed adjacent to each other, It can extend up to n structures 25.

그리고 언급한 A 영역에 구비되는 2개의 구조물(25) 중에서 어느 하나의 구조물(25)은 본딩 패드(25a), 제1 적층 본딩볼(25b) 및 제2 적층 본딩볼(25c)을 포함할 수 있고, 나머지 하나의 구조물(25)은 본딩 패드(25a) 및 제1 적층 본딩볼(25b)을 포함할 수 있다. 이에, 어느 하나의 본딩 패드(25a) 및 나머지 하나의 본딩 패드(25a) 상부 각각에 구비되는 어느 하나의 제1 적층 본딩볼(25b) 및 나머지 하나의 제1 적층 본딩볼(25b) 사이를 제1 와이어(29a)를 사용하여 전기적으로 연결시킬 수 있다. 아울러, 어느 하나의 제1 적층 본딩볼(25b) 상부에는 제2 적층 본딩볼(25c)이 구비될 수 있다. 이에, 언급한 어느 하나의 제2 적층 본딩볼(25c)과 제2 회로 기판(23)의 리드 패드(27) 사이를 제2 와이어(29b)를 사용하여 전기적으로 연결시킬 수 있다.In addition, any one of the two structures 25 included in the region A may include a bonding pad 25a, a first laminated bonding ball 25b, and a second laminated bonding ball 25c. The other structure 25 may include a bonding pad 25a and a first stacked bonding ball 25b. Therefore, a first gap between the bonding pad 25a and the other bonding pad 25a provided on each of the first laminated bonding ball 25b and the other one of the first laminated bonding ball 25b It can be electrically connected using one wire 29a. In addition, a second laminated bonding ball 25c may be provided on one of the first laminated bonding balls 25b. Accordingly, any one of the second laminated bonding balls 25c and the lead pads 27 of the second circuit board 23 may be electrically connected to each other using the second wire 29b.

언급한 본 발명의 반도체 패키지(200)에 따르면, 제1 회로 기판(21)의 적어도 2개의 본딩 패드(25a)를 제1 적층 본딩볼(25b) 및 제1 와이어(29a)를 사용하여 하나로 연결하고, 그리고 제2 적층 본딩볼(25c) 및 제2 와이어(29b)를 사용하여 제2 회로 기판(23)의 어느 하나의 리드 패드(27)와 전기적으로 연결하는 구조를 갖도록 구비할 수 있다. 이에, 언급한 본 발명의 반도체 패키지(200)는 본딩 패드(25a) 각각을 리드 패드(27)와 직접적으로 연결하는 구조에 비해 와이어(29a, 29b)의 사용량을 충분하게 줄일 수 있다.According to the semiconductor package 200 of the present invention mentioned above, at least two bonding pads 25a of the first circuit board 21 are connected together using a first laminated bonding ball 25b and a first wire 29a. And, it may be provided to have a structure that is electrically connected to any one of the lead pad 27 of the second circuit board 23 by using the second laminated bonding ball 25c and the second wire (29b). Thus, the semiconductor package 200 of the present invention can sufficiently reduce the amount of the wires 29a and 29b compared to the structure in which each of the bonding pads 25a is directly connected to the lead pads 27.

언급한 반도체 패키지(200)의 경우에는 2개의 본딩 패드(25a)를 하나로 묶어 리드 패드(27)와 연결하는 것에 대하여 설명하고 있지만, 이하에서는 3개의 본딩 패드(25a)를 하나로 묶어 리드 패드(27)와 연결하는 것에 대하여 설명하기로 한다. 그리고 이하에서는 동일 구조물에 대해서는 동일 부호를 사용하기로 한다.In the case of the semiconductor package 200 mentioned above, the bonding of the two bonding pads 25a to the lead pads 27 will be described. Hereinafter, the three bonding pads 25a are bundled to the lead pads 27. ) Will be described. Hereinafter, the same reference numerals will be used for the same structure.

도 4는 도 2의 B 영역에서의 전기적 연결에 대한 구조를 설명하기 위한 개략적인 도면이다.4 is a schematic diagram illustrating a structure of an electrical connection in region B of FIG. 2.

도 2 및 도 4를 참조하면, 제1 회로 기판(21)의 B 영역에 구비되는 3개의 구조물(25)과 제2 회로 기판(23)의 리드 패드(27) 사이를 전기적으로 연결하는 구조를 나타낸다.2 and 4, a structure for electrically connecting between the three structures 25 provided in the region B of the first circuit board 21 and the lead pads 27 of the second circuit board 23 is shown. Indicates.

그리고 언급한 B 영역에 구비되는 3개의 구조물(25) 중에서 1개의 구조물(25)은 본딩 패드(25a), 제1 적층 본딩볼(25b) 및 제2 적층 본딩볼(25c)을 포함할 수 있고, 나머지 2개의 구조물(25)은 본딩 패드(25a) 및 제1 적층 본딩볼(25b)을 포함할 수 있다. 이에, 3개의 구조물(25) 모두에 구비되는 제1 적층 본딩볼(25b) 사이를 제1 와이어(29a)를 사용하여 전기적으로 연결시킬 수 있다. 아울러, 1개의 구조물(25)의 제1 적층 본딩볼(25b) 상부에는 제2 적층 본딩볼(25c)이 구비될 수 있다. 이에, 언급한 1개의 구조물(25)의 제2 적층 본딩볼(25c)과 제2 회로 기판(23)의 리드 패드(27) 사이를 제2 와이어(29b)를 사용하여 전기적으로 연결시킬 수 있다.Among the three structures 25 provided in the region B, one structure 25 may include a bonding pad 25a, a first laminated bonding ball 25b, and a second laminated bonding ball 25c. The remaining two structures 25 may include a bonding pad 25a and a first stacked bonding ball 25b. Accordingly, the first laminated bonding balls 25b provided to all three structures 25 may be electrically connected using the first wires 29a. In addition, a second laminated bonding ball 25c may be provided on the first laminated bonding ball 25b of one structure 25. Thus, the second laminated bonding ball 25c of the one structure 25 mentioned above and the lead pad 27 of the second circuit board 23 may be electrically connected using the second wire 29b. .

언급한 본 발명의 반도체 패키지(200)에 따르면, 제1 회로 기판(21)의 3개의 본딩 패드(25a)를 제1 적층 본딩볼(25b) 및 제1 와이어(29a)를 사용하여 하나로 연결하고, 제2 적층 본딩볼(25c) 및 제2 와이어(29b)를 사용하여 제2 회로 기판(23)의 어느 하나의 리드 패드(27)와 전기적으로 연결하는 구조를 갖도록 구비할 수 있다. 즉, 언급한 반도체 패키지(200)는 제1 회로 기판(21)의 3개의 구조물(25)을 하나로 묶어 제2 회로 기판(23)의 어느 하나의 리드 패드(27)와 전기적으로 연결할 수 있다.According to the semiconductor package 200 of the present invention mentioned above, the three bonding pads 25a of the first circuit board 21 are connected together using the first laminated bonding ball 25b and the first wire 29a. The second laminated bonding ball 25c and the second wire 29b may be used to have a structure electrically connected to any one of the lead pads 27 of the second circuit board 23. That is, the semiconductor package 200 mentioned above may be electrically connected to one of the lead pads 27 of the second circuit board 23 by tying three structures 25 of the first circuit board 21 into one.

이에, 언급한 본 발명의 반도체 패키지(200)는 본딩 패드(25a) 각각을 리드 패드(27)와 직접적으로 연결하는 구조에 비해 와이어(29a, 29b)의 사용량을 충분하게 줄일 수 있다.Thus, the semiconductor package 200 of the present invention can sufficiently reduce the amount of the wires 29a and 29b compared to the structure in which each of the bonding pads 25a is directly connected to the lead pads 27.

도 5는 도 4의 다른 예를 설명하기 위한 도면이다.FIG. 5 is a diagram for explaining another example of FIG. 4.

도 2 및 도 5를 참조하면, 제1 회로 기판(21)의 3개의 구조물(25)과 제2 회로 기판(23)의 리드 패드(27) 사이를 전기적으로 연결하는 구조를 나타내는 것으로써, 제1 회로 기판(21)의 3개의 구조물(25) 중에서 2개의 구조물은 본딩 패드(25a), 제1 적층 본딩볼(25b) 및 제2 적층 본딩볼(25c)을 포함할 수 있고, 나머지 1개의 구조물(25)은 본딩 패드(25a) 및 제1 적층 본딩볼(25b)을 포함할 수 있다. 이에, 1개의 구조물(25)의 제1 적층 본딩볼(25b) 및 2개의 구조물(25) 중에서 1개의 구조물(25)과 이웃하는 어느 하나의 구조물(25)의 제1 적층 본딩볼(25b) 사이를 제1 와이어(29a)를 사용하여 전기적으로 연결시킬 수 있다. 그리고 어느 하나의 구조물(25)의 제1 적층 본딩볼(25b) 상부에 구비되는 제2 적층 본딩볼(25c)과 나머지 하나의 구조물(25c)의 제1 적층 본딩볼(25b) 사이를 제1 와이어(29)를 사용하여 전기적으로 연결시킬 수 있다. 아울러, 나머지 하나의 구조물(25)의 제1 적층 본딩볼(25b) 상부에 구비되는 제2 적층 본딩볼(25c)과 제2 회로 기판(23)의 리드 패드(27) 사이를 제2 와이어(29b)를 사용하여 전기적으로 연결시킬 수 있다.2 and 5, a structure for electrically connecting the three structures 25 of the first circuit board 21 and the lead pads 27 of the second circuit board 23 is shown. Two of the three structures 25 of the first circuit board 21 may include a bonding pad 25a, a first laminated bonding ball 25b, and a second laminated bonding ball 25c, and the other one The structure 25 may include a bonding pad 25a and a first stacked bonding ball 25b. Accordingly, the first laminated bonding ball 25b of one structure 25 and the first laminated bonding ball 25b of any one structure 25 neighboring one structure 25 among two structures 25. The first wires 29a may be electrically connected to each other. The first stacked bonding ball 25c disposed on the first stacked bonding ball 25b of one of the structures 25 and the first stacked bonding ball 25b of the other structure 25c may be provided in a first manner. The wires 29 can be used to make electrical connections. In addition, a second wire may be formed between the second laminated bonding ball 25c provided on the first laminated bonding ball 25b of the other structure 25 and the lead pad 27 of the second circuit board 23. 29b) can be used to make the electrical connection.

언급한 본 발명의 반도체 패키지(200)는 제1 회로 기판(21)의 3개의 구조물(25)을 하나로 묶어 제2 회로 기판(23)의 어느 하나의 리드 패드(27)와 전기적으로 연결할 수 있다.The semiconductor package 200 of the present invention mentioned above may be electrically connected to any one lead pad 27 of the second circuit board 23 by tying three structures 25 of the first circuit board 21 into one. .

이에, 언급한 본 발명의 반도체 패키지(200)는 본딩 패드(25a) 각각을 리드 패드(27)와 직접적으로 연결하는 구조에 비해 와이어(29a, 29b)의 사용량을 충분하게 줄일 수 있다.Thus, the semiconductor package 200 of the present invention can sufficiently reduce the amount of the wires 29a and 29b compared to the structure in which each of the bonding pads 25a is directly connected to the lead pads 27.

도 6은 도 4의 또 다른 예를 설명하기 위한 도면이다.FIG. 6 is a diagram for explaining another example of FIG. 4.

도 2 및 도 6을 참조하면, 제1 회로 기판(21)의 3개의 구조물(25)과 제2 회로 기판(23)의 리드 패드(27) 사이를 전기적으로 연결하는 구조를 나타내는 것으로써, 제1 회로 기판(21)의 3개의 구조물(25) 중에서 가운데 1개의 구조물은 본딩 패드(25a), 제1 적층 본딩볼(25b), 제2 적층 본딩볼(25c) 및 제3 적층 본딩볼(25d)을 포함할 수 있고, 나머지 2개의 구조물(25)은 본딩 패드(25a) 및 제1 적층 본딩볼(25b)을 포함할 수 있다. 이에, 가운데 1개의 구조물(25)의 제1 적층 본딩볼(25b) 및 2개의 구조물(25) 중에서 어느 하나의 구조물(25)의 제1 적층 본딩볼(25b) 사이를 제1 와이어(29a)를 사용하여 연결시킬 수 있다. 또한, 가운데 1개의 구조물(25)의 제1 적층 본딩볼(25b) 상부에 구비되는 제2 적층 본딩볼(25c) 및 2개의 구조물(25) 중에서 나머지 하나의 구조물(25)의 제1 적층 본딩볼(25b) 사이를 제1 와이어(29)를 사용하여 연결시킬 수 있다. 그리고 가운데 1개의 구조물(25)의 제2 적층 본딩볼(25c) 상부에 구비되는 제3 적층 본딩볼(25d)과 제2 회로 기판(23)의 리드 패드(27) 사이를 제2 와이어(29b)를 사용하여 전기적으로 연결시킬 수 있다.2 and 6, a structure for electrically connecting between the three structures 25 of the first circuit board 21 and the lead pads 27 of the second circuit board 23 is shown. Of the three structures 25 of the first circuit board 21, one of the structures is the bonding pad 25a, the first laminated bonding ball 25b, the second laminated bonding ball 25c, and the third laminated bonding ball 25d. ) And the remaining two structures 25 may include a bonding pad 25a and a first laminated bonding ball 25b. Therefore, the first wire bonding ball 25b of one of the structures 25 and the first laminated bonding ball 25b of any one of the two structures 25 among the first structures 29 are connected to each other. Can be connected using In addition, the first stacked bonding ball 25c provided on the first stacked bonding ball 25b of one of the structures 25 and the first stacked bonding of the other structure 25 among the two structures 25. The balls 25b may be connected to each other using the first wire 29. The second wire 29b is formed between the third laminated bonding ball 25d provided on the second laminated bonding ball 25c of the one structure 25 and the lead pad 27 of the second circuit board 23. Can be electrically connected.

언급한 본 발명의 반도체 패키지(200)는 제1 회로 기판(21)의 3개의 구조물(25)을 하나로 묶어 제2 회로 기판(23)의 어느 하나의 리드 패드(27)와 전기적으로 연결할 수 있다.The semiconductor package 200 of the present invention mentioned above may be electrically connected to any one lead pad 27 of the second circuit board 23 by tying three structures 25 of the first circuit board 21 into one. .

이에, 언급한 본 발명의 반도체 패키지(200)는 본딩 패드(25a) 각각을 리드 패드(27)와 직접적으로 연결하는 구조에 비해 와이어(29a, 29b)의 사용량을 충분하게 줄일 수 있다.Thus, the semiconductor package 200 of the present invention can sufficiently reduce the amount of the wires 29a and 29b compared to the structure in which each of the bonding pads 25a is directly connected to the lead pads 27.

이와 같이, 본 발명의 반도체 패키지(200)는 언급한 바와 같이 다양한 구조를 갖도록 구비할 수 있는 것으로써, 적어도 2개의 본딩 패드(25a)가 구비되는 제1 회로 기판(21) 및 리드 패드(27)가 구비되는 제2 회로 기판(23)을 구비할 수 있다. 그리고 언급한 제1 회로 기판(21)의 적어도 2개의 본딩 패드(25a) 상부 각각에 일대일로 대응되도록 적어도 2개의 제1 적층 본딩볼(25b) 및 적어도 2개의 제1 적층 본딩볼(25b)을 전기적으로 연결하는 제1 와이어(29a)를 구비할 수 있다. 또한, 언급한 적어도 2개의 제1 적층 본딩볼(25b) 중에서 어느 하나의 제1 적층 본딩볼(25b) 상부에 구비되는 제2 적층 본딩볼(25c) 및 제2 회로 기판(23)의 리드 패드(27)를 연결하는 제2 와이어(29b)를 구비할 수 있다.As described above, the semiconductor package 200 of the present invention may be provided to have various structures as mentioned above. The first circuit board 21 and the lead pad 27 having at least two bonding pads 25a may be provided. ) May be provided with a second circuit board 23. In addition, at least two first laminated bonding balls 25b and at least two first laminated bonding balls 25b are disposed to correspond one-to-one to each of the upper portions of the at least two bonding pads 25a of the first circuit board 21 mentioned above. It may be provided with a first wire (29a) for electrically connecting. Further, the lead pads of the second laminated bonding ball 25c and the second circuit board 23 provided on the first laminated bonding ball 25b of at least two first laminated bonding balls 25b mentioned above. A second wire 29b connecting the 27 can be provided.

본 발명의 반도체 패키지는 적어도 2개의 본딩 패드를 하나로 묶어 어느 하나의 리드 패드와 전기적으로 연결하는 구조를 갖기 때문에 본딩 패드 각각을 리드 패드와 직접적으로 연결하는 구조에 비해 와이어의 사용량을 충분하게 줄일 수 있다.Since the semiconductor package of the present invention has a structure in which at least two bonding pads are bundled together and electrically connected to any one of the lead pads, the amount of wire used can be sufficiently reduced compared to the structure in which each bonding pad is directly connected to the lead pads. have.

이와 같이, 본 발명의 반도체 패키지는 와이어의 사용량을 줄임으로써 반도체 패키지의 가격 경쟁력의 향상을 통하여 보다 적극적인 판매 활동이 가능하다.As described above, the semiconductor package of the present invention enables more active sales activities by reducing the amount of wire used, thereby improving the price competitiveness of the semiconductor package.

21 : 제1 회로 기판 23 : 제2 회로 기판
25a : 본딩 패드 25b, 25c, 25d : 적층 본딩볼
27 : 리드 패드 29a, 29b : 와이어
200 : 반도체 패키지21: first circuit board 23: second circuit board
25a: bonding pads 25b, 25c, and 25d: laminated bonding balls
27: lead pads 29a, 29b: wire
200: semiconductor package

Claims (7)

삭제delete 삭제delete 삭제delete 삭제delete 3개의 본딩 패드가 구비되는 제1 회로 기판;
리드 패드가 구비되는 제2 회로 기판;
상기 3개의 본딩 패드 상부 각각에 일대일로 대응되도록 구비되는 제1 적층 본딩볼;
상기 제1 적층 본딩볼 중에서 어느 하나의 제1 적층 본딩볼 상부에 구비되는 제2 적층 본딩볼;
상기 제1 적층 본딩볼 각각의 사이를 전기적으로 연결하도록 구비되는 제1 와이어; 및
상기 제2 적층 본딩볼과 상기 리드 패드 사이를 전기적으로 연결하도록 구비되는 제2 와이어를 포함하는 반도체 패키지.A first circuit board having three bonding pads;
A second circuit board having a lead pad;
A first laminated bonding ball provided to correspond one to one on each of the three bonding pads;
A second laminated bonding ball provided on an upper portion of the first laminated bonding ball among the first laminated bonding balls;
A first wire provided to electrically connect each of the first laminated bonding balls; And
And a second wire provided to electrically connect the second laminated bonding ball and the lead pad. 3개의 본딩 패드가 구비되는 제1 회로 기판;
리드 패드가 구비되는 제2 회로 기판;
상기 3개의 본딩 패드 상부 각각에 일대일로 대응되도록 구비되는 제1 적층 본딩볼;
상기 제1 적층 본딩볼 중에서 2개의 제1 적층 본딩볼 상부 각각에 일대일로 대응되도록 구비되는 제2 적층 본딩볼;
상기 제1 적층 본딩볼과 상기 제2 적층 본딩볼 중에서 어느 하나의 제2 적층 본딩볼 사이 및 상기 어느 하나의 제2 적층 본딩볼과 나머지 하나의 제2 적층 본딩볼 사이 각각을 전기적으로 연결하도록 구비되는 제1 와이어; 및
상기 나머지 하나의 적층 본딩볼과 상기 리드 패드 사이를 전기적으로 연결하도록 구비되는 제2 와이어를 포함하는 반도체 패키지.A first circuit board having three bonding pads;
A second circuit board having a lead pad;
A first laminated bonding ball provided to correspond one to one on each of the three bonding pads;
A second laminated bonding ball provided in a one-to-one correspondence with each of the two first laminated bonding balls among the first laminated bonding balls;
And electrically connect each one of the second laminated bonding ball among the first laminated bonding ball and the second laminated bonding ball and between the one second laminated bonding ball and the other second laminated bonding ball. A first wire being; And
And a second wire provided to electrically connect the remaining one of the laminated bonding balls and the lead pad. 3개의 본딩 패드가 구비되는 제1 회로 기판;
리드 패드가 구비되는 제2 회로 기판;
상기 3개의 본딩 패드 상부 각각에 일대일로 대응되도록 구비되는 제1 적층 본딩볼;
상기 제1 적층 본딩볼 중에서 어느 하나의 제1 적층 본딩볼 상부에 구비되는 제2 적층 본딩볼;
상기 제2 적층 본딩볼 상부에 구비되는 제3 적층 본딩볼;
상기 제3 적층 본딩볼이 상부에 구비되는 제1 적층 본딩볼과 어느 하나의 제1 적층 본딩볼 사이 및 상기 제3 적층 본딩볼이 상부에 구비되는 제2 적층 본딩볼과 나머지 하나의 제1 적층 본딩볼 사이 각각을 전기적으로 연결하도록 구비되는 제1 와이어; 및
상기 제3 적층 본딩볼과 상기 리드 패드 사이를 전기적으로 연결하도록 구비되는 제2 와이어를 포함하는 반도체 패키지.A first circuit board having three bonding pads;
A second circuit board having a lead pad;
A first laminated bonding ball provided to correspond one to one on each of the three bonding pads;
A second laminated bonding ball provided on an upper portion of the first laminated bonding ball among the first laminated bonding balls;
A third laminated bonding ball provided on the second laminated bonding ball;
Between the first laminated bonding ball having the third laminated bonding ball and the first laminated bonding ball, and the second laminated bonding ball provided with the third laminated bonding ball and the first laminated A first wire provided to electrically connect each of the bonding balls; And
And a second wire provided to electrically connect the third laminated bonding ball and the lead pad.
KR1020120055792A 2012-05-25 2012-05-25 Semiconductor device package KR101362713B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120055792A KR101362713B1 (en) 2012-05-25 2012-05-25 Semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120055792A KR101362713B1 (en) 2012-05-25 2012-05-25 Semiconductor device package

Publications (2)

Publication Number Publication Date
KR20130131879A KR20130131879A (en) 2013-12-04
KR101362713B1 true KR101362713B1 (en) 2014-02-12

Family

ID=49980909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120055792A KR101362713B1 (en) 2012-05-25 2012-05-25 Semiconductor device package

Country Status (1)

Country Link
KR (1) KR101362713B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253693A (en) * 2003-02-21 2004-09-09 Nec Corp Semiconductor device
KR20110039299A (en) * 2008-06-27 2011-04-15 샌디스크 코포레이션 Wire on wire stitch bonding in a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253693A (en) * 2003-02-21 2004-09-09 Nec Corp Semiconductor device
KR20110039299A (en) * 2008-06-27 2011-04-15 샌디스크 코포레이션 Wire on wire stitch bonding in a semiconductor device

Also Published As

Publication number Publication date
KR20130131879A (en) 2013-12-04

Similar Documents

Publication Publication Date Title
KR101070913B1 (en) Stacked die package
JP5183186B2 (en) Semiconductor device
US20140141566A1 (en) Multi-chip package with pillar connection
US20110210432A1 (en) Semiconductor device and method of manufacturing the same
US8361757B2 (en) Semiconductor device assembly and method thereof
KR101219484B1 (en) Semiconductor chip module and semiconductor package having the same and package module
KR102163311B1 (en) Semiconductor integrated circuit
KR101362713B1 (en) Semiconductor device package
KR20130104430A (en) Multi-chip package and method of manufacturing the same
JP2010087403A (en) Semiconductor device
JP2007103792A (en) Semiconductor device
US7893530B2 (en) Circuit substrate and the semiconductor package having the same
KR20090096170A (en) Stack package
KR20140092018A (en) Semiconductor stack package having reverse interposer and a method for production thereof
US20130056860A1 (en) Resin-encapsulated semiconductor device
US12035471B2 (en) Circuit structure
CN103441107A (en) Semiconductor packaging piece and manufacturing method thereof
JP2015023159A (en) Semiconductor device and manufacturing method of the same
US20220132662A1 (en) Circuit structure
CN209880601U (en) QFN frame-based packaging structure
JP4384143B2 (en) Module for electronic equipment having IC chip laminated structure
US20090079045A1 (en) Package structure and manufacturing method thereof
JP4466341B2 (en) Semiconductor device, manufacturing method thereof, and lead frame
KR101217126B1 (en) Stack semiconductor package and method of manufacturing the same
TWI384610B (en) Semiconductor device assembly and method for establishing electrical connections in a semiconductor device assembly

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee