KR101362643B1 - 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물 - Google Patents

박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물 Download PDF

Info

Publication number
KR101362643B1
KR101362643B1 KR1020080007834A KR20080007834A KR101362643B1 KR 101362643 B1 KR101362643 B1 KR 101362643B1 KR 1020080007834 A KR1020080007834 A KR 1020080007834A KR 20080007834 A KR20080007834 A KR 20080007834A KR 101362643 B1 KR101362643 B1 KR 101362643B1
Authority
KR
South Korea
Prior art keywords
copper
acid
thin film
film transistor
copper alloy
Prior art date
Application number
KR1020080007834A
Other languages
English (en)
Other versions
KR20090081776A (ko
Inventor
이석준
신혜라
윤영진
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020080007834A priority Critical patent/KR101362643B1/ko
Publication of KR20090081776A publication Critical patent/KR20090081776A/ko
Application granted granted Critical
Publication of KR101362643B1 publication Critical patent/KR101362643B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

본 발명은 반도체층, 게이트 절연막, 구리 또는 구리합금막을 포함하는 게이트 전극, 층간절연막, 및 구리 또는 구리합금막을 포함하는 소오스/드레인 전극을 포함하는 박막트랜지스터에 있어서, 상기 게이트 전극 및 소오스/드레인 전극을 조성물 총 중량에 대하여, 무기염 산화제 1 내지 20 중량%; 무기산 1 내지 10 중량%; 질소를 포함하는 첨가제 0.1 내지 5 중량%; 및 탈이온수 잔량을 포함하는 구리 또는 구리합금막의 식각액 조성물을 이용하여 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법을 제공한다.
상기 조성물을 사용하는 경우, 종래에 과산화수소수를 주산화제로 사용하는 조성물과 달리 불안정성 문제가 없으며, 식각 잔사가 발생하지 아니하여 전기적인 쇼트나 배선의 불량, 휘도의 감소 등의 문제가 발생하지 않으며, 플로오린 이온을 사용하지 않음으로써 유리 기판 및 각종 실리콘 층에 대한 식각 문제점이 없다.
무기염 산화제, 구리 또는 구리 합금막, 다층막, 식각액

Description

박막트랜지스터의 제조방법, 및 상기 방법에 이용되는 식각액 조성물{Fabrication method of thin film transistor, etching solution composition used the method}
본 발명은 박막트랜지스터의 제조방법 및 상기 방법에 이용되는 식각액 조성물에 관한 것으로, 특히 구리 또는 구리합금막을 포함하는 게이트 전극, 소오스 전극, 및 드레인 전극을 포함하는 박막트랜지스터의 제조방법 및 상기 방법에 이용되는 식각액 조성물에 관한 것이다.
반도체 및 평판표시장치의 제조공정에서 기판 위에 금속 배선을 형성하는 과정은 통상적으로 스퍼터링 등에 의한 금속막 형성공정, 포토레지스트 도포, 노광 및 현상에 의한 선택적인 영역에서의 포토레지스트 형성공정, 및 식각공정에 의한 단계로 구성되고, 개별적인 단위 공정 전후의 세정 공정 등을 포함한다. 이러한 식각공정은 포토레지스트를 마스크로 하여 선택적인 영역에 금속막을 남기는 공정을 의미하며, 통상적으로 플라즈마 등을 이용한 건식식각 또는 식각액을 이용하는 습 식식각이 사용된다.
이러한 반도체 및 평판표시장치에서, 최근 금속배선의 저항이 주요한 관심사로 떠오르고 있다. 저항은 RC 신호지연을 유발하는 주요한 인자이므로, 특히 TFT LCD(thin film transistor liquid crystal display)의 경우 패널크기 증가와 고해상도 실현에 관건이 되고 있기 때문이다. 따라서, TFT LCD의 대형화에 필수적으로 요구되는 RC 신호지연의 감소를 실현하기 위해서는, 저저항의 물질개발이 필수적이며 종래에 주로 사용되었던 크롬(Cr 비저항: 12.7 ×10-8Ωm), 몰리브데늄(Mo 비저항:5×10-8Ωm), 알루미늄(Al 비저항:2.65 ×10-8Ωm) 및 이들의 합금은 대형 TFT LCD 에 사용되는 게이트 및 데이터 배선 등으로 이용하기 어려운 실정이다.
이와 같은 배경하에서, 새로운 저저항 금속막 중 하나인 구리막에 대한 관심이 높다. 구리막은 알루미늄막이나 크롬막 보다 저항이 현저하게 낮고 환경적으로도 큰 문제가 없는 장점이 있는 것으로 알려지고 있기 때문이다. 그러나, 구리막은 포토레지스트를 도포하고 패터닝하는 공정에서 어려운 점들이 많이 발견되었고, 실리콘 절연막과의 접착력이 나빠지는 문제점이 발견되었다.
한편, 저저항 구리 단일막의 단점을 보완하는 다중 금속막에 대한 연구가 진행되고 있으며, 그 중에서 특히 각광받은 물질이 구리 티타늄막이었다. 이 구리 티타늄 이중막에 대해서는 종래에 알려진 식각액이 존재하고 새롭게 많은 식각액이 발표되고 있으나, 티타늄 막의 특수한 화학적 성질로 인하여 플루오르 이온이 존재하지 않으면 식각이 되지않는 단점을 가지고 있다. 식각액 내에 플루오르 이온이 포함되어 있으면, 유리 기판 및 각종 실리콘 층(반도체 층과 실리콘 질화막 또는 실리콘 산화막으로 이루어진 패시베이션 층)도 함께 식각 되어 공정상에서 불량이 날 수 있는 요소가 많이 존재한다. 이에 티타늄 보다 상대적으로 약한 몰리브데늄 막에 대한 연구가 확산되고 있다. 구리 몰리브데늄막은 구리 및 몰리브데늄막 두께를 잘 조절하면 구리 티타늄막과 비슷하거나 더 좋은 성질을 가지는 막을 만들 수 있으며 식각시 사용되는 식각액도 플루오르 이온이 포함될 필요가 없기 때문에 이 부분의 공정이 용이하게 진행될 수 있다.
종래에 알려진 구리관련 식각액에 대한 기술인 대한민국 공개 특허 제2004-0051502호는 과산화수소수, 무기산, 인산염(phosphate), 질소(N)를 포함하는 첨가제 두 종류, 플루오르 화합물 및 탈이온수를 포함하는 식각액을 개시하고 있으며, 이 식각액 조성물은 구리와 몰리브데늄막을 동시에 식각하면서도 식각 속도 제어가 쉽고, 테이퍼 프로파일이 양호하며, 패턴의 직선성이 좋고, 시디 로스(CD Loss)가 적으며, 많은 수의 기판을 식각하여도 식각 특성이 변하지 않고, 특히 구리막 식각에 초점을 맞추어 pH를 2 내지 4 정도로 유지하면서 몰리브데늄 막의 잔사가 남지 않는 특성을 가지고 있기 때문에 산업현장에서 유용하게 사용되고 있다.
그러나, 상기의 식각액 조성물은 주산화제로서 과산화수소수를 사용하고 있기 때문에 과산화수소수의 불안정성이라는 단점을 보유하고 있다.
본 발명자들이 상술한 바와 같은 문제점을 해결하기 위하여 예의 연구한 결과, 과산화수소수를 무기염 산화제로 대체하는 경우에 과산화수소수로 인한 불안정성이 제거될 뿐만 아니라 식각 잔사가 발생하지 아니하여 전기적인 쇼트나 배선의 불량, 휘도의 감소 등의 문제점이 발생하지 않으며, 플로오린 이온을 사용하지 않음으로써 유리 기판 및 각종 실리콘 층에 대한 식각 문제점이 없어 본 발명의 식각액만으로도 게이트 전극 및 게이트 배선, 데이터 전극 및 데이터 배선을 일괄 식각하는 것이 가능하여, 공정이 매우 단순화되고 공정 수율의 극대화가 가능함을 알게 되었다.
따라서, 본 발명은 상술한 종래의 기술의 문제점을 해결하여 더 효율적인 박막트랜지스터의 제조방법 및 상기 방법에 이용되는 식각액 조성물을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명은, 반도체층, 게이트 절연막, 구리 또는 구리합금막을 포함하는 게이트 전극, 층간절연막, 및 구리 또는 구리합금막을 포함하는 소오스/드레인 전극을 포함하는 박막트랜지스터에 있어서, 상기 게이트 전극 및 소오스/드레인 전극을 조성물 총 중량에 대하여, 무기염 산화제 1 내 지 20 중량%; 무기산 1 내지 10 중량%; 질소를 포함하는 첨가제 0.1 내지 5 중량%; 및 탈이온수 잔량을 포함하는 구리 또는 구리합금막의 식각액 조성물을 이용하여 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법을 제공한다.
또한, 본 발명은 조성물 총 중량에 대하여, 무기염 산화제 1 내지 20 중량%; 무기산 1 내지 10 중량%; 질소를 포함하는 첨가제 0.1 내지 5 중량%; 및 탈이온수 잔량을 포함하는 구리 또는 구리합금막의 식각액 조성물을 제공한다.
본 발명에 따른 박막트랜지스터의 제조방법으로 제조된 박막트랜지스터는 식각 잔사가 발생하지 않아 전기적인 쇼트나 배선의 불량이 발생하지 않는 이점이 있다. 또한 상기 박막트랜지스터의 제조방법을 포함하는 평판표시장치의 제조방법으로 제조한 평판표시장치는 고휘도를 구현할 수 있는 이점이 있다. 또한, 본 발명의 구리 또는 구리합금막의 식각액 조성물을 사용하는 경우, 종래에 과산화수소수를 주산화제로 사용하는 조성물과 달리 불안정성 문제가 없고, 식각 잔사가 발생하지 않는다. 또한, 플로오린 이온을 사용하지 않음으로써 유리 기판 및 각종 실리콘 층에 대한 식각 문제점이 없다.
이하에서는 본 발명에 대해 상세히 설명하기로 한다.
Ⅰ. 박막트랜지스터의 제조방법
도 1 내지 도 4는 본 발명의 일실시예를 따른 박막트랜지스터의 제조방법을 설명한 단면도들이다.
도 1을 참조하면, 유리, 스테인레스 스틸 또는 플라스틱 등으로 구성된 기판(100) 상에 버퍼층(105)을 형성한다.
상기 버퍼층(105)은 실리콘 질화막, 실리콘 산화막, 또는 이들의 다중막으로 형성할 수 있다. 상기 버퍼층(105)은 하부 기판에서 발생하는 수분 또는 불순물의 확산을 방지하는 역할을 한다. 또한 상기 버퍼층(105)은 결정화 시 열의 전달 속도를 조절함으로써 후공정에서 형성될 반도체층(110)의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.
이어서, 상기 버퍼층(105) 상에 비정질 실리콘층을 형성하고 패터닝하거나, 비정질 실리콘층을 결정화하여 결정질 실리콘층을 형성하고 패터닝하여 반도체층(110)을 형성한다.
상기 비정질 실리콘은 화학 기상 증착법(Chemical Vapor Deposition) 또는 물리 기상 증착법(Physical Vapor Deposition)을 이용하여 형성될 수 있다. 또한, 상기 비정질 실리콘을 형성할 때, 또는 형성한 후에 탈수소 처리하여 수소의 농도를 낮추는 공정을 진행할 수 있다.
상기 결정질 실리콘층은, 비정질 실리콘층을 상기 버퍼층(105) 상에 형성 한 후, 상기 비정질 실리콘층을 결정화하여 형성한다. 상기 결정질 실리콘층은 다결정 또는 단결정 실리콘층이다. 결정화 방법으로는 RTA(Rapid Thermal Annealing) 공정, SPC법(Solid Phase Crystallization), MIC법(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization), SGS법(Super Grain Silicon), ELA법(Excimer Laser Crystallization) 또는 SLS법(Sequential Lateral Solidification) 중 어느 하나 이상을 이용할 수 있다.
이어서, 상기 반도체층(110)을 포함하는 기판 전면에 걸쳐 실리콘 산화막, 실리콘 질화막 또는 이들의 다중층인 게이트 절연막(115)을 형성한다. 상기 게이트 절연막(115) 상에 구리 또는 구리합금막으로 게이트 전극물질(120a)을 형성한다. 상기 게이트 전극물질(120a) 상의 게이트 전극 예정영역과, 게이트 배선 예정영역(미도시) 또는 스캔배선 예정영역(미도시)에 포토레지스트 패턴(200)을 형성한다.
도 2를 참조하면, 상기 게이트 전극물질(120a)을 식각액 조성물로 식각하여 게이트 전극(120), 게이트배선(미도시) 또는 스캔배선(미도시)을 형성한다.
여기서, 상기 식각액 조성물은 조성물 총 중량에 대하여, 무기염 산화제 1 내지 20 중량%; 무기산 1 내지 10 중량%; 질소를 포함하는 첨가제 0.1 내지 5 중량%; 및 탈이온수 잔량을 포함한다.
상기 무기염 산화제는 FeCl3, Fe(NO3)3, Fe2(SO4)3, NH4Fe(SO4)2, Fe(ClO4)3, FePO4, Fe(NH4)3(C2O4)3, CuCl2, Cu(NO3)2, CuSO4, Al(NO3)3, 및 Al2(SO4)3으로 이루어진 군에서 선택되는 1종 또는 2종 이상을 이용하는 것이 바람직하다.
상기 무기산은 질산(HNO3), 황산(H2SO4)으로 이루어진 군에서 선택되는 1종 또는 2종을 이용하는 것이 바람직하다.
상기 질소를 포함하는 첨가제는 아미노기와 카르복실산기를 가지고 있는 수용성 화합물인 것이 바람직하다. 상기 수용성 화합물은 알라닌(alanine)계열, 아미노부티르산(aminobutyric acid)계열, 글루탐산(glutamic acid)계열, 글리신(glycine)계열, 이미노디아세트산(iminodiacetic acid)계열, 니트릴로트리아세트산(nitrilotriacetic acid)계열, 및 사르코신(sarcosine)계열로 이루어진 군에서 선택되는 1종 또는 2종 이상을 이용하는 것이 바람직하다.
도 3을 참조하면, 상기 게이트 전극(120)을 포함하는 기판 전면에 걸쳐 실리콘 질화막, 실리콘 산화막 또는 이들의 다중층인 층간절연막(125)을 형성한다. 상기 층간절연막(125)을 식각하여 상기 반도체층(110)을 노출시키는 콘택홀(125a)을 형성한다. 상기 콘택홀(125a)을 통하여 상기 반도체층(110)과 연결되도록 구리 또는 구리합금막으로 소오스/드레인 전극물질(130a)을 형성한다. 상기 소오스/드레인 전극물질(130a) 상의 소오스/드레인 전극 예정영역에 포토레지스트 패턴(200)을 형성한다.
도 4를 참조하면, 상기 소오스/드레인 전극물질(130a)을 상기 식각액 조성물로 식각하여 소오스/드레인 전극(130)을 형성하고, 이로써 박막트랜지스터를 완성한다.
본 명세서에서는 탑게이트 박막트랜지스터의 제조방법을 설명하였지만, 이 에 한정되지 않고, 바텀 게이트 박막트랜지스터의 제조방법도 해당된다. 또한, 본 발명의 박막트랜지스터의 제조방법은 액정표시장치, 유기전계발광표시장치 등의 평판표시장치의 제조방법에 이용될 수 있다.
Ⅱ. 식각액 조성물
본 발명의 식각액 조성물은 조성물 총 중량에 대하여, 무기염 산화제 1 내지 20 중량%, 무기산 1 내지 10 중량%, 질소를 포함하는 첨가제 0.1 내지 5 중량%, 및 탈이온수 잔량을 포함하는 것이 바람직하다.
상기 무기염 산화제와 무기산은 구리 또는 구리합금막을 식각하는 주성분이 다. 상기 무기염 산화제의 종류는 특별히 한정되지 않고 다양한 종류가 가능하며, 바람직하게는 FeCl3, Fe(NO3)3, Fe2(SO4)3, NH4Fe(SO4)2, Fe(ClO4)3, FePO4, Fe(NH4)3(C2O4)3, CuCl2, Cu(NO3)2, CuSO4, Al(NO3)3, 및 Al2(SO4)3으로 이루어진 군에서 선택되는 1종 또는 2종 이상을 이용하는 것이 바람직하다.
상기 무기염 산화제는 조성물 총 중량에 대하여, 1 내지 20 중량%로 포함되는 것이 바람직하다. 상술한 범위로 포함되면, 적당한 식각속도를 가져 공정마진을 향상시키며, 공정제어가 용이한 이점이 있다.
그리고 상기 무기산은 반도체 공정용의 순도를 가져 금속 불순물이 ppb 수준 이하인 것이 바람직하며 그 종류는 특별히 한정되지 않고 다양한 종류가 가능하며 바람직하게는 질산(HNO3), 황산(H2SO4)으로 이루어진 군에서 선택되는 1종 또는 2종을 사용할 수 있다.
상기 무기산은 조성물 총 중량에 대하여, 1 내지 10 중량%로 포함되는 것이 바람직하다. 상술한 범위로 포함되면, 구리 또는 구리합금막의 식각에 용이하고, 적절한 식각속도를 구현할 수 있어 공정 적용에 유리한 이점이 있다.
상기 질소를 포함하는 첨가제는 구리 또는 구리합금막 식각 시에 필연적으로 발생하는 구리 이온들을 킬레이션(chelation) 반응을 통해 비활성화 시킴으로써 이온들에 의해 발생할 수 있는 추가적인 반응들을 막아주어 많은 수의 기판을 식각하여도 식각 특성이 변하지 않는 장점을 제공한다. 특히 구리 또는 구리합금막의 경우 식각 용액 내에 구리 이온이 다량 잔존할 경우에 패시베이션(passivation) 막을 형성하여 까맣게 산화된 후 더 이상 식각되지 않는 경우가 많이 발생할 수 있으나 이 첨가제를 첨가하였을 경우 이런 현상을 막을 수 있다.
상기 질소를 포함하는 첨가제는 조성물 총 중량에 대하여, 0.1 내지 5 중량%로 포함되는 것이 바람직하다. 상술한 범위로 포함되면, 구리 또는 구리합금막에 대해 적절한 식각속도를 구현할 수 있고, 식각 균일성이 우수한 이점이 있다.
상기 질소를 포함하는 첨가제는 특별히 한정되지 않고 다양한 종류가 사용 가능하며, 특히 아미노기 및 카르복실산기를 가지고 있는 수용성 화합물을 사용하는 것이 바람직하다. 상기 수용성 화합물은 알라닌(alanine)계열, 아미노부티르산 (aminobutyric acid)계열, 글루탐산(glutamic acid)계열, 글리신(glycine)계열, 이미노디아세트산(iminodiacetic acid)계열, 니트릴로트리아세트산(nitrilotriacetic acid)계열, 및 사르코신(sarcosine)계열로 이루어진 군에서 선택되는 1종 또는 2종 이상을 이용하는 것이 바람직하다. 특히, 상기 수용성 화합물 중에서 이미노디아세트산(iminodiacetic acid)계열의 화합물이 바람직하게 사용된다.
상기 무기염 산화제, 무기산, 질소를 포함하는 첨가제는 통상적으로 공지된 방법에 의해서 제조 가능하고, 반도체 공정용의 순도를 가지는 것이 바람직하며, 탈이온수는 반도체 공정용을 사용하고 바람직하게는 18MΩ/cm 이상의 물을 사용한다. 또한, 식각액에는 통상적으로 들어가는 다른 첨가제를 사용할 수 있다.
이하에서는 실시예 및 비교예를 통하여 본 발명을 상세히 설명한다. 그러나, 본 발명의 실시예 및 비교예들은 본 발명을 상세히 설명하기 위한 것으로서, 본 발명의 범위를 한정하는 것은 아니다.
실시예 1 내지 실시예 3: 식각액 조성물의 제조
하기 표 1에 기재된 성분 및 조성비에 따라 본 발명의 식각액 조성물 10kg을 제조하였다.
  FeCl3
(중량%)
질산
(중량%)
이미노디아세트산
(중량%)
탈이온수
(중량%)
식각 특성
실시예 1 3 2 0.5 잔량 양호
실시예 2 3 2 1 잔량 양호
실시예 3 3 2 2 잔량 양호
상기에서 제조된 실시예 1 내지 실시예 3의 조성물을 식각 실험한 결과, 실시예 1 내지 실시예 3의 경우 구리 기판에 대하여 양호한 식각 프로파일을 얻을 수 있었다. 그리고 상기 실시예 1 내지 3 조성물에 대하여 식각액 조성물은 과산화수소계 식각액에서 일어나는 메탈에 의한 과산화수소의 분해반응과는 달리 매우 안정한 상태를 보였다.
도 5는 실시예 2 식각액 조성물에 의한 구리막 식각 단면에 대한 SEM 이미지이고, 도 6은 실시예 2 식각액 조성물에 의한 구리막 식각 프로파일에 대한 SEM 이미지이고, 도 7은 실시예 2 식각액 조성물에 의한 구리막 식각에 대한 식각 후 잔사가 없음을 보여주는 SEM 이미지이다.
도 5 내지 도 7을 참조하면, 패턴의 직진성 및 식각 프로파일이 우수한 것을 알 수 있고, 식각 잔사가 발생하지 않음을 알 수 있다.
도 1 내지 도 4는 박막트랜지스터의 제조방법을 나타낸 단면도들이다.
도 5는 실시예 2 식각액 조성물에 의한 구리막 식각 단면에 대한 SEM 이미지이다.
도 6은 실시예 2 식각액 조성물에 의한 구리막 식각 프로파일에 대한 SEM 이미지이다.
도 7은 실시예 2 식각액 조성물에 의한 구리막 식각에 대한 식각 후 잔사가 없음을 보여주는 SEM 이미지이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 105: 버퍼층
110: 반도체층 115: 게이트 절연막
120a: 게이트 전극물질 120: 게이트 전극
125: 층간절연막 125a: 콘택홀
130a: 소오스/드레인 전극 물질 130: 소오스/드레인 전극
200: 포토레지스트 패턴

Claims (12)

  1. 반도체층, 게이트 절연막, 구리 또는 구리합금막을 포함하는 게이트 전극, 층간절연막, 및 구리 또는 구리합금막을 포함하는 소오스/드레인 전극을 포함하는 박막트랜지스터에 있어서,
    상기 게이트 전극 및 소오스/드레인 전극을
    조성물 총 중량에 대하여,
    무기염 산화제 1 내지 20 중량%;
    무기산 1 내지 10 중량%;
    질소를 포함하는 첨가제 0.1 내지 5 중량%; 및
    탈이온수 잔량을 포함하는 구리 또는 구리합금막의 식각액 조성물을 이용하여 형성하는 박막트랜지스터의 제조방법으로,
    상기 질소를 포함하는 첨가제는 아미노기와 카르복실산기를 가지고 있는 수용성 화합물인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  2. 청구항 1에 있어서,
    상기 무기염 산화제는 FeCl3, Fe(NO3)3, Fe2(SO4)3, NH4Fe(SO4)2, Fe(ClO4)3, FePO4, Fe(NH4)3(C2O4)3, CuCl2, Cu(NO3)2, CuSO4, Al(NO3)3, 및 Al2(SO4)3으로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 박막트랜지스터의 제조 방법.
  3. 청구항 1에 있어서,
    상기 무기산은 질산(HNO3), 황산(H2SO4)으로 이루어진 군에서 선택되는 1종 또는 2종인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 수용성 화합물은 알라닌(alanine)계열, 아미노부티르산(aminobutyric acid)계열, 글루탐산(glutamic acid)계열, 글리신(glycine)계열, 이미노디아세트산(iminodiacetic acid)계열, 니트릴로트리아세트산(nitrilotriacetic acid)계열, 및 사르코신(sarcosine)계열로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  6. 청구항 1에 있어서,
    상기 박막트랜지스터의 제조방법은 평판표시장치의 제조방법에 이용되는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  7. 청구항 6에 있어서,
    상기 평판표시장치는 액정표시장치 또는 유기전계발광표시장치인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  8. 조성물 총 중량에 대하여,
    무기염 산화제 1 내지 20 중량%;
    무기산 1 내지 10 중량%;
    질소를 포함하는 첨가제 0.1 내지 5 중량%; 및
    탈이온수 잔량을 포함하는 구리 또는 구리합금막의 식각액 조성물로,
    상기 질소를 포함하는 첨가제는 아미노기와 카르복실산기를 가지고 있는 수용성 화합물인 것을 특징으로 하는 구리 또는 구리합금막의 식각액 조성물.
  9. 청구항 8에 있어서,
    상기 무기염 산화제는 FeCl3, Fe(NO3)3, Fe2(SO4)3, NH4Fe(SO4)2, Fe(ClO4)3, FePO4, Fe(NH4)3(C2O4)3, CuCl2, Cu(NO3)2, CuSO4, Al(NO3)3, 및 Al2(SO4)3으로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 구리 또는 구리합금막의 식각액 조성물.
  10. 청구항 8에 있어서,
    상기 무기산은 질산(HNO3), 황산(H2SO4)으로 이루어진 군에서 선택되는 1종 또는 2종인 것을 특징으로 하는 구리 또는 구리합금막의 식각액 조성물.
  11. 삭제
  12. 청구항 8에 있어서,
    상기 수용성 화합물은 알라닌(alanine)계열, 아미노부티르산(aminobutyric acid)계열, 글루탐산(glutamic acid)계열, 글리신(glycine)계열, 이미노디아세트산(iminodiacetic acid)계열, 니트릴로트리아세트산(nitrilotriacetic acid)계열, 및 사르코신(sarcosine)계열로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것을 특징으로 하는 구리 또는 구리합금막의 식각액 조성물.
KR1020080007834A 2008-01-25 2008-01-25 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물 KR101362643B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080007834A KR101362643B1 (ko) 2008-01-25 2008-01-25 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080007834A KR101362643B1 (ko) 2008-01-25 2008-01-25 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물

Publications (2)

Publication Number Publication Date
KR20090081776A KR20090081776A (ko) 2009-07-29
KR101362643B1 true KR101362643B1 (ko) 2014-02-13

Family

ID=41293008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007834A KR101362643B1 (ko) 2008-01-25 2008-01-25 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물

Country Status (1)

Country Link
KR (1) KR101362643B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023040310A (ja) 2019-12-27 2023-03-23 出光興産株式会社 有機エレクトロルミネッセンス素子及び電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001200380A (ja) 1999-11-10 2001-07-24 Mec Kk 銅または銅合金のエッチング剤
KR20020097348A (ko) * 2001-06-20 2002-12-31 동우 화인켐 주식회사 구리 티타늄막의 식각용액 및 그 식각방법
KR20090081544A (ko) * 2008-01-24 2009-07-29 동우 화인켐 주식회사 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001200380A (ja) 1999-11-10 2001-07-24 Mec Kk 銅または銅合金のエッチング剤
KR20020097348A (ko) * 2001-06-20 2002-12-31 동우 화인켐 주식회사 구리 티타늄막의 식각용액 및 그 식각방법
KR20090081544A (ko) * 2008-01-24 2009-07-29 동우 화인켐 주식회사 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물

Also Published As

Publication number Publication date
KR20090081776A (ko) 2009-07-29

Similar Documents

Publication Publication Date Title
JP6574221B2 (ja) エッチング液組成物
KR100505328B1 (ko) 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법
US8377325B2 (en) Etchant for metal wiring and method for manufacturing metal wiring using the same
US8354288B2 (en) Etchant and method of manufacturing an array substrate using the same
KR101346976B1 (ko) 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
KR101299131B1 (ko) 박막트랜지스터 액정표시장치의 식각 조성물
KR101391074B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR20070055259A (ko) 구리 몰리브덴합금막의 식각용액 및 그 식각방법
KR102269327B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR101391023B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR20090079436A (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101346917B1 (ko) 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
KR102091847B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR100459271B1 (ko) 구리 단일막 또는 구리 몰리브덴막의 식각용액 및 그식각방법
KR101348046B1 (ko) 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
KR101362643B1 (ko) 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
KR20080024818A (ko) 구리와 몰리브덴으로 이루어진 다층막용 식각용액 조성물
KR101300971B1 (ko) 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
KR101271349B1 (ko) 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
KR20080107502A (ko) 몰리브덴늄-티타늄 합금막 및 인듐 산화막 식각액 조성물,이를 이용한 식각방법 및 이를 이용한 평판표시장치의제조방법
US10941342B2 (en) Etchant composition and method of manufacturing wiring substrate using the same
KR102353679B1 (ko) 식각액 조성물 및 이를 이용한 배선 기판의 제조 방법
CN107653451B (zh) 蚀刻液组合物及利用到该组合物的金属图案制造方法
KR20080024817A (ko) 구리와 몰리브덴으로 이루어진 다층막용 식각용액 조성물
KR101403145B1 (ko) 액정 표시장치용 tft 어레이 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161206

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 7