KR101361171B1 - 기판 제조 방법 - Google Patents

기판 제조 방법 Download PDF

Info

Publication number
KR101361171B1
KR101361171B1 KR1020120123376A KR20120123376A KR101361171B1 KR 101361171 B1 KR101361171 B1 KR 101361171B1 KR 1020120123376 A KR1020120123376 A KR 1020120123376A KR 20120123376 A KR20120123376 A KR 20120123376A KR 101361171 B1 KR101361171 B1 KR 101361171B1
Authority
KR
South Korea
Prior art keywords
electrode layer
master
layer
substrate
forming
Prior art date
Application number
KR1020120123376A
Other languages
English (en)
Inventor
황춘섭
박동식
Original Assignee
주식회사 엔엔피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엔엔피 filed Critical 주식회사 엔엔피
Priority to KR1020120123376A priority Critical patent/KR101361171B1/ko
Application granted granted Critical
Publication of KR101361171B1 publication Critical patent/KR101361171B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Abstract

기판 제조 방법이 개시된다. 본 발명의 일 실시예에 따른 기판 제조 방법은, 마스터 기판의 일면에 절연층 및 마스터 전극층이 형성된 마스터 금형을 제조하는 단계, 마스터 전극층 상에 전극층을 형성하는 단계, 절연층 및 전극층 상부에서 전극층을 감싸며 수지층을 형성하는 단계, 수지층 상에 베이스 부재를 형성한 후, 방사선을 조사하여 수지층을 경화시키는 단계, 및 수지층을 마스터 금형과 분리시켜 전극층이 제1 수지층에 매립된 기판을 형성하는 단계를 포함한다.

Description

기판 제조 방법{FABRICATING METHOD FOR SUBSTRATE}
본 발명의 실시예는 기판 제조 방법에 관한 것으로서, 보다 상세하게는 매립된 전극층을 구비하는 기판 제조 방법에 관한 것이다.
최근, 정보를 시각화하여 전달하는 디스플레이 산업의 중요성이 증대되고 있으며, 이에 따라 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), LED(Light Emitting Diode), OLED(Organic Light Emitting Diode) 등과 같은 평판 디스플레이에 대한 수요가 증가하고 있다.
이러한 평판 디스플레이에 전극을 형성하는 경우, 종래에는 기판의 일면에 산화인듐주석(Indumn Tin Oxide, ITO)을 스퍼터링 방식으로 도포한 후 포토리소그래피(Photolithography) 공정(즉, 포토레지스트 도포 공정 → 노광 공정 → 현상 공정 → 에칭 공정)을 수행하여 전극을 제조하였다.
종래 기술에 의하면, 전극은 기판 상에 돌출된 형태로 형성되는데, 이는 고화질의 평판 디스플레이를 제조함에 있어 일종의 문제점을 야기하게 된다. 즉, 고화질의 평판 디스플레이를 제조하기 위해서는 전극을 미세 선폭으로 형성하여야 한다. 그런데, 기판 상에 미세 선폭을 갖는 전극을 돌출된 형태로 형성하면, 전극이 기판과 접촉되는 면적이 작아져 전극과 기판 간의 접착력이 약해지게 되며, 그로 인해 전극이 단락될 가능성이 높아지게 된다. 이는 평판 디스플레이의 전기적 특성 및 신뢰성을 저하시키는 요인이 된다.
또한, 종래 기술에 의하면, 전극 제조 과정에서 에칭 공정이 포함되기 때문에 환경 오염의 문제가 발생하게 된다. 그리고, 포토리소그래피 공정에 따른 대규모 설비가 필요하고, 산화인듐주석의 가격이 높아 전극 형성에 따른 제조 비용이 많이 소요된다는 문제점이 있다. 또한, 산화인듐주석은 산화물이기 때문에 전기 저항이 높아 전기적 특성이 저하되는 문제점이 있다.
한국공개특허공보 제10-2009-0005384(2009.01.13)
본 발명의 실시예는 매립된 전극층을 구비하는 기판 제조 방법을 제공하고자 한다.
본 발명의 실시예는 미세 선폭을 가지면서 기판과의 접착력이 향상된 전극층을 구비하는 기판 제조 방법을 제공하고자 한다.
본 발명의 실시예는 환경 오염 및 제조 비용을 줄이고 대량 생산이 가능한 기판 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 기판 제조 방법은, 마스터 기판의 일면에 절연층 및 마스터 전극층이 형성된 마스터 금형을 제조하는 단계; 상기 마스터 전극층 상에 전극층을 형성하는 단계; 상기 절연층 및 상기 전극층 상부에서 상기 전극층을 감싸며 제1 수지층을 형성하는 단계; 상기 제1 수지층 상에 베이스 부재를 형성한 후, 방사선을 조사하여 상기 제1 수지층을 경화시키는 단계; 및 상기 제1 수지층을 상기 마스터 금형과 분리시켜 상기 전극층이 상기 제1 수지층에 매립된 기판을 형성하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 기판 제조 방법은, 마스터 기판의 일면에 절연층 및 마스터 전극층이 형성된 마스터 금형을 제조하는 단계; 상기 마스터 전극층 상에 전극층을 형성하는 단계; 베이스 부재 상에 제1 수지층을 형성한 후, 방사선을 조사하여 1차 큐어링 공정을 수행하는 단계; 상기 전극층이 상기 제1 수지층과 접착하도록 상기 마스터 금형을 상기 베이스 부재 상에 위치시켜 압착한 후, 방사선을 조사하여 2차 큐어링 공정을 수행하는 단계; 및 상기 베이스 부재를 상기 마스터 금형과 분리시켜 상기 전극층이 상기 제1 수지층에 매립된 기판을 형성하는 단계를 포함한다.
본 발명의 실시예에 의하면, 전극층이 기판에 매립된 상태로 형성되기 때문에, 전극층을 미세 패턴으로 형성하더라도 전극층이 단락될 가능성이 줄어들게 된다. 그로 인해, 고화질의 평판 디스플레이를 구현하면서도 신뢰성을 확보할 수 있게 된다. 그리고, 전극층의 표면에 표면 처리 공정을 수행함으로써, 전극층과 수지층 간의 접착력을 높여 주어 전기적 특성 및 신뢰성을 향상시킬 수 있게 된다.
또한, 마스터 금형의 절연층 및 전극층 상부에 수지층 및 기판을 순차적으로 형성하고 수지층과 마스터 금형을 분리시키기만 하면 되므로, 기판의 제조 시 불량 제품이 생산되는 것을 줄일 수 있어 생산 수율을 향상시킬 수 있고, 전극 기판의 제조 공정 및 제조 비용을 줄일 수 있으며, 전극 기판을 대량 생산할 수 있게 된다. 또한, 기판 제조 공정 중 에칭 공정이 포함되지 않으므로, 환경 오염 문제를 방지할 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 기판 제조 방법을 나타낸 도면.
도 2는 본 발명의 다른 실시예에 따른 기판 제조 방법을 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 마스터 금형의 제조 방법을 나타낸 도면.
도 4는 본 발명의 다른 실시예에 따른 마스터 금형의 제조 방법을 나타낸 도면.
도 5는 본 발명의 또 다른 실시예에 따른 마스터 금형의 제조 방법을 나타낸 도면.
도 6은 본 발명의 일 실시예에 따른 마스터 금형을 나타낸 SEM 사진.
도 7은 본 발명의 일 실시예에 따른 기판 제조 방법에 의해 제조된 기판을 나타낸 SEM 사진.
이하, 도 1 내지 도 7을 참조하여 본 발명의 기판 제조 방법의 구체적인 실시예를 설명하기로 한다. 그러나 이는 예시적 실시예에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하 실시예는 진보적인 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
도 1은 본 발명의 일 실시예에 따른 기판 제조 방법을 나타낸 도면이다. 여기서, 기판 제조 방법에 의해 제조되는 기판으로는 예를 들어, 전극 기판, PCB, 회로 기판 등이 될 수 있으나, 이에 한정되는 것은 아니며, 그 이외에 전극층을 구비하는 다양한 기판이 적용될 수 있다.
도 1을 참조하면, 마스터 기판(102)의 일면에 절연층(103) 및 마스터 전극층(104)이 형성된 마스터 금형(101)을 제조한다(도 1의 a). 마스터 기판(102)으로는 예를 들어, 플라스틱 기판, 유리 기판, 실리콘 기판, 서스 기판 등을 사용할 수 있다. 그러나, 이에 한정되는 것은 아니며, 그 이외의 마스터 전극층(104)을 형성할 수 있는 기판이면 어느 것이나 가능하다.
여기서, 절연층(103)은 마스터 기판(102)의 일면 중 마스터 전극층(104)이 형성되지 않은 공간에 형성될 수 있다. 이때, 절연층(103)은 전극층(104)과 동일한 두께로 형성할 수 있으나, 이에 한정되는 것은 아니다. 또한, 절연층(103)은 예를 들어, 수지 또는 실리콘 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
한편, 마스터 기판(102)의 일면에는 내부에 도전성 물질이 충전된 음각 패턴이 형성될 수 있다. 이때, 마스터 전극층(104)은 도전성 물질 상에 형성될 수 있다. 마스터 금형(101)의 제조 방법에 대한 구체적인 설명은 도 3 내지 도 5를 참조하여 후술하기로 한다.
다음으로, 절연층(103) 및 마스터 전극층(104)의 표면에 이형 처리를 수행한 후, 마스터 전극층(104) 상에 전극층(106)을 형성한다(도 1의 b). 전극층(106)은 예를 들어, 니켈, 구리, 금 등 전도성이 우수한 재질로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
전극층(106)은 예를 들어, 도금 방식으로 형성할 수 있다. 마스터 전극층(104) 이외의 공간에 절연층(103)이 형성되어 있는 상태에서, 도금 방식으로 전극층(106)을 형성하면, 마스터 전극층(104)의 상부면에만 도금층이 성장하게 되므로 마스터 전극층(104)의 상부면에만 전극층(106)이 형성되도록 할 수 있다. 그러나 이에 한정되는 것은 아니며, 전극층(106)은 도금 방식 이외의 다양한 방식으로 형성할 수 있다.
다음으로, 전극층(106)의 표면에 표면 처리 공정을 수행한다(도 1의 c). 여기서, 전극층(106)의 표면에 표면 처리 공정을 수행하는 이유는, 후술하는 수지층(108)과의 접착력을 높이기 위해서이다. 표면 처리 공정으로는 예를 들어, 1) 전극층(106)의 표면에 복합 도금(Composite Plating)을 수행하는 경우, 2) 전극층(106)의 표면에 합금 표면 처리를 수행하는 경우, 3) 전극층(106)의 표면에 복수 개의 미세 돌기를 형성하는 경우 등을 들 수 있으나, 이에 한정되는 것은 아니며, 전극층(106)과 후술하는 수지층(108) 간의 접착력을 향상시킬 수 있는 방법이라면 어느 것이나 가능하다.
1) 전극층(106)의 표면에 복합 도금을 수행하면, 복합 도금된 층의 표면에는 일정한 정도의 표면 거칠기가 생겨나게 된다. 즉, 복합 도금은 도금액에 미세한 결정(또는 입자)을 분산시켜 금속 성분과 비금속 성분이 섞인 도금층을 형성하는 공정이므로, 복합 도금된 층은 그 표면이 일정한 정도의 표면 거칠기를 가지게 된다. 이 경우, 전극층(106)과 후술하는 수지층(108) 간의 접착력을 향상시킬 수 있게 된다.
2) 전극층(106)의 표면에 합금 표면 처리를 수행하면, 전극층(106)과 후술하는 수지층(108) 간의 접착력을 향상시킬 수 있게 된다. 예를 들어, 전극층(106)을 니켈로 형성한 경우, 니켈은 내식성 및 전기 전도성이 우수하나 접착성이 좋지 못하다. 이때, 전극층(106)에 구리 또는 코발트 등과 같은 접착성이 우수한 금속으로 합금 표면 처리를 수행하면, 전극층(106)의 표면이 우수한 접착성을 갖게 된다.
3) 전극층(106)의 표면에 복수 개의 미세 돌기를 형성하면, 전극층(106)의 표면적이 넓어지고 전극층(106)의 표면이 일정한 정도의 표면 거칠기를 가지게 되므로, 전극층(106)과 후술하는 수지층(108) 간의 접착력을 향상시킬 수 있게 된다.
다음으로, 절연층(103) 및 전극층(106) 상부에 일정 두께로 수지층(108)을 형성한다(도 1의 d). 여기서, 수지층(108)의 두께는 전극층(106)의 두께에 따라 조절될 수 있다. 이때, 수지층(108)은 전극층(106)을 덮으면서 형성될 수 있다. 수지층(108)은 광중합 개시제를 포함하여 방사선 조사 경화성을 가질 수 있다. 이때, 방사선은 가시광선, 자외선, 적외선, X선, 전자선 등을 총칭한다.
다음으로, 수지층(108) 상에 베이스 부재(110)를 형성한다(도 1의 e). 이때, 베이스 부재(110)의 상부에서 베이스 부재(110)를 압착하여 베이스 부재(110)와 수지층(108)이 밀착되도록 할 수 있다. 베이스 부재(110)는 후술하는 방사선 조사 공정에서 방사선이 투과할 수 있도록 투명한 재질로 이루어질 수 있다. 예를 들어, 베이스 부재(110)는 폴리에틸렌 테레프탈레이트(PET), 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN) 등 플라스틱 소재 및 글라스(Glass) 중 어느 하나로 이루어질 수 있다.
다음으로, 베이스 부재(110) 상부에서 방사선을 조사한다(도 1의 f). 이때, 수지층(108)이 UV 수지층으로 이루어진 경우, 자외선을 조사할 수 있다. 그러나, 이에 한정되는 것은 아니며 수지층(108)의 종류에 따라 그 이외의 다양한 방사선을 조사할 수 있다. 방사선을 조사하면, 수지층(108)이 경화되면서 수지층(108)의 일면이 전극층(106)과 결합하게 되고, 수지층(108)의 타면이 베이스 부재(110)와 결합하게 된다. 이때, 앞에서 살펴본 바와 같이, 전극층(106)의 표면에 표면 처리 공정을 수행한 경우, 전극층(106)과 수지층(108) 간의 접착력을 향상시킬 수 있다.
다음으로, 마스터 금형(101)을 수지층(108)에서 분리시켜 전극층(106)이 매립된 기판(120)을 형성한다(도 1의 g)(도면에서는 설명의 편의상 수지층(108)이 상부를 향하도록 위치시켰다). 이때, 절연층(103) 및 마스터 전극층(104)의 표면에는 이형 처리가 되어 있고, 전극층(106)은 수지층(108)과 밀착하여 결합되어 있기 때문에, 마스터 금형(101)을 수지층(108)에서 분리시키면, 절연층(103)이 수지층(108)과 분리되고, 마스터 전극층(104)이 전극층(106)과 분리된다. 이 경우, 기판(120)은 베이스 부재(110) 상의 수지층(108) 내에 전극층(106)이 매립된 형태로 형성되게 된다. 여기서, 전극층(106)은 니켈, 구리, 금 등과 같은 전도성이 우수한 재질로 이루어지기 때문에, 산화인듐주석(ITO)에 비해 전기 저항이 낮으며 그로 인해 전기적 특성을 향상시킬 수 있게 된다.
그 이후에, 도 1의 b 내지 g 공정을 반복하여 수행하면, 하나의 마스터 금형(101)을 이용하여 많은 개수의 기판(120)을 제조할 수 있게 된다. 여기서, 기판(120)은 터치 패널, 플렉시블 디스플레이, 태양전지용 음극판, 및 FPCB 등으로 사용할 수 있다. 그러나 기판(120)의 사용 분야가 이에 한정되는 것은 아니며, 그 이외의 다양한 분야에서 사용될 수 있다.
본 발명의 실시예에 의하면, 전극층(106)이 기판(120)에 매립된 상태로 형성되기 때문에, 전극층(106)을 미세 패턴으로 형성하더라도 전극층(106)이 단락될 가능성이 줄어들게 된다. 또한, 전극층(106)의 표면에 표면 처리 공정을 수행함으로써, 전극층(106)과 수지층(108) 간의 접착력을 높여 주어 전기적 특성 및 신뢰성을 향상시킬 수 있게 된다.
또한, 마스터 금형(101)의 절연층(103) 및 전극층(106) 상부에 수지층(108) 및 베이스 부재(110)를 순차적으로 형성하고 방사선을 조사한 후, 마스터 금형(101)을 분리시키기만 하면 되므로, 기판(120)의 제조 시 불량 제품이 생산되는 것을 줄여 생산 수율을 향상시킬 수 있고, 기판(120)의 제조 공정 및 제조 비용을 줄일 수 있으며, 기판(120)을 대량 생산할 수 있게 된다.
도 2는 본 발명의 다른 실시예에 따른 기판 제조 방법을 나타낸 도면이다.
도 2를 참조하면, 마스터 기판(202)의 일면에 절연층(203) 및 마스터 전극층(204)이 형성된 마스터 금형(201)을 제조한다(도 2의 a).
다음으로, 절연층(203) 및 마스터 전극층(204)의 표면에 이형 처리를 수행한 후, 마스터 전극층(204) 상에 전극층(206)을 형성한다(도 2의 b). 여기서는 절연층(203) 및 마스터 전극층(204)의 표면에 모두 이형 처리를 수행하는 것으로 설명하였지만, 후술하는 공정에서 절연층(203)이 수지층(208)과 접촉하지 않는 경우, 마스터 전극층(204)의 표면에만 이형 처리를 수행할 수도 있다.
다음으로, 전극층(206)의 표면에 표면 처리 공정을 수행한다(도 2의 c). 표면 처리 공정으로는 예를 들어, 1) 전극층(206)의 표면에 복합 도금(Composite Plating)을 수행하는 경우, 2) 전극층(206)의 표면에 합금 표면 처리를 수행하는 경우, 3) 전극층(206)의 표면에 복수 개의 미세 돌기를 형성하는 경우 등을 들 수 있으나, 이에 한정되는 것은 아니며, 전극층(206)과 후술하는 수지층(208) 간의 접착력을 향상시킬 수 있는 방법이라면 어느 것이나 가능하다.
다음으로, 베이스 부재(210) 상에 수지층(208)을 일정 두께로 형성한 후, 방사선을 조사하여 1차 큐어링 공정을 수행한다(도 2의 d). 이때, 수지층(208)은 완전히 경화되는 것은 아니며, 베이스 부재(210) 상에서 흐르지 않을 정도의 경화가 이루어진 상태에 있게 된다.
다음으로, 전극층(206)이 수지층(208)과 마주하도록 마스터 금형(201)을 베이스 부재(210) 상부에 위치시켜 압착한 후, 방사선을 조사하여 2차 큐어링(Curing) 공정을 수행한다(도 2의 e). 여기서, 마스터 금형(201)을 압착하면 전극층(206)이 수지층(208)에 매립되게 된다. 이때, 전극층(206)의 두께 및 압착 정도에 따라 전극층(206)의 전부 또는 일부가 수지층(208)에 매립되도록 할 수 있다. 그리고, 절연층(203)은 전극층(206)의 두께 및 압착 정도에 따라 수지층(208)과 접촉될 수도 있고, 접촉되지 않을 수도 있다. 그 후, 2차 큐어링 공정을 수행하면, 수지층(208)이 완전히 경화되면서 전극층(206)이 수지층(208)과 결합하게 된다.
다음으로, 마스터 금형(201)을 베이스 부재(210)에서 분리시켜 기판(220)을 형성한다(도 2의 f). 이때, 마스터 전극층(204)의 표면에 이형 처리가 되어 있고, 전극층(206)이 수지층(208)에 매립되어 밀착하게 결합되어 있기 때문에, 마스터 금형(201)을 베이스 부재(210)에서 분리시키면, 마스터 전극층(204)이 전극층(206)과 분리되게 된다. 또한, 절연층(203)이 수지층(208)과 접촉된 경우에도 절연층(203)의 표면에 이형 처리가 되어 있기 때문에, 마스터 금형(201)을 베이스 부재(210)에서 분리시키면, 절연층(203)이 수지층(208)과 분리되게 된다.
여기서는, 큐어링 공정을 1차 큐어링 공정과 2차 큐어링 공정으로 나누어서 수행하였는데, 이러한 방식은 1차 큐어링 공정과 2차 큐어링 공정이 서로 다른 장소에서 이루어질 때 사용될 수 있다.
한편, 여기서는 마스터 금형(201)을 제조하고(도 2의 a), 전극층(206)을 형성하며(도 2의 b), 전극층(206)에 표면 처리를 수행한 후(도 2의 c),베이스 부재(210) 상에 수지층(208)을 형성하는 것(도 2의 d)으로 도시하였지만, 이에 한정되는 것은 아니며 도 2의 a 내지 c 공정과 도 2의 d 공정은 각각 독립적으로 이루어질 수 있다.
도 3은 본 발명의 일 실시예에 따른 마스터 금형의 제조 방법을 나타낸 도면이다.
도 3을 참조하면, 마스터 기판(302)의 일면에 음각 패턴(330)을 형성한다(도 3의 a). 이때, 마스터 기판(302)은 예를 들어, 폴리에틸렌 테레프탈레이트(PET), 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN) 등 유연한 플라스틱 소재로 이루어질 수 있다. 여기서, 음각 패턴(330)은 단면이 사각형인 것으로 도시하였으나, 이에 한정되는 것은 아니며 그 이외의 다양한 형상으로 형성할 수 있다. 여기서, 마스터 기판(302)의 일면에 음각 패턴(330)을 형성하는 방법은 다음의 두 가지 방법이 있을 수 있다.
첫 번째 방법으로는, 양각의 미세 패턴이 형성된 롤러 금형이 장착된 롤 투 롤(Roll to Roll) 기계 사이에 마스터 기판(302)을 통과시켜 마스터 기판(302)의 일면에 음각 패턴(330)을 형성할 수 있다.
두 번째 방법으로는, 양각의 미세 패턴이 형성된 평판 금형 상부에 액체 상태의 UV 수지를 코팅하고 소성함으로써, 마스터 기판(302)의 일면에 음각 패턴(330)을 형성할 수 있다. 이때, 롤러 금형 및 평판 금형은 수십 제곱미터의 대면적으로 형성할 수 있기 때문에 일면에 음각 패턴(330)이 형성된 대면적(수십 제곱미터)의 마스터 기판(302)을 형성할 수 있다.
다음으로, 마스터 기판(302)의 음각 패턴(330)내에 도전성 물질(340)을 충전한다(도 3의 b). 예를 들어, 음각 패턴(330)이 형성된 마스터 기판(302)의 일면에 스퍼터링 방식 또는 도포 방식으로 도전성 물질(340)을 충전한다. 그러면, 음각 패턴(330) 내부에 도전성 물질(340)이 채워지게 된다. 그 후, 스퀴즈 방식 또는 연마 공정을 통해 음각 패턴(330) 내부 이외의 부분에 형성된 도전성 물질(340)을 제거한다.
다음으로, 마스터 기판(302)의 음각 패턴(330) 내부에 충전된 도전성 물질(340) 상에 마스터 전극층(304)을 형성한다(도 3의 c). 마스터 전극층(304)은 예를 들어, 도금 방식으로 형성할 수 있다. 이 경우, 마스터 전극층(304)은 깊이가 있는 음각 패턴(330) 내부에 채워진 도전성 물질(340) 상에 형성되기 때문에 도전성 물질(340)과의 밀착력이 우수하다.
다음으로, 마스터 전극층(304) 이외의 공간에 절연층(303)을 형성한다(도 3의 d). 이때, 절연층(303)은 마스터 전극층(304)과 동일한 두께로 형성할 수 있다.
마스터 금형(301)을 제조할 때, 마스터 기판(302)의 음각 패턴(330) 내부 이외의 도전성 물질(340)을 완전히 제거하는 데 많은 시간 및 비용이 들 수 있지만, 마스터 금형(301)은 한 번 제조하면 마스터 금형(301)을 통해 기판을 대량 생산할 수 있게 된다. 여기서, 마스터 금형(301)이 대면적으로 형성되기 때문에 기판도 대면적으로 형성할 수 있다.
본 발명의 실시예에서는, 마스터 전극층(304)이 음각 패턴(330) 내부에 채워진 도전성 물질(340)과 견고히 밀착되어 있기 때문에, 마스터 전극층(304) 상에 전극층을 형성한 후 분리시키는 작업을 반복적으로 수행하더라도 마스터 전극층(304)이 마스터 기판(302)에 안정적으로 결합되어 있을 수 있게 된다.
도 4는 본 발명의 다른 실시예에 따른 마스터 금형의 제조 방법을 나타낸 도면이다.
도 4를 참조하면, 일면에 양각 패턴(431)들이 형성된 금속 금형(430)의 표면에 이형 처리를 수행한 후, 금속 금형(430)의 상부에 UV 수지층(440)을 형성한다(도 4의 a). 여기서는, 금속 금형(430)의 상부에 UV 수지층을 형성하는 것으로 도시하였으나, 이에 한정되는 것은 아니다.
다음으로, UV 수지층(440) 상부에 마스터 기판(402)을 위치시켜 압착한 후, UV 큐어링 공정을 수행한다(도 4의 b). 그러면, UV 수지층(440)이 경화되면서 UV 수지층(440)이 마스터 기판(402)과 견고히 결합하게 된다.
다음으로, 금속 금형(430)을 UV 수지층(440)과 분리시킨다(도 4의 c). 여기서, 금속 금형(430)의 표면에는 이형 처리가 되어있기 때문에, 금속 금형(430)을 UV 수지층(440)과 용이하게 분리시킬 수 있다. 이 경우, UV 수지층(440)의 일면에는 양각 패턴(431)에 대응하는 음각 패턴(441)이 형성되게 된다.
다음으로, UV 수지층(440)의 일면에 형성된 음각 패턴(441) 내에 도전성 물질(450)을 충전한다(도 4의 d). 예를 들어, UV 수지층(440) 상에 도전성 물질(450)을 고르게 도포한 후, 음각 패턴(441) 이외의 부분에 형성된 도전성 물질(450)을 제거하면, 음각 패턴(441) 내에만 도전성 물질(450)이 남아있게 된다.
다음으로, UV 수지층(440)의 음각 패턴(441) 내부에 충전된 도전성 물질(450) 상에 마스터 전극층(404)을 형성한다(도 4의 e).
다음으로, 마스터 전극층(404) 이외의 공간에 절연층(403)을 형성한다(도 4의 f). 이때, 절연층(403)은 마스터 전극층(404)과 동일한 두께로 형성할 수 있다.
본 발명의 실시예에서는, 마스터 기판(402)이 아닌 UV 수지층(440)에 음각 패턴(441)을 형성하고, 음각 패턴(441) 내부에 도전성 물질(450)을 충전하는데, 이 경우 UV 수지층(440) 상의 음각 패턴(441) 이외의 부분에 형성된 도전성 물질(450)을 보다 용이하게 제거할 수 있게 된다.
한편, 도 5에 도시된 바와 같이, 일면에 양각 패턴(431)이 형성된 금속 금형(430) 자체를 마스터 금형으로 사용할 수도 있다. 이 경우, 양각 패턴(431) 이외의 공간에 절연층(403)을 형성하여 금속 금형(430)을 마스터 금형으로 사용한다. 이때, 양각 패턴(431)이 마스터 전극층의 역할을 하게 되며, 양각 패턴(431) 상에 전극층을 형성할 수 있다.
여기서는 마스터 금형의 제조 방법에 대한 몇 개의 실시예를 기술하였을 뿐, 마스터 금형의 제조 방법이 이에 한정되는 것은 아니며, 마스터 금형은 그 이외의 다양한 방법 예를 들어, 마스터 기판에 전극층을 포토리소그래피 공정으로 형성하여 제조할 수도 있다.
도 6은 본 발명의 일 실시예에 따른 마스터 금형을 나타낸 SEM 사진이고, 도 7은 본 발명의 일 실시예에 따른 기판 제조 방법에 의해 제조된 기판을 나타낸 SEM 사진이다.
도 6을 참조하면, 마스터 금형(101)은 마스터 기판(102)에 마스터 전극층(104)이 형성된 것을 볼 수 있다. 여기서, 마스터 기판(102) 상의 마스터 전극층(104) 이외의 영역에 절연층(103)이 형성될 수 있다.
도 7을 참조하면, 마스터 금형(101)을 이용하여 제조된 기판(120)을 볼 수 있다. 기판(120)은 투명 플라스틱(또는 글라스) 재질의 베이스 부재(110) 상에 전극층(106)이 형성된 것을 볼 수 있다. 여기서, 전극층(106)은 수지층(108)에 매립되어 형성될 수 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
101, 201 : 마스터 금형 103, 203 : 절연층
102, 202 : 마스터 기판 104, 204 : 마스터 전극층
106, 206 : 전극층
110, 210 : 베이스 부재 108, 208 : 수지층
120, 220 : 기판

Claims (12)

  1. 마스터 기판의 일면에 절연층 및 마스터 전극층이 형성된 마스터 금형을 제조하는 단계;
    상기 절연층 및 상기 마스터 전극층의 표면에 이형 처리를 수행하는 단계;
    상기 마스터 전극층 상에 전극층을 형성하는 단계;
    상기 절연층 및 상기 전극층 상부에서 상기 전극층을 감싸며 제1 수지층을 형성하는 단계;
    상기 제1 수지층 상에 베이스 부재를 형성한 후, 방사선을 조사하여 상기 제1 수지층을 경화시키는 단계; 및
    상기 제1 수지층을 상기 마스터 금형과 분리시켜 상기 전극층이 상기 제1 수지층에 매립된 기판을 형성하는 단계를 포함하는, 기판 제조 방법.
  2. 제1항에 있어서,
    상기 전극층을 형성하는 단계와 상기 제1 수지층을 형성하는 단계 사이에,
    상기 전극층의 표면에 상기 제1 수지층과의 접착력을 향상시키기 위한 표면 처리 공정을 수행하는 단계를 더 포함하는, 기판 제조 방법.
  3. 제2항에 있어서,
    상기 표면 처리 공정은,
    상기 전극층의 표면에 복합 도금을 수행하는 공정, 상기 전극층의 표면에 합금 표면 처리를 수행하는 공정, 및 상기 전극층의 표면에 복수 개의 미세 돌기를 형성하는 공정 중 어느 하나인, 기판 제조 방법.
  4. 삭제
  5. 마스터 기판의 일면에 절연층 및 마스터 전극층이 형성된 마스터 금형을 제조하는 단계;
    상기 마스터 전극층 상에 전극층을 형성하는 단계;
    베이스 부재 상에 제1 수지층을 형성한 후, 방사선을 조사하여 1차 큐어링 공정을 수행하는 단계;
    상기 전극층이 상기 제1 수지층과 접착하도록 상기 마스터 금형을 상기 베이스 부재 상에 위치시켜 압착한 후, 방사선을 조사하여 2차 큐어링 공정을 수행하는 단계; 및
    상기 베이스 부재를 상기 마스터 금형과 분리시켜 상기 전극층이 상기 제1 수지층에 매립된 기판을 형성하는 단계를 포함하는, 기판 제조 방법.
  6. 제5항에 있어서,
    상기 전극층을 형성하는 단계 이후에,
    상기 전극층의 표면에 상기 제1 수지층과의 접착력을 향상시키기 위한 표면 처리 공정을 수행하는 단계를 더 포함하는, 기판 제조 방법.
  7. 제6항에 있어서,
    상기 표면 처리 공정은,
    상기 전극층의 표면에 복합 도금을 수행하는 공정, 상기 전극층의 표면에 합금 표면 처리를 수행하는 공정, 및 상기 전극층의 표면에 복수 개의 미세 돌기를 형성하는 공정 중 어느 하나인, 기판 제조 방법.
  8. 제5항에 있어서,
    상기 마스터 금형을 제조하는 단계와 상기 전극층을 형성하는 단계 사이에,
    상기 절연층 및 상기 마스터 전극층의 표면에 이형 처리를 수행하는 단계를 더 포함하는, 기판 제조 방법.
  9. 제1항 또는 제5항에 있어서,
    상기 베이스 부재는,
    투명 플라스틱 또는 글라스 소재로 이루어지는, 기판 제조 방법.
  10. 제1항 또는 제5항에 있어서,
    상기 마스터 금형을 제조하는 단계는,
    상기 마스터 기판의 일면에 음각 패턴을 형성하는 단계;
    상기 음각 패턴에 도전성 물질을 충전하는 단계;
    상기 도전성 물질 상에 상기 마스터 전극층을 형성하는 단계; 및
    상기 마스터 전극층 이외의 공간에 상기 절연층을 형성하는 단계를 포함하는, 기판 제조 방법.
  11. 제1항 또는 제5항에 있어서,
    상기 마스터 금형을 제조하는 단계는,
    일면에 양각 패턴이 형성된 금속 금형 상부에 제2 수지층을 형성하는 단계;
    상기 제2 수지층 상에 상기 마스터 기판을 형성한 후, 방사선을 조사하여 제2 수지층을 경화시키는 단계;
    상기 금속 금형을 상기 제2 수지층과 분리시키는 단계;
    상기 제2 수지층의 상기 양각 패턴과 대응하여 형성된 음각 패턴 내에 도전성 물질을 충전한 후, 상기 도전성 물질 상에 상기 마스터 전극층을 형성하는 단계; 및
    상기 마스터 전극층 이외의 공간에 상기 절연층을 형성하는 단계를 포함하는, 기판 제조 방법.
  12. 제1항 또는 제5항에 있어서,
    상기 마스터 금형을 제조하는 단계는,
    일면에 양각 패턴이 형성된 금속 금형을 제조하는 단계; 및
    상기 양각 패턴 이외의 공간에 상기 절연층을 형성하는 단계를 포함하는, 기판 제조 방법.
KR1020120123376A 2012-11-02 2012-11-02 기판 제조 방법 KR101361171B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120123376A KR101361171B1 (ko) 2012-11-02 2012-11-02 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120123376A KR101361171B1 (ko) 2012-11-02 2012-11-02 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR101361171B1 true KR101361171B1 (ko) 2014-02-10

Family

ID=50270523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120123376A KR101361171B1 (ko) 2012-11-02 2012-11-02 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR101361171B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016137264A1 (ko) * 2015-02-26 2016-09-01 제이엔씨 주식회사 마스타금형에서 탈형시키는 것을 특징으로 하는 미세회로를 가지는 플렉시블 회로기판의 제작방법과 그 제품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862595A (ja) * 1994-08-26 1996-03-08 Toppan Printing Co Ltd 液晶表示装置用電極基板の製造方法
JPH08153941A (ja) * 1994-11-29 1996-06-11 Teikoku Tsushin Kogyo Co Ltd 平滑基板用絶縁塗料層
JP2675985B2 (ja) * 1994-10-27 1997-11-12 株式会社東芝 回路基板製造用転写板
JPH11167119A (ja) * 1997-12-05 1999-06-22 Canon Inc 電極基板の製造方法、及び液晶素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862595A (ja) * 1994-08-26 1996-03-08 Toppan Printing Co Ltd 液晶表示装置用電極基板の製造方法
JP2675985B2 (ja) * 1994-10-27 1997-11-12 株式会社東芝 回路基板製造用転写板
JPH08153941A (ja) * 1994-11-29 1996-06-11 Teikoku Tsushin Kogyo Co Ltd 平滑基板用絶縁塗料層
JPH11167119A (ja) * 1997-12-05 1999-06-22 Canon Inc 電極基板の製造方法、及び液晶素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016137264A1 (ko) * 2015-02-26 2016-09-01 제이엔씨 주식회사 마스타금형에서 탈형시키는 것을 특징으로 하는 미세회로를 가지는 플렉시블 회로기판의 제작방법과 그 제품

Similar Documents

Publication Publication Date Title
TWI510993B (zh) 觸摸屏感應模組及其製作方法和顯示器
TWI531940B (zh) 弧形觸控顯示裝置及其製作方法
US9594193B2 (en) Printing plate, scattering layer, method for fabricating the same, and display apparatus
CN104519666B (zh) 一种用于柔性线路板制作的柔性模具及其制备方法
CN107622817B (zh) 一种柔性电极薄膜制备方法
US10329660B2 (en) Flexible transparent thin film
US20140293149A1 (en) Capacitive touch screen and manufacturing method thereof
KR100957487B1 (ko) 플라스틱 전극필름 제조방법
US20240023240A1 (en) Ultra-thin Composite Transparent Conductive Film and Preparation Method Therefor
KR20140008607A (ko) 희생 기판을 이용한 금속 배선이 함입된 유연 기판 제조 방법 및 이에 의해 제조된 금속 배선이 함입된 유연 기판
KR101361171B1 (ko) 기판 제조 방법
CN111666003A (zh) 一种超薄柔性触控显示屏
US11031521B2 (en) Flexible transparent thin film
US9510456B2 (en) Transparent conductor and preparation method thereof
TW201322383A (zh) 觸控面板的製造方法
CN111665974A (zh) 一种柔性触控显示屏
KR101358254B1 (ko) 기판 상에 기능성 조성물의 패턴을 형성하는 방법 및 그 방법에 의하여 형성된 기능성 패턴을 구비한 전자 장치
US9536819B2 (en) Transparent substrate having nano pattern and method of manufacturing the same
KR101585731B1 (ko) 유기전자소자용 봉지재, 상기 봉지재의 제조방법, 상기 봉지재를 이용한 유기전자소자의 봉지방법 및 봉지된 유기전자소자
US11716818B2 (en) Embedded-type transparent electrode substrate and method for manufacturing same
KR20130040526A (ko) 전극 기판 제조 방법
JP2011016356A (ja) 導電板及びその製造方法
KR20160021930A (ko) 투명 나노 금속 메쉬 발열체 및 이의 제조방법
KR101636859B1 (ko) 투명 전도체 및 이의 준비 방법
CN110970152A (zh) 一种双层透明导电膜及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170523

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 5