KR101359796B1 - 반도체 소자의 패턴 형성 방법 - Google Patents
반도체 소자의 패턴 형성 방법 Download PDFInfo
- Publication number
- KR101359796B1 KR101359796B1 KR1020080008578A KR20080008578A KR101359796B1 KR 101359796 B1 KR101359796 B1 KR 101359796B1 KR 1020080008578 A KR1020080008578 A KR 1020080008578A KR 20080008578 A KR20080008578 A KR 20080008578A KR 101359796 B1 KR101359796 B1 KR 101359796B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- water
- soluble polymer
- photoresist pattern
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 67
- 238000005530 etching Methods 0.000 claims abstract description 51
- 229920003169 water-soluble polymer Polymers 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims description 16
- 239000002202 Polyethylene glycol Substances 0.000 claims description 6
- 150000002148 esters Chemical class 0.000 claims description 6
- DNIAPMSPPWPWGF-UHFFFAOYSA-N monopropylene glycol Natural products CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 claims description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- -1 polyethylene Polymers 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 229920001577 copolymer Polymers 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920000728 polyester Polymers 0.000 claims description 3
- 229920000573 polyethylene Polymers 0.000 claims description 3
- 229920001223 polyethylene glycol Polymers 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 125000004434 sulfur atom Chemical group 0.000 claims description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 2
- 229910052717 sulfur Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 description 12
- 238000001459 lithography Methods 0.000 description 8
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000001476 alcoholic effect Effects 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920000137 polyphosphoric acid Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/80—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 반도체 기판 상의 피식각층 상부에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 포함하는 상기 피식각층 상부에 상기 포토레지스트 패턴 대비 식각 속도가 빠른 수용성 폴리머층을 상기 포토레지스트 패턴 높이 이상으로 형성하는 단계와, 상기 수용성 폴리머층에 제1 식각 공정을 수행하는 단계와, 상기 포토레지스트 패턴 및 상기 포토레지스트 패턴 측벽의 수용성 폴리머층을 마스크로 하여 상기 피식각층에 제2 식각 공정을 수행함으로써 피식각층 패턴을 형성하는 단계와, 상기 피식각층 패턴 상부에 남아 있는 상기 포토레지스트 패턴 및 상기 수용성 폴리머층을 제거하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 더욱 상세하게는 리소그라피 공정을 통해 형성된 포토레지스트 패턴 상부에 포토레지스트 대비 식각 속도가 우수한 수용성 폴리머층을 형성한 다음 식각 공정을 수행함으로써, 패턴 사이의 크기를 축소시킬 수 있는 패턴 형성 방법에 관한 것이다.
일반적으로 패턴의 크기 또는 패턴 사이의 크기를 축소시키기 위해, 콘택홀을 형성한 후 레지스트 플로우 공정을 수행하거나, RELACS(resist enhancement lithography assisted by chemical shrink) 물질 또는 SAFIER(shrink assist film for enhanced resolution) 물질을 사용하거나, MOTIF (LAM사에서 사용) 공정을 수행한다.
상기 레지스트 플로우 공정은 미세 패턴을 형성하기 위한 대표적인 방법으로서, 콘택홀 패턴을 형성한 다음 포토레지스트 수지의 유리전이 온도 이상의 온도에서 일정시간 동안 열 에너지를 가하여 포토레지스트의 열 유동(thermal flow)을 유발함으로써, 콘택홀 패턴의 크기를 축소시키는 방법이다.
이러한 레지스트 플로우 공정은 공정 방법이 단순하지만, 패턴의 크기 수축 정도가 주변 포토레지스트의 양에 대한 의존성이 높기 때문에, 형성된 콘택홀 패턴에 있어서 상층부와 중앙부 그리고 하층부에 존재하는 플로우될 수 있는 포토레지스트 양이 많으면 콘택홀 패턴의 크기 축소가 많이 일어나고, 포토레지스트 양이 적으면 콘택홀 패턴의 크기 축소가 적게 일어나므로, 다양한 패턴이 함께 존재하는 기판에 수행될 경우 축소되는 양이 각각 달라 균일한 패턴을 형성할 수 없게 된다.
뿐만 아니라, 상기 열 공정시에 포토레지스트 수지의 유리전이 온도 이상의 온도에서 동일한 양의 열 에너지가 전달되어도 상층부 및 하층부에서 유동되는 포토레지스트의 양이 중앙부보다 상대적으로 급격하게 일어나므로, 패턴의 프로파일이 휘어지거나 붕괴될 수 있고, 과도한 유동이 발생될 때에는 패턴이 매립되어 버리는 오버플로우 현상이 발생된다. 이는 대부분의 포토레지스트가 인가된 열에 매우 민감하게 반응하므로 온도 조절이 잘못되거나 유동 시간이 설정값보다 길어질 때 더욱 심하게 발생된다.
패턴 사이의 크기를 축소시키기 위한 다른 방법으로서, RELACS 물질을 이용하는 방법은 리소그라피 공정을 통해 포토레지스트 패턴을 형성한 다음, 포토레지스트 패턴의 전면에 RELACS 물질을 코팅하고, 가열 공정을 수행함으로써, 상기 RELACS 물질과 포토레지스트 패턴간의 가교 반응을 형성하여 패턴 사이의 크기를 축소시키는 것이다.
또한, SAFIER 물질을 이용하는 방법은 리소그라피 공정을 통해 포토레지스트 패턴을 형성한 다음 포토레지스트 패턴의 전면에 SAFIER 물질을 코팅하고, 가열 공 정을 수행함으로써, 포토레지스트 물질을 축소시켜 패턴 사이의 크기를 축소시키는 것이다.
이때, 상기 RELACS 물질이나 SAFIER 물질은 주변 포토레지스트 양에 관계없이 패턴 사이의 크기를 축소시킬 수 있다는 장점이 있으나, 상기 레지스트 플로우 공정에 비하여 사용되는 재료의 단가가 높고, 공정 단계, 즉 코팅 공정, 열 공정 및 현상 공정 등을 더 포함해야 하기 때문에 공정이 복잡하고, 이에 따라 공정 비용이 상승되는 등의 단점이 있다.
한편, MOTIF 공정은 리소그라피 공정을 통해 포토레지스트 패턴을 형성한 다음, 패턴 상부에 비정질 탄소층을 증착/식각하는 공정을 반복함으로써 패턴 사이의 크기를 축소시키는 방법이다.
이때, 상기 식각 공정에 의해 포토레지스트 패턴의 측벽에 형성된 비정질 탄소층이 늦게 식각되기 때문에 포토레지스트 패턴 측벽에 남아 있는 비정질 탄소층에 의해 패턴 사이의 크기가 축소된다.
상기 종래기술의 문제점을 해결하기 위하여, 본 발명에서는 리소그라피 공정을 통해 형성된 포토레지스트 패턴 상부에 포토레지스트 대비 식각 속도가 우수한 수용성 폴리머층을 형성하여 포토레지스트 패턴 사이를 채워 패턴을 없앤 다음, 포토레지스트 패턴과 수용성 폴리머층의 식각 특성의 차이를 이용하여 식각 공정을 수행함으로써, 리소그라피 공정에서 형성된 패턴 사이의 크기보다 더욱 작은 크기 를 갖는 패턴을 하부 피식각층에 구현할 수 있는 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명에서는 상기 방법에 의해 제조된 것을 특징으로 하는 반도체 소자를 제공하는 것을 또 다른 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은
반도체 기판 상의 피식각층 상부에 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 포함하는 상기 피식각층 상부에 상기 포토레지스트 패턴 대비 식각 속도가 빠른 수용성 폴리머층을 상기 포토레지스트 패턴 높이 이상으로 형성하는 단계;
상기 수용성 폴리머층에 제1 식각 공정을 수행하는 단계;
상기 포토레지스트 패턴 및 상기 포토레지스트 패턴 측벽의 수용성 폴리머층을 마스크로 하여 상기 피식각층에 제2 식각 공정을 수행함으로써, 피식각층 패턴을 형성하는 단계; 및
상기 피식각층 패턴 상부에 남아 있는 상기 포토레지스트 패턴 및 상기 수용성 폴리머층을 제거하는 단계를 포함하는 반도체 소자의 패턴 형성 방법을 제공한다.
또한, 상기 반도체 소자의 패턴 형성 방법에 의해 제조된 것을 특징으로 하는 반도체 소자를 제공한다.
상기 수용성 폴리머층의 식각 속도는 포토레지스트 패턴의 식각 속도에 비해 2배 이상, 바람직하게는 2배 내지 10배 빠르다.
상기 수용성 폴리머는 산소 원자 또는 황 원자를 30중량% 이상의 함량으로 포함하며, 바람직하게는 30중량% 내지 50중량%의 함량으로 포함하는 폴리에스테르, 폴리에틸렌글리콜, 폴리에틸렌/프로필렌글리콜 공중합체, 폴리술폰산 에스테르, 폴리인산 에스테르 및 알코올계 폴리머로 이루어진 군으로부터 선택되는 하나 이상의 화합물이다.
상기 수용성 폴리머층 형성 후 열처리 공정을 수행한다.
상기 제1 식각 공정은 산소 가스를 식각 가스로 이용한다.
상기 제2 식각 공정은 불소계 가스인 CF4, CHF3, CF3CF3 등을 식각 가스로 이용한다.
상기 피식각층은 산화막, 질화막 또는 폴리실리콘막인 것을 특징으로 한다.
본 발명은 포토레지스트 패턴과 수용성 폴리머층의 식각 특성의 차이를 이용함으로써, 리소그라피 공정에서 형성된 패턴 사이의 크기보다 더욱 작은 크기를 갖는 패턴을 하부 피식각층에 구현할 수 있는 방법으로서, 별도의 하드마스크를 사용하지 않고 매우 간단한 방법으로 재현성이 있으며 균일한 정도로 패턴 사이의 크기를 축소시킬 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예를 설명하면 다 음과 같다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 패턴 형성방법을 설명하기 위해 도시한 단면도이다.
도 1a를 참조하면, 소정의 하부 구조를 구비하는 반도체 기판(10) 상부에 산화막, 질화막 또는 폴리실리콘막을 증착하여 피식각층(12)을 형성한다.
다음, 피식각층(12) 상부에 포토레지스트 조성물을 도포하여 포토레지스트막(미도시)을 형성한 다음, 상기 포토레지스트막을 노광 및 현상하여 패터닝함으로써, 포토레지스트 패턴(14)을 형성한다.
도 1b를 참조하면, 포토레지스트 패턴(14)을 포함하는 피식각층(12) 상부에 포토레지스트 패턴(14) 대비 식각 속도가 빠른 수용성 폴리머층(16)을 포토레지스트 패턴(14) 높이 이상으로 형성한다.
구체적으로, 수용성 폴리머층(16)은 산소 원자 또는 황 원자를 35중량% 이상의 함량으로 포함하는 수용성 폴리머, 바람직하게는 폴리에스테르, 폴리에틸렌글리콜, 폴리에틸렌/프로필렌글리콜 공중합체, 폴리술폰산 에스테르, 폴리인산 에스테르 및 알코올계 폴리머로 이루어진 군으로부터 선택되는 하나 이상으로 형성되는 것으로서, 상기 수용성 폴리머를 포토레지스트 패턴(14)의 사이에 채우고 포토레지스트 패턴(14)의 높이 이상으로 수용성 폴리머층(16)을 형성함으로써, 포토레지스트 패턴(14)을 없애는 것이다.
그런 다음, 필요에 따라 수용성 폴리머층(16)에 열처리 공정을 수행함으로써, 수용성 폴리머층(16) 속의 수분을 제거할 수 있다.
도 1c를 참조하면, 산소 가스를 식각 가스로 이용하여 수용성 폴리머층(16)에 제1 식각 공정을 수행하여 수용성 폴리머층(16)을 제거한다.
상기 제1 식각 공정의 결과, 산소 가스를 식각 가스로 이용함으로써, 수용성 폴리머층(16)의 식각 속도가 포토레지스트 패턴(14)의 식각 속도에 비해 2배 이상, 바람직하게는 2배 내지 10배, 더욱 바람직하게는 2배 내지 5배 빠르기 때문에, 수용성 폴리머층(16)은 빠른 속도로 제거되는 반면, 포토레지스트 패턴(14)은 느린 속도로 제거됨으로써, 피식각층(12) 상부의 수용성 폴리머층(16)이 전부 제거되는 동안 포토레지스트 패턴(14)은 전부 제거되지 않고 남아 있게 된다.
아울러, 포토레지스트 패턴(14)의 측벽에 형성된 수용성 폴리머층(16)은 식각되는 속도가 상대적으로 느리기 때문에, 포토레지스트 패턴(14)의 측벽에 함께 남아 게 되어 포토레지스트 패턴(14) 사이의 크기를 축소시킨다.
한편, 상기 식각 가스의 종류 및 식각 가스의 양을 달리 조절함으로써, 식각 양상을 달리할 수 있다.
도 1d를 참조하면, 상기 제1 식각 공정의 결과 남아 있는 포토레지스트 패턴(14) 및 그의 측벽에 남아 있는 수용성 폴리머층(16)을 마스크로 하여 피식각층(12)에 제2 식각 공정을 수행하여 피식각층 패턴(12a)을 형성한다.
상기 제2 식각 공정은 CF4, CHF3, CF3CF3 등의 불소계 가스를 식각 가스로 사용함으로써, 피식각층(12)에 대한 식각 속도는 빠르게 하는 반면, 마스크로 사용하는 포토레지스트 패턴(14) 및 수용성 폴리머층(16)에 대한 식각 속도는 느리게 한 다.
그런 다음, 피식각층 패턴(12a) 상부에 남아 있는 포토레지스트 패턴(14) 및 수용성 폴리머층(16)을 산소를 포함하는 가스, 예를 들어 산소 가스(O2)와 질소 가스(N2)로 이루어진 가스를 사용하여 제거한다.
한편, 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 및 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 패턴 형성 방법을 도시한 공정 단면도.
< 도면의 주요 부분에 대한 간단한 설명 >
10 : 반도체 기판
12 : 피식각층
12a : 피식각층 패턴
14 : 포토레지스트 패턴
16 : 수용성 폴리머층
Claims (11)
- 반도체 기판 상의 피식각층 상부에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 포함하는 상기 피식각층 상부에 상기 포토레지스트 패턴 대비 식각 속도가 빠른 수용성 폴리머층을 상기 포토레지스트 패턴 높이 이상으로 형성하는 단계;상기 수용성 폴리머층에 제1 식각 공정을 수행하는 단계;상기 포토레지스트 패턴 및 상기 포토레지스트 패턴 측벽의 수용성 폴리머층을 마스크로 하여 상기 피식각층에 제2 식각 공정을 수행함으로써, 피식각층 패턴을 형성하는 단계; 및상기 피식각층 패턴 상부에 남아 있는 상기 포토레지스트 패턴 및 상기 수용성 폴리머층을 제거하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.
- 청구항 1에 있어서,상기 수용성 폴리머층의 식각 속도는 상기 포토레지스트 패턴의 식각 속도에 비해 2배 이상 빠른 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 2에 있어서,상기 수용성 폴리머층의 식각 속도는 상기 포토레지스트 패턴의 식각 속도에 비해 2배 내지 5배 빠른 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 1에 있어서,상기 수용성 폴리머는 산소 원자 또는 황 원자를 30중량% 이상의 함량으로 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 1에 있어서,상기 수용성 폴리머는 폴리에스테르, 폴리에틸렌글리콜, 폴리에틸렌/프로필렌글리콜 공중합체, 폴리술폰산 에스테르, 폴리인산 에스테르 및 알코올계 폴리머로 이루어진 군으로부터 선택되는 하나 이상의 화합물인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 1에 있어서,상기 수용성 폴리머층 형성 후 열처리 공정을 수행하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 1에 있어서,상기 제1 식각 공정은 산소 가스를 식각 가스로 이용하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 1에 있어서,상기 제2 식각 공정은 불소계 가스를 식각 가스로 이용하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 8에 있어서,상기 불소계 가스는 CF4, CHF3 및 CF3CF3로 이루어진 군으로부터 선택되는 하나 이상의 가스인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 1에 있어서,상기 피식각층은 산화막, 질화막 또는 폴리실리콘막인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 청구항 1의 방법에 의해 형성된 패턴을 포함하는 것을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080008578A KR101359796B1 (ko) | 2008-01-28 | 2008-01-28 | 반도체 소자의 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080008578A KR101359796B1 (ko) | 2008-01-28 | 2008-01-28 | 반도체 소자의 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090082675A KR20090082675A (ko) | 2009-07-31 |
| KR101359796B1 true KR101359796B1 (ko) | 2014-02-10 |
Family
ID=41293947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080008578A KR101359796B1 (ko) | 2008-01-28 | 2008-01-28 | 반도체 소자의 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101359796B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000015122A (ko) * | 1998-08-27 | 2000-03-15 | 윤종용 | 반도체 소자의 바이어 컨택 형성 방법 |
| KR20030042496A (ko) * | 2001-11-22 | 2003-06-02 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| KR20030070186A (ko) * | 2002-02-21 | 2003-08-29 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
-
2008
- 2008-01-28 KR KR1020080008578A patent/KR101359796B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000015122A (ko) * | 1998-08-27 | 2000-03-15 | 윤종용 | 반도체 소자의 바이어 컨택 형성 방법 |
| KR20030042496A (ko) * | 2001-11-22 | 2003-06-02 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| KR20030070186A (ko) * | 2002-02-21 | 2003-08-29 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090082675A (ko) | 2009-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7790357B2 (en) | Method of forming fine pattern of semiconductor device | |
| US9040123B2 (en) | Pattern formation method | |
| KR100475080B1 (ko) | Ｓｉ-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법 | |
| CN103871846B (zh) | 自对准多重图形化方法及硅基硬掩模组合物的应用 | |
| JP2009016788A (ja) | 半導体素子の微細パターン形成方法 | |
| KR20030049199A (ko) | Ｒｅｌａｃｓ 물질을 이용하여 패턴 붕괴를 방지하는 방법 | |
| JP2013183014A (ja) | パターン形成方法 | |
| US20070213447A1 (en) | Over-coating agent for forming fine patterns and a method of forming fine patterns using such agent | |
| KR101359796B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| CN101335184A (zh) | 形成半导体器件的微图案的方法 | |
| JP2010156819A (ja) | 半導体装置の製造方法 | |
| US20090061635A1 (en) | Method for forming micro-patterns | |
| US20070231752A1 (en) | Method for Shrinking Opening Sizes of a Photoresist Pattern | |
| KR100917820B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100875653B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US8735300B1 (en) | Method of forming contact hole | |
| KR20090102218A (ko) | 반도체 소자의 패턴 형성 방법 | |
| CN111834201A (zh) | 半导体工艺方法 | |
| KR101004550B1 (ko) | 반도체 소자의 형성 방법 | |
| KR20100011489A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| US7482225B2 (en) | Method of fabricating floating gate of flash memory device | |
| KR20090001079A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100524618B1 (ko) | 포토레지스트 두께 증가 방법 | |
| JP2005114973A (ja) | 微細レジストパターンの形成方法 | |
| KR100384784B1 (ko) | 반도체 소자의 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181219 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20191224 Year of fee payment: 7 |