KR101354063B1 - 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템 및 방법 - Google Patents

전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템 및 방법 Download PDF

Info

Publication number
KR101354063B1
KR101354063B1 KR1020120116116A KR20120116116A KR101354063B1 KR 101354063 B1 KR101354063 B1 KR 101354063B1 KR 1020120116116 A KR1020120116116 A KR 1020120116116A KR 20120116116 A KR20120116116 A KR 20120116116A KR 101354063 B1 KR101354063 B1 KR 101354063B1
Authority
KR
South Korea
Prior art keywords
algorithm
signal
electronic device
unit
data processor
Prior art date
Application number
KR1020120116116A
Other languages
English (en)
Inventor
임정환
조준경
정승백
Original Assignee
주식회사 엘트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘트로닉스 filed Critical 주식회사 엘트로닉스
Priority to KR1020120116116A priority Critical patent/KR101354063B1/ko
Application granted granted Critical
Publication of KR101354063B1 publication Critical patent/KR101354063B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services
    • H04L67/59—Providing operational support to end devices by off-loading in the network or by emulation, e.g. when they are unavailable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/24—Negotiation of communication capabilities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템 및 방법이 개시된다. 본 발명의 일 실시예에 따른 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템은, 시뮬레이터를 통해 알고리즘을 구현하여 전자소자검출을 위한 신호를 출력하는 알고리즘 구현부; 상기 알고리즘 구현부로부터 상기 전자소자검출을 위한 신호를 수신하여 기설정된 통신 프로토콜에 따른 신호 처리 및 신호 변환을 수행하는 데이터 처리부; 상기 데이터 처리부로부터 전송된 상기 전자소자검출을 위한 신호를 전자소자검출을 위한 대상 물체에 송신하여 상기 대상 물체의 특성 데이터를 획득하고, 상기 특성 데이터를 포함한 신호를 상기 데이터 처리부로 재전송하는 RF 송수신 모듈; 및 상기 데이터 처리부로 재전송된 신호를 통해 상기 알고리즘을 검증하는 알고리즘 검증부를 포함하며, 상기 알고리즘 구현부는, 시뮬레이터를 통해 알고리즘을 구현하여 전자소자검출을 위한 신호를 획득하는 신호 획득 모듈; 상기 획득한 전자소자검출을 위한 신호를 기설정된 통신 프로토콜에 따라 정렬하는 신호 정렬 모듈; 및 상기 정렬된 전자소자검출을 위한 신호를 출력하는 신호 송수신 모듈을 포함한다.

Description

전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템 및 방법{EMULATION SYSTEM AND METHOD FOR VERIFICATING OF ALGORITHM OF ELECTRONIC DEVICE DETECTOR}
본 발명의 실시예들은 전자소자검출기에서 알고리즘을 검증하기 위한 에뮬레이션 기술에 관한 것이다.
최근, 모바일 기술의 발달로 스마트폰, 모바일 폰, MP3, 카메라, 녹음기, 테블릿 PC, 노트북 등의 휴대용 전자기기의 사용이 증가하고 있으며, 이러한 휴대용 전자기기를 통해 기업의 기밀 등이 손쉽게 외부로 유출되는 경우가 증가함에 따라 전자소자검출기의 개발 또한 점차적으로 증가하고 있는 추세이다.
이러한 전자소자검출기의 개발이 증가함에 따라, 개발 알고리즘을 검증하는 기술이 개발되었고, 종래에는 개발 알고리즘 검증을 위해서 신호처리 구간 및 개발 알고리즘에 대해 모든 부품, 모듈 및 코드를 구성하여 사용하거나 공용화하여 사용하는 방법을 사용하였다.
도 1은 종래 기술의 전자소자검출기의 알고리즘 검증을 위한 시스템(100)의 전체 구성을 나타낸 블록도이다.
도시된 바와 같이, 종래 기술의 전자소자검출기의 알고리즘 검증을 위한 시스템(100)은 알고리즘 구현부(102), 신호 발생기(Signal Generator)(104), 데이터 처리부(106), 안테나(108) 및 계측기(110)를 포함한다.
알고리즘 구현부(102)는 전자소자 검출을 위한 알고리즘을 구현하는 시뮬레이터(Simulator) 등을 의미하며, 상기 시뮬레이터는 Matlab, Visual Studio 등 알고리즘 구현이 가능한 모든 종류의 시뮬레이터를 포함하며, PC 내에 설치될 수 있다.
신호 발생기(104)는 상기 알고리즘 구현부(102)를 통해 구현한 알고리즘에 따른 검증 신호를 생성한다. 상기 신호 발생기(104)는 원하는 주파수를 발진하여 변조하거나 출력 레벨 등을 조정하며, Function Generators, Arbitrary Waveform generators, RF and Microwave Signal Generators, Analog Signal Generators, Vector Signal Generators, Logic Signal Generators 중 어느 하나가 될 수 있으며 이 외의 것도 포함될 수 있다. 상기 신호 발생기는 본 발명이 속하는 기술분야에서 일반적으로 쓰이는 것으로 널리 알려져 있는바 이에 대한 자세한 설명은 생략한다.
데이터 처리부(106)는 상기 신호 발생기(104)를 통해 얻은 아날로그 신호를 아날로그-디지털 변환기(Analog-to-Digital Convert : ADC)를 통해 디지털 신호로 변환하며, 상기 변환된 신호는 MCU(Micro Controller Unit) 또는 FPGA(Field Programmable Gate Array) 등의 칩 또는 하드웨어로 삽입된다. 이 때, 상기 MCU 또는 FPGA에는 검증하고자 하는 알고리즘에 따른 코드를 별도로 삽입하여야 한다. 즉, 데이터 처리부(106) 내부의 각각의 부품에 검증하고자 하는 알고리즘에 따른 코드를 별도로 삽입하여 상기 ADC를 통해 얻은 디지털 신호를 처리한다. 상기 MCU 또는 FPGA에서는 상기 ADC를 통해 얻은 디지털 신호 중 디지털-아날로그 변환기(Digital-to-Analog Convert : DAC)로 전달할 부분의 신호를 추출하여 DAC에서 받아 들일 수 있는 형식으로 재구성하여 DAC로 전달한다. 상기 DAC는 상기 재구성된 디지털 신호를 아날로그 신호로 변환하여 출력한다. 상기 데이터 처리부(106)는 도시된 바와 같이, 상기 신호 발생기(104)로부터 수신한 아날로그 신호를 디지털 신호로 변환하기 위한 ADC가 별도로 존재하며, 검증하려는 알고리즘이 상기 칩 또는 하드웨어에 맞는 코드로 별도로 변환되어 삽입된다.
즉, 상기 칩 또는 하드웨어로 별도의 코드를 삽입하여 이에 따른 상기 칩 또는 하드웨어의 동작을 확인하며, 상기 코드에 따른 상기 칩 또는 하드웨어의 동작 이상이 발생되면, 상기 칩 또는 하드웨어에 삽입된 코드 및 각각의 부품들을 모두 검증하여야 한다.
RF 송수신 모듈(104)은 상기 데이터 처리부(106)로부터 신호를 수신하여 신호 추출, 증폭, 믹싱, 필터링, 잡음 제거 등의 기능을 수행하고, 안테나(108)를 통해 전자소자검출을 위한 대상 물체의 특성 데이터를 획득하고, 상기 특성 데이터를 포함한 신호를 획득한다.
계측기(110)는 상기 RF 송수신 모듈(104)로부터 신호를 수신하여 이를 육안으로 확인할 수 있는 장치로서 상기 알고리즘 검증을 위하여 사용된다. 상기 계측기(110)는 수신받은 무선 신호의 채널, 주파수, 전압, 최대 레벨 등을 측정 가능한 모든 종류의 계측기를 포함한다.
즉, 종래에는 알고리즘을 개발하고, 그에 따른 시뮬레이션을 한 후, 시뮬레이션 결과를 분석하여 이에 따른 하드웨어, 회로 및 보드를 설계, 제작하고, 각각에 대한 알고리즘을 구현하여 시스템에 미치는 영향을 시험, 분석하고 보완하였다.
그러나 이와 같은 종래의 개발 알고리즘 검증 기술은 각각의 하드웨어마다 알고리즘에 따른 코드를 구현하여야 하며 그 과정에서 하드웨어를 수정하고 부품을 재조립하는 등 많은 시간과 인력 및 비용이 소비되었다.
본 발명의 실시예들은 시스템의 효율을 높이기 위해 알고리즘을 개발하고 간단한 하드웨어 구조를 갖는 에뮬레이션을 통해서 알고리즘을 검증하여 개발 시간 및 비용을 절약하고 시행착오와 투입인력을 줄이는 데 그 목적이 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템은 시뮬레이터를 통해 알고리즘을 구현하여 전자소자검출을 위한 신호를 출력하는 알고리즘 구현부; 상기 알고리즘 구현부로부터 상기 전자소자검출을 위한 신호를 수신하여 기설정된 통신 프로토콜에 따른 신호 처리 및 신호 변환을 수행하는 데이터 처리부; 상기 데이터 처리부로부터 전송된 상기 전자소자검출을 위한 신호를 전자소자검출을 위한 대상 물체에 송신하여 상기 대상 물체의 특성 데이터를 획득하고, 상기 특성 데이터를 포함한 신호를 상기 데이터 처리부로 재전송하는 RF 송수신 모듈; 및 상기 데이터 처리부로 재전송된 신호를 통해 상기 알고리즘을 검증하는 알고리즘 검증부;를 포함하며, 상기 알고리즘 구현부는, 시뮬레이터를 통해 알고리즘을 구현하여 전자소자검출을 위한 신호를 획득하는 신호 획득 모듈; 상기 획득한 전자소자검출을 위한 신호를 기설정된 통신 프로토콜에 따라 정렬하는 신호 정렬 모듈; 및 상기 정렬된 전자소자검출을 위한 신호를 출력하는 신호 송수신 모듈을 포함한다.
한편, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 방법은, 알고리즘 구현부가 시뮬레이터를 통해 알고리즘을 구현하여 전자소자검출을 위한 신호를 출력하는 단계; 데이터 처리부가 상기 알고리즘 구현부로부터 상기 전자소자검출을 위한 신호를 수신하여 기설정된 통신 프로토콜에 따라 처리하는 단계; 상기 데이터 처리부가 상기 기설정된 통신 프로토콜에 따라 처리한 디지털 신호를 아날로그 신호로 변환하는 단계; RF 송수신 모듈이 상기 데이터 처리부로부터 전송된 상기 아날로그 신호를 통해 전자소자검출을 위한 대상 물체의 특성 데이터를 획득하는 단계; RF 송수신 모듈이 상기 특성 데이터를 포함한 아날로그 신호를 상기 데이터 처리부로 재전송하는 단계; 상기 RF 송수신 모듈로부터 재전송된 아날로그 신호를 디지털 신호로 변환하는 단계; 상기 데이터 처리부가 상기 디지털 신호를 기설정된 통신 프로토콜에 따라 처리하는 단계; 알고리즘 검증부가 상기 데이터 처리부로부터 수신한 신호를 통해 상기 알고리즘을 검증하는 단계를 포함하며, 알고리즘 구현부가 시뮬레이터를 통해 알고리즘을 구현하여 전자소자검출을 위한 신호를 출력하는 단계는, 알고리즘 구현부가 시뮬레이터를 통해 알고리즘을 구현하여 전자소자검출을 위한 신호를 획득하는 단계; 상기 알고리즘 구현부가 상기 전자소자검출을 위한 신호를 기설정된 통신 프로토콜에 따라 정렬하는 단계; 및 상기 알고리즘 구현부가 상기 정렬된 전자소자검출을 위한 신호를 출력하는 단계를 포함한다.
본 발명의 실시예들에 따를 경우, 신호처리에 대해 개발된 알고리즘을 장비와의 연동 시험을 하는 과정에서 전자소자용 디지털 신호 처리 특성을 이용하여 부품의 수를 줄이거나 변경 없이 저렴한 알고리즘 검증을 가능하게 하며, 코드를 구현하기 위해 소비되는 인력 및 시간을 절약할 수 있다.
즉, 종래 기술과 달리 신호 발생기(Signal Genarator)를 통해 획득한 신호를 데이터 처리부에서 디지털 신호로 변환하기 위한 별도의 아날로그-디지털 변환기(Analog-to-Digital-Convert)가 불필요하며 별도의 변환 없이 바로 데이터 처리부에 전송이 가능하다.
또한 검증하려는 알고리즘의 코드를 각각의 칩 또는 하드웨어에 삽입할 필요가 없으며, 이에 따라 상기 칩 또는 하드웨어의 동작 확인 및 상기 칩 또는 하드웨어에 삽입된 코드와 각각의 부품들에 대한 별도의 검증이 불필요하다.
도 1은 종래 기술의 전자소자검출기의 알고리즘 검증을 위한 시스템(100)의 전체 구성을 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템(200)의 전체 구성을 나타낸 블록도이다.
도 3은 본 발명의 일 실시예에 따른 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 방법을 순차 도시한 순서도이다.
이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
도 2는 본 발명의 일 실시예에 따른 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템(200)의 전체 구성을 나타낸 블록도이다.
도시된 바와 같이, 본 발명의 일시예에 따른 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템(200)은 알고리즘 구현부(202), 데이터 처리부(204), RF 송수신 모듈(206), 안테나(208) 및 알고리즘 검증부(210)를 포함하며, 알고리즘 구현부(202)는 신호 획득 모듈(202-1), 신호 정렬 모듈(202-2) 및 신호 송수신 모듈(202-3)을 포함하며, 데이터 처리부(204)는 신호 처리 모듈(204-1), ADC(204-2) 및 DAC(204-3)를 포함한다
알고리즘 구현부(202) 및 알고리즘 검증부(210)는 PC, 노트북, PDA 등 시뮬레이터 설치 및 데이터 처리가 가능한 전자기기에서 구현될 수 있으며 하나의 전자기기에 함께 구현될 수도 있다. 여기서는 PC를 예를 들어 설명한다.
상기 알고리즘 구현부(202) 및 상기 알고리즘 검증부(210)를 포함한 PC는 데이터 처리부(204)와 통신 인터페이스에 의해 연결될 수 있으며, 기설정된 통신 프로토콜에 의해 통신한다. 상기 통신 인터페이스는 예를 들어, RS232 등이 있으며, 상기 통신 프로토콜은 검증을 위한 알고리즘에 따라 달라질 수 있다.
알고리즘 구현부(202)는 신호 획득 모듈(202-1), 신호 정렬 모듈(202-2) 및 신호 송수신 모듈(202-3)을 포함한다.
신호 획득 모듈(202-1)은 검증하고자 하는 알고리즘을 시뮬레이터(Simulator)에서 구현하여 전자소자검출을 위한 신호를 획득하며, 상기 시뮬레이터는 Matlab, Visual Studio 등 알고리즘 구현이 가능한 모든 종류의 시뮬레이터를 포함하며, PC 내에 설치될 수 있다.
신호 정렬 모듈(202-2)은 상기 신호 획득 모듈(202-1)를 통해 획득한 전자소자검출을 위한 신호를 기설정된 통신 프로토콜에 의하여 정렬하며, 상기 통신 프로토콜은 검증을 위한 알고리즘에 따라 달라질 수 있다.
신호 송수신 모듈(202-3)은 상기 정렬된 전자소자검출을 위한 신호를 기설정된 통신 프로토콜에 따라 데이터 처리부(204)로 전송한다. 상기 알고리즘 구현부(202)는 종래와 달리 데이터 처리부(204)와 통신 인터페이스에 의해 연결되어 있기 때문에 디지털 신호를 상기 데이터 처리부(204)에 별도의 변환 없이 바로 전송할 수 있으며, 상기 신호 변환을 위한 별도의 ADC가 불필요하다.
데이터 처리부(204)는 신호 처리 모듈(204-1), DAC(204-2) 및 ADC(204-3)를 포함하며, 상기 신호 알고리즘 구현부(202)와 통신 인터페이스에 의해 연결되어 있으며 기설정된 통신 프로토콜에 의해 통신한다.
신호 처리 모듈(204-1)은 상기 알고리즘 구현부(202)로부터 수신한 전자소자검출을 위한 신호 중 일부를 상기 통신 프로토콜에 따라 추출하고, 상기 추출된 신호를 DAC(204-2) 또는 알고리즘 검증부에서 받아 들일 수 있는 형식으로 재구성한다. 즉, 상기 알고리즘 구현부(202)로부터 신호를 수신한 후, 상기 통신 프로토콜을 분석하여 상기 신호 중 일부를 추출하고 상기 추출된 신호를 DAC(204-2)에서 받아 들일 수 있는 형식으로 재구성하여 DAC(204-2)로 전송한다. 또한 DAC(204-2)로 전송된 상기 신호가 feedback 되어 RF 송수신 모듈(206)을 통해 상기 데이터 처리부(204)로 재전송되고 상기 신호가 ADC(204-3)를 통해 디지털 신호로 변환된 경우, 상기 신호는 상기 신호 처리 모듈(204-1)에서 다시 상기 통신 프로토콜에 따라 전송 가능하고 알고리즘 검증부(210)에서 검증이 가능한 형태로 재구성된다. 상기 신호 처리 모듈(204-1)에는 종래와 마찬가지로 MCU 또는 FPGA 등의 칩 또는 하드웨어가 포함될 수 있다. 상기 칩 또는 하드웨어는 상기 알고리즘 구현부(202)와 통신 인터페이스에 의해 연결되어 있기 때문에 종래와 달리 별도로 검증하려는 알고리즘의 코드를 각각의 칩 또는 하드웨어에 삽입할 필요가 없으며 이에 따라 상기 칩 또는 하드웨어의 동작 확인 및 상기 칩 또는 하드웨어에 삽입된 코드 및 각각의 부품들의 검증이 불필요하다. 또한 상기 신호 처리 모듈(204-1)은 상기 알고리즘 구현부(202)와 별도로 알고리즘 검증을 효과적으로 수행하기 위해 자체적으로 임의의 신호를 생성할 수 있다. 이 경우, 임의로 생성한 신호를 feedback 시켜 알고리즘 검증부(210)로 전송한다.
DAC(204-2)는 상기 신호 처리 모듈(204-1)로부터 재구성된 디지털 신호를 아날로그 신호로 변환한다. 이 때 DAC는 RF 송수신 모듈(206)에서 신호를 받아 처리할 수 있도록 신호를 전달하기 전에 먼저 셋업(setup)이 되어 있어야 한다.
ADC(204-3)는 RF 송수신 모듈(206)을 통해 feedback 되어 상기 데이터 처리부(202)로 재전송된 아날로그 신호를 디지털 신호로 변환한다.
RF 송수신 모듈(206)은 상기 데이터 처리부(204)로부터 상기 전자소자검출을 위한 신호를 수신하고, 알고리즘 검증을 위한 신호 추출, 증폭, 믹싱, 필터링, 잡음 제거 등의 기능을 수행한다. 다음으로 안테나(208)를 통해 전자소자검출을 위한 대상 물체의 특성 데이터를 획득하고, 상기 특성 데이터를 포함한 신호를 상기 데이터 처리부(204)로 재전송한다. 상기 특성 데이터는 전자소자여부를 판단하는 데 필요한 대상 물체의 고조파 신호의 크기 등을 의미하며 이에 대한 자세한 설명은 본 발명의 권리범위를 벗어나는 바 생략한다.
알고리즘 검증부(210)는 상기 데이터 처리부(204)로부터 신호를 수신하여 알고리즘을 검증한다. 즉, 상기 RF 송수신 모듈(206)로부터 feedback 되어 상기 데이터 처리부(204)로 재전송된 신호가 상기 데이터 처리부(204)의 ADC(204-3)를 통해 디지털 신호로 변환되면, 상기 신호는 상기 데이터 처리부(204)에서 알고리즘 검증이 가능한 형태로 재구성되며, 상기 알고리즘 검증부(210)는 이를 수신하여 알고리즘 검증을 수행한다. 상기 알고리즘 검증부(210)는 기존의 계측기와 달리 PC 내에서 구현될 수 있으므로 상기 통신 인터페이스를 통해 상기 데이터 처리부(204)와 연결되어 신호를 검증하고 디버깅(debugging)한다. 상기 알고리즘 검증부(210)는 상기 알고리즘 구현부(202)와 함께 하나의 PC에 구현될 수 있으며, 이 경우 시뮬레이터의 스펙트럼 분석기(Spectrum Analyzer)를 이용하여 상기 알고리즘을 검증한다. 즉, 시뮬레이터를 통해 출력된 신호와 알고리즘 검증부(210)에서 수신한 신호를 비교하여 알고리즘을 효율적으로 검증할 수 있다.
도 3은 본 발명의 일 실시예에 따른 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 방법을 순차 도시한 순서도이다.
먼저, 알고리즘 구현부(202)가 시뮬레이터를 통해 알고리즘을 구현하여 전자소자검출을 위한 신호를 획득한다(S302). 이후, 상기 알고리즘 구현부(202)가 상기 획득한 전자소자검출을 위한 신호를 기설정된 통신 프로토콜에 의하여 정렬하고(S304), 상기 정렬된 전자소자검출을 위한 신호를 출력한다(S306).
다음으로, 데이터 처리부(204)가 상기 알고리즘 구현부(202)로부터 수신한 전자소자검출을 위한 신호를 기설정된 통신 프로토콜에 따라 처리한다(S308). 즉, 상기 알고리즘 구현부(202)로부터 수신한 신호 중 일부를 상기 통신 프로토콜에 따라 추출하고, 상기 추출된 신호를 DAC(204-2)에서 받아 들일 수 있는 형식으로 재구성한다. 상기 DAC(204-2)는 상기 재구성된 신호를 아날로그 신호로 변환한다(S310).
RF 송수신 모듈(206)이 상기 변환된 아날로그 신호를 수신하여 안테나(208)를 통해 전자소자검출을 위한 대상 물체의 특성 데이터를 획득한다(S312). 다음으로 RF 송수신 모듈(206)은 상기 특성 데이터를 포함한 아날로그 신호를 데이터 처리부(204)로 재전송한다(S314). 상기 데이터 처리부(204)의 ADC(204-3)는 상기 재전송된 아날로그 신호를 디지털 신호로 변환하며(S316), 상기 변환된 디지털 신호를 상기 통신 프로토콜에 따라 처리하여 알고리즘 검증부(210)로 전송한다(S318). 상기 알고리즘 검증부(210)는 데이터 처리부(204)로부터 수신한 신호를 통해 알고리즘을 검증한다(S320).
전술한 바와 같이, 상기 알고리즘 검증부(210)는 기존의 계측기와 달리 PC 내에서 구현될 수 있으며 상기 통신 인터페이스를 통해 상기 데이터 처리부(204)와 연결되어 신호를 검증하고 디버깅(debugging)한다. 상기 알고리즘 검증부(210)는 상기 알고리즘 구현부(202)와 함께 하나의 PC에 구현될 수 있으며, 이 경우 시뮬레이터의 스펙트럼 분석기(Spectrum Analyzer)를 이용하여 상기 알고리즘을 검증한다.
이상에서 살펴본 바와 같이 본 발명의 실시예들에 따를 경우, 종래 기술과 달리 신호 발생기를 통해 획득한 신호를 데이터 처리부에서 디지털 신호로 변환하기 위한 별도의 ADC가 불필요하며, 별도의 변환 없이 바로 데이터 처리부에 전송이 가능하다. 또한 검증하려는 알고리즘의 코드를 각각의 칩 또는 하드웨어에 삽입할 필요가 없으며, 이에 따라 상기 칩 또는 하드웨어의 동작 확인 및 상기 칩 또는 하드웨어에 삽입된 코드와 각각의 부품들에 대한 별도의 검증이 불필요하다. 즉, 전자소자용 디지털 신호 처리 특성을 이용하여 부품의 수를 줄이거나 변경 없이 저렴한 알고리즘 검증을 가능하게 하며, 코드를 구현하기 위해 소비되는 인력 및 시간을 절약할 수 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 특히 본 발명에서는 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템 및 방법에 대하여 기술하였으나 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 종래 기술의 전자소자검출기의 알고리즘 검증을 위한 시스템
102, 202: 알고리즘 구현부
104: 신호 발생기(Signal Generator)
106, 204: 데이터 처리부
107, 206: RF 송수신 모듈
108, 208: 안테나
110: 계측기
200: 본 발명의 실시예에 따른 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템
202-1: 신호 획득 모듈
202-2: 신호 정렬 모듈
202-3: 신호 송수신 모듈
204-1: 신호 처리 모듈
204-2: DAC(Digital-to-Analog Convert)
204-3: ADC(Analog-to-Digital Convert)
210: 알고리즘 검증부

Claims (6)

  1. 시뮬레이터를 통해 알고리즘을 구현하여 전자소자검출을 위한 신호를 출력하는 알고리즘 구현부;
    상기 알고리즘 구현부로부터 상기 전자소자검출을 위한 신호를 수신하여 기설정된 통신 프로토콜에 따른 신호 처리 및 신호 변환을 수행하는 데이터 처리부;
    상기 데이터 처리부로부터 전송된 상기 전자소자검출을 위한 신호를 전자소자검출을 위한 대상 물체에 송신하여 상기 대상 물체의 특성 데이터를 획득하고, 상기 특성 데이터를 포함한 신호를 상기 데이터 처리부로 재전송하는 RF 송수신 모듈; 및
    상기 데이터 처리부로 재전송된 신호를 통해 상기 알고리즘을 검증하는 알고리즘 검증부;
    를 포함하며,
    상기 알고리즘 구현부는, 시뮬레이터를 통해 알고리즘을 구현하여 전자소자검출을 위한 신호를 획득하는 신호 획득 모듈;
    상기 획득한 전자소자검출을 위한 신호를 기설정된 통신 프로토콜에 따라 정렬하는 신호 정렬 모듈; 및
    상기 정렬된 전자소자검출을 위한 신호를 출력하는 신호 송수신 모듈;
    을 포함하는, 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템.
  2. 제 1항에 있어서,
    상기 알고리즘 검증부는, 상기 알고리즘 구현부와 함께 하나의 전자기기에서 구현되어 상기 알고리즘을 검증하는, 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템.
  3. 제 1항에 있어서,
    상기 알고리즘 구현부 및 상기 알고리즘 검증부는 상기 데이터 처리부와 통신 인터페이스에 의해 연결되며, 기설정된 통신 프로토콜에 의해 통신하는, 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템.
  4. 제 1항에 있어서,
    상기 데이터 처리부는,
    상기 RF 송수신 모듈로부터 재전송된 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기(Analog to-Digital -Convert : ADC);
    상기 알고리즘 구현부 또는 상기 ADC로부터 수신한 신호 중 어느 하나를 상기 통신 프로토콜에 따라 처리하는 신호 처리 모듈; 및
    상기 신호 처리 모듈로부터 수신한 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기(Digital-to-Analog-Convert : DAC);
    를 포함하는, 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템.
  5. 알고리즘 구현부가 시뮬레이터를 통해 알고리즘을 구현하여 전자소자검출을 위한 신호를 출력하는 단계;
    데이터 처리부가 상기 알고리즘 구현부로부터 상기 전자소자검출을 위한 신호를 수신하여 기설정된 통신 프로토콜에 따라 처리하는 단계;
    상기 데이터 처리부가 상기 기설정된 통신 프로토콜에 따라 처리한 디지털 신호를 아날로그 신호로 변환하는 단계;
    RF 송수신 모듈이 상기 데이터 처리부로부터 전송된 상기 아날로그 신호를 통해 전자소자검출을 위한 대상 물체의 특성 데이터를 획득하는 단계;
    상기 RF 송수신 모듈이 상기 특성 데이터를 포함한 아날로그 신호를 상기 데이터 처리부로 재전송하는 단계;
    상기 데이터 처리부가 상기 RF 송수신 모듈로부터 재전송된 아날로그 신호를 디지털 신호로 변환하는 단계;
    상기 데이터 처리부가 변환된 상기 디지털 신호를 기설정된 통신 프로토콜에 따라 처리하는 단계;
    알고리즘 검증부가 상기 데이터 처리부로부터 수신한 신호를 통해 상기 알고리즘을 검증하는 단계;
    를 포함하며,
    알고리즘 구현부가 시뮬레이터를 통해 알고리즘을 구현하여 전자소자검출을 위한 신호를 출력하는 단계는,
    알고리즘 구현부가 시뮬레이터를 통해 알고리즘을 구현하여 전자소자검출을 위한 신호를 획득하는 단계;
    상기 알고리즘 구현부가 상기 전자소자검출을 위한 신호를 기설정된 통신 프로토콜에 따라 정렬하는 단계; 및
    상기 알고리즘 구현부가 상기 정렬된 전자소자검출을 위한 신호를 출력하는 단계;
    를 포함하는, 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 방법.
  6. 제 5항에 있어서,
    알고리즘 구현부가 시뮬레이터를 통해 알고리즘을 구현하여 전자소자검출을 위한 신호를 출력하는 단계 및 알고리즘 검증부가 상기 데이터 처리부로부터 수신한 신호를 통해 상기 알고리즘을 검증하는 단계는 하나의 전자기기에서 이루어지는, 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 방법.
KR1020120116116A 2012-10-18 2012-10-18 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템 및 방법 KR101354063B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120116116A KR101354063B1 (ko) 2012-10-18 2012-10-18 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120116116A KR101354063B1 (ko) 2012-10-18 2012-10-18 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR101354063B1 true KR101354063B1 (ko) 2014-01-24

Family

ID=50146135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120116116A KR101354063B1 (ko) 2012-10-18 2012-10-18 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR101354063B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040095243A1 (en) 2001-02-13 2004-05-20 Holmes Steven John Non-linear junction detector
KR20080025677A (ko) * 2005-05-12 2008-03-21 더 맥엘리스 컴퍼니즈 인코포레이티드 디.비.에이. 세이프 죤 시스템즈 물체 검출 방법 및 장치
JP2009246453A (ja) 2008-03-28 2009-10-22 Fujitsu Ltd エミュレータ装置
US20100067654A1 (en) 2007-12-25 2010-03-18 Andreas Kotowski Security System for Screening People

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040095243A1 (en) 2001-02-13 2004-05-20 Holmes Steven John Non-linear junction detector
KR20080025677A (ko) * 2005-05-12 2008-03-21 더 맥엘리스 컴퍼니즈 인코포레이티드 디.비.에이. 세이프 죤 시스템즈 물체 검출 방법 및 장치
US20100067654A1 (en) 2007-12-25 2010-03-18 Andreas Kotowski Security System for Screening People
JP2009246453A (ja) 2008-03-28 2009-10-22 Fujitsu Ltd エミュレータ装置

Similar Documents

Publication Publication Date Title
KR102021920B1 (ko) Ｍｉｍｏ 송수신기를 검사하기 위한 검사 기기의 동기화된 트리거링 시스템 및 방법
CN102946286B (zh) 一种控制设备检测的方法、装置及系统
CN103947138B (zh) 针对多无线设备的无线干扰测试
US9392479B2 (en) Pocket-size PIM inspector
US20220078643A1 (en) Radio equipment test device
CN102448098A (zh) 基于arm和dsp多核结构的物理层测试系统及方法
CN104254089A (zh) 一种阻塞指标测试方法、装置及系统
CN105162530A (zh) 一种微功率无线通信模块硬件性能检测系统
KR101354063B1 (ko) 전자소자검출기의 알고리즘 검증을 위한 에뮬레이션 시스템 및 방법
Song et al. An evaluation method for radiated emissions of components and modules in mobile devices
CN105721068A (zh) 采集终端无线公网通信干扰检测方法及系统
KR101276573B1 (ko) 디지털 신호처리 장치의 알고리즘을 검증하기 위한 테스트 장치
CN107294630B (zh) 一种载波-微功率双模模块的仿真测试系统
CN107070566A (zh) 智能测试管理
JP5492918B2 (ja) 無線端末測定装置および無線端末測定方法
CN113395715B (zh) 基站物理层的测试方法、装置、设备及存储介质
KR20150136337A (ko) 부채널 분석 시스템 및 그 방법
WO2018072458A1 (zh) 一种微波变频器输入隔离测试方法及系统
US20160036537A1 (en) Electronic device testing system
KR101141600B1 (ko) 부채널 분석을 위한 전원 신호 측정 및 트리거 발생 장치 및 그 방법
US10666539B2 (en) Signal generator, method and test system for testing a device under test
CN104485898A (zh) 双通道功率放大器的调试方法及系统
CN111209760B (zh) 一种电子标签安全防护测试方法及测试系统
KR101304239B1 (ko) 휴대형 전력선통신 진단장치
CN110677203B (zh) 射频硬件的检测方法、装置、存储介质及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee