KR101276573B1 - 디지털 신호처리 장치의 알고리즘을 검증하기 위한 테스트 장치 - Google Patents

디지털 신호처리 장치의 알고리즘을 검증하기 위한 테스트 장치 Download PDF

Info

Publication number
KR101276573B1
KR101276573B1 KR1020110035362A KR20110035362A KR101276573B1 KR 101276573 B1 KR101276573 B1 KR 101276573B1 KR 1020110035362 A KR1020110035362 A KR 1020110035362A KR 20110035362 A KR20110035362 A KR 20110035362A KR 101276573 B1 KR101276573 B1 KR 101276573B1
Authority
KR
South Korea
Prior art keywords
algorithm
signal
processing unit
analog
unit
Prior art date
Application number
KR1020110035362A
Other languages
English (en)
Other versions
KR20120117549A (ko
Inventor
이병철
김영복
권기대
김영수
임정환
이규하
강원구
김성수
Original Assignee
주식회사 캠프넷
(주)에프알텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 캠프넷, (주)에프알텍 filed Critical 주식회사 캠프넷
Priority to KR1020110035362A priority Critical patent/KR101276573B1/ko
Publication of KR20120117549A publication Critical patent/KR20120117549A/ko
Application granted granted Critical
Publication of KR101276573B1 publication Critical patent/KR101276573B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3664—Environments for testing or debugging software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3668—Software testing
    • G06F11/3672—Test management
    • G06F11/3688—Test management for test execution, e.g. scheduling of test suites

Abstract

본 발명은 알고리즘을 효과적으로 검증하기 위해 디지털 신호 처리 특성을 이용하여 비용 절감 및 알고리즘 검증을 효율적으로 구현하기 위한 것으로 알고리즘을 구현하기 위해 하드웨어를 제작하거나 신호 발생기를 사용하지 않고, 시뮬레이터를 이용하여 알고리즘에 따라 처리된 신호의 출력 신호 또는 피드백 신호를 확인함으로써 알고리즘을 검증할 수 있다.

Description

디지털 신호처리 장치의 알고리즘을 검증하기 위한 테스트 장치 {Test apparatus for verification algorithm in digital signal process apparatus}
본 발명은 디지털 신호처리 장치를 위해 개발된 알고리즘 검증을 효과적으로 처리하기 위한 장치에 관한 것으로, 보다 상세하게는 이동통신용 디지털 신호처리 장치에 적용될 알고리즘을 개발함에 있어서 개발된 알고리즘의 성능을 검증하기 위한 테스트 장치에 관한 것이다.
일반적으로 시스템에서의 디지털 중계 장치는 기지국과 단말기 사이에 위치하면서 기지국의 하향신호를 단말기에, 단말기의 상향신호를 기지국에 중계함으로써 음영지역 해소 및 커버리지(coverage) 확장에 사용된다. 디지털 중계 장치 시스템의 기능 및 효율을 높이기 위한 방법으로 디지털 중계 장치 내부에 위치하는 디지털 모듈에서 성능을 개선하는 방법과 아날로그 모듈의 성능을 개선하여 시스템에 적용하는 방법이 있다.
일반적으로 디지털 모듈의 성능 개선을 위해서 적용할 시스템의 특성을 정의한 후 그 시스템의 성능을 개선 시킬 수 있는 요소를 파악하여 모듈의 개발에 착수한다. 그 과정들 중에서 시스템의 데이터 신호처리 부에서의 개발은 초기에 알고리즘을 개발하고, 그에 따른 시뮬레이션을 한 후, 시뮬레이션의 결과를 분석하고 특성을 만족하는 것으로 판단이 되면 알고리즘을 적용하여 구현할 수 있는 하드웨어를 설계하게 된다.
알고리즘을 하드웨어로 구현 시 적용할 시스템에 대한 블록 설계 후 동작에 따른 회로설계를 해야 하며, 보드를 제작한 후 각 블록에 대한 단품 특성 확인을 한 후 RTL코딩(Register Transfer Level Coding)을 통하여 알고리즘을 구현하여 시스템 특성에 미치는 영향을 시험, 분석하고 보완한다. 이와 같이 알고리즘을 개발하고 이에 대한 특성을 확인하기 위하여 회로를 설계하고 보드를 제작하여 실제 개발된 알고리즘을 구현하는 데는 매우 많은 시간과 인력과 비용이 사용되는 것이 일반적이다.
본 발명은 시스템 개발 효율을 높이기 위해 개발된 알고리즘에 대하여 간단한 하드웨어 구조를 갖는 에뮬레이션을 통해서 검증함으로써 개발 시간 및 비용을 절약하고 시행착오와 투입인력을 줄일 수 있도록 하는 알고리즘을 검증하기 위한 테스트 장치를 제공하고자 한다.
본 발명은 과제를 해결하기 위한 수단으로서, 시뮬레이터를 이용하여 신호를 생성하고 생성된 신호를 알고리즘에 따라 처리하여 디지털 데이터 처리부로 전송하고, 디지털 데이터 처리부로부터 수신한 신호를 알고리즘에 따라 처리하여 디지털 데이터 처리부로 재전송하는 알고리즘 구현부; 알고리즘 구현부로부터 수신한 신호를 아날로그 처리부에서 처리할 수 있도록 신호를 처리하고, 아날로그 처리부의 출력 신호를 알고리즘 구현부로 전송하기 위하여 신호를 처리하는 디지털 데이터 처리부; 및 알고리즘에 따라 처리된 신호로 디지털 데이터 처리부에 의해 데이터 처리된 신호를 처리하고, 처리된 신호를 디지털 데이터 처리부로 전달하는 아날로그 처리부를 포함하는 것을 특징으로 하는 알고리즘을 검증하기 위한 테스트 장치를 제공한다.
본 발명의 알고리즘을 검증하기 위한 테스트 장치에 있어서, 알고리즘 구현부는 시뮬레이터를 이용하여 신호를 생성하는 신호 생성 모듈; 및 생성된 신호 또는 디지털 데이터 처리부로부터 수신한 신호를 알고리즘에 따라 처리하는 알고리즘 처리 모듈을 더 포함하는 것을 특징으로 한다.
본 발명의 알고리즘을 검증하기 위한 테스트 장치에 있어서, 알고리즘 구현부는 알고리즘에 따라 처리된 신호를 미리 정의된 통신 프로토콜에 의하여 재정렬하고, 디지털 데이터 처리부로부터 수신한 신호 중 알고리즘에 따라 신호를 처리할 부분을 추출하여 알고리즘 처리 모듈에 전달하는 프로토콜 처리 모듈; 및 알고리즘에 따라 처리된 신호를 디지털 데이터 처리부로 전송하고, 디지털 데이터 처리부로부터 수신한 신호를 프로토콜 처리 모듈에 전달하는 인터페이스 모듈을 더 포함하는 것을 특징으로 한다.
본 발명의 알고리즘을 검증하기 위한 테스트 장치에 있어서, 디지털 데이터 처리부는 수신한 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환 모듈; 및 아날로그 처리부의 출력 신호를 디지털 신호로 변환하는 아날로그 디지털 변환 모듈을 더 포함하는 것을 특징으로 한다.
본 발명의 알고리즘을 검증하기 위한 테스트 장치에 있어서, 디지털 데이터 처리부는 알고리즘 구현부로부터 수신한 신호를 원래 정보신호로 복구하는 복조 과정을 포함한 데이터 처리를 수행하고, 아날로그 처리부의 출력 신호를 알고리즘 구현부로 전송하기 위해 변조 과정을 포함한 데이터 처리를 수행하는 데이터 처리 모듈; 통신 프로토콜에 의해 정렬되어 있는 알고리즘 구현부로부터 수신한 신호를 아날로그 처리부에서 처리될 부분만 추출하고, 데이터 처리된 아날로그 처리부의 출력 신호를 통신 프로토콜에 의해 정렬하는 프로토콜 처리 모듈; 및 알고리즘 처리부로부터 수신한 신호를 프로토콜 처리 모듈로 전달하고, 아날로그 처리부의 출력 신호를 알고리즘 처리부로 전송하는 인터페이스 모듈을 더 포함하는 것을 특징으로 한다.
본 발명의 알고리즘을 검증하기 위한 테스트 장치에 있어서, 알고리즘 구현부에서 생성되어 알고리즘에 따라 처리된 신호가 디지털 데이터 처리부를 거쳐 아날로그 처리부로 입력되어 처리되고, 아날로그 처리부에서 처리된 신호가 디지털 데이터 처리부를 거쳐 알고리즘 구현부로 전송되어, 알고리즘 구현부에서 알고리즘에 따라 처리하기 전에 아날로그 처리부의 출력 신호를 사용자에게 출력하여 확인할 수 있는 것을 특징으로 한다.
본 발명의 알고리즘을 검증하기 위한 테스트 장치에 있어서, 아날로그 처리부의 출력 신호가 알고리즘 구현부에서 알고리즘에 따라 처리되어 디지털 데이터 처리부를 거쳐 아날로그 처리부로 재전송되는 과정이 알고리즘 구현부에서의 사용자 입력에 따라 반복적으로 수행될 수 있으며 알고리즘 구현부에서 알고리즘 구현부로 입력되는 신호를 사용자에게 출력하여 확인할 수 있는 것을 특징으로 한다.
본 발명의 알고리즘을 검증하기 위한 테스트 장치에 있어서, 알고리즘 구현부에서 아날로그 처리부의 출력 신호를 확인하여 사용자 입력에 따라 알고리즘을 수정하는 것을 특징으로 한다.
본 발명은 검증대상이 되는 알고리즘을 구현하기 위해 하드웨어를 제작하거나 신호 발생기를 사용하지 않고, 디지털 신호 처리 특성을 이용하여 시뮬레이터로 알고리즘에 따라 처리된 신호의 출력 신호 또는 피드백 신호를 확인함으로써 알고리즘을 검증할 수 있으므로, 부품의 수를 줄여 저렴한 장비를 만들 수 있고, 알고리즘을 검증하기 위해 소비되는 인력 및 시간을 절약할 수 있다.
도 1은 본 발명에 의한 알고리즘을 검증하기 위한 테스트 장치의 구성을 나타낸 블록도이다.
도 2는 본 발명에 의한 알고리즘을 검증하기 위한 테스트 장치 중 알고리즘 구현부의 구성을 나타낸 블록도이다.
도 3은 본 발명에 의한 알고리즘을 검증하기 위한 테스트 장치 중 디지털 데이터 처리부의 구성을 나타낸 블록도이다.
도 4는 본 발명에 의한 알고리즘을 검증하기 위한 테스트 장치의 동작 순서도이다.
도 5는 본 발명에 의한 알고리즘을 검증하기 위한 테스트 장치 중 알고리즘 구현부의 동작 순서도이다.
도 6은 본 발명에 의한 알고리즘을 검증하기 위한 테스트 장치 중 디지털 데이터 처리부의 동작 순서도이다.
도 7은 본 발명에 의한 알고리즘을 검증하기 위한 테스트 장치의 실시 예이다.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 다만, 하기의 설명 및 첨부된 도면에서 본 발명의 요지를 흐릴 수 있는 공지 기능 또는 구성에 대한 상세한 설명은 생략한다. 또한, 도면 전체에 걸쳐 동일한 구성 요소들은 가능한 한 동일한 도면 부호로 나타내고 있음에 유의하여야 한다.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위한 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명에 의한 알고리즘을 검증하기 위한 테스트 장치의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 알고리즘을 검증하기 위한 테스트 장치는 알고리즘 구현부(100)와, 디지털 데이터 처리부(200)와, 아날로그 처리부(300)로 이루어진다.
본 발명의 알고리즘을 검증하기 위한 테스트 장치에 있어서, 알고리즘 구현부(100)는 시뮬레이터로 신호를 생성하여 알고리즘에 따라 처리 후 디지털 데이터 처리부(200)로 전송한다. 디지털 데이터 처리부(200)는 알고리즘에 따라 처리된 신호에서 아날로그 처리부(300)로 전달할 부분을 추출하여 데이터 처리한 후 디지털 신호를 아날로그 신호로 변환하여 아날로그 처리부(300)로 전송한다. 또한, 아날로그 처리부(300)의 출력 신호를 다시 디지털 데이터 처리부(200)로 피드백하여 알고리즘 구현부(100)로 전송하여 상기 피드백된 신호를 알고리즘 구현부(100)의 출력 화면을 통해 확인할 수 있다. 즉, 알고리즘 구현부(100)에서 알고리즘 처리되어 디지털 데이터 처리부(200)를 거쳐 아날로그 처리부(300)로 입력된 신호의 출력 신호를 알고리즘 구현부(100)에서 확인할 수 있다. 상기 피드백된 신호는 다시 알고리즘에 따라 처리하여 아날로그 처리부(300)로 전송함으로써, 알고리즘에 따라 처리된 피드백된 신호에 대한 아날로그 처리부(300)의 출력 신호를 알고리즘 구현부(100)에서 확인할 수 있다.
본 발명의 알고리즘 검증을 위한 테스트 장치 중 알고리즘 구현부(100)는 검증 대상이 되는 알고리즘을 구현하는 곳이다. 시뮬레이터를 이용하여 신호를 생성하고 생성된 신호를 알고리즘에 따라 처리한 후 신호를 디지털 데이터 처리부(200)로 통신 케이블을 통하여 전송하기 위해 미리 정의된 프로토콜에 의하여 신호를 재정렬하여 디지털 데이터 처리부(200)로 전송한다. 반면 디지털 데이터 처리부(200)로부터 아날로그 처리부(300)의 출력 신호를 수신한 경우, 상기 출력 신호에서 프로토콜에 의해 정렬된 부분 중 알고리즘에 따라 처리할 부분을 추출하여(프로토콜 처리) 알고리즘에 따라 신호를 처리한 후 다시 프로토콜에 의해 재정렬하고 디지털 데이터 처리부(200)로 전송함으로써 알고리즘에 따라 처리된 아날로그 처리부(300)의 출력 신호를 아날로그 처리부(300)로 재전송할 수 있다.
상기의 과정은 시뮬레이터에 의해 이루어짐에 따라 신호의 처리과정을 사용자가 직접 제어하고 출력화면을 통해 확인할 수 있다. 즉, 알고리즘에 따라 처리된 신호의 출력 신호를 확인함으로써 알고리즘을 검증하고, 사용자가 알고리즘을 쉽게 수정하여 다시 적용할 수 있다.
여기서, 알고리즘 구현부(100)는 Matlab과 같은 시뮬레이션 프로그램이 실행될 수 있는 다양한 형태의 정보 처리 장치일 수 있으며, 예를 들면, PC(Personal Computer), 노트북 컴퓨터, 휴대폰(mobile phone), 태블릿 PC, 스마트폰(smart phone), PDA(Personal Digital Assistants), PMP(Portable Multimedia Player) 또는 스마트 TV(Smart TV)를 포함할 수 있다. 물론 이는 예시에 불과할 뿐이며, 상술한 예 이외에도 현재 개발되어 상용화되었거나 향후 개발될 모든 통신이 가능한 장치를 포함하는 개념으로 해석되어야 한다. 다만, 알고리즘 구현부(100)는 시뮬레이션 프로그램을 구동시킬 수 있는 정도의 사양을 구비하는 것이 바람직하다.
다음으로, 본 발명에 의한 알고리즘 검증을 위한 테스트 장치 중 디지털 데이터 처리부(200)는 알고리즘 구현부(100)에 의해 알고리즘에 따라 처리된 신호를 수신하여 아날로그 처리부(300)로 전송하기 위해 데이터를 처리한다. 프로토콜에 의해 배열되어 있는 신호의 데이터 중 필요한 데이터만 추출하고 상기 추출한 데이터를 처리한 후 디지털 신호를 아날로그 신호로 변환하여 아날로그 처리부(300)로 전송한다.
알고리즘 구현부(100)에서 디지털 데이터 처리부(200)로 신호를 전송하기 위해서는 반송파의 성질을 변화시켜 통신하기 적합한 신호로 만드는 것이 필요하다. 따라서 통신을 위해 변조된 신호를 수신한 경우, 수신기에서 원래의 정보신호로 복구시키는 복조과정이 필요하다. 프로토콜에 의해 배열되어 있는 신호 중 아날로그 처리부(300)에서 처리될 필요한 부분만 추출된 신호는 통신시스템을 통한 전송을 위해 변조된 상태이므로 복조과정을 통하여 원래의 정보신호를 복구시키는 데이터 처리 과정을 거친 후 아날로그 신호로 변환하여 아날로그 처리부(300)로 전달된다.
디지털 데이터 처리부(200)가 아날로그 처리부(300)의 출력 신호를 수신한 경우에는 상기 출력 신호를 알고리즘 구현부(100)로 전송하기 위해 데이터를 처리한다. 즉, 상기 출력 신호는 아날로그 신호로 되어 있으므로 디지털 신호로 변환하고, 통신시스템을 통해 알고리즘 구현부(100)로 전송할 수 있도록 신호를 변조하는 데이터 처리과정을 거친 후 프로토콜에 의해 재정렬하여 알고리즘 구현부(100)로 전송한다.
다음으로, 본 발명에 의한 알고리즘 검증을 위한 테스트 장치 중 아날로그 처리부(300)는 테스트를 하기 위해 필요한 하드웨어 장치로서 알고리즘이 구현된 신호를 테스트하는 장치에 해당된다.
상기 알고리즘 구현부(100)와 디지털 데이터 처리부(200)는 통신을 위한 케이블로 연결될 수 있는데, 이때 통신 방식은 RS232나 USB를 사용할 수 있으나 다른 통신 방식(근거리 무선 통신으로 블루투스, RFID, Zigbee 등)을 사용할 수도 있다.
이하에서, 도 2 내지 도 3을 참조하여 상기 알고리즘 구현부(100) 및 디지털 데이터 처리부(200)에 대하여 더 구체적으로 설명하기로 한다.
도 2는 본 발명에 의한 알고리즘 검증을 위한 테스트 장치에 있어서, 알고리즘 구현부(100)의 구성을 나타낸 블록도이다.
도 2를 참조하면, 본 발명에 따른 테스트 장치 중 알고리즘 구현부(100)는 신호 생성 모듈(110), 알고리즘 처리 모듈(120), 프로토콜 처리 모듈(130), 인터페이스 모듈(140) 중 하나 이상을 포함할 수 있다. 상기 신호 생성 모듈(110)과, 알고리즘 처리 모듈(120)과, 프로토콜 처리 모듈(130)과, 인터페이스 모듈(140)은 소프트웨어 또는 하드웨어 또는 소프트웨어와 하드웨어의 결합으로 구현될 수 있다.
신호 생성 모듈(110)은 최종적으로 아날로그 처리부(300)에 전송하기 위한 신호를 생성한다.
알고리즘 처리 모듈(120)은 신호 생성 모듈(110)에 의해 생성된 신호 또는 아날로그 처리부(300)의 출력 신호를 검증 대상이 되는 알고리즘으로 처리한다.
프로토콜 처리 모듈(130)은 알고리즘에 따라 처리된 신호를 디지털 데이터 처리부(200)로 전송하기 위하여 미리 정의한 통신 프로토콜에 의하여 정렬하거나, 통신 프로토콜에 의하여 정렬되어 있는 디지털 데이터 처리부(200)로부터 수신한 신호를 알고리즘 구현부(100)에서 알고리즘에 따라 처리하기 위하여 필요한 부분을 추출하여 재구성한다.
인터페이스 모듈(140)은 디지털 데이터 처리부(200)와 통신 케이블로 연결되어 신호를 디지털 데이터 처리부(200)로 전송하거나 디지털 데이터 처리부(200)로부터 수신한다.
상기 신호 생성 모듈(110) 및 알고리즘 처리 모듈(120)은 알고리즘 구현부(100)의 시뮬레이터에 의한 것으로 사용자에 의한 제어가 가능하다. 즉, 사용자의 입력에 따라 신호를 생성하고 검증 대상이 되는 알고리즘을 입력할 수 있으며, 필요한 경우 적용 중인 알고리즘의 수정도 가능하다. 상기 신호가 생성되거나 알고리즘이 처리되는 과정 및 알고리즘 구현부(100)로 입력되는 신호의 데이터는 알고리즘 구현부(100)의 시뮬레이터에 의한 출력 화면을 통해 사용자가 확인이 가능하므로 알고리즘 검증 과정에서 사용자에 의한 제어가 가능하다.
도 3은 본 발명에 의한 알고리즘 검증을 위한 테스트 장치에 있어서, 디지털 데이터 처리부(200)의 구성을 나타낸 블록도이다.
도 3을 참조하면, 본 발명에 따른 테스트 장치 중 디지털 데이터 처리부(200)는 인터페이스 모듈(210), 프로토콜 처리 모듈(220), 데이터 처리 모듈(230), 디지털 아날로그 변환 모듈(240), 아날로그 디지털 변환 모듈(250) 중 하나 이상을 포함할 수 있다. 상기 인터페이스 모듈(210)과, 프로토콜 처리 모듈(220)과, 데이터 처리 모듈(230)과, 디지털 아날로그 변환 모듈(240)과, 아날로그 디지털 변환 모듈(250)은 소프트웨어 또는 하드웨어 또는 소프트웨어와 하드웨어의 결합으로 구현될 수 있다.
인터페이스 모듈(210)은 알고리즘 구현부(100)와 통신 케이블로 연결되어 신호를 알고리즘 구현부(100)로 전송하거나 알고리즘 구현부(100)로부터 수신한다.
프로토콜 처리 모듈(220)은 통신 프로토콜에 의하여 정렬되어 있는 알고리즘 처리된 신호를 아날로그 처리부(300)에서 처리할 데이터 부분만 추출하여 재구성한다. 또는 아날로그 처리부(300)의 출력 신호를 알고리즘 구현부(100)로 전송하기 위하여 미리 정의한 통신 프로토콜에 의하여 정렬한다.
데이터 처리 모듈(230)은 전송을 위해 변조된 신호를 복조하여 원래의 정보신호로 복구하거나 아날로그 디지털 변환 모듈(250)에서 디지털 신호로 변환된 아날로그 처리부(300)의 출력 신호를 알고리즘 구현부(100)로 전송할 수 있도록 신호를 변조하는 데이터 처리를 수행한다.
디지털 아날로그 변환 모듈(240)은 디지털 신호를 아날로그 처리부(300)에서 처리할 수 있도록 아날로그 신호로 변환한다.
아날로그 디지털 변환 모듈(250)은 아날로그 신호를 알고리즘 구현부(100)로 전송하여 신호 처리될 수 있도록 디지털 신호로 변환한다.
도 4는 본 발명에 의한 알고리즘을 검증하기 위한 테스트 장치의 동작 순서도이다.
알고리즘 구현부(100)에서 신호를 생성하여(S105), 검증 대상이 되는 알고리즘으로 신호를 처리한다(S110). 그리고 알고리즘에 따라 처리된 신호를 디지털 데이터 처리부(200)로 전송하기 위하여 미리 정의한 통신 프로토콜에 의하여 정렬한다(S115). 이때 통신에 대한 프로토콜은 전송하고자 하는 데이터를 전송 받는 모듈에서 이상 없이 받을 수 있고 확인이 가능한 프로토콜이어야 한다.
프로토콜에 의해 정렬된 데이터 신호는 디지털 데이터 처리부(200)로 통신 케이블을 통해 전송한다(S120).
디지털 데이터 처리부(200)로 전송된 신호는 프로토콜에 의해 정렬되어 있으므로 그 중 아날로그 처리부(300)로 보낼 신호 부분만 추출된다(S125). 추출된 신호는 변조된 신호가 원래의 정보 신호로 재구성되는 복조 과정을 포함하여 데이터 처리 과정이 수행된 후(S130), 디지털 아날로그 변환 모듈(240)에 의해 디지털 신호가 아날로그 신호로 변환된다(S135). 아날로그 신호로 변환된 신호는 아날로그 처리부(300)로 전달되어(S140) 처리된다(S145).
아날로그 처리부(300)에서 처리된 신호, 즉 아날로그 처리부(300)의 출력신호는 다시 디지털 데이터 처리부(S150)로 전달되고 데이터 처리과정을 거쳐 알고리즘 구현부(100)로 전송되면 알고리즘에 따라 처리된 신호에 대한 아날로그 처리부(300)의 출력 신호를 알고리즘 구현부(100)에서 확인할 수 있다. 또한 알고리즘에 따라 처리된 신호의 피드백 신호(아날로그 처리부에서 처리된 신호)를 알고리즘 구현부(100)에서 다시 알고리즘에 따라 처리하여 아날로그 처리부(300)로 전송할 수 있다.
디지털 데이터 처리부(200)로 전달된(S150) 아날로그 처리부(300)의 출력 신호는 아날로그 디지털 변환 모듈(250)에 의해 디지털 신호로 변환된 후, 상기 S130 단계에서와는 반대로 데이터 처리가 이루어진다(S160). 다시 말하면, 알고리즘 구현부(100)로 통신시스템을 통해 전송할 수 있도록 변조 과정을 포함한 데이터 처리가 이루어진다. 데이터 처리가 이루어진 신호는 미리 정의된 프로토콜에 의해 재정렬되어(S165), 알고리즘 구현부(100)로 전송된다(S170).
상기 디지털 데이터 처리부(200)로부터 전송된 신호는 프로토콜에 의해 재정렬된 상태이므로 알고리즘에 따라 처리할 신호 부분을 추출하여(S175), 사용자의 입력에 의해 다시 알고리즘에 따라 처리할 수 있다(S180). 다시 알고리즘에 따라 처리(S110)된 신호는 통신시스템을 통해 전송될 수 있도록 프로토콜에 의해 재정렬된 후(S115), 디지털 데이터 처리부(200)로 전송되고(S120), 데이터 처리과정을 거쳐 아날로그 처리부(300)로 전달됨에 따라 반복적으로 신호 처리가 이루어질 수 있다.
특히, 알고리즘 구현부(100)는 Matlab과 같은 시뮬레이션 프로그램이 실행될 수 있는 다양한 형태의 정보 처리 장치일 수 있으므로, 입력된 신호를 출력화면을 통해 확인할 수 있다. 따라서, 아날로그 처리부(300)의 출력 신호가 데이터 처리 과정을 거쳐 알고리즘 구현부(100)로 전송되면 출력화면을 통해 신호 확인이 가능하므로 아날로그 처리부(300)의 끝 단에 계측기를 설치하지 않아도 된다. 물론 아날로그 처리부(300)의 끝 단에 계측기를 설치하여 출력 신호를 확인할 수도 있다.
또한, 이러한 방법으로 알고리즘에 따라 처리된 신호를 확인하는 것은 피드백되는 데이터를 이용하여 루프를 형성시켜 적용하는 알고리즘과 단방향으로 적용하는 알고리즘 모두 그 결과를 확인할 수 있다.
더하여, 알고리즘을 개발할 때, 알고리즘이 시뮬레이터에서 확인한 결과와 실제 시스템에 적용하여서도 시뮬레이터와 같이 동일하거나 비슷한 결과를 얻을 수 있는지에 대하여 별도의 계측기를 추가로 사용하지 않음과 동시에 보드에 알고리즘을 직접 구현하지 않고도 단순히 알고리즘 구현부(100)에서 그 결과를 확인할 수 있다.
따라서 실제 알고리즘을 확인하기 위한 하드웨어 개발 및 제작을 하기 위한 시간, 비용, 인력을 줄일 수 있고, 만약 알고리즘에 오류가 있다고 해도 하드웨어를 재제작하지 않고도 시뮬레이터 상에서 오류를 수정할 수 있고 바로 그 결과를 확인할 수 있다.
도 5는 본 발명에 의한 알고리즘을 검증하기 위한 테스트 장치 중 알고리즘 구현부의 동작 순서도이다.
도 5(a)는 알고리즘 구현부(100)에서 알고리즘에 따라 처리된 신호가 디지털 데이터 처리부(200)로 전송되는 과정을 나타낸 순서도이고, 도 5(b)는 디지털 데이터 처리부(200)로부터 수신한 신호를 다시 알고리즘에 따라 처리하여 디지털 데이터 처리부(200)로 재전송하는 과정을 나타낸 순서도이다.
도 5(a)를 참조하면, 신호를 생성하여(S205), 알고리즘에 따라 신호를 처리하고(S210), 미리 설정된 통신 프로토콜에 따라 신호를 정렬하여(S215), 통신 케이블을 통하여 디지털 데이터 처리부(200)로 신호를 전송한다(S220).
도 5(b)를 참조하면, 디지털 데이터 처리부(200)로부터 신호를 수신하면(S225), 설정된 통신 프로토콜에 따라 정렬된 신호에서 알고리즘에 따라 처리할 신호만 추출하고(S230), 추출된 신호를 알고리즘에 따라 처리하여(S235), 설정된 통신 프로토콜에 따라 신호를 재정렬한다(S240). 프로토콜에 따라 정렬된 신호를 통신 케이블을 통하여 디지털 데이터 처리부(200)로 전송한다(S245).
이와 같이 알고리즘 구현부(100)에서는 신호를 생성하고 생성된 신호나 수신한 신호에 대하여 알고리즘에 따라 처리하여 전송한다. 또한 알고리즘 구현부(100)에서는 신호 처리의 과정이 시뮬레이션 프로그램을 통해 이루어지므로 사용자가 출력 화면을 통해 확인할 수 있다. 따라서 알고리즘 구현을 위한 별도의 하드웨어 없이도 시뮬레이션 프로그램을 통하여 알고리즘에 의한 신호 처리 과정을 확인할 수 있다. 또한 사용자의 입력에 따라 아날로그 처리부(300)의 출력 신호를 확인하고 알고리즘을 수정하여 재적용하거나, 출력 신호에 대해 알고리즘에 따라 처리를 하기 전에 출력 화면을 통해 확인할 수 있다.
도 6은 본 발명에 의한 알고리즘을 검증하기 위한 테스트 장치 중 디지털 데이터 처리부(200)의 동작 순서도이다.
도 6(a)는 알고리즘 구현부(100)로부터 신호를 수신한 경우 데이터 처리과정을 나타낸 순서도이고, 도 6(b)는 아날로그 처리부(300)로부터 신호를 수신한 경우의 데이터 처리과정을 나타낸 순서도이다.
도 6(a)를 참조하면, 알고리즘 구현부(100)로부터 신호를 수신한 경우(S305), 설정된 통신 프로토콜에 따라 정렬된 신호 중 아날로그 처리부(300)에서 처리할 부분만 추출한다(S310). 아날로그 처리부(300)에서 처리할 수 있도록 원래의 정보 신호로 복조 과정을 포함하여 데이터 처리한 후(S315), 디지털 신호를 아날로그 신호로 변환하여(S320) 아날로그 처리부(300)에서 신호 처리할 수 있도록 한다. 그리고 상기 아날로그 신호로 변환된 신호를 아날로그 처리부로 전달한다(S325).
도 6(b)를 참조하면, 아날로그 처리부(300)로부터 출력 신호를 수신한 경우(S330), 아날로그 신호를 디지털 신호로 변환한다(S335). 디지털 신호로 변환된 신호는 알고리즘 구현부(100)로 통신시스템을 통해 전송될 수 있도록 데이터 처리(S340)된 후, 통신 프로토콜에 의해 재정렬되어(S345), 알고리즘 구현부(100)로 전송된다(S350).
이와 같이 디지털 데이터 처리부(200)는 알고리즘 구현부(100)로부터 수신한 신호를 아날로그 처리부(300)에서 처리 가능한 형태로 변환하여 아날로그 처리부(300)로 전송한다. 또한 아날로그 처리부(300)의 출력 신호를 알고리즘 구현부(100)로 전송할 수 있도록 데이터 처리한 후 알고리즘 구현부(100)로 전송한다.
본 발명에서는 통신시스템을 통해 알고리즘 구현부(100)와 연결됨에 따라 통신 프로토콜에 의해 데이터를 정렬하고 추출하는 과정이 필요하고, 통신시스템을 통한 전송을 위해 변조되었던 신호를 원래의 정보 신호로 변환하는 복조하는 과정이 필요하다. 또한 알고리즘 구현부(100)에서 전송되는 신호는 디지털 신호임에 반해 아날로그 처리부(300)에서 처리될 수 있는 신호는 아날로그 신호의 형태이므로 아날로그 및 디지털 신호 간에 변환 과정이 필요하기 때문에 아날로그 처리부(300)에 디지털 데이터 처리부(200)를 두었다.
더하여, 아날로그 처리부(300)에서 처리된 출력 신호는 아날로그 신호의 형태이므로 알고리즘 구현부(100)로 전송하기 위해 디지털 신호로 변환하고 신호를 변조하며 프로토콜에 의해 신호를 정렬하는 과정을 포함하는 데이터 처리 과정이 필요하므로 이러한 역할을 수행하는 디지털 데이터 처리부(200)를 두었다.
도 7은 본 발명에 의한 알고리즘을 검증하기 위한 테스트 장치의 실시 예이다.
본 발명에 의한 테스트 장치에 있어서, 알고리즘 구현부(100')는 도 7을 참조하면 PC(Personal Computer)와 같이 Matlab과 같은 시뮬레이션 프로그램을 구동할 수 있는 장치로 구현되고, 통신 케이블을 통해서 데이터 처리부(200')와 연결될 수 있다. 여기서, 통신 방식은 RS232나 USB 등으로 이루어질 수 있고 다른 방식으로도(근거리 무선 통신으로 블루투스, RFID, Zigbee 등) 이루어질 수 있다.
또한, 본 발명에 의한 테스트 장치에 있어서, 데이터 처리부(200')는, 프로토콜 처리 및 데이터 처리를 수행하는 FPGA(72)와, 아날로그 디지털 컨버터(73)와, 디지털 아날로그 컨버터(74)와, 클락 소스(71)를 포함하여 구현될 수 있다.
상기 FPGA(72)는 사용자 요구에 맞게 프로그래밍하여 사용할 수 있으므로 본 발명에서 프로토콜 처리 모듈(220) 및 데이터 처리 모듈(230)를 수행하도록 프로그래밍하여 입력된 신호를 처리한 후 알고리즘 구현부(100')나 아날로그 처리부(300')로 전송할 수 있다.
클락 소스(71)는 아날로그 디지털 컨버터(73)와 디지털 아날로그 컨버터(74)와 연결되어 아날로그 디지털 컨버터(73) 및 디지털 아날로그 컨버터(74)가 클락 신호에 맞게 동작할 수 있도록 한다.
아날로그 처리부(300')는 도 7에 도시된 바와 같이, 베이스 밴드 신호를 고주파 신호로 변환하는 것으로 송신 처리부(75)와 전력 증폭부(76)와, 고주파 신호를 베이스 밴드 신호로 변환하는 것으로 수신 처리부(77)를 포함하여 구현될 수 있다. 상기 송신 처리부(75)는 송신할 신호에 대한 필터링, 증폭, 주파수 변조 등을 수행하도록 회로가 구현되며, 수신 처리부(77)는 수신할 신호에 대한 필터링, 증폭, 주파수 복조 등을 수행하도록 회로가 구현될 수 있다.
상기 송신 처리부(75) 및 수신 처리부(77)는 아날로그 처리부(300')의 입출력부분에 위치하여 데이터 처리부(200')와 아날로그 처리부(300')에서 사용되는 주파수가 다른 경우 주파수를 조절할 수 있다.
아날로그 신호를 처리하는 부분은 도 7과 같이 전력 증폭부(76)와 같은 장치가 될 수 있다. 따라서 도 7의 실시 예에서는 전력 증폭부(76)의 출력 신호가 본 발명에서의 아날로그 처리부의 출력 신호가 된다.
도 7을 참조하면, 아날로그 처리부(300')에 신호가 전달되면 송신 처리부(75)에 의해 전력 증폭부(76)에서 사용되는 주파수와 동일하게 신호가 변환된다. 전력 증폭부(76)에서 나오는 출력 신호는 디지털 데이터 처리부(200') 및 알고리즘 구현부(100')에서 사용되는 주파수로 다시 변환하기 위해 수신 처리부(77)에 의해 주파수가 조절된다.
아날로그 처리부(300')의 출력 신호는 디지털 데이터 처리부(200')에 의해 알고리즘 구현부(100')로 전송될 수 있도록 데이터 처리된 후에 알고리즘 구현부(100')로 전송된다. 전송된 신호는 알고리즘 구현부(100')에서 시뮬레이터에 의해 확인할 수 있다. 따라서 아날로그 처리부(300')의 끝 단에 계측기를 달지 않고도 출력 신호를 알고리즘 구현부(100')에서 확인할 수 있다.
또한 알고리즘 구현부(100')에서 상기 아날로그 처리부(300')의 출력 신호를 사용자 입력 신호에 따라 시뮬레이터에 의해 알고리즘에 따라 처리하여 아날로그 처리부(300')로 재전송할 수 있다. 재전송된 신호는 다시 아날로그 처리부(300')에서 처리되어 이의 출력 신호를 알고리즘 구현부(100')에서 확인할 수 있다. 따라서 알고리즘 구현부(100')를 통해 알고리즘에 따라 처리된 신호가, 알고리즘 구현부(100')->디지털 데이터 처리부(200')->아날로그 처리부(300')->디지털 데이터 처리부(200')->알고리즘 구현부(100')->디지털 데이터 처리부(200')->아날로그 처리부(300')를 거쳐, 아날로그 처리부(300')로부터 출력될 경우, 이를 알고리즘 구현부(100')에서 피드백 받아 사용자가 확인할 수 있도록 제공한다.
이러한 방법으로 알고리즘을 확인하는 것은 피드백되는 데이터를 이용하여 루프를 형성시켜 적용하는 알고리즘과 단방향으로 적용하는 알고리즘 모두 알고리즘 구현부(100')에서 확인할 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
본 발명은 디지털 신호 처리 특성을 이용하여 알고리즘을 구현하기 위해 하드웨어를 제작하거나 신호 발생기를 사용하지 않고, 시뮬레이터를 이용하여 알고리즘에 따라 처리된 신호의 출력 신호 또는 피드백 신호를 확인함으로써 알고리즘을 검증할 수 있으므로, 부품의 수를 줄여 저렴한 장비를 만들 수 있도록 하고, 코드를 구현하기 위해 소비되는 인력 및 시간을 절약할 수 있다.
100,100': 알고리즘 구현부 110: 신호 생성 모듈
120: 알고리즘 처리 모듈 130: 프로토콜 처리 모듈
140: 인터페이스 모듈 200,200': 디지털 데이터 처리부
210: 인터페이스 모듈 220: 프로토콜 처리 모듈
230: 데이터 처리 모듈 300,300': 아날로그 처리부
71: 클럭 소스 72: FPGA
73: 아날로그 디지털 컨버터 74: 디지털 아날로그 컨버터
75: 송신 처리부 76: 전력 증폭부
77: 수신 처리부

Claims (8)

  1. 시뮬레이터를 이용하여 신호를 생성하고 생성된 신호를 알고리즘에 따라 처리하여 디지털 데이터 처리부로 전송하고, 디지털 데이터 처리부로부터 수신한 신호를 알고리즘에 따라 처리하여 디지털 데이터 처리부로 재전송하는 알고리즘 구현부;
    상기 알고리즘 구현부로부터 수신한 신호를 아날로그 처리부에서 처리할 수 있도록 신호를 처리하고, 아날로그 처리부의 출력 신호를 알고리즘 구현부로 전송하기 위하여 신호를 처리하는 디지털 데이터 처리부; 및
    상기 디지털 데이터 처리부에 의해 데이터 처리된 신호를 수신하면, 신호 처리 처리하여 상기 디지털 데이터 처리부로 전달하는 아날로그 처리부;
    를 포함하는 것을 특징으로 하는 알고리즘을 검증하기 위한 테스트 장치.
  2. 제1항에 있어서, 상기 알고리즘 구현부는
    시뮬레이터를 이용하여 신호를 생성하는 신호 생성 모듈; 및
    상기 생성된 신호 또는 디지털 데이터 처리부로부터 수신한 신호를 알고리즘에 따라 처리하는 알고리즘 처리 모듈을 더 포함하는 것을 특징으로 하는 알고리즘을 검증하기 위한 테스트 장치.
  3. 제2항에 있어서, 상기 알고리즘 구현부는
    상기 알고리즘에 따라 처리된 신호를 미리 정의된 통신 프로토콜에 의하여 재정렬하고, 디지털 데이터 처리부로부터 수신한 신호 중 알고리즘에 따라 신호를 처리할 부분을 추출하여 알고리즘 처리 모듈에 전달하는 프로토콜 처리 모듈; 및
    상기 알고리즘에 따라 처리된 신호를 디지털 데이터 처리부로 전송하고, 디지털 데이터 처리부로부터 수신한 신호를 프로토콜 처리 모듈에 전달하는 인터페이스 모듈을 더 포함하는 것을 특징으로 하는 알고리즘을 검증하기 위한 테스트 장치.
  4. 제1항에 있어서, 상기 디지털 데이터 처리부는
    상기 수신한 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환 모듈; 및
    아날로그 처리부의 출력 신호를 디지털 신호로 변환하는 아날로그 디지털 변환 모듈을 더 포함하는 것을 특징으로 하는 알고리즘을 검증하기 위한 테스트 장치.
  5. 제4항에 있어서, 상기 디지털 데이터 처리부는
    상기 알고리즘 구현부로부터 수신한 신호를 원래 정보신호로 복구하는 복조 과정을 포함한 데이터 처리를 수행하고, 아날로그 처리부의 출력 신호를 알고리즘 구현부로 전송하기 위해 변조 과정을 포함한 데이터 처리를 수행하는 데이터 처리 모듈;
    통신 프로토콜에 의해 정렬되어 있는 상기 알고리즘 구현부로부터 수신한 신호를 아날로그 처리부에서 처리될 부분만 추출하고, 데이터 처리된 아날로그 처리부의 출력 신호를 통신 프로토콜에 의해 정렬하는 프로토콜 처리 모듈; 및
    알고리즘 처리부로부터 수신한 신호를 프로토콜 처리 모듈로 전달하고, 아날로그 처리부의 출력 신호를 알고리즘 처리부로 전송하는 인터페이스 모듈을 더 포함하는 것을 특징으로 하는 알고리즘을 검증하기 위한 테스트 장치.
  6. 제1항에 있어서,
    상기 알고리즘 구현부에서 생성되어 알고리즘에 따라 처리된 신호가 디지털 데이터 처리부를 거쳐 아날로그 처리부로 입력되어 처리되고, 아날로그 처리부에서 처리된 신호가 디지털 데이터 처리부를 거쳐 상기 알고리즘 구현부로 전송되어, 상기 알고리즘 구현부에서 알고리즘에 따라 처리하기 전에 아날로그 처리부의 출력 신호를 사용자에게 제공하는 것을 특징으로 하는 알고리즘을 검증하기 위한 테스트 장치.
  7. 제1항에 있어서,
    상기 아날로그 처리부의 출력 신호가 알고리즘 구현부에서 알고리즘에 따라 처리되어 디지털 데이터 처리부를 거쳐 아날로그 처리부로 재전송되는 과정이, 알고리즘 구현부에서의 사용자 입력에 따라 반복적으로 수행될 수 있으며, 알고리즘 구현부로 입력되는 신호를 사용자에게 제공하는 것을 특징으로 하는 알고리즘을 검증하기 위한 테스트 장치.
  8. 제6항 또는 제7항에 있어서,
    상기 알고리즘 구현부에서 아날로그 처리부의 출력 신호를 확인하여 사용자 입력에 따라 알고리즘을 수정하는 것을 특징으로 하는 알고리즘을 검증하기 위한 테스트 장치.
KR1020110035362A 2011-04-15 2011-04-15 디지털 신호처리 장치의 알고리즘을 검증하기 위한 테스트 장치 KR101276573B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110035362A KR101276573B1 (ko) 2011-04-15 2011-04-15 디지털 신호처리 장치의 알고리즘을 검증하기 위한 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110035362A KR101276573B1 (ko) 2011-04-15 2011-04-15 디지털 신호처리 장치의 알고리즘을 검증하기 위한 테스트 장치

Publications (2)

Publication Number Publication Date
KR20120117549A KR20120117549A (ko) 2012-10-24
KR101276573B1 true KR101276573B1 (ko) 2013-06-18

Family

ID=47285491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110035362A KR101276573B1 (ko) 2011-04-15 2011-04-15 디지털 신호처리 장치의 알고리즘을 검증하기 위한 테스트 장치

Country Status (1)

Country Link
KR (1) KR101276573B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101792716B1 (ko) * 2015-04-01 2017-11-03 주식회사 파나시아 아날로그신호 시뮬레이터를 갖는 선박의 동적 위치설정 제어시스템에 대한 검증시스템 및 방법
KR101846017B1 (ko) * 2017-09-18 2018-04-05 엘아이지넥스원 주식회사 노이즈 영상 생성 장치 및 방법
KR101846018B1 (ko) * 2017-09-18 2018-04-05 엘아이지넥스원 주식회사 영상 처리기 성능 검증 시스템 및 방법
KR102294122B1 (ko) * 2020-03-05 2021-08-26 도로교통공단 Dcid를 이용한 디지털 교통신호제어기 검사시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980067783A (ko) * 1997-02-12 1998-10-15 야마우치 신지 에뮬레이션장치
KR20080052341A (ko) * 2006-12-05 2008-06-11 한국전자통신연구원 내장형 시스템 소프트웨어 자동 테스트 시스템 및 방법과테스트 시나리오 작성 방법
KR20090078696A (ko) * 2008-01-15 2009-07-20 포항공과대학교 산학협력단 사용자 환경 프로파일링에 기반을 두어 테스트 대상소프트웨어의 테스트를 지원하는 시뮬레이션 방법
KR20100108000A (ko) * 2009-03-27 2010-10-06 한국전자통신연구원 모바일 소프트웨어 테스트 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980067783A (ko) * 1997-02-12 1998-10-15 야마우치 신지 에뮬레이션장치
KR20080052341A (ko) * 2006-12-05 2008-06-11 한국전자통신연구원 내장형 시스템 소프트웨어 자동 테스트 시스템 및 방법과테스트 시나리오 작성 방법
KR20090078696A (ko) * 2008-01-15 2009-07-20 포항공과대학교 산학협력단 사용자 환경 프로파일링에 기반을 두어 테스트 대상소프트웨어의 테스트를 지원하는 시뮬레이션 방법
KR20100108000A (ko) * 2009-03-27 2010-10-06 한국전자통신연구원 모바일 소프트웨어 테스트 장치 및 방법

Also Published As

Publication number Publication date
KR20120117549A (ko) 2012-10-24

Similar Documents

Publication Publication Date Title
KR101276573B1 (ko) 디지털 신호처리 장치의 알고리즘을 검증하기 위한 테스트 장치
CN104823508B (zh) 用于低密度扩展调制检测的系统和方法
CN102318219A (zh) 用于自发合并的系统和方法
CN104917586A (zh) 传输数据的校验方法、装置及系统
CN103873132A (zh) 基于PXIe总线的卫星通信系统模拟器
CN104333408A (zh) 一种用于实现高动态和低时延空间遥操作的星间通信系统
CN103986552A (zh) 数据处理方法及装置
CN114793305A (zh) 用于光通信的方法、设备、装置和介质
CN105763288A (zh) 基于编码叠加的多用户编码方式的配置和确定方法、设备
CN114298284A (zh) 网络模型的转换方法、装置、系统、存储介质及电子装置
CN103532689A (zh) 一种mu-mimo导频和数据发射方法、装置及系统
CN105530309A (zh) 一种物联控制平台及其实现方法
CN101789842A (zh) 中继设备及用于该中继设备的无线通信方法
US7539265B2 (en) Multiple-input multiple-output code division multiple access (MIMO-CDMA) wireless communication equipment
CN102801449A (zh) 无线通信中通过音频传送数据的设备及其方法
CN116643732B (zh) 基于软件无线电通信的不同建模系统联合代码生成的方法
CN106450650A (zh) 电子装置、通信装置及无线通信模块天线增益强化方法
CN112803950A (zh) 一种数据压缩方法、装置、设备及计算机存储介质
CN102142947B (zh) 用于mimo系统的基于格基规约的重传合并方法
CN101179358B (zh) 空时编码实现方法及装置
CN103117757B (zh) 一种信号接收方法及终端
CN103139923A (zh) 多子帧调度信令的传输方法及装置
CN102934386A (zh) 离散化信号传输的消息解码
CN102696266A (zh) 无线基站、发送方法、以及程序
CN105451157A (zh) 用于信息的非接触式通信的方法、系统和设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee