KR101351552B1 - 액정표시장치와 그 제조방법 - Google Patents

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 도전성 실런트를 이용하여 컬러필터 기판에 공통 신호를 인가하는 구동방식의 액정패널에 관한 것이다.

본 발명의 특징은, 완성된 액정패널의 테스트(test)를 위해 어레이부와 연결된 다수의 테스트 배선에 박막트랜지스터를 각각 구성하고, 테스트가 완료되면 상기 박막트랜지스터를 오프 상태로 두는 것을 특징으로 한다.

이와 같이 하면, 액정패널의 구동 시 정전기가 유입되어 상기 테스트 배선과 상부의 도전성 실런트(conductive sealant)가 쇼트(short)되는 불량이 발생하더라도, 왜곡된 신호가 오프 상태인 박막트랜지스터에 의해 어레이부로 흘러들어가지 않게 된다.

따라서, 도전성 실런트와 테스트 배선의 쇼트(short)불량에 의한 구동불량이 발생하지 않는 장점이 있다.

Description

액정표시장치와 그 제조방법{LCD and method of fabricating of the same}

도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 사시도이고,

도 2는 액정표시장치용 어레이 기판의 일부를 확대한 평면도이고,

도 3은 종래에 따른 액정패널의 구성을 개략적으로 도시한 평면도이고.

도 4는 도 3의 A를 확대한 평면도이고,

도 5는 본 발명에 따른 액정패널의 구성을 개략적으로 도시한 평면도이고,

도 6은 도 5의 B를 확대한 평면도이고,

도 7은 본 발명에 따른 액정표시장치의 구성을 개략적으로 도시한 단면도이다.

<도면의 주요부분에 대한 간단한 설명>

100 : 액정 패널 110 : 어레이 기판

150 : 도전성 실런트 160 : 구동 IC

170 : FPC 연결부 172 : 온,오프 패드

174 : 테스트 배선 176 : 박막트랜지스터

본 발명은 액정표시장치(LCD)에 관한 것으로 특히, 컬러필터 기판의 공통 전극에 공통 신호를 인가하는 도전성 실런트와 그 하부 테스트배선과의 쇼트 불량에 의한 어레이부(표시영역)의 구동불량이 발생하지 않는 액정표시장치와 그 제조방법에 관한 것이다.

일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.

상기 액정은 가늘고 긴 형상을 가지며, 분자의 배열에 방향성을 가지고 있는 동시에, 인위적으로 액정에 전기장을 인가하면 상기 분자배열의 방향을 제어할 수 있다.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상을 표현하게 된다.

상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(상부기판)과 화소전극이 형성된 어레이기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.

현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.

이하, 도 1을 참조하여 전술한 액정표시장치의 구성을 설명한다.

도 1은 액정표시장치를 확대하여 개략적으로 도시한 사시도이다.

도시한 바와 같이, 액정패널(51)은 액정층(미도시)을 사이에 두고 서로 이격하여 구성된 제 1 기판(5)과 제 2 기판(10)으로 구성되며, 상기 제 2 기판(10)과 마주보는 제 1 기판(5)의 일면에는 블랙매트릭스(6)와 컬러필터(적, 녹, 청)(7a,b,c)와, 컬러필터 상에 투명한 공통전극(9)이 구성된다.

상기 제 1 기판(5)과 마주보는 제 2 기판(10)에는 다수의 화소영역(P)이 정의되며, 상기 화소영역(P)의 일 측을 지나 연장 형성된 게이트 배선(14)과, 게이트 배선(14)이 지나는 화소영역(P)의 일 측과 평행하지 않은 타 측을 지나 연장 형성된 데이터 배선(26)이 구성된다.

이러한 구성으로 인해, 상기 화소영역(P)은 상기 게이트배선(14)과 데이터배선(26)이 교차하여 정의되는 영역이 되며, 두 배선의 교차지점에는 박막트랜지스터(T)가 구성된다.

상기 화소영역(P)에는 상기 박막트랜지스터(T)와 접촉하는 투명한 화소전극(32)이 구성되고 이는 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속으로 형성한다.

이때, 상기 제 1 기판(5)과 제 2 기판(10)을 실런트(미도시)를 통해 합착하여 액정패널을 제작할 수 있으며, 상기 액정패널은 외부에 장착된 PCB를 통해 신호 를 인가받아 구동하게 된다.

한편, 상기 제 2 기판(10)의 게이트 배선(14)으로는 주사신호(scanning signal)가 입력되고, 상기 데이터 배선(26)으로는 영상신호(data signal)가 인가되고, 상기 공통 전극(32)으로는 공통 신호(common signal)가 인가된다.

따라서, 상기 주사신호의 스위칭에 의해 상기 화소(P)의 화소 전극(32)으로 영상신호(data signal)가 인가되고, 상기 영상신호와 공통 신호에 의해 전계가 발생하여 액정(미도시)을 구동하게 된다.

이때, 상기 각 배선(14,26)의 끝단은 이러한 외부 신호를 직접 받을 수 있는 게이트 패드(미도시)와 데이터 패드(미도시)가 구성된다.

이하, 도면을 참조하여, 일반적인 어레이 기판의 구성을 좀 더 상세히 설명한다.

도 2는 일반적인 액정표시장치용 어레이 기판의 일부를 확대한 평면도이다.

도 2는 어레이기판은 도 1의 구성과는 달리 스위칭 소자로 다결정 실리콘을 박막트랜지스터의 액티브층으로 사용한 탑 게이트(top gate)구조를 예로 들어 설명한 것이며, 이러한 다결정 박막트랜지스터는 소형의 액정패널을 제작하는데 있어 구동회로와 동시에 형성하고자 할 때 주로 형성하게 된다.

도시한 바와 같이, 절연 기판(50)상에 일 방향으로 연장된 게이트 배선(56)과, 이와는 교차하여 화소 영역(P)을 정의하는 데이터 배선(64)이 구성된다.

상기 게이트 배선(56)의 일 끝단에 게이트 패드(58)가 구성되고, 상기 데이터 배선(64)의 일 끝단에는 데이터 패드(66)가 구성된다.

상기 게이트 패드(58)와 데이터 패드(66)의 상부에는 각각 이들과 접촉하는 투명한 게이트 패드 전극(GPE)과, 데이터 패드 전극(DPE)이 구성된다.

상기 게이트 배선(56)과 데이터 배선(64)의 교차지점에는, 다결정 실리콘(poly silicon)으로 형성한 액티브층(52)과, 상기 액티브층(52)의 상부에 게이트 전극(54)과, 상기 액티브층(52)의 양측에 이와 접촉하는 소스 전극(60)과 드레인 전극)(62)으로 구성된 탑 게이트형 박막트랜지스터(top gate type TFT)가 구성된다.

이때, 상기 소스 및 드레인 전극(60,62)과 접촉하는 액티브층(52)의 표면에는 이미 불순물(p+)이 도핑된 상태이다.

상기 화소 영역(P)에는 상기 드레인 전극(62)과 접촉하는 투명한 화소 전극(70)이 구성된다.

이때, 상기 게이트 패드 및 데이터 패드(58,66)는 액정패널의 비표시 영역에 구성되며 이와 함께, 상기 비표시 영역에는 다수의 신호 배선이 구성된다.

특히, 전술한 구조의 액정표시장치는 상기 제 1 기판(1의 5)에 구성된 공통 전극(도 1의 9)에 공통 신호를 인가하기 위한 공통 신호 배선이 상기 어레이기판의 비표시 영역에 구성되고, 소정의 수단을 통해 신호를 입력받도록 구성된다.

상세히는, 소형 액정패널을 제작할 때는, 상기 제 1 기판(5)과 제 2 기판(10)을 도전성 실런트를 통해 합착하고, 상기 공통 신호 배선(미도시)을 부분적으로 노출하여 상기 실런트(미도시)와 접촉하도록 함으로써, 상기 공통전극(도 1의 9)에 공통 신호를 인가될 수 있도록 한다.

또한, 도시하지는 않았지만, 상기 어레이 기판의 비표시 영역에는 상기 표시 영역의 게이트 배선(56)과 데이터 배선(64)과 연결된 다수의 테스트 배선(미도시)과, 상기 테스트 배선(미도시)에 간단한 온/오프 신호만을 인가하는 다수의 온/오프 패드(on,off pad)가 구성된다.

이하, 도 3을 참조하여, 전술한 구조로 형성된 종래의 액정패널의 구성을 설명한다.

도 3은 종래에 따른 액정패널의 구성을 개략적으로 도시한 평면도이다.

도시한 바와 같이, 액정패널(51)은 전술한 제 1 기판(도 1의 5, 이하 "컬러피터 기판"이라 칭함)과 제 2 기판(도 2의 50, 이하 "어레이 기판"이라 칭함)을 도전성 접착제(sealant, 80)를 통해 합착하여 구성한다.

이때, 상기 어레이 기판(50)과 컬러필터 기판(5)은 표시 영역(DA)과 비표시영역(DA)으로 정의할 수 있으며 통상, 표시영역(DA)의 둘레를 비표시 영역(NDA)이라 정의 한다.

이때, 상기 어레이 기판(50)은 컬러필터 기판(5)의 외부로 비표시 영역(NDA)이 연장된 형태이며, 연장된 비표시 영역(NDA)에는 상기 게이트 패드 및 데이터 패드(도 2의 58,66)와 연결되어 신호를 전달하는 구동 IC(90)와, 외부 PCB 기판(미도시)이 연결되는 FPC 연결부(flexible printed circuit,94)가 구성된다.

한편, 상기 컬러필터 기판(5)과 어레이 기판(50)은 도전성 실런트(80)를 통해 합착되는데, 상기 실런트(80)는 상기 컬러필터 기판(5)과 어레이 기판(50)을 합착하는 역할 뿐 아니라, 컬러필터 기판(5)의 공통 전극(미도시)에 공통 신호를 인 가하는 역할을 하게 된다.

이때, 도전성 실런트(80)는 도시하지는 않았지만 상기 어레이 기판(50)의 비표시 영역(NDA)에 구성되는 공통 신호배선(미도시)을 통해 공통신호를 입력 받는다.

또한, 상기 비표시 영역(NDA)에는 상기 어레이기판(50)에 구성된 다수의 게이트 패드(도 2의 58)와 데이터 패드(도 2의 66)에 테스트 신호를 인가하는 다수의 테스트 배선(96)이 구성되고, 상기 테스트 배선(96)과 연결되어 외부로부터 온/오프 신호를 인가하는 다수의 온.오프 패드(98)가 상기 구동 IC(90)의 일 측 또는 일측과 타측에 각각 구성된다.

이때 상기 테스트 배선(96)은, 액정패널(51)이 정상적으로 구동시에는 사용하지 않는 것이며, 액정패널(51)을 완성한 후, 구동특성과 화면특성을 테스트 하는 경우에만 사용한다.

따라서, 액정패널(51)의 구동시, 상기 테스트 배선(98)을 통해 정전기가 유입되는 것을 방지하기 위해, 상기 테스트 배선(98)의 이격된 중간에 이와 접촉하는 액티브층(미도시)을 패턴하여 액티브 저항을 형성하였다.

이에 대해, 이하 도면을 참조하여 설명한다.

도 4는 도 3의 A를 상세히 도시한 확대 평면도이다.

도시한 바와 같이, 일 방향으로 구성된 도전성 실런트(80)의 하부에, 테스트 배선(96)이 교차 구성된다.

상기 도전성 실런트(80)의 안쪽 방향으로 연장된 테스트 배선의 일부는 이격 되고 이격된 중심에 다결정 액티브 패턴(AP)을 구성하고 콘택홀(CH)을 통해 이와 접촉하도록 한다.

이때, 상기 액티브 패턴(AP)의 표면에는 불순물이 도핑된 상태이므로, 일 측 테스트 배선(96a)을 따라 흐르는 온. 오프 신호가 상기 액티브 패턴(AP)을 통해 타측 테스트 배선(96b)에 흐르게 된다.

이때, 액정패널(51)의 구동 중, 상기 테스트 배선(96)으로 정전기가 유입되면 상기 액티브 패턴(AP)의 저항에 의해 판넬의 데미지를 막을 수 있게 되고, 아주 큰 정전기가 유입되면 상기 액티브 패턴(AP)이 터짐으로 하여 불량으로 검출이 가능하다.

그러나, 상기 정전기에 의해 테스트 배선(96)과 상부의 도전성 실런트(80)가 쇼트(short)되는 불량이 종종 발생하게 되며, 이러한 쇼트 불량이 발생하면 왜곡된 신호가 상기 테스트 배선(96)을 통해 어레이부로 유입될 수 있고 이로 인해, 구동불량이 발생하는 문제가 있다.

본 발명은 전술한 문제를 해결하기 위한 것으로, 상기 도전성 실런트와 그 하부의 테스트 배선 간 쇼트 불량이 발생하더라도 왜곡된 신호가 어레이부에 유입되지 않도록 하여, 구동불량이 발생하지 않는 액정패널을 제작하는 것을 목적으로 한다.

전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 표시영역과, 표시영역의 둘레에 비표시 영역을 정의한 제 1 및 제 2 기판과; 상기 제 1 기판에 형성되는 다수의 어레이 배선과; 상기 다수의 어레이 배선이 교차하여 정의되는 다수의 화소 영역과; 상기 제 1 기판의 표시 영역에 구성된 박막트랜지스터 및 화소 전극과; 상기 제 1 기판의 비표시 영역에 구성되고, 상기 다수의 어레이 배선과 연결되며, 임의의 위치에 박막트랜지스터가 구성된 다수의 테스트 배선과; 상기 제 1 기판과 마주보는 제 2 기판의 일면에 구성된 빛 차단수단과, 컬러필터와, 공통 전극과; 상기 제 1 및 제 2 기판의 비 표시영역에 위치하고, 상기 두 기판을 합착하는 도전성 실런트와; 상기 제 1 기판의 비표시 영역에 상기 도전성 실런트와 접촉하여 공통 신호를 인가하는 공통 신호배선을 구성한다.

삭제

상기 어레이 배선은, 상기 화소 영역의 일 측에 구성되고 일 끝단에 게이트 패드를 포함하는 게이트 배선과; 상기 게이트 배선과 교차하는 상기 화소 영역의 타 측에 구성되고, 일 끝단에 데이터 패드를 포함하는 데이터 배선을 포함한다.

상기 표시 영역과 비 표시 영역의 박막트랜지스터는 다결정 액티브패턴과, 상기 액티브 패턴의 상부에 구성된 게이트 전극과, 상기 액티브 패턴의 도핑된 양측에 접촉하는 소스 전극과 드레인 전극을 포함한다.

상기 비표시 영역에 구성된 박막트랜지스터의 소스 및 드레인 전극은 테스트 배선의 이격된 일 측과 타 측인 것을 특징으로 한다.

상기 제 1 기판의 일 측 비표시 영역은 상기 제 2 기판의 외부로 연장된 형 태이고, 상기 연장된 형태의 비표시 영역에는 상기 어레이 배선에 신호를 인가하는 구동 IC와, 외부 PCB와 연결되는 FPC연결부를 더욱 포함한다.

상기 비표시 영역에 구성된 박막트랜지스터의 게이트 전극은 상기 FPC 연결부를 통해 신호를 받도록 구성하는 것을 특징으로 한다.

본 발명의 특징에 따른 액정표시장치 제조방법은 표시영역과, 표시영역의 둘레에 비표시 영역을 정의한 제 1 및 제 2 기판을 준비하는 단계와; 상기 제 1 기판의 표시 영역에 박막트랜지스터와 화소 전극과, 다수의 어레이 배선을 서로 교차하도록 형성하여 화소 영역을 정의하는 단계와; 상기 제 1 기판의 비표시 영역에, 상기 다수의 어레이 배선과 연결되는 테스트 배선과, 상기 테스트 배선에 박막 트랜지스터를 형성하는 단계와; 상기 제 1 기판과 마주보는 제 2 기판의 일면에 빛 차단수단과, 컬러필터와, 공통 전극을 순차 형성하는 단계와; 상기 제 1 및 제 2 기판의 비 표시영역에 상기 두 기판을 합착하는 도전성 실런트 형성하여 상기 제 1 및 제 2 기판을 합착하는 단계와; 상기 제 1 기판의 비표시 영역에 상기 도전성 실란트와 접촉하여 공통 신호를 인가하는 공통 신호 배선을 형성하는 단계;를 포함한다.

삭제

상기 어레이 배선을 형성하는 단계는 상기 화소 영역의 일 측에 구성되고 일 끝단에 게이트 패드를 포함하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선과 교차하는 상기 화소 영역의 타 측에 위치하고, 일 끝단에 데이터 패드를 포함한다.

상기 표시 영역과 비 표시 영역의 박막트랜지스터는 다결정 액티브패턴과, 상기 액티브 패턴의 상부에 구성된 게이트 전극과, 상기 액티브 패턴의 도핑된 양 측에 접촉하는 소스 전극과 드레인 전극을 포함하며, 상기 비표시 영역에 구성된 박막트랜지스터의 소스 및 드레인 전극은 테스트 배선의 이격된 일 측과 타 측인 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.

-- 실시예 --

본 발명의 특징은 상기 테스트 배선에 박막트랜지스터를 구성하는 것을 특징으로 한다.

도 5는 본 발명에 따른 액정패널을 개략적으로 도시한 평면도이다.

도시한 바와 같이, 본 발명에 따른 액정패널(100)은 어레이 기판(110)과 컬러필터 기판(200)을 도전성 실런트(150)를 통해 합착하여 구성한다.

이때, 컬러필터 기판(200)의 일 측으로 상기 어레이 기판(110)의 비표시 영역(NDA)이 연장된 형태이며, 상기 컬러필터 기판(200)이 덮히지 않은 비표시 영역(NDA)에는, 상기 게이트 패드 및 데이터 패드(미도시)와 연결되어 신호를 전달하는 구동 IC(160)와, PCB 기판(미도시)의 FPC가 연결되는 FPC 연결부(170)가 구성된다.

상기 구동 IC(160)의 일 측과 타 측에는 액정패널에 온/오프 신호를 입력하는 다수의 온/오프 패드(172)와, 상기 온/오프 패드(172)와 연결된 다수의 테스트 배선(174)이 구성되고, 상기 테스트 배선(174)마다 이격된 사이에는 이와 연결된 스위칭 소자(176)를 구성한다.

상기 스위칭 소자(176)는 박막트랜지스터이며, 테스트(test)시에는 온 상 태(on state)를 유지하고, 액정패널(100)이 정상으로 동작할 때는 오프 상태(off state)를 유지하도록 구성하는 것을 특징으로 한다.

이에 대해 이하 도 6을 참조하여 설명한다.

도 6은 5의 B를 확대한 평면도이다.

도시한 바와 같이, 기판(110)의 외곽으로 공통 신호 배선(108)과 이의 상부에 도전성 실런트(150)를 구성하고, 상기 도전성 실런트(150)와 교차하는 방향으로 다수의 테스트 배선(174)을 구성한다.

다수의 테스트 배선(174)의 이격된 중심에 액티브 패턴(148)을 형성하고, 상기 액티브 패턴(148)의 상부에는 게이트 전극(156)을 형성한다.

이때, 상기 이격된 테스트 배선(174)위 일 측(174a)과 타 측(174b)의 사이에는 박막트랜지스터(176)가 구성되며, 상기 박막트랜지스터(176)는 하나 또는 다수개가 병렬로 연결된 형태이다.

이때, 상기 이격된 일 측과 타 측의 테스트 배선(174a,174b)은 상기 박막트랜지스터의 소스 및 드레인 전극의 역할을 하게 된다.

따라서, 테스트시에는 박막트랜지스터(176)가 온 상태(on state)를 유지하기 때문에 상기 온,오프 패드(172)로부터 유입된 온 또는 오프 신호는 상기 테스트 배선(174)을 거쳐 표시영역(어레이부)로 유입될 수 있다.

하지만, 테스트가 완료된 후에는, 상기 박막트랜지스터를 오프상태(off state)로 둠으로써 테스트 배선에는 어떠한 신호도 흐르지 못하도록 하는 것을 특징으로 한다.

특히, 외부로부터 발생한 정전기가 어레이부로 유입되는 것을 방지할 뿐 아니라, 상기 정전기에 의해 도전성 실런트(150)와 테스트 배선(174)간의 쇼트(short)로 발생한 왜곡된 신호가 상기 테스트 배선(174)을 흐르더라도, 상기 박막트랜지스터(176)가 방해가 되어 표시영역(DA,어레이부)로는 유입될 수 없게 된다.

이때, 상기 박막트랜지스터(176)의 게이트 전극(156)은 어레이기판(110)의 FPC 연결부(170)로 연결되어, 신호를 받을 수 있도록 구성하면 된다.

따라서, 본 발명에 따른 액정표시장치는, 상기 테스트 배선(174)에 박막트랜지스터(174)를 구성함으로써, 테스트시에는 박막트랜지스터(176)를 온 상태(on state)로 두어 원활할 테스트를 진행할 수 있고, 테스트가 완료된 후에는 상기 박막트랜지스터(176)를 오프상태(off state)로 두어, 정전기의 유입을 막을 뿐 아니라 도전성 실런트(150)와 이와 교차하는 테스트 배선(174)의 쇼트 불량에 의해 왜곡된 신호가 발생하더라도 표시 영역(도 5의 DA)으로의 유입을 막을 수 있기 때문에 액정패널의 구동불량을 방지할 수 있다.

이하, 도 7을 참조하여, 본 발명에 따른 액정패널의 단면 구성을 설명한다.

도 7은 본 발명에 따른 액정표시장치의 단면구성을 개략적으로 도시한 단면도이다.

도시한 바와 같이, 본 발명에 따른 액정패널(100)은 액정층(LC)을 사이에 두고 어레이 기판(110)과 컬러필터 기판(200)을 합착하여 구성할 수 있다.

이때, 액정패널(100)은 표시 영역(DA)과 비표시 영역(NDA)으로 구분될 수 있 으며, 다수의 화소(P)가 밀집하여 영상을 표시하는 부분을 표시 영역(DA)이라 하고, 표시 영역(DA)의 둘레를 비표시 영역(NDA)이라 한다.

상기 컬러필터 기판(200)에는 화소 영역(P)에 대응하여 적,녹,청 컬러필터(204a,204b,204c)를 구성하고, 상기 화소 영역(P)사이 및 비표시 영역(NDA)에 대응하여 차단수단(202)을 구성한다.

또한, 상기 차단수단(202)과 컬러필터(204a,204b,204c)가 구성된 기판(200)의 전면에는 투명한 공통 전극(206)을 구성한다.

상기 어레이 기판(110)에는, 표시 영역(DA)에 대응하여 다수의 화소 영역(P)을 정의하고, 상기 화소 영역(P)의 일 측과 타 측에 교차하여 게이트 배선(미도시)과 데이터 배선(130)을 구성하고, 상기 게이트 배선(미도시)과 데이터 배선(122)의 교차지점에 다결정 액티브층(104)과, 게이트 전극(106)과, 상기 액티브층(104)의 도핑된 영역과 접촉하는 소스 전극(118)과 드레인 전극(120)을 포함하는 박막트랜지스터(T)를 구성한다.

상기 화소 영역(P)에는 상기 박막트랜지스터(T)의 드레인 전극(120)과 접촉하는 화소 전극(126)을 구성한다.

상기 어레이 기판(110)의 비표시 영역(NDA)에는 상기 게이트 배선(미도시)의 일 끝단에 연결되고 외부로 부터 게이트 신호를 받는 게이트 패드(112)를 구성하고, 상기 데이터 배선(122)의 일 끝단에 연결되어 외부로부터 영상신호를 받는 데이터 패드(미도시)를 구성한다.

또한, 상기 게이트 패드 및 데이터 패드(112, 미도시)를 구성한 바깥쪽에 대 응하는 기판(110)의 둘레에 공통 신호 배선(미도시)을 구성한다.

이때, 상기 공통 신호 배선(미도시)은 상기 도전성 실런트(150)와 접촉하여, 상기 도전성 실런트(도 6의 150)를 통해 이와 접촉하는 공통 전극(206)에 공통 신호를 인가하는 역할을 하게 된다.

또한, 상기 도전성 실런트(도 6의 150)와 교차하여 다수의 테스트 배선(도 5의 174)을 구성하고, 상기 테스트 배선(174)의 이격된 하부에 액티브 패턴(AP)과, 액티브 패턴의 상부에 게이트 전극(156)을 형성하여 박막트랜지스터(176)를 구성한다.

이때, 소스 전극과 드레인 전극(118,129)은 이격된 테스트 배선의 일 측(174a)과 타 측(174b)에 해당한다.

이때, 상기 테스트 배선 및 박막트랜지스터(도 5의 174,176) 형성공정은, 어레이부와 동시에 진행된다.

즉, 제 1 마스크 공정으로 다결정 실리콘층을 패턴하여 표시영역과 비표시 영역에 대응하여 상기 액티브 패턴(104,AP)을 형성하고, 제 2 마스크 공정으로 상기 액티브 패턴(104,AP)의 상부에 게이트 전극(106,156)을 형성한다.

동시에, 상기 표시 영역(DA)의 게이트 전극(106)과 접촉하는 게이트 배선(미도시)과 이에 연결된 게이트 패드(112)를 형성한다.

다음으로, 상기 게이트 전극(110,156)의 양측으로 노출된 액티브층(104, AP)의 표면에 불순물을 도핑하는 공정을 연속하여 진행한다.

제 3 마스크 공정은, 상기 게이트 전극(106,156)이 형성된 기판(110)의 전면 에 층간 절연막(INL)을 형성한 후 이를 식각하는 공정으로, 상기 도핑된 양측 액티브 패턴(104,AP)을 노출한다.

제 4 마스크 공정으로, 상기 도핑된 액티브 패턴(104)과 접촉하는 소스 전극(118)과 드레인 전극(120)과 데이터 배선(122)과 이에 연결된 데이터 패드를 형성한다.

동시에, 상기 비표시 영역(NDA)의 액티브 패턴(AP)의 일측과 타측(174a,174b)으로 이격된 테스트 배선(도 5의 174)을 형성한다.

제 5 마스크 공정으로, 상기 소스 및 드레인 전극(118,120)과 테스트 배선 (도 5의 174)등이 형성된 기판(110)의 전면에 보호막(PAS)을 형성하고 패턴하여 상기 표시영역(DA)의 드레인 전극(120)을 노출하고, 제 6 마스크 공정으로 상기 드레인 전극(120)과 접촉하는 화소 전극(126)을 형성한다.

이때, 구동부와 함께 제작된다면, 구동부를 위한 별도의 도핑 공정이 등이 더욱 필요하므로 마스크 공정이 더욱 추가된다.

전술한 바와 같은 계략적인 공정으로, 본 발명에 따른 어레이기판을 제작할 수 있다.

본 발명에 따른 액정표시장치는, 액정패널을 테스트하기 위해 기판의 비표시 영역에 형성한 테스트 배선에 스위칭 소자(박막트랜지스터)를 형성함으로써, 테스트가 완료되면 오프 상태를 유지하여 정전기의 유입을 방지하고, 정전기로 인한 도 전성 실런트와 테스트 배선의 쇼트로 인해 흐르는 왜곡된 신호가 구동부로 유입되는 것을 방지하여 구동불량을 방지할 수 있는 효과가 있다.

Claims (14)

1. 표시영역과, 표시영역의 둘레에 비표시 영역을 정의한 제 1 및 제 2 기판과;

   상기 제 1 기판에 형성되는 다수의 어레이 배선과;

   상기 다수의 어레이 배선이 교차하여 정의되는 다수의 화소 영역과;

   상기 제 1 기판의 표시 영역에 구성된 박막트랜지스터 및 화소 전극과; 상기 제 1 기판의 비표시 영역에 구성되고, 상기 다수의 어레이 배선과 연결되며, 임의의 위치에 박막트랜지스터가 구성된 다수의 테스트 배선과;

   상기 제 1 기판과 마주보는 제 2 기판의 일면에 구성된 빛 차단수단과, 컬러필터와, 공통 전극과;

   상기 제 1 및 제 2 기판의 비 표시영역에 위치하고, 상기 두 기판을 합착하는 도전성 실런트와;

   상기 제 1 기판의 비표시 영역에 상기 도전성 실런트와 접촉하여 공통 신호를 인가하는 공통 신호배선;

   을 포함하는 액정표시장치.
2. 삭제
3. 상기 제 1 항에 있어서,

   상기 어레이 배선은, 상기 화소 영역의 일 측에 구성되고 일 끝단에 게이트 패드를 포함하는 게이트 배선과;

   상기 게이트 배선과 교차하는 상기 화소 영역의 타 측에 구성되고, 일 끝단에 데이터 패드를 포함하는 데이터 배선

   을 포함하는 액정표시장치.
4. 제 1 항 및 제 3 항 중 선택된 하나의 항에 있어서,

   상기 표시 영역과 비 표시 영역의 박막트랜지스터는 다결정 액티브패턴과, 상기 액티브 패턴의 상부에 구성된 게이트 전극과, 상기 액티브 패턴의 도핑된 양측에 접촉하는 소스 전극과 드레인 전극을 포함하는 액정표시장치.
5. 제 1 항에 있어서,

   상기 비표시 영역에 구성된 박막트랜지스터의 소스 및 드레인 전극은 테스트 배선의 이격된 일 측과 타 측인 것을 특징으로 하는 액정표시장치.
6. 제 1 항에 있어서,

   상기 제 1 기판의 일 측 비표시 영역은 상기 제 2 기판의 외부로 연장된 형 태이고, 상기 연장된 형태의 비표시 영역에는 상기 어레이 배선에 신호를 인가하는 구동 IC와, 외부 PCB와 연결되는 FPC연결부를 더욱 포함하는 액정표시장치.
7. 제 6 항에 있어서,

   상기 비표시 영역에 구성된 박막트랜지스터의 게이트 전극은 상기 FPC 연결부를 통해 신호를 받도록 구성된 것을 특징으로 액정표시장치.
8. 표시영역과, 표시영역의 둘레에 비표시 영역을 정의한 제 1 및 제 2 기판을 준비하는 단계와;

   상기 제 1 기판의 표시 영역에 박막트랜지스터와 화소 전극과, 다수의 어레이 배선을 교차하도록 형성하여 화소 영역을 정의하는 단계와;

   상기 제 1 기판의 비표시 영역에, 상기 다수의 어레이 배선과 연결되는 테스트 배선과, 상기 테스트 배선에 박막 트랜지스터를 형성하는 단계와;

   상기 제 1 기판과 마주보는 제 2 기판의 일면에 빛 차단수단과, 컬러필터와, 공통 전극을 순차 형성하는 단계와;

   상기 제 1 및 제 2 기판의 비 표시영역에 상기 두 기판을 합착하는 도전성 실런트 형성하여 상기 제 1 및 제 2 기판을 합착하는 단계와;

   상기 제 1 기판의 비표시 영역에 상기 도전성 실런트와 접촉하여 공통 신호를 인가하는 공통 신호배선을 형성하는 단계;

   를 포함하는 액정표시장치의 제조방법.
9. 삭제
10. 제 8 항에 있어서,

    상기 어레이 배선을 형성하는 단계는

    상기 화소 영역의 일 측에 구성되고 일 끝단에 게이트 패드를 포함하는 게이트 배선을 형성하는 단계와;

    상기 게이트 배선과 교차하는 상기 화소 영역의 타 측에 위치하고, 일 끝단에 데이터 패드를 포함하는 데이터 배선을 형성하는 단계

    를 포함하는 액정표시장치 제조방법.
11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.

    제 8 항 및 제 10 항 중 선택된 하나의 항에 있어서,

    상기 표시 영역과 비 표시 영역의 박막트랜지스터는 다결정 액티브패턴과, 상기 액티브 패턴의 상부에 구성된 게이트 전극과, 상기 액티브 패턴의 도핑된 양측에 접촉하는 소스 전극과 드레인 전극을 포함하는 액정표시장치 제조방법.
12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.

    제 8 항에 있어서,

    상기 비표시 영역에 구성된 박막트랜지스터의 소스 및 드레인 전극은 테스트 배선의 이격된 일 측과 타 측인 것을 특징으로 하는 액정표시장치 제조방법.
13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.

    제 8 항에 있어서,

    상기 제 1 기판의 비표시 영역은 상기 제 2 기판의 외부로 연장된 형태이고, 상기 연장된 부분에 상기 어레이 배선에 신호를 인가하는 구동 IC와, 외부의 PCB가 연결되는 FPC 연결부가 더욱 형성된 것을 특징으로 하는 액정표시장치 제조방법.
14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.

    제 13 항에 있어서,

    상기 비표시 영역에 구성된 박막트랜지스터의 게이트 전극은 상기 FPC 연결부를 통해 신호를 받도록 형성된 것을 특징으로 액정표시장치 제조방법.

Images