KR101349569B1 - 저항 변화 메모리 소자 - Google Patents

저항 변화 메모리 소자 Download PDF

Info

Publication number
KR101349569B1
KR101349569B1 KR1020120115758A KR20120115758A KR101349569B1 KR 101349569 B1 KR101349569 B1 KR 101349569B1 KR 1020120115758 A KR1020120115758 A KR 1020120115758A KR 20120115758 A KR20120115758 A KR 20120115758A KR 101349569 B1 KR101349569 B1 KR 101349569B1
Authority
KR
South Korea
Prior art keywords
oxide
resistance change
memory device
blocking layer
electrode
Prior art date
Application number
KR1020120115758A
Other languages
English (en)
Inventor
황철성
김건환
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020120115758A priority Critical patent/KR101349569B1/ko
Application granted granted Critical
Publication of KR101349569B1 publication Critical patent/KR101349569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

우수한 저항 변화 특성을 가지도록 하기 위해서 본 실시예에 따른 저항 변화 메모리 소자는 하부전극; 하부전극 상에 형성된 저항 변화 소자; 저항 변화 소자 상에 형성된 중간전극; 중간전극 상에 형성된 선택 소자; 선택 소자 상에 형성된 상부전극; 및 중간전극 내부에 차단층을 포함할 수 있다.

Description

저항 변화 메모리 소자 {Resistive switching memory device}
실시예는 메모리 소자에 관한 것이고, 보다 상세하게는 저항 변화 특성을 이용한 메모리 소자에 관한 것이다.
최근 디램과 플래쉬 메모리를 대체할 수 있는 차세대 메모리 소자에 대한 연구가 활발히 진행되고 있다. 차세대 메모리 소자로 MRAM(magnetic random access memory), FRAM(ferroelectric random access memory), PRAM(phase-change random access memory) 및 RRAM(resistance random access memory) 등이 있다. 그 중 RRAM은 인가되는 바이어스에 따라 저항이 급격이 변화하여 서로 다른 두 저항 상태를 스위칭(switching)할 수 있는 물질을 이용하여, 그 물질의 저항이 변화하는 특성을 이용하여 데이터를 저장하는 메모리소자이다.
저항 변화 메모리 소자는 데이터를 저장하기 위한 복수의 저항 변화 소자와 원하는 저항 변화 소자를 선택하기 위한 복수의 선택 소자를 포함한다. 복수의 저항 변화 소자는 각각 하나의 선택소자에 연결되어 하나의 셀(Cell)을 구성한다. 저항 변화 소자는 상하부 전극에 인가되는 바이어스에 따라 저항층 내에 산소 공공(oxygen vacancy)에 의한 필라멘트 전류 통로가 생성되거나 생성된 산소 공공이 제거되어 기 형성된 필라멘트 전류 통로가 사라지는데, 이와 같은 필라멘트 전류 통로의 생성 또는 소멸에 의하여 저항층은 서로 구별될 수 있는 두 저항 상태를 갖게 된다. 즉, 필라멘트 전류 통로를 생성하여 고저항 상태에서 저저항 상태로 변화하는 셋(set) 동작 또는 필라멘트 전류 통로를 소멸시켜 저저항 상태에서 고저항 상태로 변화하는 리셋(reset) 동작에 의해 데이터를 저장하게 된다.
저항 변화 메모리 소자는 저항 변화 현상을 바탕으로 하여 0, 1을 기록하는 메모리로, 기존의 DRAM(dynamic random access memory)의 구조와 마찬가지로 비트 라인(bit line)과 워드 라인(word line)의 메탈 라인(metal line)을 상하부 전극으로 사용하여 유전막의 저항변화 현상을 유도할 수 있도록 하는 구조로 설계되어야 한다.
이에 따라서 비트 라인과 워드 라인을 서로 수직하게 교차시키고, 교차된 라인 사이에 저항 변화 메모리 소자를 크로스바 어레이(crossbar array)로 구현하고자 할 수 있다. 다만, 이 구조의 경우 스니크 전류(sneak current)라는 문제가 생길 수 있다. 스니크 전류라는 것을 전류가 원하는 셀(Cell)이 아닌 다른 셀들을 통해 흘러 고저항 상태와 저저항 상태를 혼동할 수 있게 되는 누설전류를 말한다. 이러한 스니크 전류의 문제점을 해결하기 위해서 저항 변화 소자 상에 다이오드를 적층하는 구조를 고안하게 되었으나 다이오드 형성시 저항 변화 소자의 산소 결함이 생기는 문제가 있었다. 이는 다이오드를 구성하는 물질 중에 포함된 Ti등의 오믹 금속이 매우 강한 산화 활성을 가지고 있고, 이에 의하여 저항변화 소자를 구성하는 TiO2와 같은 산화막이 환원 되기 때문에 나타나는 현상이다.
실시예는 우수한 저항변화 특성을 보이는 저항 변화 메모리 소자를 제공한다.
본 발명의 실시예에 따른 저항 변화 메모리 소자는 하부전극; 상기 하부전극 상에 형성된 저항 변화 소자; 상기 저항 변화 소자 상에 형성된 중간전극; 상기 중간전극 상에 형성된 선택 소자; 상기 선택 소자 상에 형성된 상부전극; 및 중간전극 내부에 차단층을 포함할 수 있다.
상기 차단층은 상기 저항 변화 소자로부터 상기 선택 소자로 가는 산소를 막는 물질을 포함할 수 있고, 산화물 전극으로 이루어진 것을 포함할 수 있다.
상기 차단층은 내열 내산화성 금속, 내열 내산화성 질화물 또는 도전성 산화물로 이루어진 것을 포함할 수 있고, 상기 차단층은 니켈(Ni), 질화티타늄(TiN), 인듐틴옥사이드(ITO) 중 어느 하나를 포함할 수 있다.
상기 저항 변화 소자는 가변 저항특성을 가지는 물질인 것을 포함할 수 있고, 전이금속 산화물(Transition metal oxide), Ti 산화물, Cu 산화물, Ni 산화물, Co 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Nb 산화물, TiNi 산화물, LiTi 산화물, Al 산화물, InZn 산화물, V 산화물, SrZr 산화물, SrTi 산화물, Cr 산화물, Fe 산화물, Tn 산화물 및 이 중 적어도 하나를 포함할 수 있다.
상기 저항 변화 소자는 티타늄 옥사이드(TiO2)인 것을 포함할 수 있다.
상기 선택 소자는 다이오드, 문턱 스위칭 소자(threshold switching device) 또는 바리스터(varistor)중 어느 하나를 포함할 수 있고, 쇼트키 다이오드(shottky diode)로 되어있는 것을 포함할 수 있다.
상기 차단층을 포함하는 상기 중간전극은 상기 차단층 하부에 제 1 전극을 포함할 수 있고, 상기 중간전극은 상기 차단층 상부에 제 2 전극을 포함할 수 있다.
상기 차단층은 5nm 내지 500nm 의 두께를 가지는 것을 포함할 수 있다.
상기 저항 변화 메모리 소자는 상하가 뒤집혀 상기 선택 소자 상에 상기 중간전극이 형성되고, 상기 중간전극 상에 상기 저항 변화 소자가 형성되어 있는 것을 포함할 수 있다.
본 발명의 실시예에 따른 저항 변화 메모리 소자는 중간 전극에 차단층을 형성함에 따라서 우수한 저항 변화 특성을 보일 수 있다.
도 1은 본 발명의 실시예에 따른 저항 변화 메모리 소자를 나타낸 사시도이다.
도 2는 본 발명의 실시예에 따른 저항 변화 메모리 소자의 SEM(scanning electron microscope) 이미지를 나타낸 것이다.
도 3은 본 발명의 실시예에 따른 저항 변화 메모리 소자의 AFM(atomic force microscopy) 이미지를 나타낸 것이다.
도 4는 본 발명의 실시예에 따른 저항 변화 메모리 소자에서 차단층으로 각각 Ni, Au를 사용하였을 때의 전압-전류 그래프이다.
도 5는 본 발명의 실시예에 따른 저항 변화 메모리 소자에서 메모리 소자의 면적에 따른 전압-전류 그래프이다.
도 6a는 본 발명의 실시예에 따른 저항 변화 메모리 소자의 저항변화 시행횟수에 따른 저항변화를 나타낸 그래프이다.
도 6b는 본 발명의 실시예에 따른 저항 변화 메모리 소자의 온(on)-오프(off) 상태의 안정성을 나타낸 그래프이다.
도 7은 본 발명의 실시예에 따른 저항 변화 메모리 소자의 온(on)-오프(off) 특성을 나타낸 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)", "아래(beneath)" 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)" 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.
이하에서는 도면을 참조하여 실시예를 보다 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 저항 변화 메모리 소자를 나타낸 사시도이다.
도 1을 참조하면, 저항 변화 메모리 소자는 하부전극(Bottom electrode, BE; 10)과 하부전극(10)과 이격된 상부전극(Top electrode, TE; 30)을 포함할 수 있다. 하부전극(10)은 기판(미도시) 상에 형성될 수 있다. 기판(미도시)은 유리 기판, 플라스틱 기판, 실리콘 기판 등으로 구성될 수 있으나 이에 한정되지 않는다. 하부전극(10)은 일정한 방향으로 연장된 배선 형태로 형성될 수 있다. 상부전극(30)은 하부전극(10)과 이격되고, 하부전극(10)과는 다른 방향으로 연장된 배선 형태로 형성될 수 있다. 도 1에서는 하부전극(10)과 상부전극(30)이 서로 수직한 방향으로 형성되는 것으로 도시하였으나 이에 한정되지 않는다.
하부전극(10)은 반도체 메모리 소자 분야에서 당업자에게 자명하게 사용되는 전극 물질로 형성될 수 있고, 단층 또는 다층 구조로 형성될 수 있으며 산소와 반응하지 않는 물질이 사용될 수 있다. 예를 들면, 하부전극(10)은 Pt, TiN, Au, Pd, Ag, Ni 및 이 중 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되지 않는다. 상부전극(30)은 하부전극(10)과 같은 물질로 형성될 수 있고, 다른 물질로도 형성될 수 있다.
저항 변화 소자(50)는 하부전극(10) 상에 형성될 수 있다. 저항 변화 소자(50)는 하부전극(10)과 제 1 전극(110) 사이에 형성될 수 있다.
저항 변화 소자(50)는 가변 저항특성을 갖는 물질로 형성될 수 있다. 예를 들어, 저항 변화 소자(50)는 전이금속 산화물(Transition metal oxide), Ti 산화물, Cu 산화물, Ni 산화물, Co 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Nb 산화물, TiNi 산화물, LiTi 산화물, Al 산화물, InZn 산화물, V 산화물, SrZr 산화물, SrTi 산화물, Cr 산화물, Fe 산화물, Tn 산화물 및 이 중 적어도 하나를 포함하여 형성될 수 있으나 이에 한정되지 않는다.
선택 소자(70)는 상부전극(30)의 아래에 형성될 수 있다. 선택 소자(70)는 상부전극(30)과 제 2 전극(130)의 사이에 형성될 수 있다.
선택 소자(70)는 스니크 전류(sneak current)가 생기는 현상을 막을 수 있다. 선택 소자(70)는 순방향의 전류는 잘 흐르게 하고, 역방향의 전류는 막는 역할을 할 수 있다. 따라서 선택 소자(70)는 원하는 셀(Cell)로만 전류가 흐르도록 할 수 있고, 이에 따라 저저항 상태와 고저항 상태를 정확하게 읽을 수 있다.
선택 소자(70)는 다이오드, 문턱 스위칭 소자(threshold switching device) 또는 바리스터(varistor) 등으로 형성될 수 있다. 선택 소자(70)가 다이오드인 경우, 상기 다이오드는 pn 다이오드, 백-투-백(back-to-back) pn 다이오드, 쇼트키(shottky) 다이오드, 백-투-백(back-to-back) 쇼트키 다이오드, 터널 다이오드, 배리스터(voltage variable resistor) 다이오드, 버랙터(varactor) 다이오드, MIT 배리어(metal-insulator transition barrier) 또는 제너(zener) 다이오드일 수 있다. 선택 소자(70)가 pn 다이오드인 경우, p형 반도체층과 n형 반도체층의 이중층(bilayer) 구조를 가질 수 있다. 여기서, p형 반도체층과 n형 반도체층은 산화물 층일 수 있다. 선택 소자(70)는 상온에서 용이하게 형성되는 비정질의 산화물 층들로 제조될 수 있고 결정상의 산화물 층으로도 제조될 수 있으나 이에 한정되지 않는다.
중간 전극(Middle electrode; ME, 100)은 저항 변화 소자(50) 상에 형성될 수 있고, 선택 소자(70)의 하부에 형성될 수 있다. 중간 전극은 저항 변화 소자(50)와 선택 소자(70)를 전기적으로 연결시킬 수 있다. 중간 전극은 차단층(150)을 포함할 수 있고, 차단층(150)과 저항 변화 소자(50) 사이에 제 1 전극(110)을 더 포함할 수 있으며, 차단층(150)과 선택 소자(70) 사이에 제 2 전극(130)을 더 포함할 수 있다.
차단층(150)은 제 1 전극(110)과 제 2 전극(130) 사이에 형성될 수 있다. 차단층(150)은 저항 변화 소자(50)의 산소가 선택 소자(70)로 이동하는 것을 막을 수 있다. 저항 변화 소자(50)의 산소가 선택 소자(70)로 이동하는 경우 저항 변화 소자(50)는 저항 변화 메모리의 저항 변화 특성을 보이지 않을 수 있다. 선택 소자(70)에서 원자층 증착법(Atomic layer deposition, ALD)에 의해 산화물 층을 형성하는 경우 차단층(150)이 없으면 저항 변화 소자(50)의 산소가 선택 소자(70)로 이동할 수 있다.
차단층(150)은 산화물 전극으로 형성될 수 있다. 예를 들어, 차단층(150)은 Ni, Ti, ITO 등으로 형성될 수 있으나 이에 한정되지 않는다. 차단층(150)의 두께는 5nm 이상 500nm이하로 형성될 수 있다. 차단층(150)의 두께가 5nm 이상일 때 효과적으로 산소의 이동을 차단할 수 있다. 차단층(150)의 두께가 500nm 이상이 되는 경우 차단층(150)이 형성된 부분과 차단층(150)이 형성되지 않은 부분간의 높이 차가 커져서 공정상 문제가 생길 수 있다.
도 2는 본 발명의 실시예에 따른 저항 변화 메모리 소자의 SEM(scanning electron microscope) 이미지를 나타낸 것이다.
도 2를 참조하면, 본 발명의 실시예에 따른 저항 변화 메모리 소자는 하부전극(10)과 상부전극(30), 제 1 전극(110), 제 2 전극(130)은 Pt로 형성되고, 저항 변화 소자(50)는 TiO2로 형성되며, 선택 소자(70)는 Ti와 TiO2가 적층되어 형성되며, 차단층(150)은 Ni로 형성될 수 있다. 다만, 이는 본 발명의 일 실시예에 불과하고, 이에 한정되지 않는다. 또한, SEM 이미지에서 각 구성요소의 두께는 도 2에 기재된 바에 한정되지 않고 당업자의 수준에서 적절히 변할 수 있다.
도 3은 본 발명의 실시예에 따른 저항 변화 메모리 소자 AFM(atomic force microscopy) 이미지를 나타낸 것이다.
도 3을 참조하면, 본 발명의 실시예에 따른 저항 변화 메모리 소자의 하부전극(10), 중간전극(100), 상부전극(30)의 AFM 이미지를 통해서 각각의 전극이 형성된 저항 변화 메모리 소자의 표면을 알 수 있다. 이를 통해 중간전극(100)의 차단층(150)의 두께가 너무 두꺼워지면 하부전극(10)과 중간전극(100), 상부전극(30)이 모두 만나는 부분의 높이가 크게 증가하여 공정상 어려울 수 있어서 차단층(150)의 두께는 500nm 이하로 형성될 수 있다.
도 4는 본 발명의 실시예에 따른 저항 변화 메모리 소자에서 차단층(150)으로 각각 Ni, Au를 사용하였을 때의 전압-전류 그래프이다.
도 4를 참조하면, 차단층(150)으로 Au를 사용하는 경우 역방향의 전압을 가했을 때는 전류가 잘 흐르지 않지만, 순방향의 전압을 가했을 때, 저항변화의 특성을 나타내지 않고, 전압이 커짐에 따라 전류도 커짐을 알 수 있다. 이에 반해서 Ni을 차단층(150)으로 사용하는 경우 역시 Au를 차단층(150)으로 사용하였을 때와 마찬가지로 역방향의 전압을 가했을 때는 전류가 잘 흐르지 않지만, 순방향의 전압을 가했을 때는 저항변화의 특징을 나타내는 것을 확인할 수 있다. 구체적으로 설명하면, 저항 변화 소자(50)에서 온(On), 오프(Off) 상태의 특성이 나타나는 것을 알 수 있고, 가해주는 순방향의 전압에 따라서 셋(Set) 상태일 때는 고저항을 나타내고, 리셋(Reset) 상태일 때는 저저항을 나타내어, 저항 변화 메모리의 특성을 가지는 것을 확인할 수 있다.
도 5는 본 발명의 실시예에 따른 저항 변화 메모리 소자에서 메모리 소자의 면적에 따른 전압-전류 그래프이다.
도 5를 참조하면, 도 5에 기재된 2 x 2, 4 x 4, 6 x 6, 8 x 8, 10 x 10은 저항 변화 메모리 소자의 면적을 의미하고, 각각의 숫자는 정사각형의 형상을 가지는 저항 변화 메모리 소자의 한 변을 의미한다. 이에 따르면, 전체 셀의 면적에 관계없이 거의 동일한 저항 변화 특성을 나타내는 것을 알 수 있다. 이는 곧 면적이 증가하게 될 때도 저항 변화 특성을 가진다는 것을 의미하고, 저항 변화 메모리 소자로 만들 때 셀의 면적과 관계없이 우수한 특성을 가지는 저항 변화 메모리 소자를 만들 수 있다는 것을 의미한다.
도 6a는 본 발명의 실시예에 따른 저항 변화 메모리 소자의 저항변화 시행횟수에 따른 저항변화를 나타낸 그래프이다.
도 6a를 참조하면, 저항 변화 메모리의 신뢰성을 판단할 수 있는 것으로, 저항 변화의 시행 횟수가 증가해도 고저항 상태와 저저항 상태의 변화가 유지되는 것을 확인할 수 있다. 이는 저항 변화 메모리 소자가 동일한 저항상태로 시행이 지속될 수 있다는 것을 의미한다. 이 역시 셀의 면적에 따라서 저항 변화를 확인하였고, 셀의 면적에 무관하게 동일한 저항 변화를 보이는 것을 알 수 있다.
도 6b는 본 발명의 실시예에 따른 저항 변화 메모리 소자의 온(on)-오프(off) 상태의 안정성을 나타낸 그래프이다.
도 6b를 참조하면, 도 6b의 그래프는 저항 변화의 특성을 상온이 아닌 80℃에서 확인한 것이다. 이를 통해 동작 온도가 증가함에도 불구하고 저항 변화의 특성을 가지는지 확인할 수 있다. 저항 변화 메모리 소자는 시간이 흘러도 저항이 거의 변화 없이 동일한 것을 확인할 수 있다. 이를 통해, 동작 온도가 증가해도 일정한 저항 변화 특성을 가지는 것을 확인할 수 있고, 시간이 흘러도 일정한 특성을 가지는 것을 확인할 수 있다.
도 7은 본 발명의 실시예에 따른 저항 변화 메모리 소자의 온(on)-오프(off) 특성을 나타낸 그래프이다.
도 7을 통해서 선택한 셀만이 정확하게 온(on)-오프(off) 특성을 가지는 것인지 확인할 수 있다. 도 7의 위쪽의 그림은 1번 셀을 선택하여 1번에서만 오프 특성을 갖도록 하고, 다른 셀은 온 특성을 갖도록 한 후 실제로 원하는 바대로 동작하는지 확인한 것이다. 도 7의 오른쪽 위의 그래프를 보면 순방향의 전압이 가해짐에 따라서 1번 셀에서만 오프 특성이 나타나는 것을 확인할 수 있고, 이는 본 발명의 저항 변화 메모리 소자가 원하는 바대로 동작한다는 것을 나타내는 것이다. 도 7의 아래쪽 그림은 셀의 개수가 더 많아졌을 때도 정확하게 동작할 수 있는지 확인할 수 있는 그래프이다. 도 7의 위쪽 그림과 마찬가지로 셀의 개수가 증가하여도 정확하게 저항 변화 메모리 소자가 동작함을 확인할 수 있다.
이상에서는 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되서는 안될 것이다.
10 : 하부전극
30 : 상부전극
50 : 저항 변화 소자
70 : 선택 소자
100 : 중간전극
110 : 제 1 전극
130 : 제 2 전극
150 : 차단층

Claims (15)

  1. 하부전극;
    상기 하부전극 상에 형성된 저항 변화 소자;
    상기 저항 변화 소자 상에 형성된 중간전극;
    상기 중간전극 상에 형성되고 티타늄(Ti) 상에 티타늄 옥사이드(TiO2)가 적층된 구조로 되어있는 선택 소자;
    상기 선택 소자 상에 형성된 상부전극; 및
    상기 중간전극 내부에 차단층을 포함하는 저항 변화 메모리 소자.
  2. 제 1 항에 있어서,
    상기 차단층은 상기 저항 변화 소자로부터 상기 선택 소자로 흐르는 산소를 막는 물질을 포함하는 저항 변화 메모리 소자.
  3. 제 1 항에 있어서,
    상기 차단층은 산화물 전극으로 이루어진 것을 포함하는 저항 변화 메모리 소자.
  4. 제 1 항에 있어서,
    상기 차단층은 내열 내산화성 금속, 내열 내산화성 질화물, 또는 도전성 산화물로 이루어진 것을 포함하는 저항 변화 메모리 소자.
  5. 제 1 항에 있어서,
    상기 차단층은 니켈(Ni), 질화티타늄 (TiN), 인듐틴옥사이드(ITO)중 어느 하나를 포함하는 저항 변화 메모리 소자.
  6. 제 1 항에 있어서,
    상기 저항 변화 소자는 가변 저항특성을 가지는 물질인 것을 포함하는 저항 변화 메모리 소자.
  7. 제 1 항에 있어서,
    상기 저항 변화 소자는 전이금속 산화물(Transition metal oxide), Ti 산화물, Cu 산화물, Ni 산화물, Co 산화물, Hf 산화물, Zr 산화물, Zn 산화물, W 산화물, Nb 산화물, TiNi 산화물, LiTi 산화물, Al 산화물, InZn 산화물, V 산화물, SrZr 산화물, SrTi 산화물, Cr 산화물, Fe 산화물, Tn 산화물 및 이 중 적어도 하나를 포함하는 저항 변화 메모리 소자.
  8. 제 1 항에 있어서,
    상기 저항 변화 소자는 티타늄 옥사이드(TiO2)인 것을 포함하는 저항 변화 메모리 소자.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 1 항에 있어서,
    상기 차단층을 포함하는 상기 중간전극은 상기 차단층 상부에 제 2 전극을 포함하는 저항 변화 메모리 소자.
  14. 제 1 항에 있어서,
    상기 차단층은 5nm 내지 500nm 의 두께를 가지는 것을 포함하는 저항 변화 메모리 소자.
  15. 제 1 항에 있어서,
    상기 저항 변화 메모리 소자는 상하가 뒤집혀 상기 선택 소자 상에 상기 중간전극이 형성되고, 상기 중간전극 상에 상기 저항 변화 소자가 형성되어 있는 것을 포함하는 저항 변화 메모리 소자.
KR1020120115758A 2012-10-18 2012-10-18 저항 변화 메모리 소자 KR101349569B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120115758A KR101349569B1 (ko) 2012-10-18 2012-10-18 저항 변화 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120115758A KR101349569B1 (ko) 2012-10-18 2012-10-18 저항 변화 메모리 소자

Publications (1)

Publication Number Publication Date
KR101349569B1 true KR101349569B1 (ko) 2014-01-09

Family

ID=50145090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120115758A KR101349569B1 (ko) 2012-10-18 2012-10-18 저항 변화 메모리 소자

Country Status (1)

Country Link
KR (1) KR101349569B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101973110B1 (ko) * 2018-02-05 2019-04-26 한국과학기술원 메모리와 논리 소자가 통합된 소프트 멤리스터 및 이를 이용한 병렬 컴퓨팅 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100078808A (ko) * 2008-12-30 2010-07-08 삼성전자주식회사 저항성 메모리소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100078808A (ko) * 2008-12-30 2010-07-08 삼성전자주식회사 저항성 메모리소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101973110B1 (ko) * 2018-02-05 2019-04-26 한국과학기술원 메모리와 논리 소자가 통합된 소프트 멤리스터 및 이를 이용한 병렬 컴퓨팅 방법

Similar Documents

Publication Publication Date Title
KR102496377B1 (ko) 저항변화 물질층을 가지는 비휘발성 메모리소자
US8642989B2 (en) Resistive random access memory cell and memory
US8274067B2 (en) Memory devices and methods of manufacturing the same
EP2583323B1 (en) Composition of memory cell with resistance-switching layers
US8817524B2 (en) Resistive random access memory cells having metal alloy current limiting layers
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
US8426837B2 (en) Resistive memory device and method of manufacturing the same
US20090095985A1 (en) Multi-layer electrode, cross point memory array and method of manufacturing the same
WO2013141904A1 (en) Rram cell with a resistance switching material being a local protective resistor
WO2013070307A1 (en) Composition of memory cell with resistance-switching layers
KR20080105979A (ko) 저항성 메모리 소자
KR20090037277A (ko) 크로스 포인트 메모리 어레이
US9978941B2 (en) Self-rectifying resistive random access memory cell structure
US20130214235A1 (en) Resistive memory having rectifying characteristics or an ohmic contact layer
TW201212319A (en) Composition of memory cell with resistance-switching layers
WO2017039611A1 (en) Material stacks for low current unipolar memristors
KR101349569B1 (ko) 저항 변화 메모리 소자
US11043533B2 (en) Switch and method for fabricating the same, and resistive memory cell and electronic device, including the same
KR20110070538A (ko) 저항성 메모리 소자
Cha et al. Selector devices for 3-D cross-point ReRAM
KR101285903B1 (ko) 자체 선택 특성을 가지는 3층 저항변화 메모리 및 이의 제조방법
KR20080112878A (ko) 저항성 메모리 소자 및 그 제조 방법
KR101787751B1 (ko) 오믹 접합층을 가지는 저항변화 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 7