KR101346950B1 - 액정표시장치 및 그 구동 방법 - Google Patents

액정표시장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101346950B1
KR101346950B1 KR1020070023725A KR20070023725A KR101346950B1 KR 101346950 B1 KR101346950 B1 KR 101346950B1 KR 1020070023725 A KR1020070023725 A KR 1020070023725A KR 20070023725 A KR20070023725 A KR 20070023725A KR 101346950 B1 KR101346950 B1 KR 101346950B1
Authority
KR
South Korea
Prior art keywords
data voltage
thin film
film transistor
pixel electrode
liquid crystal
Prior art date
Application number
KR1020070023725A
Other languages
English (en)
Other versions
KR20080082865A (ko
Inventor
김도연
최우영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070023725A priority Critical patent/KR101346950B1/ko
Publication of KR20080082865A publication Critical patent/KR20080082865A/ko
Application granted granted Critical
Publication of KR101346950B1 publication Critical patent/KR101346950B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

잔상에 의한 불량을 방지할 수 있는 액정표시장치 및 그 구동 방법이 개시된다.
본 발명의 액정표시장치의 구동 방법은, 제1 스캔신호에 의해 제1 박막트랜지스터를 스위칭하고, 제1 박막트랜지스터를 경유하여 제1 화소전극에 제1 데이터전압을 공급하고, 제1 스캔신호에 이어 순차적으로 공급된 제2 스캔신호에 의해 제2 박막트랜지스터를 스위칭하며, 제2 박막트랜지스터를 경유하여 제2 화소전극에 제2 데이터전압을 공급한다. 이때, 제1 및 제2 데이터 전압은 서로 상이한 전압을 갖는다. 예컨대, 제1 및 제2 데이터 전압은 실제로 표시하고자 하는 계조인 기준 데이터 전압을 기준으로 동일한 폭으로 증감될 수 있다.
액정표시장치, DC 전압, 잔상, 제1 및 제2 데이터 전압, 보상

Description

액정표시장치 및 그 구동 방법{Liquid crystal display device and method of driving the same}
도 1은 본 발명에 따른 액정패널을 도시한 평면도.
도 2는 도 1의 A-A'라인, B-B'라인, C-C'라인, D-D'라인 및 E-E'라인을 따라 절단한 단면도.
도 3은 도 1 및 도 2의 액정패널을 구비한 액정표시장치를 도시한 블록도.
도 4는 도 3의 액정표시장치를 구동하기 위한 파형도.
도 5는 도 4에서 데이터전압을 상세히 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
10: 액정패널 11: 기판
13: 제1 게이트라인
15, 17, 19, 21, 23: 제1 내지 제5 공통라인
25: 제2 게이트라인
31: 게이트절연막 33, 41: 액티브층
35a, 35b, 43a, 43b: 오믹 콘택층
37, 45: 반도체층 47a, 51a: 소오스전극
47b, 51b: 드레인전극 49: 제1 박막트랜지스터
53: 제2 박막트랜지스터 55: 데이터라인
57: 보호막 59a, 59b, 59c: 콘택홀
61: 제1 화소전극 61a, 61b: 제1 화소전극 바들
63: 제2 화소전극 63a, 63b: 제2 화소전극 바들
65: 공통전극 67a, 67b, 67c: 제1 공통전극 바들
69a, 69b, 69c: 제 2공통전극 바들 71: 제1 TFT 영역
73: 제1 도메인 영역 75: 제2 TFT 영역
77: 제2 도메인 영역 80: 화소 영역
110: 타이밍 콘트롤러 120: 게이트 드라이버
130: 데이터 드라이버 140: 공통전압 생성부
본 발명은 액정표시장치에 관한 것으로, 특히 잔상에 의한 불량을 방지할 수 있는 액정표시장치 및 그 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 디스플레이 장치에 대한 요구도 다양한 형태로 점증하고 있다. 이에 부응하여 근래에는 액정디스플레이 장치(LCD: Liquid Crystal Display device), 플라즈마 디스플레이 패널(PDP: Plasma Display Panel), 전계발 광소자(ELD: Electro Luminescent Display) 등을 포함한 다양한 평판디스플레이 장치가 연구되어 왔고 일부는 이미 디스플레이 장치로 널리 활용되고 있다.
이 중에서 액정표시장치는 현재 화질이 우수하고 경량, 박형, 저소비 전력 등의 장점이 있고, 이에 따라 브라운관(CRT)을 신속히 대체시키고 있다. 액정표시장치는 노트북의 모니터, 텔레비전의 표시 패널 등으로 다양하게 개발되고 있다.
액정표시장치는 영상을 디스플레이하기 위한 액정패널과, 액정패널을 구동하기 위한 드라이버를 포함한다.
TN 모드(twisted nematic mode) 액정패널을 예를 들어 설명한다.
종래의 TN 모드 액정패널은 제1 및 제2 기판과 제1 및 제2 기판에 게재된 액정층을 포함한다. 제1 기판은 게이트라인과 데이터라인에 의해 화소 영역이 정의되고, 게이트라인과 데이터라인의 교차 영역에 박막트랜지스터가 형성되고, 상기 박막트랜지스터에 화소전극이 연결 형성된다. 제2 기판은 각 화소 영역에 대응되어 적색, 녹색 및 청색 컬러필터가 형성되고, 각 컬러필터 사이에 블랙매트릭스가 형성된다. 컬러필터 상에 공통전극이 형성된다.
따라서, 종래의 TN 모드 액정패널은 게이트라인으로 제공된 스캔신호에 의해 박막트랜지스터가 턴온되고, 데이터라인을 통해 제공된 데이터전압이 박막트랜지스터를 경유하여 화소전극으로 인가된다. 이때, 공통전극으로 공통전압이 인가된다. 따라서, 화소전극으로 인가된 데이터전압과 공통전극으로 인가된 공통전압 간의 전압 차에 의해 전계가 발생되고, 이러한 전계에 의해 액정층의 액정 분자의 배향 방향이 제어되어, 광의 투과율이 조절되어 영상이 표시된다.
통상 데이터전압은 프레임 단위로 정극성 데이터전압과 부극성 데이터전압이 교대로 인가된다. 이러한 경우, 공통전압은 일정한 직류 전압으로 인가된다.
이러한 경우, 장시간 소정의 영상을 표시하는 경우, 액정패널 내부의 기생용량 등에 의해 DC 전압이 유기되어 잔상을 발생시키는 문제가 있다. 특히, 이러한 잔상은 패널의 얼룩으로 존재하여 패널 불량을 야기시키는 문제가 있다.
본 발명은 DC 전압으로 유기된 잔상을 해소하여 얼룩과 같은 불량을 방지할 수 있는 액정표시장치 및 그 구동 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따르면, 액정표시장치는, 서로 이격되어 배치된 제1 및 제2 게이트라인; 상기 제1 및 제2 게이트라인과 교차하여 배치된 데이터라인; 상기 제1 게이트라인과 상기 데이터라인과 연결된 제1 박막트랜지스터; 상기 제2 게이트라인과 상기 데이터라인과 연결된 제2 박막트랜지스터; 상기 제1 박막트랜지스터에 연결된 제1 화소전극; 및 상기 제2 박막트랜지스터에 연결된 제2 화소전극을 포함하는 제1 기판을 구비하고, 상기 제1 및 제2 화소전극에 서로 상이한 제1 및 제2 데이터 전압이 인가된다.
본 발명의 제2 실시예에 따르면, 제1 박막트랜지스터, 상기 제1 박막트랜지스터에 연결된 제1 화소전극, 제2 박막트랜지스터 및 상기 제2 박막트랜지스터에 연결된 제2 화소전극을 포함하는 액정표시장치의 구동 방법은, 제1 스캔신호에 의해 상기 제1 박막트랜지스터를 스위칭하는 단계; 상기 제1 박막트랜지스터를 경유하여 상기 제1 화소전극에 제1 데이터전압을 공급하는 단계; 제1 스캔신호에 이어 순차적으로 공급된 제2 스캔신호에 의해 상기 제2 박막트랜지스터를 스위칭하는 단계; 및 상기 제2 박막트랜지스터를 경유하여 상기 제2 화소전극에 제2 데이터전압을 공급하는 단계를 포함하고, 상기 제1 및 제2 데이터 전압은 서로 상이한 전압을 갖는다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명은 설명의 편의를 위해 IPS 모드(in-plane switching mode) 액정표시장치를 한정하여 설명하지만, 본 발명은 이에 한정하지 않고 TN 모드 액정표시장치에도 동일하게 적용될 수 있다.
도 1은 본 발명에 따른 액정패널을 도시한 평면도이고, 도 2는 도 1의 A-A'라인, B-B'라인, C-C'라인, D-D'라인 및 E-E'라인을 따라 절단한 단면도이다. 도 1 및 도 2는 설명의 편의를 위해 단위 화소 영역을 갖는 어레이기판을 도시한다, 본 발명의 IPS 모드 액정표시장치는 도 1 및 도 2와 같은 단위 화소 영역이 매트릭스 형태로 배열된 어레이기판과, 상기 어레이기판에 대향 배치되어 각 화소영역에 대응되도록 형성된 적색, 녹색 및 청색 컬러필터를 갖는 컬러필터기판과, 상기 어레이기판과 상기 컬러필터기판 사이에 게재된 액정층을 포함한다. 본 발명의 액정패널은 설명의 편의를 위해 IPS 모드로 한정하고 있으나, 이에 한정하지 않고 TN 모드에도 적용될 수 있다.
도 1 및 도 2를 참조하면, 본 발명의 액정패널(10)은 제1 및 제2 게이트라인(13, 25)과 데이터라인(55)이 교차하여 단위 화소 영역(80)이 정의된다.
본 발명에서 화소 영역(80)은 서로 상이하게 스위칭되는 제1 및 제2 박막트랜지스터 영역(71, 75, 이하, TFT 영역이라 함)과, 서로 상이하게 구동되는 제1 및 제2 도메인 영역(73, 77)을 포함한다. 즉, 상기 제1 박막트랜지스터 영역(71)과 상기 제1 도메인 영역(73)에 의해 제1 계조에 해당하는 영상이 표시되고, 상기 제2 박막트랜지스터 영역(75)과 상기 제2 도메인 영역(77)에 의해 제2 계조에 해당하는 영상이 표시될 수 있다.
상기 제1 및 제2 게이트라인(13, 25)은 서로 이격되어 제1 방향을 따라 배치된다. 상기 데이터라인(55)은 상기 제1 및 제2 게이트라인(13, 25)과 교차하는 제2 방향을 따라 배치된다.
상기 제1 및 제2 게이트라인(13, 25) 중 어느 하나의 게이트라인에 인접하고 상기 제1 및 제2 게이트라인(13, 25)에 평행하도록 제1 공통라인(15)이 배치된다. 상기 화소 영역(80)에서 상기 제1 공통라인(15)으로 연장 형성되어 'H'자 형태로 제2 내지 제4 공통라인(17, 19, 21)이 배치된다. 또한, 상기 제2 내지 제4 공통라인(17, 19, 21)의 끝단은 서로 간에 연결되어 제5 공통라인(23)으로 배치된다. 상기 제2 및 3 공통라인(17, 19)은 상기 데이터라인(55)과 평행하게 배치될 수 있고, 상기 제4 및 제5 공통라인(21, 23)은 상기 제1 및 제2 게이트라인(13, 25)에 평행하게 배치될 수 있다.
본 발명에서는 공통라인(15, 17, 19, 21, 23)이 기하학적으로 배치되지만, 이러한 기하학적인 구조는 변형이 가능하다.
기판(11) 상에 상기 제1 및 제2 게이트라인(13, 25) 및 제1 내지 제5 공통라인(15, 17, 19, 21, 23)이 배치된다. 상기 제1 게이트라인(13)은 제1 게이트전극의 역할을 동시에 수행하므로, 별도의 제1 게이트전극이 배치될 필요가 없다. 마찬가지로, 상기 제2 게이트라인(25)은 제2 게이트전극의 역할을 동시에 수행하므로, 별도의 제2 게이트전극이 배치될 필요가 없다.
상기 제1 및 제2 게이트라인(13, 25) 및 상기 제1 내지 제5 공통라인(15, 17, 19, 21, 23)을 포함하는 상기 기판(11) 상에 게이트절연막(31)이 배치되어 있다.
상기 제1 TFT 영역(71)의 상기 게이트절연막(31) 상에 제1 액티브층(33)과 제1 오믹 콘택층(35a, 35b)을 포함하는 제1 반도체층(37)이 배치되고, 상기 제2 TFT 영역(75)의 상기 게이트절연막(31) 상에 제2 액티브층(41) 및 제2 오믹 콘택층(43a, 43b)을 포함하는 제2 반도체층(45)이 배치된다.
상기 제1 반도체층(37) 상에 서로 이격된 제1 소오스전극(47a)과 제1 드레인전극(47b)이 배치되고, 상기 제2 반도체층(45) 상에 서로 이격된 제2 소오스전극(51a)과 제2 드레인전극(51b)이 배치되어 있다.
아울러, 상기 제1 소오스전극(47a)과 상기 제2 소오스전극(51a)에 공통 연결된 상기 데이터라인(55)이 배치될 수 있다.
상기 제1 드레인전극(47b)은 상기 제1 반도체층(37) 상으로부터 상기 제1 공통라인(15)까지 연장 배치될 수 있다. 상기 제2 드레인전극(51b)은 상기 제2 반도 체층(45) 상으로부터 상기 제5 공통라인(23)까지 연장 배치될 수 있다.
따라서, 상기 제1 TFT 영역(71)에 제1 게이트전극 역할을 하는 제1 게이트라인(13), 제1 반도체층(37), 제1 소오스전극(47a) 및 제1 드레인전극(47b)에 의해 제1 박막트랜지스터(49)가 형성될 수 있다. 또한, 상기 제2 TFT 영역(75)에 제2 게이트전극 역할을 하는 제2 게이트라인(25), 제2 반도체층(45), 제2 소오스전극(51a) 및 제2 드레인전극(51b)에 의해 제2 박막트랜지스터(53)가 형성될 수 있다.
상기 데이터라인(55)을 포함하는 상기 기판(11)의 전면에 보호막(57)이 배치되어 있다. 상기 보호막(57)은 상기 제1 공통라인(15)에 대응된 상기 제1 드레인전극(47b)이 노출되도록 형성된 제1 콘택홀(59a)과, 상기 제5 공통라인(23)에 대응된 상기 제2 드레인전극(51b)이 노출되도록 형성된 제2 콘택홀(59b)과, 상기 제4 공통라인(21)이 노출되도록 형성된 제3 콘택홀(59c)을 가질 수 있다.
상기 보호막(57) 상에 상기 제1 콘택홀(59a)을 통해 상기 제1 드레인전극(47b)과 전기적으로 연결된 제1 화소전극(61)과, 상기 제2 콘택홀(59b)을 통해 상기 제2 드레인전극(51b)과 전기적으로 연결된 제2 화소전극(63)과, 상기 제3 콘택홀(59c)을 통해 상기 제4 공통라인(21)과 전기적으로 연결된 공통전극(65)이 배치된다.
따라서, 상기 제1 공통라인(15)과 상기 제1 화소전극(61) 사이의 게이트절연막(31)과 보호막(57)에 의해 제1 스토리지 캐패시턴스가 형성되고, 상기 제5 공통라인(23)과 상기 제2 화소전극(63) 사이의 게이트절연막(31)과 보호막(57)에 의해 제2 스토리지 캐패시턴스가 형성될 수 있다. 상기 제1 및 제2 스토리지 캐패시턴스는 소정의 데이터 전압을 한 프레임동안 유지하는 역할을 한다.
상기 제1 화소전극(61)은 상기 제1 공통라인(15)을 따라 배치될 수 있고, 상기 제2 화소전극(63)은 상기 제5 공통라인(23)을 따라 배치될 수 있다.
상기 데이터라인(55)과 평행한 다수의 제1 화소전극 바들(61a, 61b)이 상기 제1 화소전극(61)으로부터 연장 배치될 수 있다. 상기 데이터라인(55)과 평행한 다수의 제2 화소전극 바들(63a, 63b)이 상기 제2 화소전극(63)으로부터 연장 배치될 수 있다.
상기 데이터라인(55)과 평행한 다수의 제1 공통전극 바들(67a, 67b, 67c)이 상기 제1 화소전극 바들(61a, 61b)과 교대로 상기 공통전극(65)으로부터 연장 배치될 수 있다. 상기 데이터라인(55)과 평행한 다수의 제2 공통전극 바들(69a, 69b, 69c)이 상기 제2 화소전극 바들(63a, 63b)과 교대로 상기 공통전극(65)으로부터 연장 배치될 수 있다.
상기 제1 화소전극 바들(61a, 61b)과 상기 제1 공통전극 바들(67a, 67b, 67c)은 상기 제1 도메인 영역(73)에 배치되고, 상기 제2 화소전극 바들(63a, 63b)과 상기 제2 공통전극 바들(69a, 69b, 69c)은 상기 제2 도메인 영역(77)에 배치될 수 있다.
이상의 설명에서 데이터라인(55)과 제1 및 제2 공통전극 바들(67a, 67b, 67c, 69a, 69b, 69c)이 화소 영역(80)의 중앙 영역에서 절곡된 형태로 배치되고 있지만, 본 발명은 이에 한정하지 않고 절곡되지 않고 일자형으로 배치될 수도 있다.
도 3은 도 1 및 도 2의 액정패널을 구비한 액정표시장치를 도시한 블록도이고, 도 4는 도 3의 액정표시장치를 구동하기 위한 파형도이며, 도 5는 도 4에서 데이터전압을 상세히 도시한 도면이다.
도 3을 참조하면, 본 발명의 액정표시장치는 타이밍 콘트롤러(110), 게이트 드라이버(120), 데이터 드라이버(130), 공통전압 생성부(140) 및 액정패널(10)을 포함하여 구성된다.
상기 타이밍 콘트롤러(110)는 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터 이네이블 신호와 같은 각종 신호와 비디오 데이터를 입력받는다. 상기 타이밍 콘트롤러(110)는 상기 수직동기신호(Vsync)와 상기 수평동기신호(Hsync)를 이용하여 상기 게이트 드라이버(120)와 상기 데이터 드라이버(130)를 구동하기 위한 제1 및 제2 제어신호를 생성한다. 상기 비디오 데이터와 상기 데이터 이네이블 신호는 상기 데이터 드라이버(130)로 제공된다.
상기 게이트 드라이버(120)는 상기 제1 제어신호에 의해 상기 액정패널(10)의 각 화소영역에 배치된 제1 및 제2 게이트라인(13, 25)에 공급하기 위한 제1 및 제2 스캔신호(Vs1, Vs2)를 생성한다.
본 발명의 액정패널(10)은 120Hz로 구동될 수 있다. 따라서, 상기 게이트 드라이버(120)는 1 수평기간(H) 동안 제1 게이트라인(13)으로 제1 스캔신호(Vs1)와 상기 제2 게이트라인(25)으로 제2 스캔신호(Vs2)를 순차적으로 공급한다. 상기 1 수평기간(H)은 상기 제1 및 제2 게이트라인(13, 25) 상의 각 화소 영역(80)을 구동하기 위한 시간으로 정의될 수 있다. 앞서 살펴본 바와 같이, 본 발명에서는 상기 제1 및 제2 게이트라인(13, 25)과 평행하게 배열된 화소 영역들(제1 화소 영역 행이라 한다)에 제1 및 제2 게이트라인(13, 25)이 배치될 수 있다. 다음 제2 화소 영역 행에도 마찬가지로 제1 및 제2 게이트라인(13, 25)이 배치될 수 있다.
예컨대, 상기 액정패널(10)에 60개의 화소 영역 행이 구비된다고 하면, 각 화소 영역 행을 구동하기 위해 60개의 수평기간(H)이 정의될 수 있다. 상기 60개의 수평기간(H)은 적어도 1 프레임 내에 포함되어야 한다.
본 발명에서는 각 화소 영역 행에 배치된 제1 및 제2 게이트라인(13, 25)에 제1 및 제2 스캔신호(Vs1, Vs2)가 공급될 수 있다.
통상 액정표시장치는 60Hz로 구동될 수 있다. 하지만, 본 발명은 각 화소 영역 행에 제1 및 제2 스캔신호(Vs1, Vs2)가 순차적으로 공급되어야 하므로, 본 발명의 액정표시장치는 60Hz보다는 120Hz로 구동되는 것이 바람직하다. 그러나, 기술의 진보나 다른 변형 예가 가능한 경우, 본 발명은 이에 한정하지 않고 60Hz로도 구동될 수 있을 것이다.
상기 데이터 드라이버(130)는 상기 제2 제어신호에 따라 상기 비디오 데이터를 이용하여 1 수평기간(H) 동안 상기 액정패널(10)의 데이터라인(55)으로 제1 및 제2 데이터 전압(Vd1, Vd2)을 공급한다.
예컨대, 상기 제1 스캔신호(Vs1)가 상기 액정패널(10)의 제1 게이트라인(13)으로 공급될 때, 상기 제1 데이터 전압(Vd1)이 상기 액정패널(10)의 상기 데이터라인(55)으로 공급될 수 있다. 상기 제1 스캔신호(Vs1)에 이어서 순차적으로 공급되는 제1 스캔신호(Vs2)가 상기 액정패널(10)의 제2 게이트라인(25)으로 공급될 때, 상기 제2 데이터 전압(Vd2)이 상기 액정패널(10)의 데이터라인(55)으로 공급될 수 있다.
상기 제1 데이터 전압(Vd1)은 기준 데이터 전압(Vd)이 비해 1% 내지 10%의 범위로 증가된 전압이고, 상기 제2 데이터 전압(Vd2)은 상기 기준 데이터 전압(Vd)에 비해 1% 내지 10%의 범위로 감소된 전압일 수 있다.
상기 제1 및 제2 데이터 전압(Vd1, Vd2)은 상기 기준 데이터 전압(Vd)을 기준으로 동일한 폭으로 증감되는 것이 바람직하다. 예컨대, 상기 기준 데이터 전압(Vd)이 3V인 경우, 상기 제1 데이터 전압(Vd1)이 4V인 경우, 상기 제2 데이터 전압(Vd2)은 2V일 수 있다.
상기 기준 데이터 전압은 실제로 표시하고자 하는 계조이다. 예를 들어, 실제로 표시하고자 하는 기준 데이터 전압이 3V인 경우, 제1 데이터 전압(Vd1)은 4V가 공급되고, 제2 데이터 전압(Vd2)은 3V가 공급될 수 있다. 따라서, 따라서, 상기 제1 데이터 전압(Vd1)에 의해 상기 기준 데이터 전압(Vd)보다 증가된 계조가 표시되고, 상기 제2 데이터 전압(Vd2)에 의해 상기 기준 데이터 전압(Vd)보다 감소된 계조가 표시될 수 있다.
상기 제1 데이터 전압(Vd1)에 상응한 제1 계조는 상기 액정패널(10)의 제1 도메인 영역(73)에서 표시되고, 상기 제2 데이터 전압(Vd2)에 상응한 제2 계조는 상기 액정패널(10)의 제2 도메인 영역(77)에서 표시될 수 있다. 따라서, 상기 제1 및 제2 도메인 영역(73, 77)을 포함하는 화소 영역(80)에서는 동일한 폭으로 증감된 제1 및 제2 데이터 전압(Vd1, Vd2)이 서로 보상되어, 상기 기준 데이터 전 압(Vd)에 상응하는 계조가 표시될 수 있다.
한편, 상기 제1 데이터 전압(Vd1)은 상기 기준 데이터 전압(Vd)에 비해 1% 내지 10% 감소된 전압이고, 상기 제2 데이터 전압(Vd2)은 상기 기준 데이터 전압(Vd)에 비해 1% 내지 10% 증가된 전압일 수도 있다. 이와 같은 제1 및 제2 데이터 전압(Vd1, Vd2)이 상기 액정패널(10)이 구동되더라도 위와 동일하게 화소 영역(80)에서는 상기 제1 및 제2 데이터 전압(Vd1, Vd2)이 서로 보상되어, 상기 기준 데이터 전압(Vd)에 상응하는 계조가 표시될 수 있다.
상기 공통전압 생성부(140)는 상기 액정패널(10)의 공통전극(65)에 공급할 공통전압을 생성한다.
이와 같이, 액정패널(10)의 제1 및 제2 도메인 영역(73, 77)에 서로 보상되어 기준 데이터 전압(Vd)에 상응한 계조가 표시되도록 서로 상이한 제1 및 제2 데이터 전압(Vd1, Vd2)이 공급될 수 있다.
이상과 같이 구성된 본 발명의 액정표시장치의 동작을 도 4 및 도 5를 참조하여 설명한다. 도 4 및 도 5는 설명의 편의를 위해 하나의 화소 영역 행을 구동하는 파형을 도시한다.
먼저, 타이밍 콘트롤러(110)에서 수직동기신호(Vsync)와 수평동기신호(Hsync)를 이용하여 제1 및 제2 제어 신호를 생성하고, 제1 제어 신호를 게이트 드라이버(120)로 공급하고, 제2 제어신호와 비디오 데이터를 데이터 드라이버(130)로 공급한다.
상기 게이트 드라이버(120)는 상기 제1 제어 신호에 의해 1 수평 기간(H) 동 안 순차적인 제1 및 제2 스캔신호(Vs1, Vs2)를 생성하여 액정패널(10)의 제1 및 제2 게이트라인(13, 25)으로 공급한다.
상기 데이터 드라이버(130)는 상기 비디오 데이터를 이용하여 상기 제2 제어 신호에 따라 1 수평 기간(H) 동안 제1 및 제2 데이터 전압(Vd1, Vd2)을 생성하여 상기 액정패널(10)의 데이터라인(55)으로 공급한다.
공통전압 생성부(140)는 공통전압을 생성하여 상기 액정패널(10)의 공통전극(65)으로 공급한다.
이를 상세히 설명하면, 먼저 상기 제1 스캔신호(Vs1)가 상기 제1 게이트라인(13)으로 공급된다. 상기 제1 스캔신호(Vs1)에 의해 제1 박막트랜지스터 영역(71)의 제1 박막트랜지스터(49)가 턴온된다. 상기 제1 박막트랜지스터(49)가 턴온됨에 따라 상기 데이터라인(55)으로 공급된 제1 데이터 전압(Vd1)이 상기 제1 박막트랜지스터(49)를 경유하여 제1 도메인 영역(73)의 제1 화소전극(61), 궁극적으로는 제1 화소전극 바들(61a, 61b)로 인가될 수 있다. 따라서, 제1 화소전극 바들(61a, 61b)로 인가된 제1 데이터 전압(Vd1)과 상기 공통전극(65), 궁극적으로는 제1 공통전극 바들(67a, 67b, 67c)로 공급된 공통전압 간의 전위차에 의해 횡전계가 발생되어, 액정 분자의 배향 방향이 제어되어, 광의 투과율이 조절되어 제1 데이터 전압(Vd1)에 상응한 제1 계조가 표시될 수 있다.
상기 제1 데이터 전압(Vd1)은 실제로 표시하고자 하는 계조인 기준 데이터 전압(Vd)에 비해 1% 내지 10% 증가된 전압일 수 있다.
이어서, 상기 제1 스캔신호(Vs1)에 이어 순차적으로 제2 스캔신호(Vs2)가 상 기 제2 게이트라인(25)으로 공급된다. 상기 제2 스캔신호(Vs2)에 의해 제2 박막트랜지스터 영역(75)의 제2 박막트랜지스터(53)가 턴온된다. 상기 제2 박막트랜지스터(53)가 턴온됨에 따라 상기 데이터라인(55)으로 공급된 제2 데이터 전압(Vd2)이 상기 제2 박막트랜지스터(53)를 경유하여 제2 도메인 영역(77)의 제2 화소전극(63), 궁극적으로는 제2 화소전극 바들(63a, 63b)로 인가될 수 있다. 따라서, 제2 화소전극 바들(63a, 63b)로 인가된 제2 데이터 전압(Vd2)과 상기 공통전극(65), 궁극적으로는 제2 공통전극 바들(69a, 69b, 69c)로 공급된 공통전압 간의 전위차에 의해 횡전계가 발생되어, 액정 분자의 배향 방향이 제어되어, 광의 투과율이 조절되어 제2 데이터 전압(Vd2)에 상응한 제2 계조가 표시될 수 있다.
상기 제2 데이터 전압(Vd2)은 실제로 표시하고자 하는 계조인 기준 데이터 전압(Vd)에 비해 1% 내지 10% 감소된 전압일 수 있다.
상기 제1 및 제2 데이터 전압(Vd1, Vd2)은 기준 데이터 전압(Vd)을 기준으로 동일한 폭으로 증감되기 때문에, 상기 제1 및 제2 도메인 영역(73, 77)을 포함한 화소 영역(80)에서 상기 제1 및 제2 데이터 전압(Vd1, Vd2)이 서로 보상되어 기준 전압 데이터(Vd)에 상응하는 계조가 표시될 수 있다. 따라서, 본 발명은 실제로 원하는 계조가 표시될 수 있을 뿐만 아니라 화소 영역(80)에 서로 상이한 제1 및 제2 데이터 전압(Vd1, Vd2)을 공급하여 줌으로써, DC 전압의 유기를 억제하여 잔상을 방지할 수 있다.
이상의 설명은 정극성 데이터 전압으로 한정하여 설명하고 있지만, 본 발명은 이에 한정하지 않고, 부극성 데이터 전압에도 동일하게 적용될 수 있다. 따라 서, 본 발명은 정극성 데이터 전압과 부극성 데이터 전압이 프레임별로 교대로 공급되는 구동 방식에 적용될 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 화소 영역에 포함된 제1 및 제2 도메인 영역에 서로 상이한 데이터 전압을 공급하여 줌으로써, DC 전압의 유기를 억제하여 잔상에 의한 불량을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (16)

  1. 서로 이격되어 배치된 제1 및 제2 게이트라인;
    상기 제1 및 제2 게이트라인과 교차하여 배치된 데이터라인;
    상기 제1 게이트라인과 상기 데이터라인과 연결된 제1 박막트랜지스터;
    상기 제2 게이트라인과 상기 데이터라인과 연결된 제2 박막트랜지스터;
    상기 제1 박막트랜지스터에 연결된 제1 화소전극;
    상기 제2 박막트랜지스터에 연결된 제2 화소전극;
    상기 제1 화소전극과 상기 제2 화소전극 사이에 배치되는 공통전극;
    상기 제1 화소전극으로부터 연장되는 다수의 제1 화소전극 바들;
    상기 공통전극으로부터 연장되고 상기 제1 화소전극 바들과 교대로 배치된 제1 공통전극 바들;
    상기 제2 화소전극으로부터 연장되는 다수의 제2 화소전극 바들; 및
    상기 공통전극으로부터 연장되고 상기 제2 화소전극 바들과 교대로 배치된 제2 공통전극 바들을 포함하는 제1 기판을 구비하고,
    상기 제1 및 제2 화소전극에 기준 데이터 전압을 기준으로 동일한 폭으로 증감되는 제1 및 제2 데이터 전압이 인가되고,
    상기 제1 및 제2 데이터 전압 중 하나는 상기 기준 데이터 전압보다 크고 다른 하나는 상기 기준 데이터 전압보다 작으며,
    상기 제1 및 제2 화소전극 바들과 상기 제1 및 제2 공통전극 바들은 동일층 상에 배치되는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 제1 기판에 대향 배치되고, 상기 화소 영역에 대응되도록 형성된 컬러필터를 포함하는 제2 기판을 더 포함하는 액정표시장치.
  3. 삭제
  4. 제1항에 있어서, 상기 기준 데이터 전압은 실제로 표시하고자 하는 계조인 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서, 상기 제1 데이터 전압은 상기 기준 데이터 전압에 비해 1% 내지 10%의 범위로 증가된 전압이고, 상기 제2 데이터 전압은 상기 기준 데이터 전압에 비해 1% 내지 10%의 범위로 감소된 전압인 것을 특징으로 하는 액정표시장치.
  6. 제1항에 있어서, 상기 제1 데이터 전압은 상기 기준 데이터 전압에 비해 1% 내지 10%의 범위로 감소된 전압이고, 상기 제2 데이터 전압은 상기 기준 데이터 전압에 비해 1% 내지 10%의 범위로 증가된 전압인 것을 특징으로 하는 액정표시장치.
  7. 제1항에 있어서, 상기 제1 및 제2 게이트라인은 1 수평 기간 동안 제1 및 제2 스캔신호가 순차적으로 공급되는 것을 특징으로 하는 액정표시장치.
  8. 제7항에 있어서, 상기 제1 및 제2 스캔신호는 120Hz로 공급되는 것을 특징으로 하는 액정표시장치.
  9. 제1 박막트랜지스터, 상기 제1 박막트랜지스터에 연결된 제1 화소전극, 제2 박막트랜지스터 및 상기 제2 박막트랜지스터에 연결된 제2 화소전극을 포함하는 액정표시장치에 있어서,
    제1 스캔신호에 의해 상기 제1 박막트랜지스터를 스위칭하는 단계;
    상기 제1 박막트랜지스터를 경유하여 상기 제1 화소전극에 제1 데이터전압을 공급하는 단계;
    제1 스캔신호에 이어 순차적으로 공급된 제2 스캔신호에 의해 상기 제2 박막트랜지스터를 스위칭하는 단계; 및
    상기 제2 박막트랜지스터를 경유하여 상기 제2 화소전극에 제2 데이터전압을 공급하는 단계를 포함하고,
    상기 제1 및 제2 데이터 전압은 기준 데이터 전압을 기준으로 동일한 폭으로 증감되며,
    상기 제1 및 제2 데이터 전압 중 하나는 상기 기준 데이터 전압보다 크고 다른 하나는 상기 기준 데이터 전압보다 작은 것을 특징으로 하는 액정표시장치의 구동 방법.
  10. 제9항에 있어서, 상기 기준 데이터 전압은 실제로 표시하고자 하는 계조인 것을 특징으로 하는 액정표시장치의 구동 방법.
  11. 제9항에 있어서, 상기 제1 데이터 전압은 상기 기준 데이터 전압에 비해 1% 내지 10%의 범위로 증가된 전압이고, 상기 제2 데이터 전압은 상기 기준 데이터 전압에 비해 1% 내지 10%의 범위로 감소된 전압인 것을 특징으로 하는 액정표시장치의 구동 방법.
  12. 제9항에 있어서, 상기 제1 데이터 전압은 상기 기준 데이터 전압에 비해 1% 내지 10%의 범위로 감소된 전압이고, 상기 제2 데이터 전압은 상기 기준 데이터 전압에 비해 1% 내지 10%의 범위로 증가된 전압인 것을 특징으로 하는 액정표시장치의 구동 방법.
  13. 제9항에 있어서, 제1 및 제2 스캔신호는 1 수평 기간 동안에 순차적으로 공급되는 것을 특징으로 하는 액정표시장치의 구동 방법.
  14. 제9항에 있어서, 상기 제1 및 제2 스캔신호는 120Hz로 공급되는 것을 특징으로 하는 액정표시장치의 구동 방법.
  15. 제1항에 있어서,
    상기 게이트라인에 인접하여 배치되는 공통라인을 더 포함하고,
    상기 공통전극은 콘택홀을 통해 상기 공통라인과 전기적으로 연결되는 액정표시장치.
  16. 제15항에 있어서,
    상기 제1 및 제2 화소전극은 상기 공통라인과 중첩되는 액정표시장치.
KR1020070023725A 2007-03-09 2007-03-09 액정표시장치 및 그 구동 방법 KR101346950B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070023725A KR101346950B1 (ko) 2007-03-09 2007-03-09 액정표시장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070023725A KR101346950B1 (ko) 2007-03-09 2007-03-09 액정표시장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20080082865A KR20080082865A (ko) 2008-09-12
KR101346950B1 true KR101346950B1 (ko) 2014-01-02

Family

ID=40021999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070023725A KR101346950B1 (ko) 2007-03-09 2007-03-09 액정표시장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR101346950B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010108836A (ko) * 2000-05-31 2001-12-08 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시장치
KR20040062113A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 횡전계모드 액정표시소자
KR20060047024A (ko) * 2004-11-12 2006-05-18 삼성전자주식회사 표시 장치 및 그 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010108836A (ko) * 2000-05-31 2001-12-08 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시장치
KR20040062113A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 횡전계모드 액정표시소자
KR20060047024A (ko) * 2004-11-12 2006-05-18 삼성전자주식회사 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR20080082865A (ko) 2008-09-12

Similar Documents

Publication Publication Date Title
KR101263512B1 (ko) 액정표시장치 및 그 구동방법
US8248336B2 (en) Liquid crystal display device and operating method thereof
JP3723747B2 (ja) 表示装置およびその駆動方法
JP4932823B2 (ja) アクティブマトリクス基板、表示装置及びテレビジョン受像機
US8416231B2 (en) Liquid crystal display
US8605024B2 (en) Liquid crystal display device
WO2011049106A1 (ja) 液晶表示装置
JP2007025644A (ja) 液晶ディスプレイパネルの駆動方法及び該駆動方法を用いた液晶ディスプレイパネル並びに該液晶ディスプレイパネルの駆動に用いる駆動モジュール
KR100759697B1 (ko) 액정표시장치 및 그 구동방법
JP2008158286A (ja) 液晶表示装置
WO2011048850A1 (ja) 液晶表示装置および液晶表示装置の駆動方法
KR101048700B1 (ko) 액정표시장치 및 그 구동방법
JP4342538B2 (ja) 液晶表示装置および液晶表示装置の駆動方法
JP4428255B2 (ja) 電気光学装置、駆動方法および電子機器
JP4178977B2 (ja) 表示駆動装置及びその駆動制御方法、並びに、アクティブマトリクス型液晶表示装置及びその駆動方法。
US20110096050A1 (en) Liquid crystal display and method of driving the same
JP4361104B2 (ja) 液晶表示装置
KR20110010429A (ko) 액정표시장치 및 그의 구동방법
KR101232438B1 (ko) 액정표시장치 및 그의 구동방법
KR101346950B1 (ko) 액정표시장치 및 그 구동 방법
US8902143B2 (en) Liquid crystal display for driving a pixel with a black state and a white state within one frame period, method of driving the same and electronic unit including the same
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法
JP2007156013A (ja) 液晶表示パネル
JP5318130B2 (ja) 液晶表示装置の調整方法、およびその調整方法を含む液晶表示装置の製造方法
WO2008053609A1 (fr) Écran à cristaux liquides et procédé de commande associé

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 7