KR101343503B1 - Etchant for patterning of zinc oxide thin film and method of fabricating liquid crystal display device using the same - Google Patents

Etchant for patterning of zinc oxide thin film and method of fabricating liquid crystal display device using the same Download PDF

Info

Publication number
KR101343503B1
KR101343503B1 KR1020090094129A KR20090094129A KR101343503B1 KR 101343503 B1 KR101343503 B1 KR 101343503B1 KR 1020090094129 A KR1020090094129 A KR 1020090094129A KR 20090094129 A KR20090094129 A KR 20090094129A KR 101343503 B1 KR101343503 B1 KR 101343503B1
Authority
KR
South Korea
Prior art keywords
zinc oxide
etching
thin film
transparent conductive
conductive film
Prior art date
Application number
KR1020090094129A
Other languages
Korean (ko)
Other versions
KR20110036455A (en
Inventor
양희선
김철우
박문기
서경한
이동균
Original Assignee
홍익대학교 산학협력단
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍익대학교 산학협력단, 엘지디스플레이 주식회사 filed Critical 홍익대학교 산학협력단
Priority to KR1020090094129A priority Critical patent/KR101343503B1/en
Publication of KR20110036455A publication Critical patent/KR20110036455A/en
Application granted granted Critical
Publication of KR101343503B1 publication Critical patent/KR101343503B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

본 발명의 산화아연 박막의 패터닝을 위한 식각액 및 이를 이용한 액정표시장치의 제조방법은 투명전도성 산화물 중의 하나인 산화아연 박막을 습식각(wet etching)하는데 있어 증착온도에 따라 우수한 식각특성과 제어 가능한 식각속도를 가진 유기산-기반(organic acid-based) 식각액을 제공하기 위한 것으로, 0.02~2M의 포름산 수용액 및 0.0008~4M의 시트르산 수용액으로 이루어져 각각 80~250℃ 및 25~80℃로 증착된 산화아연계 투명도전막을 식각하여 소정의 패턴을 형성하는 것을 특징으로 한다.The etching solution for patterning the zinc oxide thin film of the present invention and a method of manufacturing a liquid crystal display device using the same are excellent in etching properties and controllable etching characteristics depending on the deposition temperature in wet etching of the zinc oxide thin film, which is one of the transparent conductive oxides. To provide an organic acid-based etching solution having a rate, it is composed of 0.02 ~ 2M aqueous formic acid and 0.0008 ~ 4M citric acid aqueous solution deposited zinc oxide system deposited at 80 ~ 250 ℃ and 25 ~ 80 ℃, respectively The transparent conductive film is etched to form a predetermined pattern.

산화아연 박막, 유기산-기반 식각액, 액정표시장치 Zinc oxide thin film, organic acid-based etchant, liquid crystal display

Description

산화아연 박막의 패터닝을 위한 식각액 및 이를 이용한 액정표시장치의 제조방법{ETCHANT FOR PATTERNING OF ZINC OXIDE THIN FILM AND METHOD OF FABRICATING LIQUID CRYSTAL DISPLAY DEVICE USING THE SAME}ETCHANT FOR PATTERNING OF ZINC OXIDE THIN FILM AND METHOD OF FABRICATING LIQUID CRYSTAL DISPLAY DEVICE USING THE SAME}

본 발명은 산화아연 박막의 패터닝을 위한 식각액 및 이를 이용한 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 투명전도성 산화물 중의 하나인 산화아연 박막을 습식각하기 위한 유기산-기반 식각액 및 이를 이용한 액정표시장치의 제조방법에 관한 것이다.The present invention relates to an etchant for patterning a zinc oxide thin film and a method of manufacturing a liquid crystal display device using the same, and more particularly, to an organic acid-based etchant for wet etching a zinc oxide thin film, which is one of transparent conductive oxides, and a liquid crystal using the same. A method for manufacturing a display device.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.In recent years, there has been a growing interest in information display and a demand for a portable information medium has increased, and a lightweight flat panel display (FPD) that replaces a cathode ray tube (CRT) And research and commercialization are being carried out. Particularly, among such flat panel display devices, a liquid crystal display (LCD) is an apparatus for displaying an image using the optical anisotropy of a liquid crystal, and is excellent in resolution, color display and picture quality and is actively applied to a notebook or a desktop monitor have.

상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기 판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal display comprises a color filter substrate, an array substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate.

이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.Hereinafter, the structure of a typical liquid crystal display device will be described in detail with reference to FIG.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.1 is an exploded perspective view schematically showing a general liquid crystal display device.

도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.As shown in the figure, the liquid crystal display comprises a color filter substrate 5, an array substrate 10, and a liquid crystal layer (not shown) formed between the color filter substrate 5 and the array substrate 10 30).

상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.The color filter substrate 5 includes a color filter C composed of a plurality of sub-color filters 7 implementing colors of red (R), green (G) and blue (B) A black matrix 6 for separating the sub-color filters 7 from each other and shielding light transmitted through the liquid crystal layer 30 and a transparent common electrode for applying a voltage to the liquid crystal layer 30 8).

또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 투명한 화소전극(18)으로 이루어져 있다.In addition, the array substrate 10 may be arranged vertically and horizontally to define a plurality of gate lines 16 and data lines 17 and a plurality of gate lines 16 and data lines 17 that define a plurality of pixel regions P. A thin film transistor T, which is a switching element formed in an intersection region, and a transparent pixel electrode 18 formed on the pixel region P.

이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러 필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.The color filter substrate 5 and the array substrate 10 configured as described above are joined to face each other by sealants (not shown) formed on the outer side of the image display area to form a liquid crystal display panel. 5) and the array substrate 10 are bonded through a bonding key (not shown) formed in the color filter substrate 5 or the array substrate 10.

상기한 액정표시장치를 포함한 대부분의 평판표시장치를 제조하기 위해서는 여러 번의 박막 증착(deposition)과 마스크공정, 즉 포토리소그래피(photolithography)공정을 거쳐야 한다.In order to manufacture most flat panel display devices including the liquid crystal display device, a plurality of thin film deposition and mask processes, that is, photolithography processes are required.

상기 포토리소그래피공정은 일종의 사진식각공정의 하나로 마스크에 그려진 패턴(pattern)을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로, 다음과 같이 감광액 도포, 정렬 및 노광, 현상, 식각공정 등 복잡한 다수의 공정으로 이루어져 있다.The photolithography process is a series of processes in which a pattern drawn on a mask is transferred onto a substrate on which a thin film is deposited to form a desired pattern as one of photolithography processes. The photoresist is applied, aligned and exposed, developed, and etched as follows. It consists of many complex processes such as processes.

먼저, 소정의 패턴을 형성하려는 박막 상에 감광물질인 포토레지스트를 도포한 후, 패턴이 형성된 포토마스크를 정렬하고 노광공정을 진행한다. 이때, 사용하는 포토마스크는 소정의 투과영역과 차단영역으로 구성되며, 상기 투과영역을 통과한 빛은 상기 포토레지스트를 화학적으로 변화시킨다.First, a photoresist as a photosensitive material is applied onto a thin film to form a predetermined pattern, and then the photomask on which the pattern is formed is aligned and an exposure process is performed. In this case, the photomask to be used is composed of a predetermined transmission region and a blocking region, and light passing through the transmission region chemically changes the photoresist.

상기 포토레지스트의 화학적 변화는 포토레지스트의 종류에 따라 달라지는데, 포지티브 타입의 포토레지스트는 빛을 받은 부분이 현상액에 의하여 용해되는 성질로 변화되며, 네거티브 타입의 포토레지스트는 반대로 빛을 받은 부분이 현상액에 용해되지 않는 성질로 변화된다. 여기서는 상기 포지티브 타입의 포토레지스트를 사용한 경우를 예를 들어 설명한다.The chemical change of the photoresist varies depending on the type of photoresist. The positive type photoresist is changed to a property in which the lighted part is dissolved by the developer, and the negative type photoresist is opposite to the developer. Change to a property that does not dissolve. Here, the case of using the positive type photoresist is described as an example.

상기 노광공정에 이어서 포토레지스트의 노광된 부분을 현상액을 이용하여 제거하게 되면 박막 상에 소정의 포토레지스트패턴이 형성된다.When the exposed portion of the photoresist is removed by using a developing solution, a predetermined photoresist pattern is formed on the thin film.

이후, 상기 포토레지스트패턴의 형태대로 상기 박막을 식각하고, 남은 포토 레지스트패턴을 제거하면 소정 형태의 박막패턴이 형성되게 된다.Thereafter, the thin film is etched in the form of the photoresist pattern, and the remaining photoresist pattern is removed to form a thin film pattern having a predetermined shape.

이때, 상기 액정표시장치의 제조 과정에서 화소전극 및 공통전극을 형성할 때는 투명한 광학적 특성을 가지면서 전기전도도가 높은 물질로 이루어진 박막이 필요한데, 현재 산화인듐(indium oxide)을 기반으로 한 산화인듐주석(Indium Tin Oxide; ITO)과 산화인듐아연(Indium Zinc Oxide; IZO) 등의 투명전도성 산화물(Transparent Conducting Oxide; TCO)이 투명도전막의 재료로 널리 쓰이고 있다.In this case, when forming the pixel electrode and the common electrode in the manufacturing process of the liquid crystal display device, a thin film made of a material having high electrical conductivity and transparent optical characteristics is required. Currently, indium tin oxide based on indium oxide is used. Transparent conducting oxides (TCO), such as (Indium Tin Oxide; ITO) and Indium Zinc Oxide (IZO), are widely used as materials for transparent conductive films.

상기 TCO는 빛 투과성을 갖는 전기전도성 금속산화물의 총칭으로써 400nm∼700nm 파장의 영역에서 80% 이상의 가시광 투과율과 10-3/Ωcm 이하의 전도성을 갖는 물질로 정의된다. 현재까지 TCO는 액정표시장치, 플라즈마 디스플레이 패널(Plasma Display Panel; PDP), 유기전계발광소자(Organic Light Emitting Diode; OLED) 등을 포함한 평판표시장치에서 중요한 물질로 사용되고 있다. 가장 널리 사용되고 있는 TCO 중의 하나로 ITO는 높은 가시광 투과도, 낮은 전기저항 등 여러 장점을 지니고 있다. 그러나, 인듐의 소비 증가에 따른 자원부족 현상이 대두되고 있으며 이에 따른 가격상승문제, 그리고 인듐의 독성으로 인한 환경문제까지 겹치면서 문제점을 보완할 수 있는 대체 물질개발이 요구되는 실정이다.The TCO is a general term for the electrically conductive metal oxide having light transmittance, and is defined as a material having a transmittance of 80% or more and a conductivity of 10 −3 / Ωcm or less in the region of 400 nm to 700 nm. Until now, TCO has been used as an important material in flat panel display devices including liquid crystal displays, plasma display panels (PDPs), organic light emitting diodes (OLEDs), and the like. As one of the most widely used TCO, ITO has many advantages such as high visible light transmittance and low electrical resistance. However, there is a shortage of resources due to increased consumption of indium, and thus, there is a need to develop alternative materials that can supplement the problem by overlapping price problems and environmental problems caused by indium toxicity.

이중 구성물질이 저렴하고 풍부한 자원으로 대중화 가능성이 높기 때문에 ITO 대체물질로 갈륨(gallium; Ga) 또는 알루미늄(aluminum; Al)이 도핑된 산화아연(ZnO)이 주목받고 있다.Zinc oxide doped with gallium (Ga) or aluminum (Al) doped ZIO has been attracting attention because the dual component is cheap and has a high possibility of popularization due to abundant resources.

이러한 투명도전막의 패터닝은 전술한 포토리소그래피공정을 통해 이루어지 며, 식각방법으로는 통상적으로 진공공정에서 이루어지는 건식각과 용액을 사용하는 상압에서 이루어지는 습식각으로 분류할 수 있다. 습식각은 건식각에 비하여 상압에서도 공정이 가능하기 때문에 비용이 저렴한 장점을 가지고 있지만 화학반응을 이용한 방법이므로 반응물간의 관계에 대한 지식이 요구된다.Patterning of the transparent conductive film is performed through the photolithography process described above, and the etching method may be classified into dry etching, which is usually performed in a vacuum process, and wet etching, which is performed at normal pressure using a solution. Wet etching has the advantage of being inexpensive because it can be processed at atmospheric pressure compared to dry etching, but it requires a knowledge of the relationship between the reactants because it is a chemical reaction method.

특히, 상기 산화아연계 TCO는 산 용액에 반응성이 크기 때문에 기존 ITO의 습식각 기술을 그대로 적용하기 힘든 문제점을 안고 있다. 또한, 플라스틱 기판 적용을 위해 상온에서 증착한 산화아연 박막의 경우 비정질의 형태로 얻어지기 때문에 식각속도가 더욱 빠를 것으로 예상된다. 식각속도 문제뿐만 아니라 ITO 습식각과 반응 메커니즘이 다르기 때문에 생기는 문제를 제어하는 기술이 요구되며 새로운 식각액의 개발과 식각거동을 제어할 수 있는 기반기술을 확립하는 것이 중요하다.In particular, the zinc oxide-based TCO has a problem that it is difficult to apply the existing wet etching technology of the existing ITO because it is highly reactive to the acid solution. In addition, since the zinc oxide thin film deposited at room temperature for plastic substrate application is obtained in an amorphous form, the etching rate is expected to be faster. In addition to the problem of etching rate, there is a need for technology to control problems caused by different ITO wet etching and reaction mechanisms, and it is important to establish a base technology that can control the development and development of new etchant.

종래의 ITO 식각액의 예로 왕수계(HCl+HNO3+H2O), 염화제2철염산계(FeCl3+HCl), HBr 또는 HI계 등이 있지만 가격이 저렴하고 상대적으로 독성이 적은 왕수계를 주성분으로 하는 식각액이 사용되어 왔다.Examples of conventional ITO etchant include aqua regia (HCl + HNO 3 + H 2 O), ferric chloride hydrochloride (FeCl 3 + HCl), HBr or HI system, but a low cost and relatively less toxic aqua regia Etching liquids as main components have been used.

도 2는 일반적인 무기산-기반 식각액에 의한 산화아연 박막의 식각 결과를 나타내는 주사전자현미경(Scanning Electron Microscope; SEM)사진으로써, 일반적으로 사용되고 있는 왕수계를 주성분으로 하는 식각액을 1/20로 희석하여 30℃를 유지한 가운데 교반 없이 식각을 실시한 결과를 나타내고 있다.FIG. 2 is a scanning electron microscope (SEM) photograph showing an etching result of a zinc oxide thin film by a general inorganic acid-based etching solution, and diluted with 1/20 of an aqueous solution containing aqua regia used as a main component. The result of etching was carried out without stirring while the temperature was maintained.

도면에 도시된 바와 같이, 상용화된 ITO 식각액을 1/20로 희석하여 식각 하 였을 때 식각형상, 즉 프로파일(profile)은 비교적 양호하나 패턴의 모서리가 거칠고 식각속도가 매우 빠른 문제점이 발생하였다.As shown in the figure, when the commercialized ITO etchant was diluted to etch by 1/20, the etching shape, that is, the profile is relatively good, but the edges of the pattern are rough and the etching rate is very fast.

이와 같이 종래의 ITO의 습식각은 무기산 기반의 강산을 사용하였으며 여러 산을 일정비율로 혼합한 수용액을 이용하여 왔다. 그러나, 산화아연의 산에 대한 높은 반응성 때문에 희석시킨다 하더라도 ITO에 비해 식각속도가 빠른 문제점을 가지고 있다. 이러한 현상으로 인해 소자에서 요구되는 패턴의 정확한 식각완료 시점을 결정하기 어렵다. 특히, 패턴이 미세해질수록 식각완료 시점을 정확히 제어하지 못할 경우 손실되는 선폭에 대한 문제는 더욱 크다.As such, the conventional wet etching of ITO uses an inorganic acid-based strong acid and an aqueous solution in which several acids are mixed at a constant ratio. However, even if diluted due to the high reactivity of the zinc oxide acid has a problem that the etching rate is faster than ITO. Because of this phenomenon, it is difficult to determine the exact etching completion time of the pattern required in the device. In particular, the finer the pattern, the greater the problem of loss of line width when the etching completion point is not accurately controlled.

그래서 제어 가능한 수준의 식각속도를 확보함과 동시에 식각형상의 균일성 및 생성물 발생이 없는 식각조성물 개발이 요구되고 있다.Therefore, it is required to develop an etching composition that can control the etching rate at a controllable level and at the same time, there is no uniformity of the etching shape and no product.

본 발명은 상기한 문제를 해결하기 위한 것으로, 산화아연 박막의 습식각 기술로서 제어 가능한 식각속도와 고품위 식각형상의 확보를 위한 식각액 및 이를 이용한 액정표시장치의 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an etching solution for securing a controllable etching rate and high quality etching shape as a wet etching technique of a zinc oxide thin film, and a method of manufacturing a liquid crystal display device using the same.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the following description of the invention and claims.

상기한 목적을 달성하기 위하여, 본 발명의 산화아연 박막의 패터닝을 위한 식각액은 0.02~2M의 포름산 수용액으로 이루어져 80~250℃로 증착된 산화아연계 투명도전막을 식각하는 것을 특징으로 한다.In order to achieve the above object, the etching solution for patterning the zinc oxide thin film of the present invention is characterized by etching the zinc oxide-based transparent conductive film deposited at 80 ~ 250 ℃ consisting of an aqueous solution of formic acid of 0.02 ~ 2M.

본 발명의 산화아연 박막의 패터닝을 위한 다른 식각액은 0.0008~4M의 시트르산 수용액으로 이루어져 25~80℃로 증착된 산화아연계 투명도전막을 식각하는 것을 특징으로 한다.Another etching solution for the patterning of the zinc oxide thin film of the present invention is characterized by etching the zinc oxide-based transparent conductive film deposited at 25 ~ 80 ℃ consisting of an aqueous solution of 0.0008 ~ 4M citric acid.

본 발명의 액정표시장치의 제조방법은 제 1 기판 위에 산화아연계 투명도전막을 80~250℃로 증착하는 단계와 0.02~2M의 포름산 수용액으로 상기 산화아연계 투명도전막을 식각하여 소정의 화소전극을 형성하는 단계를 포함하여 상기 제 1 기판 위에 박막 트랜지스터를 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.In the manufacturing method of the liquid crystal display device of the present invention, a step of depositing a zinc oxide transparent conductive film on a first substrate at 80 ~ 250 ℃ and etching the zinc oxide transparent conductive film with a formic acid solution of 0.02 ~ 2M to a predetermined pixel electrode. Forming a thin film transistor on the first substrate, including forming the thin film transistor; And bonding the first substrate and the second substrate to each other.

본 발명의 액정표시장치의 다른 제조방법은 제 1 기판 위에 산화아연계 투명 도전막을 25~80℃로 증착하는 단계와 0.0008~4M의 시트르산 수용액으로 상기 산화아연계 투명도전막을 식각하여 소정의 화소전극을 형성하는 단계를 포함하여 상기 제 1 기판 위에 박막 트랜지스터를 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of depositing a zinc oxide transparent conductive film on a first substrate at 25 ° C. to 80 ° C., and etching the zinc oxide transparent conductive film with an aqueous 0.0008-4 m citric acid solution. Forming a thin film transistor on the first substrate, including forming a thin film transistor; And bonding the first substrate and the second substrate to each other.

상술한 바와 같이, 본 발명에 따른 산화아연 박막의 패터닝을 위한 식각액 및 이를 이용한 액정표시장치의 제조방법은 수직에 가까운 측면 각도(sidewall angle), 균일한 패턴모서리 형상, 잔존물질과 생성물 억제 등 고품위 식각특성을 나타냄을 물론 제어 가능한 수준의 식각속도로 산화아연 박막을 패터닝할 수 있는 효과를 제공한다.As described above, the etching liquid for patterning the zinc oxide thin film according to the present invention and the manufacturing method of the liquid crystal display device using the same have high quality such as sidewall angle, uniform pattern edge shape, residual material and product suppression. It shows the etching characteristics and provides the effect of patterning the zinc oxide thin film at a controllable etching rate.

이하, 첨부한 도면을 참조하여 본 발명에 따른 산화아연 박막의 패터닝을 위한 식각액 및 이를 이용한 액정표시장치의 제조방법의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of an etching solution for patterning a zinc oxide thin film and a method of manufacturing a liquid crystal display using the same according to the present invention will be described in detail with reference to the accompanying drawings.

기존에 사용되던 ITO의 식각액은 무기산-기반으로써 높은 수소이온 농도를 지닌 강산이 사용된다. 이에 비해 산화아연은 강산에 대한 반응성이 매우 크기 때문에 식각속도가 빠른 특성을 나타내며, 식각속도가 매우 빠른 것은 최소 공정시간의 확보가 어렵다는 것을 의미한다. 실제로 공정에서 요구하는 50nm/min 이하의 식각속도를 만족시키기 위하여 무기산의 농도를 낮추어도 여전히 식각속도가 빠른 결과를 나타내고 있다.ITO's conventional etching solution is inorganic acid-based, and strong acid with high hydrogen ion concentration is used. On the other hand, zinc oxide has a high etching rate because of its high reactivity to strong acids, and a very high etching rate means that it is difficult to secure a minimum process time. In fact, even if the concentration of inorganic acid is lowered to satisfy the etching rate of 50 nm / min or less required in the process, the etching rate is still high.

이에 본 발명은 산해리상수(酸解離常數)가 낮은 약산 기반의 유기산을 이용하여 산화아연 박막의 식각에 응용하였으며, 그 결과 우수한 식각특성과 제어 가능한 식각속도를 갖는 유기산-기반 식각액을 제시하고자 한다. 특히, 상기 본 발명의 유기산-기반 식각액은 수용액 상에서 하이드로늄이온(hydronium ion; H3O+)으로 해리 가능한 산으로 시트르산(citric acid)과 포름산(formic acid) 수용액이 이용되었으며, 두 산은 증착온도가 서로 다른 산화아연 박막에서 각기 다른 특성을 나타낸다.Accordingly, the present invention has been applied to the etching of zinc oxide thin films using a weak acid-based organic acid having a low acid dissociation constant. As a result, an organic acid-based etchant having excellent etching characteristics and a controllable etching rate is proposed. In particular, the organic acid-based etchant of the present invention was an acid capable of dissociating into hydronium ions (H 3 O + ) in an aqueous solution, and citric acid and formic acid aqueous solutions were used. Has different properties in different zinc oxide thin films.

여기서, 산화아연을 투명전극으로 이용하기 위해서 박막의 형태로 증착하는 과정이 필요하며, 일반적으로 스퍼터(sputter), 전자빔 증착(e-beam evaporation), 열 증착(thermal evaporation), 펄스레이저 증착(Pulse Laser Deposition; PLD)과 같은 물리적 기상증착(Physical Vapor Deposition; PVD) 방법 및 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD), 유기금속 화학기상 증착(Metal Organic Chemical Vapour Deposition; MOCVD)과 같은 화학적 기상증착 방법이 있다.In order to use zinc oxide as a transparent electrode, a process of depositing a thin film is required. Generally, sputtering, e-beam evaporation, thermal evaporation, and pulse laser deposition are performed. Physical Vapor Deposition (PVD) methods, such as Laser Deposition (PLD), and Chemicals such as Plasma Enhanced Chemical Vapor Deposition (PECVD) and Metal Organic Chemical Vapor Deposition (MOCVD) There is a vapor deposition method.

이때, 본 발명의 실시예에서는 산화아연 타겟에 갈륨의 비율을 3∼7wt%로 변화하여 조성탐색을 하였고, 약 5.3wt%의 조성에서 가장 낮은 저항과 높은 투과율을 나타내고 있다. 또한, 본 발명의 실시예에 사용된 산화아연 박막의 두께는 10nm~1㎛, 예를 들어 일반적인 액정표시장치의 전극으로 사용하는 150nm정도로 하고, 이때 증착조건으로 아르곤(Ar) 가스 주입속도, 공정 압력, 파워를 예를 들어 각각 50sccm, 5∼8mTorr, 150W로 하여 고온(80~250℃), 예를 들어 200℃ 및 상온(25~80℃)에서 각각 산화아연 박막을 증착 하였다. 다만, 본 발명이 전술한 산화아연 박막의 두께 및 증착조건에 한정되는 것은 아니며, 이는 단지 하나의 예시에 불과하다.At this time, in the embodiment of the present invention, the composition was searched by changing the ratio of gallium to the zinc oxide target at 3 to 7 wt%, and showed the lowest resistance and the high transmittance at about 5.3 wt%. In addition, the thickness of the zinc oxide thin film used in the embodiment of the present invention is 10nm ~ 1㎛, for example, about 150nm used as an electrode of a general liquid crystal display device, in this case, argon (Ar) gas injection rate, process as the deposition conditions Zinc oxide thin films were deposited at high temperature (80 to 250 ° C.), for example, at 200 ° C. and at room temperature (25 to 80 ° C.) at 50 sccm, 5 to 8 mTorr, and 150 W, respectively. However, the present invention is not limited to the above-described thickness and deposition conditions of the zinc oxide thin film, which is merely one example.

도 3a 내지 도 3c는 본 발명의 실시예에 따른 유기산-기반 식각액에 의한 다결정성 산화아연 박막의 식각 결과를 나타내는 주사전자현미경(Scanning Electron Microscope; SEM)사진이다.3A to 3C are scanning electron microscope (SEM) photographs showing etching results of a polycrystalline zinc oxide thin film by an organic acid-based etching solution according to an embodiment of the present invention.

이때, 상기 도 3a, 도 3b 및 도 3c는 각각 옥살산(oxalic acid)((COOH)2), 시트르산(C6H8O7) 및 포름산(CH2O2)에 의한 다결정성 산화아연 박막의 식각 결과를 나타내는 SEM사진이다.3A, 3B and 3C illustrate polycrystalline zinc oxide thin films formed by oxalic acid ((COOH) 2 ), citric acid (C 6 H 8 O 7 ) and formic acid (CH 2 O 2 ), respectively. SEM photograph showing the etching result.

참고로, 스퍼터링 방법으로 유리기판 위에 예를 들어 150nm정도의 두께의 산화아연 또는 갈륨이 도핑된 산화아연 박막을 80~250℃, 예를 들어 200℃의 기판온도로 하여 증착하여 다결정성 산화아연 박막을 형성한 후, 포토리소그래피공정을 사용하여 포토레지스트패턴을 형성하였다.For reference, a polycrystalline zinc oxide thin film is deposited on a glass substrate by a sputtering method, for example, a zinc oxide thin film having a thickness of about 150 nm or a gallium doped zinc oxide thin film at a substrate temperature of 80 to 250 ° C, for example, 200 ° C. After the formation, the photoresist pattern was formed using a photolithography process.

이때, 상기 옥살산, 시트르산 및 포름산은 예를 들어 수용액 형태로 250ml 비커에 150ml정도 담았으며, 시편은 70mm×70mm로 절단한 후 테프론 재질의 지지대에 탑재하여 식각을 진행하였다.At this time, the oxalic acid, citric acid and formic acid, for example, contained about 150ml in a 250ml beaker in the form of an aqueous solution, and the specimen was cut to 70mm × 70mm and mounted on a support made of Teflon to proceed with etching.

이때, 상기 유기산-기반 수용액에는 총 중량에 대해 0.0001~0.01중량%의 염산(HCl), 질산(HNO3), 아세트산(CH3COOH), 인산(H3PO4) 및 염화제2철(FeCl3)과 같은 첨가제를 추가로 포함할 수 있으며, 상기 산화아연 박막에는 0.001~10중량%의 갈륨이나 알루미늄 등의 첨가물이 추가로 포함될 수 있다.In this case, the organic acid-based aqueous solution contains 0.0001 to 0.01 wt% of hydrochloric acid (HCl), nitric acid (HNO 3 ), acetic acid (CH 3 COOH), phosphoric acid (H 3 PO 4 ), and ferric chloride (FeCl). 3 ) may further include an additive, and the zinc oxide thin film may further include an additive such as gallium or aluminum of 0.001 to 10% by weight.

그리고, 상기 산 수용액의 농도는 예를 들어 포름산의 경우 0.004~4M, 바람직하게는 0.02~2M, 더 바람직하게는 0.02M로 하며, 시트르산의 경우 0.0002~6M, 바람직하게는 0.0008~4M, 더 바람직하게는 0.02M로 하여 20~80℃, 바람직하게는 30~60℃ 온도 범위에서 습식각이 진행되었다. 식각은 온도가 유지되는 오븐(oven)에서 진행하였으며 식각 직후 증류수에 세척하여 식각을 멈추게 하였다. SEM을 이용하여 식각된 시험편의 프로파일을 검사하였으며 프로파일로 미터를 사용하여 단차를 측정하여 식각속도를 계산하였다.In addition, the concentration of the acid aqueous solution is, for example, 0.004 to 4M, preferably 0.02 to 2M, more preferably 0.02M for formic acid, 0.0002 to 6M, preferably 0.0008 to 4M, more preferably for citric acid. Preferably, 0.02M was wet-etched in a temperature range of 20 to 80 ° C, preferably 30 to 60 ° C. Etching was performed in an oven where the temperature was maintained and immediately etched in distilled water to stop the etching. The profile of the etched specimen was examined using SEM, and the etch rate was calculated by measuring the step using a meter as a profile.

전술한 바와 같이 고품위 식각형상 및 제어 가능한 식각속도를 확보하기 위하여 낮은 이온화도를 갖는 약산 기반용액이 요구된다. 유기산은 대체로 약산에 속하는데 잘 알려진 식각용액으로는 옥살산 수용액이 대표적이다. 이 용액은 ITO 식각에서는 느린 식각속도를 보였지만 산화아연에서는 오히려 적절한 속도를 나타내므로 적합한 식각용액으로 사용될 수 있을 것이라 예상했다. 그러나, 도 3a 및 도 3b에 도시된 바와 같이, 옥살산과 시트르산의 식각완료 모습을 관찰하면 공동(pore)의 확장이 현저하여 포토레지스트패턴으로 가려진 부분까지 파고든 것을 확인할 수 있는데, 이러한 특성이 선형 패턴의 측면 형상(sidewall shape)이 거칠게 되는 이유가 된다. 이는 소자형성에 적합하지 않은 특성으로, 패턴모서리에 많은 공동이 발생되었으며 단차가 불분명한 형상을 보인다. As described above, a weak acid based solution having a low degree of ionization is required to secure a high quality etching shape and a controllable etching rate. Organic acids generally belong to weak acids. The well-known etching solution is oxalic acid solution. The solution showed a slow etch rate in ITO etching but a suitable rate in zinc oxide, so it could be used as a suitable etch solution. However, as shown in FIGS. 3A and 3B, when the etching completion of the oxalic acid and the citric acid is observed, the expansion of the pores is remarkable, and it can be seen that the hole is covered with the photoresist pattern. This is the reason why the sidewall shape of the surface becomes rough. This is not suitable for device formation, and many cavities are generated in the pattern corner and the step is unclear.

이와 반대로 도 3c를 참조하면, 0.02M의 포름산에 의한 식각은 패턴모서리가 균일한 형상을 나타내며 측면 각도(sidewall angel)가 111°정도로 수직에 가까운 특성을 나타내는 것을 알 수 있다. 또한, 약 67nm/min의 적절한 식각속도로 식각되어 200℃에서 증착한 다결정성 산화아연 박막의 경우 포름산이 우수한 식각거동을 보이고 있음을 알 수 있다.On the contrary, referring to FIG. 3C, it can be seen that the etching by formic acid of 0.02M shows a uniform shape of the pattern edge and the sidewall angel has a characteristic close to vertical with about 111 °. In addition, it can be seen that formic acid exhibits excellent etching behavior in the case of a polycrystalline zinc oxide thin film etched at an appropriate etching rate of about 67 nm / min and deposited at 200 ° C.

이와 같이 200℃에서 증착된 다결정성 산화아연 박막은 대부분의 유기산에서 공동을 형성하였는데, 공동이 크게 발생되는 산의 경우에는 패턴의 형상에도 영향을 주고 측면이 불분명한 형상을 이루게 된다. 포름산의 경우 공동을 발생시키지만 그 크기가 작기 때문에 패턴에 영향을 적게주어 가장 우수한 패턴형상을 나타내고 있다.As described above, the polycrystalline zinc oxide thin film deposited at 200 ° C. forms a cavity in most organic acids. In the case of an acid having a large cavity, the polycrystalline zinc oxide thin film also affects the shape of the pattern and forms an opaque shape. In the case of formic acid, the cavity is generated, but because of its small size, the formic acid has a small effect on the pattern, thereby showing the best pattern shape.

한편, 상온(약 25~80℃)에서 증착한 산화아연 박막은 고온에서 증착 하였을 때 보다 비저항이 높고 투과도가 떨어지는 단점이 있으나, 열에 취약한 플라스틱 기반의 기판을 사용할 수 있다는 장점이 있다.On the other hand, the zinc oxide thin film deposited at room temperature (about 25 ~ 80 ℃) has a disadvantage of higher resistivity and lower transmittance than when deposited at high temperature, but there is an advantage that can be used plastic substrates that are susceptible to heat.

도 4a 내지 도 4c는 본 발명의 실시예에 따른 유기산-기반 식각액에 의한 비정질성 산화아연 박막의 식각 결과를 나타내는 SEM사진이다. 또한, 도 5는 상기 도 4c에 도시된 시트르산으로 식각한 비정질성 산화아연 박막의 패턴 단면을 나타내는 SEM사진이다.4A to 4C are SEM photographs showing etching results of an amorphous zinc oxide thin film by an organic acid-based etching solution according to an embodiment of the present invention. 5 is a SEM photograph showing a pattern cross section of an amorphous zinc oxide thin film etched with citric acid shown in FIG. 4C.

이때, 상기 도 4a, 도 4b 및 도 4c는 각각 옥살산, 포름산 및 시트르산에 의한 비정질성 산화아연 박막의 식각 결과를 나타내는 SEM사진이다.4A, 4B and 4C are SEM photographs showing etching results of amorphous zinc oxide thin films by oxalic acid, formic acid and citric acid, respectively.

전술한 바와 같이 상기 유기산-기반 수용액에는 총 중량에 대해 0.0001~0.01 중량%의 염산(HCl), 질산(HNO3), 아세트산(CH3COOH), 인산(H3PO4) 및 염화제2철(FeCl3)과 같은 첨가제를 추가로 포함할 수 있으며, 상기 산화아연 박막에는 0.001~10중량%의 갈륨이나 알루미늄 등의 첨가물이 추가로 포함될 수 있다.As described above, the organic acid-based aqueous solution contains 0.0001 to 0.01 wt% of hydrochloric acid (HCl), nitric acid (HNO 3 ), acetic acid (CH 3 COOH), phosphoric acid (H 3 PO 4 ) and ferric chloride based on the total weight. An additive such as (FeCl 3 ) may be further included, and the zinc oxide thin film may further include an additive such as gallium or aluminum in an amount of 0.001 to 10% by weight.

그리고, 상기 산 수용액의 농도는 예를 들어 포름산의 경우 0.004~4M, 바람직하게는 0.02~2M, 더 바람직하게는 0.02M로 하며, 시트르산의 경우 0.0002~6M, 바람직하게는 0.0008~4M, 더 바람직하게는 0.02M로 하여 20~80℃, 바람직하게는 30~60℃ 온도 범위에서 습식각이 진행되었다. 식각은 온도가 유지되는 오븐에서 진행하였으며 식각 직후 증류수에 세척하여 식각을 멈추게 하였다. SEM을 이용하여 식각된 시험편의 프로파일을 검사하였으며 프로파일로 미터를 사용하여 단차를 측정하여 식각속도를 계산하였다.In addition, the concentration of the acid aqueous solution is, for example, 0.004 to 4M, preferably 0.02 to 2M, more preferably 0.02M for formic acid, 0.0002 to 6M, preferably 0.0008 to 4M, more preferably for citric acid. Preferably, 0.02M was wet-etched in a temperature range of 20 to 80 ° C, preferably 30 to 60 ° C. Etching was performed in an oven maintained at a temperature, and the etching was stopped by washing in distilled water immediately after etching. The profile of the etched specimen was examined using SEM, and the etch rate was calculated by measuring the step using a meter as a profile.

도 4a에 도시된 바와 같이, 0.02M의 옥살산을 이용하여 상온에서 증착한 비정질성 산화아연 박막을 식각한 경우에는 다수의 생성된 입자들로 인해 패턴이 훼손되어 있음을 알 수 있다.As illustrated in FIG. 4A, when the amorphous zinc oxide thin film deposited at room temperature using 0.02 M of oxalic acid is etched, it can be seen that the pattern is damaged due to a plurality of generated particles.

또한, 0.02M의 포름산으로 식각한 경우에는 도 4b에 도시된 바와 같이 패턴모서리가 균일한 형상을 나타내지만 기판 표면에 잔존물질이 남는 문제점이 있다.In addition, in the case of etching with formic acid of 0.02M, the pattern edge shows a uniform shape as shown in FIG. 4B, but there is a problem in that residual material remains on the substrate surface.

이에 비해 도 4c 및 도 5를 참조하면, 0.02M의 시트르산으로 식각한 경우에는 200℃에서 증착된 산화아연 박막의 식각과 달리 공동이 발생되지 않으며, 균일한 패턴형상과 측면 각도가 97°정도로 우수한 특성을 나타낸다.4C and 5, when etched with 0.02M citric acid, no cavities are generated unlike etching of the zinc oxide thin film deposited at 200 ° C., and uniform pattern shape and side angle are excellent at about 97 °. Characteristics.

이와 같이 상온에서 증착된 비정질성 산화아연 박막은 어떠한 산에서도 공동 이 발생하지 않기 때문에 고른 패턴형상을 나타낸다. 그러나, 옥살산에는 생성된 입자들로 패턴이 훼손되는 결과를 나타내며, 포름산은 패턴 주위에 잔존물질이 남는 문제점이 있음을 알 수 있다.As described above, the amorphous zinc oxide thin film deposited at room temperature has an even pattern since no cavity is generated in any acid. However, oxalic acid shows a result that the pattern is damaged by the generated particles, it can be seen that formic acid has a problem that remains around the pattern.

이하, 상기와 같은 특징을 가진 산화아연 박막의 패터닝을 위한 식각액을 이용한 액정표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a liquid crystal display using an etchant for patterning a zinc oxide thin film having the above characteristics will be described in detail with reference to the accompanying drawings.

전술한 바와 같이 액정표시장치를 포함한 대부분의 평판표시장치를 제조하기 위해서는 여러 번의 포토리소그래피공정을 거쳐야 하며, 상기 평판표시장치의 투명도전막으로 사용되는 산화아연계 박막의 식각에는 본 발명의 실시예에 따른 유기산-기반 식각액을 이용하게 된다.As described above, in order to manufacture most flat panel display devices including liquid crystal display devices, a plurality of photolithography processes are required, and the etching of the zinc oxide thin film used as the transparent conductive film of the flat panel display device is described in the embodiments of the present invention. According to the organic acid-based etchant.

도 6은 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.FIG. 6 is a plan view schematically illustrating a portion of an array substrate of a liquid crystal display according to a first exemplary embodiment of the present invention. In an actual liquid crystal display, although N gate lines and M data lines cross each other, MxN pixels exist. For simplicity of explanation, one pixel is shown in the drawing.

도면에 도시된 바와 같이, 본 발명의 제 1 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.As shown in the figure, a gate line 116 and a data line 117 are formed on the array substrate 110 according to the first embodiment of the present invention, which are arranged vertically and horizontally on the array substrate 110 to define a pixel region. have. A thin film transistor, which is a switching element, is formed in the intersection region of the gate line 116 and the data line 117. A common electrode of the color filter substrate (not shown) is connected to the thin film transistor And a pixel electrode 118 for driving a liquid crystal (not shown) is formed.

이때, 도면에는 도시하지 않았지만, 상기 어레이 기판(110)의 가장자리 영역 에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극과 데이터패드전극이 형성되어 있으며, 외부의 구동회로부(driving circuit unit)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.Although not shown in the drawing, a gate pad electrode and a data pad electrode electrically connected to the gate line 116 and the data line 117 are formed in the edge region of the array substrate 110. The scan signal and the data signal applied from the driving circuit unit are transferred to the gate line 116 and the data line 117, respectively.

즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인과 데이터패드라인에 연결되며, 상기 게이트패드라인과 데이터패드라인은 상기 게이트패드라인과 데이터패드라인에 각각 전기적으로 접속된 게이트패드전극과 데이터패드전극을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.That is, the gate line 116 and the data line 117 extend toward the driving circuit part and are connected to the corresponding gate pad line and the data pad line, respectively, and the gate pad line and the data pad line are the gate pad line and the data pad line. Scan signals and data signals are applied from the driving circuit unit through gate pad electrodes and data pad electrodes electrically connected to the lines, respectively.

상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 콘택홀(140)을 통해 상기 화소전극(118)에 전기적으로 접속한 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.The thin film transistor is electrically connected to the pixel electrode 118 through a gate electrode 121 connected to the gate line 116, a source electrode 122 connected to the data line 117, and a contact hole 140. The drain electrode 123 is formed. The thin film transistor includes an active pattern (not shown) which forms a conductive channel between the source electrode 122 and the drain electrode 123 by a gate voltage supplied to the gate electrode 121 .

이때, 전단에 위치한 게이트라인(116)의 일부는 게이트절연막(미도시)과 보호막(미도시)을 사이에 두고 그 상부의 화소전극(118)의 일부와 중첩하여 스토리지 커패시터(storage capacitor)(Cst)를 형성하게 된다. 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 즉, 상기 어레이 기판(110)의 화소전극(118)은 컬러필터 기판의 공통전극과 함께 액정 커패시터를 이루는데, 일반적으로 상기 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터(Cst)를 액정 커패시터에 연결해서 사용해야 한다.At this time, a part of the gate line 116 located at the previous stage overlaps a part of the pixel electrode 118 above the gate insulating film (not shown) with a protective film (not shown) therebetween to form a storage capacitor Cst ). The storage capacitor Cst keeps the voltage applied to the liquid crystal capacitor constant until the next signal comes in. That is, the pixel electrode 118 of the array substrate 110 forms a liquid crystal capacitor together with the common electrode of the color filter substrate. In general, the voltage applied to the liquid crystal capacitor is not maintained until the next signal is input and is leaked. Disappear. Therefore, in order to maintain the applied voltage, the storage capacitor Cst needs to be connected to the liquid crystal capacitor.

이러한 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.The storage capacitor Cst has effects such as stabilization of gray scale display and reduction of flicker and afterimage in addition to signal retention.

이와 같이 구성된 상기 본 발명의 제 1 실시예에 따른 액정표시장치는 상기 어레이 기판의 화소전극을 산화아연계 박막으로 형성하는 경우 상기 산화아연계 박막을 습식각 하는데 있어 증착온도에 따라 전술한 유기산-기반의 시트르산 또는 포름산을 이용하게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.In the liquid crystal display according to the first exemplary embodiment of the present invention configured as described above, when the pixel electrode of the array substrate is formed of a zinc oxide thin film, the above-described organic acid may be used in wet etching of the zinc oxide thin film. Based citric acid or formic acid is used, which will be described in detail by the following method of manufacturing a liquid crystal display.

도 7a 내지 도 7e는 상기 도 6에 도시된 어레이 기판의 A-A'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.7A to 7E are cross-sectional views sequentially illustrating a manufacturing process along line AA ′ of the array substrate illustrated in FIG. 6.

도 7a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)에 제 1 도전막으로 이루어진 게이트전극(121)과 게이트라인(미도시)을 형성한다.As shown in FIG. 7A, the gate electrode 121 and the gate line (not shown) formed of the first conductive layer are formed on the array substrate 110 made of a transparent insulating material such as glass.

이때, 본 발명의 제 1 실시예에 따른 상기 게이트전극(121)과 게이트라인은 상기 어레이 기판(110) 전면에 제 1 도전막을 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.In this case, the gate electrode 121 and the gate line according to the first embodiment of the present invention are selectively patterned through a photolithography process (first mask process) after depositing a first conductive film on the entire surface of the array substrate 110. To form.

여기서, 상기 제 1 도전막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.The first conductive layer may be formed of aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), chromium (Cr), molybdenum (Mo), or the like. Low resistance opaque conductive materials can be used. The first conductive layer may have a multi-layer structure in which two or more low resistance conductive materials are stacked.

다음으로, 도 7b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인이 형성된 어레이 기판(110) 전면에 게이트절연막(115a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 어레이 기판(110)에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성한다.Next, as shown in FIG. 7B, a gate insulating film 115a, an amorphous silicon thin film, and an n + amorphous silicon thin film are deposited on the entire surface of the array substrate 110 on which the gate electrode 121 and the gate line are formed, and then photolithography. The active pattern 124 formed of the amorphous silicon thin film is formed on the array substrate 110 by selectively removing the amorphous silicon thin film and the n + amorphous silicon thin film through a process (second mask process).

이때, 상기 액티브패턴(124)의 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(125)이 남아있게 된다.At this time, an n + amorphous silicon thin film pattern 125 formed of the n + amorphous silicon thin film and patterned in the same manner as the active pattern 124 remains on the active pattern 124.

다음으로, 도 7c에 도시된 바와 같이, 상기 액티브패턴(124)이 형성된 어레이 기판(110) 전면에 제 2 도전막을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(124) 상부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123) 및 데이터라인(미도시)을 형성한다. 이때, 상기 액티브패턴(124) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(125n)을 형성하게 된다.Next, as shown in FIG. 7C, a second conductive film is formed on the entire surface of the array substrate 110 on which the active pattern 124 is formed, and then selectively patterned using a photolithography process (third mask process). A source electrode 122, a drain electrode 123, and a data line (not shown) formed of the second conductive layer are formed on the active pattern 124. In this case, the n + amorphous silicon thin film pattern formed on the active pattern 124 is removed through the third mask process, and the ohmic − is separated between the active pattern 124 and the source / drain electrodes 122 and 123. An ohmic contact layer 125n for ohmic contact is formed.

이때, 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 크롬(Cr), 몰리브덴(Mo) 등과 같은 도전물질을 이용하여 단일층으로 형성할 수 있으며, 또한 전술한 게이트 배선과 동일하게 다층구조로 형성할 수 있다.In this case, the source electrode 122, the drain electrode 123, and the data line may include aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), chromium (Cr), molybdenum (Mo), and the like. The same conductive material may be used to form a single layer, and may be formed in a multi-layered structure in the same manner as the above-described gate wiring.

여기서 상기 본 발명의 제 1 실시예는 상기 액티브패턴(124)과 소오스전극(122) 및 드레인전극(123)을 2번의 마스크공정을 통해 형성한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 액티브패턴(124)과 소오스전극(122) 및 드레인전극(123)은 회절마스크를 이용함으로써 한번의 마스크공정을 통해 형성할 수 있다.Here, the first embodiment of the present invention has been described in the case where the active pattern 124, the source electrode 122 and the drain electrode 123 is formed through two mask processes, for example, but the present invention is The active pattern 124, the source electrode 122, and the drain electrode 123 may be formed through a single mask process by using a diffraction mask.

다음으로, 도 7d에 도시된 바와 같이, 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인이 형성된 어레이 기판(110) 전면에 보호막(115b)을 소정 두께로 형성한다. 이후, 포토리소그래피공정(제 4 마스크공정)을 이용하여 상기 보호막(115b)을 선택적으로 패터닝함으로써 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.Next, as shown in FIG. 7D, the passivation layer 115b is formed on the entire surface of the array substrate 110 on which the source electrode 122, the drain electrode 123, and the data line are formed. Thereafter, the protective film 115b is selectively patterned using a photolithography process (a fourth mask process) to form a contact hole 140 exposing a portion of the drain electrode 123.

그리고, 도 7e에 도시된 바와 같이, 상기 보호막(115b)이 형성된 어레이 기판(110) 전면에 제 3 도전막을 증착한 후, 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(140)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.As shown in FIG. 7E, after the third conductive film is deposited on the entire surface of the array substrate 110 on which the protective film 115b is formed, the contact is selectively patterned using a photolithography process (a fifth mask process). The pixel electrode 118 electrically connected to the drain electrode 123 is formed through the hole 140.

이때, 상기 제 3 도전막은 상기 화소전극(118)을 형성하기 위해 예를 들어 갈륨 또는 알루미늄이 도핑된 산화아연계 투명도전막을 사용할 수 있으며, 스퍼터와 같은 물리적 기상증착 또는 플라즈마 화학기상증착과 같은 화학적 기상증착을 이용하여 10nm~1㎛정도의 두께로 형성할 수 있다.In this case, the third conductive layer may be, for example, a zinc oxide-based transparent conductive layer doped with gallium or aluminum to form the pixel electrode 118, and may be formed by chemical vapor deposition such as physical vapor deposition or plasma chemical vapor deposition. It can be formed to a thickness of about 10nm ~ 1㎛ using vapor deposition.

상기 산화아연계 투명도전막은 인듐의 소비 증가에 따른 자원부족 현상 및 이에 따른 가격상승문제, 그리고 인듐의 독성으로 인한 환경문제를 보완할 수 있어 ITO의 대체 물질로 사용할 수 있다.The zinc oxide-based transparent conductive film can be used as a substitute for ITO because it can compensate for resource shortage due to increased consumption of indium, increase in price, and environmental problems due to toxicity of indium.

이때, 상기 산화아연계 박막을 80~250℃, 예를 들어 200℃의 기판온도로 하여 증착한 경우에는 0.02~2M의 포름산 수용액을 사용하여 20~80℃ 온도 범위에서 습식각을 진행할 수 있다.In this case, when the zinc oxide-based thin film is deposited at a substrate temperature of 80 to 250 ° C., for example, 200 ° C., the wet etching may be performed at a temperature range of 20 ° C. to 80 ° C. using an aqueous 0.02 ~ 2 M formic acid solution.

그리고, 상기 산화아연계 박막을 25~80℃의 상온에서 증착한 경우에는 0.0008~4M의 시트르산 수용액을 사용하여 20~80℃ 온도 범위에서 습식각을 진행할 수 있다.When the zinc oxide thin film is deposited at room temperature of 25 to 80 ° C., wet etching may be performed at a temperature ranging from 20 ° C. to 80 ° C. using 0.0008-4 M citric acid solution.

이때, 상기 유기산-기반 수용액에는 총 중량에 대해 0.0001~0.01중량%의 염산, 질산, 아세트산, 인산 및 염화제2철과 같은 첨가제를 추가로 포함할 수 있으며, 상기 산화아연계 박막에는 0.001~10중량%의 갈륨이나 알루미늄 등의 첨가물이 포함될 수 있다.In this case, the organic acid-based aqueous solution may further include an additive such as 0.0001 to 0.01 wt% of hydrochloric acid, nitric acid, acetic acid, phosphoric acid, and ferric chloride, based on the total weight, and the zinc oxide thin film may include 0.001-10. Additives such as gallium or aluminum by weight may be included.

한편, 상기 본 발명의 제 1 실시예에 따른 액정표시장치는 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식을 사용한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다.On the other hand, the liquid crystal display according to the first embodiment of the present invention has been described using a twisted nematic (TN) method for driving the nematic liquid crystal molecules in a vertical direction with respect to the substrate as an example However, the present invention is not limited thereto.

본 발명은 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치에도 적용 가능하며, 이를 상세히 설명하면 다음과 같다.The present invention can also be applied to an in-plane switching (IPS) type liquid crystal display device in which the liquid crystal molecules are driven in a horizontal direction with respect to the substrate to improve the viewing angle to 170 degrees or more.

도 8은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 화소전극 및 공통전극 사이에 형성되는 프린지 필드가 슬릿을 관통하여 화소영역 및 공통전극 상에 위치하는 액정 분자를 구동시킴으로써 화상을 구현하는 프린지 필드형(Fringe Field Switching; FFS) 액정표시장치의 어레이 기판 일부를 예를 들어 나타내고 있다.8 is a plan view schematically illustrating a portion of an array substrate of a liquid crystal display according to a second exemplary embodiment of the present invention, in which a fringe field formed between the pixel electrode and the common electrode is positioned on the pixel region and the common electrode through the slit. A portion of an array substrate of a Fringe Field Switching (FFS) liquid crystal display device which implements an image by driving liquid crystal molecules is illustrated.

상기 프린지 필드형 액정표시장치는 액정 분자가 수평으로 배향되어 있는 상태에서 하부에 공통전극이 형성되는 한편 상부에 화소전극이 형성됨에 따라 전계가 수평 및 수직 방향으로 발생하여 액정 분자가 트위스트(twist)와 틸트(tilt)되어 구동되어 진다.In the fringe field type liquid crystal display, as the common electrode is formed at the lower side while the liquid crystal molecules are horizontally aligned, and the pixel electrode is formed at the upper side, an electric field is generated in the horizontal and vertical directions so that the liquid crystal molecules are twisted. It is tilted and driven.

다만, 본 발명이 상기 프린지 필드형 액정표시장치에 한정되는 것은 아니며, 본 발명은 일반적인 횡전계방식 액정표시장치에도 적용 가능하다.However, the present invention is not limited to the fringe field type liquid crystal display device, and the present invention can be applied to a general transverse electric field type liquid crystal display device.

도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판(210)에는 상기 투명한 어레이 기판(210) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(216)과 데이터라인(217)이 형성되어 있으며, 상기 게이트라인(216)과 데이터라인(217)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.As shown in the drawing, in the array substrate 210 of the fringe field type liquid crystal display according to the second embodiment of the present invention, a gate line 216 arranged vertically and horizontally on the transparent array substrate 210 defines a pixel region. ) And a data line 217, and a thin film transistor, which is a switching element, is formed at an intersection of the gate line 216 and the data line 217.

상기 박막 트랜지스터는 상기 게이트라인(216)에 연결된 게이트전극(221), 상기 데이터라인(217)에 연결된 소오스전극(222) 및 화소전극(218)에 연결된 드레인전극(223)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(221)과 소오스/드레인전극(222, 223) 사이의 절연을 위한 게이트절연막(미도시) 및 상기 게이트전극(221)에 공급되는 게이트전압에 의해 상기 소오스전극(222)과 드레인전극(223) 사이에 전도채널을 형성하는 액티브패턴(미도시)을 포함한다.The thin film transistor includes a gate electrode 221 connected to the gate line 216, a source electrode 222 connected to the data line 217, and a drain electrode 223 connected to the pixel electrode 218. In addition, the thin film transistor is formed by a gate insulating film (not shown) for insulation between the gate electrode 221 and the source / drain electrodes 222 and 223 and a gate voltage supplied to the gate electrode 221. An active pattern (not shown) forming a conductive channel between the 222 and the drain electrode 223 is included.

상기 화소영역 내에는 박스형태의 공통전극(208)과 화소전극(218)이 형성되어 있으며, 이때 상기 화소전극(218)은 상기 공통전극(208)과 함께 프린지 필드를 발생시키기 위해 상기 화소전극(218) 내에 다수개의 슬릿(218s)을 포함하고 있다.A box-shaped common electrode 208 and a pixel electrode 218 are formed in the pixel area, and the pixel electrode 218 together with the common electrode 208 generates the fringe field together with the pixel electrode ( 218 includes a plurality of slits 218s.

이때, 상기 화소전극(218)은 보호막(미도시)에 형성된 콘택홀(240)을 통해 상기 드레인전극(223)과 전기적으로 접속하며, 상기 공통전극(208)은 상기 게이트라인(216)에 대해 평행하게 배치된 공통라인(208l)과 연결되어 있다.In this case, the pixel electrode 218 is electrically connected to the drain electrode 223 through a contact hole 240 formed in a passivation layer (not shown), and the common electrode 208 is connected to the gate line 216. It is connected to the common line 208l arranged in parallel.

이와 같이 구성된 상기 본 발명의 제 2 실시예에 따른 액정표시장치는 상기 어레이 기판의 공통전극 및 화소전극을 산화아연계 박막으로 형성하는 경우 상기 산화아연계 박막을 습식각 하는데 있어 증착온도에 따라 전술한 유기산-기반의 시트르산 또는 포름산을 이용하게 되는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.The liquid crystal display according to the second exemplary embodiment of the present invention configured as described above has the above-described method according to the deposition temperature in wet etching the zinc oxide thin film when the common electrode and the pixel electrode of the array substrate are formed of the zinc oxide thin film. One organic acid-based citric acid or formic acid is used, which will be described in detail by the following method of manufacturing a liquid crystal display.

도 9a 내지 도 9f는 상기 도 8에 도시된 어레이 기판의 B-B'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.9A to 9F are cross-sectional views sequentially illustrating a manufacturing process along line BB ′ of the array substrate illustrated in FIG. 8.

도 9a에 도시된 바와 같이, 어레이 기판(210) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 도전성 금속물질로 이루어진 게이트전극(221)과 공통라 인(28l) 및 게이트라인(미도시)을 형성한다.As shown in FIG. 9A, a gate electrode 221 made of a conductive metal material, a common line 28l, and a gate line (not shown) are formed on the array substrate 210 using a photolithography process (first mask process). To form.

다음으로, 도 9b에 도시된 바와 같이, 상기 게이트전극(221)과 공통라인(208l) 및 게이트라인이 형성된 어레이 기판(210) 전면(全面)에 차례대로 절연막과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한다.Next, as shown in FIG. 9B, an insulating film, an amorphous silicon thin film, and an n + amorphous silicon thin film are sequentially formed on the entire surface of the array substrate 210 on which the gate electrode 221, the common line 208l, and the gate line are formed. Deposit.

이후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 절연막과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 선택적으로 패터닝함으로써 상기 게이트전극(221) 위에 게이트절연막(215a)이 개재된 상태에서 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(224)을 형성한다.Thereafter, the insulating layer, the amorphous silicon thin film, and the n + amorphous silicon thin film are selectively patterned by using a photolithography process (second mask process) to form the amorphous silicon in the state where the gate insulating film 215a is interposed on the gate electrode 221. An active pattern 224 made of a thin film is formed.

이때, 상기 액티브패턴(224) 위에는 상기 액티브패턴(224)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(225)이 형성되게 된다.In this case, an n + amorphous silicon thin film pattern 225 patterned in the same form as the active pattern 224 is formed on the active pattern 224.

이후, 도 9c에 도시된 바와 같이, 상기 어레이 기판(210) 전면에 투명한 도전성 금속물질을 증착한 후 포토리소그래피공정(제 3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 공통라인(208l) 위에 상기 공통라인(208l)과 전기적으로 접속하는 공통전극(208)을 형성한다.Subsequently, as illustrated in FIG. 9C, a transparent conductive metal material is deposited on the entire surface of the array substrate 210 and then selectively patterned by using a photolithography process (third mask process). The common electrode 208 is electrically connected to the common line 208l.

이때, 상기 공통전극(208)은 전술한 바와 같이 갈륨 또는 알루미늄이 도핑된 산화아연계 투명도전막을 사용할 수 있으며, 상기 산화아연계 박막을 80~250℃, 예를 들어 200℃의 기판온도로 하여 증착한 경우에는 0.02~2M의 포름산 수용액을 사용하여 20~80℃ 온도 범위에서 습식각을 진행할 수 있다.In this case, the common electrode 208 may use a zinc oxide-based transparent conductive film doped with gallium or aluminum as described above. The zinc oxide thin film may have a substrate temperature of 80 to 250 ° C., for example, 200 ° C. In the case of deposition, wet etching may be performed in a temperature range of 20 to 80 ° C. using a formic acid solution of 0.02 to 2 M.

그리고, 상기 산화아연계 박막을 25~80℃의 상온에서 증착한 경우에는 0.0008~4M의 시트르산 수용액을 사용하여 20~80℃ 온도 범위에서 습식각을 진행할 수 있다.When the zinc oxide thin film is deposited at room temperature of 25 to 80 ° C., wet etching may be performed at a temperature ranging from 20 ° C. to 80 ° C. using 0.0008-4 M citric acid solution.

이때, 상기 유기산-기반 수용액에는 총 중량에 대해 0.0001~0.01중량%의 염산, 질산, 아세트산, 인산 및 염화제2철과 같은 첨가제를 추가로 포함할 수 있으며, 상기 산화아연계 박막에는 0.001~10중량%의 갈륨이나 알루미늄 등의 첨가물이 포함될 수 있다.In this case, the organic acid-based aqueous solution may further include an additive such as 0.0001 to 0.01 wt% of hydrochloric acid, nitric acid, acetic acid, phosphoric acid, and ferric chloride, based on the total weight, and the zinc oxide thin film may include 0.001-10. Additives such as gallium or aluminum by weight may be included.

그리고, 도 9d에 도시된 바와 같이, 상기 어레이 기판(210) 전면에 도전성 금속물질을 증착한 후 포토리소그래피공정(제 4 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(224) 상부에 소오스전극(222)과 드레인전극(223)을 형성한다. 또한, 상기 제 4 마스크공정을 통해 상기 게이트라인과 함께 화소영역을 정의하는 데이터라인(217)을 형성하게 된다.As illustrated in FIG. 9D, a conductive metal material is deposited on the entire surface of the array substrate 210 and then selectively patterned using a photolithography process (fourth mask process) to form a source on the active pattern 224. The electrode 222 and the drain electrode 223 are formed. In addition, a data line 217 defining a pixel region is formed along with the gate line through the fourth mask process.

이때, 상기 액티브패턴(224) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제 4 마스크공정을 통해 소정영역이 제거됨으로써 상기 액티브패턴(224)과 소오스/드레인전극(222, 223) 사이를 오믹-콘택시키는 오믹-콘택층(225n)을 형성하게 된다.In this case, the n + amorphous silicon thin film pattern formed on the active pattern 224 is removed between the active pattern 224 and the source / drain electrodes 222 and 223 by removing a predetermined region through the fourth mask process. The ohmic contact layer 225n to contact is formed.

다음으로, 도 9e에 도시된 바와 같이, 상기 소오스전극(222)과 드레인전극(223) 및 데이터라인(217)이 형성된 어레이 기판(210) 전면에 보호막(215b)을 증착한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 상기 보호막(215b)의 일부 영역을 제거하여 상기 드레인전극(223)의 일부를 노출시키는 콘택홀(240)을 형성한다.Next, as shown in FIG. 9E, a protective film 215b is deposited on the entire surface of the array substrate 210 on which the source electrode 222, the drain electrode 223, and the data line 217 are formed, and then a photolithography process. Through the fifth mask process, a portion of the passivation layer 215b is removed to form a contact hole 240 exposing a portion of the drain electrode 223.

그리고, 도 9f에 도시된 바와 같이, 투명한 도전성 금속물질을 상기 어레이 기판(210) 전면에 증착한 후 포토리소그래피공정(제 6 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(240)을 통해 상기 드레인전극(223)과 전기적으로 접속하는 화소전극(218)을 형성한다. 이때, 상기 화소전극(218)은 그 하부의 상기 공통전극(208)과 함께 프린지 필드를 발생시키기 위해 상기 화소전극(218) 내에 다수개의 슬릿(218s)을 포함하고 있다.9F, a transparent conductive metal material is deposited on the entire surface of the array substrate 210 and then selectively patterned using a photolithography process (sixth mask process) through the contact hole 240. The pixel electrode 218 is electrically connected to the drain electrode 223. In this case, the pixel electrode 218 includes a plurality of slits 218s in the pixel electrode 218 to generate a fringe field together with the common electrode 208 under the pixel electrode 218.

이때, 상기 화소전극(218)은 전술한 공통전극(208)과 같이 갈륨 또는 알루미늄이 도핑된 산화아연계 투명도전막을 사용할 수 있으며, 상기 산화아연계 박막을 80~250℃, 예를 들어 200℃의 기판온도로 하여 증착한 경우에는 0.02~2M의 포름산 수용액을 사용하여 20~80℃ 온도 범위에서 습식각을 진행할 수 있다.In this case, the pixel electrode 218 may use a zinc oxide-based transparent conductive film doped with gallium or aluminum, like the common electrode 208 described above, and the zinc oxide-based thin film may be 80 to 250 ° C, for example, 200 ° C. When the deposition is performed at a substrate temperature of, the wet etching may be performed in a temperature range of 20 ° C. to 80 ° C. using a formic acid solution of 0.02 to 2 M.

그리고, 상기 산화아연계 박막을 25~80℃의 상온에서 증착한 경우에는 0.0008~4M의 시트르산 수용액을 사용하여 20~80℃ 온도 범위에서 습식각을 진행할 수 있다.When the zinc oxide thin film is deposited at room temperature of 25 to 80 ° C., wet etching may be performed at a temperature ranging from 20 ° C. to 80 ° C. using 0.0008-4 M citric acid solution.

이때, 상기 유기산-기반 수용액에는 총 중량에 대해 0.0001~0.01중량%의 염산, 질산, 아세트산, 인산 및 염화제2철과 같은 첨가제를 추가로 포함할 수 있으며, 상기 산화아연계 박막에는 0.001~10중량%의 갈륨이나 알루미늄 등의 첨가물이 포함될 수 있다.In this case, the organic acid-based aqueous solution may further include an additive such as 0.0001 to 0.01 wt% of hydrochloric acid, nitric acid, acetic acid, phosphoric acid, and ferric chloride, based on the total weight, and the zinc oxide thin film may include 0.001-10. Additives such as gallium or aluminum by weight may be included.

이와 같이 구성된 상기 본 발명의 제 1 실시예 및 제 2 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬 러를 구현하기 위한 컬러필터가 형성되어 있다.The array substrate of the first and second embodiments of the present invention configured as described above is bonded to the color filter substrate by a sealant formed on the outer side of the image display area, wherein the thin film transistor and the gate are attached to the color filter substrate. A black matrix is formed to prevent light leakage into lines and data lines, and color filters are formed to realize colors of red, green, and blue.

이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.At this time, the color filter substrate and the array substrate are bonded together through a covalent key formed on the color filter substrate or the array substrate.

상기 본 발명의 제 1 실시예 및 제 2 실시예의 박막 트랜지스터는 게이트전극이 하부에 위치하는 하부 게이트방식의 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 게이트전극이 상부에 위치하는 상부 게이트방식의 박막 트랜지스터는 물론이고 에치스타퍼(etch stopper) 구조 및 코플라나(coplanar) 구조에도 적용 가능하다.The thin film transistors according to the first and second embodiments of the present invention have been described using a thin film transistor of a lower gate type in which a gate electrode is located below, but the present invention is not limited thereto. In addition to the top gate thin film transistor in which the gate electrode is positioned above, it is applicable to an etch stopper structure and a coplanar structure.

또한, 상기 본 발명의 제 1 실시예 및 제 2 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.In addition, although the first and second embodiments of the present invention describe an amorphous silicon thin film transistor using an amorphous silicon thin film as an active pattern, the present invention is not limited thereto, and the present invention is not limited thereto. The present invention also applies to polycrystalline silicon thin film transistors using polycrystalline silicon thin films.

또한, 상기 본 발명의 산화아연 박막의 패터닝을 위한 식각액은 액정표시장치뿐만 아니라 유기전계발광소자나 기타 평판표시장치를 제조하는 과정에서 사용될 수 있다.In addition, the etching solution for the patterning of the zinc oxide thin film of the present invention can be used in the process of manufacturing not only a liquid crystal display but also an organic light emitting display device or other flat panel display.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a great many are described in the foregoing description, it should be construed as an example of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.1 is an exploded perspective view schematically showing a general liquid crystal display device.

도 2는 일반적인 무기산-기반 식각액에 의한 산화아연 박막의 식각 결과를 나타내는 주사전자현미경(Scanning Electron Microscope; SEM)사진.Figure 2 is a scanning electron microscope (Scanning Electron Microscope; SEM) photograph showing the results of etching the zinc oxide thin film by a common inorganic acid-based etching solution.

도 3a 내지 도 3c는 본 발명의 실시예에 따른 유기산-기반 식각액에 의한 다결정성 산화아연 박막의 식각 결과를 나타내는 SEM사진.3A to 3C are SEM photographs showing etching results of a polycrystalline zinc oxide thin film by an organic acid-based etching solution according to an embodiment of the present invention.

도 4a 내지 도 4c는 본 발명의 실시예에 따른 유기산-기반 식각액에 의한 비정질성 산화아연 박막의 식각 결과를 나타내는 SEM사진.4A to 4C are SEM photographs showing etching results of an amorphous zinc oxide thin film by an organic acid-based etching solution according to an embodiment of the present invention.

도 5는 상기 도 4c에 도시된 시트르산으로 식각한 비정질성 산화아연 박막의 패턴 단면을 나타내는 SEM사진.FIG. 5 is a SEM photograph showing a pattern cross section of an amorphous zinc oxide thin film etched with citric acid shown in FIG. 4C.

도 6은 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.6 is a plan view schematically illustrating a portion of an array substrate of a liquid crystal display according to a first exemplary embodiment of the present invention.

도 7a 내지 도 7e는 상기 도 6에 도시된 어레이 기판의 A-A'선에 따른 제조공정을 순차적으로 나타내는 단면도.7A to 7E are cross-sectional views sequentially illustrating a manufacturing process along line AA ′ of the array substrate illustrated in FIG. 6.

도 8은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.8 is a plan view schematically illustrating a portion of an array substrate of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 9a 내지 도 9f는 상기 도 8에 도시된 어레이 기판의 B-B'선에 따른 제조공정을 순차적으로 나타내는 단면도.9A to 9F are cross-sectional views sequentially illustrating a manufacturing process along the line BB ′ of the array substrate illustrated in FIG. 8.

** 도면의 주요부분에 대한 부호의 설명 **DESCRIPTION OF REFERENCE NUMERALS

110,210 : 어레이 기판 116,216 : 게이트라인110,210: array substrate 116,216: gate line

117,217 : 데이터라인 118,218 : 화소전극117,217 data line 118,218 pixel electrode

121,221 : 게이트전극 122,222 : 소오스전극121,221 gate electrode 122,222 source electrode

123,223 : 드레인전극 208 : 공통전극123,223 drain electrode 208 common electrode

218s : 슬릿218s: slit

Claims (14)

80~250℃로 증착된 산화아연계 투명도전막을 식각하여 소정의 패턴을 형성하는 0.02~2M의 포름산 수용액으로 이루어진 식각액.Etching liquid consisting of 0.02 ~ 2M aqueous formic acid solution to form a predetermined pattern by etching the zinc oxide-based transparent conductive film deposited at 80 ~ 250 ℃. 25~80℃로 증착된 산화아연계 투명도전막을 식각하여 소정의 패턴을 형성하는 0.0008~4M의 시트르산 수용액으로 이루어진 식각액.Etching liquid consisting of 0.0008 ~ 4M citric acid aqueous solution to form a predetermined pattern by etching the zinc oxide-based transparent conductive film deposited at 25 ~ 80 ℃. 제 1 항 및 제 2 항 중 어느 한 항에 있어서, 상기 수용액은 0.02M의 농도로 이루어진 것을 특징으로 하는 식각액.The etchant according to any one of claims 1 and 2, wherein the aqueous solution has a concentration of 0.02M. 제 1 항 및 제 2 항 중 어느 한 항에 있어서, 총 중량에 대해 0.0001~0.01중량%의 염산, 질산, 아세트산, 인산 또는 염화제2철을 추가로 포함하는 것을 특징으로 하는 식각액.The etchant according to any one of claims 1 to 2, further comprising 0.0001 to 0.01 wt% of hydrochloric acid, nitric acid, acetic acid, phosphoric acid or ferric chloride relative to the total weight. 제 1 항 및 제 2 항 중 어느 한 항에 있어서, 상기 산화아연계 투명도전막은 0.001~10중량%의 갈륨이나 알루미늄을 추가로 포함하는 것을 특징으로 하는 식각액.The etching solution according to any one of claims 1 to 2, wherein the zinc oxide transparent conductive film further comprises 0.001 to 10% by weight of gallium or aluminum. 제 1 기판 위에 산화아연계 투명도전막을 80~250℃로 증착하는 단계와 0.02~2M의 포름산 수용액으로 상기 산화아연계 투명도전막을 식각하여 소정의 화소전극을 형성하는 단계를 포함하여 상기 제 1 기판 위에 박막 트랜지스터를 형성하는 단계; 및Depositing a zinc oxide transparent conductive film on a first substrate at 80 ° C. to 250 ° C. and etching the zinc oxide transparent conductive film with an aqueous 0.02˜2 M formic acid solution to form a predetermined pixel electrode. Forming a thin film transistor thereon; And 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.And attaching the first substrate and the second substrate to each other. 제 1 기판 위에 산화아연계 투명도전막을 25~80℃로 증착하는 단계와 0.0008~4M의 시트르산 수용액으로 상기 산화아연계 투명도전막을 식각하여 소정의 화소전극을 형성하는 단계를 포함하여 상기 제 1 기판 위에 박막 트랜지스터를 형성하는 단계; 및Depositing a zinc oxide transparent conductive film on a first substrate at 25 ° C. to 80 ° C. and etching the zinc oxide transparent conductive film with a 0.0008-4 M citric acid solution to form a predetermined pixel electrode. Forming a thin film transistor thereon; And 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.And attaching the first substrate and the second substrate to each other. 제 6 항 및 제 7 항 중 어느 한 항에 있어서, 20~80℃의 온도범위에서 식각을 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of manufacturing a liquid crystal display device according to any one of claims 6 to 7, wherein etching is performed at a temperature in the range of 20 to 80 ° C. 제 8 항에 있어서, 상기 수용액은 0.02M의 농도로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 8, wherein the aqueous solution is formed at a concentration of 0.02M. 제 8 항에 있어서, 총 중량에 대해 0.0001~0.01중량%의 염산, 질산, 아세트산, 인산 또는 염화제2철을 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.10. The method of claim 8, further comprising 0.0001 to 0.01 wt% of hydrochloric acid, nitric acid, acetic acid, phosphoric acid, or ferric chloride relative to the total weight. 제 8 항에 있어서, 상기 산화아연계 투명도전막은 0.001~10중량%의 갈륨이나 알루미늄을 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 8, wherein the zinc oxide-based transparent conductive film further comprises 0.001 to 10% by weight of gallium or aluminum. 제 8 항에 있어서, 상기 산화아연계 투명도전막은 10nm~1㎛의 두께로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 8, wherein the zinc oxide transparent conductive film is formed to a thickness of 10 nm to 1 μm. 제 8 항에 있어서, 상기 제 1 기판 또는 제 2 기판 위에 산화아연계 투명도전막을 증착하는 단계; 및The method of claim 8, further comprising: depositing a zinc oxide-based transparent conductive film on the first substrate or the second substrate; And 상기 산화아연계 투명도전막을 80~250℃로 증착하는 경우에는 0.02~2M의 포름산 수용액으로 상기 산화아연계 투명도전막을 식각하고, 상기 산화아연계 투명도전막을 25~80℃로 증착하는 경우에는 0.0008~4M의 시트르산 수용액으로 상기 산화아연계 투명도전막을 식각하여 소정의 공통전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.When the zinc oxide transparent conductive film is deposited at 80 to 250 ° C., the zinc oxide transparent conductive film is etched with 0.02 to 2 M of formic acid solution, and when the zinc oxide transparent conductive film is deposited at 25 to 80 ° C., 0.0008. And etching the zinc oxide-based transparent conductive film with a ~ 4M aqueous citric acid solution to form a predetermined common electrode. 제 13 항에 있어서, 상기 수용액은 0.02M의 농도로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 13, wherein the aqueous solution is formed at a concentration of 0.02M.
KR1020090094129A 2009-10-01 2009-10-01 Etchant for patterning of zinc oxide thin film and method of fabricating liquid crystal display device using the same KR101343503B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090094129A KR101343503B1 (en) 2009-10-01 2009-10-01 Etchant for patterning of zinc oxide thin film and method of fabricating liquid crystal display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090094129A KR101343503B1 (en) 2009-10-01 2009-10-01 Etchant for patterning of zinc oxide thin film and method of fabricating liquid crystal display device using the same

Publications (2)

Publication Number Publication Date
KR20110036455A KR20110036455A (en) 2011-04-07
KR101343503B1 true KR101343503B1 (en) 2013-12-19

Family

ID=44044396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090094129A KR101343503B1 (en) 2009-10-01 2009-10-01 Etchant for patterning of zinc oxide thin film and method of fabricating liquid crystal display device using the same

Country Status (1)

Country Link
KR (1) KR101343503B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159814A (en) 2006-12-22 2008-07-10 Mitsui Mining & Smelting Co Ltd Etchant for zinc oxide based thin-film, and method for patterning zinc oxide based thin-film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159814A (en) 2006-12-22 2008-07-10 Mitsui Mining & Smelting Co Ltd Etchant for zinc oxide based thin-film, and method for patterning zinc oxide based thin-film

Also Published As

Publication number Publication date
KR20110036455A (en) 2011-04-07

Similar Documents

Publication Publication Date Title
US9530807B2 (en) Thin film transistor array substrate, manufacturing method thereof, and display device
KR101212067B1 (en) Liquid crystal display and manufacturing method thereof
US9082671B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US10209594B2 (en) Thin film transistor array substrate, manufacturing method therefor, and display device
JP6043815B2 (en) Thin film transistor array substrate, method of manufacturing the same, and electronic device
US20160343735A1 (en) Array substrate, its manufacturing method and display device
US20180088366A1 (en) Array substrates and liquid crystal panels
US9281325B2 (en) Array substrate, manufacturing method thereof and display device
US9299727B2 (en) Array substrate and manufacturing method thereof as well as display panel
KR101697586B1 (en) Oxide thin film transistor and method of fabricating the same
US7923734B2 (en) Array substrate of liquid crystal display device and method of manufacturing the same
CN104952792A (en) Method for manufacturing TFT (thin film transistor) substrate structure
CN102566158B (en) Liquid crystal substrate and method for making same
CN108646487B (en) FFS (fringe field switching) type array substrate and manufacturing method thereof
US10403761B2 (en) Array substrate and manufacturing method thereof, and display device
US9778512B2 (en) Array substrate having spacer, method for manufacturing the same, and display panel
US10101615B2 (en) Array substrate and manufacturing method thereof, liquid crystal panel and display device
US9019462B2 (en) Array substrate and method for manufacturing the same, and display device
CN102610564B (en) Method for manufacturing TFT array substrate
CN101666949B (en) IPS type TFT-LCD array substrate and manufacturing method thereof
CN103117284A (en) Array substrate and manufacturing method thereof and display device
KR20020005152A (en) Method of patterning Transpatent Conductive Film
KR101343503B1 (en) Etchant for patterning of zinc oxide thin film and method of fabricating liquid crystal display device using the same
WO2019100495A1 (en) Ffs-type thin-film transistor array substrate and manufacturing method therefor
CN102315167B (en) Wide visual angle LCD array substrate manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 7