KR101343428B1 - Neutral point voltage controller and method of three-level inverter using dpwm - Google Patents

Neutral point voltage controller and method of three-level inverter using dpwm

Info

Publication number
KR101343428B1
KR101343428B1 KR1020120084301A KR20120084301A KR101343428B1 KR 101343428 B1 KR101343428 B1 KR 101343428B1 KR 1020120084301 A KR1020120084301 A KR 1020120084301A KR 20120084301 A KR20120084301 A KR 20120084301A KR 101343428 B1 KR101343428 B1 KR 101343428B1
Authority
KR
South Korea
Prior art keywords
voltage
phase
time
switch
link capacitor
Prior art date
Application number
KR1020120084301A
Other languages
Korean (ko)
Inventor
이교범
최의민
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020120084301A priority Critical patent/KR101343428B1/en
Application granted granted Critical
Publication of KR101343428B1 publication Critical patent/KR101343428B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

A device and method for controlling neutral point voltage of a three-level inverter using DPWM are disclosed. The device and method for controlling the neutral point voltage of the three level inverter using the DPWM according to the embodiment of the present invention compute a minimum value of the on time of a switch using a three-level current and change the switch on time by adding and subtracting the minimum value to the switch on time of three-levels according to the difference of two direct terminal capacitor voltages and simply controls a neutral point of the three-level inverter without deformation of a space vector voltage modulation mode or designs a controller using mathematical modeling of a complex system. [Reference numerals] (20) Command voltage calcualtion part;(30) Sequence producing part;(40) Time calculation part;(50) Switching control part;(AA) First direct current link;(BB) Second direct current link;(CC) Filter;(DD) System

Description

ＤＰＷＭ을 이용한 3-레벨 인버터의 중성점 전압 제어장치 및 방법{NEUTRAL POINT VOLTAGE CONTROLLER AND METHOD OF THREE-LEVEL INVERTER USING DPWM}Neutral point voltage controller and method of THREE-LEVEL INVERTER USING DPWM

본 발명은 3-레벨 인버터(Three-level inverter)에 관한 것으로, 더욱 자세하게는 DPWM(Discontinous Pulse Width Modultation)을 이용하여 3-레벨 인버터의 중성점 전압(neutral point voltage)을 제어하는 기술에 관한 것이다.The present invention relates to a three-level inverter, and more particularly, to a technique for controlling a neutral point voltage of a three-level inverter by using discontinous pulse width modulation (DPWM).

3-레벨 인버터는 스위칭 소자가 직렬로 연결되어 있어 2-레벨 인버터에 비해서 스위치의 전압 내량을 반으로 줄일 수 있으며 고조파를 2배 이상 줄일 수 있어 대용량 시스템 널리 사용되고 있다. Three-level inverters are widely used in large-capacity systems because switching elements are connected in series, which can reduce the voltage resistance of the switch by half and reduce harmonics by more than two times compared to two-level inverters.

그러나 3-레벨 인버터는 직류단 커패시터가 2개로 나뉘어져 있어 2개의 커패시터 사이에 전압 불균형이 발생할 수 있다. 이러한 2개의 커패시터 간 전압 불균형으로 인해서 3-레벨 인버터의 출력전류에 왜곡이 발생할 수 있다. 이는 3-레벨 인버터의 시스템 성능을 저하하는 원인으로 작용한다. However, a three-level inverter is divided into two DC-stage capacitors, which can cause voltage imbalance between the two capacitors. This voltage unbalance between the two capacitors can cause distortion in the output current of the three-level inverter. This causes the system performance of the three-level inverter to degrade.

이러한 2개의 커패시터 사이의 전압 불균형으로 인한 3-레벨 인버터의 시스템의 성능저하는, 복잡한 시스템의 수학적 모델링을 통해 설계된 제어기를 이용하여 해결되거나, 공간 벡터 전압 변조 방법으로 해결되었다.The performance degradation of the system of a three-level inverter due to the voltage imbalance between these two capacitors is solved using a controller designed through mathematical modeling of a complex system or by a space vector voltage modulation method.

하지만 복잡한 시스템의 수학적 모델링을 통해 설계된 제어기를 이용하는 해결하는 경우는, 부하에 따라 시스템의 수학적 모델링 성능에 차이가 발생할 수 있으며 제어기의 게인(gain) 등을 구하는 방법이 정확히 명시되어 있지 않아서 사용하는 데 있어 어려움이 있다. However, in the case of using a controller designed through mathematical modeling of a complex system, there may be a difference in the mathematical modeling performance of the system depending on the load, and the method of obtaining the gain of the controller is not specified. There is a difficulty.

또한 중성점 전압제어를 위해 새로운 공간 벡터 전압 변조 방법을 이용하게 되면 스위칭 시퀀스가 기존의 스위칭 시퀀스와 달라지며 이로 인해서 더 많은 스위칭이 요구되어 스위칭 손실이 발생할 수 있으며 벡터의 선택이 달라지므로 출력 전압의 THD(Total Harmonic Distortion, 전체 고조파 왜곡율)가 증가하게 된다. 이는 출력 전류의 THD를 증가시킨다. 중성점 전압제어를 위해서 새로운 공간 벡터 전압 변조방법들이 많이 제안되지만 스위칭 시퀀스가 매우 복잡하기 때문에 실제 구현하는데 어려움이 있다. In addition, using the new space vector voltage modulation method for the neutral point voltage control, the switching sequence is different from the existing switching sequence, which requires more switching, which can cause switching losses and the selection of the vector changes the THD of the output voltage. (Total Harmonic Distortion, total harmonic distortion rate) increases. This increases the THD of the output current. Many new space vector voltage modulation methods have been proposed for the neutral point voltage control, but the switching sequence is very complicated, which makes it difficult to implement.

본 발명과 관련된 선행문헌으로는 대한민국 등록특허 제10-0329342호(등록일 2002년 03월 07일)가 있다.Prior art related to the present invention is Republic of Korea Patent No. 10-0329342 (registration date March 07, 2002).

복잡한 시스템의 수학적 모델링을 이용한 제어기를 설계하거나 공간벡터전압변조 방식을 변형 없이 간단하게 스위치의 온(On) 시간의 최소값을 구하고 2개의 직류단 커패시터 전압의 차이에 따라 상기 최소값을 3상의 스위치 온(On) 시간에 더하거나 빼줌으로써 상기 스위치 온 시간을 변형하여 3-레벨 인버터의 중성점을 제어하는 DPWM을 이용한 3-레벨 인버터의 중성점 전압 제어장치 및 방법이 제안된다.
Without designing a controller using mathematical modeling of a complex system or modifying the space vector voltage modulation method, the minimum value of the on time of the switch can be obtained simply and the minimum value of the three-phase switch on ( An apparatus and method for controlling a neutral point voltage of a three-level inverter using a DPWM, which controls the neutral point of the three-level inverter by modifying the switch-on time by adding or subtracting On) time, are proposed.

본 발명의 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems that are not mentioned can be clearly understood by those skilled in the art from the following description.

본 발명의 일 양상에 따른 DPWM을 이용한 3-레벨 인버터의 중성점 전압 제어장치는, 제1직류링크에 연결된 제1직류링크 커패시터와 제2직류링크에 연결된 제2직류링크 커패시터가 직렬 연결되며, 3개의 상(leg)마다, 다수의 역병렬 다이오드 및 스위치가, 상기 제1직류링크 및 제2 직류링크, 상기 제1직류링크 커패시터 및 제2직류링크 커패시터 간 연결 노드인 중성점에 연결되도록 구성된 3-레벨 인버터; 상기 제1 직류링크 커패시터의 전압과 상기 제2 직류링크 커패시터의 전압 차를 계산하는 전압 계산부; 상기 3-레벨 인버터에서 출력되는 3상 전류 및 계통전압 위상각을 이용하여 각 상의 지령전압을 생성하는 지령전압 생성부; 상기 각 상의 지령전압의 공간전압벡터에서의 위치에 따라 존재하는 각 상의 스위칭 상태를 이용하여 상기 중성점 전압을 제어하기 위한 DPWM(Discontinous Pulse Width Modulation) 스위칭 시퀀스를 생성하는 시퀀스 생성부; 상기 DPWM 스위칭 시퀀스에서 각 상의 스위치 온(On) 시간을 구하는 시간 계산부; 및 상기 각 상의 스위치 온 시간 중 최소의 스위치 온 시간 및 상기 제1 직류링크 커패시터의 전압과 제2 직류링크 커패시터의 전압의 차를 이용하여, 상기 각 상의 스위치 온 시간을 변형하고 상기 변형된 각 상의 스위치 온 시간으로 상기 DPWM 스위칭 시퀀스를 변형하여 상기 각 상의 다수의 스위치에 인가하는 스위칭 제어부를 포함한다.In the neutral point voltage control apparatus of a three-level inverter using a DPWM according to an aspect of the present invention, the first DC link capacitor connected to the first DC link and the second DC link capacitor connected to the second DC link is connected in series, 3 Per three legs, a plurality of anti-parallel diodes and switches configured to be connected to a neutral point that is a connection node between the first DC link and the second DC link, the first DC link capacitor, and the second DC link capacitor. Level inverter; A voltage calculator configured to calculate a voltage difference between the voltage of the first DC link capacitor and the second DC link capacitor; A command voltage generator configured to generate a command voltage for each phase by using a three-phase current and a grid voltage phase angle output from the three-level inverter; A sequence generating unit for generating a discontinous pulse width modulation (DPWM) switching sequence for controlling the neutral point voltage by using a switching state of each phase according to a position of a spatial voltage vector of the reference voltage of each phase; A time calculator for calculating a switch on time of each phase in the DPWM switching sequence; And modifying the switch-on time of each phase by using the minimum switch-on time of the switch-on time of each phase and the difference between the voltage of the first DC link capacitor and the voltage of the second DC link capacitor. And a switching controller for modifying the DPWM switching sequence with a switch on time and applying the plurality of switches to each phase.

상기 스위칭 제어부는, 상기 제1직류링크 커패시터의 전압이 상기 제2직류링크 커패시터의 전압보다 크면, 상기 각 상의 스위치 온 시간에서 상기 최소의 스위치 온 시간을 빼서, 상기 각 상의 스위치 온 시간을 변형하고, 상기 제1직류링크 커패시터의 전압이 상기 제2직류링크 커패시터의 전압보다 작으면, 상기 각 상의 스위치 온 시간에 상기 최소의 스위치 온 시간을 더하여, 상기 각 상의 스위치 온 시간을 변형할 수 있다.When the voltage of the first DC link capacitor is greater than the voltage of the second DC link capacitor, the switching controller subtracts the minimum switch on time from the switch on time of each phase to modify the switch on time of each phase. When the voltage of the first DC link capacitor is smaller than the voltage of the second DC link capacitor, the minimum switch on time may be added to the switch on time of each phase to modify the switch on time of each phase.

본 발명의 다른 양상에 따른 3-레벨 인버터의 중성점 전압제어방법은, 상기 3-레벨 인버터는 제1직류링크에 연결된 제1직류링크 커패시터와 제2직류링크에 연결된 제2직류링크 커패시터가 직렬 연결되며, 3개의 상(leg)마다, 다수의 역병렬 다이오드 및 스위치가, 상기 제1직류링크 및 제2 직류링크, 상기 제1직류링크 커패시터 및 제2직류링크 커패시터 간 연결 노드인 중성점에 연결되도록 구성되어 있으며, 상기 3-레벨 인버터에서 출력되는 3상 전류 및 계통전압 위상각을 이용하여 각 상의 지령전압을 생성하는 단계; 상기 각 상의 지령전압의 공간전압벡터에서의 위치에 따라 존재하는 각 상의 스위칭 상태를 이용하여 상기 중성점 전압을 제어하기 위한 DPWM(Discontinous Pulse Width Modulation) 스위칭 시퀀스를 생성하는 단계; 상기 DPWM 스위칭 시퀀스에서 각 상의 스위치 온(On) 시간을 구하는 단계; 상기 제1 직류링크 커패시터의 전압과 상기 제2 직류링크 커패시터의 전압 차를 계산하는 단계; 및 상기 각 상의 스위치 온 시간 중 최소의 스위치 온 시간 및 상기 제1 직류링크 커패시터의 전압과 제2 직류링크 커패시터의 전압의 차를 이용하여, 상기 각 상의 스위치 온 시간을 변형하고 상기 변형된 각 상의 스위치 온 시간으로 상기 DPWM 스위칭 시퀀스를 변형하여 상기 각 상의 다수의 스위치에 인가하는 단계를 포함한다. In the neutral point voltage control method of a three-level inverter according to another aspect of the present invention, the three-level inverter has a first DC link capacitor connected to the first DC link and a second DC link capacitor connected to the second DC link in series. And, every three phases, a plurality of antiparallel diodes and switches are connected to a neutral point, which is a connection node between the first DC link and the second DC link, the first DC link capacitor and the second DC link capacitor. And generating a reference voltage for each phase by using a three-phase current and a grid voltage phase angle output from the three-level inverter; Generating a discontinous pulse width modulation (DPWM) switching sequence for controlling the neutral point voltage using a switching state of each phase according to a position in the spatial voltage vector of the reference voltage of each phase; Obtaining a switch on time of each phase in the DPWM switching sequence; Calculating a voltage difference between the voltage of the first DC link capacitor and the second DC link capacitor; And modifying the switch-on time of each phase by using the minimum switch-on time of the switch-on time of each phase and the difference between the voltage of the first DC link capacitor and the voltage of the second DC link capacitor. Modifying the DPWM switching sequence with a switch on time and applying the plurality of switches to each phase.

상기 DPWM 스위칭 시퀀스를 변형하여 상기 각 상의 다수의 스위치에 인가하는 단계는, 상기 제1직류링크 커패시터의 전압이 상기 제2직류링크 커패시터의 전압보다 크면, 상기 각 상의 스위치 온 시간에서 상기 최소의 스위치 온 시간을 빼서, 상기 각 상의 스위치 온 시간을 변형하고, 상기 제1직류링크 커패시터의 전압이 상기 제2직류링크 커패시터의 전압보다 작으면, 상기 각 상의 스위치 온 시간에 상기 최소의 스위치 온 시간을 더하여, 상기 각 상의 스위치 온 시간을 변형할 수 있다.The step of modifying the DPWM switching sequence and applying to the plurality of switches of each phase, if the voltage of the first DC link capacitor is greater than the voltage of the second DC link capacitor, the minimum switch at the switch-on time of each phase By subtracting the on time, the switch on time of each phase is modified, and if the voltage of the first DC link capacitor is less than the voltage of the second DC link capacitor, the minimum switch on time is applied to the switch on time of each phase. In addition, the switch-on time of each phase can be modified.

본 발명의 실시예에 따른 DPWM을 이용한 3-레벨 인버터의 중성점 전압 제어장치 및 방법에 따르면, 3상 전류를 이용하여 스위치의 온(On) 시간의 최소값을 구하고 2개의 직류단 커패시터 전압의 차이에 따라 상기 최소값을 3상의 스위치 온(On) 시간에 더하거나 빼줌으로써 상기 스위치 온 시간을 변형함으로써, 복잡한 시스템의 수학적 모델링을 이용한 제어기를 설계하거나 공간벡터전압변조 방식을 변형 없이 간단하게 3-레벨 인버터의 중성점을 제어할 수 있게 된다. According to the neutral point voltage control apparatus and method of a three-level inverter using a DPWM according to an embodiment of the present invention, using the three-phase current to obtain the minimum value of the On (on) time of the switch and the difference between the two DC terminal capacitor voltage Therefore, by modifying the switch-on time by adding or subtracting the minimum value to the three-phase switch-on time, a controller using mathematical modeling of a complex system can be designed or a spatial vector voltage modulation scheme can be easily changed without modifying the three-level inverter. Neutral point can be controlled.

도 1은 본 발명의 실시예에 따른 DPWM을 이용한 3-레벨 인버터의 중성점 전압 제어장치의 구성을 나타낸 도면이다.
도 2는 3레벨 인버터의 27개 공간전압벡터를 나타낸다.
도 3은 본 발명의 실시예에 따른 3-레벨 인버터의 각 상의 스위칭 상태에 따른 중성점(z) 전압의 상태를 나타낸 도면이다.
도 4는 지령전압(Vref)이 섹터 I(Sector I)에 위치한 경우를 예시한 도면이다.
도 5는 지령전압이 도 4에 도시된 같이 공간전압벡터 상에서 위치한 경우의 DPWM 스위칭 시퀀스를 나타낸다.
도 6의 (a)는 정상상태에서 각 상의 스위치 온(On) 시간을 나타내고, 도 6의 (b)는 제1직류링크 커패시터(2)의 전압이 제2직류링크 커패시터(3)의 전압보다 큰 경우에 변형된 스위치 온(On) 시간을 나타내며, 도 6의 (c)는 제1직류링크 커패시터(2)의 전압이 제2직류링크 커패시터(3)의 전압보다 작은 경우에 변형된 스위치 온 시간을 나타낸다.
도 7의 (a)는 제1직류링크 커패시터(2)의 전압이 제2직류링크 커패시터(3)의 전압보다 큰 경우에 DPWM 스위칭 시퀀스를 예시한 도면이고, 도 7의 (b)는 제1직류링크 커패시터(2)의 전압이 제2직류링크 커패시터(3)의 전압보다 작은 경우에 DPWM 스위칭 시퀀스를 예시한 도면이다.
도 8은 제1직류링크 커패시터(2)의 전압이 제2직류링크 커패시터(3)의 전압보다 작을 때의 각 상의 출력 극 전압을 예시한 도면이다.
도 9는 본 발명의 실시예가 도 1에 도시된 3-레벨 인버터(1)에 적용된 경우 중성점 전압 불평형으로 인한 출력 전류의 왜곡 현상이 사라짐을 나타내는 도면이다. 1 is a view showing the configuration of a neutral point voltage control device of a three-level inverter using a DPWM according to an embodiment of the present invention.
2 shows 27 spatial voltage vectors of a three-level inverter.
3 is a view showing the state of the neutral point (z) voltage according to the switching state of each phase of the three-level inverter according to an embodiment of the present invention.
FIG. 4 is a diagram illustrating a case in which the command voltage Vref is located in sector I. FIG.
FIG. 5 shows a DPWM switching sequence when the command voltage is located on the space voltage vector as shown in FIG.
FIG. 6 (a) shows the switch-on time of each phase in the normal state, and FIG. 6 (b) shows that the voltage of the first DC link capacitor 2 is higher than the voltage of the second DC link capacitor 3. 6 shows the modified switch-on time, and FIG. 6C shows the modified switch-on time when the voltage of the first DC link capacitor 2 is smaller than the voltage of the second DC link capacitor 3. Represents time.
FIG. 7A is a diagram illustrating a DPWM switching sequence when the voltage of the first DC link capacitor 2 is greater than the voltage of the second DC link capacitor 3, and FIG. The DPWM switching sequence is illustrated when the voltage of the DC link capacitor 2 is smaller than the voltage of the second DC link capacitor 3.
FIG. 8 is a diagram illustrating the output pole voltage of each phase when the voltage of the first DC link capacitor 2 is smaller than the voltage of the second DC link capacitor 3.
FIG. 9 is a diagram showing that the distortion of the output current due to the neutral point voltage unbalance disappears when the embodiment of the present invention is applied to the three-level inverter 1 shown in FIG. 1.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명의 실시예를 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In addition, the terms described below are defined in consideration of the functions of the present invention, which may vary depending on the intention of the user, the operator, or the like. Therefore, the definition should be based on the contents throughout this specification.

도 1은 본 발명의 실시예에 따른 DPWM을 이용한 3-레벨 인버터의 중성점 전압 제어장치의 구성을 나타낸 도면이다.1 is a view showing the configuration of a neutral point voltage control device of a three-level inverter using a DPWM according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 DPWM을 이용한 3-레벨 인버터의 중성점 전압 제어장치는, 3-레벨 인버터(1), 전압 계산부(10), 지령전압 계산부(20), 시퀀스 생성부(30), 시간 계산부(40) 및 스위칭 제어부(50)를 포함한다.Referring to FIG. 1, the neutral point voltage control apparatus of a three-level inverter using a DPWM according to an embodiment of the present invention may include a three-level inverter 1, a voltage calculator 10, a command voltage calculator 20, The sequence generator 30 includes a time calculator 40 and a switching controller 50.

3-레벨 인버터(1)는 제1직류링크에 연결된 제1직류링크 커패시터(2), 제2직류링크에 연결된 제2직류링크 커패시터(3)를 포함하며, 3개의 상(leg)로 구성되며, 각 상마다 다수의 역병렬 다이오드와 스위치로 구성된다. 상기 제1직류링크 커패시터(2)와 제2직류링크 커패시터(3)는 직렬 연결된다. The three-level inverter 1 comprises a first DC link capacitor 2 connected to the first DC link, a second DC link capacitor 3 connected to the second DC link, and is composed of three legs. Each phase consists of a number of anti-parallel diodes and switches. The first DC link capacitor 2 and the second DC link capacitor 3 are connected in series.

상기 3개의 상 중 a상은 역병렬 다이오드(Da1, Da2, Da3, Da4)와 스위치(Sa1, Sa2, Sa3, Sa4)로 구성되며, 제1직류링크에 스위치 Sa1 및 역병렬 다이오드 Da1이 연결되며 제2직류링크에 스위치 Sa4 및 역병렬 다이오드 Da4가 연결되며, 상기 제1직류링크 커패시터(2)와 제2직류링크 커패시터(3)의 연결 노드인 중성점(z)과 상기 스위치 Sa1 및 스위치 Sa4의 연결 노드 사이에, 스위치 Sa2, Sa3과 역병렬 다이오드 Da2, Da3가 연결된다.Phase a of the three phases is composed of antiparallel diodes (D a1 , D a2 , D a3 , D a4 ) and switches (S a1 , S a2 , S a3 , S a4 ), and the switch S a1 is connected to the first DC link. And an antiparallel diode D a1 is connected, and a switch S a4 and an antiparallel diode D a4 are connected to the second DC link, and a neutral point that is a connection node of the first DC link capacitor 2 and the second DC link capacitor 3. Between (z) and the connection nodes of the switches S a1 and S a4 , the switches S a2 , S a3 and the antiparallel diodes D a2 , D a3 are connected.

상기 3개의 상 중 b상은 역병렬 다이오드(Db1, Db2, Db3, Db4)와 스위치(Sb1, Sb2, Sb3, Sb4)로 구성되며, 제1직류링크에 스위치 Sb1 및 역병렬 다이오드 Db1이 연결되며 제2직류링크에 스위치 Sb4 및 역병렬 다이오드 Db4가 연결되며, 상기 중성점(z)과 상기 스위치 Sb1 및 스위치 Sb4의 연결 노드 사이에, 스위치 Sb2, Sb3과 역병렬 다이오드 Db2, Db3가 연결된다.Among the three phases, b phase is composed of antiparallel diodes (D b1 , D b2 , D b3 , D b4 ) and switches (S b1 , S b2 , S b3 , S b4 ), and the switch S b1 is connected to the first DC link. And an anti-parallel diode D b1 is connected and a switch S b4 and an anti-parallel diode D b4 are connected to a second DC link, between the neutral point z and a connection node of the switch S b1 and the switch S b4 , a switch S b2. , S b3 is connected to the antiparallel diodes D b2 and D b3 .

상기 3개의 상 중 c상은 역병렬 다이오드(Dc1, Dc2, Dc3, Dc4)와 스위치(Sc1, Sc2, Sc3, Sc4)로 구성되며, 제1직류링크에 스위치 Sc1 및 역병렬 다이오드 Dc1이 연결되며 제2직류링크에 스위치 Sc4 및 역병렬 다이오드 Dc4가 연결되며, 상기 중성점(z)과 상기 스위치 Sc1 및 스위치 Sc4의 연결 노드 사이에, 스위치 Sc2, Sc3과 역병렬 다이오드 Dc2, Dc3가 연결된다.Among the three phases, c phase is composed of antiparallel diodes (D c1 , D c2 , D c3 , D c4 ) and switches (S c1 , S c2 , S c3 , S c4 ), and the switch S c1 is connected to the first DC link. And an antiparallel diode D c1 is connected and a switch S c4 and an antiparallel diode D c4 are connected to a second DC link, and between the neutral point z and a connection node of the switches S c1 and S c4 , a switch S c2. , S c3 and the antiparallel diodes D c2 , D c3 are connected.

전압 계산부(10)는 제1 직류링크 커패시터(2)의 전압과 제2 직류링크 커패시터(3)의 전압 차를 계산한다. 전압 계산부(10)의 제1직류링크 커패시터(2)의 전압과 제2직류링크 커패시터(3)의 전압 차 계산은 지령전압 계산부(20)의 동작 전후, 시퀀시 생성부(30)의 동작 전후, 시간계산부(40)의 동작 전후에 이루어질 수 있으며, 이에 한정되지는 않는다.The voltage calculator 10 calculates a voltage difference between the voltage of the first DC link capacitor 2 and the second DC link capacitor 3. The voltage difference between the voltage of the first DC link capacitor 2 and the second DC link capacitor 3 of the voltage calculator 10 may be calculated before or after the operation of the command voltage calculator 20 and by the sequence generator 30. Before and after the operation, may be made before and after the operation of the time calculator 40, but is not limited thereto.

이때, 제1직류링크 커패시터(2)의 전압과 제2직류링크 커패시터(3)의 전압의 크기는 각 상의 스위치의 스위칭 상태에 따라 달라진다. 이에 대해서 살펴보면, 도 2는 3레벨 인버터의 27개 공간전압벡터를 나타낸다. 공간 전압벡터는 그 크기에 따라 영(zero), 작은(small), 중간(medium), 큰(large) 전압벡터로 나눌 수 있다. 이중에서 중성점(z) 전압에 영향을 주는 벡터는 작은 전압벡터(POO/ONN, PPO/OON, OPO/NON, OPP/NOO, OOP/NNO, POP/ONO)와 중간 전압벡터(PON, OPN, NPO, ONP, PNO)이고 영 전압벡터(PPP, NNN, OOO)와 큰 전압벡터(PNP, PPN, NPP, NNP, PNN)는 인버터 출력단이 직류링크 중성점(z)에 연결되지 않기 때문에 중성점 전압변동에 영향을 끼치지 않는다. 이때, 예를 들어 PPP는 좌측에서 우측으로 순차적으로 a상의 스위칭 상태, b상의 스위칭 상태, c상의 스위칭 상태를 나타낸다. 즉, 첫 번째 P는 a 상(leg)에 포함된 스위치들의 스위칭 상태가 P 타입이라는 것을 나타내며, 두 번째 P는 b 상에 포함된 스위치들의 스위칭 상태가 P 타입이라는 것을 나타내며, 세 번째 P는 c 상에 포함된 스위치들의 스위칭 상태가 P타입이라는 것을 나타낸다. 그리고 a상에 포함된 스위치들, b상에 포함된 스위치들, c상에 포함된 스위치들의 스위칭 상태의 제어는 도 1에 도시되지 않았으나 3-레벨 인버터 신호 발생기에 의해서 발생되는 신호에 따라 이루어질 수 있다. At this time, the magnitude of the voltage of the first DC link capacitor 2 and the voltage of the second DC link capacitor 3 depends on the switching state of each phase switch. 2 shows 27 spatial voltage vectors of the three-level inverter. The spatial voltage vectors may be divided into zero, small, medium, and large voltage vectors according to their magnitudes. Among these, the vectors affecting the neutral (z) voltage are small voltage vectors (POO / ONN, PPO / OON, OPO / NON, OPP / NOO, OOP / NNO, POP / ONO) and intermediate voltage vectors (PON, OPN, NPO, ONP, PNO) and zero voltage vectors (PPP, NNN, OOO) and large voltage vectors (PNP, PPN, NPP, NNP, PNN) are the neutral voltage fluctuations because the inverter output is not connected to the DC link neutral point (z). Does not affect At this time, for example, PPP sequentially represents a switching state of a phase, a switching state of b phase, and a switching state of c phase from left to right. That is, the first P indicates that the switching state of the switches included in the a phase (leg) is P type, the second P indicates that the switching state of the switches included in the b phase is P type, the third P is c Indicates that the switching state of the switches included in the phase is P type. And the control of the switching state of the switches included in the phase a, the switches included in the phase b, the switches included in the phase c may be made according to the signal generated by the three-level inverter signal generator, although not shown in FIG. have.

작은 전압벡터(POO/ONN, PPO/OON, OPO/NON, OPP/NOO, OOP/NNO, POP/ONO)는 스위칭 상태에 따라 P타입 작은 전압벡터와 N타입 작은 전압벡터로 나뉠 수 있다. P 타입 작은 벡터벡터(POO, PPO, OPO, OPP, OOP, POP)는 작은 벡터 스위칭 조합에서 P와 O 상태를 포함하는 경우이며, N타입 작은 전압벡터(ONN, OON, NON, NOO, NNO, ONO)는 N과 O 상태를 포함하는 경우이다. 그리고 중복성을 가지는 한 쌍의 P타입과 N타입 작은 전압벡터(POO/ONN, PPO/OON, OPO/NON, OPP/NOO, OOP/NNO, POP/ONO)는 각각 전압 레벨을 갖지만 중성점 전류의 방향은 서로 반대가 된다. 따라서 중성점에서의 전압변동 양상도 반대로 나타난다.Small voltage vectors (POO / ONN, PPO / OON, OPO / NON, OPP / NOO, OOP / NNO, POP / ONO) can be divided into P type small voltage vector and N type small voltage vector according to the switching state. P-type small vector vectors (POO, PPO, OPO, OPP, OOP, POP) include the P and O states in a small vector switching combination, and N-type small voltage vectors (ONN, OON, NON, NOO, NNO, ONO) is a case including the N and O states. And a pair of P-type and N-type small voltage vectors (POO / ONN, PPO / OON, OPO / NON, OPP / NOO, OOP / NNO, POP / ONO) that have redundancy each have voltage levels but the direction of neutral current Are the opposite of each other. Therefore, the voltage fluctuation at the neutral point is also reversed.

이에 대해서 도 3을 참조하여 구체적으로 살펴보기로 한다. 도 3은 본 발명의 실시예에 따른 3-레벨 인버터의 각 상의 스위칭 상태에 따른 중성점(z) 전압의 상태를 나타낸 도면이다. This will be described in detail with reference to FIG. 3. 3 is a view showing the state of the neutral point (z) voltage according to the switching state of each phase of the three-level inverter according to an embodiment of the present invention.

도 3의 (a)는 영 전압벡터의 경우를 나타내며 3-레벨 인버터의 출력단이 직류링크(dc link) 중성점(z)에 연결되어 있지 않으므로 중성점(z) 전압 변동에 영향을 주지 않음을 나타낸다.3 (a) shows a case of a zero voltage vector, and since the output terminal of the three-level inverter is not connected to the dc link neutral point z, it does not affect the neutral point z voltage variation.

도 3의 (e)는 큰 전압벡터의 경우를 나타내며 3-레벨 인버터의 출력단이 직류링크 중성점(z)에 연결되어 있지 않으므로 중성점(z) 전압변동에 영향을 주지 않음을 나타낸다.3 (e) shows a case of a large voltage vector, and since the output terminal of the three-level inverter is not connected to the DC link neutral point z, it does not affect the neutral point z voltage variation.

도 3의 (b)는 P 타입 작은 전압벡터의 경우를 나타내며 3-레벨 인버터의 출력단이 직류링크 상단과 중성점(z)에 연결되어 있으므로 전류 iz가 중성점 방향으로 들어가며 이는 하단의 커패시터 전압을 증가시킨다. 3 (b) shows the case of P type small voltage vector. Since the output terminal of the three-level inverter is connected to the upper end of the DC link and the neutral point (z), the current iz enters the direction of the neutral point, which increases the capacitor voltage at the bottom. .

도 3의 (c)는 N 타입 작은 전압벡터의 경우를 나타내며 3-레벨 인버터의 출력단이 중성점(z)과 직류링크 하단에 연결되어 있으므로 전류 iz가 중성점에서 흘러나오며 이는 하단의 커패시터 전압을 감소시킨다. 3 (c) shows a case of an N type small voltage vector. Since the output terminal of the three-level inverter is connected to the neutral point z and the lower end of the DC link, current iz flows out of the neutral point, which reduces the capacitor voltage at the bottom. .

도 3의 (d)는 중간 전압벡터의 경우를 나타내며 3-레벨 인버터의 출력단이 중성점(z)에 연결되어 있으므로 중성점(z)에 연결된 상의 전류 방향에 따라 중성점 전압이 증가 혹은 감소한다.3 (d) shows the case of the intermediate voltage vector. Since the output terminal of the three-level inverter is connected to the neutral point z, the neutral point voltage increases or decreases according to the current direction of the phase connected to the neutral point z.

즉 본 발명의 3-레벨 인버터는 각 상(leg)에 대하여 3가지의 스위칭 상태(P, N, O)를 가진다. 스위칭 상태 P는 각 상에서 스위치Sx1, Sx2가 턴 온되고 Sx3, Sx4가 턴 오프되는 상태를 나타내며, 이때 폴(Pole)전압은 Vdc/2[V]이다. 반면 N상태는 각 상에서 스위치 Sx1, Sx2가 턴 오프되고 Sx3, Sx4가 턴 온되는 상태를 나타내며, 이때 폴(Pole)전압은 -Vdc/2[V]이다. 스위칭 상태 O는 각 상에서 스위치 Sx2, Sx3이 턴 온되고 Sx1, Sx4가 턴 오프되는 상태를 나타내며, 이때 폴(Pole)전압은 0[V]이다.That is, the three-level inverter of the present invention has three switching states (P, N, O) for each leg. The switching state P represents a state in which the switches S x1 and S x2 are turned on and S x3 and S x4 are turned off in each phase, and the pole voltage is Vdc / 2 [V]. On the other hand, the N state represents a state in which the switches S x1 and S x2 are turned off and S x3 and S x4 are turned on, and the pole voltage is -Vdc / 2 [V]. The switching state O represents a state in which the switches S x2 and S x3 are turned on and S x1 and S x4 are turned off in each phase, and the pole voltage is 0 [V].

P형(스위치 Sx1, Sx2가 턴 온) 작은 전압벡터는 도 3의 (b)에 도시된 바와 같이 중성점 전압을 증가시키며, N형(스위치 Sx3, Sx4가 턴 온) 작은 전압 벡터는 도 3의 (c)에 도시된 바와 같이 중성점 전압을 감소시킨다. 중간 전압벡터는 도 3의 (d)에 도시된 바와 같이 중성점에 연결된 상의 전류 방향에 따라 중성점 전압을 증가 혹은 감소시킨다.A small voltage vector of P type (switches S x1 and S x2 turned on) increases the neutral point voltage as shown in FIG. 3B, and a small voltage vector of N type (switches S x3 and S x4 turns on). Decreases the neutral point voltage as shown in FIG. The intermediate voltage vector increases or decreases the neutral point voltage according to the current direction of the phase connected to the neutral point, as shown in FIG.

지령전압 생성부(20)는 3-레벨 인버터(1)에서 출력되는 3상 전류 및 계통전압 위상각을 이용하여 각 상의 지령전압을 생성한다. 이때, 지령전압 생성부(20)는 3상 전류를 회전좌표계로 변환하고 상기 회전좌표계로 변환된 3상 전류의 d(무효)축의 전류를 d축의 지령전압으로 변환하는 d축 지령전압 변환부(미도시), 상기 회전좌표계로 변환된 3상 전류의 q축(유효)축의 전류를 q축의 지령전압으로 변환하는 q축 지령전압 변환부(미도시), 상기 d축 지령전압 변환부의 출력전압 및 상기 q축 지령전압 변환부의 출력전압을 각각 동기좌표계의 q축 지령전압 및 d축 지령전압으로 변환하는 동기좌표계 변환부(미도시), 상기 동기좌표계의 q축 지령전압 및 d축 지령전압을 고정좌표계의 q축 지령전압 및 d축 지령전압으로 변환하여 출력하는 고정좌표계 변환부(미도시), 고정좌표계의 q축 지령전압 및 d축 지령전압을 이용하여 3상 좌표계의 각 상의 지령전압을 구하는 지령전압 계산부(미도시)를 포함한다.The command voltage generation unit 20 generates a command voltage for each phase by using the three-phase current and the grid voltage phase angle output from the three-level inverter 1. At this time, the command voltage generation unit 20 converts the three-phase current into the rotational coordinate system and converts the current of the d (invalid) axis of the three-phase current converted into the rotational coordinate system into the command voltage of the d-axis (d-axis command voltage conversion unit ( Not shown), a q-axis command voltage converter (not shown) for converting the current of the q-axis (effective) axis of the three-phase current converted into the rotary coordinate system into a q-axis command voltage, the output voltage of the d-axis command voltage converter; A synchronous coordinate system converter (not shown) for converting the output voltage of the q-axis command voltage converter into a q-axis command voltage and a d-axis command voltage of the synchronous coordinate system, respectively, and the q-axis command voltage and the d-axis command voltage of the synchronous coordinate system are fixed. A fixed coordinate system converter (not shown) that converts and outputs the q-axis command voltage and the d-axis command voltage of the coordinate system, and obtains the command voltage of each phase of the three-phase coordinate system using the q-axis command voltage and the d-axis command voltage of the fixed coordinate system. Command voltage calculator (not shown) It should.

이에 대해서 구체적으로 살펴보기로 한다.This will be described in detail.

상기 d축 지령전압 변환부는 d축 PI 제어기(미도시)를 포함한다. d축 PI 제어기는 상기 d축 전류(red_Ide)와 실제 d축 전류(Ide)의 차이인 d축 전류 에러값(Ide_err)을 구하고, 상기 d축 전류 에러값(Ide_err), I제어기 게인(Ki) 및 시스템 제어주기(Tsamp)를 모두 승산하여 d축 I 제어기 출력값(ref_Vde_fb_intg)을 구하고, 상기 d축 전류 에러값(Ide_err)과 상기 P 제어기 게인(Kp)을 승산한 값을 상기 d축 I제어기 출력값(ref_Vde_fb_intg)과 더하여 d축 지령전압(ref_Vde_fb)을 출력한다. The d-axis command voltage converter includes a d-axis PI controller (not shown). The d-axis PI controller obtains a d-axis current error value Ide_err, which is a difference between the d-axis current red_Ide and the actual d-axis current Ide, and the d-axis current error value Ide_err and the I controller gain Ki. And d-axis I controller output value ref_Vde_fb_intg by multiplying all the system control cycles Tsamp, and multiplying the d-axis current error value Ide_err and the P controller gain Kp by the d-axis I controller output value. In addition to (ref_Vde_fb_intg), the d-axis command voltage (ref_Vde_fb) is output.

한편 상기 q축 지령전압 변환부는 q축 PI 제어기(미도시)를 포함한다. q축 PI 제어기는 상기 q축 전류(red_Iqe)와 실제 q축 전류(Iqe)의 차이인 q축 전류 에러값(Iqe_err)을 구하고, 상기 q축 전류 에러값(Iqe_err), I 제어기 게인(Ki) 및 시스템 제어주기(Tsamp)를 모두 승산하여 q축 I 제어기 출력값(ref_Vqe_fb_intg)을 구하고, 상기 q축 전류 에러값(Iqe_err)과 상기 P 제어기 게인(Kp)을 승산한 값을 상기 q축 I제어기 출력값(ref_Vqe_fb_intg)과 더하여 q축 지령전압(ref_Vqe_fb)을 출력한다. Meanwhile, the q-axis command voltage converter includes a q-axis PI controller (not shown). The q-axis PI controller obtains the q-axis current error value Iqe_err, which is the difference between the q-axis current red_Iqe and the actual q-axis current Iqe, and calculates the q-axis current error value Iqe_err and the I controller gain Ki. And multiplying all system control cycles Tsamp to obtain the q-axis I controller output value ref_Vqe_fb_intg, and multiplying the q-axis current error value Iqe_err and the P controller gain Kp by the q-axis I controller output value. In addition to (ref_Vqe_fb_intg), the q-axis command voltage ref_Vqe_fb is output.

상기 동계좌표계 변환부는 회전좌표계 상의 상기 d축 지령전압(ref_Vde_fb)을 동기좌표계상의 d축 지령전압(ref_Vde)으로 변환하여 출력하고, 회전좌표계 상의 상기 q축 지령전압(ref_Vqe_fb)을 동기좌표계상의 q축 지령전압(ref_Vqe)으로 변환하여 출력한다. The dynamic coordinate system converting unit converts the d-axis command voltage (ref_Vde_fb) on the rotational coordinate system to the d-axis command voltage (ref_Vde) on the synchronous coordinate system, and outputs the converted value. Converts to command voltage ref_Vqe and outputs it.

상기 고정좌표계 변환부는 상기 동기좌표계의 d축 지령전압(ref_Vde) 및 q축 지령전압(ref_Vqe)을 아래의 수학식 1을 이용하여 고정좌표계의 d축 지령전압(ref_Vds) 및 q축 지령전압(ref_Vqs)으로 변환한다.The fixed coordinate system converting unit converts the d-axis command voltage (ref_Vde) and the q-axis command voltage (ref_Vqe) of the synchronous coordinate system using the following equation (1) d-axis command voltage (ref_Vds) and q-axis command voltage (ref_Vqs) of the fixed coordinate system To).

Figure 112012061546234-pat00001
Figure 112012061546234-pat00001

이때 상기 수학식 1에서 Angle은 계통 전압 위상을 나타낸다.In this case, in Equation 1, Angle represents a system voltage phase.

상기 지령전압 계산부는 고정좌표계의 q축 지령전압 및 d축 지령전압을 아래의 수학식 2에 적용하여 3상 좌표계의 각 상의 지령전압을 구한다. The command voltage calculator calculates a command voltage of each phase of the three-phase coordinate system by applying the q-axis command voltage and the d-axis command voltage of the fixed coordinate system to Equation 2 below.

Figure 112012061546234-pat00002
Figure 112012061546234-pat00002

이때, ref_Va는 3상 좌표계의 a상 지령전압을 나타내고 ref_Vb는 3상 좌표계의 b상 지령전압을 나타내고 ref_Vc는 3상 좌표계의 c상 지령전압을 나타낸다.
At this time, ref_Va represents the a-phase command voltage of the three-phase coordinate system, ref_Vb represents the b-phase command voltage of the three-phase coordinate system, and ref_Vc represents the c-phase command voltage of the three-phase coordinate system.

시퀀스 생성부(30)는 지령전압 생성부(20)에서 생성된 지령전압의 공간전압벡터에서의 위치에 따른 각 상의 스위칭 상태들을 이용하여 상기 중성점(z) 전압을 제어하기 위한 DPWM(Discontinous Pulse Width Modulation) 스위칭 시퀀스를 생성한다. 이때, DPWM 스위칭 시퀀스는 지령전압 생성부(20)에서 생성된 지령전압이 공간전압벡터 상에서 위치에서 존재하는 스위칭 상태들을 이용하여 만들어질 수 있다. The sequence generator 30 may use a discontinous pulse width for controlling the neutral point (z) voltage by using switching states of respective phases according to positions of the command voltage generated by the command voltage generator 20 according to positions in the spatial voltage vector. Modulation) creates a switching sequence. In this case, the DPWM switching sequence may be made by using switching states in which the command voltage generated by the command voltage generator 20 exists at a position on the space voltage vector.

예를 들면, 도 4를 참조하면 지령전압(Vref)이 1 섹터(Sector I)에 위치한 경우, DPWM 스위칭 시퀀스는 4개의 스위칭 상태들 [ONN], [PNN], [PON], [POO]에 의해서 만들어지며, [ONN]-[PNN]-[PON]-[POO]-[PON]-[PNN]-[ONN]으로 구성된다. 도 5는 지령전압이 도 4에 도시된 같이 공간전압벡터 상에서 위치한 경우의 DPWM 스위칭 시퀀스를 나타낸다. P 타입 작은 전압벡터 및 N 타입 작은 전압벡터는 같은 출력 선간전압을 발생시키지만 중성점으로 흐르는 전류의 서로 반대방향이므로 중성점 전압을 균일하게 유지하기 위해서는 P 타입 작은 전압벡터와 N 타입 작은 전압벡터의 인가시간이 같아야 한다. For example, referring to FIG. 4, when the command voltage Vref is located in one sector I, the DPWM switching sequence is divided into four switching states [ONN], [PNN], [PON], and [POO]. It is created by [ONN]-[PNN]-[PON]-[POO]-[PON]-[PNN]-[ONN]. FIG. 5 shows a DPWM switching sequence when the command voltage is located on the space voltage vector as shown in FIG. The P-type small voltage vector and N-type small voltage vector generate the same output line voltage, but the opposite directions of the current flowing to the neutral point, so to maintain the neutral voltage uniformly, the application time of P-type small voltage vector and N-type small voltage vector This should be the same.

도 6의 (a)는 정상상태에서 각 상의 스위치 온(On) 시간을 나타낸다. 이때 각 상의 스위치 온 시간은 Ta - ON, Tb - ON, Tc - ON를 나타낸다. Ta - ON는 a 상의 스위치 온 시간을 나타내며 Tb - ON은 b 상의 스위치 온 시간을 나타내며 Tc - ON은 c 상의 스위치 온 시간을 나타낸다. 6 (a) shows the switch-on time of each phase in a steady state. At this time, the switch-on time of each phase represents T a - ON , T b - ON , and T c - ON . T a - ON represents the switch on time on a, T b - ON represents the switch on time on b, and T c - ON represents the switch on time on c.

시간 계산부(40)는 시퀀스 생성부(30)에서 생성된 DPWM 스위칭 시퀀스에서 각 상의 스위칭 온(On) 시간을 구한다. 예를 들면, 시간 계산부(40)는 도 6의 (a)에 도시된 바와 같이 DPWM 스위칭 시퀀스에서 각 상의 스위칭 온 시간을 구한다. 도 6의 (a)는 정상상태에서의 각 상의 스위치 온 시간을 나타낸다. 도 6의 (a) 내지 도 6의 (c)에서 가로축은 시간(주기)을 나타내며 세로축은 각 상의 스위치에 전압벡터의 인가시간을 나타낸다.The time calculator 40 calculates the switching-on time of each phase in the DPWM switching sequence generated by the sequence generator 30. For example, the time calculator 40 calculates the switching-on time of each phase in the DPWM switching sequence as shown in FIG. 6 (a) shows the switch-on time of each phase in a steady state. In FIGS. 6A to 6C, the horizontal axis represents time (period) and the vertical axis represents application time of the voltage vector to the switch of each phase.

스위칭 제어부(50)는 상기 각 상의 스위치 온 시간 중 최소의 스위치 온 시간 및 상기 제1 직류링크 커패시터(2)의 전압과 제2 직류링크 커패시터(3)의 전압의 차를 이용하여, 상기 각 상의 스위치 온 시간을 변형하고 상기 변형된 각 상의 스위치 온 시간으로 상기 DPWM 스위칭 시퀀스를 변형하여 상기 각 상의 다수의 스위치에 인가한다.The switching controller 50 uses the minimum switch-on time among the switch-on time of each phase and the difference between the voltage of the first DC link capacitor 2 and the voltage of the second DC link capacitor 3, respectively. The switch on time is modified and the DPWM switching sequence is modified and applied to the plurality of switches of each phase with the switched on time of each modified phase.

이때, 스위칭 제어부(50)는 제1직류링크 커패시터(2) 전압의 크기와 제2직류링크 커패시터(3) 전압의 크기를 비교하고, 그 비교결과에 따라 각 상의 스위치 온 시간을 변형한다. At this time, the switching controller 50 compares the magnitude of the voltage of the first DC link capacitor 2 with the magnitude of the voltage of the second DC link capacitor 3 and changes the switch-on time of each phase according to the comparison result.

즉, 스위칭 제어부(50)는 제1직류링크 커패시터(2) 전압이 제2직류링크 커패시터(3) 전압보다 크면, 상기 각 상의 스위치 온 시간에서 상기 최소의 스위치 온 시간(Tmin)을 빼서, 상기 각 상의 스위치 온 시간을 변형한다. 이 경우의 상기 각 상의 스위치 온 시간은 아래의 수학식 3과 같이 변형된다.That is, if the voltage of the first DC link capacitor 2 is greater than the voltage of the second DC link capacitor 3, the switching controller 50 subtracts the minimum switch ON time T min from the switch on time of each phase. The switch on time of each phase is modified. In this case, the switch-on time of each phase is modified as in Equation 3 below.

Figure 112012061546234-pat00003
Figure 112012061546234-pat00003

상기 수학식 3에 의해서 변형된 각 상의 스위치 온 시간에 대한 파형은 도 6의 (b)와 같다. 즉 도 6의 (a)의 파형에서 도 6의 (b)의 파형으로 변형이 되는 것이다. 이때, 상기 최소의 스위치 온 시간은 지령전압(Vref)이 도 4의 위치에 존재한다면 도 5에 도시된 바와 같이 a 상의 스위치 온 시간(Ta - ON)이며 3상의 스위치 온 시간은 아래의 수학식 4와 같이 변형된다.The waveform of the switch-on time of each phase modified by Equation 3 is shown in FIG. In other words, the waveform of FIG. 6A is transformed from the waveform of FIG. 6B. At this time, the minimum switch-on time is a switch-on time (T a - ON ) of a phase as shown in Figure 5 if the command voltage (Vref) is present in the position of Figure 4 and the switch-on time of the three phases It is modified as shown in Equation 4.

Figure 112012061546234-pat00004
Figure 112012061546234-pat00004

이에 따라 상기 변형된 각 상의 스위치 온 시간을 이용할 경우 DPWM 스위칭 스퀀스는 [PNN]-[PON]-[POO]-[PON]-[PNN]이 된다. 이 DPWM 스위칭 시퀀스는 한 상의 스위칭 상태를 바꾸지 않고 계속해서 그 스위칭 상태를 유지하고 있으므로 스위칭 손실을 줄일 수 있다. 또한 이 DPWM 스위칭 시퀀스에서 N 타입 작은 벡터의 인가시간은 "0"이 되고 P 타입 작은 벡터의 인가시간은 2배가 되기 때문에 제2직류링크 커패시터(3)의 전압은 증가하고 반대로 제1직류링크 커패시터(3)의 전압은 감소하게 된다. 이 DPWM 스위칭 시퀀스는 다른 전압벡터의 인가시간을 변하지 않게 하고 작은 전압벡터의 경우 같은 출력 전압을 생성하게 하므로 출력 전류에 영향을 주지 않으며, 오직 중성점 전압에만 영향을 준다. 도 7의 (a)는 중성점 전압을 제어하기 위한 DPWM 스위칭 시퀀스를 나타내며, A 상은 스위칭 상태 "P"로 고정되어 있다.Accordingly, when using the modified switch-on time of each phase, the DPWM switching sequence becomes [PNN]-[PON]-[POO]-[PON]-[PNN]. This DPWM switching sequence keeps the switching state without changing the switching state of one phase, reducing switching losses. Also, in this DPWM switching sequence, the application time of the N-type small vector becomes "0" and the application time of the P-type small vector is doubled, so that the voltage of the second DC link capacitor 3 increases and conversely, the first DC link capacitor. The voltage of (3) decreases. This DPWM switching sequence does not change the application time of different voltage vectors and produces the same output voltage for small voltage vectors, which does not affect the output current, only the neutral voltage. Fig. 7A shows a DPWM switching sequence for controlling the neutral point voltage, and the A phase is fixed to the switching state "P".

한편, 스위칭 제어부(50)는 제1직류링크 커패시터(2)의 전압이 제2직류링크 커패시터(3)의 전압보다 작으면, 상기 각 상의 스위치 온 시간에 상기 최소의 스위치 온 시간(Tmin)을 더하여, 상기 각 상의 스위치 온 시간을 변형한다. 이 경우의 상기 각 상의 스위치 온 시간은 아래의 수학식 5와 같이 변형된다.On the other hand, if the voltage of the first DC link capacitor 2 is less than the voltage of the second DC link capacitor 3, the switching controller 50 is the minimum switch on time (T min ) at the switch on time of each phase In addition, the switch-on time of each phase is modified. In this case, the switch-on time of each phase is modified as shown in Equation 5 below.

Figure 112012061546234-pat00005
Figure 112012061546234-pat00005

상기 수학식 5에 의해서 변형된 각 상의 스위치 온 시간에 대한 파형은 도 6의 (c)와 같다. 즉 도 6의 (a)의 파형에서 도 6의 (c)의 파형으로 변형이 되는 것이다. 이때, 상기 최소의 스위치 온 시간은 지령전압(Vref)이 도 4의 위치에 존재한다면 도 5에 도시된 바와 같이 a 상의 스위치 온 시간(Ta - ON)이며 3상의 스위치 온 시간은 상기 수학식 6과 같이 변형된다. The waveform of the switch-on time of each phase modified by Equation 5 is shown in FIG. In other words, the waveform of FIG. 6A is transformed from the waveform of FIG. 6C. At this time, the minimum switch-on time is the switch-on time (T a - ON ) of a phase as shown in Figure 5 if the command voltage (Vref) is present in the position of Figure 4 and the switch-on time of the three phases It is modified as shown in 6.

Figure 112012061546234-pat00006
Figure 112012061546234-pat00006

이에 따라 상기 변형된 각 상의 스위치 온 시간을 이용할 경우 DPWM 스위칭 스퀀스는 [ONN]-[PNN]-[PON]-[PNN]-[ONN]이 된다. 이를 나타내는 도면이 도 7의 (b)에 도시되어 있다. 도 7의 (b)를 참조하면 DPWM 스위칭 시퀀스에에서 B 상은 스위칭 상태 "N"으로 고정되어 있으므로 스위칭 손실을 줄일 수 있으며 모든 작은 전압벡터의 인가시간이 N 타입 작은 전압벡터로 할당되므로 제1직류링크 커패시터(2)의 전압은 증가하고 제2직류링크 커패시터(3)의 전압은 감소하게 된다. Accordingly, using the modified switch-on time of each phase, the DPWM switching sequence becomes [ONN]-[PNN]-[PON]-[PNN]-[ONN]. A diagram illustrating this is shown in FIG. Referring to (b) of FIG. 7, in the DPWM switching sequence, phase B is fixed to the switching state "N", thereby reducing switching loss. Since the application time of all the small voltage vectors is allocated to the N type small voltage vector, the first direct current is performed. The voltage of the link capacitor 2 increases and the voltage of the second DC link capacitor 3 decreases.

이러한 과정을 거쳐서 지령전압(Vref)이 도 4와 같이 섹터 I에 있을 때 중성점 전압 제어를 위한 DMPW 스위칭 시퀀스는 표 1과 같이 구해질 수 있다. 표 1에서 Vdc1은 제1직류링크 커패시터(2)의 전압을 나타내며, Vdc2는 제2직류링크 커패시터(3)의 전압을 나타낸다.Through this process, when the command voltage Vref is in sector I as shown in FIG. 4, the DMPW switching sequence for controlling the neutral point voltage may be obtained as shown in Table 1. In Table 1, V dc1 represents the voltage of the first DC link capacitor 2, and V dc2 represents the voltage of the second DC link capacitor 3.

SECTOR ISECTOR I RegionRegion 정상normal Vdc1 > Vdc2 V dc1 > V dc2 Vdc1 < Vdc2 V dc1 <V dc2 1One [ONN]-[PNN]-[PON]-[POO]-[PON]-
[PNN]-[ONN][ONN]-[PNN]-[PON]-[POO]-[PON]-
[PNN]-[ONN] [PNN]-[PON]-[POO]-[PON]-
[PNN][PNN]-[PON]-[POO]-[PON]-
[PNN] [ONN]-[PNN]-[PON]-
[PNN]-[ONN][ONN]-[PNN]-[PON]-
[PNN]-[ONN] 22 [OON]-[PON]-[PPN]-[PPO]-[PPN]-[PON]-[OON][OON]-[PON]-[PPN]-[PPO]-[PPN]-[PON]-[OON] [PON]-[PPN]-[PPO]-[PPN]-
[PON][PON]-[PPN]-[PPO]-[PPN]-
[PON] [OON]-[PON]-[PPN]-
[PON]-[OON][OON]-[PON]-[PPN]-
[PON]-[OON] 3-A3-A [ONN]-[OON]-[PON]-[POO]-[PON]-[OON]-[ONN][ONN]-[OON]-[PON]-[POO]-[PON]-[OON]-[ONN] [OON]-[PON]-[POO]-[PON]-
[OON][OON]-[PON]-[POO]-[PON]-
[OON] [ONN]-[OON]-[PON]-
[OON]-[ONN][ONN]-[OON]-[PON]-
[OON]-[ONN] 3-B3-B [OON]-[PON]-[POO]-[PPO]-[POO]-[PON]-[OON][OON]-[PON]-[POO]-[PPO]-[POO]-[PON]-[OON] [PON]-[POO]-[PPO]-[POO]-
[PON][PON]-[POO]-[PPO]-[POO]-
[PON] [OON]-[PON]-[POO]-
[PON]-[OON][OON]-[PON]-[POO]-
[PON]-[OON] 4-A4-A [ONN]-[OON]-[OOO]-[POO]-[OOO]-[OON]-[ONN][ONN]-[OON]-[OOO]-[POO]-[OOO]-[OON]-[ONN] [OON]-[OOO]-[POO]-[OOO]-
[OON][OON]-[OOO]-[POO]-[OOO]-
[OON] [ONN]-[OON]-[OOO]-
[OON]-[ONN][ONN]-[OON]-[OOO]-
[OON]-[ONN] 4-B4-B [OON]-[OOO]-[POO]-[PPO]-[POO]-[OOO]-[OON][OON]-[OOO]-[POO]-[PPO]-[POO]-[OOO]-[OON] [OOO]-[POO]-[PPO]-[POO]-
[OOO][OOO]-[POO]-[PPO]-[POO]-
[OOO] [OON]-[OOO]-[POO]-
[OOO]-[OON][OON]-[OOO]-[POO]-
[OOO]-[OON]

도 8은 제1직류링크 커패시터(2)의 전압이 제2직류링크 커패시터(3)의 전압보다 작을 때의 각 상의 출력 극 전압을 예시한 도면이다. 즉 도 8의 (a)는 제1직류링크 커패시터(2)의 전압이 제2직류링크 커패시터(3)의 전압보다 작을 때의 a 상의 출력 극 전압을 나타내고, 도 8의 (b)는 제1직류링크 커패시터(2)의 전압이 제2직류링크 커패시터(3)의 전압보다 작을 때의 b상의 출력 극 전압을 나타내고, 도 8의 (c)는 제1직류링크 커패시터(2)의 전압이 제2직류링크 커패시터(3)의 전압보다 작을 때의 c상의 출력 극 전압을 나타낸다. 도 8의 (a) 내지 도 8의 (c)를 참조하면, 한 주기 내에서 3상 중 어느 한 상에서는 스위칭이 일어나지 않는 것을 확인할 수 있다. 따라서 스위칭 손실이 감소한다는 것을 알 수 있다. 이때, 도 8의 (a) 내지 (c)에서 "S"는 스위칭이 일어나는 상태를 나타내며 "NS"는 스위칭이 일어나지 않는 상태를 나타낸다.FIG. 8 is a diagram illustrating the output pole voltage of each phase when the voltage of the first DC link capacitor 2 is smaller than the voltage of the second DC link capacitor 3. 8A shows the output pole voltage of phase a when the voltage of the first DC link capacitor 2 is smaller than the voltage of the second DC link capacitor 3, and FIG. The output pole voltage of b phase when the voltage of the DC link capacitor 2 is smaller than the voltage of the second DC link capacitor 3, and FIG. 8C shows that the voltage of the first DC link capacitor 2 is zero. The output pole voltage of the c phase when the voltage of the two DC link capacitor 3 is smaller is shown. Referring to FIGS. 8A to 8C, it can be seen that switching does not occur in any one of three phases within one period. Thus, it can be seen that the switching loss is reduced. At this time, in Fig. 8 (a) to (c) "S" represents a state in which switching occurs, "NS" represents a state in which no switching occurs.

상술한 본 발명의 실시예를 도 1에 도시된 3-레벨 인버터(1)에 적용했을 경우에 중성점 전압 불평형으로 인한 출력 전류의 왜곡이 사라지는 것을 나타낸 도면이 도 9에 도시되어 있다.FIG. 9 shows that the distortion of the output current due to the neutral point voltage unbalance disappears when the above-described embodiment of the present invention is applied to the three-level inverter 1 shown in FIG. 1.

도 9의 (a)에서 t1 시점까지, 즉 본 발명의 실시예에 따른 DPWM을 이용한 3-레벨 인버터의 중성점 전압 제어장치 및 방법이 적용되기 전까지, 제2직류링크 커패시터(3)의 전압이 제1직류링크 커패시터(2)의 전압보다 크기 때문에 상 전류는 도 9의 (b)에 도시된 바와 같이 왜곡되어 출력되고 있음을 알 수 있다. tl 시점에서 본 발명의 실시예가 적용된 경우 t2시점까지 제2직류링크 커패시터(3)의 전압과 제1직류링크 커패시터(2)의 전압 차가 점차 줄어들게 되고 이로 인해서 상 전류의 출력 왜곡이 t2시점 가까이에서는 사라짐을 알 수 있다. 이후 도 9의 (a)에서와 같이 t2 시점부터는 제2직류링크 커패시터(3)의 전압과 제1직류링크 커패시터(2)의 전압 간 불평형이 사라지기 때문에, 도 9의 (b)에서 같이 상 전류에 출력 왜곡이 사라지는 것을 알 수 있다.
From (a) of FIG. 9 (a), that is, until the neutral point voltage control apparatus and method of the three-level inverter using the DPWM according to the embodiment of the present invention is applied, the voltage of the second DC link capacitor 3 is reduced to zero. Since it is larger than the voltage of the one DC link capacitor 2, it can be seen that the phase current is distorted and output as shown in FIG. When the embodiment of the present invention is applied at the time point tl, the voltage difference between the voltage of the second DC link capacitor 3 and the first DC link capacitor 2 gradually decreases until the time t2, whereby the output distortion of the phase current is near the time t2. You can see that it disappears. Since the unbalance between the voltage of the second DC link capacitor 3 and the voltage of the first DC link capacitor 2 disappears from the time point t2 as shown in FIG. 9A, the image shown in FIG. It can be seen that the output distortion disappears in the current.

이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 따라서 본 발명의 범위는 전술한 실시예에 한정되지 않고 특허청구범위에 기재된 내용 및 그와 동등한 범위 내에 있는 다양한 실시 형태가 포함되도록 해석되어야 할 것이다. The present invention has been described above with reference to the embodiments. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. Therefore, the disclosed embodiments should be considered in an illustrative rather than a restrictive sense. Therefore, the scope of the present invention is not limited to the above-described embodiments, but should be construed to include various embodiments within the scope of the claims and equivalents thereof.

1 : 3-레벨 인버터 10 : 전압 계산부
20 : 지령전압 계산부 30 : 시퀀스 생성부
40 : 시간 계산부 50 : 스위칭 제어부1: 3-level inverter 10: Voltage calculator
20: command voltage calculator 30: sequence generator
40: time calculation unit 50: switching control unit

Claims (4)

제1직류링크에 연결된 제1직류링크 커패시터와 제2직류링크에 연결된 제2직류링크 커패시터가 직렬 연결되며, 3개의 상(leg)마다, 다수의 역병렬 다이오드 및 다수의 스위치가, 상기 제1직류링크 및 제2 직류링크 사이에 연결되도록 구성된 3-레벨 인버터;
상기 제1 직류링크 커패시터의 전압과 상기 제2 직류링크 커패시터의 전압 차를 계산하는 전압 계산부;
상기 3-레벨 인버터에서 출력되는 3상 전류 및 계통전압 위상각을 이용하여 각 상의 지령전압을 생성하는 지령전압 생성부;
상기 각 상의 지령전압의 공간전압벡터에서의 위치에 따라 존재하는 각 상의 스위칭 상태를 이용하여, 상기 제1직류링크 커패시터 및 제2직류링크 커패시터 간 연결 노드인 중성점의 전압을 제어하기 위한 DPWM(Discontinous Pulse Width Modulation) 스위칭 시퀀스를 생성하는 시퀀스 생성부;
상기 DPWM 스위칭 시퀀스에서 각 상의 스위치 온(On) 시간을 구하는 시간 계산부; 및
상기 각 상의 스위치 온 시간 중 최소의 스위치 온 시간 및 상기 제1 직류링크 커패시터의 전압과 제2 직류링크 커패시터의 전압의 차를 이용하여, 상기 각 상의 스위치 온 시간을 변형하고 상기 변형된 각 상의 스위치 온 시간으로 상기 DPWM 스위칭 시퀀스를 변형하여 상기 각 상의 다수의 스위치에 인가하는 스위칭 제어부를 포함하는 것을 특징으로 하는 DPWM을 이용한 3-레벨 인버터의 중성점 전압제어장치.The first DC link capacitor connected to the first DC link and the second DC link capacitor connected to the second DC link are connected in series, and every three legs include a plurality of antiparallel diodes and a plurality of switches. A three-level inverter configured to be connected between the DC link and the second DC link;
A voltage calculator configured to calculate a voltage difference between the voltage of the first DC link capacitor and the second DC link capacitor;
A command voltage generator configured to generate a command voltage for each phase by using a three-phase current and a grid voltage phase angle output from the three-level inverter;
DPWM (Discontinous) for controlling the voltage of the neutral point, which is a connection node between the first DC link capacitor and the second DC link capacitor, by using the switching state of each phase existing according to the position in the spatial voltage vector of the command voltage of each phase. Pulse Width Modulation) a sequence generator for generating a switching sequence;
A time calculator for calculating a switch on time of each phase in the DPWM switching sequence; And
The switch-on time of each phase is modified by using the minimum switch-on time of the switch-on time of each phase and the difference between the voltage of the first DC link capacitor and the voltage of the second DC link capacitor, And a switching control unit for modifying the DPWM switching sequence at an on time and applying the plurality of switches to the plurality of switches of the respective phases. 청구항 1에 있어서,
상기 스위칭 제어부는,
상기 제1직류링크 커패시터의 전압이 상기 제2직류링크 커패시터의 전압보다 크면, 상기 각 상의 스위치 온 시간에서 상기 최소의 스위치 온 시간을 빼서, 상기 각 상의 스위치 온 시간을 변형하고,
상기 제1직류링크 커패시터의 전압이 상기 제2직류링크 커패시터의 전압보다 작으면, 상기 각 상의 스위치 온 시간에 상기 최소의 스위치 온 시간을 더하여, 상기 각 상의 스위치 온 시간을 변형하는 것을 특징으로 하는 DPWM을 이용한 3-레벨 인버터의 중성점 전압제어장치.The method according to claim 1,
Wherein the switching control unit comprises:
When the voltage of the first DC link capacitor is greater than the voltage of the second DC link capacitor, the switch on time of each phase is modified by subtracting the minimum switch on time from the switch on time of each phase,
When the voltage of the first DC link capacitor is less than the voltage of the second DC link capacitor, the switch on time of each phase is added to the switch on time of the respective phases to modify the switch on time of each phase. Neutral point voltage controller of 3-level inverter using DPWM. 제1직류링크에 연결된 제1직류링크 커패시터와 제2직류링크에 연결된 제2직류링크 커패시터가 직렬 연결되며, 3개의 상(leg)마다, 다수의 역병렬 다이오드 및 다수의 스위치가, 상기 제1직류링크 및 제2 직류링크 사이에 연결되도록 구성된 3-레벨 인버터의 중성점 전압제어방법에 있어서,
상기 3-레벨 인버터에서 출력되는 3상 전류 및 계통전압 위상각을 이용하여 각 상의 지령전압을 생성하는 단계;
상기 각 상의 지령전압의 공간전압벡터에서의 위치에 따라 존재하는 각 상의 스위칭 상태를 이용하여, 상기 제1직류링크 커패시터 및 제2직류링크 커패시터 간 연결 노드인 중성점의 전압을 제어하기 위한 DPWM(Discontinous Pulse Width Modulation) 스위칭 시퀀스를 생성하는 단계;
상기 DPWM 스위칭 시퀀스에서 각 상의 스위치 온(On) 시간을 구하는 단계;
상기 제1 직류링크 커패시터의 전압과 상기 제2 직류링크 커패시터의 전압 차를 계산하는 단계; 및
상기 각 상의 스위치 온 시간 중 최소의 스위치 온 시간 및 상기 제1 직류링크 커패시터의 전압과 제2 직류링크 커패시터의 전압의 차를 이용하여, 상기 각 상의 스위치 온 시간을 변형하고 상기 변형된 각 상의 스위치 온 시간으로 상기 DPWM 스위칭 시퀀스를 변형하여 상기 각 상의 다수의 스위치에 인가하는 단계를 포함하는 것을 특징으로 하는 DPWM을 이용한 3-레벨 인버터의 중성점 전압제어방법The first DC link capacitor connected to the first DC link and the second DC link capacitor connected to the second DC link are connected in series, and every three legs include a plurality of antiparallel diodes and a plurality of switches. In the neutral point voltage control method of a three-level inverter configured to be connected between a DC link and a second DC link,
Generating a reference voltage for each phase by using a three-phase current and a grid voltage phase angle output from the three-level inverter;
DPWM (Discontinous) for controlling the voltage of the neutral point, which is a connection node between the first DC link capacitor and the second DC link capacitor, by using the switching state of each phase existing according to the position in the spatial voltage vector of the command voltage of each phase. Pulse Width Modulation) generating a switching sequence;
Obtaining a switch on time of each phase in the DPWM switching sequence;
Calculating a voltage difference between the voltage of the first DC link capacitor and the second DC link capacitor; And
The switch-on time of each phase is modified by using the minimum switch-on time of the switch-on time of each phase and the difference between the voltage of the first DC link capacitor and the voltage of the second DC link capacitor, Modifying the DPWM switching sequence at an on time and applying the plurality of switches to each of the plurality of phases; 청구항 3에 있어서,
상기 DPWM 스위칭 시퀀스를 변형하여 상기 각 상의 다수의 스위치에 인가하는 단계는,
상기 제1직류링크 커패시터의 전압이 상기 제2직류링크 커패시터의 전압보다 크면, 상기 각 상의 스위치 온 시간에서 상기 최소의 스위치 온 시간을 빼서, 상기 각 상의 스위치 온 시간을 변형하고,
상기 제1직류링크 커패시터의 전압이 상기 제2직류링크 커패시터의 전압보다 작으면, 상기 각 상의 스위치 온 시간에 상기 최소의 스위치 온 시간을 더하여, 상기 각 상의 스위치 온 시간을 변형하는 것을 특징으로 하는 DPWM을 이용한 3-레벨 인버터의 중성점 전압제어방법.The method according to claim 3,
Modifying and applying the DPWM switching sequence to a plurality of switches of each phase,
When the voltage of the first DC link capacitor is greater than the voltage of the second DC link capacitor, the switch on time of each phase is modified by subtracting the minimum switch on time from the switch on time of each phase,
If the voltage of the first DC link capacitor is less than the voltage of the second DC link capacitor, the switch on time of each phase is added to the switch on time of the respective phases to modify the switch on time of each phase. Neutral point voltage control method of 3-level inverter using DPWM.
KR1020120084301A 2012-08-01 2012-08-01 Neutral point voltage controller and method of three-level inverter using dpwm KR101343428B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120084301A KR101343428B1 (en) 2012-08-01 2012-08-01 Neutral point voltage controller and method of three-level inverter using dpwm

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120084301A KR101343428B1 (en) 2012-08-01 2012-08-01 Neutral point voltage controller and method of three-level inverter using dpwm

Publications (1)

Publication Number Publication Date
KR101343428B1 true KR101343428B1 (en) 2013-12-19

Family

ID=49988746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120084301A KR101343428B1 (en) 2012-08-01 2012-08-01 Neutral point voltage controller and method of three-level inverter using dpwm

Country Status (1)

Country Link
KR (1) KR101343428B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104092398A (en) * 2014-07-25 2014-10-08 北京电力自动化设备厂 SVPWM space vector search method used for three-level current converter control
CN115566918A (en) * 2022-11-11 2023-01-03 特变电工西安电气科技有限公司 Three-level inverter and discontinuous pulse width modulation method and device thereof
CN115833637A (en) * 2023-02-23 2023-03-21 浙江飞旋科技有限公司 Midpoint potential control method and device based on three-level DPWM modulation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093288B1 (en) 2006-06-28 2011-12-14 가부시키가이샤 히타치세이사쿠쇼 Power conversion device and power conversion method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093288B1 (en) 2006-06-28 2011-12-14 가부시키가이샤 히타치세이사쿠쇼 Power conversion device and power conversion method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104092398A (en) * 2014-07-25 2014-10-08 北京电力自动化设备厂 SVPWM space vector search method used for three-level current converter control
CN115566918A (en) * 2022-11-11 2023-01-03 特变电工西安电气科技有限公司 Three-level inverter and discontinuous pulse width modulation method and device thereof
CN115833637A (en) * 2023-02-23 2023-03-21 浙江飞旋科技有限公司 Midpoint potential control method and device based on three-level DPWM modulation

Similar Documents

Publication Publication Date Title
Choi et al. New modulation strategy to balance the neutral-point voltage for three-level neutral-clamped inverter systems
DK2437389T3 (en) DC-link voltage equalization system and method for multilevel converter
JP6676229B1 (en) Power converter
Xing et al. Model predictive control method to reduce common-mode voltage and balance the neutral-point voltage in three-level T-type inverter
Harnefors et al. Dynamic modeling of modular multilevel converters
JP6957196B2 (en) Power converter
JP6585713B2 (en) Uninterruptible power system
JP2016082786A (en) Neutral point clamp type power conversion device and control method therefor
Samimi et al. Control of DC bus voltage with a Modular Multilevel Converter
JP6494378B2 (en) Power conversion system and method for controlling power conversion system
JP2018129963A (en) Controller of power converter
Narendrababu et al. A five level diode clamped rectifier with novel capacitor voltage balancing scheme
KR101343428B1 (en) Neutral point voltage controller and method of three-level inverter using dpwm
JP2008092640A (en) Three-phase rectifier device
JP5739734B2 (en) Power converter
JP6253548B2 (en) Power converter
JP6426462B2 (en) Power converter and control method thereof
TWI547088B (en) Dc-to-ac conversion apparatus and method of operating the same
Siwakoti et al. A dual mode 5-level inverter with wide input voltage range
Ghoreishy et al. A fast-processing modulation strategy for three-phase four-leg neutral-point-clamped inverter based on the circuit-level decoupling concept
KR101836872B1 (en) Pulse-width modulation control method and device for achieving constant DC-side currents in three-level converter
Fuhrmann et al. Advanced Active Neutral Point Three Level Inverter with Standard Half-Bridge Modules
Gruson et al. Energy control for the alternate arm converter
Mohseni et al. A novel current controller for three-phase voltage-source inverters
Shahnooshi et al. Improved Model Predictive Control Methods with Natural Capacitor Voltage Balancing for the Four Level-Single Flying Capacitor (4L-SFC) Inverter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 4