KR101340120B1 - 발광다이오드 실장용 회로기판 제조 방법 - Google Patents

발광다이오드 실장용 회로기판 제조 방법 Download PDF

Info

Publication number
KR101340120B1
KR101340120B1 KR1020110118845A KR20110118845A KR101340120B1 KR 101340120 B1 KR101340120 B1 KR 101340120B1 KR 1020110118845 A KR1020110118845 A KR 1020110118845A KR 20110118845 A KR20110118845 A KR 20110118845A KR 101340120 B1 KR101340120 B1 KR 101340120B1
Authority
KR
South Korea
Prior art keywords
layer
base substrate
forming
circuit board
insulating layer
Prior art date
Application number
KR1020110118845A
Other languages
English (en)
Other versions
KR20130053204A (ko
Inventor
이창희
Original Assignee
이창희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이창희 filed Critical 이창희
Priority to KR1020110118845A priority Critical patent/KR101340120B1/ko
Publication of KR20130053204A publication Critical patent/KR20130053204A/ko
Application granted granted Critical
Publication of KR101340120B1 publication Critical patent/KR101340120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing

Abstract

본 발명은 발광다이오드 실장용 회로기판 제조 방법에 관한 것으로, 베이스 기판(510)의 소정 영역을 요철형태(511)가 되도록 에칭하는 단계와, 상기 베이스기판(510)의 요철부분(511)이 노출되도록 상기 베이스 기판(510) 상부에 절연층(520)을 형성하는 단계와, 상기 베이스 기판(510)의 요철부분(511) 상부에 패드층(530)을 형성하는 단계와, 상기 절연층(520) 상부의 소정 영역에 회로층(540)을 형성하는 단계와, 상기 베이스기판(510) 상부, 패드층(530), 절연층(520) 및 회로층(530)의 상부에 도금층(550)을 형성하는 단계와, 상기 베이스기판(550)의 패드층(530) 및 회로층(540) 상부에 소정 패턴이 적층되도록 상기 도금층(550)을 패터닝하는 단계를 포함하는 것을 특징으로 한다. 본 발명은 베이스기판을 요철형태로 제작하여 패드층 형성을 위한 공정을 수행할 필요가 없어 제조비용을 절감시킬 수 있는 것은 물론 고휘도 LED에서 발생되는 고열을 효과적으로 제거함으로써 LED의 수명 연장 및 성능을 유지할 수 있다. 또한, 본 발명은 베이스기판 제작에 열합착 방법을 사용하지 않기 때문에 열팽창 및 수축에 따른 기판의 휨 현상을 고려할 필요가 없어 고방열성 회로기판을 다양한 두께로 제작할 수 있고, 이로 인해 다양한 형태의 조명장치에 적용할 수 있다.

Description

발광다이오드 실장용 회로기판 제조 방법{Manufaturing Method Of Circuit Board For Mounting LED}
본 발명은 반도체 회로기판에 관한 것으로, 특히, 발광다이오드 실장용 회로기판 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하 LED)는 다양한 색상으로 발광되도록 제조되어 단순한 점광원 형태의 표시소자로 사용되었지만, 최근 광효율성, 반영구성 등의 장점이 부각되어 다양한 분야에 사용되고 있으며, 각 분야에 적용이 용이하도록 소형화, 모듈화되고 있다.
도 1은 LED용 회로기판의 구조를 설명하기 위한 도면이다. 도 1에 도시된 바와 같이, LED 칩(20)에서 발생한 열은 LED 패키지(30) 및 회로기판(10)을 통하여 공기 중으로 방열된다.
일반적으로 LED는 출력이 작기 때문에 LED 소자를 탑재한 회로기판(10)으로는 글라스 에폭시 기판(FR-4) 등과 같은 수지계 기판이 사용되어 왔다.
최근 LED 기술이 발전되면서 LED의 조명 효율(luminous efficiency)이 백열 전구 수준을 능가하게 되어 차세대 조명기구 및 디스플레이 장치 등의 분야로 적용이 확대되고 있다.
그러나, 차세대 조명기구 및 디스플레이 장치에 적용함에 있어서, 고휘도의 LED를 실장하면서 방열문제가 대두되고 있다. 예를 들어, 조명 용도로 사용되는 고휘도 LED의 경우 발광효율이 20~30%로 낮고 또한 칩 사이즈가 작기 때문에 전체적인 소비전력이 낮음에도 불구하고 단위면적당 발열량이 매우 크다.
특히, LED 모듈이 소형화, 고휘도로 제작되면서 그에 따른 방열대책이 절실히 요구되고 있다.
따라서, 고휘도 LED용 회로기판의 방열 효율을 향상시키기 위해 수지계 기판 대신에 금속 베이스기판 및 세라믹기판 등이 사용되게 되었다. 회로기판의 방열 효율은 LED의 성능 및 수명에 큰 영향을 미치기 때문에 고휘도의 LED 모듈을 설계함에 있어 회로기판은 매우 중요한 요소로 작용한다.
도 2는 종래의 중출력 LED용 방열회로기판(100)을 설명하기 위한 도면이다. 도 2를 참조하면, 종래의 방열회로기판(100)에 에폭시와 세라믹 등이 혼합되어 이루어진 절연층(120)과 구리 등으로 이루어진 금속 배선층(131)이 순차적으로 적층된 구조를 갖는다. 상기 방열회로기판(100) 상에는 일반적인 LED 패키지(30), COB형 LED 패키지(31)가 탑재되며, 그 내부의 LED(20)는 금속 배선층(31)에 전기적으로 연결된다.
도 3은 도 2의 방열회로기판(10))을 제조하는 과정을 설명하기 위한 도면이다. 도 3에 도시된 바와 같이, 상기 방열회로기판(100)은 금속기판(110) 상에 절연층(120)과 금속층(130)을 순차적으로 적층한 후 이를 열압착(hot press)하고 금속층(130)을 패터닝함으로써 얻어진다.
그러나, 상술한 종래의 방열회로기판(100)은 열합착 공정을 거쳐서 제조되기 때문에 열팽창 및 수축에 의하여 금속기판(110)이 휠 수 있기 때문에 금속기판(110)을 얇게 할 수 없어 방열회로기판(100)에 유연성(flexibility)을 부여하기에 한계가 있을 뿐만 아니라 절연층(120)이 에폭시와 세라믹 등이 혼합되어 이루어져 있기 때문에 방열 효율을 향상시키는데 한계가 있어 고휘도 LED 제품에 적용하기 어렵다.
본 발명은 상기의 문제점을 해결하기 위하여, 베이스 기판을 요철형태로 형성함으로써 제조공정을 줄여 제조비용을 절감시키는 것은 물론 종래에 비하여 고휘도 LED의 방열 효율을 더 향상시키도록 한 발광다이오드 실장용 회로기판 제조 방법을 제공하는데 목적이 있다.
본 발명은 상기의 목적을 달성하기 위하여, 베이스 기판의 소정 영역을 요철형태가 되도록 에칭하는 단계; 상기 베이스 기판 상부에 절연층을 형성하되, 상기 베이스기판의 요철부분 중 볼록부분이 노출되도록 절연층을 형성하는 단계; 상기 절연층 상부의 소정 영역에 회로층을 형성하는 단계; 상기 베이스기판의 볼록부분, 절연층 및 회로층의 상부에 도금층을 형성하는 단계; 및 상기 베이스기판의 볼록부분 및 회로층의 상부에 소정 패턴이 적층되도록 상기 도금층을 패터닝하는 단계를 포함하여 이루어지는 것이 바람직하다.
상기 베이스 기판은 상부에 절연층이 형성된 금속기판, 표면에 산화알루미늄막이 형성된 알루미늄기판 또는 열전도성의 세라믹이 함유된 절연성 방열 프라스틱기판을 사용하는 것이 바람직하다. 알루미늄판 뿐 만아니라 동판, 압연판을 사용하여도 된다.
상기 단계를 수행함에 있어서, 베이스 기판의 요철부분 중 볼록부분 상부에 패드층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 패드층은 Au, Ag, Al, Cu, Sn 또는 Ni을 포함하는 금속을 전기도금 방식으로 형성하거나, 상기 금속과 실리콘, 에폭시, 페놀, 아크릴 또는 폴리에스테르를 포함하는 고분자 수지를 혼합한 액상의 도전성 재료를 인쇄방식으로 코팅하여 경화시킴으로써 형성할 수 있다.
상기 절연층은 실리콘, 에폭시, 페놀, 아크릴 또는 폴리에스테르를 포함하는 고분자 수지의 액상도료, 또는 상기 고분자 수지의 액상도료에 Al2O3(Aluminum Oxide : 산화알루미늄), AlN(Aluminum Nitride : 질화알루미늄), BN(Boron Nitride : 질화붕소) 또는 SiO2(Silicon Dioxide : 실리카)를 포함하는 세라믹이 혼합된 액상도료를 인쇄방식으로 코팅하여 경화시킴으로써 형성할 수 있다.
상기 회로층은 Au, Ag, Al, Cu, Sn 또는 Ni를 포함하는 금속과 실리콘, 에폭시, 페놀, 아크릴 또는 폴리에스테르를 포함하는 고분자 수지가 혼합된 액상의 도전성 재료를 인쇄방식으로 코팅하여 경화시킴으로써 형성할 수 있다.
상기 도금층은 화학도금층과 전기도금층을 순차적으로 적층하여 형성하는 것을 특징으로 하며, 상기 전기도금층의 두께가 화학도금층의 두께보다 더 두껍게 형성하는 것이 바람직하다.
상기 구성의 본 발명은 고휘도 LED에서 발생되는 고열을 효과적으로 제거함으로써 LED의 수명 연장 및 성능을 유지할 수 있다.
또한, 본 발명은 베이스기판 제작에 열합착 방법을 사용하지 않기 때문에 열팽창 및 수축에 따른 기판의 휨 현상을 고려할 필요가 없어 고방열성 회로기판을 다양한 두께로 제작할 수 있고, 이로 인해 다양한 형태의 조명장치에 적용할 수 있다.
또한, 본 발명은 베이스기판을 요철형태로 제작하여 패드층 형성을 위한 공정을 수행할 필요가 없어 제조비용을 절감시킬 수 있다.
도 1은 LED용 회로기판의 구조를 설명하기 위한 도면.
도 2는 종래의 중출력 LED용 방열회로기판의 구조를 설명하기 위한 도면.
도 3은 도 2의 방열회로기판의 제조과정을 설명하기 위한 도면.
도 4는 본 발명의 제1 실시예에 따른 회로기판의 제조과정을 나타내는 신호 흐름도.
도 5a 내지 도 5g는 도 4의 제조과정에 따른 회로기판의 단면도.
도 6은 본 발명의 제2 실시예에 따른 회로기판의 제조과정을 나타내는 신호 흐름도.
도 7a 내지 도 7g는 도 6의 제조과정에 따른 회로기판의 단면도.
이하, 본 발명을 도면에 의거하여 상세히 설명하면 다음과 같다.
본 발명의 실시 예에서는 본 발명의 기술적 사상 및 본질적 특성을 명료히 설명하기 위해 본 발명이 속하는 기술분야의 당업자에게 공지된 기술에 대한 상세한 설명은 생략하기로 한다.
본 발명의 제1 실시 예에 따른 회로기판의 제조과정은 도 4의 신호 흐름도 및 도 5a 내지 도 5g의 제조과정에 따른 회로기판의 단면도와 같다.
따라서, 본 발명의 제1 실시 예에 따른 회로기판의 제조과정은 도 4의 신호 흐름도에 도시한 바와 같이, 베이스 기판(510)의 소정 영역을 요철형태가 되도록 에칭하는 단계와, 상기 베이스기판(510)의 요철부분(511)이 노출되도록 상기 베이스 기판(510) 상부에 절연층(520)을 형성하는 단계와, 상기 베이스 기판(510)의 요철부분(511) 상부에 패드층(530)을 형성하는 단계와, 상기 절연층(520) 상부의 소정 영역에 회로층(540)을 형성하는 단계와, 상기 베이스기판(510) 상부에 형성된 패드층(530), 절연층(520) 및 회로층(530)의 상부에 도금층(550)을 형성하는 단계와, 상기 베이스기판(550)의 패드층(530) 및 회로층(540)의 상부에 소정 패턴이 적층되도록 상기 도금층(550)을 패터닝하는 단계로 이루어진다.
이와 같은 본 발명의 제1 실시 예에 따른 회로기판의 제조과정을 상세히 설명하면 다음과 같다.
먼저, 도 5(a)와 같은 베이스기판(510)의 일부영역을 에칭하여 도 5(b)와 같이 상기 베이스기판(510)의 소정영역이 요철형태(511)로 형성되도록 한다.
이때, 상기 베이스기판(510)은 알루미늄(Al-5052-H32)을 사용하고, 에칭액은 염화제2철(Feffic Chloride : FeCl36H2)과 수산화나트륨(NaOH)의 혼합용액을 사용하며, 에칭 두께는 70㎛이다.
다음 공정으로, 도 5(c)와 같이 베이스기판(510)의 요철부분(511)이 노출되도록 절연층(520)을 형성한다.
상기 절연층(520)은 내열성 및 절연성이 우수한 실리콘, 에폭시, 페놀, 아크릴, 폴리에스테르 등의 고분자 수지의 액상 도료 또는 상기 고분자 수지의 액상도료에 Al2O3(Aluminum Oxide : 산화알루미늄), AlN(Aluminum Nitride : 질화알루미늄), BN(Boron Nitride : 질화붕소) 또는 SiO2(Silicon Dioxide : 실리카) 등과 같이 높은 열전도도를 가지는 세라믹을 혼합한 액상도료를 인쇄방식으로 70㎛ 두께로 코팅하여 150oC에서 경화시킴으로써 형성할 수 있다.
다음 공정으로, 도 5(d)와 같이 베이스기판(510)의 요철부분(511)의 상부에 패드층(530)을 형성한다.
상기 패드층(530)은 Au(금), Ag(은), Al(알루미늄), Cu(구리), Sn(주석) 또는 Ni(니켈)을 포함하는 금속을 전기도금 방식으로 형성하거나, 상기 금속과 내열성이 우수한 실리콘, 에폭시, 페놀, 아크릴 또는 폴리에스테르를 포함하는 고분자 수지를 혼합하여 높은 열전도도를 가지는 액상의 도전성 재료를 인쇄방식으로 도포하여 100oC~200oC에서 경화시킴으로써 형성할 수 있다.
다음 공정으로, 도 5(e)와 같이 베이스기판(510)에 형성된 절연층(520) 상부의 소정영역에 회로층(540)을 형성한다.
상기 회로층(540)은 Au(금), Ag(은), Al(알루미늄), Cu(구리), Sn(주석) 또는 Ni(니켈) 등의 금속과 내열성 및 절연성이 우수한 실리콘, 에폭시, 페놀, 아크릴 또는 폴리에스테르 등의 고분자 수지를 혼합한 액상의 비도전성 재료를 인쇄방식으로 두께 20㎛만큼 도포하여 80oC~160oC에서 경화시킴으로써 형성할 수 있다.
다음 공정으로, 도 5(f)와 같이 상기 베이스기판(510)의 상부에 형성된 절연층(520), 패드층(530) 및 회로층(540)의 상부에 도금층(550)을 형성한다.
상기 도금층(550)은 화학도금방식으로 0.1~6um의 Cu, Ni , Sn 등을 도금하여 화학도금층을 형성한다. 그리고 화학도금층(250) 상에 전기도금방식으로 5~100um의 Cu, Ni 또는 Sn 등을 도금하여 전기도금층을 형성함으로써, 화학도금층과 전기도금층이 순차적으로 적층되어 이루어진 도금층(550, 740)을 형성한다.
삭제
회로 베이스층이 비전도성이기 때문에 화학도금을 먼저 행하는 것이며, 이후에 전기도금을 행하는 이유는 전기도금이 화학도금에 비하여 두껍게 형성하는데 더 유리하기 때문이다.
전처리 과정으로 플라즈마 디스미어(plasma desmear) 공정을 수행하여 이물질을 제거한 후 zincate/cu 공정을 통해 형성할 수 있다. 또한, 상기 도금층(550)은 Cu, Ni, Sn 등을 화학도금방식으로 얇게 입힌 0.2㎛ 두께의 화학도금층과, Cu, Ni, Sn 등을 전기도금방식으로 얇게 입힌 50㎛ 두께의 전기도금층을 순차 적층하여 형성할 수 있다.
다음 공정으로, 상기 도 5(f)와 같이 드금층(550) 상부에 감광막(560)을 도포한 후 식각 마스크를 이용하여 상기 도금층(550)이 노출될 때까지 식각하여 원하는 패턴을 형성한다.
이후, 잔여 감광막을 제거함으로써 도 5(g)와 같이 본 발명의 제1 실시 예에 따른 회로기판을 완성하게 된다.
한편, 도 4 및 도 5의 도면에 도시된 본 발명의 제1 실시 예에 따른 LED 회로기판의 제조방법의 경우 패드층(530) 형성을 위한 공정을 필요로 함으로 제조비용이 증가하는 단점을 내포한다. 따라서, 본 발명의 제2 실시 예에서는 베이스기판을 요철형태로 에칭하고 그 요철부분을 패드층으로 이용하는 방법을 제공하고자 한다.
본 발명의 제2 실시 예에 따른 회로기판의 제조과정은 도 6의 신호 흐름도 및 도 7a 내지 도 7g는 도 6의 제조과정에 따른 회로기판의 단면도와 같다.
따라서, 본 발명의 제2 실시 예에 따른 LED 회로기판의 제조과정은, 베이스 기판(710)의 소정 영역을 요철형태가 되도록 에칭하여 패드층(711)을 형성하는 단계와, 상기 베이스기판(710)의 패드층(711)이 노출되도록 상기 베이스 기판(710)의 상부에 절연층(720)을 형성하는 단계와, 상기 절연층(720) 상부의 소정 영역에 회로층(730)을 형성하는 단계와, 상기 베이스기판(710) 상부의 패드층(711), 절연층(720) 및 회로층(730)의 상부에 도금층(740)을 형성하는 단계와, 상기 베이스기판(710)의 패드층(711) 및 회로층(730) 상부에 소정 패턴이 적층되도록 상기 도금층(740)을 패터닝하는 단계로 이루어진다.
상기 본 발명의 제2 실시 예에 따른 LED 회로기판을 제조함에 있어서, 절연층(720), 회로층(730), 도금층(740) 및 패터닝공정의 특성은 본 발명의 제1 실시 예에 대한 공정과 동일함으로, 제2 실시 예의 각 공정에 대한 상세한 설명은 생략하기로 한다.
또한, 본 발명의 제1 및 제2 실시 예에 따른 회로기판을 제조할 때 베이스기판의 뒷면이 요철형태로 형성된 기판을 사용하여 방열효과를 더 향상시킬 수 있다.
상기에서 본 발명의 실시 예에 대해 상세히 설명하였으나, 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상 및 본질적 특성을 벗어나지 않는 범위에서 다양한 형태로 구현할 수 있음을 이해할 수 있을 것이다.
510, 710 : 베이스기판 520,720 : 절연층
530 : 패드층 540, 730 : 회로층
550, 740 : 도금층 560 , 750 : 감광층

Claims (7)

  1. 베이스 기판의 소정 영역을 요철형태가 되도록 에칭하는 단계;
    상기 베이스 기판 상부에 절연층을 형성하되, 상기 베이스기판의 요철부분 중 볼록부분이 노출되도록 상기 절연층을 형성하는 단계;
    상기 절연층 상부의 소정 영역에 회로층을 형성하는 단계;
    상기 베이스기판의 볼록부분, 절연층 및 회로층의 상부에 도금층을 형성하는 단계;
    상기 베이스기판의 볼록부분 및 회로층 상부에 소정 패턴이 적층되도록 상기 도금층을 패터닝하는 단계를 포함하는 발광다이오드 실장용 회로기판 제조 방법.
  2. 제1항에 있어서, 도금층을 형성하기 전에 베이스 기판의 요철부분 중 볼록부분 상부에 패드층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광다이오드 실장용 회로기판 제조 방법.
  3. 제1항에 있어서, 상기 베이스 기판은
    상부에 절연층이 형성된 금속기판, 표면에 산화알루미늄막이 형성된 알루미늄기판 또는 열전도성의 세라믹이 함유된 절연성 방열 프라스틱기판임을 특징으로 하는 발광다이오드 실장용 회로기판 제조 방법.
  4. 제2항에 있어서, 상기 패드층은
    Au, Ag, Al, Cu, Sn 또는 Ni을 포함하는 금속을 전기도금 방식으로 형성하거나, 상기 금속과 실리콘, 에폭시, 페놀, 아크릴 또는 폴리에스테르를 포함하는 고분자 수지를 혼합한 액상의 도전성 재료를 인쇄방식으로 코팅하여 경화시키는 것을 특징으로 하는 발광다이오드 실장용 회로기판 제조 방법.
  5. 제1항에 있어서, 상기 절연층은
    실리콘, 에폭시, 페놀, 아크릴 또는 폴리에스테르를 포함하는 고분자 수지의 액상도료, 또는 상기 고분자 수지의 액상도료에 Al2O3(Aluminum Oxide : 산화알루미늄), AlN(Aluminum Nitride : 질화알루미늄), BN(Boron Nitride : 질화붕소) 또는 SiO2(Silicon Dioxide : 실리카)를 포함하는 세라믹이 혼합된 액상도료를 인쇄방식으로 코팅하여 경화시키는 것을 특징으로 하는 발광다이오드 실장용 회로기판 제조 방법.
  6. 제1항에 있어서, 상기 회로층은
    Au, Ag, Al, Cu, Sn 또는 Ni를 포함하는 금속과 실리콘, 에폭시, 페놀, 아크릴 또는 폴리에스테르를 포함하는 고분자 수지가 혼합된 액상의 도전성 재료를 인쇄방식으로 코팅하여 경화시키는 것을 특징으로 하는 발광다이오드 실장용 회로기판 제조 방법.
  7. 제1항에 있어서, 상기 도금층은
    화학도금층과 전기도금층을 순차적으로 적층하여 형성하는 것을 특징으로 하는 발광다이오드 실장용 회로기판 제조 방법.
KR1020110118845A 2011-11-15 2011-11-15 발광다이오드 실장용 회로기판 제조 방법 KR101340120B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110118845A KR101340120B1 (ko) 2011-11-15 2011-11-15 발광다이오드 실장용 회로기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110118845A KR101340120B1 (ko) 2011-11-15 2011-11-15 발광다이오드 실장용 회로기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20130053204A KR20130053204A (ko) 2013-05-23
KR101340120B1 true KR101340120B1 (ko) 2013-12-10

Family

ID=48662501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110118845A KR101340120B1 (ko) 2011-11-15 2011-11-15 발광다이오드 실장용 회로기판 제조 방법

Country Status (1)

Country Link
KR (1) KR101340120B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210021721A (ko) * 2019-08-19 2021-03-02 (주)에스팩솔루션 멀티칩 led 모듈 또는 멀티칩 복합센서 모듈용 고방열성 기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259958A (ja) 2003-02-26 2004-09-16 Kyocera Corp 発光素子収納用パッケージおよび発光装置
KR20080088140A (ko) * 2007-03-29 2008-10-02 서울반도체 주식회사 방열 기판과 이를 포함하는 발광소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259958A (ja) 2003-02-26 2004-09-16 Kyocera Corp 発光素子収納用パッケージおよび発光装置
KR20080088140A (ko) * 2007-03-29 2008-10-02 서울반도체 주식회사 방열 기판과 이를 포함하는 발광소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210021721A (ko) * 2019-08-19 2021-03-02 (주)에스팩솔루션 멀티칩 led 모듈 또는 멀티칩 복합센서 모듈용 고방열성 기판
KR102362643B1 (ko) * 2019-08-19 2022-02-14 (주)에스팩솔루션 멀티칩 led 모듈 또는 멀티칩 복합센서 모듈용 고방열성 기판

Also Published As

Publication number Publication date
KR20130053204A (ko) 2013-05-23

Similar Documents

Publication Publication Date Title
US9698563B2 (en) Flexible LED device and method of making
US8240882B2 (en) Light emitting diode module and method for making the same
US20140321126A1 (en) Flexible light emitting semiconductor device having a three dimensional structure
US20080179612A1 (en) Light-Emitting Diode Package and Manufacturing Method Thereof
JP2004039691A (ja) Ｌｅｄ照明装置用の熱伝導配線基板およびそれを用いたｌｅｄ照明装置、並びにそれらの製造方法
JP2011139008A (ja) 熱と電気の伝導経路を分離させたチップオンボード用金属基板構造
JP2011228602A (ja) Ｌｅｄ発光装置およびその製造方法
JP2011040715A (ja) Ｌｅｄ実装基板およびその製造方法
KR20140013612A (ko) 칩 온 메탈 타입 인쇄회로기판 제조방법
TW201246618A (en) Led module device, method for manufacturing same, led package used for led module device, and method for manufacturing same
JP2009054895A (ja) 発光素子
JP2015216206A (ja) ウェハーレベル光半導体デバイス用部材の製造方法、光半導体デバイスの製造方法、及び光半導体デバイス
JP2004119515A (ja) 高い放熱性を有する発光ダイオード表示モジュール及びその基板
KR20120100303A (ko) 인쇄회로기판, 이를 구비한 발광모듈, 발광모듈을 구비하는 조명유닛 및 발광모듈 제조방법
KR101340120B1 (ko) 발광다이오드 실장용 회로기판 제조 방법
KR101235176B1 (ko) 발광다이오드 실장에 적합한 고방열성 회로기판 제조방법
CN209418557U (zh) 电路板及紫外led固化光源
TW201318235A (zh) 加強散熱的光學元件封裝
KR101353299B1 (ko) 고효율 고방열구조의 ｌｅｄ패키지 구조 및 그 제조방법
CN109728155A (zh) 电路板、紫外led固化光源及制备电路板的方法
JP2013135069A (ja) 発光素子搭載用配線基板、発光モジュール及び発光素子搭載用配線基板の製造方法
KR101211719B1 (ko) 필름 타입의 광소자 패키지 및 그 제조 방법
KR101259854B1 (ko) 방열특성이 개선된 인쇄회로기판 및 제조방법
KR101128991B1 (ko) 사이드 뷰 광 패키지 및 그 제조 방법
KR20090082637A (ko) 발광 다이오드조명 모듈 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170721

Year of fee payment: 4

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200304

Year of fee payment: 7