KR101339400B1 - 블록공중합체를 이용한 멀티저항 특성의 상변화 메모리 소자 제조방법 및 이에 의하여 제조된 멀티저항 특성의 상변화 메모리 소자 - Google Patents

블록공중합체를 이용한 멀티저항 특성의 상변화 메모리 소자 제조방법 및 이에 의하여 제조된 멀티저항 특성의 상변화 메모리 소자 Download PDF

Info

Publication number
KR101339400B1
KR101339400B1 KR1020110062253A KR20110062253A KR101339400B1 KR 101339400 B1 KR101339400 B1 KR 101339400B1 KR 1020110062253 A KR1020110062253 A KR 1020110062253A KR 20110062253 A KR20110062253 A KR 20110062253A KR 101339400 B1 KR101339400 B1 KR 101339400B1
Authority
KR
South Korea
Prior art keywords
phase change
layer
block copolymer
memory device
change memory
Prior art date
Application number
KR1020110062253A
Other languages
English (en)
Other versions
KR20130006913A (ko
Inventor
이정용
윤종문
김청수
김용인
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020110062253A priority Critical patent/KR101339400B1/ko
Publication of KR20130006913A publication Critical patent/KR20130006913A/ko
Application granted granted Critical
Publication of KR101339400B1 publication Critical patent/KR101339400B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

블록공중합체를 이용한 멀티저항 특성의 상변화 메모리 소자 제조방법 및 이에 의하여 제조된 멀티저항 특성의 상변화 메모리 소자가 제공된다.
본 발명에 따른 블록공중합체를 이용한 멀티저항 특성의 상변화 메모리 소자 제조방법은 기판 상에 하부전극층을 적층하는 단계; 상기 하부전극층 상에 2개 이상의 단위 상변화층이 순차적으로 적층된 상변화층을 적층하는 단계; 상기 상변화층상에 블록공중합체를 도포한 후, 열처리하여 자기조립시키는 단계; 상기 자기조립된 블록공중합체 중 일부 중합체 블록 영역을 선택적으로 제거하여, 패턴된 블록공중합체 주형을 제조하는 단계; 상기 패턴된 블록공중합체 주형 상에 마스크용 금속층을 적층한 후, 상기 블록공중합체 주형을 제거하는 단계; 및 상기 마스크용 금속층 및 상변화 메모리 소자층을 반응성 이온식각하는 단계를 포함하는 것을 특징으로 하며, 본 발명에 따른 상변화 메모리 소자 제조방법은 블록공중합체의 자기조립 구조를 이용, 상변화막을 기판에 제조하므로, 대면적의 기판 위에 원하는 크기의 상변화 메모리 소자를 효과적으로 제조할 수 있다.

Description

블록공중합체를 이용한 멀티저항 특성의 상변화 메모리 소자 제조방법 및 이에 의하여 제조된 멀티저항 특성의 상변화 메모리 소자{Method for manufacturing phase-change memory device having multi-resistance using block copolymer and multi-layered phase-change memory device having multi-resistance manufactured by the same}
본 발명은 블록공중합체를 이용한 멀티저항 특성의 상변화 메모리 소자 제조방법 및 이에 의하여 제조된 멀티저항 특성의 상변화 메모리 소자에 관한 것으로, 보다 상세하게는 대면적으로, 비휘발성의 상변화 물질을 기판 위에 제조할 수 있으며, 멀티저항 특성을 갖는 발명은 블록공중합체를 이용한 멀티저항 특성의 상변화 메모리 소자 제조방법 및 이에 의하여 제조된 멀티저항 특성의 상변화 메모리 소자에 관한 것이다.
상변화 메모리(일명 Phase-Change Memory or RAM, P-RAM) 소자는 특정 물질의 상(相) 변화를 판단해 데이터를 저장하는 차세대 메모리 반도체이다. 상변화 메모리 소자는 게르마늄(Ge), 안티몬(Sb) 및 텔루륨(Te)로 구성된 칼코게나이드 화합물(Ge-Sb-Te:GST)과 같은 상변화 물질의 결정 상태를 이용하는 것으로, 상변화 물질의 결정상태가 결정인 경우는 0, 비결정인 경우에는 1의 신호를 검출하는 방식으로 정보를 저장한다. 이러한 상변화 메모리 소자는 전원이 끊겨도 저장된 정보가 지워지지 않는 플래시메모리의 장점과, 전원이 끊어지면 저장된 자료는 소멸되지만 빠른 처리 속도를 자랑하는 디램의 장점을 모두 지니고 있다. 하지만, 반도체 메모리 소자의 집적 밀도가 증대됨에 따라, 패턴 및 홀을 형성하기 위한 포토리소그라피 기술이 봉착한 한계로 인하여, 초미세 상변화 메모리, 특히 미세 패턴의 상변화 메모리 소자를 대면적으로 제조하는 것은 매우 어렵다.
따라서, 본 발명이 해결하고자 하는 과제는 기판 면적의 제한 없이 나노크기의 상변화 메모리 소자를 기판에 균일하게 제조하는 상변화 메모리 소자 제조방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는 상술한 방법에 의하여 제조된 상변화 메모리 소자를 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명은 기판상에 하부전극층을 적층하는 단계; 상기 하부전극층 상에 2개 이상의 단위 상변화층이 순차적으로 적층된 상변화층을 적층하는 단계; 상기 상변화층상에 블록공중합체를 도포한 후, 열처리하여 자기조립시키는 단계; 상기 자기조립된 블록공중합체 중 일부 중합체 블록 영역을 선택적으로 제거하여, 패턴된 블록공중합체 주형을 제조하는 단계; 상기 패턴된 블록공중합체 주형 상에 마스크용 금속층을 적층한 후, 상기 블록공중합체 주형을 제거하는 단계; 및 상기 마스크용 금속층 및 상변화 메모리 소자층을 반응성 이온식각하는 단계를 포함하는 것을 특징으로 하는, 멀티 저항특성의 상변화 메모리 소자 제조방법을 제공한다.
본 발명의 일 실시예에서 상기 단위 상변화층의 결정화 온도 차이는 50℃ 이상이며, 상기 단위 상변화층 사이에는 배리어층이 구비된다.
본 발명의 일 실시예에서 상기 반응성 이온식각에 따라 상기 마스크용 금속층 하부의 상변화 메모리 소자층은 원뿔 또는 원뿔 기둥 형태가 되며, 상기 마스크용 금속층은 크롬이고, 상기 하부전극층은 티타늄질화물(TiN)을 포함한다.
본 발명의 일 실시예에서 상기 블록공중합체는 폴리스티렌-폴리메타크릴레이트 블록공중합체(PS-b-PMMA)이며, 상기 열처리에 의하여 폴리스티렌 기재에 폴리메타클릴레이트 영역이 실린더 형상으로 자기조립된다.
본 발명의 또 다른 일 실시예에서 상기 블록공중합체는 폴리스티렌-폴리디메틸실록산 블록공중합체(PS-b-PDMS)이며, 상기 열처리에 의하여 폴리스티렌 기재에 폴리디메틸실록산 영역이 실린더 형상으로 자기조립된다.
본 발명의 일 실시예에서 상기 단위 상변화층은 2개이며, 각각의 단위 상변화층은 In3Sb1Te2(IST) 및 상부의 Ge2Sb2Te5 (GST)를 포함한다.
본 발명의 일 실시예에서 상기 기판은 유리섬유를 포함하는 플렉서블 기판이며, 본 발명은 상술한 방법에 의하여 제조된, 멀티 저항특성의 상변화 메모리 소자를 제공한다.
본 발명은 기판; 상기 기판 상에 적층된 하부전극층; 및 상기 하부전극층 상에 적층된 상변화층을 포함하며, 여기에서 상기 상변화층은 순차적으로 적층된 2 개 이상의 단위 상변화층을 포함하고, 여기에서 상기 단위 상변화층의 결정화 온도 차이는 50℃ 이상인 것을 특징으로 하는, 멀티 저항특성의 상변화 메모리 소자를 제공한다.
본 발명의 일 실시예에서 상기 단위 상변화층 사이에는 배리어층이 구비되고, 상기 기판은 유리섬유를 포함하는 플렉서블 기판이다.
본 발명에 따른 상변화 메모리 소자 제조방법은 블록공중합체의 자기조립 구조를 이용, 상변화막을 기판에 제조하므로, 대면적의 기판 위에 원하는 크기의 상변화 메모리 소자를 효과적으로 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 상변화 메모리 제조방법의 단계도이다.
도 3a 내지 3e는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조방법을 설명하는 단계별 단면도이다.
도 4a 및 4b는 도 3b와 같이 소자층 위에 적층된 후 자기조립된 블록공중합체 주형(140)의 SEM 사진 및 TEM 사진이다.
도 5a 및 5b는 본 발명의 일 실시예에 따라 제조된 다층 상변화 메모리 소자의 TEM 이미지이다.
도 6a 및 6b는 본 발명의 일 실시예에 따라 플렉서블 기판 위에 제조된 상변화 메모리 소자의 SEM 이미지와, 사진이다.
도 7은 본 발명의 일 실시예에 따라 제조된 다층 상변화 메모리 소자의 TEM 이미지이다.
도 8은 본 발명에 따라 제조된 다층 상변화 메모리 소자의 멀티저항 특성을 설명하는 도면이다.
도 9는 온도 상승에 따른 단위 상변화층의 순차적인 결정화 과정을 설명하는 도면이다.
이하, 본 발명을 도면을 참조하여 상세하게 설명하고자 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명은 상술한 바와 같이, 블록공중합체의 자기조립 구조를 주형(template)으로 사용하여, 상변화물질을 기판에 다층으로 적층하여, 다층 구조의 상변화막을 기판 상에 적층한 후, 이를 패터닝한다. 특히 본 발명의 경우 블록공중합체 자기조립 구조를 통하여 다층구조의 상변화층을 패터닝하므로, 조밀한 미세 패턴의 다층 상변화 소자를 제조할 수 있다. 또한, 본 발명에 따른 상변화 소자는 다층의 상변화 물질을 사용하여, 멀티 저항 특성을 갖는다. 이하 본 발명에 따른 다층 상변화 소자의 제조방법을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 상변화 메모리 제조방법의 단계도이다.
도 1을 참조하면, 기판 상에 순차적으로 하부전극층 및 상변화층을 적층한다. 본 발명의 일 실시예에서 상기 상변화층은 다층 구조로서 적어도 2 개 이상의 단위 상변화층을 포함하며, 본 발명의 일 실시예에 따른 상변화 소자 제조방법에서 상기 상변화층은 제 1 상변화층과 제 2 상변화층을 포함하며, 상기 상변화층의 물질은 상변화 메모리에 사용될 수 있는 임의의 모든 물질이 될 수 있다. 또한, 상기 단위 상변화층은 티타늄질화물층(TiN)과 같은 배리어층(barrier layer)에 의하여 물리적으로 분리되는데, 그 이유는 각각의 단위 상변화층이 주기적인 온도 상승-하강으로 인하여 계면 등에서 혼합되어, 초기 저항 특성이 달라지는 점을 방지하기 위함이다. 따라서, 본 발명에 따른 상변화층은 둘 이상의 단위 상변화층과 이들 사이에 구비된 배리어층으로 이루어진다.
이후 상기 다층 구조의 상변화층 상에 블록공중합체를 도포하고, 도포된 블록공중합체를 열처리하여, 자기조립시킨다. 블록공중합체의 자기조립 결과 공중합체 블록간에는 서로 구분되는 영역(domain)이 형성되는데, 본 발명의 일 실시예에서는 폴리스티렌-폴리메틸메타크릴레이트 블록공중합체를 사용하여, 폴리스티렌(PS) 기재에 폴리메틸메타크릴레이트(PMMA) 영역이 실린더 형태로 형성된 자기조립된 블록공중합체 박막을 제조하였다. 이 외에 폴리스티렌(PS)-폴리디메틸디실록산(PDMS) 공중합체를 자리조립되는 상기 블록공중합체 주형 박막으로 사용할 수 있다. 이 경우에도, 폴리메틸메타크릴레이트(PMMA)와 동일하게 폴리디메틸실록산(PDMS)가 폴리스티렌(PS) 기재 내에서 실린더 형태의 영역으로 자기조립된다.
본 발명의 또 다른 일 실시예에서는 상기 상변화층 상에 별도의 티타늄과 같은 상부 전극이 적층되고, 상기 상부 전극 상에 상술한 블록공중합체가 적층된 후, 자기조립될 수 있다. 즉, 상변화층과 블록공중합체 사이에는 별도의 상부 전극이 더 구비될 수 있으며, 이는 본 발명의 범위에 속한다.
다시 도 1을 참조하면, 자기조립된 블록공중합체를 식각하여, 자기조립된 중합체 블록 중 일부를 선택적으로 제거한다. 본 발명의 일 실시예에서는 실린더 구조의 PMMA를 제거하여, PS 기재 상에 소정 구조(예를 들면, 실린더)가 패턴된 블록공중합체 주형을 제조하였다.
이후 상기 블록공중합체 주형에 마스크용 금속을 적층하고, 이후 상기 주형을 리프트-오프 방식 등으로 제거한다. 본 발명의 일 실시예에서는 PMMA 영역에 대응하는 실린더 또는 원뿔 구조의 마스크용 금속층이 형성된다. 상기 마스크용 금속층은 이후 수행되는 반응성 이온식각 공정에서 하부의 상변화층 등을 보호하는 하드마스크로 기능하게 된다. 본 발명의 일 실시예에서는 상변화층과 상부 및/또는 하부전극층의 구성물질인 질화티타늄(TiN)보다 낮은 식각 속도를 가지는 크롬(Cr)을 상기 마스크용 금속층의 구성물질로 사용하였으나, 본 발명의 범위는 이에 제한되지 않는다.
마스크용 금속층을 적층한 후, 상기 금속층이 적층된 상변화 메모리에 대하여 반응성 이온식각 공정이 진행된다. 본 발명은 이때 마스크용 금속층과 상변화 메모리의 소자층(상변화층-하부전극층 또는 상부전극-상변화층-하부전극층) 사이의 식각속도 차이를 이용하여, 마스크용 금속층 아래의 소자층을 기판상에 남기고, 마스크용 금속층 외부의 타 소자층은 모두 제거한다.
상술한 반응성 이온식각 공정에 의하여 크롬층 하부의 상변화층은 단순한 실린더 구조가 아닌, 원뿔기둥 또는 원뿔 형태가 되며, 이에 따라 나노점 형태의 단위 상변화 메모리 소자를 대면적으로, 조밀하게 제조할 수 있다.
이하 본 발명에 따른 상변화 메모리 소자의 제조방법을 각 단계별로 보다 상세히 설명한다.
도 3a 내지 3e는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조방법을 설명하는 단계별 단면도이다.
도 3a를 참조하면, 기판(100) 상에 순차적으로 적층된 하부전극층(110)과, 상변화층(120)을 포함하며, 여기에서 상기 상변화층(120)은 다층의 단위 상변화층(120a, 120b)을 포함하고, 각각의 단위 상변화층(120a, 120b)은 티타늄질화물층과 같은 배리어층(121)에 의하여 물리적으로 분리된다. 또한, 본 발명의 일 실시예에서 상기 기판(100)은 유리섬유를 포함하는 유리섬유-강화 복합 필름(GFR)으로, 플렉서블 기판이었으나, 딱딱한 실리콘 기판일 수 있으며, 본 발명의 범위는 상술한 기판의 종류에 제한되지 않는다. 또한, 상기 하부전극층(110은 질화티타늄(TiN)이었으며, 상변화층(120) 하부의 제 1 단위 상변화층(120a)의 물질은 In3Sb1Te2(IST)이었고, 상부의 제 2 단위 상변화층(120b)은 Ge2Sb2Te5 (GST)이었다. 본 발명의 범위는 상술한 물질의 종류에 제한되지 않으나, 단위 상변화층 물질의 결정화 온도가 50 내지 100℃ 이상의 차이를 갖는 것이 바람직하다. 만약 단위 상변화층 물질의 결정화 온도가 상기 범위보다 적으면, 불연속적인 멀티저항 을 기대하기 어렵기 때문이다. 또한, 상기 하부전극층(110)은 전류가 흐르는 금속층과 상기 금속층 상에 적층되어 접촉하는 상변화층(120)으로 줄-열을 인가하는 저항층으로 이루어진다.
도 3b를 참조하면, 상기 상변화층(120) 상에 블록공중합체를 도포한 후, 도포된 블록공중합체층(140)을 열처리하여, 자기조립시킨다. 본 발명의 일 실시예에서 폴리스티렌과 폴리메타크릴레이트의 공중합체(PS-b-PMMA)를 블록공중합체로 사용하였으며, 자기조립 결과 폴리스티렌 중합체 기재(140b)에 폴리메타크릴레이트 중합체 블록(140a)이 실린더 형태로 심어진 형태가 된다.
이후, 상기 폴리메타크릴레이트 중합체 블록(140a)을 습식 식각 방식으로 선택적으로 제거하여, 폴리스티렌 기재(140b)만으로 이루어진 블록공중합체 주형을 제조한다. 이후 블록공중합체 주형 상에 마스크용 금속층(예를 들면 크롬)을 E-빔 증발법이나 스퍼터링 방법으로 적층한 후, 블록공중합체 주형을 리프트-오프 방식으로 제거한다. 이에 따라 도 3c에 도시된 바와 같이 구형의 마스크용 금속층(150)이 소자의 상변화층(120) 상에 형성된다.
도 3d를 참조하면, 이후 마스크용 금속층(150)이 적층된 소자에 대하여 반응성 이온식각(RIE) 공정이 진행된다. 본 발명의 일 실시예에서는 상기 반응성 이온식각(RIE) 공정은 아르곤(45sccm), 염소(5sccm) 혼합 가스를 이용한 1 단계 공정이었다. 하지만, 이와 달리 2 단계로 반응성 이온식각 공정을 진행할 수 있는데, 이 경우 제 1 단계의 식각 공정은 공정의 속도를 높이기 위하여, 상변화층(120)과 전극층(110) 사이에 식각 선택도가 낮은 식각 기체를 사용하고, 제 2 단계에서는 상변화층(120)과 전극층(110) 사이의 식각 선택도가 큰 식각 기체를 사용할 수 있다. 따라서, 본 발명의 일 실시예에서는 상기 제 1 식각 단계는 염소와 비활성기체(아르곤)의 혼합 기체 분위기에서 진행되었고, 제 2 단계 단계는 사불화탄소(CF4)와 비활성기체의 혼합 기체 분위기에서 진행되었다. 특히 2 단계의 식각 공정은 상변화층(120) 상에 상부전극층이 구비된 경우, 특히 효과적인데, 그 이유는 마스크용 금속층인 크롬(150)과 상부전극층이 식각되는 제 1 단계에서 크롬층(150)의 식각 속도는 상부 전극층에 비하여 느리기 때문에, 크롬층(150)은 하부에 위치한 소자층을 반응성 이온식각 공정으로부터 보호할 수 있기 때문이다.
도 3e를 참조하면, 상기 반응성 이온식각 공정 후 기판(100) 전면에 적층된 하부전극층(110), 상기 마스크용 금속층(150)의 패턴에 따라 상기 하부전극층(110) 상에 원뿔 기둥 형태로 형성된 복수 개의 상변화 메모리 소자(200)가 제조된다. 이때 상기 상변화 메모리 소자(200)는 배리어층(121)에 의하여 분리된 2개 이상의 단위 상변화층(120a, 120b)를 포함하며, 각 단위 상변화층(120a, 120b) 물질의 결정화 온도 차이는 50℃ 이상, 바람직하게는 100℃이상이다.
도 4a 및 4b는 도 3b와 같이 소자층 위에 적층된 후 자기조립된 블록공중합체 주형(140)의 SEM 사진 및 TEM 사진이다.
도 4a 및 4b를 참조하면, PMMA 블록 영역이 제거된 블록공중합체 주형은 매우 균일한 실린더 기둥 패턴을 갖는 것을 알 수 있다.
도 5a 및 5b는 본 발명의 일 실시예에 따라 제조된 다층 상변화 메모리 소자의 TEM 이미지이다.
도 5a 및 5b를 참조하면, 유리섬유-강화 복합 필름(GFR) 상에 형성된 하부전극(Pt/TiN) 상에 다층 상변화층(GST와 IST)의 상변화 메모리 소자가 형성되었음을 알 수 있으며, 상기 IST와 GST 사이에는 티타늄질화물(TiN)이 구비되었음을 알 수 있다.
도 6a 및 6b는 본 발명의 일 실시예에 따라 플렉서블 기판 위에 제조된 상변화 메모리 소자의 SEM 이미지와, 사진이다.
도 6a 및 6b를 참조하면, 본 발명에 의하면, 유리섬유가 함유된 유리섬유-강화 복합필름을 이용, 플렉서블한 상변화 메모리 소자를 대면적에서 조밀하게 제조할 수 있다.
도 7은 본 발명의 일 실시예에 따라 제조된 다층 상변화 메모리 소자의 TEM 이미지이다.
도 7을 참조하면, 하부 전극(TiN) 상에 다층의 단위 상변화층(IST, GST)가 적층된 것을 알 수 있다. 본 발명의 일 실시예에서는 식각 속도와 시간을 조절하여 상기 금속 마스크인 크롬(Cr)을 잔존시켰다. 하지만, 식각시간 등을 조절하여 금속 마스크인 크롬(Cr)을 완전히 제거할 수 있다.
도 8은 본 발명에 따라 제조된 다층 상변화 메모리 소자의 멀티저항 특성을 설명하는 도면이다.
도 8을 참조하면, 온도에 따라 Y축인 저항값이 여러 값으로 나오는 것을 알 수 있다. 즉, 두 개의 단위 상변화층이 모두 결정화되면, 가장 낮은 저항 상태인 Set State가 되며, 특정 온도 조건에서 두 개의 단위 상변화층 중 어느 하나만이 결정화되면, 저항값이 상승하며, 만약 두 개의 단위 상변화층이 모두 결정화되면, 저항값이 증가한다. 본 발명은 이러한 저항값의 단계적 또는 불연속인 증가를 통하여 멀티저항 특성을 갖는 상변화 메모리 소자를 가능하게 하며, 이를 위하여, 단위 상변화층의 물질이 가지는 결정화 온도의 차이는 50℃ 이상이다.
도 9는 온도 상승에 따른 단위 상변화층의 순차적인 결정화 과정을 설명하는 도면이다.
도 9를 참조하면, 상온에서 2 개의 단위 상변화층은 모두 무정형이나, 온도가 250 및 350℃로 상승함에 따라 단위 상변화층이 단계적으로 결정화되는 것을 알 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 기판 상에 하부전극층을 적층하는 단계;
    상기 하부전극층 상에 2개 이상의 단위 상변화층이 순차적으로 적층된 상변화층을 적층하는 단계; 및
    상기 상변화층상에 블록공중합체를 도포한 후, 열처리하여 자기조립시키는 단계;
    상기 자기조립된 블록공중합체 중 일부 중합체 블록 영역을 선택적으로 제거하여, 패턴된 블록공중합체 주형을 제조하는 단계;
    상기 패턴된 블록공중합체 주형 상에 마스크용 금속층을 적층한 후, 상기 블록공중합체 주형을 제거하는 단계; 및
    상기 마스크용 금속층 및 상변화 메모리 소자층을 반응성 이온식각하는 단계를 포함하는 것을 특징으로 하는, 멀티 저항특성의 상변화 메모리 소자 제조방법.
  2. 제 1항에 있어서,
    상기 단위 상변화층의 결정화 온도 차이는 50℃ 이상인 것을 특징으로 하는, 멀티 저항특성의 상변화 메모리 소자 제조방법.
  3. 제 1항에 있어서,
    상기 단위 상변화층 사이에는 배리어층이 구비되는 것을 특징으로 하는, 멀티 저항특성의 상변화 메모리 소자 제조방법.
  4. 제 1항에 있어서,
    상기 반응성 이온식각에 따라 상기 마스크용 금속층 하부의 상변화 메모리 소자층은 원뿔 또는 원뿔 기둥 형태가 되는 것을 특징으로 하는, 멀티 저항특성의 상변화 메모리 소자 제조방법.
  5. 제 1항에 있어서,
    상기 마스크용 금속층은 크롬이고, 상기 하부전극층은 티타늄질화물층(TiN)을 포함하는 것을 특징으로 하는, 멀티 저항특성의 상변화 메모리 소자 제조방법.
  6. 제 1항에 있어서,
    상기 블록공중합체는 폴리스티렌-폴리메타크릴레이트 블록공중합체(PS-b-PMMA)이며, 상기 열처리에 의하여 폴리스티렌 기재에 폴리메타클릴레이트 영역이 실린더 형상으로 자기조립되는 것을 특징으로 하는, 멀티 저항특성의 상변화 메모리 소자 제조방법.
  7. 제 1항에 있어서,
    상기 블록공중합체는 폴리스티렌-폴리디메틸실록산 블록공중합체(PS-b-PDMS)이며, 상기 열처리에 의하여 폴리스티렌 기재에 폴리디메틸실록산 영역이 실린더 형상으로 자기조립되는 것을 특징으로 하는, 멀티 저항특성의 상변화 메모리 소자 제조방법.
  8. 제 1항에 있어서,
    상기 단위 상변화층은 2개이며, 각각의 단위 상변화층은 In3Sb1Te2(IST) 및 상부의 Ge2Sb2Te5 (GST)를 포함하는 것을 특징으로 하는, 멀티 저항특성의 상변화 메모리 소자 제조방법.
  9. 제 1항에 있어서,
    상기 기판은 유리섬유를 포함하는 플렉서블 기판인 것을 특징으로 하는, 멀티 저항특성의 상변화 메모리 소자 제조방법.
  10. 삭제
  11. 기판;
    상기 기판 상에 적층된 하부전극층; 및
    상기 하부전극층 상에 적층된 상변화층을 포함하며, 여기에서 상기 상변화층은 순차적으로 적층된 2 개 이상의 단위 상변화층을 포함하고, 여기에서 상기 단위 상변화층의 결정화 온도 차이는 50℃ 이상이며, 상기 기판은 유리섬유를 포함하는 플렉서블 기판인 것을 특징으로 하는, 멀티 저항특성의 상변화 메모리 소자.
  12. 제 11항에 있어서,
    상기 단위 상변화층 사이에는 배리어층이 구비되는 것을 특징으로 하는, 멀티 저항특성의 상변화 메모리 소자.
  13. 삭제
KR1020110062253A 2011-06-27 2011-06-27 블록공중합체를 이용한 멀티저항 특성의 상변화 메모리 소자 제조방법 및 이에 의하여 제조된 멀티저항 특성의 상변화 메모리 소자 KR101339400B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110062253A KR101339400B1 (ko) 2011-06-27 2011-06-27 블록공중합체를 이용한 멀티저항 특성의 상변화 메모리 소자 제조방법 및 이에 의하여 제조된 멀티저항 특성의 상변화 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110062253A KR101339400B1 (ko) 2011-06-27 2011-06-27 블록공중합체를 이용한 멀티저항 특성의 상변화 메모리 소자 제조방법 및 이에 의하여 제조된 멀티저항 특성의 상변화 메모리 소자

Publications (2)

Publication Number Publication Date
KR20130006913A KR20130006913A (ko) 2013-01-18
KR101339400B1 true KR101339400B1 (ko) 2013-12-10

Family

ID=47837605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110062253A KR101339400B1 (ko) 2011-06-27 2011-06-27 블록공중합체를 이용한 멀티저항 특성의 상변화 메모리 소자 제조방법 및 이에 의하여 제조된 멀티저항 특성의 상변화 메모리 소자

Country Status (1)

Country Link
KR (1) KR101339400B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014103B1 (ko) * 2017-12-20 2019-08-26 한국세라믹기술원 자기조립 패턴 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100010743A (ko) * 2008-07-23 2010-02-02 삼성전자주식회사 전기 소자 및 그 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100010743A (ko) * 2008-07-23 2010-02-02 삼성전자주식회사 전기 소자 및 그 형성 방법

Also Published As

Publication number Publication date
KR20130006913A (ko) 2013-01-18

Similar Documents

Publication Publication Date Title
TWI323950B (en) Method for making a keyhole opening during the manufacture of a memory cell
JP5472888B2 (ja) 抵抗体を利用した不揮発性メモリ素子の製造方法
JP2006324501A (ja) 相変化メモリおよびその製造方法
TWI619242B (zh) 具有切換層及中間電極層之電阻切換裝置及其形成方法
WO2004008535A1 (ja) 不揮発性メモリおよびその製造方法
TWI280614B (en) Multilevel phase-change memory, manufacture method and operating method thereof
TWI611606B (zh) 記憶體結構
JP2007036256A (ja) 金属酸化物ナノ粒子に基づく不揮発性抵抗メモリセル、その製造方法、およびそのメモリセル配置
US20160141494A1 (en) Resistive memory device having field enhanced features
US8828785B2 (en) Single-crystal phase change material on insulator for reduced cell variability
US20130052449A1 (en) Methods for controlling density, porosity, and/or gap size within nanotube fabric layers and films
CN110098104B (zh) 一种图案化的二维过渡金属硫属化合物纳米材料的制备方法
KR20120020265A (ko) 블록공중합체를 이용한 상변화 메모리 소자 제조방법 및 이에 의하여 제조된 상변화 메모리 소자
JP2004241535A (ja) 抵抗変化素子および製造方法
KR101339400B1 (ko) 블록공중합체를 이용한 멀티저항 특성의 상변화 메모리 소자 제조방법 및 이에 의하여 제조된 멀티저항 특성의 상변화 메모리 소자
Zhang et al. Phase change nanodots patterning using a self-assembled polymer lithography and crystallization analysis
KR20160011244A (ko) 다층 박막의 제조 방법, 이로 인해 형성된 다층 박막, 이를 포함하는 유기 박막 트랜지스터 제조 방법 및 이를 통해 제조된 유기 박막 트랜지스터
US8263471B2 (en) Multilayer structure comprising a phase change material layer and method of producing the same
KR20160150282A (ko) 절연 나노입자를 이용한 상변화 메모리 소자, 플렉서블 상변화 메모리 소자 및 그 제조방법
TW202017112A (zh) 積層構造體及其製造方法以及半導體裝置
US8927346B2 (en) Electrically and/or thermally actuated device
US9276205B2 (en) Storage device
CN102903844A (zh) 底部电极和相变电阻的形成方法
KR20120070302A (ko) 블록공중합체를 이용한 상변화 메모리 소자 및 그 제조방법
KR20180118957A (ko) 양이온 수송을 위한 수직 멀티 적층 나노 채널층 기반의 멤리스터 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee