KR101330769B1 - Chalcogenide devices and materials having reduced germanium or telluruim content - Google Patents
Chalcogenide devices and materials having reduced germanium or telluruim content Download PDFInfo
- Publication number
- KR101330769B1 KR101330769B1 KR1020087005573A KR20087005573A KR101330769B1 KR 101330769 B1 KR101330769 B1 KR 101330769B1 KR 1020087005573 A KR1020087005573 A KR 1020087005573A KR 20087005573 A KR20087005573 A KR 20087005573A KR 101330769 B1 KR101330769 B1 KR 101330769B1
- Authority
- KR
- South Korea
- Prior art keywords
- state
- chalcogenide
- resistance
- states
- reset
- Prior art date
Links
- 150000004770 chalcogenides Chemical class 0.000 title claims abstract description 207
- 239000000463 material Substances 0.000 title claims abstract description 158
- 229910052732 germanium Inorganic materials 0.000 title abstract description 24
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 title description 2
- 238000004891 communication Methods 0.000 claims description 6
- 230000015654 memory Effects 0.000 abstract description 70
- 230000007704 transition Effects 0.000 abstract description 56
- 239000000203 mixture Substances 0.000 abstract description 54
- 229910052787 antimony Inorganic materials 0.000 abstract description 17
- 229910052714 tellurium Inorganic materials 0.000 abstract description 13
- 239000000956 alloy Substances 0.000 description 49
- 229910045601 alloy Inorganic materials 0.000 description 49
- 238000002425 crystallisation Methods 0.000 description 38
- 230000008025 crystallization Effects 0.000 description 38
- 238000000034 method Methods 0.000 description 23
- 230000008569 process Effects 0.000 description 21
- 230000001186 cumulative effect Effects 0.000 description 16
- 230000007423 decrease Effects 0.000 description 13
- 230000008859 change Effects 0.000 description 12
- 238000002474 experimental method Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 238000000137 annealing Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000005325 percolation Methods 0.000 description 8
- 238000003491 array Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 7
- 230000006911 nucleation Effects 0.000 description 7
- 238000010899 nucleation Methods 0.000 description 7
- 230000008707 rearrangement Effects 0.000 description 7
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 239000012782 phase change material Substances 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000006399 behavior Effects 0.000 description 5
- 238000004132 cross linking Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000003607 modifier Substances 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229910005900 GeTe Inorganic materials 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010961 commercial manufacture process Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000048 melt cooling Methods 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N80/00—Bulk negative-resistance effect devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
칼코겐화물 재료 및 확장된 범위의 리셋 상태 저항에서 빠른 동작(짧은 셋 펄스 시간)을 보이는 칼코겐화물 메모리 소자. 본 칼코겐화물 재료를 포함하는 전기 소자들은 높은 저항비를 갖는 리셋 및 셋 상태에 대하여 리셋 상태로부터 셋 상태로의 신속한 전이를 가능하게 한다. 따라서, 본 소자들은 빠른 동작 속도는 유지하는 한편 높은 저항 대비 및 개선된 메모리 상태 가독성(readability)을 제공한다. 상기 칼코겐화물 재료는 Ge, Sb 및 Te를 포함하는 재료로서, 통상적으로 사용되는 Ge2Sb2Te5 칼코겐화물 조성물에 비하여 Ge 및/또는 Te 함량이 낮은 재료를 포함한다. 일 구현예에서, Ge의 원자 농도는 11% 내지 22%이고, Sb의 원자 농도는 22% 내지 65%이고, Te의 원자 농도는 28% 내지 55%이다. 바람직한 구현예에서, Ge의 원자 농도는 15% 내지 18%이고, Sb의 원자 농도는 32% 내지 35%이고, Te의 원자 농도는 48% 내지 51%이다.Chalcogenide memory devices exhibit fast operation (short set pulse times) on chalcogenide materials and extended range of reset state resistance. Electrical components comprising the present chalcogenide material allow for a quick transition from a reset state to a set state for reset and set states having a high resistance ratio. Thus, the devices provide high resistance versus improved memory state readability while maintaining fast operating speeds. The chalcogenide material includes Ge, Sb, and Te, and includes a material having a lower Ge and / or Te content than a commonly used Ge 2 Sb 2 Te 5 chalcogenide composition. In one embodiment, the atomic concentration of Ge is 11% to 22%, the atomic concentration of Sb is 22% to 65%, and the atomic concentration of Te is 28% to 55%. In a preferred embodiment, the atomic concentration of Ge is 15% to 18%, the atomic concentration of Sb is 32% to 35% and the atomic concentration of Te is 48% to 51%.
Description
<관련 출원의 정보><Information of related application>
본 출원은 2005년 8월 9일에 출원되고, 그 개시한 바가 여기에 인용되어 통합되는 미합중국 출원 일련번호 제11/200,466호 "Chalcogenide Devices Incorporating Chalcogenide Materials having Reduced Germanium or Tellurium Content" 제하의 일부계속출원이다.This application is filed on August 9, 2005, and is partly filed under United States Application Serial No. 11 / 200,466, entitled "Chalcogenide Devices Incorporating Chalcogenide Materials having Reduced Germanium or Tellurium Content", the disclosure of which is incorporated herein by reference. to be.
<기술분야><Technical Field>
본 발명은 전기 메모리 또는 스위칭 소자에 용도를 갖는 칼코겐화물 재료에 관한 것이다. 더욱 구체적으로, 본 발명은 Ge-Sb-Te 패밀리에서 널리 사용되는 Ge2Sb2Te5 합금에 비하여 상대적으로 낮은 Ge 농도 및/또는 상대적으로 낮은 Te 농도를 갖는 오프-타이라인(off-tieline) 칼코겐화물 합금들에 관한 것이다. 가장 구체적으로, 본 발명은 높은 저항을 갖는 초기 상태에서부터 높은 셋 속도를 보이는 전기 칼코겐화물 재료에 관한 것이다.The present invention relates to chalcogenide materials for use in electrical memories or switching devices. More specifically, the present invention provides an off-tieline having a relatively low Ge concentration and / or a relatively low Te concentration compared to the Ge 2 Sb 2 Te 5 alloy widely used in the Ge-Sb-Te family. It relates to chalcogenide alloys. Most specifically, the present invention relates to an electric chalcogenide material that exhibits a high set rate from an initial state with high resistance.
칼코겐화물 재료는 스위칭, 메모리, 논리 및 프로세싱 기능을 보이는 새로운 상용 전자 재료 군이다. 상기 칼코겐화물 재료의 기본적인 원리는 1960년대에 S.R. Ovshinsky에 의하여 발전되었으며, 지난 수십년간 그와 전세계의 다른 사람들의 많은 노력으로 칼코겐화물 재료의 구조와 성질을 지배하는 저변의 과학에서 발전을 가져왔으며, 칼코겐화물 재료가 실용적으로 응용될 수 있는 범위가 넓어졌다.Chalcogenide materials are a new family of commercial electronic materials that show switching, memory, logic, and processing capabilities. The basic principle of the chalcogenide material was S.R. It was developed by Ovshinsky, and in the last decades, many of his and other people around the world have made progress in the underlying science that governs the structure and properties of chalcogenide materials. The range is widened.
칼코겐화물 소자에서 초기의 업적은 저항성(resistive) 상태로부터 도전성(conductive) 상태로의 스위칭이 문턱 전압 또는 그 이상의 전압을 가해 주었을 때 유발되었다는 전기적 스위칭 거동을 증명하였다. 비록 상기 문턱 전압은 엄연히 소자의 성질이지만 상기 전압에 대한 활성 칼코겐화물 재료의 반응은 상기 문턱 전압의 크기에 잠재된 결정적인 인자이다. 전압에 의해 유발되는 저항성에서-도전성 전이(transformation)는 오보닉 문턱 스위치(OTS: Ovonic Threshold Switch)의 기초이며, 칼코겐화물 재료의 중요한 실용적인 특징을 남긴다. 상기 OTS는 1013 사이클을 넘는 초고속 스위칭 속도에서도 높은 재현성의 스위칭을 제공한다. 상기 OTS의 기초 원리와 작동상의 특징들은, 예를 들면, 그 개시한 바가 여기에 인용되어 포함되는 S.R. Ovshinsky, "Reversible Electrical Switching Phenomena in Disordered Structures", Physical Review Letters, vol. 21, p.1450 - 1453 (1969); S.R. Ovshinsky 및 H. Fritzsche, "Amorphous Semiconductors for Switching, Memory, and Imaging Applications," IEEE Transactions on Electron Devices, vol. ED-20, p. 91 - 105 (1973)를 포함하는 여러 저널 논문에서뿐만 아 니라 그 개시한 바가 여기에 참조되어 포함되는 미합중국 특허 제3,271,591호; 제5,543,737호; 제5,694,146호; 및 제5,757,446호에 제공된다.Early achievements in chalcogenide devices demonstrated the electrical switching behavior that switching from resistive to conductive states was induced when a threshold or higher voltage was applied. Although the threshold voltage is inherently a property of the device, the response of the active chalcogenide material to the voltage is a potential determinant of the magnitude of the threshold voltage. The resistance induced by voltage-conductive transformation is the basis of the Ovonic Threshold Switch (OTS) and leaves important practical characteristics of chalcogenide materials. The OTS provides high reproducible switching even at ultrafast switching speeds over 10 13 cycles. The basic principles and operational features of the OTS are described, for example, in SR Ovshinsky, "Reversible Electrical Switching Phenomena in Disordered Structures", Physical Review Letters, vol. 21, p. 1450-1453 (1969); SR Ovshinsky and H. Fritzsche, "Amorphous Semiconductors for Switching, Memory, and Imaging Applications," IEEE Transactions on Electron Devices, vol. ED-20, p. United States Patent No. 3,271,591, which is incorporated by reference herein as well as in several journal articles including 91-105 (1973); No. 5,543,737; 5,694,146; 5,694,146; And 5,757,446.
칼코겐화물 재료의 다른 중요한 응용은 전기적 및 광학적 메모리 소자들을 포함한다. 칼코겐화물 메모리 소자의 일종은 메모리 동작의 기초로서 상기 재료의 넓은 저항값 범위를 이용한다. 각 저항값들은 상기 칼코겐화물 재료의 식별되는 구조적 상태에 대응되고, 상기 상태의 하나 또는 그 이상을 선택하여 작동하는 메모리 상태를 정의하는 데 사용할 수 있다. 칼코겐화물 재료는 비결정질 상태 또는 상(相)뿐만 아니라 결정질 상태 또는 상도 보일 수 있다. 칼코겐화물 재료의 상이한 구조적 상태는 칼코겐화물 재료의 주어진 부피 또는 영역에서 결정질과 비결정질 상의 상대적인 비율에 따라 달라진다. 상기 칼코겐화물 재료의 셋 상태 및 리셋 상태에 의하여 저항값의 범위가 경계지워진다. 상기 셋 상태는 전기적 성질들이 상기 칼코겐화물 재료의 결정질 부분에 의하여 주로 제어되는 저(低)저항 구조 상태이고, 리셋 상태는 전기적 성질들이 상기 칼코겐화물 재료의 비결정질 부분에 의하여 주로 제어되는 고저항 구조 상태이다.Another important application of chalcogenide materials includes electrical and optical memory devices. A type of chalcogenide memory device utilizes a wide resistance range of the material as the basis of memory operation. Each resistance value corresponds to the identified structural state of the chalcogenide material and can be used to define a memory state that operates by selecting one or more of the states. The chalcogenide material may show a crystalline state or phase as well as an amorphous state or phase. The different structural states of the chalcogenide material depend on the relative proportions of the crystalline and amorphous phases in a given volume or region of the chalcogenide material. The range of resistance values is bounded by the set and reset states of the chalcogenide material. The set state is a low resistance structure state in which the electrical properties are mainly controlled by the crystalline portion of the chalcogenide material, and the reset state is a high resistance in which the electrical properties are mainly controlled by the amorphous portion of the chalcogenide material. It is a rescue state.
칼코겐화물 메모리 재료의 각 메모리 상태는 서로 구별되는 저항값에 대응되고, 각 메모리 저항값은 고유의 정보 내용을 의미한다. 작동에 있어서, 상기 칼코겐화물 재료를 원하는 저항을 갖는 구조 상태로 전이시키기에 적절한 진폭과 지속 시간을 갖는 전류 펄스를 가함으로써 상기 칼코겐화물 재료는 특정 메모리 상태로 프로그래밍될 수 있다. 칼코겐화물 재료에 가해지는 에너지의 양을 제어함으로써, 상기 재료 내의 소정 부피 내의 결정질상 영역과 비결정질상 영역의 상대적인 비율 을 조절할 수 있고 그에 의하여 상기 칼코겐화물 재료의 구조적인 (및 메모리) 상태를 제어할 수 있다.Each memory state of the chalcogenide memory material corresponds to a resistance value that is distinct from each other, and each memory resistance value represents a unique information content. In operation, the chalcogenide material can be programmed to a particular memory state by applying a current pulse having an amplitude and duration suitable for transitioning the chalcogenide material to a structural state having a desired resistance. By controlling the amount of energy applied to the chalcogenide material, it is possible to adjust the relative ratios of crystalline and amorphous regions within a given volume in the material, thereby adjusting the structural (and memory) state of the chalcogenide material. Can be controlled.
각 메모리 상태는 그 상태에 특유한 전류 펄스를 제공함으로써 프로그래밍될 수 있고, 각 상태는 그 저항을 측정함으로써 비파괴적인 방식으로 식별 또는 독출될 수 있다. 상이한 상태들 사이에서 프로그래밍하는 것은 완전히 가역적이며 메모리 소자들은 실질적으로 무한한 횟수의 사이클에 걸쳐 기록 및 독출될 수 있기 때문에 강건하고 신뢰도 높은 작동을 제공할 수 있다. 칼코겐화물 재료의 가변 저항 메모리 기능은 시장에 출현하기 시작한 OUM(Ovonic Universal (또는 Unified) Memory) 소자들에서 현재 개척되고 있다. OUM 타입 소자들의 기본적인 원리 및 작동은, 예를 들면, IEEE Transactions on Electron Devices, vol. 51, p. 714-719 (2004)로 발간된 Pirovana 등의 "Low Field Amorphous State Resistance and Threshold Voltage Drift in Chalcogenide Materials" 및 IEEE Spectrum, vol. 167, p. 363-364 (2005)로 발간된 Weiss의 "Morphing Memory"를 포함하는 여러 저널 논문들뿐만 아니라, 그 개시한 바가 여기에 인용되어 포함되는 미합중국 특허 제6,859,390호; 제6,774,387호; 제6,687,153호; 및 제6,314,014호에 제공된다.Each memory state can be programmed by providing a current pulse specific to that state, and each state can be identified or read in a non-destructive manner by measuring its resistance. Programming between different states is completely reversible and can provide robust and reliable operation because memory elements can be written and read out over a substantially infinite number of cycles. The variable resistance memory function of chalcogenide materials is currently being pioneered in OUM (Ovonic Universal (or Unified) Memory) devices that are beginning to appear on the market. The basic principle and operation of OUM type devices are described, for example, in IEEE Transactions on Electron Devices, vol. 51, p. "Low Field Amorphous State Resistance and Threshold Voltage Drift in Chalcogenide Materials", published by Pirovana et al., 714-719 (2004), and in IEEE Spectrum, vol. 167, p. United States Patent No. 6,859,390, which is incorporated herein by reference, as well as several journal articles, including Weiss's "Morphing Memory" published by 363-364 (2005); No. 6,774,387; No. 6,687,153; And 6,314,014.
칼코겐화물 재료들의 일반적인 거동(스위칭, 메모리 및 축적(accumulation))과 화학 조성은, 그 개시한 바가 여기에 인용되어 통합되는 다음의 미합중국 특허 제6,671,710호; 제6,714,954호; 제6.087,674호; 제5,166,758호; 제5,296,716호; 제5,536,947호; 제5,596,522호; 제5,825,046호; 제5,687,112호; 제5,912,839호; 및 제3,530,441호에서 개시되었다. 이들 문헌들은 칼코겐화물 재료의 거동을 지배하는 것으로 제안된 메커니즘도 설명하며, 전기적 및 광학적 칼코겐화물 재료의 작동상 특징의 근간을 이루는 일련의 부분 결정화 상태를 통해 결정질 상태로부터 비결정질 상태로(및 그 반대로)의 구조적 전이를 포함한다.The general behavior (switching, memory and accumulation) and chemical composition of chalcogenide materials can be found in the following U.S. Pat. No. 6,714,954; No. 6.087,674; 5,166,758; 5,166,758; 5,296,716; 5,296,716; 5,536,947; 5,536,947; No. 5,596,522; No. 5,825,046; 5,687,112; 5,687,112; No. 5,912,839; And 3,530,441. These documents also describe the mechanisms proposed to govern the behavior of chalcogenide materials, and from a crystalline state to an amorphous state (and through a series of partial crystallization states that underlie the operational characteristics of electrical and optical chalcogenide materials). Vice versa).
상기 칼코겐화물 재료와 소자의 현재의 상용 개발은 소자 어레이의 제조도 지향하고 있다. 칼코겐화물 재료는, 전통적인 바이너리 데이터 저장 프로토콜 또는 비-바이너리의 멀티레벨 프로토콜을 이용하여 작동할 수 있는 고밀도 메모리, 논리 및 신경망 어레이로서의 전망을 제공한다. 칼코겐화물 어레이들은 단일칩 상에 메모리와 프로세싱 기능을 통합하는 전망도 제공한다.Current commercial development of such chalcogenide materials and devices is also directed to the fabrication of device arrays. Chalcogenide materials offer the prospect as dense memory, logic and neural network arrays that can operate using traditional binary data storage protocols or non-binary multilevel protocols. Chalcogenide arrays also offer the prospect of integrating memory and processing functions on a single chip.
칼코겐화물 상변화 메모리의 상업적 전망을 더 확장하기 위해, 제조 공정뿐만 아니라, 칼코겐화물 재료의 화학적 및 물리적 성질의 추가적인 개선을 고안할 필요가 있다. 칼코겐화물 재료의 성질의 견지에서 현재의 이슈는 재료의 열적 안정성을 개선할 필요가 있다는 것이다. 칼코겐화물 재료 내에서 데이터는 물질의 구조적 상태로서 유지되며, 따라서 온도에 따라 구조적 상태가 전이하려는 어떠한 경향도 데이터의 잠재적이면서 바람직하지 않은 삭제 또는 손실 메커니즘을 의미한다. 많은 칼코겐화물 메모리 재료들이 실온에서 긴 시간 동안 자신들의 구조적 상태를 유지하지만, 온도를 증가시킴에 따라 그 구조적 상태가 변화하기 쉽게 된다. 실용적인 견지에서, 이러한 점은 공정 또는 제조에 채용될 수 있는 온도뿐만 아니라 칼코겐화물 메모리 소자가 사용될 수 있는 온도 환경을 제한한다. 계속 증가하는 온도 범위에서도 안정한 구조적 상태를 갖는 새로운 칼코겐화물 조성물을 개발하는 것이 바람직하다.In order to further extend the commercial prospects of chalcogenide phase change memory, it is necessary to devise additional improvements in the chemical and physical properties of the chalcogenide material, as well as the manufacturing process. The current issue in terms of the properties of chalcogenide materials is the need to improve the thermal stability of the materials. The data in the chalcogenide material is maintained as the structural state of the material, so any tendency for the structural state to transition with temperature means a potential and undesirable deletion or loss mechanism of the data. Many chalcogenide memory materials maintain their structural state for a long time at room temperature, but as the temperature increases, the structural state tends to change. In practical terms, this limits the temperature at which the chalcogenide memory device can be used as well as the temperature that can be employed in the process or manufacture. It is desirable to develop new chalcogenide compositions that have a stable structural state over ever increasing temperature ranges.
현재 계획된 대부분의 메모리 응용에서, 셋 상태와 리셋 상태는 저항에서 가장 큰 대조를 제공하고 이로 인해 독출하는 동안 재료의 상태의 구별이 용이하기 때문에 메모리 상태들이 셋 상태 및 리셋 상태에 대응되거나 근사적으로 대응되는 바이너리 모드로 칼코겐화물 재료들이 동작한다. 칼코겐화물 메모리 소자들의 상업적 제조에 대하여 예상되는 대부분의 제조 공정에서, 칼코겐화물 재료는 기판, 전기 콘택층 또는 다른 층 위에 증착된다. 증착한 후에 상기 칼코겐화물 재료는 비결정질 또는 다른 무질서한 상태이며 후속되는 공정 동안 결정질 상태로 전환된다. 완성되고 완전히 제조된 소자들에서, 메모리 요소의 활성 물질로서의 일관된 동작을 하는 상기 소자를 준비하기 위하여 상기 칼코겐화물 재료를 전기적으로 사용하거나(exercise) "단련"(form)하는 것이 때때로 필요하다. 상기 단련 과정은 제조된 상태의 칼코겐화물 소자를 제품 사용에 최적의 상태로 전이시키는 단계를 포함한다. 널리 사용되는 Ge2Sb2Te5 합금을 채용하는 소자에서, 바람직하면서도 재현성 있는 값으로 안정화시키는 셋 상태 저항을 달성하기 위해 상기 단련 과정은 여러 사이클의 셋팅 및 리셋팅을 필요로 한다.In most memory applications currently planned, the set states and reset states provide the greatest contrast in resistance, which makes it easier to distinguish between states of material during readout, so that memory states correspond to or approximate set states and reset states. The chalcogenide materials operate in binary mode. In most manufacturing processes expected for the commercial manufacture of chalcogenide memory devices, the chalcogenide material is deposited over a substrate, electrical contact layer or other layer. After deposition, the chalcogenide material is in an amorphous or other disordered state and converted to a crystalline state during subsequent processing. In finished and fully fabricated devices, it is sometimes necessary to electrically execute or “form” the chalcogenide material in order to prepare the device for consistent operation as the active material of the memory element. The annealing process includes the step of transferring the chalcogenide device in a manufactured state to an optimal state for product use. In devices employing widely used Ge 2 Sb 2 Te 5 alloys, the annealing process requires several cycles of setting and resetting to achieve a set state resistance that stabilizes to a desirable and reproducible value.
제조 효율을 높이기 위해, 최소 시간에 실제 동작하도록 전기적으로 설정될 수 있는 칼코겐화물 재료 및 소자 구조물을 개발하는 것이 바람직하다. 미합중국 특허출원 일련번호 제11/200,466호('466 출원)에서, 본 발명의 발명자들은 단련이 전혀 또는 거의 필요없는 일련의 새로운 칼코겐화물 조성물을 확인하였다. 상기 합금은 Ge과 V족 원소를 포함하고, 상기 V족 원소는 Sb인 것이 바람직하다. 일부 구 현예들에서, 상기 합금은 Te를 더 포함한다. 널리 사용되는 Ge2Sb2Te5 조성물에 비하여, 상기 합금은 Ge 및/또는 Te가 적다. '466 출원의 합금은 "오프-타이라인(off-tieline)" 합금이라고 불려질 수 있는데, 상기 합금의 조성물이 Ge-Sb-Te 삼성분 상 다이어그램에서 Sb2Te3와 GeTe를 잇는 타이라인을 벗어나서 위치하기 때문이다.In order to increase manufacturing efficiency, it is desirable to develop chalcogenide materials and device structures that can be electrically set to actual operation in minimum time. In US patent application Ser. No. 11 / 200,466 (the '466 application), the inventors of the present invention identified a series of new chalcogenide compositions that require little or no annealing. It is preferable that the said alloy contains Ge and group V elements, and the said group V element is Sb. In some embodiments, the alloy further includes Te. Compared to the widely used Ge 2 Sb 2 Te 5 compositions, the alloys contain less Ge and / or Te. The alloy of the '466 application may be referred to as an "off-tieline" alloy, in which the composition of the alloy extends beyond the tieline connecting Sb 2 Te 3 and GeTe in the Ge-Sb-Te ternary phase diagram. Because it is located.
제조 후 단련 요건이 덜 가혹할 뿐만 아니라, 저항의 넓은 동적 범위에 걸쳐 확장되는 일련의 메모리 상태들에서 신속한 결정화 속도를 보이는 칼코겐화물 합금을 개발하는 것이 더욱 바람직하다.It is more desirable to develop chalcogenide alloys that not only have less severe post-fabrication requirements but also exhibit rapid crystallization rates in a series of memory states that extend over a wide dynamic range of resistance.
일 구현예에서, 본 발명은 짧은 결정화 시간과 함께 바람직한 단련 특성을 보이는 칼코겐화물 합금 조성물을 제공한다. 다른 구현예에서, 본 발명은 저항이 하나 또는 그 이상의 크기 차수(order of magnitude)까지 연장되는 상이한 구조적 상태에서 약간만 변화하는 결정화 시간을 보이는 칼코겐화물 합금 조성물을 제공한다. 전기 칼코겐화물 소자 응용에 사용될 때, 상기 본 발명의 합금은 빠른 셋 속도 및/또는 넓은 저항 범위의에 걸쳐 연장되는 복수개의 상태들의 바람직한 단련 특성을 제공한다. 상기 본 발명의 합금은 바람직한 문턱 전압, 리셋 전류 및 리셋 저항도 제공한다.In one embodiment, the present invention provides chalcogenide alloy compositions that exhibit desirable annealing properties with short crystallization times. In another embodiment, the present invention provides chalcogenide alloy compositions that exhibit only a slight change in crystallization time in different structural states in which the resistance extends to one or more orders of magnitude. When used in electric chalcogenide device applications, the alloys of the present invention provide desirable annealing properties of a plurality of states extending over a high set speed and / or a wide resistance range. The alloy of the present invention also provides the desired threshold voltage, reset current and reset resistance.
본 발명의 합금은 일반적으로 Ge, Sb, 및/또는 Te를 포함하며, 여기서 Ge의 원자 농도는 일반적으로 11% 내지 22%의 범위에 있고, Sb의 원자 농도는 일반적으로 22% 내지 65%의 범위에 있고, Te의 원자 농도는 일반적으로 28% 내지 55%의 범위에 있다. 일 구현예에서, 본 발명의 합금에서 Ge의 원자 농도는 일반적으로 13% 내지 20%의 범위에 있고, Sb의 원자 농도는 일반적으로 28% 내지 43%의 범위에 있고, Te의 원자 농도는 일반적으로 43% 내지 55%의 범위에 있다. 다른 구현예에서, 본 발명의 합금에서 Ge의 원자 농도는 일반적으로 15% 내지 18%의 범위에 있고, Sb의 원자 농도는 일반적으로 32% 내지 35%의 범위에 있고, Te의 원자 농도는 일반적으로 48% 내지 51%의 범위에 있다.The alloy of the present invention generally comprises Ge, Sb, and / or Te, wherein the atomic concentration of Ge is generally in the range of 11% to 22%, and the atomic concentration of Sb is generally of 22% to 65% In the range, and the atomic concentration of Te is generally in the range of 28% to 55%. In one embodiment, the atomic concentration of Ge in the alloy of the invention is generally in the range of 13% to 20%, the atomic concentration of Sb is generally in the range of 28% to 43%, and the atomic concentration of Te is generally In the range of 43% to 55%. In another embodiment, the atomic concentration of Ge in the alloy of the invention is generally in the range of 15% to 18%, the atomic concentration of Sb is generally in the range of 32% to 35%, and the atomic concentration of Te is general In the range of 48% to 51%.
본 발명은 본 발명의 칼코겐화물 재료들을 포함하는 전기 소자들을 포함한다. 상기 소자들은 두 개의 전기 단자들 또는 콘택들과 전기적으로 소통되는 칼코겐화물 재료의 층을 포함하는 소자들이다. 본 발명은 그러한 소자들의 어레이를 더 포함한다. 일 구현예에서, 본 발명의 합금의 하나를 포함하는 소자는 리셋 저항이 ≤200 kΩ일 때 100 ns 미만의 셋 펄스 시간을 요구한다. 다른 구현예에서, 본 발명의 합금의 하나를 포함하는 소자는 리셋 저항이 ≤100 kΩ일 때 40 ns 미만의 셋 펄스 시간을 요구한다. 바람직한 구현예에서, 본 발명의 합금의 하나를 포함하는 소자는 리셋 저항이 ≤40 kΩ일 때 20 ns 미만의 셋 펄스 시간을 요구한다. 바람직한 구현예에서, 본 발명의 합금의 하나를 포함하는 소자는 리셋 저항이 ≤60 kΩ일 때 30 ns 미만의 셋 펄스 시간을 요구한다.The present invention includes electrical devices comprising the chalcogenide materials of the present invention. The elements are elements comprising a layer of chalcogenide material in electrical communication with two electrical terminals or contacts. The invention further includes an array of such devices. In one embodiment, a device comprising one of the alloys of the present invention requires a set pulse time of less than 100 ns when the reset resistance is ≦ 200 kΩ. In another embodiment, a device comprising one of the alloys of the present invention requires a set pulse time of less than 40 ns when the reset resistance is ≦ 100 kΩ. In a preferred embodiment, the device comprising one of the alloys of the present invention requires a set pulse time of less than 20 ns when the reset resistance is ≤ 40 kΩ. In a preferred embodiment, a device comprising one of the alloys of the present invention requires a set pulse time of less than 30 ns when the reset resistance is ≦ 60 kΩ.
도 1은 칼코겐화물 재료의 저항을 에너지 또는 전류의 함수로 나타낸 개념도이다.1 is a conceptual diagram showing the resistance of a chalcogenide material as a function of energy or current.
도 2는 본 발명에 따른 상이한 칼코겐화물 합금들을 포함하는 여러 이단자(two-terminal) 전자 소자들의 리셋 저항의 함수로 나타낸 셋 펄스 폭의 변화를 나타낸다.Figure 2 shows a change in the set pulse width as a function of the reset resistance of several two-terminal electronic devices comprising different chalcogenide alloys according to the present invention.
도 3은 이단자 전기 소자의 100 kΩ을 넘는 저항을 갖는 리셋 상태로부터 5 kΩ 미만의 저항을 갖는 셋 상태까지의 셋 펄스 폭을 상기 소자의 활성 칼코겐화물 재료 내의 Ge, Sb 및 Te의 원자 농도의 함수로 나타낸 그래프이다.3 shows the set pulse width from a reset state with a resistance of more than 100 kΩ to a set state with a resistance of less than 5 kΩ of a two-terminal electrical element of the atomic concentrations of Ge, Sb and Te in the active chalcogenide material of the device. A graph represented by a function.
도 4는 이단자 전기 소자의 포화 리셋 상태의 리셋 전류를 상기 소자의 활성 칼코겐화물 재료 내의 Ge, Sb 및 Te의 원자 농도의 함수로 나타낸 그래프이다.4 is a graph showing the reset current in a saturated reset state of a two-terminal electrical device as a function of the atomic concentration of Ge, Sb and Te in the active chalcogenide material of the device.
본 발명은 칼코겐화물 재료와 상기 본 발명의 칼코겐화물 재료를 포함하고 실용적인 메모리 및 스위칭 응용으로서 바람직한 작동 특성을 보이는 전기 소자를 제공한다. 소자들은 높은 저항을 갖는 리셋 상태로부터의 셋 시간이 짧은 본 발명의 합금들을 포함한다. 상기 소자들은 넓은 범위의 저항에 걸치는 메모리 상태들을 제공하며 각 메모리 상태는 짧은 셋 시간을 보인다. 따라서, 상기 소자들은 저항이 크게 상이한 메모리 상태들 사이에서 신속한 전이(transformation)를 가능하게 한다. 특히, 본 발명의 칼코겐화물 합금을 포함하는 소자들은 고저항 메모리 상태와 저저항 메모리 상태 사이의 전이를 가능하게 하며 전이 속도와 두 상태들 사이의 저항의 비가 모두 높다. 본 발명의 소자들은 바람직한 문턱 전압 및 리셋 전류를 더 제공한다.The present invention provides an electrical device comprising a chalcogenide material and the chalcogenide material of the present invention and exhibiting desirable operating characteristics for practical memory and switching applications. The devices include alloys of the present invention with a short set time from a reset state with high resistance. The devices provide memory states that span a wide range of resistances, with each memory state exhibiting a short set time. Thus, the devices allow for rapid transformation between memory states with significantly different resistances. In particular, devices comprising the chalcogenide alloy of the present invention enable a transition between a high resistance memory state and a low resistance memory state, and both the transition rate and the ratio of resistance between the two states are high. The devices of the present invention further provide the desired threshold voltage and reset current.
상기 소자들은 유사한 합금 조성물에 대하여 '466 출원에서 설명한 것들에 유사한 바람직한 단련 특성들을 갖는다. 일부 구현예들에서, 본 발명의 칼코겐화물 재료들을 포함하는 소자들은 제조 후에 실제적 응용을 위해 상기 소자를 조절하기 위한 단련 단계를 요구하지 않는다. 이들 구현예들에서, 상기 셋 저항은 상기 소자의 증착에 바로 이은 셋 상태 및 리셋 상태 사이에서 사이클링하면 안정하게 되고, 안정화된 셋 저항은 상기 소자의 처녀(virgin) 저항으로부터 약간만 벗어난다. 그 결과, 실제적 사용에 앞서 소자의 공정후 전기적 사용(exercise)의 필요는 크게 감소한다. 단련 공정에 관한 추가적인 정보는 '466 출원에서 찾을 수 있다.The devices have similar desirable annealing properties to those described in the '466 application for similar alloy compositions. In some embodiments, devices comprising the chalcogenide materials of the present invention do not require an annealing step to adjust the device for practical application after manufacture. In these embodiments, the set resistor becomes stable upon cycling between the set and reset states immediately following the deposition of the device, and the stabilized set resistance deviates only slightly from the virgin resistance of the device. As a result, the need for post-process electrical execution of the device prior to actual use is greatly reduced. Additional information regarding the annealing process can be found in the '466 application.
본 발명 합금의 개선된 셋 속도 특성의 근간이 되는 기초는 칼코겐화물 재료의 구조적 특성과 관련되므로, 칼코겐화물 재료의 기초적인 작동 원리를 검토하는 것이 도움이 된다. 칼코겐화물 메모리 소자 및 소자 어레이의 동작 중에 칼코겐화물 재료의 중요한 특징은 둘 또는 그 이상의 구조적 상태들 사이에서 상 전이가 일어날 수 있다는 능력이다. (메모리 응용에서의 상 전이의 중요성으로 인하여 일부 사람들이 칼코겐화물 재료들을 상변화 물질로 부르게 되었으며, 여기서는 그들을 이렇게 부를 수도 있다) 상기 칼코겐화물 재료들은 결정질 상태, 하나 또는 그 이상의 부분-결정질 상태, 및 비결정질 상태를 포함하는 구조적 상태를 갖는다. 상기 결정질 상태는 단결정 상태 또는 다결정 상태일 수 있다. 여기서 사용될 때, 부분-결정질 상태는 소정 부피의 칼코겐화물이 비결정질 부분과 결정질 부분을 포함하는 구조적 상태를 가리킨다. 일반적으로, 상변화 물질에서는 복수개의 부분-결정질 상태들이 비결정질 및 결정질 부분의 상대적인 비율에 따라 구별될 수 있다. 부분 결정화도(fractional crystallinity)는 칼코겐화물 상-변화 물질의 구조적 상태를 특 성화하는 한 방법이다. 결정질 상태의 부분 결정화도는 100%이고, 비결정질 상태의 부분 결정화도는 0%이며, 부분-결정질 상태는 0%(비결정질 한계)와 100%(결정질 한계) 사이에서 연속적으로 변화하는 부분 결정화도를 갖는다. 따라서, 상변화 칼코겐화물 재료들은 0%와 100%의 부분 결정화도 사이의 전 범위에서 변화하는 복수개의 구조적 상태들 사이에서 전이될 수 있다.Since the basis underlying the improved set rate properties of the alloy of the present invention relates to the structural properties of the chalcogenide material, it is helpful to examine the basic working principle of the chalcogenide material. An important feature of chalcogenide materials during operation of chalcogenide memory devices and device arrays is the ability that phase transitions can occur between two or more structural states. (The importance of phase transitions in memory applications has led some people to call chalcogenide materials phase change materials and may be referred to here as such.) The chalcogenide materials are in a crystalline state, one or more partially-crystalline states. And structural states, including amorphous states. The crystalline state may be a monocrystalline state or a polycrystalline state. As used herein, a partially-crystalline state refers to a structural state in which a volume of chalcogenide comprises an amorphous portion and a crystalline portion. In general, in a phase change material a plurality of partially-crystalline states can be distinguished according to the relative proportions of amorphous and crystalline portions. Fractional crystallinity is one method of characterizing the structural state of chalcogenide phase-change materials. The partial crystallinity of the crystalline state is 100%, the partial crystallinity of the amorphous state is 0%, and the partial-crystalline state has a partial crystallinity that varies continuously between 0% (amorphous limit) and 100% (crystalline limit). Thus, phase change chalcogenide materials can transition between a plurality of structural states that vary over the full range between 0% and 100% partial crystallinity.
칼코겐화물 재료의 구조적 상태들 사이의 전이는 상기 칼코겐화물 재료에 에너지를 가함으로써 유발된다. 다양한 형태의 에너지가 칼코겐화물 재료의 부분 결정화도에 영향을 미칠 수 있고, 구조적 전이를 유발할 수 있다. 칼코겐화물 재료에 전기적, 열적 또는 광학적 영향을 유발하는 적절한 형태의 에너지는 전기적 에너지, 열 에너지, 광학적 에너지 또는 다른 형태의 에너지(예를 들면, 입자-빔 에너지)를 포함한다. 상이한 형태의 에너지의 조합 역시 구조적 전이를 유발할 수 있다. 부분 결정화도의 연속성과 가역적 가변성은 칼코겐화물 재료의 에너지 환경을 조절함으로써 달성할 수 있다. 칼코겐화물 재료의 에너지 환경을 적절하게 조절함으로써 결정질 상태는 부분-결정질 또는 비결정질 상태로 전이될 수 있고, 부분-결정질 상태는 결정질 또는 비결정질 상태뿐만 아니라 다른 부분-결정질 상태로 전이될 수 있으며, 비결정질 상태는 부분-결정질 또는 결정질 상태로 전이될 수 있다. 구조적 전이를 유발하기 위한 열적, 전기적 및 광학적 에너지의 사용과 관련한 고려 사항은 이어지는 논의에서 제공된다.The transition between the structural states of the chalcogenide material is caused by energizing the chalcogenide material. Various forms of energy can affect the partial crystallinity of the chalcogenide material and cause structural transitions. Suitable forms of energy that cause electrical, thermal or optical effects on the chalcogenide material include electrical energy, thermal energy, optical energy or other forms of energy (eg, particle-beam energy). Combinations of different forms of energy can also cause structural transitions. The continuity and reversible variability of the partial crystallinity can be achieved by controlling the energy environment of the chalcogenide material. By appropriately adjusting the energy environment of the chalcogenide material, the crystalline state can be transitioned to a partially-crystalline or amorphous state, and the partially-crystalline state can be transitioned to not only the crystalline or amorphous state but also to other partial-crystalline state, The state can transition into a partially crystalline or crystalline state. Considerations regarding the use of thermal, electrical and optical energy to induce structural transitions are provided in the discussion that follows.
구조적 전이를 유발하기 위한 열 에너지의 사용은 결정질에서 비결정질로의 또는 비결정질에서 결정질 상으로의 전이와 관련된 열역학 및 동역학(kinetics)을 이용한다. 비결정질 상태는, 예를 들면, (부분-결정질, 결정질 또는 비결정질 상태를 포함하여) 그 이전의 어떤 상태로부터 칼코겐화물 재료를 그의 녹는점 이상으로 가열하고 결정질 상의 형성을 방해하기에 충분한 속도로 냉각시킴으로써 형성될 수 있다. 결정질 상태는 (부분-결정질, 결정질 또는 비결정질 상태를 포함하여) 그 이전의 어떤 상태로부터, 예를 들면, 칼코겐화물 재료를 결정화 온도 이상으로 핵응집(nucleation) 및/또는 결정 도메인 성장에 영향을 주기에 충분한 시간동안 가열함으로써 형성될 수 있다. 상기 결정화 온도는 녹는점보다 낮고 결정화가 발생되는 온도에 대응된다. 부분 결정화도가 증가함에 따라 칼코겐화물 재료의 전체 에너지가 감소하도록 결정질 또는 부분-결정질 상태의 자유 에너지가 비결정질 상태의 자유 에너지보다 낮다는 점에서 결정화를 위한 구동력은 통상 열역학적이다. 결정질 상태 또는 부분-결정질 상태 내의 결정 도메인의 형성(핵응집 및 성장)은 동역학적으로 가능하게 되어, 녹는점 미만으로의 가열이 결정질 상 또는 도메인을 형성하는 데 필요한 원자의 재배열을 용이하게 하는 에너지를 제공함으로써 결정화를 촉진한다. 부분-결정질 상태의 부분 결정화도는 이전의 비결정질 칼코겐화물 재료의 가열 온도 또는 시간을 조절함으로써, 또는 이전의 비결정질 칼코겐화물 재료의 냉각 온도 또는 속도를 조절함으로써 제어될 수 있다.The use of thermal energy to induce structural transitions utilizes thermodynamics and kinetics associated with the transition from crystalline to amorphous or from amorphous to crystalline phase. The amorphous state is cooled, for example, at a rate sufficient to heat the chalcogenide material above its melting point and prevent the formation of the crystalline phase from any state before it (including partially-crystalline, crystalline or amorphous states). It can be formed by. The crystalline state affects nucleation and / or crystal domain growth from any state before it (including partially crystalline, crystalline or amorphous state), eg, chalcogenide material above the crystallization temperature. It can be formed by heating for a time sufficient for the cycle. The crystallization temperature is lower than the melting point and corresponds to the temperature at which crystallization occurs. The driving force for crystallization is usually thermodynamic in that the free energy in the crystalline or partially-crystalline state is lower than the free energy in the amorphous state so that the total energy of the chalcogenide material decreases as the partial crystallinity increases. Formation (nucleation and growth) of the crystalline domains in the crystalline or partially-crystalline state is made dynamically possible, so that heating below the melting point facilitates rearrangement of the atoms required to form the crystalline phase or domains. Promotes crystallization by providing energy. The degree of partial crystallinity of the partially-crystalline state can be controlled by adjusting the heating temperature or time of the previous amorphous chalcogenide material, or by adjusting the cooling temperature or rate of the previous amorphous chalcogenide material.
구조적 전이를 일으키기 위한 전기적 에너지의 사용은 통상 칼코겐화물 재료에의 전기적 (전류 또는 전압) 펄스의 인가에 의존한다. 칼코겐화물 재료에 인가되는 전기적 펄스의 크기 및/또는 지속시간을 조절함으로써, 부분 결정화도를 연속적으로 변화시키는 것이 가능하다. 전기적 에너지가 칼코겐화물 재료의 구조에 미치 는 영향은 칼코겐화물 재료에 제공되는 전기에너지의 양 또는 인가되는 전류 또는 전압 펄스의 크기에 따른 칼코겐화물 재료의 저 전기장 전기저항(low field electrical resistance)의 변화로 서술된다. 칼코겐화물 재료의 상기 저 전기장 전기저항(R)을 전기 에너지 또는 전류 펄스 크기(에너지/전류)의 함수로 서술한 대표적인 예가 도 1에 제공된다. 도 1은 변화하는 크기의 전기 에너지 또는 전류 펄스로 야기되는 칼코겐화물 재료의 저 전기장 전기저항의 변화를 나타내며 일반적으로 저항 플롯으로 불릴 수 있다.The use of electrical energy to cause structural transitions typically depends on the application of electrical (current or voltage) pulses to the chalcogenide material. By adjusting the magnitude and / or duration of the electrical pulses applied to the chalcogenide material, it is possible to continuously change the partial crystallinity. The effect of electrical energy on the structure of the chalcogenide material is dependent on the low field electrical resistance of the chalcogenide material depending on the amount of electrical energy provided to the chalcogenide material or the magnitude of the applied current or voltage pulse. It is described as a change of). A representative example describing the low electric field electrical resistance R of the chalcogenide material as a function of electrical energy or current pulse magnitude (energy / current) is provided in FIG. 1. 1 shows the change in low electric field electrical resistance of a chalcogenide material caused by varying magnitudes of electrical energy or current pulses and may generally be referred to as a resistance plot.
상기 저항 플롯은 전기적 에너지에 대한 칼코겐화물 재료의 두 개의 특성 응답 영역을 포함한다. 상기 영역들은 도 1에 나타낸 수직 점선(10)으로 대략 분리된다. 상기 수직 점선(10)의 왼쪽 영역은 칼코겐화물 재료의 누적 영역으로 불릴 수 있다. 상기 누적 영역은 전기 에너지의 증가에 따라 거의 일정하거나 점진적으로 변화하고 문턱 에너지와 그 이상에서 저항의 급격히 감소로 종결되는 전기 저항에 의하여 구별된다. 따라서, 상기 누적 영역은 에너지가 증가하는 방향 기준으로 상기 저항 플롯의 가장 왼쪽의 지점(20)으로부터, 얻어지는 저항 변화가 작거나 점진적인 지점의 범위에 대응되는 (일반적으로 (30)으로 표시되는) 평탄 구역을 지나, 전기저항의 급격한 감소가 따르는 셋 지점 또는 상태(40)까지 연장된다. 상기 평탄 구역(30)은 수평이거나 경사질 수 있다. 상기 저항 플롯의 왼쪽은 누적 영역이라고 불리는데, 칼코겐화물 재료의 구조적 상태가, 에너지가 가해짐에 따라 가해진 에너지의 총 누적양과 연관된, 구조적 상태의 부분 결정화도에 따라 연속적으로 변화하기 때문이다. 가장 왼쪽의 지점(20)은 상기 누적 영역에서 가장 낮은 부분 결정화 도를 갖는 구조적 상태에 대응된다. 이 상태는 완전히 비결정질일 수도 있고 또는 일부 잔존하는 결정질 내용물을 함유할 수 있다. 에너지가 가해짐에 따라 부분 결정화도가 증가하며, 칼코겐화물 재료는 상기 평탄 구역(30)을 따라 복수개의 부분-결정질 상태 중 가해진 에너지가 증가하는 방향으로 전이된다. 선택된 누적 상태(누적 영역에서의 구조적 상태)가 도 1에 정사각형으로 표시된다. 가해진 에너지의 문턱양의 누적에 의하여, 상기 칼코겐화물 재료의 부분 결정화도는 상기 셋 상태(40)에서의 안정화와 전기 저항의 급격한 감소에 의하여 특징지워지는 셋팅 전이에 영향을 미치기에 충분할 만큼 증가한다. 상기 누적 영역에서의 구조적 전이는 상기 평탄 영역(30) 내에서 가해진 에너지가 증가하는 방향으로만 진행하고, 칼코겐화물 재료의 첫 번째 비결정질화 또는 리셋팅에 의해서만 가역적이라는 의미에서 일방향성(unidirectional)이다. 도 1에 나타낸 상기 거동은 칼코겐화물 재료를 포함하는 소자의 수많은 사이클의 셋팅과 리셋팅에 대하여 필요한 에너지 또는 전류를 인가함으로써 재현가능하다. 일단 리셋 상태가 얻어지면, 더 낮은 진폭의 전류 펄스들이 다시 인가될 수 있고, 칼코겐화물 재료의 누적 응답이 되풀이될 수 있다. 따라서, 여러 사이클에 걸쳐서 셋 상태와 리셋 상태 사이에 순환하는 것이 가능하며 이는 높은 메모리 사이클 수명에 필요한 특징이다.The resistance plot includes two characteristic response regions of the chalcogenide material to electrical energy. The regions are roughly separated by the vertical dashed
이론에 한정되기를 의도하는 것은 아니지만, 본 발명의 발명자들은 누적 영역에서 칼코겐화물에 에너지를 가하는 것이 새로운 결정질 도메인의 핵응집 또는 존재하는 결정질 도메인의 성장 또는 이들의 조합을 통해 부분 결정화의 증가로 이어지는 것으로 믿는다. 두 소자 전극들 사이의 칼코겐화물 재료에 걸치는 인접한 결정질 네트웍의 형성을 방해하도록 결정질 도메인들이 서로 상대적으로 분리되어 형성 또는 성장하기 때문에 부분 결정화도의 증가에도 불구하고 전기 저항이 상기 평탄 구역(30)을 따라 점진적으로만 변화하는 것으로 믿어진다. 이러한 형태의 결정화는 서브-퍼콜레이션(sub-percolation) 결정화라고 불릴 수 있다. 상기 셋팅 전이는 인접하고 상호 연결된 결정질 네트웍이 상기 두 소자 전극들 사이의 칼코겐화물 재료 내에서 형성되는 퍼콜레이션 문턱과 일치한다. 이러한 네트웍은, 예를 들면, 결정질 도메인의 크기가 충분히 증가하여 이웃하는 도메인과 충돌할 때 형성될 수 있다. 칼코겐화물 재료의 결정질상이 비결정질 상보다 저항이 낮기 때문에, 상기 퍼콜레이션 문턱은 상기 칼코겐화물 재료를 지나는 인접하는 저저항 도전성 경로의 형성에 대응된다. 그 결과, 상기 퍼콜레이션 문턱은 칼코겐화물 재료의 저항의 급격한 감소에 의하여 명시된다. 상기 누적 영역의 가장 왼쪽 지점은 비결정질 상태이거나 또는 인접하는 결정질 네트웍이 없는 부분-결정질 상태일 수 있다. 서브-퍼콜레이션 결정화는 초기에 비결정질 또는 부분-결정질 상태로 시작되며, 퍼콜레이션 문턱에 이르러 셋팅 전이가 발생할 때까지 점차 증가하는 부분 결정도를 갖는 복수개의 부분-결정질 상태를 통틀어 진행된다.Without wishing to be bound by theory, the inventors of the present invention have found that energizing chalcogenides in the cumulative region leads to an increase in partial crystallization through nucleation of new crystalline domains or growth of existing crystalline domains or combinations thereof. Believe that. In spite of an increase in the degree of crystallinity, the electrical resistance causes the
도 1의 점선(10)의 오른쪽 영역은 그레이스케일(grayscale) 영역 또는 그레이스케일 구역이라고 불릴 수 있다. 상기 그레이스케일 영역은 상기 셋 상태(40)로부터 복수개의 중간 상태(일반적으로 50으로 표시)를 지나 리셋 지점 또는 상태(60)까지 연장된다. 상기 그레이스케일 영역에서의 다양한 지점들은 칼코겐화물 재료의 그레이스케일 상태라고 불릴 수 있다. 도 1에서, 선택된 그레이스케일 상태 들은 원으로 표시되어 있다. 상기 그레이스케일 영역에서의 구조적 전이는 도 1에 표시된 바와 같이 전기 전류 또는 에너지 펄스를 칼코겐화물 재료에 인가함으로써 유발될 수 있다. 그레이스케일 영역에서, 칼코겐화물 재료의 저항은 인가된 전기 펄스의 크기에 따라 변화한다. 상기 그레이스케일 영역에서의 특정 상태의 저항은 상기 칼코겐화물 재료의 구조적 상태의 특성이고, 상기 칼코겐화물 재료의 구조적 상태는 상기 그레이스케일 영역에 인가된 전류 펄스의 크기에 의하여 좌우된다. 상기 칼코겐화물 재료의 부분 결정화도는 전류 펄스의 크기가 증가함에 따라 감소한다. 상기 부분 결정화도는 그레이스케일 상태에 대하여 셋 지점(40) 또는 그 부근에서 가장 높고, 리셋 상태(60)가 가까워짐에 따라 점차적으로 감소한다. 상기 칼코겐화물 재료는 셋 상태(40)의 인접하는 결정질 네트웍을 갖는 구조적 상태로부터 리셋 상태(60)의 인접하는 결정질 네트웍 없이 비결정질 또는 실질적으로 비결정질 또는 부분 결정질인 구조적 상태로 전이된다. 증가하는 크기를 갖는 전류 펄스의 인가는 결정질 네트웍의 일부를 비결정질상으로 전환하는 효과를 가지며, 궁극적으로는 칼코겐화물 재료 내에서 인접하는 고-전도성 결정질 경로를 방해 또는 차단하기에 이른다. 그 결과 상기 칼코겐화물 재료의 저항은 상기 그레이스케일 영역에서 가해지는 전류 펄스의 크기가 증가할수록 증가한다.The right region of the dotted
누적 영역과는 대조적으로, 그레이스케일 영역에서 일어나는 구조적 전이는 가역적이며 양방향적(bi-directional)이다. 이러한 이유로 상기 그레이스케일 영역은 저항 플롯의 직접 겹쳐쓰기(overwrite) 영역이라고 부를 수도 있다. 앞서 지적한 바와 같이, 상기 그레이스케일 영역에서의 각 상태는 그의 저항 및 전류 펄스 크기에 의하여 식별될 수 있으며, 그 전류 펄스 크기의 인가는 상태의 특정 저항값을 만드는 부분 결정화도의 변화를 유발한다. 후속 전류 펄스의 인가는 상기 칼코겐화물 재료의 초기 상태의 부분 결정화도와 비교할 때 부분 결정화도를 증가시킬 수도 있고 또는 감소시킬 수도 있다. 만일 후속 전류 펄스가 상기 초기 상태를 만드는 데 사용된 펄스보다 크기가 크면, 상기 칼코겐화물 재료의 부분 결정화도는 감소하고 상기 구조적 상태는 초기 상태로부터 그레이스케일 저항 곡선을 따라 더 높은 저항 리셋 상태 방향으로 전이된다. 유사하게, 만일 후속 전류 펄스가 초기 상태를 만드는 데 사용된 펄스보다 더 작다면, 상기 칼코겐화물 재료의 부분 결정화도는 증가하고 상기 구조적 상태는 초기 상태로부터 상기 그레이스케일 저항 곡선을 따라 더 낮은 저항 셋 상태의 방향으로 전이된다.In contrast to the cumulative region, structural transitions occurring in the grayscale region are reversible and bi-directional. For this reason, the grayscale region may be referred to as a direct overwrite region of the resistance plot. As pointed out above, each state in the grayscale region can be identified by its resistance and current pulse magnitude, and application of that current pulse magnitude causes a change in the degree of crystallinity that results in a particular resistance value of the state. Application of subsequent current pulses may increase or decrease the partial crystallinity as compared to the partial crystallinity of the initial state of the chalcogenide material. If a subsequent current pulse is larger than the pulse used to create the initial state, the partial crystallinity of the chalcogenide material is reduced and the structural state is directed from the initial state toward the higher resistance reset state along the grayscale resistance curve. Is transferred. Similarly, if the subsequent current pulse is smaller than the pulse used to create the initial state, the partial crystallinity of the chalcogenide material is increased and the structural state is lower in resistance set along the grayscale resistance curve from the initial state. Transition in the direction of the state.
OUM (Ovonic Unified (또는 Universal) Memory) 응용에서, 상기 칼코겐화물 재료의 그레이스케일 상태들은 메모리 소자의 메모리 상태들을 정의하는 데 사용된다. 가장 일반적으로는, 상기 메모리 소자들은 그레이스케일 상태들의 둘을 메모리 상태로 사용하며 구별되는 정보값(예를 들면 "0" 또는 "1")을 각 상태와 연결시킨 바이너리 메모리 소자들이다. 따라서, 각 메모리 상태는 상기 칼코겐화물 재료의 구별되는 구조적 상태에 대응되며, 각 구조적 상태는, 예를 들면, 도 1에서 그레이스케일 상태에 의하여 예시된 바와 같이 구별되는 저항값에 의하여 특성화될 수 있기 때문에 그 상태의 독출 또는 식별은 그 물질(또는 소자)의 저항을 측정함으로써 달성할 수 있다. 칼코겐화물 재료를 특정 메모리 상태와 관련된 구조적 상태로 전이시키는 동작은 칼코겐화물 재료를 프로그래밍한다, 칼코겐화물 재료에 기록한다 또는 칼코겐화물 재료 내에 정보를 저장한다고 언급될 수도 있다.In an OUM (Ovonic Unified (or Universal) Memory) application, the gray scale states of the chalcogenide material are used to define memory states of the memory device. Most commonly, the memory elements are binary memory elements that use two of the grayscale states as memory states and associate distinct information values (eg, "0" or "1") with each state. Thus, each memory state corresponds to a distinct structural state of the chalcogenide material, and each structural state may be characterized by a distinctive resistance value, for example as illustrated by the grayscale state in FIG. 1. As such, reading or identifying the state can be accomplished by measuring the resistance of the material (or device). The act of transitioning a chalcogenide material to a structural state associated with a particular memory state may be referred to as programming the chalcogenide material, writing to the chalcogenide material, or storing information in the chalcogenide material.
독출을 용이하게 하고 독출 오류를 최소화하기 위해, 바이너리 메모리 소자의 메모리 상태들은 두 상태의 저항의 대비가 크도록 선택되는 것이 바람직하다. 통상적으로 셋 상태(또는 상기 셋 상태에 가까운 상태)와 리셋 상태(또는 상기 리셋 상태와 가까운 상태)는 바이너리 메모리 응용에서 메모리 상태들로서 선택된다. 상기 저항의 대비는 상기 칼코겐화물의 화학적 조성, 상기 소자에서의 칼코겐화물 재료의 두께 및 상기 소자의 기하구조와 같은 상세한 부분에 의존한다. 통상의 이단자(two-terminal) 소자 구조에서 Ge22Sb22Te56의 조성, ∼600Å의 두께, 및 ∼0.1 μm 미만의 기공 직경을 갖는 상-변화 물질층에 있어서, 예를 들면, 리셋 상태의 저항은 ∼100 - 1000 kΩ이고 셋 상태의 저항은 ∼10 kΩ 미만이다. 일반적인 상변화 물질들은 리셋 상태에서 ∼100 내지 ∼1000 kΩ 범위의 저항들을 보이고, 셋 상태에서 ∼0.5 kΩ 내지 ∼50 kΩ의 저항을 보인다. 바람직한 상-변화 물질에서, 상기 리셋 상태의 저항은 상기 셋 상태의 저항보다 적어도 2의 인자(factor)만큼, 더욱 일반적으로는 하나의 차수 크기(an order of magnitude) 또는 그 이상만큼 크다. 바이너리 (소자당 단일 비트) 메모리 응용뿐만 아니라, 칼코겐화물 재료들은 그레이스케일 상태들 중에서 셋 또는 그 이상의 상태들을 선택하고 각 상태와 정보값들을 연관지음으로써 비-바이너리 또는 소자당 다중 비트의 메모리 소자로서 사용될 수도 있다. 여기서, 각 메모리 상태는 상기 칼코겐화물의 구별되는 구조적 상태에 대응되고 구별되는 저항값에 의하여 특성화된다.In order to facilitate reading and minimize read errors, the memory states of the binary memory device are preferably selected so that the resistance of the two states is large. Typically, the set state (or state close to the set state) and the reset state (or state close to the reset state) are selected as memory states in a binary memory application. The contrast of the resistance depends on such details as the chemical composition of the chalcogenide, the thickness of the chalcogenide material in the device and the geometry of the device. In a phase-change material layer having a composition of Ge 22 Sb 22 Te 56 in a conventional two-terminal device structure, a thickness of ˜600 μs, and a pore diameter of less than ˜0.1 μm, for example, The resistance is -100-1000 kΩ and the set state resistance is less than -10 kΩ. Typical phase change materials exhibit resistances ranging from -100 to 1000 kΩ in the reset state and resistances from 0.5 kΩ to 50 kΩ in the set state. In a preferred phase-change material, the resistance of the reset state is at least two greater than the resistance of the three states, more generally by an order of magnitude or more. In addition to binary (single bit per device) memory applications, chalcogenide materials select three or more states from grayscale states and associate each state with information values to allow for non-binary or multiple bit per device elements. It may also be used as. Here, each memory state corresponds to a distinct structural state of the chalcogenide and is characterized by a distinct resistance value.
본 발명의 일 구현예는 소자들이 개선된 동작 속도를 갖도록 하는 칼코겐화물 재료들을 제공한다. 여기서 소자 속도는 구조적 상태들 사이의 전이를 유발하는 데 필요한 시간을 가리킨다. 앞서 설명한 바와 같이, 칼코겐화물 재료에의 정보의 저장은 사용자가 저장하기를 희망하는 정보의 항목을 대표하는 메모리 상태의 구조적 전이를 유발하기 위해 칼코겐화물 재료에 에너지가 가해지는 과정이 수반된다. 소자의 속도는 구조적 전이가 발생하는 속도에 의해 지배되며, 이 속도는 궁극적으로 상기 칼코겐화물 재료의 결정질과 비결정질 (또는 그 반대) 상태 사이의 전이의 동역학에 의존한다. 현상학적인(phenomenological) 관점에서, 부분 결정화도의 증가를 유발하는 구조적 전이는 부분 결정화도의 감소를 유발하는 구조적 전이보다 느릴 것으로 기대된다. 비결정질로부터의 결정질 상의 형성은 무질서한 상으로부터 정돈된 상의 창설을 요구하고, 정돈된 상의 달성은 하나 또는 그 이상의 원자 거리에 걸쳐 원자들의 현저한 재배치(repositioning)가 요구되는 원자 재배열(rearrangement)을 필연적으로 수반하기 때문에 이러한 기대가 따른다. 주기적이고 정돈된 어레이에서, 필요한 원자 운동 및 원자 결합의 재배향(reorientation)에 대하여 요구되는 시간 스케일이 요구되고, 결정화 공정은 반드시 평형 공정이다.One embodiment of the present invention provides chalcogenide materials that allow devices to have improved operating speed. Device speed here refers to the time required to induce a transition between structural states. As described above, the storage of information in the chalcogenide material involves the process of energizing the chalcogenide material to cause a structural transition of the memory state that represents an item of information that the user wishes to store. . The speed of the device is governed by the rate at which structural transitions occur, which ultimately depends on the kinetics of the transition between the crystalline and amorphous (or vice versa) states of the chalcogenide material. From a phenomenological point of view, structural transitions that lead to an increase in partial crystallinity are expected to be slower than structural transitions that cause a decrease in partial crystallinity. Formation of a crystalline phase from an amorphous phase requires the creation of an ordered phase from an disordered phase, and achieving an ordered phase necessarily necessitates an atomic rearrangement requiring significant repositioning of atoms over one or more atomic distances. This entails this expectation. In periodic and ordered arrays, the required time scale for the required atomic motion and reorientation of atomic bonds is required, and the crystallization process is necessarily an equilibrium process.
부분 결정화도를 감소시키는 구조적 전이는, 대조적으로, 동일한 물질의 결정화와 관련된 평형 시간 스케일보다 더 짧은 시간 스케일로 용이하게 일어나는 고유의 비-평형 과정이다. 부분 결정화도의 감소는 정돈된 결정질 영역을 무질서한 비결정질 영역으로 전이하는 과정을 수반한다. 상기 결정질 영역은 먼저 용융되고 그런 후 냉각되어 비결정질 상을 형성한다. 상기 용융 공정은 물질의 원자 운동과 관련된 시간 스케일에 의하여 제한되지 않으며, 상기 냉각 공정은 일반적으로 상기 결정화 공정보다 짧은 시간 스케일로 일어난다. 용융을 일으키기 위한 에너지의 부가 속도와 상기 용융된 상태를 냉각시키기 위한 에너지의 제거 속도가 전이의 시간 스케일을 결정한다. 두 속도들은 모두 외부 실험 조건에 의해 조절될 수 있으며, 극도로 짧은 시간 스케일로 일어날 수 있다. 통상의 칼코겐화물 재료에서, 결정화 공정과 관련된 상기 평형 시간 스케일은 통상 10 내지 1000 나노초 영역인 반면, 비결정질화(용융-냉각) 공정은 나노초 이하 내지 10 나노초의 시간 스케일로 일어나며, 실험조건을 조절함으로써 피코초, 심지어는 펨토초의 시간 스케일로도 일어나도록 만들 수 있다.Structural transitions that reduce partial crystallinity, in contrast, are inherently non-equilibrium processes that readily occur on a shorter time scale than the equilibrium time scale associated with crystallization of the same material. Reduction in partial crystallinity involves the transition of ordered crystalline regions into disordered amorphous regions. The crystalline region is first melted and then cooled to form an amorphous phase. The melting process is not limited by the time scale associated with the atomic motion of the material, and the cooling process generally takes place on a shorter time scale than the crystallization process. The rate of addition of energy to cause melting and the rate of removal of energy to cool the molten state determine the time scale of the transition. Both speeds can be controlled by external experimental conditions and can occur on an extremely short time scale. In conventional chalcogenide materials, the equilibrium time scale associated with the crystallization process is typically in the range of 10 to 1000 nanoseconds, whereas the amorphous (melt-cooling) process occurs on a time scale of less than 10 seconds to 10 nanoseconds, controlling the experimental conditions. This allows picoseconds and even femtoseconds to occur on time scales.
위의 논의로부터, 칼코겐화물 메모리 소자의 동작 속도가 부분적으로는 낮은 부분 결정화도를 갖는 상태로부터 높은 부분 결정화도를 갖는 상태로의 전이 속도에 의하여 결정됨을 알았다. 통상의 바이너리 소자에서, 두 메모리 상태들은 리셋 상태(낮은 부분 결정화도를 갖는 상태)와 셋 상태(높은 부분 결정화도를 갖는 상태)이며, 동작 속도는 리셋 상태로부터 셋 상태로의 전이의 시간 스케일에 의하여 크게 영향받을 것으로 예상된다.From the discussion above, it has been found that the operating speed of the chalcogenide memory device is determined, in part, by the rate of transition from a state with low partial crystallinity to a state with high partial crystallinity. In a typical binary device, the two memory states are the reset state (the state with the low partial crystallinity) and the set state (the state with the high partial crystallinity), and the operation speed is largely determined by the time scale of the transition from the reset state to the set state. It is expected to be affected.
비결정질 상으로부터 결정질 상으로의 전이 속도뿐만 아니라, 칼코겐화물 소자의 셋하기 위해 필요한 시간은 소자의 초기 상태의 결정질의 부피 분율에 의존한다. 도 1과 관련하여 앞서 설명한 바와 같이, 칼코겐화물 소자의 메모리 상태들은 셋 상태(40)로부터 리셋 상태(60)까지 연장되는 그레이스케일 상태들(50) 중에서 선택될 수 있다. 상기 셋 상태(40)는 퍼콜레이션 조건을 이루기 위해 위에서 설명 한 바와 같은 에너지의 증분을 적용하고 누적시킴으로써 리셋 상태(60) 또는 임의의 그레이스케일 상태(50)로부터 형성될 수 있다. 그레이스케일 상태들의 하나를 셋하는 데 필요한 퍼콜레이션을 달성하기 위해 요구되는 상기 에너지 증분의 크기는 도 1의 영역(60)의 리셋 상태로부터의 전이를 유발하는 데 필요한 에너지보다 작다.In addition to the rate of transition from the amorphous phase to the crystalline phase, the time required to set up the chalcogenide device depends on the volume fraction of crystalline in the initial state of the device. As described above with respect to FIG. 1, the memory states of the chalcogenide device may be selected from
셋 상태에 가깝게 근접한 그레이스케일 상태들은 셋 상태의 저항 및 부분 결정화도와 유사한 저항 및 부분 결정화도를 갖는다. 이들 상태들은 비교적 낮은 저항을 가지며 셋팅 전이를 하기 위해 비교적 낮은 알짜 축적 에너지를 요구한다. 셋 상태에 대한 저 저항 그레이스케일 상태의 부분 결정화도에 있어서의 유사성은 상기 셋 상태의 퍼콜레이트된 구성으로부터 많이 떨어지지 않은 저 저항 그레이스케일 상태들에 대한 구조적 구성 또는 조건을 함축한다. 셋 상태를 이루기 위해 구조적 구성에서 작은 전이만이 필요하므로, 셋팅 전이를 유발하는 데 필요한 시간이 짧고 저 저항 그레이스케일 상태들과 셋 상태 사이에 더욱 신속한 전이가 가능하다.Grayscale states close to the set state have resistance and partial crystallinity similar to those of the set state. These states have a relatively low resistance and require a relatively low net accumulation energy to make the setting transition. The similarity in partial crystallinity of the low resistance grayscale state to the set state implies a structural configuration or condition for the low resistance grayscale states that do not deviate much from the percolated configuration of the set state. Because only small transitions are required in the structural configuration to achieve the set state, the time required to induce the setting transition is shorter and a faster transition between the low resistance grayscale states and the set state is possible.
그러나, 그레이스케일 상태의 저항이 증가함에 따라, 구조적 구성은 결정질로부터 벗어나게 되고 셋 상태의 퍼콜레이트된 구성으로부터 더욱 현저히 벗어나게 된다. 에너지가 더욱 축적되고, 구조적 구성의 실질적인 전이의 증가는 셋 상태를 이루기 위해 필요하다. 따라서, 셋팅 전이의 시간 스케일은 증가한다. 이는 메모리 상태로서 고 저항 그레이스케일 상태들을 사용하는 메모리 소자들에 대하여 더 느린 동작 속도로 이어진다.However, as the resistance of the grayscale state increases, the structural composition deviates from the crystalline and more significantly from the percolated composition of the set state. More energy is accumulated and an increase in the actual transition of the structural composition is necessary to achieve the three states. Thus, the time scale of the setting transition increases. This leads to a slower operating speed for memory devices that use high resistance grayscale states as the memory state.
이상의 논의는 비결정질 또는 저 부분 결정화도 상태로부터의 작동 칼코겐화물 재료의 결정화의 고유 속도 및 칼코겐화물 재료의 결정화도의 초기 상태가 메모리 상태들 사이의 전이의 속도를, 따라서, 메모리 소자의 동작 속도를 지배하는 두 개의 중요한 인자들임을 나타낸다. 셋 상태의 퍼콜레이트된 구성으로부터 많이 떨어지지 않은 구조적 구성을 갖는 메모리 상태들을 선택함으로써 빠른 동작 속도를 달성할 수 있는 것은 사실이지만, 이러한 접근은 많은 경우에 부적절하다. 이러한 접근에서 주된 단점은 상이한 메모리 상태들 사이의 저항 대비가 낮고 상이한 상태들의 저항들이 유사하기 때문에 독출시 다른 메모리 상태들간 식별이 더욱 어려워지기 때문에 발생한다.The above discussion shows that the intrinsic rate of crystallization of the working chalcogenide material from an amorphous or low partial crystallinity state and the initial state of crystallinity of the chalcogenide material are the rate of transition between the memory states, and thus, the operating rate of the memory device. It indicates two important factors that govern. While it is true that fast operating speeds can be achieved by selecting memory states having a structural configuration that does not deviate much from the percolated configuration of the set state, this approach is inadequate in many cases. The main drawback in this approach is that the readout between the different memory states is more difficult to read because the resistances between the different memory states are low and the resistances of the different states are similar.
본 발명에서, 더욱 빠른 동작 속도를 달성하기 위한 더욱 효과적인 접근은 결정질화의 개선된 고유 속도를 보이는 칼코겐화물 조성물을 통해 실현된다. 본 발명의 칼코겐화물 합금은 종래의 합금에서 가능했던 것보다 더 넓은 범위의 저항에 걸쳐서 확장되는 그레이스케일 상태들로부터 셋 상태로의 신속한 전이를 보이는 칼코겐화물 메모리 소자들을 가능하게 한다. 결정질화가 빠르면 그레이스케일 상태의 구조적 구성이 셋 상태의 퍼콜레이트된 구성으로부터 초기에 벗어나는 것이 전이 속도를 창설함에 있어서 덜 중요지기 때문에, 신속한 고유 결정질화 속도는 고 저항 그레이스케일 상태로부터 셋 상태로의 신속한 전이를 가능하게 한다. 높은 결정질화 속도는 고 저항 메모리 상태와 셋 상태 사이의 구조적 구성의 차이가 증가된 것을 보완할 수 있다. 따라서 본 발명의 칼코겐화물 합금은 높은 동작 속도와 메모리 상태들 사이의 높은 저항 대비를 동시에 제공하는 메모리 소자들을 가능하게 한 다.In the present invention, a more effective approach to achieving faster operating speeds is realized through chalcogenide compositions showing an improved intrinsic rate of crystallization. The chalcogenide alloy of the present invention enables chalcogenide memory devices that exhibit a rapid transition from grayscale states to three states that extend over a wider range of resistance than was possible with conventional alloys. Fast intrinsic crystallization rates are fast in the transition from high-resistance grayscale states to set states, since it is less important for creating a transition rate that the structural deviation of the grayscale state initially out of the percolated configuration of the set state is faster. Enable the transition. The high crystallization rate can compensate for the increased structural differences between the high resistance memory state and the set state. The chalcogenide alloy of the present invention thus enables memory devices that simultaneously provide high operating speeds and high resistance contrast between memory states.
이론에 한정되기를 의도하는 것은 아니지만, 본 발명의 발명자들은 칼코겐화물 재료에서 결정질화의 과정이 다음 메커니즘들의 하나 또는 그 이상을 통해서 일어날 수 있음을 발견하였다: 비결정질 도메인들로부터의 결정질 도메인들의 핵응집, 상기 핵응집된 상들의 성장, 및 기존 결정질 영역들의 성장. 하나 또는 그 이상의 이들 메커니즘의 속도의 개선은 결정질화 속도를 증가시킬 것으로 기대된다. 핵응집 속도의 향상은 결정질 핵들의 농도의 증가를 제공할 것이고, 결정질 핵들은 결정질화 과정의 씨드 역할을 하므로 더 빠른 결정질화 속도를 얻을 것이다. 성장은 결정질 도메인의 경계에서 비결정질 물질이 결정질 물질로 계면 전환됨을 통하여 기존의 결정질 영역의 크기가 증가하는 과정이다. 향상된 성장 속도는 결정질 도메인의 팽창을 촉진할 것이며 퍼콜레이트된 구조적 구성으로의 전이를 촉진할 것이다.Without wishing to be bound by theory, the inventors of the present invention have found that the process of crystallization in chalcogenide materials can occur through one or more of the following mechanisms: nucleation of crystalline domains from amorphous domains Growth of the nucleated phases, and growth of existing crystalline regions. Improvements in the rate of one or more of these mechanisms are expected to increase the rate of crystallization. Improving the rate of nucleation will provide an increase in the concentration of crystalline nuclei, which will result in faster crystallization rates as they act as seeds of the crystallization process. Growth is a process in which the size of an existing crystalline region is increased by interfacing an amorphous material to a crystalline material at the boundary of the crystalline domain. Improved growth rates will promote expansion of the crystalline domains and will promote transition to percolated structural configurations.
비결정질 상으로부터의 결정질 상의 형성은 일반적으로 열역학적으로는 선호되지만 동역학적으로는 억제된다. 용융점 미만의 온도에서, 상기 결정질 상의 자유 에너지는 비결정질 상의 자유 에너지보다 낮고, 그 결과 결정질화를 위한 열역학적 구동력은 존재한다. 그러나, 위에서 언급한 바와 같이, 결정질화하기 위해서는 정돈된 결정질 상태를 실현하기 위해 필요한 원자 재배열을 물질이 겪는 것이 필요하다. 필요한 재배열을 유발하기 위해 에너지 장벽을 극복하여야 하며, 이 에너지 장벽은 결정질화를 억제하는 역할을 한다. 핵응집 및 성장 과정은 모두 에너지 장벽이 수반된다. 상기 에너지 장벽의 크기가 증가함에 따라, 결정질화 과정의 동역학 적 확률은 감소한다. 본 발명의 합금에서 관찰되는 향상된 결정질화 속도의 가능한 설명은 핵응집 및 성장 과정 모두 또는 어느 하나와 관련된 에너지 장벽의 감소이다. 감소된 에너지 장벽은 결정질화와 용융 온도 사이의 온도에서의 용이한 원자 재배열을 보이는 칼코겐화물 조성물에서 일어날 것이다. 용이한 재배열은 구조적 경직성이 감소된 조성물에서, 특히, 비결정질 상에서 기대될 것이다.Formation of the crystalline phase from the amorphous phase is generally preferred thermodynamically but inhibited kinetically. At temperatures below the melting point, the free energy of the crystalline phase is lower than the free energy of the amorphous phase, with the result that there is a thermodynamic driving force for crystallization. However, as mentioned above, to crystallize, it is necessary for a material to undergo atomic rearrangements necessary to realize an ordered crystalline state. Energy barriers must be overcome to cause the necessary rearrangements, which act to inhibit crystallization. Both nucleation and growth processes involve energy barriers. As the size of the energy barrier increases, the dynamic probability of the crystallization process decreases. A possible explanation of the improved crystallization rate observed in the alloy of the present invention is the reduction of the energy barrier associated with either or both nucleation and growth processes. Reduced energy barriers will occur in chalcogenide compositions that show easy atomic rearrangement at temperatures between crystallization and melting temperatures. Easy rearrangement will be expected in compositions with reduced structural stiffness, especially in the amorphous phase.
개선된 결정질화 속도의 가능한 설명은 본 발명의 조성물의 상이한 원소들 간의 상대적인 원자 농도에서 찾을 수 있다. 본 발명의 재료는 일반적으로 Ge, Sb, 및 Te를 포함한다. 이들 원소들은 각각 4가, 3가 및 2가이다. 많은 비결정질 칼코겐화물 상에서, Te는 연장된 체인 구조의 형성을 촉진하고 Ge 및 Sb는 체인들 사이의 가교(crosslink)를 증진하는 역할을 하는 개질 원소로서 기능한다. Sb은 중간 정도의 가교 원소일 뿐인 반면, Ge은 고도로 가교성인 원소이다. 가교는 비결정질 상 구조의 경직성을 높이는 작용을 하고, 따라서, Ge 및/또는 Sb 농도의 감소는 비결정질상이 덜 경직되게 하도록 하는 경향이 있을 수 있다. 그러나, Ge 및/또는 Sb의 농도가 감소됨에 따라, Te의 농도는 증가하고 이는 체인 길이를 증가시키는 영향이 있다. 긴 체인은 재배열되어 결정질화에 도움이 되는 정돈된 상태로 만들어지기 어렵기 때문에 긴 체인 길이는 결정화의 관점에서는 불리하다.Possible explanations for improved crystallization rates can be found in the relative atomic concentrations between the different elements of the compositions of the present invention. Materials of the invention generally include Ge, Sb, and Te. These elements are tetravalent, trivalent and divalent, respectively. On many amorphous chalcogenides, Te serves as a modifying element, which promotes the formation of extended chain structures and Ge and Sb serve to promote crosslinks between the chains. Sb is only a medium crosslinking element, while Ge is a highly crosslinkable element. Crosslinking acts to increase the rigidity of the amorphous phase structure, and therefore, a decrease in Ge and / or Sb concentration may tend to make the amorphous phase less rigid. However, as the concentration of Ge and / or Sb decreases, the concentration of Te increases, which has the effect of increasing the chain length. Long chain lengths are disadvantageous in terms of crystallization because long chains are difficult to rearrange and make them orderly, which helps crystallization.
본 발명의 칼코겐화물 재료는 일반적으로 종래의 재료에 비하여 Ge 및 Te의 원자 농도는 낮고, Sb의 원자 농도는 높다. Ge의 감소는 비결정질 상에서 가교를 형성하려는 경향의 감소를 암시하고 구조적 경직성의 감소를 통한 결정질화의 촉진 작용을 할 수도 있다. Te의 감소는 비결정질 상 내에서의 체인에 유사한 구조물의 수 및/또는 길이를 감소시키는 작용을 할 수 있으며, 이는 원자 재배열을 용이하게 함으로써 결정질화를 증진시킬 수 있다. 비록 Sb가 가교성 원소이지만, 가교를 형성함에 있어서 Ge보다 덜 효과적이다. 감소된 Te 농도를 고려할 때, Sb의 농도가 증가된 것이 구조적 경직성에 미치는 영향은 심각하지 않을 수 있다. 따라서, 본 발명의 칼코겐화물 조성물은 칼코겐화물 재료의 결정질화 경향의 기초가 되는 인자들의 최적의 조화를 나타낼 수 있다.The chalcogenide material of the present invention generally has a lower atomic concentration of Ge and Te and a higher atomic concentration of Sb than conventional materials. Reduction of Ge implies a reduction in the tendency to form crosslinks in the amorphous phase and may serve to promote crystallization through a reduction in structural rigidity. Reduction of Te may serve to reduce the number and / or length of similar structures in the chain in the amorphous phase, which may promote crystallization by facilitating atomic rearrangement. Although Sb is a crosslinkable element, it is less effective than Ge in forming crosslinks. Given the reduced Te concentration, the effect of increased Sb concentration on structural stiffness may not be significant. Accordingly, the chalcogenide compositions of the present invention may exhibit an optimal match of the factors underlying the crystallization tendency of the chalcogenide material.
일 구현예에서, 상기 합금은 11% - 22%의 범위의 Ge 농도, 22% - 65%의 범위의 Sb 농도, 및 28% - 55%의 범위의 Te 농도를 갖는 물질이다. 다른 구현예에서, 상기 합금은 13% - 20%의 범위의 Ge 농도, 28% - 43%의 범위의 Sb 농도, 및 43% - 55%의 범위의 Te 농도를 갖는 물질이다. 일 구현예에서, 상기 합금은 15% - 18%의 범위의 Ge 농도, 32% - 35%의 범위의 Sb 농도, 및 48% - 51%의 범위의 Te 농도를 갖는 물질이다.In one embodiment, the alloy is a material having a Ge concentration in the range of 11%-22%, an Sb concentration in the range of 22%-65%, and a Te concentration in the range of 28%-55%. In another embodiment, the alloy is a material having a Ge concentration in the range of 13% -20%, an Sb concentration in the range 28% -43%, and a Te concentration in the range 43% -55%. In one embodiment, the alloy is a material having a Ge concentration in the range of 15%-18%, an Sb concentration in the range of 32%-35%, and a Te concentration in the range of 48%-51%.
본 발명의 범위 내의 칼코겐화물 조성물의 설명적인 예증들과 본 발명의 칼코겐화물 조성물을 포함하는 소자들의 특성이 다음 실시예들에 설명된다.Illustrative illustrations of chalcogenide compositions within the scope of the present invention and the properties of devices comprising the chalcogenide compositions of the present invention are described in the following examples.
<실시예 1>≪ Example 1 >
본 실시예에서, 본 발명에 따른 활성 칼코겐화물 층을 갖는 메모리 소자의 제조가 설명된다. 상기 소자의 구조는 상부 및 하부 전극과 함께 기공 내에 활성 칼코겐화물 층을 전기 콘택으로 갖는 흔히 사용되는 이단자 소자 디자인이다. 두 개의 상이한 소자 구성이 사용되었고 각각에 대하여 유사한 결과를 얻었다. 두 디 자인은 모두 두꺼운 SiO2 표면 산화층과 함께 Si 웨이퍼 상에 증착되었다.In this embodiment, the manufacture of a memory device having an active chalcogenide layer according to the present invention is described. The structure of the device is a commonly used two-terminal device design having an active chalcogenide layer as electrical contact in the pores, along with the top and bottom electrodes. Two different device configurations were used and similar results were obtained for each. Both designs were deposited on a Si wafer with a thick SiO 2 surface oxide layer.
하나의 디자인에서, 500 Å의 두께를 갖는 칼코겐화물 층을 SiO2 층으로 둘러싸이고 < 1000 Å의 치수를 갖는 원형의 하부 전극 위에 증착하였다. 다음으로 상부 전극을 인시츄(in situ)로 증착하였으며, 상기 상부 전극은 상기 칼코겐화물 층의 상부 위에 증착된 400 Å 탄소층과 상기 탄소층 위에 증착된 하나 또는 그 이상의 도전층을 포함하였다. 상기 도전층들은 통상 300 Å TiN 층과 500 Å Ti 층을 포함하였다.In one design, a chalcogenide layer having a thickness of 500 mm 3 was deposited over a circular bottom electrode surrounded by a SiO 2 layer and having dimensions of <1000
두 번째 디자인에서, 350 Å 하부 전극층(예를 들면, 티타늄 알루미늄 나이트라이드)이 표면 산화물층 위에 증착되었고, 절연층(예를 들면, SiO2)이 상기 하부 전극 위에 증착되었다. 약 800 Å의 직경을 갖는 기공이 상기 절연층에 형성되었다. 그런 후, 500 Å의 두께를 갖는 칼코겐화물 층이 증착되었다. 상기 칼코겐화물 층은 상기 기공을 피복하면서, 둘러싸는 절연층 위에 측방향으로 연장되었다. 다음으로 상부 전극이 인시츄로 증착되었으며, 상기 상부 전극은 상기 칼코겐화물 층의 상부 위에 증착된 400 Å 탄소층과 상기 탄소층의 상부 위에 증착된 하나 또는 그 이상의 도전층들을 포함하였다. 상기 도전층들은 통상 300 Å TiN 층과 500 Å Ti 층을 포함하였다.In a second design, a 350 kV bottom electrode layer (eg titanium aluminum nitride) was deposited over the surface oxide layer and an insulating layer (eg SiO 2 ) was deposited over the bottom electrode. Pores having a diameter of about 800
각 소자 디자인에 대하여 적절한 리소그래피 및 패터닝이 수행되어 소자들의 처리하고, 상기 소자들을 300 ℃에서 30분 동안 어닐링하였다. 두 소자 디자인들은 모두 당 기술분야에 잘 알려져 있으며, 칼코겐화물 상변화 메모리 셀들에 관한 추 가적인 정보는, 예를 들면, 그 개시한 바가 여기에 인용되어 통합되는 미합중국 특허 제5,166,758호; 제5,296,716호; 제5,414,271호; 제5,359,205호; 및 제5,534,712호에서 찾을 수 있다.Appropriate lithography and patterning were performed for each device design to process the devices and the devices were annealed at 300 ° C. for 30 minutes. Both device designs are well known in the art, and additional information regarding chalcogenide phase change memory cells is described, for example, in US Pat. No. 5,166,758, the disclosure of which is incorporated herein by reference; 5,296,716; 5,296,716; 5,414,271; 5,414,271; 5,359,205; 5,359,205; And 5,534,712.
본 실시예의 각 메모리 소자의 칼코겐화물 층은 200 ℃에서 RF 코-스퍼터링(co-sputtering) 공정을 이용하여 증착되었다. Ge2Sb2Te5, Ge 및 Sb의 타겟들이 증착에 사용되었다. 파워의 조절, 이온 에너제틱, 노출 시간 및 스퍼터링 공정에서 상이한 타겟들의 사용에 의하여 상이한 조성의 칼코겐화물 막들이 제조되었다. 다음 조성들을 갖는 칼코겐화물 층들을 갖는 메모리 소자들이 제조되었다:The chalcogenide layer of each memory element of this embodiment was deposited using an RF co-sputtering process at 200 ° C. Ge 2 Sb 2 Te 5 , Ge and Sb targets were used for deposition. Chalcogenide films of different compositions were produced by the use of different targets in the control of power, ion energetics, exposure time and sputtering process. Memory devices with chalcogenide layers having the following compositions were fabricated:
조성은 상기 칼코겐화물 재료에 포함된 원소들의 원자 백분율로 나열하였다. 상기 원자 백분율은 여기서 원자 농도라고 불릴 수도 있다. 각 칼코겐화물 조성 각각을 이용한 많은 소자들이 본 실시예에서 제조되었다. 상기 칼코겐화물 재료들과 이들을 포함하는 소자들은 위에서 열거한 조성에 의하여, 또는 왼쪽 칼럼에 나타낸 명칭에 의하여 불리어질 수 있다.The composition is listed as the atomic percentage of elements contained in the chalcogenide material. The atomic percentage may be referred to herein as atomic concentration. Many devices were fabricated in this example using each of the chalcogenide compositions. The chalcogenide materials and devices comprising them may be called by the compositions listed above or by the name shown in the left column.
본 실시예의 소자들은 칼코겐화물 재료, 상기 칼코겐화물 재료와 전기적으로 소통하는 제 1 단자, 및 상기 칼코겐화물 재료와 전기적으로 소통하는 제 2 단자를 포함하는 전기 소자들로서 위에 표시된 칼코겐화물 조성물의 각각을 이용하는 하나 또는 그 이상의 소자들이 제조되었다. 각 소자가 복수개의 리셋 상태들(오른쪽 상태들) 또는 복수개의 누적 상태들(왼쪽 상태들) 또는 리셋과 누적 상태들의 조합 중에서 동작할 수 있기 때문에 상기 소자들의 동작 특성들은 정성적으로 도 1에 나타낸 거동과 유사하다. 상이한 칼코겐화물 조성물들은 소자들의 동작 특성에 있어서 차이를 가져왔으며, 그러한 차이들은 아래의 실시예 2에서 설명한다.The devices of this embodiment are chalcogenide compositions indicated above as electrical elements comprising a chalcogenide material, a first terminal in electrical communication with the chalcogenide material, and a second terminal in electrical communication with the chalcogenide material. One or more devices using each of have been fabricated. The operating characteristics of the devices are qualitatively shown in FIG. 1 because each device can operate in a plurality of reset states (right states) or in a plurality of cumulative states (left states) or a combination of reset and cumulative states. Similar to behavior. Different chalcogenide compositions resulted in differences in the operating characteristics of the devices, which differences are described in Example 2 below.
<실시예 2><Example 2>
본 실시예에서, 본 발명에 따른 칼코겐화물 재료들을 포함하는 소자의 개선된 결정화 속도가 설명된다. 본 실시예에서 사용된 상기 소자 구조들은 우의 실시예 1에 설명한 것들에 대응된다. 상기 실시예 1에 나열된 여러 칼코겐화물 조성물층을 포함하는 소자들의 결정화 속도를 측정하였다. 측정시에는, 소자에 전류 펄스를 인가하여 상기 칼코겐화물을 상기 응답 곡선의 그레이스케일 부분의 초기 상태로 전이시켰다. 상기 초기 상태의 저항을 기록하였다. 실험의 다음 단계에서, 소자에 에너지를 가하고 상기 소자를 셋하기까지 요구되는 시간을 기록하였다. 가해진 에너지는 일정한 진폭과 변화하는 폭을 갖는 전류 펄스의 형태이었다. 상기 펄스의 에너지는 소자의 저항 vs. 전류 플롯의 누적 응답 영역에서 소자가 작동하도록 하는 것이었다(도 1 참조). 상기 소자의 저항은 상기 소자에 펄스를 20 ns 내지 5μs 까지 다양한 펄스 폭으로 인가한 시간의 함수로 모니터링되었다. 셋팅 전이는 위의 도 1과 관련하여 설명한 저항의 감소에 의하여 표시되었다. 셋 상태를 이루기 위하여 요구되는 펄스 시간을 기록하였다. 각 소자에 대하여, 넓은 범위의 저항들에 걸쳐서 그레이스케일 영역 내의 여러 상이한 초기 상태들을 확인함으로써 실험을 반복하고, 초기 상태의 저항과 소자를 셋하는 데 요구되는 펄스 시간 사이의 관계를 결정하였다.In this embodiment, an improved crystallization rate of a device comprising chalcogenide materials according to the invention is described. The element structures used in this embodiment correspond to those described in Example 1 of the right. Crystallization rates of the devices including the various chalcogenide composition layers listed in Example 1 were measured. During the measurement, a current pulse was applied to the device to transfer the chalcogenide to the initial state of the grayscale portion of the response curve. The resistance of the initial state was recorded. In the next step of the experiment, the time required to energize the device and set it up was recorded. The energy applied was in the form of current pulses with constant amplitude and varying width. The energy of the pulse is the resistance of the device vs. The device was to operate in the cumulative response region of the current plot (see FIG. 1). The resistance of the device was monitored as a function of the time that pulses were applied to the device at various pulse widths from 20 ns to 5 μs. The setting transition was indicated by the decrease in resistance described in connection with FIG. 1 above. The pulse time required to achieve the set state was recorded. For each device, the experiment was repeated by identifying several different initial states in the grayscale region over a wide range of resistors, and the relationship between the resistance of the initial state and the pulse time required to set the device was determined.
도 2는 실험에 사용된 초기 상태의 저항에 대한 소자를 셋 시키는 데 필요한 펄스 시간의 의존성을 나타낸다. 상기 소자를 셋 시키는 데 필요한 펄스 시간은 셋 펄스 폭이라고 불릴 수도 있으며, 도 2에서 Wset으로 표시된다. 상기 셋 펄스 시간은 초의 단위로 보고된다. 실험에 사용된 초기 상태의 저항은 실험의 개시 이전에 소자가 리셋된 그레이스케일 상태의 저항을 나타내기 때문에 상기 소자의 리셋 저항이라고 불릴 수도 있다. (이러한 용어의 틀 내에서, 최대 저항을 갖는 리셋 상태는 포화 리셋 상태라고 불릴 수도 있다) 초기 상태의 저항은 도 2에서 Rrs로 표시되며, 옴(Ohms)의 단위로 보고된다. 도 2는 여러 데이터 곡선들을 보인다. 각 데이터 곡선은 상이한 칼코겐화물 조성물을 포함하는 소자에 대응되며, 각 곡선 위의 점들은 소자에 대한 상이한 리셋 상태들에 대응된다. 도 2의 범례는 위에서 제공한 조성물의 표에서의 그들의 명칭에 의하여 각 데이터 곡선과 연관된 칼코겐화물 조성물을 식별한다. "Control"이라고 표시된 데이터 곡선은 종래기술의 Ge2Sb2Te5 조성물을 포함하는 소자를 가리킨다.2 shows the dependence of the pulse time required to set the device on the resistance of the initial state used in the experiment. The pulse time required to set the device may be referred to as set pulse width, which is denoted Wset in FIG. The set pulse time is reported in units of seconds. The resistance of the initial state used in the experiment may be referred to as the reset resistance of the device because it represents the resistance of the grayscale state in which the device was reset prior to commencement of the experiment. (Within this terminology, the reset state with the maximum resistance may be referred to as a saturation reset state). The resistance of the initial state is denoted by Rrs in FIG. 2 and is reported in units of Ohms. 2 shows several data curves. Each data curve corresponds to a device that contains a different chalcogenide composition, and the points on each curve correspond to different reset states for the device. The legend of FIG. 2 identifies chalcogenide compositions associated with each data curve by their name in the table of compositions provided above. The data curve labeled “Control” refers to the device comprising the Ge 2 Sb 2 Te 5 composition of the prior art.
대조용(control) 소자에 대한 데이터 곡선은 종래 기술의 칼코겐화물 재료의 전형적인 응답이다. 상기 대조용 소자의 리셋 상태의 저항이 약 4.5 kΩ 미만일 때, 셋 펄스 시간은 약 20 ns이다. 그러나, 약 4.5 kΩ을 넘으면, 상기 셋 펄스 시간은 현저하게 증가하여 약 11.9 kΩ의 저항에서는 약 400 ns의 값을 갖는다. 상기 결과들은 저항에 있어서 2보다 약간 큰 인자로 차이가 나는 메모리 상태들에 대하여 셋 펄스 시간은 약 스무 배 차이가 나는 것을 보여준다. 실제 메모리 응용에서, 메모리 상태들 사이의 저항비는 적어도 2의 인자인 것이 독출하는 동안 상이한 상태들을 신뢰성 있게 구별할 수 있도록 희망된다. 대조군 소자의 경우에 있어서, 상기 데이터는 저항에 있어서의 두 배의 증가가 셋 펄스 시간에서의 상당한 증가를 수반하는 것을 보여준다. 작동 속도의 측면에서, 더 높은 저항 상태의 더 긴 셋 펄스 시간은 억제되는(controlling) 인자이다.The data curves for the control device are typical responses of chalcogenide materials of the prior art. When the resistance of the reset state of the control element is less than about 4.5 kΩ, the set pulse time is about 20 ns. However, if it exceeds about 4.5 kΩ, the set pulse time increases significantly and has a value of about 400 ns at a resistance of about 11.9 kΩ. The results show that the set pulse time is about twenty-fold different for memory states that differ by a factor slightly greater than two in resistance. In practical memory applications, the resistance ratio between memory states is desired to be able to reliably distinguish different states while reading at least a factor of two. In the case of the control element, the data show that a doubling increase in resistance involves a significant increase in set pulse time. In terms of operating speed, the longer set pulse time of the higher resistance state is a controlling factor.
본 발명에 따른 합금들을 포함하는 소자에 대한 데이터 곡선들에 대한 고려는 셋 펄스 시간과 리셋 저항 사이의 훨씬 더 바람직한 관계를 보여준다. 본 발명의 합금들을 포함하는 소자들의 데이터 곡선들은 일반적으로 대조용 소자의 데이터 곡선 아래로 현저히 떨어진다. 본 발명의 합금을 포함하는 소자들은 더 높은 리셋 저항을 갖는 상태에 대하여 짧은 셋 펄스 시간을 제공하는 유리한 특성을 제공한다. 도 2의 선택된 데이터 곡선에서 대표적인 데이터 지점들은 다음 표에 요약된다.Consideration of the data curves for a device comprising alloys according to the invention shows a much more desirable relationship between set pulse time and reset resistance. The data curves of the devices comprising the alloys of the invention generally fall significantly below the data curve of the control device. Devices comprising the alloy of the present invention provide an advantageous property of providing a short set pulse time for a state with a higher reset resistance. Representative data points in the selected data curve of FIG. 2 are summarized in the following table.
데이터 지점들은 본 발명의 합금이 종래 기술인 대조용 합금에 비하여 확실한 장점이 있음을 보여준다. 본 발명의 합금들을 포함하는 소자에 있어서 짧은 셋 펄스 시간들이 훨씬 높은 리셋 저항들에서 (훨씬 더 넓은 범위 또는 리셋 저항에 걸쳐서) 관찰되었다. Ge17.8Sb33.3Te48.9 합금을 포함하는 소자에서, 예를 들면, 스무 배가 넘는 저항의 증가에 대하여 수반되는 셋 펄스 시간의 증가는 겨우 4.3의 인자이었다. 동등한 정도로 바람직한 결과들이 위의 표에 나열된 것들을 포함하여 여기에 개시된 다른 합금들에 대하여 관찰되었다.The data points show that the alloy of the present invention has certain advantages over the control alloy of the prior art. Short set pulse times have been observed for much higher reset resistors (over a much wider range or reset resistor) for devices comprising the inventive alloys. In devices comprising a Ge 17.8 Sb 33.3 Te 48.9 alloy, for example, the increase in set pulse time accompanying a rise in resistance of more than twenty times was only a factor of 4.3. Equally desirable results have been observed for other alloys disclosed herein, including those listed in the table above.
따라서, 본 발명의 합금으로 작동하는 소자들은 종래 기술의 합금으로 작동하는 동등한 소자들보다 더 넓은 범위의 리셋 저항에 걸쳐서 더 빠른 셋 전이를 보인다. 응용의 관점에서, 빠른 셋 전이가 관찰되는 확장된 저항 범위는 작동 속도를 희생하지 않고도 저항이 넓게 떨어진 메모리 상태들을 이용하는 바이너리 소자의 작동을 가능하게 하기 때문에 유리하다. 예를 들어, 대조용 소자의 경우에서, 400 ns의 셋 펄스 시간은 저항이 겨우 2보다 약간 더 큰 인자로 떨어진 메모리 상태들 사이의 작동을 허용한다. Ge17.8Sb33.3Te48.9를 포함하는 소자의 경우에서는, 대조적으로, 겨우 86 ns의 셋 펄스 시간이 20보다 큰 인자로 저항이 떨어진 메모리 상태들 사이의 작동을 가능하게 한다. 저항에 있어서 넓게 분리된 메모리 상태들 사이의 작동은 그 상태들을 읽을 때 더 쉽게 구별할 수 있고 셀-투-셀(cell-to-cell) 프로그래밍 변동에 더 너그럽기 때문에 바람직하다. 더 큰 저항 대비는 독출 오류를 감소시킨다.Thus, devices operating with the alloy of the present invention exhibit faster set transitions over a wider range of reset resistors than equivalent devices operating with prior art alloys. From an application point of view, the extended resistance range in which fast set transitions are observed is advantageous because it allows the operation of binary devices that use memory states with widely dropped resistances without sacrificing operating speed. For example, in the case of the control element, a set pulse time of 400 ns allows operation between memory states where the resistance has fallen by a factor slightly larger than two. In the case of devices comprising Ge 17.8 Sb 33.3 Te 48.9 , in contrast, a set pulse time of only 86 ns enables operation between memory states with a resistance greater than 20. Operation between widely separated memory states in a resistor is desirable because it is easier to distinguish when reading the states and is more tolerant of cell-to-cell programming variations. Greater resistance contrast reduces read errors.
본 발명의 합금들을 포함하는 소자들은 다중 상태 메모리 응용에도 유리하다. 본 발명의 합금들에 대하여 빠른 셋 전이가 일어나는 저항 상태들의 확장된 범위는 더 많은 메모리 상태들의 작동이 소자 속도의 희생을 줄이면서 가능해짐을 의미한다. 예를 들어, 만일 메모리 상태들의 충분히 정확한 가독성을 보장하기 위해 약 2의 인자라는 최소 저항 대비가 소망된다면, 대조용 소자에는 만일 400 ns의 셋 펄스 시간으로 한정된 속도로 동작하기를 바란다면 오직 두 개의 메모리 상태들만 가능하다. 한편, Ge17.8Sb33.3Te48.9 합금을 포함하는 소자의 경우에서는 86 ns의 셋 펄스 시간에 의하여 정의되는 더 빠른 동작 속도를 위하여 2의 인자(factor)의 저항 대비를 보이는 연속되는 다섯 개의 메모리 상태들이 정의될 수 있다.Devices comprising the alloys of the present invention are also advantageous for multi-state memory applications. The extended range of resistive states in which fast set transitions occur for the alloys of the present invention means that more memory states can be operated at the expense of device speed. For example, if a minimum resistance contrast of about 2 factors is desired to ensure sufficiently accurate readability of the memory states, the control element only needs two if it wishes to operate at a speed limited to a set pulse time of 400 ns. Only memory states are possible. On the other hand, for devices containing Ge 17.8 Sb 33.3 Te 48.9 alloy, there are five consecutive memory states with a factor of 2 resistance versus faster operation speed defined by a set pulse time of 86 ns. Can be defined.
본 발명은 적어도 두 개의 단자와 전기적으로 소통되는 칼코겐화물 재료를 포함하는 전기 소자를 제공한다. 상기 소자는 상기 칼코겐화물 재료의 구조적 특징에 의하여 결정되는 복수 개의 상태들 사이에서 작동할 수 있다. 일 구현예에서, 상기 소자의 동작 상태들은 둘 또는 그 이상의 리셋 상태들을 포함하며, 리셋 상태들 중의 하나의 저항은 리셋 상태들 중의 다른 것의 저항보다 적어도 3의 인자만큼 더 크고, 더 높은 저항 상태에 요구되는 셋 펄스 시간은 더 낮은 저항 리셋 상태에 요구되는 셋 펄스 시간보다 적어도 20 미만의 인자만큼 더 크다. 다른 구현예에서, 상기 소자의 동작 상태들은 둘 또는 그 이상의 리셋 상태들을 포함하며, 리셋 상태들 중의 하나의 저항은 리셋 상태들 중의 다른 것의 저항보다 적어도 3의 인자만큼 더 크고, 더 높은 저항 상태에 요구되는 셋 펄스 시간은 더 낮은 저항 리셋 상태에 요구되는 셋 펄스 시간보다 적어도 10 미만의 인자만큼 더 크다. 다른 구현예에서, 상기 소자의 동작 상태들은 둘 또는 그 이상의 리셋 상태들을 포함하며, 리셋 상태들 중의 하나의 저항은 리셋 상태들 중의 다른 것의 저항보다 적어도 3의 인자만큼 더 크고, 더 높은 저항 상태에 요구되는 셋 펄스 시간은 더 낮은 저항 리셋 상태에 요구되는 셋 펄스 시간보다 적어도 5 미만의 인자만큼 더 크다. 다른 구현예에서, 상기 소자의 동작 상태들은 둘 또는 그 이상의 리셋 상태들을 포함하며, 리셋 상태들 중의 하나의 저항은 리셋 상태들 중의 다른 것의 저항보다 적어도 3의 인자만큼 더 크고, 더 높은 저항 상태에 요구되는 셋 펄스 시간은 더 낮은 저항 리셋 상태에 요구되는 셋 펄스 시간보다 적어도 2 미만의 인자만큼 더 크다.The present invention provides an electrical device comprising a chalcogenide material in electrical communication with at least two terminals. The device can operate between a plurality of states determined by the structural characteristics of the chalcogenide material. In one implementation, the operating states of the device include two or more reset states, wherein the resistance of one of the reset states is at least three greater than the resistance of the other of the reset states and at a higher resistance state. The set pulse time required is at least 20 less than the set pulse time required for the lower resistance reset state. In another embodiment, the operating states of the device include two or more reset states, wherein the resistance of one of the reset states is at least three greater than the resistance of the other of the reset states and at a higher resistance state. The set pulse time required is greater than at least 10 factors greater than the set pulse time required for the lower resistance reset state. In another embodiment, the operating states of the device include two or more reset states, wherein the resistance of one of the reset states is at least three greater than the resistance of the other of the reset states and at a higher resistance state. The set pulse time required is greater than the set pulse time required by the lower resistance reset state by a factor of at least 5 less. In another embodiment, the operating states of the device include two or more reset states, wherein the resistance of one of the reset states is at least three greater than the resistance of the other of the reset states and at a higher resistance state. The set pulse time required is at least a factor less than 2 greater than the set pulse time required for the lower resistance reset state.
일 구현예에서, 상기 소자의 동작 상태들은 둘 또는 그 이상의 리셋 상태들을 포함하며, 리셋 상태들 중의 하나의 저항은 리셋 상태들 중의 다른 것의 저항보다 적어도 10의 인자만큼 더 크고, 더 높은 저항 상태에 요구되는 셋 펄스 시간은 더 낮은 저항 리셋 상태에 요구되는 셋 펄스 시간보다 적어도 20 미만의 인자만큼 더 크다. 다른 구현예에서, 상기 소자의 동작 상태들은 둘 또는 그 이상의 리셋 상태들을 포함하며, 리셋 상태들 중의 하나의 저항은 리셋 상태들 중의 다른 것의 저항보다 적어도 10의 인자만큼 더 크고, 더 높은 저항 상태에 요구되는 셋 펄스 시간은 더 낮은 저항 리셋 상태에 요구되는 셋 펄스 시간보다 적어도 10 미만의 인자만큼 더 크다. 다른 구현예에서, 상기 소자의 동작 상태들은 둘 또는 그 이상의 리셋 상태들을 포함하며, 리셋 상태들 중의 하나의 저항은 리셋 상태들 중의 다른 것의 저항보다 적어도 10의 인자만큼 더 크고, 더 높은 저항 상태에 요구되는 셋 펄스 시간은 더 낮은 저항 리셋 상태에 요구되는 셋 펄스 시간보다 적어도 5 미만의 인자만큼 더 크다.In one implementation, the operating states of the device include two or more reset states, wherein the resistance of one of the reset states is at least 10 greater than the resistance of the other of the reset states and at a higher resistance state. The set pulse time required is at least 20 less than the set pulse time required for the lower resistance reset state. In another embodiment, the operating states of the device include two or more reset states, wherein the resistance of one of the reset states is at least 10 greater than the resistance of the other of the reset states and at a higher resistance state. The set pulse time required is greater than at least 10 factors greater than the set pulse time required for the lower resistance reset state. In another embodiment, the operating states of the device include two or more reset states, wherein the resistance of one of the reset states is at least 10 greater than the resistance of the other of the reset states and at a higher resistance state. The set pulse time required is greater than the set pulse time required by the lower resistance reset state by a factor of at least 5 less.
일 구현예에서, 상기 소자의 동작 상태들은 둘 또는 그 이상의 리셋 상태들을 포함하며, 리셋 상태들 중의 하나의 저항은 리셋 상태들 중의 다른 것의 저항보다 적어도 20의 인자만큼 더 크고, 더 높은 저항 상태에 요구되는 셋 펄스 시간은 더 낮은 저항 리셋 상태에 요구되는 셋 펄스 시간보다 적어도 20 미만의 인자만큼 더 크다. 다른 구현예에서, 상기 소자의 동작 상태들은 둘 또는 그 이상의 리셋 상태들을 포함하며, 리셋 상태들 중의 하나의 저항은 리셋 상태들 중의 다른 것의 저항보다 적어도 20의 인자만큼 더 크고, 더 높은 저항 상태에 요구되는 셋 펄스 시간은 더 낮은 저항 리셋 상태에 요구되는 셋 펄스 시간보다 적어도 10 미만의 인자만큼 더 크다. 다른 구현예에서, 상기 소자의 동작 상태들은 둘 또는 그 이상의 리셋 상태들을 포함하며, 리셋 상태들 중의 하나의 저항은 리셋 상태들 중의 다른 것의 저항보다 적어도 20의 인자만큼 더 크고, 더 높은 저항 상태에 요구되는 셋 펄 스 시간은 더 낮은 저항 리셋 상태에 요구되는 셋 펄스 시간보다 적어도 5 미만의 인자만큼 더 크다.In one implementation, the operating states of the device include two or more reset states, wherein the resistance of one of the reset states is at least 20 greater than the resistance of the other of the reset states and at a higher resistance state. The set pulse time required is at least 20 less than the set pulse time required for the lower resistance reset state. In another embodiment, the operating states of the device include two or more reset states, wherein the resistance of one of the reset states is at least 20 greater than the resistance of the other of the reset states and at a higher resistance state. The set pulse time required is greater than at least 10 factors greater than the set pulse time required for the lower resistance reset state. In another embodiment, the operating states of the device include two or more reset states, wherein the resistance of one of the reset states is at least 20 greater than the resistance of the other of the reset states and at a higher resistance state. The set pulse time required is at least 5 less than the set pulse time required for the lower resistance reset state.
도 3은 도 2로부터 유도되었으며, 대조용 소자와 본 발명의 합금들을 포함하는 소자들에 대여 선택된 셋 펄스 폭 데이터를 요약한다. 도 3은 대조용 합금과 본 발명의 여러 합금들을 포함하는 소자들에 대하여 100 kΩ을 넘는 저항을 갖는 리셋 상태로부터의 셋 펄스 시간을 구체적으로 나타낸다. 각 소자들의 전이에서 셋 상태는 5 kΩ 미만의 저항을 가졌다. 도 3에서, 셋 펄스 폭을 소자의 활성 칼코겐화물 층 내의 Ge, Sb 및 Te의 원자 백분율의 함수로 나타내었다. Ge, Sb 및 Te의 원자 백분율은 각각 다이아몬드 심볼, 삼각형 심볼, 및 정사각형 심볼로 나타내었다. 각 조성물이 도 3의 세 심볼에 의하여 대표되도록 각 원소의 원자 백분율을 여러 조성물 각각에 대하여 나타내었다. 도 3에서 각 조성물에 대하여 하나의 셋 펄스 폭이 보고되었기 때문에, 각 조성물을 나타내는 세 심볼들이 수평으로 정렬된다. 가장 위쪽의 세 심볼들의 집합이 활성 칼코겐화물 재료로서 Ge22Sb22Te55를 사용하는 대조용 소자의 셋 펄스 폭에 대응된다. 본 조성물은 도 3에서 나타낸 것 중 가장 긴 셋 펄스 폭을 보인다.FIG. 3, derived from FIG. 2, summarizes the set pulse width data borrowed for the control device and devices including the alloys of the present invention. Figure 3 specifically illustrates the set pulse time from a reset state with a resistance in excess of 100 kΩ for the control alloy and the devices comprising the various alloys of the present invention. At the transition of each device, the set state had a resistance of less than 5 kΩ. In Figure 3, the set pulse width is shown as a function of the atomic percentage of Ge, Sb and Te in the active chalcogenide layer of the device. The atomic percentages of Ge, Sb and Te are represented by diamond symbols, triangle symbols and square symbols, respectively. The atomic percentage of each element is shown for each of the various compositions such that each composition is represented by the three symbols of FIG. 3. Since one set pulse width was reported for each composition in FIG. 3, the three symbols representing each composition are aligned horizontally. The set of three uppermost symbols corresponds to the set pulse width of the reference device using Ge 22 Sb 22 Te 55 as the active chalcogenide material. The composition shows the longest set pulse width shown in FIG. 3.
또한, 칼코겐화물 재료의 각 원소의 바람직한 원자 백분율을 나타내는 세 개의 타원이 도 3에 포함되어 있다. 상기 타원들과 관련된 근사 범위들은 짧은 셋 펄스 폭과 소자의 빠른 동작의 실현이 바람직함에 근거한다. 왼쪽의 타원은 Ge의 원자 백분율의 바람직한 범위를 나타내고, 약 13.5%에서 약 18%까지 연장된다. 이러 한 Ge 조성의 범위에서, 소자의 셋 펄스 폭은 활성 칼코겐화물 재료로서 Ge20Sb30Te50을 포함하는 소자나 (22%의 Ge 원자 백분율을 갖는 칼코겐화물 재료를 포함하는) 제어 소자의 셋 펄스 폭보다 훨씬 짧다.In addition, three ellipses representing the preferred atomic percentages of each element of the chalcogenide material are included in FIG. 3. The approximate ranges associated with the ellipses are based on the desirability of short set pulse widths and fast operation of the device. The ellipse on the left represents the preferred range of atomic percentages of Ge and extends from about 13.5% to about 18%. In this Ge composition range, the set pulse width of the device is either a device comprising Ge 20 Sb 30 Te 50 as the active chalcogenide material or a control device (including a chalcogenide material having a Ge atomic percentage of 22%). Is much shorter than the set pulse width.
가운데의 타원은 Sb의 원자 백분율의 바람직한 범위를 나타내고, 약 33.0%에서 약 41%까지 연장된다. 이러한 Sb 조성의 범위에서, 소자의 셋 펄스 폭은 활성 칼코겐화물 재료로서 Ge20.0Sb25.5Te54.5을 포함하는 소자나 (22%의 Sb 원자 백분율을 갖는 칼코겐화물 재료를 포함하는) 제어 소자의 셋 펄스 폭보다 훨씬 짧다.The ellipse in the middle represents the preferred range of atomic percentages of Sb, extending from about 33.0% to about 41%. In this range of Sb compositions, the set pulse width of the device is determined by a device comprising Ge 20.0 Sb 25.5 Te 54.5 as the active chalcogenide material or a control device (comprising a chalcogenide material having an Sb atomic percentage of 22%). Much shorter than the set pulse width.
오른쪽의 타원은 Te의 원자 백분율의 바람직한 범위를 나타내고, 약 37%에서 약 48%까지 연장된다. 이러한 Te 조성의 범위에서, 소자의 셋 펄스 폭은 활성 칼코겐화물 재료로서 Ge20.0Sb25.5Te54.5을 포함하는 소자나 (55%의 Te 원자 백분율을 갖는 칼코겐화물 재료를 포함하는) 제어 소자의 셋 펄스 폭보다 훨씬 짧다.The ellipses on the right represent the preferred range of atomic percentages of Te and extend from about 37% to about 48%. In this Te composition range, the set pulse width of the device is determined by the device comprising Ge 20.0 Sb 25.5 Te 54.5 as the active chalcogenide material or the control device (including the chalcogenide material having a Te atomic percentage of 55%). Much shorter than the set pulse width.
도 4는 도 2에 제공된 결과들로부터 유도되며 소자들의 요구되는 리셋 전류의 요약을 제공한다. 상기 리셋 전류는 소자들의 활성 칼코겐화물 충 내에 포함되어 있는 원소들의 원자 백분율의 함수로서 제공된다. 도 3에서와 같이, Ge, Sb, 및 Te의 원자 백분율이 각 조성에 대하여 나타내어졌으며, 각 조성은 세 개의 수평으로 정렬된 심볼들에 의하여 대표된다. 상기 Ge, Sb, 및 Te의 원자 백분율들은 각각 다이아몬드, 삼각형 및 정사각형으로 나타내어진다. 상기 리셋 전류는 암페어(A)로 표현되고 소자를 그의 포화된 리셋 상태로 전이시키는 데 필요한 전류에 대응된다. 앞서 설명한 바와 같이, 소자의 상기 포화된 리셋 상태는 최대 저항을 갖는 리셋 상태이다. 소자의 동작에 필요한 전력을 최소화하기 위해, 낮은 리셋 전류를 갖는 소자가 바람직하다.4 is derived from the results provided in FIG. 2 and provides a summary of the required reset current of the devices. The reset current is provided as a function of the atomic percentage of elements contained in the active chalcogenide charge of the devices. As in FIG. 3, atomic percentages of Ge, Sb, and Te are shown for each composition, each composition being represented by three horizontally aligned symbols. The atomic percentages of Ge, Sb, and Te are represented by diamonds, triangles and squares, respectively. The reset current is expressed in amperes (A) and corresponds to the current required to transition the device to its saturated reset state. As described above, the saturated reset state of the device is a reset state with a maximum resistance. In order to minimize the power required for the operation of the device, devices with low reset currents are preferred.
도 4는 Ge, Sb, 및 Te의 원자 백분율의 바람직한 범위를 나타낸다. 상기 바람직한 범위들은 보다 낮은 리셋 전류를 가능하게 하는 상기 상이한 원소들의 원자 백분율에 대응된다. 왼쪽의 타원은 Ge의 원자 백분율의 바람직한 범위를 나타내고 약 14%에서 약 22%까지 연장된다. Ge 조성의 이러한 범위에서, 이보다 많거나 더 적은 Ge 원자 백분율을 갖는 조성물에 비하여 일반적으로 소자의 리셋 전류가 감소된다. 가운데 타원은 Sb의 원자 백분율의 바람직한 범위를 나타내고 약 17%에서 약 33%까지 연장된다. Sb 조성의 이러한 범위에서, 이보다 많거나 더 적은 Sb 원자 백분율을 갖는 조성물에 비하여 일반적으로 소자의 리셋 전류가 감소된다. 오른쪽의 타원은 Te의 원자 백분율의 바람직한 범위를 나타내고 약 43%에서 약 55%까지 연장된다. Te 조성의 이러한 범위에서, 이보다 많거나 더 적은 Te 원자 백분율을 갖는 조성물에 비하여 일반적으로 소자의 리셋 전류가 감소된다.4 shows a preferred range of atomic percentages of Ge, Sb, and Te. The preferred ranges correspond to the atomic percentages of the different elements that allow for a lower reset current. The ellipse on the left represents the preferred range of atomic percentages of Ge and extends from about 14% to about 22%. In this range of Ge compositions, the reset current of the device is generally reduced compared to compositions having more or less Ge atomic percentages. The middle ellipse represents the preferred range of atomic percentages of Sb and extends from about 17% to about 33%. In this range of Sb compositions, the reset current of the device is generally reduced compared to compositions having more or less Sb atomic percentages. The ellipse on the right represents the preferred range of atomic percentages of Te and extends from about 43% to about 55%. In this range of Te composition, the reset current of the device is generally reduced compared to compositions having more or less Te atomic percentages.
위의 실시예 2에 설명된 결과들뿐만 아니라, 위에서 언급한 실시예 1에서 설명한 소자들과 조성물들을 이용한 추가적인 실험이 완전히 실시되었다. 이들 실험들은 50 kΩ의 저항을 갖는 리셋 상태로부터 5 kΩ 미만의 저항을 갖는 셋 상태로 소자를 전이하는 데 필요한 셋 펄스 폭; 소자의 포화 리셋 상태에서의 문턱 전압; 소자의 홀딩 전압(holding voltage); 및 소자의 처녀 저항(virgin resistance)을 측정하였다. 이들 실험과 위의 실시예 2에서 설명한 실험들에 포함된 파라미터 세트는 실제 메모리 응용을 위해 더욱 중요한 여러 소자 특성에 대응된다. 그 결과는 일반적으로 상이한 성질들에 대하여 Ge, Sb, 및 Te의 원자 백분율의 최적 범위에서 작은 변화를 나타낸다. 그 결과, 새로운 소자의 설계에 있어서, 총괄 성능의 최적 수준을 달성하기 위해 상이한 성질들의 중요성을 가중 고려한다.In addition to the results described in Example 2 above, additional experiments were conducted using the devices and compositions described in Example 1 above. These experiments include the set pulse width needed to transition the device from a reset state with a resistance of 50 kΩ to a set state with a resistance of less than 5 kΩ; A threshold voltage in the device's saturation reset state; Holding voltage of the device; And the virgin resistance of the device was measured. The parameter sets included in these experiments and the experiments described in Example 2 above correspond to several device characteristics that are more important for practical memory applications. The results generally show small changes in the optimal range of atomic percentages of Ge, Sb, and Te for different properties. As a result, in the design of new devices, the importance of different properties is taken into account in order to achieve an optimal level of overall performance.
본 발명은 Ge 및 Sb를 포함하는 칼코겐화물 재료를 전체적으로 제공한다. 일 구현예에서, Ge의 원자 농도는 11%와 21% 사이이다. 바람직한 구현예에서, Ge의 원자 농도는 13%와 20% 사이이다. 다른 바람직한 구현예에서, Ge의 원자 농도는 15%와 18% 사이이다. 일 구현예에서, Sb의 원자 농도는 22%와 65% 사이이다. 바람직한 구현예에서, Sb의 원자 농도는 28%와 43% 사이이다. 다른 바람직한 구현예에서, Sb의 원자 농도는 32%와 35% 사이이다. 이상의 구현예들의 각각에서, 각 원소에 대하여 표시된 조성 범위는 조성의 상한과 하한을 포함하는 것이다.The present invention generally provides a chalcogenide material comprising Ge and Sb. In one embodiment, the atomic concentration of Ge is between 11% and 21%. In a preferred embodiment, the atomic concentration of Ge is between 13% and 20%. In another preferred embodiment, the atomic concentration of Ge is between 15% and 18%. In one embodiment, the atomic concentration of Sb is between 22% and 65%. In a preferred embodiment, the atomic concentration of Sb is between 28% and 43%. In another preferred embodiment, the atomic concentration of Sb is between 32% and 35%. In each of the above embodiments, the composition range indicated for each element includes the upper and lower limits of the composition.
본 발명은 위에서 설명한 농도 범위로 Ge 및 Sb 뿐만 아니라 Te도 포함하는 칼코겐화물 재료들을 더 제공한다. 일 구현예에서, Te의 원자 농도는 28%와 55% 사이이다. 바람직한 구현예에서, Te의 원자 농도는 43%와 55% 사이이다. 다른 바람직한 구현예에서, Te의 원자 농도는 48%와 51% 사이이다. 이상의 구현예들의 각각에서, 각 원소에 대하여 표시된 조성 범위는 조성의 상한과 하한을 포함하는 것이다.The present invention further provides chalcogenide materials comprising Ge and Sb as well as Te in the concentration ranges described above. In one embodiment, the atomic concentration of Te is between 28% and 55%. In a preferred embodiment, the atomic concentration of Te is between 43% and 55%. In another preferred embodiment, the atomic concentration of Te is between 48% and 51%. In each of the above embodiments, the composition range indicated for each element includes the upper and lower limits of the composition.
본 발명은 위에서 설명한 예시적 구현예들에 기능적인 균등물을 갖는 구현예들을 더 포함한다. 여기에 인용되어 통합되는 여러 미국 특허들에서 설명한 바와 같이, 칼코겐화물 재료는 일반적으로 칼코겐족 원소와 하나 또는 그 이상의 화학적 또는 구조적 개질 원소를 포함한다. 칼코겐족 원소(예를 들면, Te, Se)는 주기율표의 VI족 칼럼에서 선택되고, 개질 원소는 주기율표의 III족 칼럼(예를 들면, Ga, Al, In), IV족 칼럼(예를 들면, Si, Ge, Sn) 또는 V족 칼럼(예를 들면, P, As, Sb)에서 선택될 수 있다. 개질 원소들의 역할은 칼코겐족 원소를 포함하는 체인들 사이에서 분지 또는 가교 지점을 제공하는 것을 포함한다. IV족 칼럼 개질제들은 칼코겐화물 체인 내의 이배위 자리와 칼코겐화물 체인으로부터의 분지 또는 가교를 허용하는 이배위 자리를 포함하는 사배위 개질제로서 작용할 수 있다. III족 및 V족 칼럼 개질제들은 칼코겐화물 체인 내의 이배위 자리와 칼코겐화물 체인으로부터의 분지 또는 가교를 허용하는 단일 배위 자리를 포함하는 삼배위 개질제로서 작용할 수 있다. 비록 위에서 설명한 구현예들은 Ge, Sb 및/또는 Te를 포함하는 칼코겐화물 재료들을 이용하여 본 발명의 특징들을 보였지만, Ge은 다른 IV족 칼럼 원소(예를 들면 Si)로 전부 또는 부분적으로 치환될 수 있고, Sb는 다른 V족 칼럼 원소(예를 들면, As)로 전부 또는 부분적으로 치환될 수 있고, Te는 다른 VI족 칼럼 원소(예를 들면, Se)로 전부 또는 부분적으로 치환될 수 있음은 당 기술분야에서 통상의 지식을 가진 자에게 이해될 것이다.The invention further includes embodiments having functional equivalents to the example embodiments described above. As described in various US patents incorporated herein by reference, chalcogenide materials generally include chalcogenide elements and one or more chemical or structural modification elements. The chalcogenide elements (eg, Te, Se) are selected from the group VI columns of the periodic table, and the modifying elements are the group III columns (eg Ga, Al, In) of the periodic table, and the group IV columns (eg, Si, Ge, Sn) or Group V columns (eg, P, As, Sb). The role of the modifying elements includes providing branching or crosslinking points between chains containing chalcogenide elements. Group IV column modifiers can act as coordinating modifiers comprising a coordination site in the chalcogenide chain and a coordination site allowing branching or crosslinking from the chalcogenide chain. Group III and Group V column modifiers can act as triconfiguration modifiers comprising a coordination site in the chalcogenide chain and a single coordination site to allow branching or crosslinking from the chalcogenide chain. Although the embodiments described above show features of the present invention using chalcogenide materials including Ge, Sb and / or Te, Ge may be substituted in whole or in part by other Group IV column elements (eg Si). Sb may be substituted in whole or in part with another Group V column element (eg As), and Te may be substituted in whole or in part with another Group VI column element (eg Se) Will be understood by those skilled in the art.
개별 소자들뿐만 아니라, 본 발명은 소자들의 어레이에까지 더 확장된다. 본 발명의 칼코겐화물 재료들과 소자들은 그 개시한 바가 여기에 인용되어 통합되는 미합중국 특허 제5,694,146호; 제5,912,839호; 및 제6,141,241호에서 설명한 것과 같은, X-Y 어레이들을 포함하는 어레이들로 통합될 수 있다. 칼코겐화물 소자 어레이들은 메모리와 논리 및 병렬 컴퓨팅을 포함하는 프로세싱 능력 모두에 대하여 사용될 수 있다.In addition to the individual devices, the present invention extends further to an array of devices. Chalcogenide materials and devices of the present invention are described in US Pat. No. 5,694,146, the disclosure of which is incorporated herein by reference; No. 5,912,839; And X-Y arrays, such as those described in US Pat. No. 6,141,241. Chalcogenide device arrays can be used for both memory and processing power, including logic and parallel computing.
이상의 논의와 설명은 본 발명의 실시에 한정을 할 의도가 아니며, 오히려 예시적인 것이다. 여기에 개시된 예시적인 구현예의 수많은 균등물이 존재함은 당해 기술분야에서 통상의 지식을 가진 자에 의하여 이해될 것이다. 위의 개시 내용과 결합한 이하의 청구항들, 그의 모든 균등물들 및 자명한 변형들이 본 발명의 범위를 정의한다.The foregoing discussion and description are not intended to limit the practice of the invention, but rather are illustrative. It will be understood by those skilled in the art that there are numerous equivalents of the exemplary embodiments disclosed herein. The following claims, all equivalents and obvious variations thereof, combined with the above disclosure, define the scope of the invention.
Claims (17)
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/301,211 US7525117B2 (en) | 2005-08-09 | 2005-12-12 | Chalcogenide devices and materials having reduced germanium or telluruim content |
| US11/301,211 | 2005-12-12 | ||
| PCT/US2006/044469 WO2007070218A2 (en) | 2005-08-09 | 2006-11-16 | Chalcogenide devices and materials having reduced germanium or telluruim content |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137015680A Division KR101501980B1 (en) | 2005-12-12 | 2006-11-16 | Chalcogenide devices and materials having reduced germanium or telluruim content |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080080273A KR20080080273A (en) | 2008-09-03 |
| KR101330769B1 true KR101330769B1 (en) | 2013-11-18 |
Family
ID=40020772
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087005573A KR101330769B1 (en) | 2005-12-12 | 2006-11-16 | Chalcogenide devices and materials having reduced germanium or telluruim content |
| KR1020137015680A KR101501980B1 (en) | 2005-12-12 | 2006-11-16 | Chalcogenide devices and materials having reduced germanium or telluruim content |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137015680A KR101501980B1 (en) | 2005-12-12 | 2006-11-16 | Chalcogenide devices and materials having reduced germanium or telluruim content |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5520484B2 (en) |
| KR (2) | KR101330769B1 (en) |
| TW (1) | TWI458147B (en) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080042119A1 (en) * | 2005-08-09 | 2008-02-21 | Ovonyx, Inc. | Multi-layered chalcogenide and related devices having enhanced operational characteristics |
| WO2008057616A2 (en) | 2006-11-02 | 2008-05-15 | Advanced Technology Materials, Inc. | Antimony and germanium complexes useful for cvd/ald of metal thin films |
| KR101177284B1 (en) * | 2007-01-18 | 2012-08-24 | 삼성전자주식회사 | Phase change material layer and method of manufacturing the same and phase change memory device comprising phase change material layer formed using the same and methods of manufacturing and operating phase change memory device |
| KR101291222B1 (en) * | 2007-11-29 | 2013-07-31 | 삼성전자주식회사 | Method of operating phase change memory device |
| JP4929228B2 (en) * | 2008-01-23 | 2012-05-09 | 韓國電子通信研究院 | Phase change memory device and manufacturing method thereof |
| US20090215225A1 (en) | 2008-02-24 | 2009-08-27 | Advanced Technology Materials, Inc. | Tellurium compounds useful for deposition of tellurium containing materials |
| US8674127B2 (en) | 2008-05-02 | 2014-03-18 | Advanced Technology Materials, Inc. | Antimony compounds useful for deposition of antimony-containing materials |
| WO2011028208A1 (en) * | 2009-09-04 | 2011-03-10 | Hewlett-Packard Development Company, L.P. | Memristors based on mixed-metal-valence compounds |
| US9012876B2 (en) | 2010-03-26 | 2015-04-21 | Entegris, Inc. | Germanium antimony telluride materials and devices incorporating same |
| WO2011146913A2 (en) | 2010-05-21 | 2011-11-24 | Advanced Technology Materials, Inc. | Germanium antimony telluride materials and devices incorporating same |
| WO2012138615A2 (en) * | 2011-04-03 | 2012-10-11 | Advanced Technology Materials, Inc. | Oxic germanium-antimony-tellurium material and phase change memory comprising same |
| US8946666B2 (en) * | 2011-06-23 | 2015-02-03 | Macronix International Co., Ltd. | Ge-Rich GST-212 phase change memory materials |
| KR102117124B1 (en) | 2012-04-30 | 2020-05-29 | 엔테그리스, 아이엔씨. | Phase change memory structure comprising phase change alloy center-filled with dielectric material |
| US9640757B2 (en) | 2012-10-30 | 2017-05-02 | Entegris, Inc. | Double self-aligned phase change memory device structure |
| WO2014137943A2 (en) * | 2013-03-03 | 2014-09-12 | Adesto Technologies Corporation | Programmable impedance memory elements and corresponding methods |
| US9564214B2 (en) * | 2015-03-13 | 2017-02-07 | Kabushiki Kaisha Toshiba | Memory device |
| KR101889600B1 (en) * | 2016-03-31 | 2018-08-17 | 연세대학교 산학협력단 | Non-volatile memory device and method of manufacturing the same |
| JP2017224688A (en) | 2016-06-14 | 2017-12-21 | ソニー株式会社 | Circuit element, storage device, electronic apparatus, information writing method for circuit element, and information reading method from circuit element |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5410534A (en) * | 1992-06-17 | 1995-04-25 | Matsushita Electric Industrial Co., Ltd. | Optical information recording medium |
| US5414271A (en) * | 1991-01-18 | 1995-05-09 | Energy Conversion Devices, Inc. | Electrically erasable memory elements having improved set resistance stability |
| US20040178401A1 (en) * | 2003-03-10 | 2004-09-16 | Ovshinsky Stanford R. | Multi-terminal chalcogenide switching devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4499557A (en) * | 1980-10-28 | 1985-02-12 | Energy Conversion Devices, Inc. | Programmable cell for use in programmable electronic arrays |
| US4876667A (en) * | 1987-06-22 | 1989-10-24 | Energy Conversion Devices, Inc. | Data storage device having a phase change memory medium reversible by direct overwrite |
| JP2867701B2 (en) * | 1989-09-28 | 1999-03-10 | 松下電器産業株式会社 | Manufacturing method of optical information recording medium |
| US5335219A (en) * | 1991-01-18 | 1994-08-02 | Ovshinsky Stanford R | Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements |
| JP3454821B2 (en) * | 1991-08-19 | 2003-10-06 | エナージー・コンバーション・デバイセス・インコーポレーテッド | Electrically erasable, directly overwritable, multi-bit single-cell memory elements and arrays made therefrom |
| JPH11513166A (en) * | 1996-06-27 | 1999-11-09 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | Reversible optical information medium |
| US6314014B1 (en) * | 1999-12-16 | 2001-11-06 | Ovonyx, Inc. | Programmable resistance memory arrays with reference cells |
-
2006
- 2006-11-16 JP JP2008545607A patent/JP5520484B2/en not_active Expired - Fee Related
- 2006-11-16 KR KR1020087005573A patent/KR101330769B1/en active IP Right Grant
- 2006-11-16 KR KR1020137015680A patent/KR101501980B1/en active IP Right Grant
- 2006-12-11 TW TW095146197A patent/TWI458147B/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5414271A (en) * | 1991-01-18 | 1995-05-09 | Energy Conversion Devices, Inc. | Electrically erasable memory elements having improved set resistance stability |
| US5410534A (en) * | 1992-06-17 | 1995-04-25 | Matsushita Electric Industrial Co., Ltd. | Optical information recording medium |
| US20040178401A1 (en) * | 2003-03-10 | 2004-09-16 | Ovshinsky Stanford R. | Multi-terminal chalcogenide switching devices |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200737557A (en) | 2007-10-01 |
| KR20080080273A (en) | 2008-09-03 |
| TWI458147B (en) | 2014-10-21 |
| JP2009524210A (en) | 2009-06-25 |
| KR101501980B1 (en) | 2015-03-18 |
| KR20130088175A (en) | 2013-08-07 |
| JP5520484B2 (en) | 2014-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101330769B1 (en) | Chalcogenide devices and materials having reduced germanium or telluruim content | |
| US7525117B2 (en) | Chalcogenide devices and materials having reduced germanium or telluruim content | |
| US7786462B2 (en) | Chalcogenide devices exhibiting stable operation from the as-fabricated state | |
| JP2009524210A5 (en) | ||
| US7964468B2 (en) | Multi-level memory cell having phase change element and asymmetrical thermal boundary | |
| USRE37259E1 (en) | Multibit single cell memory element having tapered contact | |
| EP0843901B1 (en) | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom | |
| US7935567B2 (en) | Active material devices with containment layer | |
| US7767992B2 (en) | Multi-layer chalcogenide devices | |
| US8222071B2 (en) | Method for making self aligning pillar memory cell device | |
| US20050062074A1 (en) | Spacer chalcogenide memory method | |
| WO2011030916A1 (en) | Phase change material and phase change memory element | |
| US7483292B2 (en) | Memory cell with separate read and program paths | |
| JP6598166B2 (en) | Phase change material and phase change type memory device | |
| US8217379B2 (en) | Arsenic-containing variable resistance materials |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| A107 | Divisional application of patent | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161026 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171018 Year of fee payment: 5 |