KR101326538B1 - 이중 버퍼층을 포함하는 박막형 태양전지 - Google Patents

이중 버퍼층을 포함하는 박막형 태양전지 Download PDF

Info

Publication number
KR101326538B1
KR101326538B1 KR1020120000436A KR20120000436A KR101326538B1 KR 101326538 B1 KR101326538 B1 KR 101326538B1 KR 1020120000436 A KR1020120000436 A KR 1020120000436A KR 20120000436 A KR20120000436 A KR 20120000436A KR 101326538 B1 KR101326538 B1 KR 101326538B1
Authority
KR
South Korea
Prior art keywords
buffer layer
layer
type semiconductor
solar cell
substrate
Prior art date
Application number
KR1020120000436A
Other languages
English (en)
Other versions
KR20130079760A (ko
Inventor
류승윤
김동호
남기석
정용수
권정대
이성훈
윤정흠
이건환
김종국
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020120000436A priority Critical patent/KR101326538B1/ko
Publication of KR20130079760A publication Critical patent/KR20130079760A/ko
Application granted granted Critical
Publication of KR101326538B1 publication Critical patent/KR101326538B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

이중 버퍼층을 포함하는 박막형 태양전지가 개시된다. 본 발명의 일 실시예에 따른 박막형 태양전지는 기판; 상기 기판 상부에 배치되는 제1 전극; 상기 제1 전극 상부에 배치되는 것으로, 금(Au) 나노입자를 포함하여 형성되는 제1 버퍼층;상기 제1 버퍼층 상부에 배치되는 것으로, WO3를 포함하여 형성되는 제2 버퍼층; 상기 제2 버퍼층 상부에 배치되는 것으로, 적어도 하나의 p형 반도체층, 적어도 하나의 n형 반도체층 및 적어도 하나의 i형 반도체층이 접합되어 형성되는 광전변환층; 및 상기 광전변환층 상부에 배치되는 제2 전극을 포함하는 것을 특징으로 한다.

Description

이중 버퍼층을 포함하는 박막형 태양전지{THIN-FILM TYPED SOLAR CELL COMPRISING DOUBLE BUFFER LAYER}
본 발명은 박막형 태양전지에 관한 것으로, 보다 상세하게는 이중 버퍼층을 포함하는 박막형 태양전지에 관한 것이다.
일반적으로, 태양전지는 p-n 접합으로 구성된 다이오드를 사용하며, 광흡수층으로 사용되는 물질에 따라 다양한 종류로 구분 가능하다. 예를 들면, 광흡수층으로 실리콘을 이용하는 태양전지는 결정질(단결정, 다결정) 기판(wafer)형 태양전지와 박막형(결정질, 비정질)태양전지로 구분될 수 있다.
그런데, 상기 결정질 기판형 태양전지의 경우 실리콘 기판의 높은 가격비중으로 인해 태양광모듈의 발전단가를 상승시키고 있으므로, 최근에는 실리콘 기판을 사용하는 대신 태양전지에 필요한 최소한의 물질을 저가의 기판위에 박막 형태로 증착하여 소자를 제조하는 박막 태양전지에 대한 연구가 활발하게 이루어지고 있다.
이러한 박막 태양전지의 종류는 박막 증착온도, 사용되는 기판의 종류 및 증착방법에 따라 다양하게 분류 가능하며, 광흡수층의 결정특성에 따라서는 크게 비정질(amorphous)과 결정질(crystalline) 실리콘 박막 태양전지로 분류될 수 있다.
도 1 및 도 2는 종래 박막 태양전지의 구조를 개략적으로 도시한 단면도이다.
도 1 및 도 2를 참조하면, 박막형 태양전지는 증착순서에 따라서 nip 서브스트레이트(substrate)형과 pin 슈퍼스트레이트(superstrate)형으로 구분될 수 있다.
도 1에 도시된 nip 서브스트레이트형에서는 기판(10)위에 n형 반도체층(11), i형 반도체층(12), p형 반도체층(13), TCO층(14, Transparent Conductive Oxide)이 순차적으로 증착된 구조이며, 태양광이 TCO층(14)으로부터 입사된다.
반면, 도 2에 도시된 pin 슈퍼스트레이트형에서는 기판(20)위에 TCO층(21), p형 반도체층(22), i형 반도체층(23), n형 반도체층(24), 금속전극층(25)이 순차적으로 증착된 구조이며, 태양광이 기판(20)으로부터 입사된다.
두가지 구조 모두 태양광은 TCO층 및 p형 반도체층을 통하여 i반도체층으로 입사되는 공통점을 갖는데, 이는 입사광에 의해 생성된 전자(electron)와 정공(hole)의 드리프트 이동도(drift mobility) 차이에 의한 것이다. 일반적으로 정공의 드리프트 이동도가 전자에 비해 낮기 때문에 입사광에 의한 캐리어의 수집효율을 극대화하기 위해서는 대부분의 캐리어들이 pi계면에서 생성하도록 하여 정공의 이동거리를 최소화 하여야 한다.
따라서, 서브스트레이트형 및 슈퍼스트레이트형 모두에서 태양광은 p형 반도체층을 통하여 입사되며, 이러한 p형 반도체층과 같은 창물질(window material)의 특성을 변화시켜 박막 태양전지의 효율을 향상시키고자 하는 연구가 다양하게 진행되고 있는 실정이다.
본 발명의 실시예들은 단락전류, 충진률 및 효율이 향상된 박막형 태양전지를 제공하고자 한다.
본 발명의 일 측면에 따르면, 기판; 상기 기판 상부에 배치되는 제1 전극; 상기 제1 전극 상부에 배치되는 것으로, 금(Au) 나노입자를 포함하여 형성되는 제1 버퍼층; 상기 제1 버퍼층 상부에 배치되는 것으로, WO3를 포함하여 형성되는 제2 버퍼층; 상기 제2 버퍼층 상부에 배치되는 것으로, 적어도 하나의 p형 반도체층, 적어도 하나의 n형 반도체층 및 적어도 하나의 i형 반도체층이 접합되어 형성되는 광전변환층; 및 상기 광전변환층 상부에 배치되는 제2 전극을 포함하는 것을 특징으로 하는 박막형 태양전지가 제공될 수 있다.
이 때, 상기 기판은 FTO(Fluorine Tin Oxide)가 코팅된 유리 기판인 것을 특징으로 할 수 있다.
또한, 상기 기판은 ITO(Indium Tin Oxide)가 코팅된 기판 및 GZO(Gallium Zinc Oxide)가 코팅된 기판을 포함하는 이중 기판인 것을 특징으로 할 수 있다.
또한, 상기 기판은 AZO(Aluminum Zinc Oxide)가 코팅된 기판인 것을 특징으로 할 수 있다.
한편, 상기 광전변환층의 상기 p형 반도체층은 p형 실리콘박막 또는 실리콘카바이드(SiC)이고, 상기 n형 반도체층은 n형 실리콘박막인 것을 특징으로 할 수 있다.
또한, 상기 제1 버퍼층의 두께는 0.1 내지 90nm이고, 상기 제2 버퍼층의 두께는 1 내지 6nm인 것을 특징으로 할 수 있다.
또한, 상기 제2 버퍼층은 비정질 WO3(Amophous WO3, a-WO3)를 포함하여 형성되는 것을 특징으로 할 수 있다.
한편, 상기 제2 버퍼층의 두께는 1 내지 6nm이고, 상기 광전변환층의 상기 p형 반도체층의 두께는 5 내지 15nm인 것을 특징으로 할 수 있다.
본 발명의 실시예들은 제1 전극과 p형 반도체층 사이에 금(Au) 나노입자를 포함하여 형성되는 제1 버퍼층 및 WO3를 포함하여 형성되는 제2 버퍼층을 형성함으로써 박막 태양전지의 효율을 향상시킬 수 있다.
또한, 상기 제1 버퍼층, 제2 버퍼층 및 p형 반도체층의 최적 두께를 제공함으로써, 박막 태양전지의 효율을 향상시킬 수 있다.
도 1 및 도 2는 종래 박막 태양전지의 구조를 개략적으로 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 태양전지의 구조를 개략적으로 도시한 단면도이다.
도 4는 제1 버퍼층의 조건을 다르게 한 후에, 개방전압, 단락전류밀도, 충진률 및 효율을 측정하여 나타낸 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대하여 구체적으로 설명하도록 한다.
도 3은 본 발명의 일 실시예에 따른 박막 태양전지(100)의 구조를 개략적으로 도시한 단면도이다.
도 3을 참조하면, 박막 태양전지(100)는 기판(110)에 제1 전극(120), 제1 버퍼층(130), 제2 버퍼층(140), 광전변환층(150) 및 제2 전극(160)이 순차적으로 배치될 수 있다. 이 때, 제1 전극(120)은 전면전극이라고 칭할 수 있으며, 제2 전극(160)은 후면전극이라고 칭할 수 있다. 또한, 제1 전극(120)의 경우에는 입사되는 광을 투과시키는 성질을 가지므로 투명전극(Transparent Electrode) 또는 TCO층(Transparent Conductive Oxide)이라고 칭할 수 있다. 다만, 본 명세서에서는 설명의 편의를 위해서 제1 전극(120) 및 제2 전극(160)이라 칭하기로 한다.
기판(110)은 입사되는 광이 광전변환층(150)에 효과적으로 도달하도록 하기 위해 투명 재질로 형성될 수 있다. 예를 들면, 기판(110)은 유리 기판 또는 플라스틱 기판일 수 있다. 또한, 기판(110)은 FTO(Fluorine Tin Oxide)가 코팅된 유리 기판이거나, 또는 ITO(Indium Tin Oxide)가 코팅된 기판 및 GZO(Gallium Zinc Oxide)가 코팅된 기판을 포함하는 이중 기판이거나, 또는 AZO(Aluminium Zinc Oxide)가 코팅된 기판일 수 있다. 다만, 설명의 편의를 위해서 이하에서는 기판(110)이 FTO가 코팅된 유리 기판인 경우를 중심으로 설명하도록 한다.
제1 전극(120)은 입사되는 광의 투과율을 높이기 위해 투명 재질로 형성되고, 전기 전도성을 갖는 재질로 형성될 수 있다. 예를 들면, 제1 전극(120)은 주석계 산화물(SnO2, SnO2:F, ITO), ITO/GZO(Gallium Zinc Oxide)로 이루어진 이중층(double layer), ZnO:Al, AgO, FTO(Fluorine Tin Oxide) 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다.
제1 전극(120)의 크기는 한정되지 않으며, 예를 들면 기판(110) 전면에 형성되는 것이 가능하다. 또한, 제1 전극(120)은 광전변환층(150)과 전기적으로 연결되어, 입사되는 광에 의해 생성된 캐리어 중 하나(예를 들면, 정공)를 수집하여 출력 가능하다.
한편, 제1 전극(120)의 일면 또는 양면에는 무정형의 피라미드 구조를 갖는 복수 개의 요철(미도시)이 형성될 수 있다. 즉, 제1 전극(120)은 텍스처링 표면(texturing surface)를 구비할 수 있다. 제1 전극(120)에 구비된 상기 텍스처링 표면은 입사되는 광의 반사를 저감시키고, 광의 흡수율을 높일 수 있어 태양전지의 효율을 향상시키는데 기여할 수 있다. 다만, 본 명세서에서는 설명의 편의를 위해서 제1 전극에 텍스처링표면이 형성되지 않은 경우를 중심으로 설명하도록 한다.
광전변환층(150)은 외부로부터 입사되는 광을 전기로 변환시키는 역할을 수행한다. 광전변환층(150)은 적어도 하나의 p형 반도체층(151), 적어도 하나의 n형 반도체층(152) 및 적어도 하나의 i형 반도체층(153)이 접합되어 형성될 수 있다. 이러한 구조의 광전변환층(150)은 PECVD법(plasma enhanced chemical vapor deposition) 또는 CVD법(chemical vapor deposition) 등을 사용하여 형성 가능하다.
p형 반도체층(151)은 p형 실리콘박막 또는 실리콘카바이드(SiC)일 수 있으며, 실리콘을 포함한 원료 가스에 붕소, 칼륨, 인듐 등과 같은 3가 원소의 불순물을 포함하는 가스를 이용하여 형성 가능하다. 또한, p형 반도체층(151)은 수소화된 비정질 실리콘(a-Si:H)박막일 수 있다.
i형 반도체층(152)은 비정질 실리콘 박막(a-Si:H), 미세결정질 실리콘 박막(Micro-Crystalline Silicon, mc-Si:H) 및 나노결정질 실리콘박막(Nano-Crystalline Silicon, nc-Si:H) 중에서 선택된 하나로 이루어질 수 있다. 또한, i형 반도체층(152)은 진성(intrinsic) 반도체층이라 칭할 수 있으며, 두께는 대략 500nm 정도를 가질 수 있다.
n형 반도체층(153)은 n형 실리콘박막일 수 있으며, 실리콘을 포함한 원료 가스에 인(P), 비소(As), 안티몬(Sb) 등과 같은 5가 원소의 불순물을 포함하는 가스를 이용하여 형성 가능하다. 또한, n형 반도체층(153)은 수소화된 비정질 실리콘(a-Si:H)박막일 수 있으며, 두께는 대략 25nm 정도를 가질 수 있다.
상기와 같이, p-i-n 접합구조로 이루어진 광전변환층(150)에서 p형 반도체층(151)로 광이 입사되면 i형 반도체층(152)의 내부는 상대적으로 높은 도핑 농도를 갖는 p형 반도체층(151)과 n형 반도체층(153)에 의해 공핍(depletion)되기 때문에, 이로 인해 유동전류가 발생하여 전력 생산이 가능하다.
제2 전극(160)은 광전변환층(150) 상부에 배치되는 것으로, 광전변환층(150)에서 발생된 전력의 회수 효율을 높이기 위해 전기 전도성이 우수한 금속 재질로 형성될 수 있다. 또한, 제2 전극(160)은 광전변환층(150)과 전기적으로 연결되어, 입사되는 광에 의해 생성된 캐리어 중 하나(예를 들면, 전자)를 수집하여 출력 가능하다.
본 발명의 일 실시예에 따른 박막 태양전지(100)는 제1 전극(120) 및 광전변환층(150)의 p형 반도체층(151)사이에 금 나노입자를 포함하여 형성되는 제1 버퍼층(130) 및 WO3를 포함하여 형성되는 제2 버퍼층(140)의 이중 버퍼층을 형성하는 것을 특징으로 한다.
제1 버퍼층(130)은 금(Au) 나노입자를 포함하여 형성된다. 상기 금(Au) 나노입자의 크기 및 제1 버퍼층(130)의 두께는 한정되지 않는다. 예를 들어, 제1 버퍼층(130)의 두께는 0.1nm 내지 90nm일 수 있다.
상기와 같이, 제1 버퍼층(130)을 금 나노입자를 포함하여 형성하는 경우에는, 표면 플라즈몬 공명 현상(SPR, Surface Plasmon Resonance)으로 인하여, 태양광의 다양한 파장 중에서 흡수될 수 없는 파장 영역의 빛을 증폭 가능하므로 박막 태양전지(100)의 효율 증가를 가져올 수 있다.
한편, 제2 버퍼층(140)은 텅스텐 산화물인 WO3(Tungsten trioxide)를 포함하여 형성된다. 이 때, 상기 WO3는 비정질 WO3(Amophous WO3, a-WO3)일 수 있으며, 밴드갭(bandgap)이 3eV 이상이고 가전자대(valence band)가 약 5eV 이상의 물성을 가지는 것을 사용할 수 있다. 상기 WO3가 결정질일 경우, 표면에 입계(Grain boundary)가 많아져서 홀이동도가 제한을 받아 특성이 저하되므로, 버퍼층(140)으로는 비정질 WO3를 사용하는 것이 바람직하다. 제2 버퍼층(140)의 두께는 1 내지 6nm일 수 있다. 제2 버퍼층(140)의 두께가 6nm 보다 두껍게 형성되는 경우에는 박막 태양전지의 효율이 저하될 수 있다.
제2 버퍼층(140)을 이루는 상기 WO3의 경우, OLED(Organic Light-Emitting Diodes)나 태양전지에 적합한 전도도(~6*10-6 S/cm)를 가지고 있으며, 전류주입을 용이하게 하는 다이폴층(dipole layer)으로 사용되고 있다. 또한, 상기 WO3는 제1 전극(130)/p형 반도체층(151) 사이의 일함수 불일치도(work-function mismatch)를 보정하는 페르미-레벨 피닝(Fermi-Level pinning) 효과를 가지므로, 버퍼층으로 사용되기에 적합하다.
상술한 것과 같이, 본 발명의 출원인은 제1 전극(120) 및 광전변환층(150)의 p형 반도체층(151)사이에 금 나노입자를 포함하여 형성되는 제1 버퍼층(130) 및 WO3를 포함하여 형성되는 제2 버퍼층(140)의 이중 버퍼층을 형성함으로써, 박막 태양전지(100)의 효율성을 증대시킬 수 있음을 확인하였다.
제1 버퍼층(130)만 형성되는 경우에는, 금 나노입자가 실리콘에 직접 닿게 되므로, 계면에 결함(defect site)이 생성되어 효율이 저하될 수 있다. 따라서 제2 버퍼층(140)을 형성하여 캐핑 레이어(capping layer)의 역할을 부여함으로써 효율 저하를 방지 가능하기 때문이다.
제1 버퍼층(130) 및 제2 버퍼층(140)을 제조하는 방법은 열증착법(thermal evaporation), 전자빔 증착법(ebeam evaporation), 스퍼터링 증착법(sputtering evaporation) 등 통상의 방법을 이용할 수 있다. 한편, 제1 버퍼층(130)의 상기 금 나노입자는 화학적으로 합성된 화합물 또는 상업적으로 판매되는 것을 사용 가능하다.
바람직하게는, 제1 버퍼층(130)의 두께(t1)는 10nm이고, 제2 버퍼층(140)의 두께(t3)는 4nm일 수 있다. 이와 관련하여, 도 4는 제1 버퍼층(130)의 조건을 다르게 한 후에, 단락전류밀도(Jsc, short-circuit current density)를 측정하여 나타낸 그래프이다.
도 4를 참조하면, 우선 도 3에 도시된 구조와 같이 박막 태양전지를 제작하였다. 기판(110) 으로는 FTO 글라스를 사용하였으며, 제1 전극(120)을 증착하였다. 다음으로, 제1 버퍼층(130)을 스핀코팅(spin-coating)을 통해 성막하고, 제2 버퍼층(140)을 진공증착법으로 전면 증착하였다. 다음으로, PECVD 장비를 이용하여 p형 반도체층(151), i형 반도체층(152), 및 n형 반도체층(153)을 순차적으로 증착한 후, 하드마스크를 통한 증착공정을 이용하여 제2 전극(160)을 형성하였다. 마지막으로 다이아몬드 펜슬로 스크라이빙한 후에 초음파 인두 접합을 통해 제1 전극(130)과 측정 접합부(패드단)를 접합하였다. 상기와 같이 제작된 박막 태양전지(100)를 포함하여 제1 버퍼층(130)의 조건을 달리하여 개방전압(Voc, open circuit voltage), 단락전류밀도(Jsc, short-circuit current density), 충진률(FF, fill factor) 및 효율(Eff, conversion efficiency)을 측정하였다. 측정결과는 도 4 및 하기 표 1에 정리하였다.
제1 버퍼층 유무(두께) 제2 버퍼층 유무(두께) 개방전압
(Voc, V)
단락전류
(Jsc,mA/cm2)
충진률 효율(%)
비교예 1 × × 0.796 13.130 0.720 7.530
실시예 1 ○(4nm) × 0.801 13.552 0.716 7.787
실시예 2 ○(10nm) × 0.744 12.903 0.713 6.859
실시예 3 ○(10nm) ○(4nm) 0.791 14.212 0.716 8.059
도 4 및 상기 표 1에서 확인되듯이, 금 나노입자를 포함하여 형성되는 제1 버퍼층(130) 및 WO3를 포함하여 형성되는 제2 버퍼층(140)을 이중 버퍼층으로 배치하는 경우(실시예 3)의 효율이 가장 높은 값을 나타내었다. 즉, 제1 버퍼층(130)만 형성하는 경우보다(실시예 2) 효율이 높아짐을 확인할 수 있으며,
또한, 본 발명의 일 실시예에 따른 박막 태양전지(100)에서 제2 버퍼층(140)의 두께(t2)는 1 내지 6nm이고, 바람직하게는 2 내지 6nm일 수 있다. 또한, 이에 대응하여 광전변환층(150)의 p형 반도체층(151)의 두께(t3)는 5 내지 15nm이고, 바람직하게는 9 내지 15nm일 수 있다. 제2 버퍼층(140) 및 p형 반도체층(151)의 두께가 상술한 두께 범위를 벗어나는 경우에는, 박막 태양전지의 효율 향상의 효과가 저하되어 본 발명의 목적을 달성하지 못하는 문제점이 있다.
상술한 바와 같이, 본 발명의 실시예들은 제1 전극과 p형 반도체층 사이에 금(Au) 나노입자를 포함하여 형성되는 제1 버퍼층 및 WO3를 포함하여 형성되는 제2 버퍼층을 형성함으로써 박막 태양전지의 효율을 향상시킬 수 있다. 또한, 상기 제1 버퍼층, 제2 버퍼층 및 p형 반도체층의 최적 두께를 제공함으로써, 박막 태양전지의 효율을 향상시킬 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
10: 기판 11: n형 반도체층
12: i형 반도체층 13: p형 반도체층
14: TCO층 20: 기판
21: TCO층 22: p형 반도체층
23: i형 반도체층 24: n형 반도체층
25: 금속전극층 100: 박막 태양전지
110: 기판 120: 제1 전극
130: 제1 버퍼층 140: 제2 버퍼층
150: 광전변환층 151: p형 반도체층
152: i형 반도체층 153: n형 반도체층
160: 제2 전극

Claims (8)

  1. 기판;
    상기 기판 상부에 배치되는 제1 전극;
    상기 제1 전극 상부에 배치되는 것으로, 금(Au) 나노입자를 포함하여 형성되는 제1 버퍼층;
    상기 제1 버퍼층 상부에 배치되는 것으로, WO3를 포함하여 형성되는 제2 버퍼층;
    상기 제2 버퍼층 상부에 배치되는 것으로, 적어도 하나의 p형 반도체층, 적어도 하나의 n형 반도체층 및 적어도 하나의 i형 반도체층이 접합되어 형성되는 광전변환층; 및
    상기 광전변환층 상부에 배치되는 제2 전극을 포함하고,
    상기 제1 버퍼층의 두께는 0.1 내지 90nm, 상기 제2 버퍼층의 두께는 1 내지 6nm, 상기 광전변환층의 상기 p형 반도체층의 두께는 5 내지 15nm인 것을 특징으로 하는 박막형 태양전지.
  2. 제 1항에 있어서,
    상기 기판은 FTO(Fluorine Tin Oxide)가 코팅된 유리 기판인 것을 특징으로 하는 박막형 태양전지.
  3. 제 1항에 있어서,
    상기 기판은 ITO(Indium Tin Oxide)가 코팅된 기판 및 GZO(Gallium Zinc Oxide)가 코팅된 기판을 포함하는 이중 기판인 것을 특징으로 하는 박막형 태양전지.
  4. 제 1항에 있어서,
    상기 기판은 AZO(Aluminum Zinc Oxide)가 코팅된 기판인 것을 특징으로 하는 박막형 태양전지.
  5. 제 1항에 있어서,
    상기 광전변환층의 상기 p형 반도체층은 p형 실리콘박막 또는 실리콘카바이드(SiC)이고, 상기 n형 반도체층은 n형 실리콘박막인 것을 특징으로 하는 박막형 태양전지.
  6. 삭제
  7. 제 1항에 있어서,
    상기 제2 버퍼층은 비정질 WO3(Amophous WO3, a-WO3)를 포함하여 형성되는 것을 특징으로 하는 박막형 태양전지.
  8. 삭제
KR1020120000436A 2012-01-03 2012-01-03 이중 버퍼층을 포함하는 박막형 태양전지 KR101326538B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120000436A KR101326538B1 (ko) 2012-01-03 2012-01-03 이중 버퍼층을 포함하는 박막형 태양전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120000436A KR101326538B1 (ko) 2012-01-03 2012-01-03 이중 버퍼층을 포함하는 박막형 태양전지

Publications (2)

Publication Number Publication Date
KR20130079760A KR20130079760A (ko) 2013-07-11
KR101326538B1 true KR101326538B1 (ko) 2013-11-08

Family

ID=48992086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120000436A KR101326538B1 (ko) 2012-01-03 2012-01-03 이중 버퍼층을 포함하는 박막형 태양전지

Country Status (1)

Country Link
KR (1) KR101326538B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090019609A (ko) * 2007-08-21 2009-02-25 엘지전자 주식회사 나노 입자층을 포함하는 고효율 태양전지 및 그 제조방법
KR20090073002A (ko) * 2007-12-28 2009-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090019609A (ko) * 2007-08-21 2009-02-25 엘지전자 주식회사 나노 입자층을 포함하는 고효율 태양전지 및 그 제조방법
KR20090073002A (ko) * 2007-12-28 2009-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20130079760A (ko) 2013-07-11

Similar Documents

Publication Publication Date Title
CN109004053B (zh) 双面受光的晶体硅/薄膜硅异质结太阳电池及制作方法
US9508875B2 (en) Solar cell and method for manufacturing the same
US20110056544A1 (en) Solar cell
US20110061732A1 (en) Solar cell
US8779281B2 (en) Solar cell
US20090314337A1 (en) Photovoltaic devices
US20140261657A1 (en) Thin film solar cell and method of forming same
KR101134595B1 (ko) 태양전지 기판, 태양전지 기판 제조 방법 및 태양전지
US20110308606A1 (en) Solar cell of improved photo-utilization efficiency
KR101723797B1 (ko) 페로브스카이트-비정질 실리콘 이종접합 태양전지 및 그의 제조 방법
US9224886B2 (en) Silicon thin film solar cell
KR101833941B1 (ko) 박막 태양 전지
US20110094586A1 (en) Solar cell and method for manufacturing the same
KR101326539B1 (ko) Wo3 버퍼층을 포함하는 박막형 태양전지
CN103594552B (zh) 一种光伏电池的制造方法
KR101326538B1 (ko) 이중 버퍼층을 포함하는 박막형 태양전지
US20100071745A1 (en) Photovoltaic device and method of manufacturing the same
US20100212739A1 (en) Solar cell and method of manufacturing the same
KR102363401B1 (ko) 태양전지 및 태양전지의 제조방법
KR101770266B1 (ko) 박막 태양전지 모듈
KR102093567B1 (ko) 태양 전지 및 이의 제조 방법
KR101821392B1 (ko) 박막 태양 전지
EP2787535A2 (en) Solar cell and method of manufacturing the same
US20140318607A1 (en) Solar cell apparatus and method of fabricating the same
JP5406617B2 (ja) 薄膜光電変換装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 19