KR101326355B1 - 무선통신을 위한 ｉｃ 집적 회로 제조방법 및 그 ｉｃ 집적 회로 - Google Patents

무선통신을 위한 ｉｃ 집적 회로 제조방법 및 그 ｉｃ 집적 회로 Download PDF

Info

Publication number
KR101326355B1
KR101326355B1 KR1020120084824A KR20120084824A KR101326355B1 KR 101326355 B1 KR101326355 B1 KR 101326355B1 KR 1020120084824 A KR1020120084824 A KR 1020120084824A KR 20120084824 A KR20120084824 A KR 20120084824A KR 101326355 B1 KR101326355 B1 KR 101326355B1
Authority
KR
South Korea
Prior art keywords
insulating layer
inductor
integrated circuit
substrate
wireless communication
Prior art date
Application number
KR1020120084824A
Other languages
English (en)
Inventor
강병주
이창현
황호용
박창근
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Priority to KR1020120084824A priority Critical patent/KR101326355B1/ko
Application granted granted Critical
Publication of KR101326355B1 publication Critical patent/KR101326355B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 무선통신을 위한 IC 집적 회로 제조방법 및 그 IC 집적 회로에 관한 것이다. 본 발명에 따르면, 기판의 상면에 인덕터를 형성하는 단계와, 상기 인덕터의 상면을 커버하는 형태로 상기 기판의 상면에 절연층을 형성하는 단계와, 상기 절연층의 일부분에 비아홀을 형성하여 상기 인덕터의 입출력 단자를 노출시키는 단계와, 상기 절연층의 상면에 수동소자 집적을 위한 금속층을 형성하고 상기 비아홀의 내부를 전도성 물질로 충진하여 상기 입출력 단자와 상기 금속층 사이를 서로 연결하는 단계와, 상기 금속층을 커버하는 형태로 상기 절연층의 상면에 보호층을 형성하는 단계, 및 상기 인덕터가 상기 기판의 하부로 노출되도록 상기 기판의 일부분 및 상기 절연층의 저면 일부분을 제거하는 단계를 포함하는 무선통신을 위한 IC 집적 회로 제조방법 및 그 IC 집적 회로를 제공한다.
상기 무선통신을 위한 IC 집적 회로 제조방법 및 그 IC 집적 회로에 따르면, 집적 회로 기판에서 인덕터 부분에 대응하는 기판의 일부분을 제거하여 기판에서 발생되는 맴돌이 전류를 제거하고 전력 손실을 차단하여 집적 회로 간의 무선 데이터 통신 효율 및 전력 전송 효율을 증대시킬 수 있는 이점이 있다.

Description

무선통신을 위한 ＩＣ 집적 회로 제조방법 및 그 ＩＣ 집적 회로{Method of manufacturing integrated circuit for wireless communication and integrated circuit thereof}
본 발명은 무선통신을 위한 IC 집적 회로 제조방법 및 그 IC 집적 회로에 관한 것으로서, 보다 상세하게는 단거리 무선통신을 위한 IC 집적 회로 제조방법 및 그 IC 집적 회로에 관한 것이다.
일반적으로 칩간 신호 전달을 위해서는 적층 기술이 적용된다. 그 예로서 TSV(Through Silicon Via) 기술은 반도체 기판 재료인 실리콘에 수직으로 관통하는 전극을 형성하여 신호전달 경로를 제공한다. TSV 방식을 이용한 종래 발명은 국내공개특허 제2012-0000178호에 개시되어 있다. 일반적으로 TSV 방식을 이용한 칩 간의 적층기술은 기판 사이를 연결하기 위한 기술적 공정을 추가로 필요로 하기 때문에 제조 비용과 시간이 많이 소요된다.
이와 달리, 적층 형으로 구성된 칩들 간을 서로 물리적으로 연결하지 않고 무선 통신하는 방법이 있다.
그 중에서 비접촉 커플링인 자계 결합을 이용한 무선적층 기술이 그 대안으로 제시된다. 이러한 자계 결합으로 인한 무선 적층기술에는 반도체 기판의 입력 및 출력 패드를 금속 전극으로 만들어 그 두 개의 금속 전극의 커패시터 특성을 이용한 커패시티브 커플링(Capacitive Coupling)이 있고, 반도체 기판의 입력 및 출력 패드를 금속 코일로 만들어 그 두 개의 금속 코일의 자계 결합 특성을 이용한 인덕티브 커플링(Inductive Coupling)이 있다.
기존에는 반도체 기판의 입출력 패드를 금속코일 즉, 나선형의 인덕터 형태로 제작하고 이를 칩 간의 무선 통신을 위한 안테나로 사용하고 있다. 여기서 상기 칩은 집적 회로 또는 집적 회로된 반도체 기판을 포괄하는 의미이다.
그런데 인덕터를 집적 회로 상에 구현하는 경우에는 인덕터를 구성하는 금속선의 두께가 얇아지게 되고 인덕터를 평면 상에 구현해야 하는 제약으로 인해 Quality-Factor가 낮아져서 기생저항에 의한 전력 손실이 기판 상에서 발생하게 된다. 이는 결국 고주파 집적회로 전체의 성능을 저하시키는 요인이 된다. 즉, 종래에는 인덕터(안테나)에 따른 기판 손실로 인하여 기판 간의 통신 효율이 감소하며, 기판에서 맴돌이 전류(Eddy Current)가 발생되어 기생저항과 Quality-Factor가 감소하고 전력이 손실되는 문제점이 있다.
본 발명은, 집적 회로 기판에서 인덕터 부분에 대응하는 기판의 일부분을 제거함에 따라 집적 회로 간 무선 데이터 통신 효율 및 전력 전송 효율을 증대시킬 수 있는 무선통신을 위한 IC 집적 회로 제조방법 및 그 IC 집적 회로를 제공하는데 목적이 있다.
본 발명은, 기판의 상면에 인덕터를 형성하는 단계와, 상기 인덕터의 상면을 커버하는 형태로 상기 기판의 상면에 절연층을 형성하는 단계와, 상기 절연층의 일부분에 비아홀을 형성하여 상기 인덕터의 입출력 단자를 노출시키는 단계와, 상기 절연층의 상면에 수동소자 집적을 위한 금속층을 형성하고 상기 비아홀의 내부를 전도성 물질로 충진하여 상기 입출력 단자와 상기 금속층 사이를 서로 연결하는 단계와, 상기 금속층을 커버하는 형태로 상기 절연층의 상면에 보호층을 형성하는 단계, 및 상기 인덕터가 상기 기판의 하부로 노출되도록 상기 기판의 일부분 및 상기 절연층의 저면 일부분을 제거하는 단계를 포함하는 무선통신을 위한 IC 집적 회로 제조방법을 제공한다.
여기서, 상기 기판의 일부분 및 상기 절연층의 저면 일부분을 제거하는 단계는, 상기 기판의 일부분을 제거하여 상기 인덕터의 저면을 노출시키는 단계, 및 상기 절연층의 저면 일부분을 상기 인덕터의 두께에 대응되는 깊이로 제거하여 상기 인덕터의 측면 및 저면을 노출시키는 단계를 포함할 수 있다.
그리고, 본 발명은 상기 제조방법으로 제조된 무선통신을 위한 IC 집적 회로를 제공한다.
여기서, 상기 IC 집적 회로는 복수 개가 다층 적층되어 상호 간에 단거리 무선통신을 수행할 수 있다.
또한, 상기 IC 집적 회로는, 외측을 둘러싸고 있는 페라이트 부재를 통해 상기 복수 개가 일체로 패키징될 수 있다.
또한, 상기 IC 집적 회로는 상기 기판의 일부분이 제거되어 형성된 홈 부위에 페라이트 부재가 배치될 수 있다.
그리고, 본 발명은 기판의 상면에 절연층을 형성하는 단계와, 상기 절연층의 상면에 인덕터를 형성하고, 수동소자 집적을 위한 금속층을 상기 인덕터에 연결되도록 형성하는 단계와, 상기 인덕터 및 상기 금속층을 커버하는 형태로 상기 절연층의 상면에 보호층을 형성하는 단계, 및 상기 인덕터 부분에 대응되는 상기 절연층의 저면 일부분이 노출되도록 상기 기판의 일부분을 제거하는 단계를 포함하는 무선통신을 위한 IC 집적 회로 제조방법과, 이를 이용하여 제조된 무선통신을 위한 IC 집적 회로를 제공한다.
본 발명에 따른 무선통신을 위한 IC 집적 회로 제조방법 및 그 IC 집적 회로에 따르면, 집적 회로 기판에서 인덕터 부분에 대응하는 기판의 일부분을 제거하여 기판에서 발생되는 맴돌이 전류를 제거하고 전력 손실을 차단하여 집적 회로 간의 무선 데이터 통신 효율 및 전력 전송 효율을 증대시킬 수 있는 이점이 있다.
도 1은 본 발명의 제1 실시예에 따른 무선통신을 위한 IC 집적 회로 제조방법의 흐름도이다.
도 2는 도 1에 의해 제조된 IC 집적 회로가 다층 적층된 형태의 구성도이다.
도 3은 본 발명의 제2 실시예에 따른 무선통신을 위한 IC 집적 회로 제조방법의 흐름도이다.
도 4는 도 3에 의해 제조된 IC 집적 회로의 평면도를 도시한 것이다.
도 5는 도 3에 의해 제조된 IC 집적 회로가 다층 적층된 형태의 구성도이다.
도 6a 내지 도 6c는 도 3에 의해 제조된 IC 집적 회로의 적층 예를 나타낸다.
도 7은 도 3에 의해 제조된 IC 집적 회로들의 패키징 예를 나타낸다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 무선통신을 위한 IC 집적 회로 제조방법의 흐름도이다. 여기서, 상기 IC 집적 회로란 무선통신이 가능한 통상의 IC 칩에 해당될 수 있다. 상기 기판(110)은 실리콘 재질의 기판을 사용할 수 있으나, 본 발명이 반드시 이에 한정되지 않는다.
먼저, 기판(110)을 준비한다. 상기 기판(110)은 Si, GaAs 계열의 재질이 사용될 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 다음, 기판(110)의 상면에 인덕터(120)를 형성한다(S110). 상기 인덕터(120)는 기판(110)의 상면 상에 나선형으로 형성되고 안테나 역할을 한다. 이러한 인덕터(120)는 기 공지된 다양한 방법으로 형성될 수 있다.
이후, 상기 인덕터(120)의 상면을 커버하는 형태로 상기 기판(110)의 상면에 절연층(130)을 형성한다(S120). 여기서, 절연층(130)은 회로 기판의 제조에 사용되는 공지된 다양한 재질이 적용될 수 있다.
이후에는, 상기 절연층(130)의 일부분에 비아홀(140)을 형성하여 상기 인덕터(120)의 입출력 단자를 노출시킨다(S130). 인덕터(120)의 입출력 단자는 추후 수동소자가 집적되기 위한 금속층과 서로 연결되는 부분이다. 여기서, 상기 수동소자란 무선 통신을 위한 집적 회로 중에서 안테나를 제외한 회로부분을 의미할 수 있다.
이러한 S130 단계 이후에는 상기 절연층(130)의 상면 부분에 상기 금속층(150)을 형성하고 상기 비아홀(140)의 내부를 전도성 물질로 충진하여 상기 입출력 단자와 상기 금속층(150) 사이를 서로 연결시킨다(S140). 또한, 상기 금속층(150)을 커버하는 형태로 상기 절연층(130)의 상면에 보호층(160)을 형성한다. 여기서, 상기 보호층(160)은 Si3N4(Silicon Nitride;질화규소) 및 SiO2(Silicon Dioxide;이산화규소) 재질이 사용될 수 있다.
상기 비아홀(140)에 충진되는 전도성 물질은 상기 금속층(150)과 동일한 재질이 사용될 수 있다. 이러한 S140 단계는 전도성 물질을 먼저 충진한 후에 금속층(150)을 형성할 수도 있고, 또한 전도성 물질의 충진과 금속층(150) 형성 과정을 동시에 수행할 수도 있다. 그리고, 수동소자 중 일부는 박막(Thin Film) 제조 공정으로 구현될 수 있다.
도 1의 S140 단계에 도시된 점선 영역은 S150 단계 시에 제거될 영역에 해당된다. 즉, S140 단계 이후에는 상기 인덕터(120)가 상기 기판(110)의 하부로 노출되도록 상기 기판(110)의 일부분 및 상기 절연층(130)의 저면 일부분을 에칭(etching) 등의 방식으로 제거한다(S150). 이러한 S150 단계는 상기 인덕터(120) 부분에 대응되는 기판의 일부 부위를 제거함으로써 간섭 요소를 제거하고 통신 효율을 높인다.
상기 S150 단계는 이하의 과정으로 진행될 수 있다. 먼저, 상기 기판(110)의 일부분을 제거하여 상기 인덕터(120)의 저면을 일차적으로 노출시킨 다음, 상기 절연층(130)의 저면 일부분을 상기 인덕터(120)의 두께에 대응되는 깊이로 제거하여 상기 인덕터(120)의 측면 및 저면을 모두 노출시킨다. 여기서, 기판(110)의 제거되지 않은 외곽 부분은 수동소자 등을 물리적으로 지지해주는 지지대 역할을 한다.
이상과 같이 제조된 IC 집적 회로의 구조는 다음과 같다. 상기 제1 실시예에 따른 IC 집적 회로(100)는 절연층(130), 인덕터(120), 금속층(150), 보호층(160), 기판(110)을 포함한다.
상기 인덕터(120)는 상기 절연층(130)의 저면에 형성되어 안테나 역할을 수행한다. 상기 절연층(130)의 일부분에는 상기 인덕터(120)의 입출력 단자와 연통되는 비아홀(140)이 형성되어 있다. 여기서, 상기 절연층(130)의 저면 일부분은 상기 인덕터(120)의 측면과 저면이 모두 노출되도록 상기 인덕터(120)의 두께에 대응하는 깊이로 제거되어 있다.
상기 금속층(150)은 수동소자 집적을 위한 부분으로서 상기 절연층(130)의 상면에 형성된다. 금속층(150)의 일부분은 상기 비아홀(140)을 통해 상기 입출력 단자와 연결된다. 여기서, 상기 비아홀(140)에는 전도성 물질이 충진되어 입출력 단자와 금속층(150) 간이 서로 도통되게 한다.
상기 보호층(160)은 상기 금속층(150)을 커버하는 형태로 상기 절연층(130)의 상면에 형성된다. 상기 기판(110)은 상기 절연층(130)의 하부에 적층되어 있되 그 일부분이 에칭 등의 방식으로 제거되어 있다. 즉, 상기 절연층(130)의 제거된 저면 일부분에 대응되는 기판(110)의 일부분이 제거되어 있다. 이에 따라, 상기 인덕터(120)는 상기 기판(110)의 하부로 노출되게 된다.
도 2는 도 1에 의해 제조된 IC 집적 회로가 다층 적층된 형태의 구성도이다. 상기 IC 집적 회로(100)는 도 2와 같이 복수 개가 다층 적층되는 형태로 배치되어 상호 간에 초단거리 무선통신을 수행할 수 있다.
여기서, 적층된 IC 집적 회로(100) 간의 통신에 있어서 기판(110) 부분은 전력 손실을 일으키는 요인이 된다. 본 실시예의 경우, 인덕터(120)의 위치 부분에 대응되는 기판(110)의 일부 부위를 에칭 방식으로 제거하여 전력 손실의 요인을 차단한다. 또한, 이러한 구조를 통해 기판 상에서 맴돌이 전류로 인한 전력 손실도 차단할 수 있어 무선통신 효율을 높일 수 있다.
도 3은 본 발명의 제2 실시예에 따른 무선통신을 위한 IC 집적 회로 제조방법의 흐름도이다.
먼저, 기판(210)의 상면에 절연층(220)을 형성한다. 그리고, 상기 절연층(220)의 상면에 인덕터(230)를 형성한 다음, 절연층(220) 상에서 수동소자 집적을 위한 금속층을 상기 인덕터(230)에 연결되도록 형성한다. 이러한 제2 실시예는 제1 실시예와는 달리 인덕터(230)와 금속층이 동일 평면상에 존재한다. 그 상세한 구조는 후술할 것이다.
이후, 상기 인덕터(230) 및 상기 금속층을 커버하는 형태로 상기 절연층(220)의 상면에 보호층(240)을 형성한다. 다음, 상기 인덕터(230)가 위치한 부분에 대응되는 상기 절연층(220)의 저면 일부분이 노출되도록 상기 기판(210)의 일부분을 제거한다. 이에 따라 기판(210) 상에 홈(211)이 형성된다. 이러한 홈(211) 부위는 절연층(220)의 표면이 드러날 때까지 기판(210)의 일부분을 에칭하여 형성할 수 있다. 여기서, 기판(210)의 제거되지 않은 외곽 부분은 수동소자를 물리적으로 지지해주는 지지대 역할을 한다.
이상과 같이 제조된 제2 실시예에 따른 IC 집적 회로의 구조는 다음과 같다. 즉, 제2 실시예에 따른 IC 집적 회로(200)는 기판(210), 절연층(220), 인덕터(230), 보호층(240), 그리고 금속층을 포함한다.
상기 절연층(220)은 기판(210)의 상면에 형성되어 있다. 상기 인덕터(230)는 상기 절연층(220)의 상면에 나선형의 형상으로 형성된다. 상기 금속층은 상기 절연층(220)의 상면에 형성되되, 그 일부분이 상기 인덕터(230)의 입출력 단자에 연결된다. 상기 보호층(240)은 상기 인덕터(230) 및 상기 금속층을 커버하는 형태로 상기 절연층(220)의 상면에 형성되어 있다. 여기서, 상기 기판(210)은 상기 절연층(220)의 저면 일부분이 노출되도록 그 일부분이 제거되어 홈(211)을 형성하고 있다.
도 4는 도 3에 의해 제조된 IC 집적 회로의 평면도를 도시한 것이다. 상기 인덕터(230)와 금속층(250)은 절연층(220) 상에 형성되어 있다. 나선형 인덕터(230)의 입출력 단자와 금속층(250) 부분은 서로 연결되어 있다. 이러한 금속층(250)은 RF 회로 등으로 구성된다.
도 5는 도 3에 의해 제조된 IC 집적 회로가 다층 적층된 형태의 구성도이다. 상기 제조된 IC 집적 회로(200)는 앞서 제1 실시예와 같이 복수 개가 다층 적층되어 상호 간에 초단거리 무선통신을 수행한다.
이러한 제2 실시예의 경우 또한 인덕터(230) 부분에 대응하는 기판(210)의 일부분을 제거함에 따라 기판(210)에서 발생되는 맴돌이 전류를 제거하고 기판(120) 상에서의 전력 손실을 차단하여 집적 회로 간의 무선 데이터 통신 효율 및 전력 전송 효율을 증대시킨다.
도 6a 내지 도 6c는 도 3에 의해 제조된 IC 집적 회로의 적층 예를 나타낸다. 각각의 적층 예에서 기판(210)의 홈(211) 부위 또는 IC 집적 회로(200)의 상면 부위에는 페라이트 부재(300)가 배치되어 있다. 이러한 페라이트 부재(300)는 인덕터(230)의 커플링을 높여서 Q-Factor를 향상시키는 역할을 한다.
도 6a는 도 5와는 달리 두 IC 집적 회로(200)의 인덕터(230) 부분이 서로 마주보도록 적층한 구성도이다. 이러한 경우 인덕터(230) 사이의 거리가 더욱 가까워지고 안테나 간 통신 효율이 높아질 수 있다. 도 6b와 도 6c는 3 개의 IC 집적 회로(200)가 서로 적층된 형태이며, 페라이트 부재(300)를 다양한 방식으로 배치한 예를 나타낸다.
도 7은 도 3에 의해 제조된 IC 집적 회로들의 패키징 예를 나타낸다. 일반적으로 IC 패키지는 외부 환경으로부터 집적 회로를 보호하고, 회로의 전기 배선을 외부 PCB로 연결시키는 역할을 한다.
도 7의 (a)는 3개의 IC 집적 회로(200)의 외측을 둘러싸고 있는 페라이트 부재(400)를 통해 3개의 IC 집적 회로(200)가 일체로 패키징된 형태이다. 이러한 페라이트 부재(400) 또한 도 6에 도시한 페라이트 부재(300)와 동일한 기능을 갖는다. 도 7의 (b)는 (a)의 구성에 더하여 기판(210)의 홈(211) 부위에도 이중으로 페라이트 부재(300)를 배치한 경우이다. 이러한 경우, 인덕터(230)의 커플링 효과를 더욱 증대시킬 수 있다. 도 7과 같은 IC 패키징은 플라스틱 또는 세라믹스 계열의 재질에 분말형 페라이트를 혼합하여 제조할 수 있다.
이상의 도 6 내지 도 7과 같은 페라이트 배치 예는 제2 실시예에 반드시 한정되는 것은 아니다. 즉, 앞서 제1 실시예의 경우에도 기판(110)의 홈(111) 부위에 페라이트 부재가 배치될 수 있으며, 다층 적층된 IC 집적 회로(100) 들을 페라이트 부재를 통해 IC 패키징할 수 있다.
이상과 같은 본 발명에 따르면, 집적 회로 기판에서 인덕터 부분에 대응하는 기판의 일부분을 제거하여 기판에서 발생되는 맴돌이 전류를 원천적으로 제거하고 전력 손실을 차단하여 집적 회로 간의 무선 데이터 통신 효율 및 전력 전송 효율을 증대시킬 수 있는 이점이 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 제2 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: IC 집적 회로 110,210: 기판
120,230: 인덕터 130,220: 절연층
140: 비아홀 150,240: 금속층
160: 보호층

Claims (8)

  1. 복수 개가 다층 적층되어 상호 간에 단거리 무선통신을 수행하는 무선통신을 위한 IC 집적 회로에 있어서,
    인덕터;
    일정 깊이로 제거된 저면 일부분에 상기 인덕터가 형성되고, 상기 인덕터의 입출력 단자와 연통되는 비아홀이 형성되되 상기 비아홀의 내부에 전도성 물질이 충진되어 있는 절연층;
    상기 절연층의 상면에 형성되고, 일부분이 상기 비아홀을 통해 상기 입출력 단자와 연결되며, 수동소자가 집적되는 금속층;
    상기 금속층을 커버하는 형태로 상기 절연층의 상면에 형성된 보호층; 및
    상기 절연층의 하부에 적층되되 상기 절연층의 제거된 저면 일부분에 대응되는 일부분이 제거되어 상기 인덕터를 외부로 노출시키는 기판을 포함하며,
    외측을 둘러싸고 있는 페라이트 부재를 통해 상기 복수 개의 IC 집적 회로가 일체로 패키징되는 무선통신을 위한 IC 집적 회로.
  2. 청구항 1에 있어서,
    상기 절연층의 저면 일부분은 상기 인덕터의 두께에 대응되는 깊이로 제거된 무선통신을 위한 IC 집적 회로.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 청구항 1에 있어서,
    상기 기판의 일부분이 제거되어 형성된 홈 부위에 페라이트 부재가 배치된 무선통신을 위한 IC 집적 회로.
  7. 기판의 상면에 절연층을 형성하는 단계;
    상기 절연층의 상면에 인덕터를 형성하고, 수동소자 집적을 위한 금속층을 상기 인덕터에 연결되도록 형성하는 단계;
    상기 인덕터 및 상기 금속층을 커버하는 형태로 상기 절연층의 상면에 보호층을 형성하는 단계; 및
    상기 인덕터 부분에 대응되는 상기 절연층의 저면 일부분이 노출되도록 상기 기판의 일부분을 제거하는 단계를 포함하는 무선통신을 위한 IC 집적 회로 제조방법.
  8. 절연층;
    상기 절연층의 상면에 형성된 인덕터;
    상기 절연층의 상면에 형성되고 상기 인덕터와 연결되며 수동소자가 집적되는 금속층;
    상기 인덕터 및 상기 금속층을 커버하는 형태로 상기 절연층의 상면에 형성된 보호층; 및
    상기 절연층의 하부에 적층되되 상기 인덕터 부분에 대응되는 상기 절연층의 저면 일부분이 노출되도록 일부분이 제거된 기판을 포함하는 무선통신을 위한 IC 집적 회로.
KR1020120084824A 2012-08-02 2012-08-02 무선통신을 위한 ｉｃ 집적 회로 제조방법 및 그 ｉｃ 집적 회로 KR101326355B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120084824A KR101326355B1 (ko) 2012-08-02 2012-08-02 무선통신을 위한 ｉｃ 집적 회로 제조방법 및 그 ｉｃ 집적 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120084824A KR101326355B1 (ko) 2012-08-02 2012-08-02 무선통신을 위한 ｉｃ 집적 회로 제조방법 및 그 ｉｃ 집적 회로

Publications (1)

Publication Number Publication Date
KR101326355B1 true KR101326355B1 (ko) 2013-11-11

Family

ID=49857008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120084824A KR101326355B1 (ko) 2012-08-02 2012-08-02 무선통신을 위한 ｉｃ 집적 회로 제조방법 및 그 ｉｃ 집적 회로

Country Status (1)

Country Link
KR (1) KR101326355B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020014319A (ko) * 2000-08-17 2002-02-25 권영우 기계적으로 빔의 방향을 조정할 수 있는 안테나 및 그제조 방법
KR100438160B1 (ko) * 2002-03-05 2004-07-01 삼성전자주식회사 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법
KR100916376B1 (ko) 2000-03-22 2009-09-07 집트로닉스, 인크. 3차원 장치 집적 방법 및 집적 장치
KR20110060765A (ko) * 2009-11-30 2011-06-08 한국전자통신연구원 무선 통신 시스템에서 배열 원형 편파 안테나 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916376B1 (ko) 2000-03-22 2009-09-07 집트로닉스, 인크. 3차원 장치 집적 방법 및 집적 장치
KR20020014319A (ko) * 2000-08-17 2002-02-25 권영우 기계적으로 빔의 방향을 조정할 수 있는 안테나 및 그제조 방법
KR100438160B1 (ko) * 2002-03-05 2004-07-01 삼성전자주식회사 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법
KR20110060765A (ko) * 2009-11-30 2011-06-08 한국전자통신연구원 무선 통신 시스템에서 배열 원형 편파 안테나 및 그 제조 방법

Similar Documents

Publication Publication Date Title
CN108573895B (zh) 半导体封装装置及制造半导体封装装置的方法
US6998952B2 (en) Inductive device including bond wires
KR100665217B1 (ko) 반도체 멀티칩 패키지
US8592944B2 (en) Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
US8704627B2 (en) Inductor element, integrated circuit device, and three-dimensional circuit device
US10636778B2 (en) Isolator integrated circuits with package structure cavity and fabrication methods
US7408434B2 (en) Inductor embedded in substrate, manufacturing method thereof, micro device package, and manufacturing method of cap for micro device package
CN103579096B (zh) 半导体器件及其制造方法
JP4592542B2 (ja) 半導体装置
KR102108707B1 (ko) 기판 내 커플링된 인덕터 구조
CN104137250A (zh) 应变缓减的tsv的结构和方法
JP2018528620A (ja) 受動デバイスを備える低プロファイルパッケージ
CN112992476B (zh) 变压器，以及封装模块
US9123730B2 (en) Semiconductor device having through silicon trench shielding structure surrounding RF circuit
US9425098B2 (en) Radio-frequency device package and method for fabricating the same
KR101326355B1 (ko) 무선통신을 위한 ｉｃ 집적 회로 제조방법 및 그 ｉｃ 집적 회로
CN115458511A (zh) 一种滤波器电路封装结构及其制作方法
KR102036825B1 (ko) 반도체 패키지 및 그 제조방법
KR101212794B1 (ko) 반도체 패키지 및 이의 제조 방법
US7414505B2 (en) High frequency inductor having low inductance and low inductance variation and method of manufacturing the same
KR101225193B1 (ko) 반도체 패키지 및 이의 제조 방법
US20060097346A1 (en) Structure for high quality factor inductor operation
KR100577079B1 (ko) 이종체 정렬, 적층 및 절단에 의한 집적 모듈 및 제작 방법
EP1471575A1 (en) Rf chip carrier having inductors provided therein and method of manufacturing the same
KR20120113815A (ko) 반도체 기판 및 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161018

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181017

Year of fee payment: 6