KR101321002B1 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR101321002B1
KR101321002B1 KR1020110129439A KR20110129439A KR101321002B1 KR 101321002 B1 KR101321002 B1 KR 101321002B1 KR 1020110129439 A KR1020110129439 A KR 1020110129439A KR 20110129439 A KR20110129439 A KR 20110129439A KR 101321002 B1 KR101321002 B1 KR 101321002B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
interface
semiconductor
substrate
light emitting
Prior art date
Application number
KR1020110129439A
Other languages
Korean (ko)
Other versions
KR20130063104A (en
Inventor
안상정
Original Assignee
안상정
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안상정 filed Critical 안상정
Priority to KR1020110129439A priority Critical patent/KR101321002B1/en
Priority to PCT/KR2012/010560 priority patent/WO2013085311A1/en
Publication of KR20130063104A publication Critical patent/KR20130063104A/en
Application granted granted Critical
Publication of KR101321002B1 publication Critical patent/KR101321002B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Abstract

본 개시는 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;으로서, 제1 반도체층, 활성층 및 제2 반도체층이 성장 기판을 통해 순차로 성장-적층된 복수의 반도체층; 제1 반도체층에 전기적으로 연결되는 제1 전극; 제1 반도체층의 반대 측에서 복수의 반도체층에 결합되는 기판; 복수의 반도체층과 기판 사이의 경계;로서, 제2 반도체층으로의 전류의 흐름이 가능한 제1 인터페이스와 제1 인터페이스에서의 제2 반도체층으로의 전류 흐름보다 제2 반도체층으로의 전류의 흐름이 상대적으로 차단되는 제2 인터페이스를 가지는 경계; 그리고, 기판의 내로 경계를 향하여 뻗어 있는 제2 전극(a second electrode extended into the substrate toward the boundary);을 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.The present disclosure is provided between a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor layer and a second semiconductor layer, and having light through recombination of electrons and holes. A plurality of semiconductor layers having an active layer for generating a plurality of semiconductor layers; A first electrode electrically connected to the first semiconductor layer; A substrate coupled to the plurality of semiconductor layers on opposite sides of the first semiconductor layer; A boundary between the plurality of semiconductor layers and the substrate; the current flows to the second semiconductor layer rather than the current flow from the first interface to the second semiconductor layer at the first interface and the current flow to the second semiconductor layer; A boundary having a second relatively blocked interface; And a second electrode extended into the substrate toward the boundary. The present invention relates to a semiconductor light emitting device.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}Technical Field [0001] The present invention relates to a semiconductor light emitting device,

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 전극이 반도체층의 양측에 배치되는 수직형 반도체 발광소자에 관한 것이다.The present disclosure relates generally to semiconductor light emitting devices, and more particularly, to a vertical semiconductor light emitting device in which electrodes are disposed on both sides of a semiconductor layer.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1은 미국특허 제5,008,718호에 제시된 수직형 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 반도체층(100), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(200), 제1 도전성과 다른 제2 도전성을 가지는 반도체층(300), 성장 기판이 제거된 측에 형성된 전극(400), 반도체층(300)에 전류를 공급하는 한편 반도체층(100,200,300)을 지지하는 기판(500), 그리고 기판(500)에 형성된 전극(600)을 포함한다.1 is a view showing an example of a vertical semiconductor light emitting device shown in US Patent No. 5,008,718, the semiconductor light emitting device is a semiconductor layer 100 having a first conductivity, the active layer for generating light through the recombination of electrons and holes The semiconductor layer 300 having the second conductivity different from the first conductivity, the electrode 400 formed on the side from which the growth substrate is removed, and the semiconductor layer 300 are supplied with current, while the semiconductor layers 100, 200, and 300 are supplied. It includes a substrate 500 for supporting, and an electrode 600 formed on the substrate 500.

반도체층(300)으로 전류를 원활하게 공급하기 위해, 기판(50)으로 도전성이 좋은 반도체층 또는 반도체 합급(예: Si, Ge, GaAs, Si-Al)이 이용되거나, 금속(예: Gu, Mo)이 이용된다(이 경우 전극(600)은 생략될 수 있다.). 그러나 이렇게 단일층으로 된 기판(500)을 통해 반도체층(300)에 전류으로 공급하는 방식으로는 반도체 발광소자의 설계 및 제조 공정상의 다양한 요구에 대응하기가 쉽지 않다.In order to smoothly supply current to the semiconductor layer 300, a conductive semiconductor layer or a semiconductor alloy (eg, Si, Ge, GaAs, Si-Al) is used as the substrate 50, or a metal (eg, Gu, Mo) is used (in this case, the electrode 600 may be omitted). However, the method of supplying the semiconductor layer 300 as a current through the single-layered substrate 500 is not easy to meet various requirements in the design and manufacturing process of the semiconductor light emitting device.

특히, 3족 질화물 반도체 발광소자(GaN계 반도체 발광소자)의 경우에, 반도체층(300)이 주로 p형 GaN으로 이루어지는데, 이 p형 GaN의 도전성이 좋지 못하여 반도체 발광소자 설계 및 제조 공정상의 다양한 요구에 대응하기가 쉽지 않다.In particular, in the case of a group III nitride semiconductor light emitting device (GaN-based semiconductor light emitting device), the semiconductor layer 300 is mainly composed of p-type GaN. It is not easy to respond to various needs.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;으로서, 제1 반도체층, 활성층 및 제2 반도체층이 성장 기판을 통해 순차로 성장-적층된 복수의 반도체층; 제1 반도체층에 전기적으로 연결되는 제1 전극; 제1 반도체층의 반대 측에서 복수의 반도체층에 결합되는 기판; 복수의 반도체층과 기판 사이의 경계;로서, 제2 반도체층으로의 전류의 흐름이 가능한 제1 인터페이스와 제1 인터페이스에서의 제2 반도체층으로의 전류 흐름보다 제2 반도체층으로의 전류의 흐름이 상대적으로 차단되는 제2 인터페이스를 가지는 경계; 그리고, 기판의 내로 경계를 향하여 뻗어 있는 제2 전극(a second electrode extended into the substrate toward the boundary);을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, an according to one aspect of the present disclosure includes a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor layer and A plurality of semiconductor layers interposed between the two semiconductor layers and having an active layer that generates light through recombination of electrons and holes, wherein the first semiconductor layer, the active layer and the second semiconductor layer are sequentially grown-laminated through the growth substrate; A plurality of semiconductor layers; A first electrode electrically connected to the first semiconductor layer; A substrate coupled to the plurality of semiconductor layers on opposite sides of the first semiconductor layer; A boundary between the plurality of semiconductor layers and the substrate; the current flows to the second semiconductor layer rather than the current flow from the first interface to the second semiconductor layer at the first interface and the current flow to the second semiconductor layer; A boundary having a second relatively blocked interface; In addition, a semiconductor light emitting device is provided, including a second electrode extended into the substrate toward the boundary.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

도 1은 미국특허 제5,008,718호에 제시된 수직형 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 3 내지 도 5는 경계를 통하여 전류가 전달되는 방식의 예를 설명하는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면,
도 7은 전극(50) 형태의 일 예를 나타내는 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또다른 예를 나타내는 도면,
도 9는 본 개시에 따른 반도체 발광소자의 또다른 예를 나타내는 도면,
도 10은 본 개시에 따른 반도체 발광소자의 또다른 예를 나타내는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또다른 예를 나타내는 도면.1 is a view showing an example of a vertical semiconductor light emitting device shown in US Patent No. 5,008,718;
2 is a view showing an example of a semiconductor light emitting device according to the present disclosure,
3 to 5 illustrate an example of the manner in which current is transmitted through the boundary;
6 is a view showing another example of the semiconductor light emitting device according to the present disclosure,
7 is a view showing an example of the form of an electrode 50,
8 is a view showing another example of a semiconductor light emitting device according to the present disclosure;
9 is a view showing another example of a semiconductor light emitting device according to the present disclosure;
10 is a view showing another example of a semiconductor light emitting device according to the present disclosure;
11 is a view showing another example of a semiconductor light emitting device according to the present disclosure.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawing (s).

도 2는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 반도체층(10), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(20), 제1 도전성과 다른 제2 도전성을 가지는 반도체층(30), 반도체층(10)에 전기적으로 연결되는 전극(40), 반도체층(10)의 반대 측에서 반도체층(10,20,30)과 결합되는 기판(50), 반도체층(10,20,30)과 기판(50)의 경계(31) 그리고 기판(50)의 내로 경계(31)를 향하여 뻗어 있는 전극(60)을 포함한다.2 is a diagram illustrating an example of a semiconductor light emitting device according to the present disclosure, wherein the semiconductor light emitting device includes a semiconductor layer 10 having a first conductivity, an active layer 20 that generates light through recombination of electrons and holes, and The semiconductor layer 30 having a second conductivity different from the first conductivity, the electrode 40 electrically connected to the semiconductor layer 10, and the semiconductor layers 10, 20, and 30 are coupled to opposite sides of the semiconductor layer 10. A substrate 50, a boundary 31 of the semiconductor layers 10, 20, 30 and the substrate 50, and an electrode 60 extending toward the boundary 31 into the substrate 50.

반도체층(10), 활성층(20) 및 반도체층(30)은 성장 기판(도시 생략)을 이용하여 순차로 성장-적층되며, 반도체층(10)이 n형 도전성을 가지는 경우에, 반도체층(30)이 p형 도전성을 가지며, 반도체층(10)이 p형 도전성을 가지는 경우에, 반도체층(30)이 n형 도전성을 가진다. 반도체층(10,20,30)은 GaAs계 반도체, GaN계 반도체, InP계 반도체 등으로 이루어질 수 있다. GaN계 반도체의 경우에, 주로 반도체층(30)이 p형 GaN으로 이루어지며, 성장 기판으로 사파이어, Si, SiC, GaN, AlGaN, AlN, ZnO 등이 이용될 수 있다. 반도체층(10,20,30)은 단층으로 구성될 수 있지만, 복수의 층으로 구성되어도 좋고, 이들 사이에 다른 층이 추가될 수도 있다. 성장 기판과 반도체층(10,20,30)의 분리는 레이저 리프트 오프법(Laser Lift-Off), 성장 기판의 연마, 성장 기판과 반도체층(10,20,30) 사이의 희생층에 대한 습식 식각 등의 방법이 사용될 수 있다.The semiconductor layer 10, the active layer 20, and the semiconductor layer 30 are sequentially grown-laminated using a growth substrate (not shown). When the semiconductor layer 10 has n-type conductivity, the semiconductor layer ( 30 has p-type conductivity, and when the semiconductor layer 10 has p-type conductivity, the semiconductor layer 30 has n-type conductivity. The semiconductor layers 10, 20, and 30 may be formed of GaAs-based semiconductors, GaN-based semiconductors, InP-based semiconductors, or the like. In the case of a GaN-based semiconductor, the semiconductor layer 30 mainly consists of p-type GaN, and sapphire, Si, SiC, GaN, AlGaN, AlN, ZnO, or the like may be used as the growth substrate. The semiconductor layers 10, 20, and 30 may be composed of a single layer, but may be composed of a plurality of layers, and other layers may be added therebetween. Separation of the growth substrate and the semiconductor layers 10, 20, 30 may be accomplished by laser lift-off, polishing of the growth substrate, and wet to the sacrificial layer between the growth substrate and the semiconductor layers 10, 20, 30. Etching and the like can be used.

경계(31)는 두 개의 인터페이스(32,33)를 포함한다. 두 개의 인터페이스(32,33)는 하나가 나머지 하나에 대해 상대적으로 반도체층(30)으로 전류 흐름이 용이하지 않게(상대적으로 전류 흐름이 차단되게) 형성된다.The boundary 31 includes two interfaces 32 and 33. The two interfaces 32 and 33 are formed such that one cannot easily flow (relatively to the current flow) to the semiconductor layer 30 relative to the other.

도 3 내지 도 5는 경계를 통하여 전류가 전달되는 방식의 예를 설명하는 도면이다. 3 to 5 are diagrams illustrating an example of the manner in which current is transmitted through the boundary.

도 3에는, 전극(60)과 이어진 인터페이스(33)를 통한 반도체층(30)으로의 전류 흐름보다 인터페이스(32)를 통한 반도체층(30)으로의 전류 흐름이 원활하게 형성되되, 인터페이스(33) 자체가 도통가능한 경우를 설명하는 예가 도시되어 있으며, 이 경우에, 전극(60)을 통해 공급되는 전류는 인터페이스(33)를 경유해서 인터페이스(32)를 통해 반도체층(30)으로 공급된다. In FIG. 3, the current flow to the semiconductor layer 30 through the interface 32 is formed more smoothly than the current flow to the semiconductor layer 30 through the interface 33 connected to the electrode 60. An example illustrating a case in which itself is conductive is shown, in which case the current supplied through the electrode 60 is supplied to the semiconductor layer 30 via the interface 32 via the interface 33.

도 4에는 전극(60)과 이어진 인터페이스(33)를 통한 반도체층(30)으로의 전류 흐름보다 인터페이스(32)를 통한 반도체층(30)으로의 전류 흐름이 원활하게 형성되되, 인터페이스(33) 자체가 도통가능하지 않은 경우를 설명하는 예가 도시되어 있으며, 이 경우에, 전극(60)을 통해 공급되는 전류는 인터페이스(33)를 경유하지 않고, 기판(50)을 경유해서 인터페이스(33)를 통해 반도체층(30)으로 공급된다. 이때 기판(50)은 적어도 인터페이스(33) 인근에서 도전성 물질로 형성되어야 한다.In FIG. 4, the current flows to the semiconductor layer 30 through the interface 32 more smoothly than the current flow to the semiconductor layer 30 through the interface 33 connected to the electrode 60. An example illustrating the case where it is not conductable by itself is shown, in which case the current supplied through the electrode 60 does not pass through the interface 33 and passes through the interface 33 via the substrate 50. It is supplied to the semiconductor layer 30 through. In this case, the substrate 50 should be formed of a conductive material at least near the interface 33.

도 5에는 전극(60)과 이어진 인터페이스(33)를 통한 반도체층(30)으로의 전류 흐름이 인터페이스(32)를 통한 반도체층(30)으로의 전류 흐름보다 원활하게 형성된 경우를 설명하는 예가 도시되어 있으며, 이 경우에, 전극(60)을 통해 공급되는 전류는 주로 인터페이스(33)를 통해 반도체층(30)으로 공급된다. 이때 전극(40)이 인터페이스(33)의 바로 상측에 위치하면(도 3에서와 같이 위치되면) 전류가 전극(40)과 인터페이스(33) 사이의 공간에 집중될 수 있으므로(특히, p형 GaN과 같이 전류확산 능력이 좋지 않을 경우에 더 문제될 수 있다.), 전극(40)을 인터페이스(32)가 위치하는 곳에(또는 인터페이스(33)의 중심으로부터 빗겨서) 위치시키는 것이 바람직하다.5 illustrates an example in which a current flow to the semiconductor layer 30 through the interface 33 connected to the electrode 60 is more smoothly formed than a current flow to the semiconductor layer 30 through the interface 32. In this case, the current supplied through the electrode 60 is mainly supplied to the semiconductor layer 30 through the interface 33. At this time, if the electrode 40 is located directly above the interface 33 (as shown in FIG. 3), current may be concentrated in the space between the electrode 40 and the interface 33 (especially, the p-type GaN It may be more problematic if the current spreading capability is not good, such as). It is desirable to position the electrode 40 where the interface 32 is located (or away from the center of the interface 33).

인터페이스의 제조Manufacture of interfaces

(1) 반도체층(30)으로 전류 흐름이 용이한 인터페이스의 대표적인 예는 ITO와 같은 금속 산화물이다. 이러한 금속 산화물로는 ZnO, SnO2, In2O3 등을 들 수 있다. 또한 이들 금속 산화물은 투광성을 지니므로, 투광성 기판(50)을 이용하여 기판(50)의 측면을 통해 빛을 방출하는데도 적합하다. 또한 50nm이하 두께의 얇은 금속 박막, TiN 등과 같은 금속 질화물도 적합하다. 이외에도 Ni/Au의 합금과 같이 금속을 인터페이스로 이용하는 것도 가능하다. 한편 Al, Ag와 같이 반사율이 높은 금속을 이용하여 인터페이스를 불투명 반사막으로 형성하는 것도 가능하다. 더하여, 반도체층(30)과 이러한 인터페이스 사이에 거친 표면(rough surface)을 형성하여 빛을 산란시켜 광 추출효율을 높이는 것도 가능하다.(1) A representative example of an interface in which current flows easily into the semiconductor layer 30 is a metal oxide such as ITO. Examples of such metal oxides include ZnO, SnO 2 , In 2 O 3 , and the like. In addition, since these metal oxides are light-transmissive, they are also suitable for emitting light through the side surface of the substrate 50 using the light-transmissive substrate 50. Also suitable are metal nitrides such as thin metal films, TiN, etc., having a thickness of 50 nm or less. In addition, it is also possible to use a metal as an interface, such as an alloy of Ni / Au. On the other hand, it is also possible to form the interface as an opaque reflective film using a metal having a high reflectance such as Al and Ag. In addition, it is also possible to form a rough surface between the semiconductor layer 30 and this interface to scatter light to increase the light extraction efficiency.

(2) 반도체층(30)으로의 전류 흐름이 용이하지 않은 인터페이스의 대표적인 예는 SiNx, SiO2, Al2O3, MgO와 같은 유전체막이다. 도 4의 예가 여기에 해당한다. 반도체층(30)과 금속 사이의 쇼트키 컨택(schottky contact)을 통해 이러한 인터페이스를 형성하는 것도 가능하며, 이 경우에 이 인터페이스를 통한 도통은 가능하지만 이 인터페이스를 통한 반도체층(30)으로의 전류 흐름은 제한적이다. 도 3과 도 5의 예가 여기에 해당한다. 또한 p형 GaN과 같이 전류 확산 능력이 떨어지는 반도체층(30) 자체를 이러한 인터페이스로 이용하는 것도 가능하다. 반도체층(30)에 플라즈마 등을 이용하여 손상을 줌으로써 이러한 인터페이스를 형성하는 것도 가능하다.(2) Representative examples of interfaces in which current flows easily to the semiconductor layer 30 are dielectric films such as SiN x , SiO 2 , Al 2 O 3 , and MgO. The example of FIG. 4 corresponds to this. It is also possible to form such an interface via a schottky contact between the semiconductor layer 30 and the metal, in which case conduction through this interface is possible but current through the interface to the semiconductor layer 30. The flow is limited. The example of FIG. 3 and FIG. 5 corresponds to this. It is also possible to use the semiconductor layer 30 itself, which has a poor current spreading capability, such as p-type GaN, as such an interface. It is also possible to form such an interface by damaging the semiconductor layer 30 using plasma or the like.

기판(50)과 전극(60)의 제조Fabrication of Substrate 50 and Electrode 60

기판(50)과 전극(60) 중 기판(50)이 먼저 형성될 수도 있으며, 전극(60)이 먼저 형성될 수도 있다. 기판(50)이 먼저 형성되는 경우에, 식각, 레이저 드릴링 등의 방법으로 홀을 형성하고, 여기에 도금, 증착, 삽입 등의 방법으로 전극(60)을 형성한다. 전극(60)을 먼저 형성하는 경우, 스퍼터(sputter), 증착기(evaporator) 등을 이용한 증착법, 스크린 프린팅법, 플립칩 볼 본딩법 등의 방법을 이용하여 전극(60)을 형성하고, 기판(50)을 스퍼터, 증착기 등을 이용한 증착법, 스크린 프린팅법, 졸-겔 코팅법, PVD법, (MO)CVD법, HVPE법 등을 이용하여 형성할 수 있다.The substrate 50 may be formed first of the substrate 50 and the electrode 60, and the electrode 60 may be formed first. When the substrate 50 is first formed, holes are formed by etching, laser drilling, or the like, and the electrodes 60 are formed by plating, vapor deposition, insertion, or the like. When the electrode 60 is first formed, the electrode 60 is formed by a method such as a sputtering method, a vapor deposition method using an evaporator, a screen printing method, a flip chip ball bonding method, and the like, and the substrate 50 is formed. ) May be formed using a deposition method using a sputter, a vapor deposition machine, a screen printing method, a sol-gel coating method, a PVD method, a (MO) CVD method, an HVPE method, or the like.

기판(50)은 반도체 물질(예: Si, Si-Al, GaN, GaAs 등), 금속 산화물(예: ZnO, ITO), 비유기 물질, 유기 물질 또는 글라스(glass)로 물질로 이루어질 수 있다. 또한 기판(50)은 투광성 물질 또는 불투명 물질로 형성될 수 있다. 또한 기판(50)은 도전성 물질 또는 비도전성 물질로 이루어질 수 있다. 도전성과 비도전성은 상대적인 개념이며, 예를 들어 반도체 물질의 경우에 도전성 물질로도 비도전성 물질로도 고려될 수 있음을 당업자는 염두에 두어야 한다.The substrate 50 may be made of a semiconductor material (eg, Si, Si-Al, GaN, GaAs, etc.), a metal oxide (eg, ZnO, ITO), an inorganic material, an organic material, or glass. In addition, the substrate 50 may be formed of a light transmissive material or an opaque material. In addition, the substrate 50 may be made of a conductive material or a non-conductive material. It should be noted by those skilled in the art that conductivity and non-conductivity are relative concepts, and in the case of semiconductor materials, for example, may be considered both as conductive materials and non-conductive materials.

전극(60)은 상기 방법에 적합한 물질, 특히 금속으로 이루어질 수 있으며, 도금, 스퍼터 또는 증착기를 이용하는 경우에 Cu, Ni, Ag, Al, Pd, Au를 고려할 수 있고, 반도체 공정에 이용되는 스터드 범프(stud bump)를 이용할 수도 있다.The electrode 60 may be made of a material suitable for the above method, in particular a metal, and may consider Cu, Ni, Ag, Al, Pd, Au when using plating, sputtering, or evaporator, and stud bumps used in semiconductor processes. You can also use (stud bump).

전극(60)은 반도체 발광소자 전체의 동작 전압을 고려할 때, 경계(31)에 이르도록 형성되는 것이 바람직하지만, 도 4와 같은 예에 있어서, 인터페이스(33)가 SiO2와 같은 절연체로 이루어진다면, 반드시 인터페이스(33)에까지 이어져야 하는 것을 아니라는 점을 염두에 두어야 한다.The electrode 60 is preferably formed to reach the boundary 31 in consideration of the operating voltage of the entire semiconductor light emitting device. However, in the example of FIG. 4, if the interface 33 is made of an insulator such as SiO 2. It should be kept in mind that this does not necessarily lead to the interface 33.

또한 기판(50)과 전극(60)을 별도로 제조하여 결합하는 것을 고려할 수 있지만 바람직하지는 않다. 그러나 본 개시가 이를 배제하는 것은 아니다.In addition, it may be considered to manufacture and combine the substrate 50 and the electrode 60 separately, but this is not preferable. However, the present disclosure does not exclude this.

반도체층Semiconductor layer (10,20,30) 및 전극(40)의 제조(10,20,30) and manufacturing of electrode 40

인터페이스(32,33), 기판(50) 및 전극(60)을 형성한 후에, 성장 기판(도시 생략)을 제거하고, 반도체층(10)에 전극(40)을 형성하는 것에는 통상의 방법이 적용되며, 이는 당업자에게 어려움이 없다.After forming the interfaces 32 and 33, the substrate 50, and the electrode 60, a growth substrate (not shown) is removed, and the formation of the electrode 40 in the semiconductor layer 10 is a conventional method. Applied, this is not difficult for the skilled person.

도 6은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면으로서, 기판(50)은 투광성 물질로 이루어지며, 바람직하게는 80um이상의 두께를 가진다. 성장 기판이 제거된 반도체층(10,20,30)의 높이는 일반적으로 10um에 미치지 못하며, 이러한 두께는 반도체 발광소자 측면으로 빛을 방출하는 윈도우를 형성하기에는 충분치 못하다. 따라서 이러한 수직형 반도체 발광소자가 패키지의 캐비티 내에 위치하게 되면, 측방으로 광 방출이 부족하여, 패키지의 지향각이 좁아지는 문제점을 야기한다. 이러한 문제점은 기존 성장 기판을 그대로 사용하는 반도체 발광소자(예를 들어, 3족 질화물 반도체 발광소자의 경우에, 사파이어 기판이 주로 사용되며, 칩 상태에서 이 사파이어 기판의 두께는 80um이상을 가지는 것이 일반적이다.)와 수직형 반도체 발광소자를 비교할 때, 수직형 반도체 발광소자의 치명적인 약점 중의 하나로 지적되고 있다. 80um이상의 투광성 기판(80)을 이용함으로써, 이러한 문제점을 극복할 수 있다. 더욱 바람직하게는 100um이상의 두께를 가지며, 기판의 두께가 증가함에 따라 광 효율이 증대되지만, 200um이상으로 두께가 두꺼지면, 그 광효율의 증가폭이 거의 포화상태에 이르게 되며, 전극(60)의 제조 등에 문제를 야기할 수 있다. 이러한 점들을 고려한다면, 80~200um의 두께를 가지는 것이 바람직하며, 100um~180um의 두께를 가지는 것이 더욱 바람직하다. 인터페이스(32)를 투광성 물질로 형성함으로써, 측면으로의 광 방출을 도울 수 있으며, 활성층(20)에서 생성된 광이 기판(50)을 통해 측면으로 방출될 수 있도록 인터페이스(32)의 면적이 인터페이스(33)의 면적보다 크게 형성되는 것이 바람직하다. 미설명 동일부호에 대한 설명은 생략한다. 이 예에서 인터페이스(32)를 통한 전류 흐름이 인터페이스(33)를 통한 전류 흐름보다 좋게 설계되었다.6 is a view showing another example of a semiconductor light emitting device according to the present disclosure, the substrate 50 is made of a light-transmissive material, preferably has a thickness of 80um or more. The heights of the semiconductor layers 10, 20, 30 from which the growth substrate is removed are generally less than 10 μm, and the thickness is not sufficient to form a window for emitting light toward the side of the semiconductor light emitting device. Therefore, when the vertical semiconductor light emitting device is located in the cavity of the package, light emission is insufficient laterally, which causes a problem that the orientation angle of the package is narrowed. The problem is that a semiconductor light emitting device that uses an existing growth substrate as it is (for example, in the case of a group III nitride semiconductor light emitting device, a sapphire substrate is mainly used, and in the chip state, the thickness of the sapphire substrate is generally 80 μm or more. And a vertical semiconductor light emitting device, it is pointed out as one of the fatal weakness of the vertical semiconductor light emitting device. By using the light-transmissive substrate 80 of 80um or more, this problem can be overcome. More preferably, it has a thickness of 100 μm or more, and the light efficiency increases as the thickness of the substrate increases. However, when the thickness increases to 200 μm or more, the increase of the light efficiency almost reaches a saturation state. Can cause problems. Considering these points, it is preferable to have a thickness of 80 ~ 200um, more preferably having a thickness of 100um ~ 180um. By forming the interface 32 with a light-transmissive material, it is possible to help light emission to the side, and the area of the interface 32 is interfaced so that light generated in the active layer 20 can be emitted to the side through the substrate 50. It is preferable to form larger than the area of (33). The description of the same reference numerals will be omitted. In this example the current flow through interface 32 is designed to be better than the current flow through interface 33.

기판(50)으로 적합한 물질은 활성층(20)에서 생성되어 발광하는 빛의 파장을 흡수하지 않은 물질을 우선적으로 적용하는 바람직하며, 따라서 활성층(20)에서 사용되는 양자 우물(Quantum Well)을 구성하고 있는 물질의 에너지 밴드갭(Energy Band-gap)보다 큰 에너지 밴드갭을 갖는 물질이 바람직하다. 일 예로, 2.85eV 에너지 밴드갭을 갖는 InGaN의 양자 우물의 경우, 2.85eV보다 큰 에너지 밴드갭의 InGaN, GaN, AlInGaN, AlGaN, AlN, ZnO, ZnMgO, ITO, SnO2 등이 바람직하다.A material suitable for the substrate 50 is preferably a material that preferentially applies a material that does not absorb the wavelength of light generated and emitted in the active layer 20, and thus constitutes a quantum well used in the active layer 20 A material having an energy bandgap larger than the energy bandgap of the material is preferred. For example, in the case of quantum wells of InGaN having a 2.85 eV energy band gap, InGaN, GaN, AlInGaN, AlGaN, AlN, ZnO, ZnMgO, ITO, SnO 2, and the like having an energy band gap greater than 2.85 eV are preferable.

기판(50) 제조 방법은 스퍼터, 증착기 등을 이용한 증착법(가장 적합), 스크린 프린팅법, 졸-겔 코팅법 등이고, 전극(60) 제조 방법은 식각 공정 후(後) 스퍼터, 증착기 등을 이용한 증착법(가장 적합), 도금이 바람직하다. 이외에도 전극(60) 제조 방법으로는 투명한 기판(50)을 형성하기 전(前) 스터드 범프(가장 적합)도 가능하다. Substrate 50 manufacturing method is a vapor deposition method (most suitable) using a sputter, a vapor deposition machine, etc., a screen printing method, a sol-gel coating method, etc., the electrode 60 manufacturing method is a vapor deposition method using a sputter, an evaporator, etc. after the etching process (Most suitable), plating is preferable. In addition, as a method of manufacturing the electrode 60, a stud bump (most suitable) before forming the transparent substrate 50 is also possible.

기판(50)에 형광성 물질을 추가할 수 있다. 예를 들어, 황색 형광체를 추가함으로써, 활성층(20)에 나온 청색 빛과 형광체에서 여기된 황색 빛이 혼색된 백색 빛을 만들 수 있게 된다. 기판(50)을 이용함으로써, 별도의 수단 없이 백색 LED를 만들 수 있게 되며, 또한 패키지 내에서의 부족한 지향각 문제를 마찬가지로 해소할 수 있게 뙨다.A fluorescent material may be added to the substrate 50. For example, by adding a yellow phosphor, the blue light emitted from the active layer 20 and the yellow light excited by the phosphor can be mixed to produce a white light. By using the substrate 50, it is possible to make a white LED without any other means, and also to solve the problem of insufficient orientation angle in the package as well.

형광체가 함유된 기판(50)에 적합한 물질 제조 방법은 스크린 프린팅법, 졸-겔 코팅법이 가장 바람직하다.As a suitable material manufacturing method for the substrate 50 containing the phosphor, screen printing and sol-gel coating are most preferred.

도 7은 전극(50) 형태의 일 예를 나타내는 도면으로서, 기판(50) 측에서 보았을 때, 전극(60)이 폐곡선 사각형의 형상으로 되어 있다. 이는 전극(60) 형상의 일 예를 보이는 것이며, 본 개시에 따른 전극(60) 형상을 이러한 형상으로 제한하는 것으로 이해하여서는 아니된다.FIG. 7 is a view showing an example of the form of the electrode 50, and when viewed from the substrate 50 side, the electrode 60 is in the shape of a closed curve quadrangle. This shows an example of the shape of the electrode 60, and should not be understood as limiting the shape of the electrode 60 according to the present disclosure to such a shape.

도 8은 본 개시에 따른 반도체 발광소자의 또다른 예를 나타내는 도면으로서, 기판(50)이 불투명 물질로 이루어진다. 예를 들어, Si, Si-Al과 같은 물질로 이루이진다. 8 is a view showing another example of a semiconductor light emitting device according to the present disclosure, wherein the substrate 50 is made of an opaque material. For example, it is made of a material such as Si, Si-Al.

가장 적합한 기판(50) 제조 방법은 스퍼터, 증착기 등을 이용한 증착법(가장 적합), Si 박막형 솔라셀 공정에 사용되는 CVD(가장 적합) 등이고, 전극(60) 제조 방법은 식각 공정 후(後) 스퍼터, 증착기 등을 이용한 증착법(가장 적합), 도금이 바람직하다. 이외에도 전극(60) 제조 방법으로는 투명한 기판(50)을 형성하기 전(前) 스터드 범프(가장 적합)도 가능하다. The most suitable method of manufacturing the substrate 50 is a deposition method using sputtering or a vapor deposition machine (most suitable), a CVD (most suitable) used in a Si thin film solar cell process, and the manufacturing method of the electrode 60 is a post-etching sputtering process. , Vapor deposition using an evaporator or the like (most suitable), plating is preferred. In addition, as a method of manufacturing the electrode 60, a stud bump (most suitable) before forming the transparent substrate 50 is also possible.

도 9는 본 개시에 따른 반도체 발광소자의 또다른 예를 나타내는 도면으로서, 전극(60)이 인터페이스(32)를 향해 뻗어 있다. 반도체층(30)을 인터페이스(33)로 이용할 수 있다. 기판(50)을 반도체로 형성하는 경우에, 반도체층(30)을 기판(50) 성장의 씨앗으로 이용할 수 있다. 이 예에서 인터페이스(32)를 통한 전류 흐름이 인터페이스(33)를 통한 전류 흐름보다 좋게 설계되었다.9 illustrates another example of the semiconductor light emitting device according to the present disclosure, in which an electrode 60 extends toward the interface 32. The semiconductor layer 30 can be used as the interface 33. When the substrate 50 is formed of a semiconductor, the semiconductor layer 30 can be used as a seed for growing the substrate 50. In this example the current flow through interface 32 is designed to be better than the current flow through interface 33.

투명 기판(50)으로 적합한 물질은 활성층(20)에서 생성되어 발광하는 빛의 파장을 흡수하지 않은 물질을 우선적으로 적용하는 바람직하며, 따라서 활성층(20)에서 사용되는 양자 우물(Quantum Well)을 구성하고 있는 물질의 에너지 밴드갭(Energy Band-gap)보다 큰 에너지 밴드갭을 갖는 물질이 바람직하다. 일 예로, 2.85eV 에너지 밴드갭을 갖는 InGaN의 양자 우물의 경우, 2.85eV 보다 큰 에너지 밴드갭의 InGaN, GaN, AlInGaN, AlGaN, AlN, ZnO, ZnMgO, ITO, SnO2 등이 바람직하다.A material suitable for the transparent substrate 50 is preferably applied to a material that does not absorb the wavelength of light generated and emitted in the active layer 20 preferentially, and thus constitutes a quantum well used in the active layer 20. A material having an energy band gap larger than the energy band gap of the material is preferred. For example, in the case of quantum wells of InGaN having a 2.85 eV energy band gap, InGaN, GaN, AlInGaN, AlGaN, AlN, ZnO, ZnMgO, ITO, SnO 2, and the like having an energy band gap greater than 2.85 eV are preferable.

불투명 기판(50)으로 적합한 물질은 Si, Si-Al이 바람직하다.Suitable materials for the opaque substrate 50 are Si and Si-Al.

가장 적합한 기판(50) 제조 방법은 HVPE, (MO)CVD(가장 적합) 등이고, 전극(60) 제조 방법은 식각 공정 후(後) 스퍼터, 증착기 등을 이용한 증착법(가장 적합), 도금이 바람직하다.The most suitable method of manufacturing the substrate 50 is HVPE, (MO) CVD (most suitable), etc., and the method of manufacturing the electrode 60 is preferably a deposition method (most suitable) using an etching process after the etching process (most suitable), plating. .

도 10은 본 개시에 따른 반도체 발광소자의 또다른 예를 나타내는 도면으로서, 도 6의 예와 동일하지만, 인터페이스(32)가 반도체층(30)으로 구성되는 것을 도시해 보았다.FIG. 10 is a diagram illustrating another example of the semiconductor light emitting device according to the present disclosure, which is the same as the example of FIG. 6, but illustrates that the interface 32 includes the semiconductor layer 30.

투명 기판(50)으로 적합한 물질은 활성층(20)에서 생성되어 발광하는 빛의 파장을 흡수하지 않은 물질을 우선적으로 적용하는 바람직하며, 따라서 활성층(20)에서 사용되는 양자 우물(Quantum Well)을 구성하고 있는 물질의 에너지 밴드갭(Energy Band-gap)보다 큰 에너지 밴드갭을 갖는 물질이 바람직하다. 일 예로, 2.85eV 에너지 밴드갭을 갖는 InGaN의 양자 우물의 경우, 2.85eV 보다 큰 에너지 밴드갭의 InGaN, GaN, AlInGaN, AlGaN, AlN, ZnO, ZnMgO, ITO, SnO2 등이 바람직하다.A material suitable for the transparent substrate 50 is preferably applied to a material that does not absorb the wavelength of light generated and emitted in the active layer 20 preferentially, and thus constitutes a quantum well used in the active layer 20. A material having an energy band gap larger than the energy band gap of the material is preferred. For example, in the case of quantum wells of InGaN having a 2.85 eV energy band gap, InGaN, GaN, AlInGaN, AlGaN, AlN, ZnO, ZnMgO, ITO, SnO 2, and the like having an energy band gap greater than 2.85 eV are preferable.

불투명 기판(50)으로 적합한 물질은 Si, Si-Al이 바람직하다.Suitable materials for the opaque substrate 50 are Si and Si-Al.

가장 적합한 기판(50) 제조 방법은 HVPE, (MO)CVD(가장 적합) 등이고, 전극(60) 제조 방법은 식각 공정 후(後) 스퍼터, 증착기 등을 이용한 증착법(가장 적합), 도금이 바람직하다.The most suitable method of manufacturing the substrate 50 is HVPE, (MO) CVD (most suitable), etc., and the method of manufacturing the electrode 60 is preferably a deposition method (most suitable) using an etching process after the etching process (most suitable), plating. .

도 11은 본 개시에 따른 반도체 발광소자의 또다른 예를 나타내는 도면으로서, 도 8에 도시된 예에, 접착층(53)이 추가되어 있다. 접착층(53)은 물질 이동을 막는 물질 확산 장벽 기능을 하거나, 기판(50) 및 전극(60)과 인터페이스(31) 간(間) 접착력(adhesion)을 강화시키는 기능을 담당한다. 접착층(53)은 Cr, Ti, Ni, Pt, TiW, Au, Pd, V, W, Mo 등으로 구성될 수 있다.FIG. 11 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure. An adhesive layer 53 is added to the example illustrated in FIG. 8. The adhesive layer 53 functions as a material diffusion barrier that prevents material movement or enhances the adhesion between the substrate 50 and the electrode 60 and the interface 31. The adhesive layer 53 may be made of Cr, Ti, Ni, Pt, TiW, Au, Pd, V, W, Mo, or the like.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 제2 전극이 제2 인터페이스를 향하여 뻗어 있는 것을 특징으로 하는 반도체 발광소자.(1) A semiconductor light emitting element, wherein the second electrode extends toward the second interface.

(2) 제2 전극이 제1 인터페이스를 향하여 뻗어 있는 것을 특징으로 하는 반도체 발광소자.(2) A semiconductor light emitting element, wherein the second electrode extends toward the first interface.

(3) 제1 전극이 제1 반도체층 상에서 제2 인터페이스 위쪽에 위치하는 것을 특징으로 하는 반도체 발광소자.(3) A semiconductor light emitting element, wherein the first electrode is located above the second interface on the first semiconductor layer.

(4) 제1 전극이 제1 반도체층 상에서 제1 인터페이스를 빗겨서 위치하는 것을 특징으로 하는 반도체 발광소자. '빗겨서'라는 것은 적어도 제1 전극의 중심과 제1 인터페이스의 중심이 일치하지 않는다는 것을 의미하며, 바람직하게 양자가 걸치지 않게 형성되는 것을 의미한다. 그러나 반도체 발광소자의 실제 설계에서 전극이 가지 전극의 형태를 가질 수도 있어 일부 겹치는 등의 형태가 있을 수 있다는 점을 당업자가 염두에 두어야 한다.(4) A semiconductor light emitting element, wherein the first electrode is positioned on the first semiconductor layer by combing the first interface. By “combed” it is meant that at least the center of the first electrode and the center of the first interface do not coincide, preferably that both are formed unevenly. However, those skilled in the art should bear in mind that in the actual design of the semiconductor light emitting device, the electrode may have the form of a branch electrode, so that there may be some overlapping or the like.

(5) 제2 인터페이스가 쇼트키 접촉을 통해 제2 반도체층으로의 전류 흐름을 상대적으로 차단하는 것을 특징으로 하는 반도체 발광소자. 쇼트키 접촉은 반도체층과 금속 사이의 쇼트키 접촉 이외에도 다양한 쇼트키 접촉이 가능한 것으로 이해되어야 한다.(5) A semiconductor light emitting element, wherein the second interface relatively blocks current flow to the second semiconductor layer through Schottky contact. Schottky contacts should be understood as being capable of various Schottky contacts in addition to Schottky contacts between the semiconductor layer and the metal.

본 개시에 따른 하나의 반도체 발광소자에 의하면, 새로운 형태의 수직형 반도체 발광소자를 구현할 수 있게 된다.According to one semiconductor light emitting device according to the present disclosure, it is possible to implement a new type of vertical semiconductor light emitting device.

또한 본 개시에 따른 다른 반도체 발광소자에 의하면, 기판을 구비함에도 불구하고, 반도체 발광소자 내로 전류 공급을 원활히 그리고 설계 사양에 맞게 할 수 있게 된다.In addition, according to another semiconductor light emitting device according to the present disclosure, despite the provision of a substrate, it is possible to smoothly supply current to the semiconductor light emitting device and to meet design specifications.

또한 본 개시에 따른 또다른 반도체 발광소자에 의하면, 웨이퍼 본딩에 의하지 않고 수직형 반도체 발광소자를 구현할 수 있게 된다.In addition, according to another semiconductor light emitting device according to the present disclosure, it is possible to implement a vertical semiconductor light emitting device without the wafer bonding.

또한 본 개시에 따른 또다른 반도체 발광소자에 의하면, 웨이퍼 본딩에 의하지 않고 증착 및/또는 에피성장의 방식으로 수직형 반도체 발광소자를 구현할 수 있게 된다.In addition, according to another semiconductor light emitting device according to the present disclosure, it is possible to implement a vertical semiconductor light emitting device by the deposition and / or epitaxial growth method without the wafer bonding.

또한 본 개시에 따른 또다른 반도체 발광소자에 의하면, 기존 수직형 반도체 발광소자의 문제점인 반도체 발광소자 측방으로 빛 방출을 증대시켜 패키지에서 좁은 지향각의 문제점을 해소할 수 있게 된다.In addition, according to another semiconductor light emitting device according to the present disclosure, it is possible to solve the problem of a narrow directivity angle in the package by increasing the light emission toward the semiconductor light emitting device side which is a problem of the conventional vertical semiconductor light emitting device.

반도체층 (10), 활성층 (20), 반도체층 (30)Semiconductor layer 10, active layer 20, semiconductor layer 30

Claims (20)

제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;으로서, 제1 반도체층, 활성층 및 제2 반도체층이 성장 기판을 통해 순차로 성장-적층된 복수의 반도체층;
제1 반도체층에 전기적으로 연결되는 제1 전극;
제1 반도체층의 반대 측에서 복수의 반도체층에 결합되는 기판;으로서, 복수의 반도체층을 기반으로 접착층 없이 복수의 반도체층과 결합되도록 형성되는 기판;
복수의 반도체층과 기판 사이의 경계;로서, 제2 반도체층으로의 전류의 흐름이 가능한 제1 인터페이스와 제1 인터페이스에서의 제2 반도체층으로의 전류 흐름보다 제2 반도체층으로의 전류의 흐름이 상대적으로 차단되는 제2 인터페이스를 가지는 경계; 그리고,
기판의 내로 경계를 향하여 뻗어 있는 제2 전극(a second electrode extended into the substrate toward the boundary);을 포함하는 것을 특징으로 하는 반도체 발광소자.A first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer to generate light through recombination of electrons and holes A plurality of semiconductor layers having an active layer, comprising: a plurality of semiconductor layers in which the first semiconductor layer, the active layer and the second semiconductor layer are sequentially grown-stacked through the growth substrate;
A first electrode electrically connected to the first semiconductor layer;
A substrate coupled to a plurality of semiconductor layers on an opposite side of the first semiconductor layer, the substrate being formed to be coupled to the plurality of semiconductor layers without an adhesive layer based on the plurality of semiconductor layers;
A boundary between the plurality of semiconductor layers and the substrate; the current flows to the second semiconductor layer rather than the current flow from the first interface to the second semiconductor layer at the first interface and the current flow to the second semiconductor layer; A boundary having a second relatively blocked interface; And,
A second electrode extended into the substrate toward the boundary; a semiconductor light emitting device comprising a. 청구항 1에 있어서,
제2 전극이 제2 인터페이스를 향하여 뻗어 있는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And the second electrode extends toward the second interface. 청구항 1에 있어서,
제2 전극이 제1 인터페이스를 향하여 뻗어 있는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And the second electrode extends toward the first interface. 청구항 1에 있어서,
제1 전극이 제1 반도체층 상에서 제2 인터페이스 위쪽에 위치하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And a first electrode is positioned above the second interface on the first semiconductor layer. 청구항 1에 있어서,
제1 전극이 제1 반도체층 상에서 제1 인터페이스를 빗겨서 위치하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And the first electrode is positioned on the first semiconductor layer by combing the first interface. 청구항 1에 있어서,
제2 반도체층이 p형 3족 질화물 반도체로 이루어지는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
A semiconductor light emitting device, characterized in that the second semiconductor layer is made of a p-type group III nitride semiconductor. 청구항 1에 있어서,
제1 인터페이스가 투광성 금속 산화물로 이루어지는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
A semiconductor light emitting element, characterized in that the first interface is made of a transparent metal oxide. 청구항 1에 있어서,
제2 인터페이스가 투광성 유전체 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
A semiconductor light emitting device, characterized in that the second interface is made of a transparent dielectric material. 청구항 1에 있어서,
제2 인터페이스는 쇼트키 접촉을 통해 제2 반도체층으로의 전류 흐름을 상대적으로 차단하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And the second interface relatively blocks current flow to the second semiconductor layer through a schottky contact. 청구항 1에 있어서,
제2 인터페이스는 p형 3족 질화물 반도체층을 이용하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
The second interface uses a p-type group III nitride semiconductor layer. 청구항 1에 있어서,
복수의 반도체층은 제1 두께를 가지며,
기판은 제1 두께보다 두꺼운 제2 두께를 가지고,
기판은 투광성 물질로 이루어지며,
제2 두께는 80um이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자. The method according to claim 1,
The plurality of semiconductor layers have a first thickness,
The substrate has a second thickness thicker than the first thickness,
The substrate is made of a light transmitting material,
The second thickness has a thickness of more than 80um semiconductor light emitting device. 청구항 11에 있어서,
제2 두께는 100um이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자.The method of claim 11,
The second thickness is a semiconductor light emitting device, characterized in that having a thickness of 100um or more. 청구항 11에 있어서,
제1 인터페이스는 투광성 물질로 이루어지며,
제1 인터페이스의 면적이 제2 인터페이스의 면적보다 큰 것을 특징으로 하는 반도체 발광소자.The method of claim 11,
The first interface is made of a light transmitting material,
The area of the first interface is larger than the area of the second interface. 청구항 1에 있어서,
기판은 형광체를 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
A semiconductor light emitting device, characterized in that the substrate comprises a phosphor. 청구항 14에 있어서,
복수의 반도체층은 제1 두께를 가지며,
기판은 제1 두께보다 두꺼운 제2 두께를 가지고,
기판은 투광성 물질로 이루어지며,
제2 두께는 80um이상의 두께를 가지는 것을 특징으로 하는 반도체 발광소자. The method according to claim 14,
The plurality of semiconductor layers have a first thickness,
The substrate has a second thickness thicker than the first thickness,
The substrate is made of a light transmitting material,
The second thickness has a thickness of more than 80um semiconductor light emitting device. 청구항 1에 있어서,
기판이 Si을 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
A semiconductor light emitting device, characterized in that the substrate comprises Si. 청구항 3에 있어서,
제2 반도체층이 기판과 결합되며,
제2 인터페이스는 제2 반도체층과 기판의 계면에서 형성되는 것을 특징으로 하는 반도체 발광소자. The method according to claim 3,
The second semiconductor layer is bonded to the substrate,
And the second interface is formed at the interface between the second semiconductor layer and the substrate. 청구항 1에 있어서,
제2 전극이 제2 인터페이스를 향하여 뻗어 있고,
제2 전극과 제2 반도체층이 제2 인터페이스를 형성하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
The second electrode extends towards the second interface,
And the second electrode and the second semiconductor layer form a second interface. 청구항 1에 있어서,
제2 반도체층이 p형 3족 질화물 반도체로 이루어지며,
제1 인터페이스가 투광성 금속 산화물로 이루어지고,
제1 전극이 제1 반도체층 상에서 제2 인터페이스 위쪽에 위치하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
The second semiconductor layer is made of a p-type group III nitride semiconductor,
The first interface is made of a light-transmissive metal oxide,
And a first electrode is positioned above the second interface on the first semiconductor layer. 삭제delete
KR1020110129439A 2011-12-06 2011-12-06 Semiconductor light emitting device KR101321002B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110129439A KR101321002B1 (en) 2011-12-06 2011-12-06 Semiconductor light emitting device
PCT/KR2012/010560 WO2013085311A1 (en) 2011-12-06 2012-12-06 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110129439A KR101321002B1 (en) 2011-12-06 2011-12-06 Semiconductor light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130103411A Division KR20130102029A (en) 2013-08-29 2013-08-29 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
KR20130063104A KR20130063104A (en) 2013-06-14
KR101321002B1 true KR101321002B1 (en) 2013-10-29

Family

ID=48574597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110129439A KR101321002B1 (en) 2011-12-06 2011-12-06 Semiconductor light emitting device

Country Status (2)

Country Link
KR (1) KR101321002B1 (en)
WO (1) WO2013085311A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101011063B1 (en) * 2010-11-03 2011-01-25 (주)더리즈 Gallium nitride-based compound semiconductor light-emitting device and method of manufacturing thereof
KR101020995B1 (en) * 2010-02-18 2011-03-09 엘지이노텍 주식회사 Light emitting device, method of fabricating the light emitting device and light emitting device package
KR20110053530A (en) * 2009-11-16 2011-05-24 서울옵토디바이스주식회사 Light emitting diode having extensions of electrodes for current spreading

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960601B (en) * 2008-02-29 2013-02-20 欧司朗光电半导体有限公司 Monolithic, optoelectronic semi-conductor body and method for the production thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110053530A (en) * 2009-11-16 2011-05-24 서울옵토디바이스주식회사 Light emitting diode having extensions of electrodes for current spreading
KR101020995B1 (en) * 2010-02-18 2011-03-09 엘지이노텍 주식회사 Light emitting device, method of fabricating the light emitting device and light emitting device package
KR101011063B1 (en) * 2010-11-03 2011-01-25 (주)더리즈 Gallium nitride-based compound semiconductor light-emitting device and method of manufacturing thereof

Also Published As

Publication number Publication date
KR20130063104A (en) 2013-06-14
WO2013085311A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
US9356213B2 (en) Manufacturing method of a light-emitting device having a patterned substrate
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101047721B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101493321B1 (en) Light emitting diode with excellent current spreading effect and method of manufacturing the same
CN108922950B (en) High-brightness flip LED chip and manufacturing method thereof
US8587015B2 (en) Light-emitting element
KR20130120615A (en) Light emitting device and light emitting device package
JP2007103689A (en) Semiconductor light emitting device
JP5816243B2 (en) Light emitting device and light emitting device package
KR101039904B1 (en) Light emitting device, light emitting device package and method for fabricating the same
KR20100036617A (en) Light emitting device and method of fabricating the same
KR20110096680A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR20120129449A (en) Ultraviolet light emitting device
KR101103963B1 (en) Light emitting device and fabrication method thereof
WO2020143274A1 (en) Vertical blue light-emitting diode and manufacturing method thereof
US9812614B2 (en) Light-emitting device
TW201312792A (en) Light emitting diode structure and method for manufacturing the same
KR101154750B1 (en) Light emitting device and method for fabricating the same
CN101834252B (en) Light emitting device, fabrication method thereof, and light emitting apparatus
JP2017054902A (en) Semiconductor light emitting device
KR101221643B1 (en) Flip chip Light-emitting device and Method of manufacturing the same
KR101321002B1 (en) Semiconductor light emitting device
KR100631970B1 (en) Nitride semiconductor light emitting device for flip chip
TWI467818B (en) Light emitting element
KR20130102029A (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160811

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171017

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6