KR101320047B1 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR101320047B1
KR101320047B1 KR1020070047808A KR20070047808A KR101320047B1 KR 101320047 B1 KR101320047 B1 KR 101320047B1 KR 1020070047808 A KR1020070047808 A KR 1020070047808A KR 20070047808 A KR20070047808 A KR 20070047808A KR 101320047 B1 KR101320047 B1 KR 101320047B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
substrate
data line
pixel electrode
gate line
Prior art date
Application number
KR1020070047808A
Other languages
Korean (ko)
Other versions
KR20080101270A (en
Inventor
이승희
유재진
유승후
Original Assignee
전북대학교산학협력단
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단, 삼성디스플레이 주식회사 filed Critical 전북대학교산학협력단
Priority to KR1020070047808A priority Critical patent/KR101320047B1/en
Publication of KR20080101270A publication Critical patent/KR20080101270A/en
Application granted granted Critical
Publication of KR101320047B1 publication Critical patent/KR101320047B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133742Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homeotropic alignment
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 본 발명에 따른 액정표시장치는 제1 기판, 제1 기판과 대향하는 제2 기판, 양 기판 사이에 위치하는 액정층을 포함하며, 제1 기판은 서로 절연 교차하는 게이트선 및 데이터선과; 게이트선 및 데이터선에 인가되는 신호에 응답하여 동작하는 스위칭 소자와; 스위칭 소자와 전기적으로 연결되어 있는 화소전극을 포함하며, 제2 기판은 공통전극을 포함하며, 공통전극은 화소전극과 대향하는 부분과 화소전극과 대향하는 부분 상호간을 연결하며 게이트선과 데이터선 중 적어도 어느 하나와 부분적으로 중첩되는 것을 특징으로 한다. 이로써 간섭전기장으로 인한 빛 샘을 감소시켜 개구율을 향상시킨 액정표시장치가 제공된다. The present invention relates to a liquid crystal display device, wherein the liquid crystal display device according to the present invention includes a first substrate, a second substrate facing the first substrate, and a liquid crystal layer positioned between both substrates, wherein the first substrate is insulated from each other. A gate line and a data line; A switching element operable in response to a signal applied to the gate line and the data line; And a pixel electrode electrically connected to the switching element, wherein the second substrate includes a common electrode, and the common electrode connects a portion facing the pixel electrode and a portion facing the pixel electrode, and includes at least one of a gate line and a data line. It is characterized in that it partially overlaps with any one. As a result, a liquid crystal display device having improved aperture ratio by reducing light leakage caused by an interference electric field is provided.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}[0001] LIQUID CRYSTAL DISPLAY DEVICE [0002]

도 1은 본 발명의 제1 실시예에 따른 액정표시장치의 배치도이고,1 is a layout view of a liquid crystal display according to a first embodiment of the present invention;

도 2는 제1 실시예에 따른 액정표시장치의 제1 기판만을 분리한 배치도이고,2 is a layout view in which only the first substrate of the liquid crystal display according to the first embodiment is separated;

도 3은 제1 실시예에 따른 액정표시장치의 공통전극과 게이트선 및 데이터선을 나타낸 배치도이고,3 is a layout view illustrating a common electrode, a gate line, and a data line of the liquid crystal display according to the first embodiment;

도 4는 도 1의 Ⅱ-Ⅱ를 따른 단면도이고,4 is a cross-sectional view taken along II-II of FIG. 1,

도 5은 도 1의 Ⅲ-Ⅲ을 따른 단면도이고,5 is a cross-sectional view taken along line III-III of FIG. 1,

도 6는 도 1의 Ⅳ-Ⅳ를 따른 단면도이고,6 is a cross-sectional view taken along line IV-IV of FIG. 1,

도 7a 및 도 7b는 본 발명의 효과를 설명하기 위한 단면도이고,7a and 7b are cross-sectional views for explaining the effect of the present invention,

도 8은 본 발명의 제2 실시예에 따른 액정표시장치의 배치도이고,8 is a layout view of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 9는 제2 실시예의 다른 형태를 나타낸 배치도이다.9 is a layout view showing another embodiment of the second embodiment.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

121 : 게이트선 141 : 데이터선121: gate line 141: data line

142 : 소스전극 143 : 드레인전극142: source electrode 143: drain electrode

161 : 화소전극 162 : 화소전극 절개패턴161: pixel electrode 162: pixel electrode incision pattern

251 : 공통전극 252 : 공통전극 절개패턴251: common electrode 252: common electrode incision pattern

251a : 제1 부분 251b : 제2 부분251a: first part 251b: second part

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 개구율을 향상시킨 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having an improved aperture ratio.

액정표시장치는 인가 전압에 따라 액체와 결정의 중간 상태 물질인 액정(liquid crystal)의 빛에 대한 투과도가 변화된다. 이러한 특성을 이용하여 입력되는 전기 신호를 시각 정보로 변화시켜 영상을 전달한다. 액정의 빛에 대한 투과도는 액정의 배열 상태에 따라 달라지며, 액정의 배열 상태는 액정에 인가되는 전기장에 따라 달라진다. 액정 분자는 장축 방향과 단축 방향에 대한 유전율이 상이한 물성을 갖는데, 이로 인하여 전계가 걸렸을 때 액정 분자의 장축 방향과 단축 방향으로 작용하는 전기력이 상이하게 되고, 이러한 전기력의 차이로 액정의 배열상태가 달라진다.In the liquid crystal display, the transmittance of light of a liquid crystal, which is an intermediate state material between a liquid and a crystal, changes according to an applied voltage. By using this characteristic, the input electrical signal is converted into visual information to transmit an image. The transmittance of the liquid crystal to the light depends on the arrangement of the liquid crystal, and the arrangement of the liquid crystal depends on the electric field applied to the liquid crystal. The liquid crystal molecules have different physical properties in the long axis direction and the short axis direction. As a result, when the electric field is applied, the electric forces acting in the long axis direction and the short axis direction of the liquid crystal molecules are different. Different.

일반적으로 액정표시장치는 게이트선, 데이터선, 박막트랜지스터, 화소전극 등이 형성되어 있는 제1 기판과 공통전극이 형성되어 있는 제2 기판 및 양 기판 사이에 위치한 액정층을 포함한다. In general, the LCD includes a first substrate on which gate lines, data lines, thin film transistors, pixel electrodes, and the like are formed, a second substrate on which common electrodes are formed, and a liquid crystal layer positioned between both substrates.

화소전극에는 게이트선과 데이터선을 이용해 전압을 인가하는데, 게이트선이나 데이터선 주변에서 간섭전기장으로 인한 빛 샘이 발생하는 문제점이 있다. A voltage is applied to the pixel electrode by using the gate line and the data line, and there is a problem in that light leakage occurs due to an interference electric field around the gate line or the data line.

이러한 빛 샘을 방지하기 위해 블랙매트릭스를 설치하지만, 블랙매트릭스로 인해 개구율이 저하되는 문제가 있다.In order to prevent such light leakage, the black matrix is installed, but there is a problem that the aperture ratio is lowered due to the black matrix.

따라서 본 발명의 목적은 개구율이 향상된 액정표시장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device having an improved aperture ratio.

상기 목적은 제1 기판, 상기 제1 기판과 대향하는 제2 기판, 상기 양 기판 사이에 위치하는 액정층을 포함하는 액정표시장치에 의해서 달성되는데, 상기 제1 기판은 서로 절연 교차하는 게이트선 및 데이터선과 상기 게이트선 및 데이터선에 인가되는 신호에 응답하여 동작하는 스위칭 소자와 상기 스위칭 소자와 전기적으로 연결되어 있는 화소전극을 포함하며, 상기 제2 기판은 공통전극을 포함하며, 상기 공통전극은 상기 화소전극과 대응하는 제1 부분과 상기 제1 부분 상호간을 연결하며 상기 게이트선과 상기 데이터선 중 적어도 어느 하나와 부분적으로 중첩되는 제2 부분을 포함한다.The object is achieved by a liquid crystal display device comprising a first substrate, a second substrate facing the first substrate, and a liquid crystal layer positioned between the both substrates, wherein the first substrate comprises a gate line that insulates and crosses each other; And a pixel electrode electrically connected to the switching element, the switching element operating in response to a signal applied to the data line, the gate line, and the data line, wherein the second substrate includes a common electrode, and the common electrode And a second portion connecting the first portion corresponding to the pixel electrode and the first portion to each other and partially overlapping at least one of the gate line and the data line.

화소전극과 공통전극에는 절개패턴이 형성되어 도메인 분할수단이 되며, 이에 의하여 시야각이 향상되는 효과가 있다.An incision pattern is formed in the pixel electrode and the common electrode to form a domain dividing means, thereby improving the viewing angle.

상기의 도메인 분할수단은 절개패턴 대신 돌기로 형성할 수도 있다.The domain dividing means may be formed as a projection instead of a cutting pattern.

액정층이 수직배향모드일 때 액정층은 수직방향으로 정렬되어 있으며, 화소전극에 전압인가시 액정 분자의 눕는 정도로 빛의 투과율이 조절된다. 화소전극에 전압인가시 화소전극과 공통전극에 절개패턴이나 돌기로 도메인이 분할되어 있으면 액정 분자가 여러 방향으로 눕게 되어 시야각이 향상된다.When the liquid crystal layer is in the vertical alignment mode, the liquid crystal layers are aligned in the vertical direction, and light transmittance is controlled to the extent that the liquid crystal molecules lie down when voltage is applied to the pixel electrode. When a voltage is applied to the pixel electrode and the domain is divided into a cutting pattern or a projection between the pixel electrode and the common electrode, the liquid crystal molecules lie in various directions, thereby improving the viewing angle.

화소전극은 1회 이상 절곡된 형태로 형성할 수 있으며, 데이터선은 화소전극의 테두리 형상을 따라 절곡될 수 있다. 이 경우 데이터선의 길이가 길어지며, 신 호가 지연되는 문제점이 발생할 수 있다. 이러한 문제점을 해결하기 위해 공통전극과 화소전극이 중첩되는 부분 중 데이터선과 중첩되는 부분보다 게이트선과 중첩되는 부분에 많게 하여 신호전달의 균형을 맞출 수 있다.The pixel electrode may be formed in a bent shape one or more times, and the data line may be bent along the edge shape of the pixel electrode. In this case, the length of the data line becomes long, and a signal delay may occur. In order to solve this problem, the signal transmission can be balanced by increasing the number of overlapping portions with the gate lines rather than overlapping portions with the data lines.

이하 첨부된 도면을 참조로 하여 본 발명을 상세히 설명한다.  Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

하기의 표현 중 어떤 막(층)이 다른 막(층)의 "상부에" 형성되어 있다는 것은 두 막(층)이 접해 있는 경우 뿐 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함한다.In the following expressions, a film is formed "top" of another film, not only when two films are in contact with each other but also when another film is present between the two films. It also includes the case.

도 1 은 본 발명의 제1 실시예에 따른 액정표시장치의 배치도이다. 도 2는 제1 실시예에 따른 액정표시장치의 제1 기판만을 분리한 배치도이고, 도 3은 제1 실시예에 따른 액정표시장치의 공통전극과 게이트선 및 데이터선을 나타낸 배치도이다.1 is a layout view of a liquid crystal display according to a first exemplary embodiment of the present invention. 2 is a layout view in which only a first substrate of the liquid crystal display according to the first embodiment is separated, and FIG. 3 is a layout view showing a common electrode, a gate line, and a data line of the liquid crystal display according to the first embodiment.

상부의 제2 기판(200, 도 4 참조)에는 공통전극(251)이 있고, 제2 기판(200)에 대향하여 제1 기판(100)이 평행하게 배치된다. 제1 기판(100, 도 4 참조)에는 불투명한 게이트선(121)과 데이터선(141)이 좌우방향과 상하방향으로 형성되어 있으며, 각 교차점에는 박막트랜지스터(T, 도 4 참조)가 형성되어 있다. 박막트랜지스터(T)는 게이트전극(122), 소소전극(142), 드레인전극(143)을 포함한다. The upper second substrate 200 (see FIG. 4) has a common electrode 251, and the first substrate 100 is disposed in parallel to the second substrate 200. An opaque gate line 121 and a data line 141 are formed on the first substrate 100 (see FIG. 4) in left and right directions and in a vertical direction, and thin film transistors T (see FIG. 4) are formed at each crossing point. have. The thin film transistor T includes a gate electrode 122, a source electrode 142, and a drain electrode 143.

박막트랜지스터(T)의 드레인전극(143)에 연결되는 화소전극(161)에는 전압인가시 액정 분자를 상이한 여러 방향으로 눕게 하기 위해 가늘고 긴 절개패턴(162)이 대각선 방향으로 형성되어 있다. 또한 제2 기판(200)의 공통전극(251)에도 절개패턴(252)이 형성되어 있다. 화소전극의 절개패턴(162)과 공통전극의 절개패턴(252)은 서로 엇갈리게 배열되어 있다.In the pixel electrode 161 connected to the drain electrode 143 of the thin film transistor T, an elongated cutout pattern 162 is formed in a diagonal direction to lie the liquid crystal molecules in different directions when voltage is applied. In addition, a cutting pattern 252 is formed on the common electrode 251 of the second substrate 200. The cutting pattern 162 of the pixel electrode and the cutting pattern 252 of the common electrode are alternately arranged.

공통전극(251)은 제1 부분(251a)과 제2 부분(251b)을 포함한다. 제1 부분은 화소전극(161)에 대응하는 부분이고, 제2 부분(251b)은 게이트선(121)이나 데이터선(141)에 대응하는 부분이다. 제2 부분(251b)은 제1 부분(251a) 상호간을 연결하는 형태로 되어 있다.The common electrode 251 includes a first portion 251a and a second portion 251b. The first portion is a portion corresponding to the pixel electrode 161, and the second portion 251b is a portion corresponding to the gate line 121 or the data line 141. The second portion 251b is configured to connect the first portions 251a to each other.

도 4에는 본 발명의 제1 실시예에 따른 액정표시장치의 단면도가 도시되어 있다. 4 is a cross-sectional view of the liquid crystal display according to the first embodiment of the present invention.

이를 참조하여 제1 기판(100)과 제2 기판(200)에 대하여 자세히 설명하면 다음과 같다.Referring to this, the first substrate 100 and the second substrate 200 will be described in detail as follows.

우선 제1 기판(100)에 대하여 세부적으로 살펴보면 다음과 같다.First, the first substrate 100 will be described in detail as follows.

제1 절연기판(111)은 투명한 유리 또는 플라스틱 등의 절연기판이 사용될 수 있다. As the first insulating substrate 111, an insulating substrate such as transparent glass or plastic may be used.

제1 절연기판(111) 위에 게이트 배선이 형성되어 있다. 게이트 배선은 금속 단일층 또는 다중충일 수 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(121) 및 게이트선(121)에 연결되어 있는 게이트 전극(122)을 포함한다. 도시하지는 않았지만, 게이트 배선은 게이트선(121)과 평행하게 연장되어 있으며 화소의 중심부를 지나는 유지전극선을 포함할 수 있다. Gate wiring is formed on the first insulating substrate 111. The gate wiring can be a metal single layer or multiple layers. The gate wiring includes a gate line 121 extending in the transverse direction and a gate electrode 122 connected to the gate line 121. Although not shown, the gate line may include a storage electrode line extending in parallel with the gate line 121 and passing through the center of the pixel.

게이트선(121)과 게이트 전극(122)은 크롬이나 알루미늄 등을 이용한 스퍼터링 방법으로 금속막을 증착한 후 이를 패터닝하여 형성된다. 게이트선(121)은 행방향과 같이 일방향으로 연장되어 있으며, 게이트전극(122)은 게이트선(121)에서 분 지되어 형성된다. The gate line 121 and the gate electrode 122 are formed by depositing a metal film by a sputtering method using chromium or aluminum, and then patterning the metal film. The gate line 121 extends in one direction as in the row direction, and the gate electrode 122 is branched from the gate line 121.

제1 절연기판(111)위에는 실리콘 질화물 등으로 이루어진 게이트 절연막(131)이 게이트 배선을 덮고 있다. 게이트 절연막(131)은 플라즈마 화학기상증착 방법을 이용한 질화규소막 등으로 형성될 수 있으며, 게이트선(121)과 게이트 전극(122) 등을 절연시킨다. The gate insulating layer 131 made of silicon nitride or the like covers the gate wiring on the first insulating substrate 111. The gate insulating layer 131 may be formed of a silicon nitride film using a plasma chemical vapor deposition method, and insulates the gate line 121 from the gate electrode 122.

게이트 전극(122)의 게이트 절연막(131) 상부에는 비정질 실리콘 등의 반도체로 이루어진 반도체층(132)이 형성되어 있으며, 반도체층(132)의 상부에는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 만들어진 저항 접속층(133)이 형성되어 있다. A semiconductor layer 132 made of a semiconductor such as amorphous silicon is formed on the gate insulating layer 131 of the gate electrode 122, and an n + hydrogenated amorphous layer in which the n-type impurity is heavily doped is formed on the semiconductor layer 132. A resistance connecting layer 133 made of a material such as silicon is formed.

소스전극(142)과 드레인전극(143) 사이의 채널부에서는 저항 접촉층(133)이 형성되어 있다.An ohmic contact layer 133 is formed in the channel portion between the source electrode 142 and the drain electrode 143.

저항 접촉층(133) 및 게이트 절연막(131) 위에는 데이터 배선이 형성되어 있다. 데이터 배선 역시 금속층으로 이루어진 단일층 또는 다중층일 수 있다. 데이터 배선은 세로방향으로 형성되어 게이트선(121)과 교차하여 화소를 형성하는 데이터선(141), 데이터선(141)의 분지이며 저항 접촉층(133)의 상부까지 연장되어 있는 소스전극(142), 소스전극(142)과 분리되어 있으며 소스전극(142)의 반대쪽 저항 접촉층(133) 상부에 형성되어 있는 드레인전극(143)을 포함한다.Data wirings are formed on the ohmic contact layer 133 and the gate insulating film 131. The data lines may also be a single layer or multiple layers of metal layers. The data line is a branch of the data line 141 and the data line 141 which are formed in the vertical direction and intersect the gate line 121 to form a pixel, and extends to the upper portion of the resistance contact layer 133. And a drain electrode 143 which is separated from the source electrode 142 and is formed on the resistive contact layer 133 opposite to the source electrode 142.

소스전극(142)은 데이터선(141)의 일측이 연장되어 형성되며, 드레인전극(143)은 소스전극(142)과 이격되어 서로 대향하게 형성된다. n+ 비정질 규소로 이루어진 반도체층(132)의 상층 부분은 소스전극(142)과 드레인전극(143)을 식각 마스크로 사용하여 패터닝되면서 서로 분리된다.The source electrode 142 is formed by extending one side of the data line 141, and the drain electrode 143 is spaced apart from the source electrode 142 to face each other. The upper portion of the semiconductor layer 132 made of n + amorphous silicon is separated from each other by patterning using the source electrode 142 and the drain electrode 143 as an etching mask.

데이터 배선 및 이들이 가리지 않는 반도체층(132)의 상부에는 실리콘 질화물 등으로 이루어져 있으며 박막트랜지스터(T) 등을 보호하기 위한 보호막(151)이 형성되어 있다. The upper portion of the data line and the semiconductor layer 132 not covered by the semiconductor layer is made of silicon nitride and the like, and a protective film 151 for protecting the thin film transistor T and the like is formed.

보호막(151) 상에는 유기막(152)이 형성되어 있다. 유기막(152)은 두께가 게이트 절연막(131) 및 보호막(151)에 비하여 두껍고, 스핀 코팅, 슬릿 코팅, 스크린 프린팅 등의 방법으로 형성될 수 있다. An organic film 152 is formed on the protective film 151. The organic layer 152 is thicker than the gate insulating layer 131 and the passivation layer 151, and may be formed by spin coating, slit coating, screen printing, or the like.

유기막(152)은 BCB(benzocyclobutene) 계열, 아크릴 수지 계열, 폴리 이미드 계열, 불소 수지 계열 중 어느 하나일 수 있다.The organic layer 152 may be any one of a benzocyclobutene (BCB) series, an acrylic resin series, a polyimide series, and a fluorine resin series.

유기막(152)에는 드레인전극(143)을 노출시키는 접촉구(171)가 형성되어 있다. 접촉구(171)에서는 보호막(151)도 같이 제거되어 있다. 접촉구(171)에 의하여 화소전극(161)과 드레인전극(143)이 연결된다. In the organic layer 152, a contact hole 171 exposing the drain electrode 143 is formed. The protective film 151 is also removed from the contact hole 171. The pixel electrode 161 and the drain electrode 143 are connected by the contact hole 171.

화소전극(161)은 산화아연인듐이나 산화주석인듐 등으로 된 박막을 증착한 후 이를 패터닝하여 형성된다. 상기 패터닝 단계에서는 화소전극(161)의 절개패턴(162)이 형성된다.The pixel electrode 161 is formed by depositing a thin film of indium zinc oxide, indium tin oxide, or the like and patterning the thin film. In the patterning step, the cutout pattern 162 of the pixel electrode 161 is formed.

다음으로 제2 기판(200)에 대하여 세부적으로 살펴보면 다음과 같다.Next, the second substrate 200 will be described in detail.

제2 절연기판(211) 위에 블랙매트릭스(221)가 형성되어 있다. 블랙매트릭스(221)는 통상 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있다. 상기 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용한다.The black matrix 221 is formed on the second insulating substrate 211. The black matrix 221 is usually made of a photosensitive organic material to which a black pigment is added. As the black pigment, carbon black, titanium oxide, or the like is used.

제2 절연기판(211)과 블랙매트릭스(221) 상부에는 컬러필터(231)가 형성되어 있으며, 컬러필터(231)는 서로 다른 색상의 서브층을 포함할 수 있다. 컬러필터(231)는 동일한 두께로 형성되지 않고 색에 따라 상이한 두께로 형성될 수 있다.The color filter 231 is formed on the second insulating substrate 211 and the black matrix 221, and the color filter 231 may include sublayers of different colors. The color filter 231 may not be formed with the same thickness but may be formed with a different thickness according to the color.

컬러필터(231) 상에는 오버코트막(241)이 형성되어 있다. 오버코트막(241)은 아크릴 수지 등을 이용하여 스핀 코팅의 방법으로 형성될 수 있으며, 컬러필터(231)를 보호하고 또한 컬러필터(231)의 두께차가 큰 경우에는 제2 기판(200)의 상부면이 굴곡지게 된 것을 평탄화하는 역할을 한다. 오버코트막(241)은 생략될 수도 있다. An overcoat film 241 is formed on the color filter 231. The overcoat layer 241 may be formed by spin coating using an acrylic resin or the like. The overcoat layer 241 may protect the color filter 231 and, when the thickness difference of the color filter 231 is large, is formed on the upper portion of the second substrate 200. It serves to planarize the curved surface. The overcoat film 241 may be omitted.

오버코트막(241)의 상부에는 공통전극(251)이 형성되어 있으며, 공통전극(251)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전물질로 이루어진다. 공통전극(251)은 제1 기판(100)의 화소전극(161)과 함께 액정층(300)에 직접 전압을 인가한다.The common electrode 251 is formed on the overcoat layer 241, and the common electrode 251 is made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The common electrode 251 directly applies a voltage to the liquid crystal layer 300 together with the pixel electrode 161 of the first substrate 100.

공통전극(251)에는 공통전극 절개패턴(252)이 형성되어 있다.A common electrode cutout pattern 252 is formed in the common electrode 251.

도 5 내지 도 7b는 상술한 제1 기판 및 제2 기판을 간단하게 도시하여 발명의 효과를 설명하기 위한 것이다.5 to 7B illustrate the effects of the present invention by simply showing the first and second substrates described above.

구체적으로 살펴보면, 도 5은 도 1의 Ⅲ-Ⅲ의 단면도이고, 도 6는 도 1의 Ⅳ-Ⅳ의 단면도이다. 도 7a 및 도 7b는 도 5 및 도 6과 비교하여 발명의 효과를 나타내기 위한 단면도이다. Specifically, FIG. 5 is a cross-sectional view of III-III of FIG. 1, and FIG. 6 is a cross-sectional view of IV-IV of FIG. 1. 7A and 7B are cross-sectional views for illustrating the effect of the invention compared to FIGS. 5 and 6.

도 7a는 도 5과 같은 부분의 단면도, 도 7b는 도 6와 같은 부분의 단면도이다. 도 7a 및 도 7b는 제2 부분(251b)을 최소화시켜 게이트선(121)이나 데이터선(141)과 공통전극(251)이 중첩되지 않을 때의 단면도인 도 5 및 도 6와 대조적인 것으로 게이트선(121)이나 데이터선(141) 전체와 공통전극(251)이 중첩될 때의 단면도를 도시한 것이다.FIG. 7A is a sectional view of the same part as FIG. 5, and FIG. 7B is a sectional view of the same part as FIG. 6. 7A and 7B are in contrast with FIGS. 5 and 6, which are cross-sectional views when the gate line 121 or the data line 141 and the common electrode 251 do not overlap with the second portion 251b minimized. A cross-sectional view of the entirety of the line 121 or the data line 141 and the common electrode 251 is illustrated.

도 5 내지 도 7b는 모두 어둠을 나타내기 위한 것으로 화소전극(161)에 공통전극(251)과 동일한 전압을 인가한 경우이다. 유전율 이방성이 음인 액정 분자가 빛 샘이 없는 어둠을 표현하기 위해서는 액정 분자(도면 중에서 기둥형태로 도시)가 눕지 않고 수직배열상태가 유지되어야 한다. 5 to 7B are all for showing the darkness, and the same voltage as that of the common electrode 251 is applied to the pixel electrode 161. In order for liquid crystal molecules having negative dielectric anisotropy to express darkness without light leakage, the liquid crystal molecules (shown in the form of columns in the figure) must be vertically aligned without lying down.

먼저 도 7a, 도 7b을 살펴본다. First, FIGS. 7A and 7B will be described.

도 7a를 보면 대부분의 액정분자는 장축이 수직방향으로 배치되어 있으나, 게이트선(121)에 인접한 부분의 액정분자는 장축이 다소 기울어져 있다. 공통전극(251)과 게이트선(121) 사이에는 수직방향 및 수평방향의 전기장이 형성된다. 이러한 전기장에 의해 액정분자의 장축이 기울어지는 것이다. 장축이 기울어짐으로써 빛 샘이 발생하게 되는데, 도 7a에서의 장축이 기울어지는 구간인 d3 가 도 5에서의 장축이 기울어지는 구간인 d1 보다 넓게 형성되어 있다. Referring to FIG. 7A, most of the liquid crystal molecules are arranged in the vertical direction, but the liquid crystal molecules of the portion adjacent to the gate line 121 are slightly inclined. An electric field in a vertical direction and a horizontal direction is formed between the common electrode 251 and the gate line 121. The long axis of the liquid crystal molecules is inclined by the electric field. Light leakage occurs due to the inclination of the long axis, and d3, a section in which the long axis is tilted in FIG. 7A, is wider than d1, a section in which the long axis is tilted in FIG. 5.

도 7b는 도 7a와 유사하며, 공통전극(251)과 중첩되는 부분이 데이터선(141)일 때이다. FIG. 7B is similar to FIG. 7A when the portion overlapping the common electrode 251 is the data line 141.

본 발명인 도 5, 도 6를 보면 도 7a, 도 7b에서의 공통전극(251)과 데이터선(141)이나 게이트선(121)이 중첩되는 부분이 제거되어 있음을 알 수 있다. 5 and 6, the overlapping portion of the common electrode 251 and the data line 141 or the gate line 121 in FIGS. 7A and 7B is removed.

본 단면도는 예시적으로 게이트선(121)이나 데이터선(141)과 중첩되는 부분이 없을 때를 도시한 것이고, 전체적으로 볼 때는 공통전극(251)의 제1 부분(251a) 상호간을 연결하기 위한 제2 부분(251b)이 남아 있는 상태이다. For example, the cross-sectional view of the cross-sectional view of the gate electrode 121 and the data line 141 may be omitted. 2 parts 251b remain.

게이트선(121)이나 데이터선(141)과 공통전극(251)이 중첩되지 않게 함으로써 수직전기장의 발생을 저지할 수 있으며, 액정 분자가 수직배열상태를 유지할 수 있어 빛 샘을 방지할 수 있다. 빛 샘이 없기 때문에 블랙매트리스(221)를 설치할 필요가 없고, 결과적으로 개구율을 향상시킬 수 있다.By not overlapping the gate line 121, the data line 141, and the common electrode 251, generation of a vertical electric field may be prevented, and liquid crystal molecules may maintain a vertical arrangement state, thereby preventing light leakage. Since there is no light leakage, it is not necessary to provide the black mattress 221, and as a result, the aperture ratio can be improved.

또한, 본 발명에 따르면 게이트선(121)과 공통전극(251)이 겹치는 부분을 감소시켜 게이트 신호지연을 감소시킬 수 있다. 게이트선(121)과 공통전극(251)이 중첩되면 전기적 간섭이 발생하여, 게이트 신호 전달이 지연되기 때문이다. In addition, according to the present invention, the overlapping portion of the gate line 121 and the common electrode 251 may be reduced to reduce the gate signal delay. This is because when the gate line 121 and the common electrode 251 overlap, electrical interference occurs, thereby delaying the gate signal transmission.

데이터 신호 지연 역시 감소됨은 물론이다. 특히 표시장치가 대형인 경우 바람직하다.Of course, the data signal delay is also reduced. It is particularly desirable when the display device is large.

제조 공정의 관점에서는 추가공정이 필요하지 않다. 본 발명을 실시하기 위해서는 공통전극(251)을 제1 부분(251a)과 제2 부분(251b)으로 나누어 패터닝하여야 하는데, 이는 공통전극 절개패턴(252) 패터닝시 동시에 할 수 있기 때문이다. In terms of the manufacturing process, no further processing is required. In order to implement the present invention, the common electrode 251 is divided into a first part 251a and a second part 251b and patterned, since the common electrode 251 may be simultaneously patterned when the common electrode incision pattern 252 is patterned.

도 8 및 도 9는 본 발명의 제2 실시예에 따른 액정표시장치의 평면구조도이다. 기본적인 구조는 제1 실시예와 동일하지만, 제1 기판의 화소전극에 3회의 절곡이 형성되어 있으며, 제2 기판의 공통전극에는 절개패턴(252)이 형성되어 있다. 데이터선(141)은 화소전극(161)의 테두리 형상을 따라 절곡되어 있다. 8 and 9 are planar structural diagrams of a liquid crystal display according to a second exemplary embodiment of the present invention. The basic structure is the same as in the first embodiment, but three bends are formed in the pixel electrode of the first substrate, and a cutout pattern 252 is formed in the common electrode of the second substrate. The data line 141 is bent along the edge shape of the pixel electrode 161.

데이터선(141)이 화소전극(161)의 테두리 형상을 따라 절곡되어 있어서 데이터선(141)이 길어져 신호지연이 더욱 문제될 수 있다. Since the data line 141 is bent along the edge shape of the pixel electrode 161, the data line 141 may be lengthened, thus causing signal delay.

제2 실시예에 따르면 제2 부분 중 데이터선(141)이 중첩되는 부분이 게이트 선(121)과 중첩되는 부분에 비해 작게 마련되어 있다. 이에 의해 데이터선(141)의 신호지연을 최소화하면서도 이웃한 제1 부분(251a)간을 전기적으로 연결할 수 있도록 한다.According to the second exemplary embodiment, a portion of the second portion where the data line 141 overlaps is smaller than a portion overlapping the gate line 121. As a result, the signal delay of the data line 141 may be minimized, and the neighboring first portions 251a may be electrically connected to each other.

다른 실시예에서 공통전극은 데이터선(141)과 겹치지 않도록 마련될 수 있다.In another embodiment, the common electrode may be provided so as not to overlap the data line 141.

다른 실시예에서 도메인 분할수단으로 작용되는 절개패턴은 돌기에 의하여 그 기능을 대신할 수 있다. 일반적으로 돌기는 기판상에 감광막을 도포한 후 이를 패터닝하여 형성한다.In another embodiment, the incision pattern acting as the domain dividing means may replace its function by protrusion. Generally, the protrusions are formed by applying a photosensitive film on a substrate and then patterning the photoresist.

이상 설명한 바와 같이, 본 발명에 의하여 신호지연을 감소시키고, 빛 샘을 감소시켜 개구율이 향상된 액정표시장치가 제공된다.As described above, the present invention provides a liquid crystal display device having an improved aperture ratio by reducing signal delay and reducing light leakage.

Claims (7)

제1 기판, 상기 제1 기판과 대향하는 제2 기판, 상기 양 기판 사이에 위치하는 액정층을 포함하는 액정표시장치에 있어서,A liquid crystal display device comprising a first substrate, a second substrate facing the first substrate, and a liquid crystal layer positioned between the both substrates. 상기 제1 기판은, The first substrate, 서로 절연 교차하는 게이트선 및 데이터선과;A gate line and a data line insulated from each other and crossing each other; 상기 게이트선 및 상기 데이터선에 인가되는 신호에 응답하여 동작하는 스위칭 소자와;A switching element operable in response to a signal applied to the gate line and the data line; 상기 스위칭 소자와 전기적으로 연결되어 있는 화소전극을 포함하며,A pixel electrode electrically connected to the switching element, 상기 제2 기판은 공통전극을 포함하며,The second substrate includes a common electrode, 상기 공통전극은 상기 화소전극과 대응하는 제1 부분과 상기 제1 부분 상호간을 연결하며 상기 게이트선과 상기 데이터선 중 적어도 어느 하나와 부분적으로 중첩되는 제2 부분을 포함하는 것을 특징으로 하는 액정표시장치.The common electrode may include a second portion connecting the first portion corresponding to the pixel electrode and the first portion and partially overlapping at least one of the gate line and the data line. . 제1항에 있어서, The method of claim 1, 상기 화소전극에는 화소전극 절개패턴이 형성되어 있으며,The pixel electrode incision pattern is formed on the pixel electrode, 상기 제1 부분에는 도메인 분할 수단이 형성되어 있는 것을 특징으로 하는 액정표시장치.And a domain dividing means is formed in the first portion. 제2항에 있어서,3. The method of claim 2, 상기 제1 부분의 상기 도메인 분할 수단은 돌기를 포함하는 것을 특징으로 하는 액정표시장치.And said domain dividing means of said first portion comprises a projection. 제1항 내지 제3항 중 어느 하나의 항에 있어서, 4. The method according to any one of claims 1 to 3, 상기 액정층은 수직배향모드인 것을 특징으로 하는 액정표시장치.And the liquid crystal layer is in a vertical alignment mode. 제1항 내지 제3항 중 어느 하나의 항에 있어서,4. The method according to any one of claims 1 to 3, 상기 화소전극은 상기 데이터선의 연장방향을 따라 1회 이상 절곡되어 있는 것을 특징으로 하는 액정표시장치.And the pixel electrode is bent at least once in the extending direction of the data line. 제5항에 있어서,The method of claim 5, 상기 데이터선은 상기 화소전극의 테두리 형상에 따라 절곡되어 있는 것을 특징으로 하는 액정표시장치.Wherein the data line is bent according to a shape of a rim of the pixel electrode. 제6항에 있어서,The method according to claim 6, 상기 제2 부분은 상기 데이터선보다 상기 게이트선에 더 많이 중첩되는 것을 특징으로 하는 액정표시장치.And the second portion overlaps the gate line more than the data line.
KR1020070047808A 2007-05-16 2007-05-16 Liquid crystal display device KR101320047B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070047808A KR101320047B1 (en) 2007-05-16 2007-05-16 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070047808A KR101320047B1 (en) 2007-05-16 2007-05-16 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20080101270A KR20080101270A (en) 2008-11-21
KR101320047B1 true KR101320047B1 (en) 2013-10-18

Family

ID=40287550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070047808A KR101320047B1 (en) 2007-05-16 2007-05-16 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101320047B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101909139B1 (en) * 2011-02-07 2018-12-19 삼성디스플레이 주식회사 Thin film transistor array panel and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010007523A (en) * 1999-06-25 2001-01-26 카네코 히사시 Multi domain LCD device
KR20040008920A (en) * 2002-07-19 2004-01-31 삼성전자주식회사 A vertically aligned mode liquid crystal display
KR20040107217A (en) * 2003-06-13 2004-12-20 삼성전자주식회사 Panel and liquid crystal display including the same
KR20060111771A (en) * 2005-04-25 2006-10-30 삼성전자주식회사 Liquid crystal display apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010007523A (en) * 1999-06-25 2001-01-26 카네코 히사시 Multi domain LCD device
KR20040008920A (en) * 2002-07-19 2004-01-31 삼성전자주식회사 A vertically aligned mode liquid crystal display
KR20040107217A (en) * 2003-06-13 2004-12-20 삼성전자주식회사 Panel and liquid crystal display including the same
KR20060111771A (en) * 2005-04-25 2006-10-30 삼성전자주식회사 Liquid crystal display apparatus

Also Published As

Publication number Publication date
KR20080101270A (en) 2008-11-21

Similar Documents

Publication Publication Date Title
US8379177B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
JP5351388B2 (en) Display device
JP4356750B2 (en) Liquid crystal display device and manufacturing method thereof
KR101492106B1 (en) Liquid crystal display device and manufacturing method thereof
TWI412850B (en) Liquid crystal display device and method of manufacturing liquid crystal display device
KR101515382B1 (en) Thin film transistor display panel
US8351006B2 (en) Liquid crystal display device and fabricating method thereof
KR20060010118A (en) Liquid crystal display having multi domain and panel for the same
KR20140108967A (en) Liquid crystal display and manufacturing method thereof
KR101006436B1 (en) Thin film transistor array panel for display device
KR101362960B1 (en) Liquid crystal display device and fabricating method thereof
KR101374108B1 (en) Liquid crystal display panel and manufacturing method thereof
KR20140119395A (en) Liquid crystal display
KR20160133057A (en) Liquid crystal display device and method for fabricating the same
KR102032962B1 (en) Thin film transistor array substrate and manufacturing method thereof
KR20080046042A (en) Display panel
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
US9075273B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20160095700A (en) Liquid crystal display
KR101133754B1 (en) Liquid crystal display device
KR20050078762A (en) Thin film transistor array panel and liquid crystal display including the panel
KR20170041929A (en) Liquid crystal display device
KR101320047B1 (en) Liquid crystal display device
KR20080073573A (en) Liquid crystal panel and manufacturing method thereof
KR100612993B1 (en) Liquid crystal displays and panels for the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 6