KR101311176B1 - Led package using silicon sheet and manufacturing method thereof - Google Patents

Led package using silicon sheet and manufacturing method thereof Download PDF

Info

Publication number
KR101311176B1
KR101311176B1 KR1020120084370A KR20120084370A KR101311176B1 KR 101311176 B1 KR101311176 B1 KR 101311176B1 KR 1020120084370 A KR1020120084370 A KR 1020120084370A KR 20120084370 A KR20120084370 A KR 20120084370A KR 101311176 B1 KR101311176 B1 KR 101311176B1
Authority
KR
South Korea
Prior art keywords
led chip
silicon
region
electrically conductive
hole
Prior art date
Application number
KR1020120084370A
Other languages
Korean (ko)
Inventor
이영식
김희은
엄경흠
Original Assignee
솔레즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔레즈 주식회사 filed Critical 솔레즈 주식회사
Priority to KR1020120084370A priority Critical patent/KR101311176B1/en
Application granted granted Critical
Publication of KR101311176B1 publication Critical patent/KR101311176B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

PURPOSE: An LED package using a silicon sheet and a manufacturing method thereof are provided to improve the adhesion between elements. CONSTITUTION: A silicon lamination sheet (10) has at least one hole (11). An LED chip (30) is placed in the hole. An electric conduction plate (20) is combined with the silicon lamination sheet. The electric conduction plate includes a chip mounting part. The chip mounting part corresponds to the hole.

Description

실리콘 시트를 이용한 ＬＥＤ 패키지 및 이의 제조방법{LED Package using Silicon Sheet and Manufacturing Method thereof}LED Package Using Silicon Sheet and Manufacturing Method thereof

본 발명은 실리콘 시트를 이용한 LED 패키지 및 이의 제조방법에 관한 것이다.The present invention relates to an LED package using a silicon sheet and a method of manufacturing the same.

엘이디(이하, "LED") 기술이 발달함에 따라서 LED를 활용한 기술들이 여러 분야에서 사용되고 있다. 특히 LED 칩을 리드 프레임에 실장하고 봉지재를 주입한 LED 패키지는 다방면으로 활용될 것으로 기대되어 대량으로 생산할 필요가 있다.As LED (hereinafter referred to as "LED") technology is developed, technologies using LED are being used in various fields. In particular, the LED package, in which the LED chip is mounted on the lead frame and the encapsulation material is injected, is expected to be used in various fields, and it is necessary to mass produce it.

통상적으로, LED 패키지는, LED 칩, LED칩이 본딩되는 칩 본딩부, LED 칩에 전원을 공급하는 전극판, 및 LED 칩으로부터 발산되는 광을 반사시키기 위한 리플렉터와 같이 여러 가지 구성요소들을 포함하며, 따라서 복잡한 제조 공정을 거쳐서 제조되고 있다.
(특허문헌)
2013-0046175 (2013.05.07) 멀티칩형 엘이디 패키지 Typically, an LED package includes various components such as an LED chip, a chip bonding portion to which the LED chip is bonded, an electrode plate for supplying power to the LED chip, and a reflector for reflecting light emitted from the LED chip. Therefore, it is manufactured through a complicated manufacturing process.
(Patent literature)
2013-0046175 (2013.05.07) Multichip LED Package

본 발명의 일 실시예에 따르면, 제조가 용이하고 각 구성요소들간의 결합력이 향상된 LED 패키지를 제조하는 방법이 제공된다. According to one embodiment of the present invention, there is provided a method of manufacturing an LED package that is easy to manufacture and has improved binding force between components.

본 발명의 다른 실시예에 따르면, 제조가 용이하고 각 구성요소들간의 결합력이 향상된 LED 패키지를 제조하는 방법에 의해 제조된 LED 칩 패키지가 제공된다.According to another embodiment of the present invention, there is provided an LED chip package manufactured by a method of manufacturing an LED package that is easy to manufacture and has improved coupling force between components.

본 발명의 일 실시예에 따르면, LED 칩이 안착될 수 있는 홀을 적어도 하나 이상 가진 실리콘 적층 시트; 상기 실리콘 적층 시트와 결합된 전기 전도성 판; 을 포함하며, 상기 전기 전도성 판에는 LED 칩이 안착될 수 있는 칩 안착부가 상기 적어도 하나 이상의 홀과 대응되어 형성되어 있는 것을 특징으로 하는 LED 칩 패키지가 제공될 수 있다. According to one embodiment of the invention, the silicon laminated sheet having at least one hole in which the LED chip can be seated; An electrically conductive plate coupled to the silicon laminate sheet; It may include, wherein the electrically conductive plate may be provided with an LED chip package characterized in that the chip mounting portion on which the LED chip can be mounted is formed corresponding to the at least one hole.

상기 실리콘 적층 시트는, 실리콘, 및 유리기포층이 교번적으로 적층된 시트일 수 있다.The silicon laminate sheet may be a sheet in which silicon and a glass bubble layer are alternately stacked.

상기 전기 전도성 판은, 상기 LED 칩이 안착될 수 있고, 전기 전도성 재질로 구성되는 제1영역; 전기 전도성 재질로 구성되고, 상기 제1영역에 안착되는 LED 칩과 배선에 의해 전기적으로 연결되는 제2영역; 및 상기 제1영역과 상기 제2영역을 전기적으로 절연시키고, 상기 제1영역과 상기 제2영역을 결합시키는 제3영역;을 포함하는 것일 수 있다.The electrically conductive plate may include: a first region in which the LED chip is mounted and made of an electrically conductive material; A second region made of an electrically conductive material and electrically connected to the LED chip seated on the first region by wiring; And a third region electrically insulating the first region and the second region and coupling the first region and the second region.

상기 제3영역과 상기 실리콘 적층 시트가 접착제에 의해 결합되며, 상기 실리콘 적층 시트에서 상기 제3영역과 결합되는 부분의 재질은 상기 제3영역의 재질과 동일 또는 유사한 것일 수 있다.The third region and the silicon laminate sheet are bonded by an adhesive, and the material of the portion bonded to the third region in the silicon laminate sheet may be the same as or similar to the material of the third region.

상기 홀은 경사진 것일 수 있다. The hole may be inclined.

본 발명의 다른 실시예에 따르면, LED 칩 패키지를 제조하는 방법에 있어서, According to another embodiment of the present invention, in the method for manufacturing the LED chip package,

LED 칩이 안착될 수 있는 홀을 적어도 하나 이상 가진 실리콘 적층 시트를 준비하는 단계; 및 전기 전도성 판과 상기 실리콘 적층 시트를 결합시키는 단계;를 포함하며, 상기 전기 전도성 시트에는 LED 칩이 안착될 수 있는 칩 안착부가 상기 적어도 하나 이상의 홀과 대응되어 형성되어 있는 것일 수 있다.Preparing a silicon laminate sheet having at least one hole in which an LED chip may be seated; And bonding the electrically conductive plate and the silicon laminate sheet, wherein the chip seating portion on which the LED chip is mounted may correspond to the at least one hole.

상기 실리콘 적층 시트는, 실리콘, 유리기포층이 교번적으로 적층된 시트일 수 있다.The silicon laminate sheet may be a sheet in which silicon and glass bubble layers are alternately stacked.

상기 홀은 타공에 의해 형성된 것일 수 있다.The hole may be formed by perforation.

본 발명의 하나 이상의 실시예들에 따르면, 제조가 용이하고 각 구성요소들간의 결합력이 향상된 LED 패키지를 제조할 수 있다.According to one or more embodiments of the present invention, it is possible to manufacture an LED package that is easy to manufacture and that improves the bonding force between the respective components.

도 1과 도 2는 본 발명의 일 실시예에 따른 LED 패키지를 제조하는 방법을 설명하기 위한 도면이고,
도 3과 도 4는 본 발명의 일 실시예에 따른 전기 전도성 판을 설명하기 위한 도면이고, 그리고
도 5는 본 발명이 일 실시예에 따른 LED 패키지를 제조하는 방법을 설명하기 위한 플로우 차트이다.1 and 2 are views for explaining a method of manufacturing an LED package according to an embodiment of the present invention,
3 and 4 are views for explaining the electrically conductive plate according to an embodiment of the present invention, and
5 is a flowchart illustrating a method of manufacturing an LED package according to an embodiment of the present invention.

이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features, and advantages of the present invention will become more readily apparent from the following description of preferred embodiments with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the scope of the invention to those skilled in the art.

본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.In this specification, when an element is referred to as being on another element, it may be directly formed on another element, or a third element may be interposed therebetween. Further, in the drawings, the thickness of the components is exaggerated for an effective description of the technical content.

본 명세서에서 제1, 제2 등의 용어가 구성요소들을 기술하기 위해서 사용된 경우, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.Where the terms first, second, etc. are used herein to describe components, these components should not be limited by such terms. These terms have only been used to distinguish one component from another. The embodiments described and exemplified herein also include their complementary embodiments.

본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.It is not intended to limit the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms "comprises" and / or "comprising" used in the specification do not exclude the presence or addition of one or more other elements.

이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다. 아래의 특정 실시예들을 기술하는데 있어서, 여러 가지의 특정적인 내용들은 발명을 더 구체적으로 설명하고 이해를 돕기 위해 작성되었다. 하지만 본 발명을 이해할 수 있을 정도로 이 분야의 지식을 갖고 있는 독자는 이러한 여러 가지의 특정적인 내용들이 없어도 사용될 수 있다는 것을 인지할 수 있다. 어떤 경우에는, 발명을 기술하는 데 있어서 흔히 알려졌으면서 발명과 크게 관련 없는 부분들은 본 발명을 설명하는 데 있어 별 이유 없이 혼돈이 오는 것을 막기 위해 기술하지 않음을 미리 언급해 둔다.Hereinafter, the present invention will be described in detail with reference to the drawings. In describing the specific embodiments below, various specific details have been set forth in order to explain the invention in greater detail and to assist in understanding it. However, those skilled in the art can understand that the present invention can be used without these various specific details. In some cases, it is mentioned in advance that parts of the invention which are commonly known in the description of the invention and which are not highly related to the invention are not described in order to prevent confusion in explaining the invention without cause.

도 1과 도 2는 본 발명의 일 실시예에 따른 LED 칩 패키지를 제조하는 방법을 설명하기 위한 도면이고, 도 5는 본 발명이 일 실시예에 따른 LED 칩 패키지를 제조하는 방법을 설명하기 위한 플로우 차트이다.1 and 2 are views for explaining a method for manufacturing an LED chip package according to an embodiment of the present invention, Figure 5 is a view for explaining a method for manufacturing an LED chip package according to an embodiment of the present invention Flow chart.

이들 도면을 참조하여, 본 발명의 일 실시예에 따른 LED 칩 패키지를 제조하는 방법을 설명하기로 한다. With reference to these drawings, a method of manufacturing an LED chip package according to an embodiment of the present invention will be described.

도 1의 (a)에 예시적으로 도시된 바와 같은 실리콘 및 유리기포 적층 시트(이하, '실리콘 적층 시트'라고 함)(10)를 준비한다. A silicon and glass bubble laminated sheet (hereinafter referred to as a "silicon laminated sheet") 10 as illustrated in FIG. 1A is prepared.

실리콘 적층 시트(10)는 도 2의 (a)에 예시적으로 도시된 바와 같이, 실리콘층 및 유리기포층이 교번적으로 적층된 것일 수 있다.As illustrated in (a) of FIG. 2, the silicon laminate sheet 10 may be formed by alternately stacking a silicon layer and a glass bubble layer.

구체적인 예를 들면, 실리콘 적층 시트(10)는, 실리콘층(a), 유리기포층(b), 실리콘층(c), 유리기포층(d), 및 실리층(e)를 포함할 수 있다. 여기서, 실리콘 층(e)은 후술할 전기 전도성 판의 제3영역과 재질이 동일 또는 유사할 수 있다. For example, the silicon laminate sheet 10 may include a silicon layer (a), a glass bubble layer (b), a silicon layer (c), a glass bubble layer (d), and a silicide layer (e). . Here, the silicon layer (e) may be the same or similar to the material of the third region of the electrically conductive plate to be described later.

다음으로, 도 1의 (b)에 예시적으로 도시된 바와 같이, 실리콘 적층 시트(10)에 LED 칩(이하, '칩' 또는 'LED 칩'이라고 한다)을 위치시킬 홀(11)을 적어도 한 개 이상 타공한다. 이 홀(11)들을 통해서 칩이 각각 안착된다.Next, as exemplarily shown in FIG. 1B, at least a hole 11 in which an LED chip (hereinafter referred to as a 'chip' or 'LED chip') is to be placed in the silicon laminate sheet 10. Perforate one or more. The chips are respectively seated through these holes 11.

도 2의 (b)에 예시적으로 도시된 바와 같이, 홀(11)의 모양은 수직으로 타공되기 보다는, 어느 정도 경사지도록 형성되는 것이 바람직하다. 홀에 일정한 경사를 줌으로써, 경사면이 LED 칩으로부터 발생되는 광을 외부로 효과적으로 발산될 수 있도록 하는 리플렉터로서의 기능을 할 것이다.As exemplarily shown in (b) of FIG. 2, the shape of the hole 11 is preferably formed to be inclined to some extent, rather than being perforated vertically. By giving a constant inclination to the hole, the inclined surface will function as a reflector to effectively radiate the light generated from the LED chip to the outside.

다음으로, 도 1의 (c)와 도 2의 (c)에 예시적으로 도시된 바와 같이, 홀(11)이 형성된 실리콘 적층 시트(10)에 전기 전도성 판(20)을 결합한다. 전기 전도성 판(20)과 실리콘 적층 시트(10)는 예를 들면 접착제에 의해 결합될 수 있다.Next, as exemplarily shown in FIGS. 1C and 2C, the electrically conductive plate 20 is bonded to the silicon laminate sheet 10 in which the holes 11 are formed. The electrically conductive plate 20 and the silicon laminate sheet 10 may be joined by, for example, an adhesive.

구체적으로, 실리콘 적층 시트(10)의 실리콘 층(e)과, 후술할 전기 전도성 판의 제3영역이 서로 대면하며, 이들은 접착제에 의해 결합될 수 있다. 따라서, 전기 전도성 판의 제3영역과 실리콘 층(e)은 서로 동일 또는 유사한 재질로 구성되는 것이 접착력을 높일 수 있다. Specifically, the silicon layer (e) of the silicon laminate sheet 10 and the third region of the electrically conductive plate, which will be described later, face each other, and they may be joined by an adhesive. Therefore, the third region and the silicon layer (e) of the electrically conductive plate may be made of the same or similar material to each other to increase the adhesion.

전기 전도성 판(20)은 예시적으로 설명된 도 3과 도 4에 의해서 형성된 것일 수 있으나, 본원 발명에 사용되는 전기 전도성 판(20)의 구성이 도 3과 도 4에만 한정되는 것이 아님은 물론이다. The electrically conductive plate 20 may be formed by FIGS. 3 and 4 described by way of example, but the configuration of the electrically conductive plate 20 used in the present invention is not limited to FIGS. 3 and 4. to be.

다음으로, LED 칩(30)을 실리콘 적층 시트(10)의 홀(11)의 내부(정확히는, 홀(11)의 내부에 있는 전기 전도성 판)에 위치시키고, 배선을 한 후에, 봉지재를 주입함으로써(도 2의 (d)를 참조), LED 칩 패키지를 제조할 수 있다. Next, the LED chip 30 is placed in the inside of the hole 11 of the silicon laminate sheet 10 (exactly, an electrically conductive plate in the inside of the hole 11), and after wiring, the sealing material is injected. By (see FIG. 2 (d)), an LED chip package can be manufactured.

도 3과 도 4는 본 발명의 일 실시예에 따른 전기 전도성 판을 설명하기 위한 도면이다. 3 and 4 are views for explaining the electrically conductive plate according to an embodiment of the present invention.

이들 도면을 참조하면, 본 발명의 예시적 실시예에 따른 전기 전도성 판은, 전기 전도성 재질(예를 들면, 구리)과 실리콘과 같은 절연체로 구성되며, LED 칩이 안착될 위치를 제공하고 배선을 위한 LED 칩 안착부(20)를 포함한다.Referring to these drawings, an electrically conductive plate according to an exemplary embodiment of the present invention is composed of an electrically conductive material (for example, copper) and an insulator such as silicon, and provides a location where the LED chip is to be seated and wires. It includes an LED chip mounting portion 20 for.

도 4를 참조하면, 실리콘 적층 시트(10)에 형성된 홀(11) 마다, 도 4의 (a) 및 (b)와 같은 LED 안착부가 대응되어 구성될 수 있다. 이해의 편의를 위해서, 도 4의 (a)의 상부에는 실리콘 적층 시트(10)에 형성된 홀(11)의 크기를 도시하였다.Referring to FIG. 4, for each of the holes 11 formed in the silicon laminate sheet 10, LED mounting parts such as (a) and (b) of FIG. 4 may correspond to each other. For convenience of understanding, the size of the hole 11 formed in the silicon laminate sheet 10 is shown in the upper portion of FIG.

LED 칩 안착부(20)는 LED 칩이 안착될 수 있는 제1영역(21)과, 제1영역(21)에 안착된 LED 칩과 전기적으로 연결될 수 있는 제2영역(23, 27)과, 제1 영역(21)과 제2영역(23, 27)을 전기적으로 절연시킬 수 있는 제3영역(25)을 포함한다. The LED chip mounting unit 20 may include a first region 21 in which the LED chip may be seated, second regions 23 and 27 in electrical connection with an LED chip seated in the first region 21, and The third region 25 may be electrically insulated from the first region 21 and the second regions 23 and 27.

제1영역(21)과, 제2영역(23, 27)은 예를 들면 전기전도성 재질로 이루어지는 구리로 구성될 수 있으나, 구리에만 한정되지 않고 다른 전기전도성 재질로 구성될 수도 있을 것이다. The first region 21 and the second regions 23 and 27 may be made of, for example, copper made of an electrically conductive material. However, the first region 21 and the second areas 23 and 27 may be made of other electrically conductive materials.

제3영역(25)은 제1영역(21)과 제2영역(23, 27)을 전기적으로 절연시킴과 동시에 제1영역(21)과 제2영역(23, 27)을 서로 결합시키는 재질로 이루질 수 있다. 예를 들면, 제3영역(25)은 실리콘과 같은 재질로 구성될 수 있으나, 실리콘에만 한정되지 않고 실리콘과 동일 또는 유사한 기능을 하는 다른 재질로도 대체가능할 것이다. The third region 25 is made of a material that electrically insulates the first region 21 and the second regions 23, 27 and couples the first region 21 and the second regions 23, 27 to each other. Can be achieved. For example, the third region 25 may be made of a material such as silicon, but is not limited to silicon and may be replaced with another material having the same or similar function as that of silicon.

본 발명의 예시적 실시예에 따르면, 제1영역(21)과, 제2영역(23, 27)을 적절하게 배치(LED 칩을 안착하고 배선할 수 있도록 배치)하고, 실리콘을 붓고 사출성형하는 방법으로 전기 전도성 판이 구성될 수 있다. According to an exemplary embodiment of the present invention, the first region 21 and the second regions 23 and 27 are appropriately disposed (positioned to seat and wire the LED chip), and silicon is poured and injection molded. The electrically conductive plate can be constructed in a manner.

다른 예를 들면 한국공개특허 10-2011-0079028호의 도 4a, 도 4b, 도 5a, 및 도 5b로부터 본원 발명에서 사용할 수 있는 전기 전도성 판의 구성을 도출할 수 있다. 즉, 한국공개특허 10-2011-0079028호의 도 4a, 도 4b, 도 5a, 및 도 5b에서, 도면번호 150과 133가 없는 상태로 구성하면, 본원 발명에서 사용할 수 있는 전기 전도성 판의 구성을 도출할 수 있다.For another example, the configuration of the electrically conductive plate that can be used in the present invention can be derived from FIGS. 4A, 4B, 5A, and 5B of Korean Patent Publication No. 10-2011-0079028. That is, in FIGS. 4A, 4B, 5A, and 5B of Korean Patent Laid-Open Publication No. 10-2011-0079028, when the configuration is made without the reference numerals 150 and 133, a configuration of an electrically conductive plate that can be used in the present invention is derived. can do.

도 3과 도 4를 참조하면, 제1영역(21)은 예를 들면 원형의 구리판으로 구성될 수 있고, LED 칩이 안착될 수 있는 영역을 제공한다. 제1영역(21)은 원형 뿐만 아니라 사각형으로 가능하며, 다른 어떠한 모양(예를 들면, 칩이 안착되고 배선이 될 수 있는 모양)으로도 구성될 수 있으며, 제2영역(23, 27) 중 적어도 일부는 제1영역(21)에 안착될 LED 칩과 전선에 의해서 전기적으로 연결될 수 있다.Referring to FIGS. 3 and 4, the first region 21 may be formed of, for example, a circular copper plate, and provides a region in which the LED chip may be seated. The first area 21 may be formed in a rectangular shape as well as a circle, and may be configured in any other shape (for example, a shape in which a chip may be seated and wired), and among the second areas 23 and 27. At least a part of the LED chip to be seated in the first region 21 may be electrically connected by a wire.

도 5는 본 발명이 일 실시예에 따른 LED 패키지를 제조하는 방법을 설명하기 위한 플로우 차트이다.5 is a flowchart illustrating a method of manufacturing an LED package according to an embodiment of the present invention.

도 5를 참조하면, S101 단계에서 실리콘 및 유리기포층을 포함하는 적층 시트('실리콘 적층 시트'라고 함)를 준비하고, S103 단계에서 실리콘 적층 시트에 LED 칩을 안착시킬 홀을 적어도 한개 이상 가공(예를 들면 '타공')한다. 예를 들면, S103 단계에서 홀에 일정한 경사를 주어 경사면이 리플렉터로서의 기능을 하도록 할 수 있다. Referring to FIG. 5, in step S101, a laminated sheet including a silicon and glass bubble layer (hereinafter referred to as a “silicon laminated sheet”) is prepared, and in step S103, at least one hole for mounting an LED chip on the silicon laminated sheet is processed. (For example, 'hole'). For example, in step S103, a predetermined slope may be given to the hole so that the inclined surface functions as a reflector.

S105 단계에서, S105 단계에서 마련한 실리콘 적층 시트에 접착제를 바르고, S107 단계에서, 미리 준비한 전기 전도성 판에 고정한다. 여기서, 전기 전도성 판의 구성이나 제조방법은 상술한 바가 있으므로 여기서는 생략하기로 한다.In step S105, an adhesive is applied to the silicon laminate sheet prepared in step S105, and in step S107, it is fixed to the electrically conductive plate prepared in advance. Here, since the configuration and manufacturing method of the electrically conductive plate has been described above, it will be omitted here.

S109단계에서, LED 칩을 실리콘 적층 시트의 홀의 내부에 위치시키고, 회로 배선을 한 후, 봉지재를 주입함으로써 LED 칩 패키지를 제조할 수 있다. In an operation S109, the LED chip may be manufactured by placing the LED chip inside the hole of the silicon laminate sheet, wiring the circuit, and injecting an encapsulant.

이상 설명한 실시예들에서, 실리콘 적층 시트는 실리콘, 유리기포층, 실리콘, 유리기포층, 실리콘으로 구성되어 있다고 설명하였으나, 이는 예시적인 것으로서, 다른 방식으로 구성되는 것도 가능하다. In the above-described embodiments, it has been described that the silicon laminate sheet is composed of silicon, a glass bubble layer, silicon, a glass bubble layer, and silicon, but this is merely illustrative and may be configured in other ways.

또한, 상술한 실시예에서, LED 칩을 예로 들어 설명하였지만, LED 칩이 아닌 다른 형태의 발광 칩에도 본원 발명이 적용될 수 있을 것이다.In addition, in the above-described embodiment, the LED chip has been described as an example, but the present invention may be applied to other types of light emitting chips other than the LED chip.

상기와 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the present invention has been described with reference to the particular embodiments and drawings, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. This is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

10: 실리콘 적층 시트
11: 홀
20: 전기 전도성 판
30: LED 칩10: silicone lamination sheet
11: hall
20: electrically conductive plate
30: LED chip

Claims (8)

LED 칩이 안착될 수 있는 홀을 적어도 하나 이상 가진 실리콘 적층 시트;
상기 실리콘 적층 시트와 결합된 전기 전도성 판; 을 포함하며,
상기 전기 전도성 판에는 LED 칩이 안착될 수 있는 칩 안착부가 상기 적어도 하나 이상의 홀과 대응되어 형성되어 있는 것을 특징으로 하는 LED 칩 패키지.A silicon laminated sheet having at least one hole in which the LED chip may be seated;
An electrically conductive plate coupled to the silicon laminate sheet; / RTI >
The electrically conductive plate LED chip package, characterized in that the chip mounting portion on which the LED chip can be seated is formed corresponding to the at least one hole. 제1항에 있어서,
상기 실리콘 적층 시트는,
실리콘층, 및 유리기포층이 교번적으로 적층된 시트인 것을 특징으로 하는 LED 칩 패키지.The method of claim 1,
The silicon laminated sheet,
An LED chip package, wherein the silicon layer and the glass bubble layer are alternately laminated sheets. 제1항에 있어서,
상기 전기 전도성 판은,
상기 LED 칩이 안착될 수 있고, 전기 전도성 재질로 구성되는 제1영역;
전기 전도성 재질로 구성되고, 상기 제1영역에 안착되는 LED 칩과 배선에 의해 전기적으로 연결되는 제2영역; 및
상기 제1영역과 상기 제2영역을 전기적으로 절연시키고, 상기 제1영역과 상기 제2영역을 결합시키는 제3영역;을 포함하는 것을 특징으로 하는 LED 칩 패키지.The method of claim 1,
The electrically conductive plate,
A first region in which the LED chip may be seated and made of an electrically conductive material;
A second region made of an electrically conductive material and electrically connected to the LED chip seated on the first region by wiring; And
And a third region electrically insulating the first region and the second region and coupling the first region and the second region. 제3항에 있어서,
상기 제3영역과 상기 실리콘 적층 시트가 접착제에 의해 결합되며, 상기 실리콘 적층 시트에서 상기 제3영역과 결합되는 부분의 재질은 상기 제3영역의 재질과 동일 또는 유사한 것을 특징으로 하는 LED 칩 패키지.The method of claim 3,
And the third region and the silicon laminate sheet are bonded by an adhesive, and the material of the portion of the silicon laminate sheet bonded to the third region is the same as or similar to the material of the third region. 제1항에 있어서,
상기 홀은 경사진 것을 특징으로 하는 LED 칩 패키지.The method of claim 1,
The hole is an LED chip package, characterized in that inclined. LED 칩 패키지를 제조하는 방법에 있어서,
LED 칩이 안착될 수 있는 홀을 적어도 하나 이상 가진 실리콘 적층 시트를 준비하는 단계; 및
전기 전도성 판과 상기 실리콘 적층 시트를 결합시키는 단계;를 포함하며,
상기 전기 전도성 판에는 LED 칩이 안착될 수 있는 칩 안착부가 상기 적어도 하나 이상의 홀과 대응되어 형성되어 있는 것을 특징으로 하는 LED 칩 패키지 제조방법. In the method of manufacturing the LED chip package,
Preparing a silicon laminate sheet having at least one hole in which an LED chip may be seated; And
Bonding the electrically conductive plate and the silicon laminated sheet;
The electrically conductive plate is a chip chip manufacturing method, characterized in that the chip mounting portion on which the LED chip is seated is formed corresponding to the at least one hole. 제6항에 있어서,
상기 실리콘 적층 시트는,
실리콘층, 유리기포층이 교번적으로 적층된 시트인 것을 특징으로 하는 LED 칩 패키지 제조방법. The method according to claim 6,
The silicon laminated sheet,
LED chip package manufacturing method, characterized in that the silicon layer, the glass bubble layer is laminated alternately. 제6항에 있어서,
상기 홀은 타공에 의해 형성된 것을 특징으로 하는 LED 칩 패키지 제조방법.The method according to claim 6,
The hole is an LED chip package manufacturing method, characterized in that formed by perforation.
KR1020120084370A 2012-08-01 2012-08-01 Led package using silicon sheet and manufacturing method thereof KR101311176B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120084370A KR101311176B1 (en) 2012-08-01 2012-08-01 Led package using silicon sheet and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120084370A KR101311176B1 (en) 2012-08-01 2012-08-01 Led package using silicon sheet and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR101311176B1 true KR101311176B1 (en) 2013-09-24

Family

ID=49456630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120084370A KR101311176B1 (en) 2012-08-01 2012-08-01 Led package using silicon sheet and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101311176B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000177060A (en) 1998-12-17 2000-06-27 Izumi-Cosmo Co Ltd Silicone resin laminate sheet
KR20110079028A (en) * 2009-12-31 2011-07-07 김경동 Lead-frame for led light and method thereof
KR20120033179A (en) * 2010-09-29 2012-04-06 서울반도체 주식회사 Led device using a ceramic substrate
KR20120033809A (en) * 2010-09-30 2012-04-09 서울옵토디바이스주식회사 Wafer level led package and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000177060A (en) 1998-12-17 2000-06-27 Izumi-Cosmo Co Ltd Silicone resin laminate sheet
KR20110079028A (en) * 2009-12-31 2011-07-07 김경동 Lead-frame for led light and method thereof
KR20120033179A (en) * 2010-09-29 2012-04-06 서울반도체 주식회사 Led device using a ceramic substrate
KR20120033809A (en) * 2010-09-30 2012-04-09 서울옵토디바이스주식회사 Wafer level led package and fabrication method thereof

Similar Documents

Publication Publication Date Title
JP4539773B2 (en) Semiconductor device and manufacturing method thereof
EP2717310A1 (en) Semiconductor device and wiring substrate
TWI505519B (en) Light-emitting diode light bar and the method for manufacturing the same
JP4910220B1 (en) LED module device and manufacturing method thereof
CN104659012A (en) Electronic component with electronic chip between redistribution structure and mounting structure
JP5877011B2 (en) Power assembly with flexible connection device
JP6149932B2 (en) Semiconductor device
CN104681525A (en) Multi-chip laminating type packaging structure and packaging method thereof
JP2008270527A (en) Power semiconductor module
JP2021521628A (en) Power modules and how to manufacture power modules
JP6813259B2 (en) Semiconductor device
US9165927B2 (en) Semiconductor device
JP2017123360A (en) Semiconductor module
WO2011083703A1 (en) Led module device and method for manufacturing same
JP2012074730A (en) Power semiconductor module
JP4100332B2 (en) Electronic device and manufacturing method thereof
TW201104934A (en) Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and manufacturing method thereof
KR101766082B1 (en) Power module
KR101374700B1 (en) LED Package using Silicon Sheet and Manufacturing Method thereof
KR101311176B1 (en) Led package using silicon sheet and manufacturing method thereof
CN107926114A (en) The method for making LED device
JP6248803B2 (en) Power semiconductor module
JP2012248568A (en) Heat dissipation substrate, method for manufacturing the same, and semiconductor module
JP5682511B2 (en) Semiconductor module
KR20140097030A (en) Printed circuit board, optoelectronic component, and assembly of optoelectronic components

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180814

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 7