KR101309069B1 - 정전류 보호칩 내장 발광다이오드 패키지 - Google Patents
정전류 보호칩 내장 발광다이오드 패키지 Download PDFInfo
- Publication number
- KR101309069B1 KR101309069B1 KR1020130062761A KR20130062761A KR101309069B1 KR 101309069 B1 KR101309069 B1 KR 101309069B1 KR 1020130062761 A KR1020130062761 A KR 1020130062761A KR 20130062761 A KR20130062761 A KR 20130062761A KR 101309069 B1 KR101309069 B1 KR 101309069B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting diode
- chip
- constant current
- current protection
- Prior art date
Links
- 238000000465 moulding Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 8
- 229910002601 GaN Inorganic materials 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 description 9
- 230000005611 electricity Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 6
- 229920003002 synthetic resin Polymers 0.000 description 4
- 239000000057 synthetic resin Substances 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- VTYYLEPIZMXCLO-UHFFFAOYSA-L Calcium carbonate Chemical compound [Ca+2].[O-]C([O-])=O VTYYLEPIZMXCLO-UHFFFAOYSA-L 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 229910000019 calcium carbonate Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 정전류 보호칩 내장 발광다이오드 패키지에 관한 것으로, 하부하우징의 윗면을 상부 하우징으로 덮으면서 캐비티 공간을 형성하고, 하부하우징의 윗면에 다수의 전극 패드 부착하고, 다수의 전극 패드 중 어느 하나에 발광다이오드 칩과 정전류 보호칩을 실장한다. 발광다이오드 칩과 정전류 보호칩이 실장되는 전극패드를 연장하여 제1전극리드를 형성하고, 발광다이오드 칩과 정전류 보호칩이 실장되는 전극패드 이외의 전극패드를 연장하여 제2전극리드를 형성하고 캐비티 공간을 몰딩으로채워서 상기 발광다이오드 칩과 정전류 보호칩을 보호하도록 구성하여 일정범위의 전압변동에서도 발광다이오드 칩에 일정한 전류가 흐로도록 하여 일정한 광의 세기를 방출하게 하고 동시에 전압변동에 따라 높은 전류가 발광다이오드 칩에 인가되는 것을 방지하여 높은 전류에 의한 발광다이오드 칩의 손상을 방지하여 소자의 신뢰성을 높일 수 있고, 정전류 보호칩에 정전기 방지다이오드를 내장하여 정전기 방지의 역할을 할 수 있다.
Description
본 발명은 정전류 보호칩 내장 발광다이오드 패키지에 관한 것으로, 특히 열방출을 용이하게 하기 위해 발광다이오드 칩이 실장된 전극패드에 정전류 다이오드또는 JFET 등으로 구성되는 정전류 보호칩을 실장하여 발광다이오드 칩에 인가되는 전압의 변동에 의한 발광다이오드의 손상 및 광출력 변화를 방지하는 정전류 보호칩 내장 발광다이오드 패키지에 관한 것이다.
발광다이오드(LED: Light Emitting Diode)는 일반조명, 특수조명, 자동차, LCD 백라이트 용, 표시용 디스플레이용, 가전, 터치센서 등에 사용되고 있으며, 그 응용이 점차 확대되어 가고 있다. 특히 자동차의 경우 내장램프 뿐만아니라 외장램프도 발광다이오드의 채택이 높아지고 있다.
전압변동이 일어날 수 있는 환경에 사용되는 발광다이오드 패키지에 정전류 다이오드(CRD:Current Regulation Diode) 칩을 내장하여 일정범위의 전압변동에서도 발광다이오드에 일정한 전류를 흐르게 함으로써 일정한 광의 세기를 방출하게 하고, 또한 전압변동에 따른 높은 전류에 의한 발광다이오드 소자의 손상을 방지하여 소자의 신뢰성을 개선한다.
또한 정전류 소자에 정전기 방지 다이오드를 내장함으로써 정전기 방지의 역할도 함께 수행할 수 있다.
종래기술은 전극패턴 중 다른 패드 영역에 구비되고 상기 발광다이오드 칩이 구비된 패드영역에 전기적으로 연결된 적어도 하나의 보호칩이 발광다이오드와 동일한 패드에 실장되어 있지 않다.
따라서 보호칩(CRD)을 내장할 경우 보호칩(CRD)의 소비전력은 발광다이오드 칩의 소비전력보다 2배 이상 크므로 3배 이상 그만큼 열이 발생한다. 그러므로 발생한 열을 방출시키기 위해서는 큰 패드를 필요로 한다. 그렇지 않은 경우 또 다른 더 큰 패드가 필요하다.
따라서 본 발명은 열방출을 용이하게 하고 일반적으로 사용되는 발광다이오드 패키지 구조에 적용하기 용이하도록 발광다이오드 칩과 동일한 패드에 보호칩을 실장한다.
발광 다이오드소자를 정전기 방전(ElectroStatic Discharge, ESD)으로부터 보호하기 위해 별도의 보호 소자가 사용된다. 종래의 보호 소자는 국내공개특허공보 제 2006-0044242호(2006년 5월 16일 공개)에 기재된 바와 같이 일반적으로 제너 다이오드이며, 제너 다이오드는 발광 소자에 역극성으로 병렬 접속된다.
따라서, 발광 소자에 역방향으로 인가되는 정전기적 전류가 보호 소자를 통해 바이패스된다. 종래의 보호 소자는 별도의 구성요소로 제조된 후 발광 소자 패키지와 별도로 인쇄회로기판에 장착되고 전기적으로 발광 소자 칩에 연결되도록 형성되었다. 이와 같이 별도의 구성요소로 제조된 보호 소자는 별도의 장착 공간과 전기적 연결을 요구하여, 제조 비용 상승을 초래한다.
또한, 종래에 흔히 사용되는 플립칩 본딩 방식의 발광 소자에서는 발광 소자가 본딩되는 기판에 보호 소자를 형성하고, 발광 소자와 보호 소자가 본딩에 사용하는 도전성 범프에 의해 연결된다. 이러한 종래의 방식 역시 발광 소자가 본딩되는 기판에 반도체 박막 공정을 통해 보호 요소를 제조하기 때문에 제조 비용의 상승이 불가피하다.
이러한 문제를 해결하기 위하여 한국등록특허 제10-1237389호에 "통합형 LED 패키지"가 도 1a 및 도 1b에 도시된 바와 같이 개시된다.
도 1a에 종래기술에 따른 통합형 LED 패키지가 도시되고, 도 1b에 도 1a의 Ⅰ-Ⅰ선을 따라 절단한 통합형 LED 패키지의 측면도가 도시된다.
이 종래의 기술에 따른 통합형 LED 패키지(100)는 발광다이오드 칩(141,142,143)과 보호 칩(150)이 몰딩재로 충진된 캐비티(cavity) 공간에 구비된 통합형 LED 패키지 구조이다.
이러한 본 발명의 제 1 실시예에 따른 통합형 LED 패키지(100)는 하부 하우징(110), 컵 형태의 캐비티 공간을 이루도록 경사진 내부 반사면(130-1)을 형성한 상부 하우징(130), 상부 하우징(130)과 하부 하우징(110) 사이에 패드 영역을 형성하고 하부 하우징(110)의 측면을 거쳐 하부 하우징(110)의 하부면으로 연장 구비된 다수의 전극 패턴(121,122,123,124,125,126), 일부의 전극 패턴(123,124,125)의 패드 영역 상부면에 각각 구비된 발광다이오드 칩(141,142,143), 제 1 전극 패턴(121)의 패드 영역 상부면에 구비된 보호 칩(150), 및 상부 하우징(130)의 캐비티 공간을 몰딩재로 충진하여 발광다이오드 칩(141,142,143)과 보호 칩(150)을 몰딩한 몰딩부(160)를 포함한다.
상부 하우징(130)과 하부 하우징(110)은 일체형의 하우징 부재로서, 절연성을 갖는 플라스틱 재질을 이용하여 형성할 수 있다.
구체적으로, 상부 하우징(130)은 도 1b에 도시된 바와 같이 발광다이오드 칩(141,142,143)과 보호 칩(150)이 구비되는 캐비티 공간을 형성하고, 발광다이오드 칩(141,142,143)에서 발생한 광을 상부 방향으로 반사시키도록 경사진 형태의 내부 반사면(130-1)을 형성한다. 여기서, 내부 반사면(130-1)은 발광다이오드 칩(141,142,143)에서 발생한 광을 상부 방향으로 반사시키기 위해, 예를 들어 금, 은, 알루미늄, 산화티탄, 탄산칼슘, 황산바륨, 산화아연 중 어느 하나의 코팅막 또는 합성물을 함유한 코팅막의 형태일 수 있다.
그러나 상기 종래의 기술은 LED 패키지 내부에 보호소자가 통합된 통합형 LED 패키지를 제공하지만 LED와 보호소자가 각각 다른패드에 존재하여 일반적인 LED 패키지 설계시 제약이 있으며 열 배출에 문제가 발생할 수 있다.
또한 보호소자가 실장되는 전극패드를 크게 함으로써 상대적으로 발광다이오드가 실장되는 전극패드부가 작아져 반사효과의 감소로 인한 광출력을 손해볼 수 있고, LED와 보호소자가 하나의 패키지에 통합됨으로써 발생하는 열의 배출에 문제가 발생할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서 본 발명의 목적은, LED와 보호소자가 통합됨으로써 발생하는 열의 방출을 용이하게 하기 위해 발광다이오드 칩과 동일한 패드에 정전류 보호칩을 실장하는 정전류 보호칩 내장 발광다이오드 패키지를 제공하는 것이다.
본 발명의 다른 목적은 발광다이오드 칩과 동일한 패드에 정전류 보호칩을 실장하여 발광다이오드가 실장되는 전극패드부를 감소시키지 않고 정전류 보호칩을 발광다이오드가 실장되는 패키지에 통합하여 실장함으로써 발광다이오드가 실장되는 패드가 작아져 발생하는 반사효과의 감소를 방지할 수 있는 정전류 보호칩 내장 발광다이오드 패키지를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지는 하부하우징과; 상기 하부하우징의 윗면을 덮으면서 부착되어 캐비티 공간을 형성하는 상부 하우징과; 상기 하부하우징의 윗면에 부착되는 적어도 두개 이상의 전극 패드와; 상기 적어도 두개 이상의 전극 패드 중 어느 하나에 실장되는 적어도 하나의 발광다이오드 칩과; 상기 발광다이오드 칩과 전기적으로 직렬로 연결되며 상기 발광다이오드 칩이 실장된 동일한 전극 패드에 실장되는 정전류 보호칩과; 상기 발광다이오드 칩이 실장되는 전극패드에서 연장되는 적어도 하나의 전극리드와; 상기 발광다이오드 칩이 실장되는 전극패드 이외의 전극패드에서 연장되는 적어도 하나의 전극리드와; 상기 캐비티 공간을 채워서 상기 발광다이오드 칩과 정전류 보호칩을 몰딩한 몰딩부를 포함하여 구성된다.
본 발명의 일실시예에 의하면 발광다이오드 칩과 정전류 보호칩이 함께 실장되는 전극 패드는 나머지 전극패드보다 면적이 넓은 것을 특징으로 한다.
본 발명의 일실시예에 의하면 정전류 보호칩은 정전류 다이오드 또는 게이트 전압이 일정하면 드레인과 소오스사이에 흐르는 전류가 일정한 성질을 가지는 스위칭 소자이고, 상기 발광다이오드 칩에 직렬로 연결되어 상기 발광다이오드 칩에 흐르는 전류가 일정하도록 조절하도록 구성되는 것을 특징으로 한다.
본 발명의 일실시예에 의하면 적어도 하나 이상의 발광다이오드 칩은 서로 전기적으로 직렬로 연결되는 것을 특징으로 한다.
본 발명의 정전류 보호칩 내장 발광다이오드 패키지는 하부하우징과; 상기 하부하우징의 윗면에 부착되는 적어도 두개 이상의 전극 패드와; 상기 적어도 두개 이상의 전극 패드 중 어느 하나에 실장되는 발광다이오드 칩과; 상기 발광다이오드 칩과 직렬로 연결되며 상기 발광다이오드 칩이 실장된 동일한 전극 패드에 실장되는 정전류 보호칩과; 상기 하부하우징의 밑면에 형성되고, 상기 발광다이오드 칩이 실장되는 전극패드 또는 비아홀에 의해 연결되는 적어도 하나 이상의 제1전극리드와; 상기 하부하우징의 밑면에 형성되고, 상기 발광다이오드 칩이 실장되는 전극패드 이외의 전극패드 또는 비아홀에 의해 연결되는 적어도 하나 이상의 제2전극리드와; 상기 캐비티 공간을 채워서 상기 발광다이오드 칩과 정전류 다이오드을 몰딩한 몰딩부를 포함하여 구성된다.
본 발명의 일실시예에 의하면 상기 하부하우징은 세라믹 또는 유리로 구성되는 것을 특징으로 한다.
본 발명의 일실시예에 의하면 발광다이오드 칩은 사파이어기반의 질화갈률계 발광다이오드인 것을 특징으로 한다.
본 발명의 정전류 다이오드 내장 발광다이오드 패키지는 하부하우징과; 상기 하부하우징의 윗면에 부착되는 적어도 두개 이상의 전극 패드와; 상기 다수의 전극 패드 중 어느 하나에 실장되는 적어도 하나의 발광다이오드 칩과; 상기 발광다이오드 칩과 전기적으로 직렬로 연결되며 상기 발광다이오드 칩이 실장된 동일한 전극 패드에 실장되는 정전류 보호칩과; 상기 하부하우징의 밑면에 형성되고, 상기 발광다이오드 칩이 실장되는 전극패드 이외의 전극패드 또는 비아홀에 의해 연결되는 다수의 제1전극리드와; 상기 하부하우징의 밑면에 형성되고, 상기 발광다이오드 칩이 실장되는 전극패드 이외의 전극패드 또는 비아홀에 의해 연결되는 다수의 제2전극리드와; 상기 캐비티 공간을 채워서 상기 발광다이오드 칩과 정전류 보호칩을 몰딩한 몰딩부를 포함하여 구성되는 것을 특징으로 한다.
본 발명의 일실시예에 의하면 하부하우징은 절연체로서 더 바람직하게는 세라믹 또는 유리로 구성되는 것을 특징으로 한다.
본 발명의 일실시예에 의하면 발광다이오드 칩은 수직전극형 발광다이오드인 것을 특징으로 한다.
본 발명의 정전류 다이오드 내장 발광다이오드 패키지는 다수의 전극패드의 주변을 둘러싸도록 구성되는 하부하우징과; 상기 하부하우징으로 둘러싸이고 서로 분리되어 마주보는 다수의 전극패드와; 상기 다수의 전극패드 중 어느하나에 장착되는 발광다이오드 칩과; 상기 발광다이오드 칩과 전기적으로 직렬로 연결되며 상기 발광다이오드 칩이 장착되는 전극 패드에 장착되는 정전류 보호칩과; 상기 하부하우징과 다수의 전극패드의 위에 부착되어 캐비티 공간을 형성하는 상부 하우징과; 상기 캐비티 공간을 채우며 상기 발광다이오드 칩과 정전류 다이오드을 몰딩하는 몰딩부를 포함하여 구성된다.
본 발명의 일실시예에 의하면 하부하우징은 상기 다수의 전극패드의 주변을 둘러싸도록 구성되지만, 상기 하부하우징의 외부로 돌출되는 돌출부분은 둘러싸지 않고 노출되도록 하여 전극리드로서 사용되도록 구성되는 것을 특징으로 한다.
상술한 바와 같이 본 발명에 따르면 정전류 보호칩을 발광다이오드 칩과 동일한 전극패드에 실장하여 일정범위의 전압변동에서도 발광다이오드 칩에 일정한 전류가 흐로도록 하여 일정한 광의 세기를 방출하게 하고 동시에 전압변동에 따라 높은 전류가 발광다이오드 칩에 인가되는 것을 방지하여 높은 전류에 의한 발광다이오드 칩의 손상을 방지하여 소자의 신뢰성을 높일 수 있고, 정전류 보호칩에 정전기 방지다이오드를 내장하여 정전기 방지의 역할을 할 수 있다.
도 1a는 종래기술에 따른 통합형 발광다이오드 패키지,
도 1b는 도 1a의 Ⅰ-Ⅰ선을 따라 절단한 통합형 발광다이오드 패키지의 측면도,
도 2a는 본 발명에 의한 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 평면도,
도 2b는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지를 도 2a의 직선 B-B를 따라 자른 측단면을 나타내는 측단면도,
도 2c는 질화갈륨(GaN) 계열 발광다이오드의 단면도,
도 2d는 본 발명에 의한 정전류 보호칩을 JFET로 구성한 실시예의 회로도,
도 3a는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 다른 실시예의 평면도,
도 3b는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 다른 실시예를 도 3a의 직선 A-A를 따라 자른 측단면을 나타내는 측단면도,
도 4a는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 제3 실시예의 평면도,
도 4b는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 또 다른 실시예를 도 4a의 선 C-C를 따라 자른 측단면을 나타내는 측단면도,
도 5a에 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 제4 실시예의 평면도,
도 5b는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 제4 실시예를 도 5a의 선 D-D를 따라 자른 측단면을 나타내는 측단면도,
도 6a는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 제3 실시예의 평면도,
도 6b는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 또 다른 실시예를 도 4a의 선 C-C를 따라 자른 측단면을 나타내는 측단면도,
도 6c에 본 발명에 의한 발광다이오드 칩을 수직전극형으로 구성한 실시예,
도 7은 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 구동전압에 따른 전류의 변화를 나타내는 그래프,
도 8은 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 구동전압에 따른 전류와 광속의 변화를 나타내는 그래프이다.
도 1b는 도 1a의 Ⅰ-Ⅰ선을 따라 절단한 통합형 발광다이오드 패키지의 측면도,
도 2a는 본 발명에 의한 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 평면도,
도 2b는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지를 도 2a의 직선 B-B를 따라 자른 측단면을 나타내는 측단면도,
도 2c는 질화갈륨(GaN) 계열 발광다이오드의 단면도,
도 2d는 본 발명에 의한 정전류 보호칩을 JFET로 구성한 실시예의 회로도,
도 3a는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 다른 실시예의 평면도,
도 3b는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 다른 실시예를 도 3a의 직선 A-A를 따라 자른 측단면을 나타내는 측단면도,
도 4a는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 제3 실시예의 평면도,
도 4b는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 또 다른 실시예를 도 4a의 선 C-C를 따라 자른 측단면을 나타내는 측단면도,
도 5a에 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 제4 실시예의 평면도,
도 5b는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 제4 실시예를 도 5a의 선 D-D를 따라 자른 측단면을 나타내는 측단면도,
도 6a는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 제3 실시예의 평면도,
도 6b는 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 또 다른 실시예를 도 4a의 선 C-C를 따라 자른 측단면을 나타내는 측단면도,
도 6c에 본 발명에 의한 발광다이오드 칩을 수직전극형으로 구성한 실시예,
도 7은 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 구동전압에 따른 전류의 변화를 나타내는 그래프,
도 8은 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 구동전압에 따른 전류와 광속의 변화를 나타내는 그래프이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.
도 2a에 본 발명에 의한 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 평면도가 도시되고, 도 2b에본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지를 도 2a의 직선 B-B를 따라 자른 측단면을 나타내는 측단면도가 도시된다.
본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지는 하부하우징(11)과; 상기 하부하우징(11)의 윗면을 덮으면서 부착되어 캐비티 공간을 형성하며, 상기 발광다이오드 칩(14)에서 발생하는 빛을 방출하는 창(121)을 구비하는 상부 하우징(12)과; 상기 하부하우징(11)의 윗면에 부착되는 제1전극 패드(13)와; 상기 제1전극 패드(13)에 실장되는 발광다이오드 칩(14)과; 상기 발광다이오드 칩(14)과 직렬로 연결되며 제1전극 패드(13)에 실장되는 정전류 보호칩(15)과; 상기 하부하우징(11)의 윗면에 상기 제1전극 패드(13)와 이격되어 부착되는 제2 전극패드(16)와; 상기 제1전극 패드(13)에서 연장되는 다수의 제1전극리드(17)와; 상기 제2 전극패드(16)에서 연장되는 다수의 제2전극리드(18)와; 상기 캐비티 공간을 채워서 상기 발광다이오드 칩(14)과 정전류 보호칩(15)을 몰딩하는 몰딩부(19)를 포함하여 구성된다.
본 발명에 의한 하부하우징(11)은 합성수지 몰드물로 직육면체 형태로 형성되며 그 윗면은 도 2b에 도시된 바와 같이 편평하게 형성되어 편평한 판형태의 상기 제1전극 패드(13)와 제2 전극패드(16)가 편평하게 부착된다.
본 발명에 의한 상부 하우징(12)은 도시된 바와 같이 상기 하부하우징(11)의 윗면에 덮여서 그 내부에 캐비티 공간을 형성하며, 상기 발광다이오드 칩(14)에서 발생하는 빛을 방출하는 창(121)을 구비한다.
제1전극 패드(13)와 제2 전극패드(16)는 도시된 바와 같이 하부 하우징(11)의 윗면에 서로 분리되어 마주보며 부착되고, 전기 전도성이 높은 금속재질로 형성되고 제1전극 패드(13)에는 발광다이오드 칩(14)과 정전류 보호칩(15)이 전기적으로 직렬로 연결되어 실장된다.
제1전극 패드(13)에는 발광다이오드 칩(14)과 정전류 보호칩(15)이 실장되므로 제2전극패드(16)보다 면적이 넓고 발광다이오드 칩(14)과 정전류보호칩(15)에서 발생하는 열을 흡수하여야 하므로 열전도성이 높은 금속으로 제작된다.
상기 발광다이오드 칩(14)의 제1 와이어 선(14a)이 정전류보호칩(15)의 일단자에 부착되어 연결되고, 정전류 보호칩(15)의 타단자가 제1전극 패드(13)에 연결되어 제1전극 패드(13)에서 연장되는 제1전극리드(17)를 통해 외부의 전원단자에 연결된다.
제2 전극패드(16)는 제1전극패드(13)와 분리되어 전기적으로 절연상태이며 제1전극 패드(13)에 실장된 발광다이오드 칩(14)에서 제2 와이어 선(14b)이 연장되어 부착되고 제2 전극패드(17)에서 연장되는 제2전극리드(18)를 통해 외부 전원장치의 전원단자에 연결된다.
발광다이오드 칩(14)은 절연기판을 가진 화합물반도체 발광다이오드로서 상부에 p-전극, n-전극이 존재하며, 도 2c에 질화갈륨(GaN) 계열 발광다이오드의 단면도가 도시된다.
본 발명에 의한 질화갈륨 발광다이오드(114)는 사파이어로 된 기판(14a, substrate)에 n형 질화갈륨 반도체 층(114b)과 p형 질화갈륨 반도체 층(114c)을 순차로 형성하고, n형 질화갈륨 반도체 층(114b)을 노출시켜 n형 패드(114d)를 형성하여 금속 와이어를 접속하는 n형 전극단자를 형성하고, p형 질화갈륨 반도체 층(114c)의 윗면에 p형패드(114e)을 형성하여 금속 와이어를 접속하는 p형 전극단자를 형성한다.
발광다이오드 칩(14)은 제1전극패드(13)에 부착되어 애노드와 캐소드에서 인출되는 한쌍의 제1, 제2 와이어 선(14a, 14b)중 하나(예를 들면, 제1 와이어 선(14a))가 정전류보호칩(15)에 직렬로 연결되고 나머지 하나(예를 들면, 제2 와이어 선(14b))가 제2 전극패드(16)에 연결되어 상기 제2전극패드(16)에서 연장되어 형성되는 제2 전극리드(18)를 통해 외부 전원장치에 연결되어 전원을 공급받는다.
정전류보호칩(15)은 정전류 다이오드 또는 JFET(Juction Field Effect Transistor)를 사용한다. JFET는 게이트 전압이 일정하면 드레인과 소오스사이에 흐르는 전류가 일정하다는 성질을 가지므로 상기 발광다이오드 칩(14)에 직렬로 연결되어 상기 발광다이오드 칩(14)에 흐르는 전류가 일정하도록 조절한다.
도 2d에 본 발명에 의한 정전류 보호칩을 JFET로 구성한 실시예의 회로도가 도시된다.
본 발명에 의한 정전류 보호칩(15)을 JFET로 구성하는 경우 드레인 단자를 애노드 단자로 하고, 게이트 단자와 소오스 단자를 저항(RS)를 통해 연결하고 소오스에 연결되지 않은 저항의 단자(게이트 단자)를 캐소드 단자로 한다.
발광다이오드 칩(14)의 밝기는 전류량과 밀접한 관계를 가지고 있으며, 발광다이오드 칩(14)에 입력되는 전류량이 발광다이오드 칩(14)의 출력의 세기를 결정하므로 발광다이오드 칩(14)에 인가되는 전압이 미세하게 변동하여도 밝기는 크게 변화하기 때문에 흐르는 정전류 보호칩(15)을 사용하여 전류량을 일정하도록 제어하여 일정한 밝기의 빛이 출력되도록 제어한다.
도 3a에 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 다른 실시예의 평면도가 도시되고, 도 3b에 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 다른 실시예를 도 3a의 직선 A-A를 따라 자른 측단면을 나타내는 측단면도가 도시된다.
본 실시예에 의한 정전류 보호칩 내장 발광다이오드 패키지는 제1전극패드(22)와 제2 전극패드(23)의 두께와 동일하고 제1전극패드(22)와 제2 전극패드(23)의 주변을 둘러싸도록 구성되는 하부하우징(21)과; 상기 하부하우징(21)으로 둘러싸이고 서로 일정한 간격으로 분리되어 마주보는 제1전극패드(22) 및 제2 전극패드(23)와; 상기 제1전극패드(22)에 장착되는 발광다이오드 칩(24)과; 상기 발광다이오드 칩(24)과 직렬로 연결되며 제1전극 패드(22)에 장착되는 정전류 보호칩(25)과; 상기 하부하우징(21)과 제1전극패드(22) 및 제2 전극패드(23)의 위에 부착되어 캐비티 공간을 형성하며, 상기 발광다이오드 칩(24)에서 발생하는 빛을 방출하는 창(27)을 구비하는 상부 하우징(26)과; 상기 캐비티 공간을 채우며 상기 발광다이오드 칩(24)과 정전류 보호칩(25)을 몰딩하는 몰딩부(27)를 포함하여 구성된다.
여기서 하부하우징(21)은 제1전극패드(22)와 제2 전극패드(23)의 두께와 동일하고 제1전극패드(22)와 제2 전극패드(23)의 주변을 둘러싸도록 구성되지만, 좌,우측 돌출부분은 둘러싸지 않고 노출되도록 하여 제1 전극리드(221)와 제2 전극리드(231)로서 사용한다.
본 실시예에 의한 하부하우징(41)과 상부하우징(46)은 합성수지 몰드물로 프레스 금형에서 동시에 형성된 하나의 몸체이다.
따라서 정전류 보호칩(25)의 윗면의 애노드와 발광다이오드 칩(24)의 n형 전극 패드를 골드 와이어(241)로 연결되고 발광다이오드 칩(24)의 p형 전극 패드를 제2 전극패드(23)에 골드 와이어(242)로 연결한다.
도 4a에 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 제3 실시예의 평면도가 도시되고, 도 4b에 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 또 다른 실시예를 도 4a의 선 C-C를 따라 자른 측단면을 나타내는 측단면도가 도시된다.
본 실시예에 의한 정전류 보호칩 내장 발광다이오드 패키지는 하부하우징(31)과; 상기 하부하우징(31)의 윗면에 부착되고 서로 분리되는 제1 및 제2 전극패드(32, 33)와; 상기 제1전극패드(32)에 장착되고 제1와이어(341)에 의해 상기 제2 전극 패드(33)에 전기적으로 연결되는 발광다이오드 칩(34)과; 상기 발광다이오드 칩(34)과 제2와이어(342)에 의해 직렬로 연결되며 제1전극 패드(32)에 장착되어 제1 전극패드(32)에 연결되는 정전류 보호칩(35)과; 상기 하부하우징(21)의 위에 돔형태로 형성되며, 상기 발광다이오드 칩(34)과 정전류 보호칩(35)을 몰딩하는 몰딩부(39)와; 상기 하부하우징(31)의 밑면에 상기 제2 전극패드(33)에 대응하여 부착되는 제1전극 리드(36)와; 상기 하부하우징(31)의 밑면에 상기 제1 전극패드(32)에 대응하여 부착되는 제2전극 리드(37)와; 상기 하부하우징(31)의 밑면에 열방출 패턴(38)으로 구성된다.
본 실시예에 의한 하부하우징(31)은 절연기판, 더 상세하게는 세라믹 또는 유리기판으로 직육면체 형태로 형성되며 그 윗면은 도시된 바와 같이 편평하게 형성되어 편평한 판형태의 제1, 제2, 전극패드(32, 33)가 편평하게 부착된다.
제1, 제2 전극패드(32, 33)는 도시된 바와 같이 하부 하우징(31)의 윗면에 서로 분리되어 마주보며 부착되고, 전기 전도성이 높은 금속재질로 형성되고 제1전극 패드(32)에는 발광다이오드 칩(34)과 정전류 보호칩(35)이 제2와이어(342)에 의해 직렬로 연결되어 실장된다.
발광다이오드 칩(34)은 제1전극 패드(32)에 장착되고, 발광다이오드 칩(34)과 제2 전극패드(33)를 전기적으로 연결하는 제1 와이어(341)는 발광다이오드 칩(34)의 애노드 전극단자에 연결되어 상기 발광다이오드 칩(34)에 전기를 흐르게 하고, 제2전극패드(33)는 비아홀(331)에 의해 제1전극 리드(36)에 연결된다.
정전류 보호칩(35)은 윗면이 애노드, 밑면이 캐소들로 구성되며, 윗면의 애노드 단자는 발광다이오드 칩(34)의 캐소드 단자에 제2와이어(342)에 의해 전기적으로 연결되며, 밑면의 캐소드 단자는 제1전극패드(32)에 전기적으로 연결되어 상기 제1 전극패드(32)를 통해 전기가 흐르게 하고, 제1 전극패드(32)는 비아홀(321)에 의해 제2전극 리드(37)에 연결된다.
제1 전극패드(32)는 발광다이오드 칩(34)과 정전류 보호칩(35)이 장착되고 제2 전극패드(33)보다 더 넓은 면적을 차지하여 상기 발광다이오드 칩(35)과 정전류 보호칩(36)에서 발생하는 열을 더 많이 흡수할 수 있도록 형성된다.
제2 전극패드(33)는 제1 와이어(341)에 의해 발광다이오드 칩(34)의 애노드 전극단자에 연결되어 상기 발광다이오드 칩(34)에 전기를 흐르게 하고, 비아홀(331)을 통해 상기 하부하우징(31)의 밑면에 부착된 제1 전극리드(36)에 전기적으로 연결되어 외부의 전원장치에서 전원을 공급받게 된다.
열 방출패턴(38)은 상기 제1전극패드(32) 중 발광다이오드 칩(34)과 정전류 보호칩(35)이 장착되는 면적에 대응되도록 상기 하부하우징(31)의 밑면에 형성되고, 상기 제1 전극패드(32)에 부착된 발광다이오드 칩(35)과 정전류 보호칩(36)에서 발생하는 열을 상기 제1전극패드(32)와 하부하우징(31)을 통해 전달받아 하부하우징(31)이 부착되는 방열판 또는 회로기판에 열을 방출하게 된다.
도 5a에 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 제4 실시예의 평면도가 도시되고, 도 5b에 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 제4 실시예를 도 5a의 선 D-D를 따라 자른 측단면을 나타내는 측단면도가 도시된다.
본 실시예에 의한 정전류 보호칩 내장 발광다이오드 패키지는 제1전극패드(42)와 제2 전극패드(43)의 두께와 동일하고 제1전극패드(42)와 제2 전극패드(43)의 주변을 둘러싸도록 구성되는 하부하우징(41)과; 상기 하부하우징(41)으로 둘러싸이고 서로 일정한 간격으로 분리되어 마주보는 제1전극패드(42) 및 제2 전극패드(43)와; 상기 제1전극패드(42)에 장착되고 서로 직렬로 연결됨과 동시에 정전류 보호칩(45)과 상기 제2전극패드(43)에 직렬로 연결되는 다수의 발광다이오드 칩(44)과; 상기 서로 직렬로 연결되는 다수의 발광다이오드 칩(44)의 제1와이어(441)와 직렬로 연결되고 상기 제1전극패드(42)에 장착되는 정전류 보호칩(45)과; 상기 하부하우징(41)과 제1전극패드(42) 및 제2 전극패드(43)의 위에 부착되어 캐비티 공간을 형성하는 상부하우징(46)과; 상기 캐비티 공간에 몰딩되는 몰딩부(47)을 포함하여 구성된다.
여기서 하부하우징(41)은 제1전극패드(42)와 제2 전극패드(43)의 두께와 동일하고 제1전극패드(42)와 제2 전극패드(43)의 주변을 둘러싸도록 구성되지만, 좌,우측 돌출부분은 둘러싸지 않고 노출되도록 하여 제1 전극리드(421)와 제2 전극리드(431)로서 사용한다.
본 실시예에 의한 하부하우징(41)과 상부하우징(46)은 합성수지 몰드물로 프레스 금형에서 동시에 형성된 하나의 몸체이다.
다수의 발광다이오드 칩(44)은 상기 제1전극패드(42)에 장착되고 서로 직렬로 연결됨과 동시에 정전류 보호칩(45)과 제1와이어(441)로 연결되고, 상기 제2전극패드(43)에 제2와이어(442)에 의해 직렬로 연결된다.
제1전극패드(42)에 다수의 발광다이오드 칩(44)을 장착하여 원하는 밝기의 빛을 얻을 수 있다.
도 6a에 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 제5 실시예의 평면도가 도시되고, 도 6b에 도 6a의 선 C-C를 따라 자른 측단면을 나타내는 측단면도가 도시되고, 도 6c에 본 발명에 의한 발광다이오드 칩을 수직전극형으로 구성한 실시예가 도시된다.
본 실시예에 의한 정전류 보호칩 내장 발광다이오드 패키지는 하부하우징(51)과; 상기 하부하우징(51)의 윗면에 부착되고 서로 분리되는 제1, 제2, 제3 전극패드(52, 53, 54)와; 상기 제1전극패드(52)에 장착되고 제1와이어(551)에 의해 상기 제2 전극 패드(53)에 전기적으로 연결되는 발광다이오드 칩(55)과; 상기 발광다이오드 칩(55)과 직렬로 연결되며 제1전극 패드(52)에 장착되고 제2와이어(561)에 의해 제3 전극패드(54)에 연결되는 정전류 보호칩(56)과; 상기 하부하우징(51)의 위에 돔형태로 형성되며, 상기 발광다이오드 칩(55)과 정전류 보호칩(56)을 몰딩하는 몰딩부(59)와; 상기 하부하우징(51)의 밑면에 상기 제2 전극패드(53)에 대응하여 부착되는 제1전극 리드(57)와; 상기 하부하우징(51)의 밑면에 상기 제3 전극패드(54)에 대응하여 부착되는 제2전극 리드(58)와; 상기 하부하우징(51)의 밑면에 대응하여 부착되는 열방출 패턴(522)으로 구성된다.
본 실시예에 의한 하부하우징(51)은 합성수지 몰드물로 직육면체 형태로 형성되며 그 윗면은 도시된 바와 같이 편평하게 형성되어 편평한 판형태의 제1, 제2, 제3 전극패드(52, 53, 54)가 편평하게 부착된다.
제1, 제2, 제3 전극패드(52, 53, 54)는 도시된 바와 같이 하부 하우징(51)의 윗면에 서로 분리되어 부착되고, 전기 전도성이 높은 금속재질로 형성되고 제1전극 패드(52)에는 발광다이오드 칩(55)과 정전류 보호칩(56)이 전기적으로 직렬로 연결되어 실장된다.
본 실시예에 의한 발광다이오드 칩(55)은 도 6c에 도시된 바와 같이 수직전극형 발광다이오드 구조이며, 전도성 기판(55a) 상부에 p형 반도체 층(55b), 그 위에 n형 반도체 층(55c)으로 구성되어 있다.
상기 전도성기판(55a)의 밑면에 p형패드(55d)를 형성하고 n형 반도체 층(55c)의 윗면에 n형 패드(55e)을 형성하여 적어도 하나 이상의 와이어(351)에 의해 제2 전극패드(53)에 연결되고, 밑면의 p형패드(55d)는 전도성 다이접착제에 의해 제1전극패드(52)에 연결된다.
발광다이오드 칩(55)은 제1전극 패드(52)에 장착되고, 발광다이오드 칩(55)과 제2 전극패드(53)를 전기적으로 연결하는 제1 와이어(551)는 발광다이오드 칩(55)의 캐소드 전극단자에 연결되어 상기 발광다이오드 칩(55)에 전기를 흐르게 하고, 제2전극패드(53)는 비아홀(531)에 의해 제1전극 리드(57)에 연결된다.
정전류 보호칩(56)은 제1전극 패드(52)에 장착되고, 발광다이오드 칩(55)의 애노드 전극단자와 전기적으로 연결되는 캐소드 전극단자를 구비하고 애노드 전극단자에 전기적으로 연결되는 제2 와이어(561)가 제3 전극패드(54)에 전기적으로 연결되어 상기 제3 전극패드(54)를 통해 전기가 흐르게 하고, 제3 전극패드(54)는 비아홀(541)에 의해 제2전극 리드(58)에 연결된다.
제1 전극패드(52)는 발광다이오드 칩(55)과 정전류 보호칩(56)이 장착되고 제2 및 제3전극패드(53, 54)보다 더 넓은 면적을 차지함과 동시에 제2 및 제3전극패드(53, 54)가 차지하는 나머지 부분을 차지하여 상기 발광다이오드 칩(55)과 정전류 보호칩(56)에서 발생하는 열을 더 많이 흡수할 수 있도록 형성된다.
제2 전극패드(53)는 제1 와이어(551)에 의해 발광다이오드 칩(35)의 캐소드 전극단자에 연결되어 상기 발광다이오드 칩(35)에 전기를 흐르게 하고, 비아홀(531)을 통해 상기 하부하우징(51)의 밑면에 부착된 제1 전극리드(57)에 전기적으로 연결되어 외부의 전원장치에서 전원을 공급받게 된다.
제3 전극패드(54)는 제2 와이어(561)에 의해 정전류 보호칩(56)의 애노드 전극단자에 연결되어 상기 정전류 보호칩(56)에 전기를 흐르게 하고, 비아홀(541)을 통해 상기 하부하우징(51)의 밑면에 부착된 제2 전극리드(58)에 전기적으로 연결되어 외부의 전원장치에서 전원을 공급받게 된다.
열 방출패턴(522)은 상기 하부하우징(51)의 밑면에 형성되고, 상기 제1 전극패드(52)에 부착된 발광다이오드 칩(55)과 정전류 보호칩(56)에서 발생하는 열을 상기 제1전극패드(52)와 하부하우징(51)을 통해 전달받아 하부하우징(51)이 부착되는 방열판 또는 회로기판에 열을 방출하게 된다.
도 7에 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 구동전압에 따른 전류의 변화를 나타내는 그래프가 도시된다.
도시된 바와 같이 정전류 보호칩에 순전압이 인가되면, 전압이 9V에서 16V로 변동되어도 정전류 보호칩은 정격전류를 출력한다. 즉 인가전압이 정전류 보호칩 의 소정 전압범위를 벗어나지 않으면 출력전류는 일정하다. 이와 같이, 정전류 보호칩를 발광다이오드 칩에 직렬로 연결하여 LED 패키지에 패키지함으로써 인가전압이 변동되어도 출력전류는 일정하여 일정한 밝기를 제공할 수 있다.
도 8에 본 발명에 의한 정전류 보호칩 내장 발광다이오드 패키지의 구동전압에 따른 전류와 광속의 변화를 나타내는 그래프가 도시된다.
도시된 바와 같이 전압이 9V에서 16V로 변동되는 전압범위에서 전류는 1,63%, 광속은 2.38%의 균일성을 가지는 것을 알 수 있다.
이상에서, 출원인은 본 발명의 다양한 실시예들을 설명하였지만, 이와 같은 실시예들은 본 발명의 기술적 사상을 구현하는 일 실시예일 뿐이며, 본 발명의 기술적 사상을 구현하는 한 어떠한 변경예 또는 수정예도 본 발명의 범위에 속하는 것으로 해석되어야 한다.
11,21,31,41: 하부하우징 12,26,46: 상부하우징
13,22,32,42,52: 제1전극 패드 14,24,34,44: 발광다이오드 칩
15,25,35,45: 정전류 보호칩 16,23,33,43,53: 제2 전극패드
17,421: 제1전극리드 18, 431: 제2전극리드
19,27,39,47: 몰딩부 34.54: 제3 전극패드
38, 522: 열방출 패턴
13,22,32,42,52: 제1전극 패드 14,24,34,44: 발광다이오드 칩
15,25,35,45: 정전류 보호칩 16,23,33,43,53: 제2 전극패드
17,421: 제1전극리드 18, 431: 제2전극리드
19,27,39,47: 몰딩부 34.54: 제3 전극패드
38, 522: 열방출 패턴
Claims (12)
- 하부하우징과;
상기 하부하우징의 윗면을 덮으면서 부착되어 캐비티 공간을 형성하는 상부 하우징과;
상기 하부하우징의 윗면에 부착되는 적어도 두개 이상의 전극 패드와;
상기 적어도 두개 이상의 전극 패드 중 어느 하나에 실장되는 적어도 하나의 발광다이오드 칩과;
상기 발광다이오드 칩과 전기적으로 직렬로 연결되며 상기 발광다이오드 칩이 실장된 동일한 전극 패드에 실장되는 정전류 보호칩과;
상기 발광다이오드 칩이 실장되는 전극패드에서 연장되는 적어도 하나의 전극리드와;
상기 발광다이오드 칩이 실장되는 전극패드 이외의 전극패드에서 연장되는 적어도 하나의 전극리드와;
상기 캐비티 공간을 채워서 상기 발광다이오드 칩과 정전류 보호칩을 몰딩한 몰딩부를 포함하여 구성되는 것을 특징으로 하는 정전류 보호칩 내장 발광다이오드 패키지. - 제 1항에 있어서,
상기 발광다이오드 칩과 정전류 보호칩이 함께 실장되는 전극 패드는 나머지 전극패드보다 면적이 넓은 것을 특징으로 하는 정전류 보호칩 내장 발광다이오드 패키지. - 제 1항 또는 제 2항에 있어서,
상기 정전류 보호칩은 정전류 다이오드 또는 게이트 전압이 일정하면 드레인과 소오스사이에 흐르는 전류가 일정한 성질을 가지는 스위칭 소자이고, 상기 발광다이오드 칩에 직렬로 연결되어 상기 발광다이오드 칩에 흐르는 전류가 일정하도록 조절하도록 구성되는 것을 특징으로 하는 정전류 보호칩 내장 발광다이오드 패키지. - 제 1항 또는 제2항에 있어서,
상기 적어도 하나 이상의 발광다이오드 칩은 서로 전기적으로 직렬로 연결되는 것을 특징으로 하는 정전류 보호칩 내장 발광다이오드 패키지. - 하부하우징과;
상기 하부하우징의 윗면에 부착되는 적어도 두개 이상의 전극 패드와;
상기 적어도 두개 이상의 전극 패드 중 어느 하나에 실장되는 적어도 하나의 발광다이오드 칩과;
상기 발광다이오드 칩과 전기적으로 직렬로 연결되며 상기 발광다이오드 칩이 실장된 동일한 전극 패드에 실장되는 정전류 보호칩과;
상기 하부하우징의 밑면에 형성되고, 상기 발광다이오드 칩이 실장된 전극패드와 도금 또는 비아홀에 의해 전기적으로 연결되는 적어도 하나 이상의 제1전극리드와;
상기 하부하우징의 밑면에 형성되고, 상기 발광다이오드 칩이 실장된 전극패드 이외의 다른 전극패드와 도금 또는 비아홀에 의해 전기적으로 연결되는 적어도 하나 이상의 제2전극리드와;
상기 하부하우징 상부에 상기 발광다이오드 칩과 정전류 보호칩을 몰딩한 몰딩부를 포함하여 구성되는 것을 특징으로 하는 정전류 보호칩 내장 발광다이오드 패키지. - 제 5항에 있어서,
상기 하부하우징은 절연체로서 세라믹 또는 유리로 구성되는는 것을 특징으로 하는 정전류 보호칩 내장 발광다이오드 패키지. - 제 5항에 있어서,
상기 발광다이오드 칩은 사파이어기반의 질화갈륨계 발광다이오드인 것을 특징으로 하는 정전류 보호칩 내장 발광다이오드 패키지. - 하부하우징과;
상기 하부하우징의 윗면에 부착되는 적어도 세 개 이상의 전극 패드와;
상기 적어도 세 개 이상의 전극 패드 중 어느 하나에 실장되는 적어도 하나의 발광다이오드 칩과;
상기 발광다이오드 칩과 전기적으로 직렬로 연결되며 상기 발광다이오드 칩이 실장된 동일한 전극 패드에 실장되는 정전류 보호칩과;
상기 하부하우징의 밑면에 형성되고, 상기 발광다이오드 칩이 실장된 전극패드 이외의 다른 전극패드와 도금 또는 비아홀에 의해 전기적으로 연결되는 적어도 하나 이상의 제1전극리드와;
상기 하부하우징의 밑면에 형성되고, 상기 발광다이오드 칩이 실장되는 전극패드 및 상기 제1전극리드와 전기적으로 연결된 전극패드 이외의 다른 전극패드와 도금 또는 비아홀에 의해 전기적으로 연결되는 적어도 하나 이상의 제2전극리드와;
상기 하부하우징 상부에 상기 발광다이오드 칩과 정전류 보호칩을 몰딩한 몰딩부를 포함하여 구성되는 것을 특징으로 하는 정전류 보호칩 내장 발광다이오드 패키지. - 제 8항에 있어서,
상기 하부하우징은 절연체로서 세라믹 또는 유리로 구성되는 것을 특징으로 하는 정전류 보호칩 내장 발광다이오드 패키지. - 제 8항에 있어서,
상기 발광다이오드 칩은 수직전극형 발광다이오드인 것을 특징으로 하는 정전류 보호칩 내장 발광다이오드 패키지. - 하부하우징과;
상기 하부하우징으로 둘러싸이고 하부면의 일부가 노출되고 전기적으로 분리된 다수의 전극패드와;
상기 다수의 전극패드 중 어느하나에 장착되는 발광다이오드 칩과;
상기 발광다이오드 칩과 전기적으로 직렬로 연결되며 상기 발광다이오드 칩이 장착되는 전극 패드에 장착되는 정전류 보호칩과;
상기 하부하우징과 다수의 전극패드의 위에 부착되어 캐비티 공간을 형성하는 상부 하우징과;
상기 캐비티 공간을 채우며 상기 발광다이오드 칩과 정전류 보호칩을 몰딩하는 몰딩부를 포함하여 구성되는 것을 특징으로 하는 정전류 보호칩 내장 발광다이오드 패키지. - 제 11항에 있어서,
상기 하부하우징은 상기 다수의 전극패드의 주변을 둘러싸도록 구성되지만, 상기 하부하우징의 외부로 돌출되는 돌출부분 및 하부면의 대부분을 둘러싸지 않고 노출되도록 하여 전극리드로서 사용되도록 구성되는 것을 특징으로 하는 정전류 보호칩 내장 발광다이오드 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130062761A KR101309069B1 (ko) | 2013-05-31 | 2013-05-31 | 정전류 보호칩 내장 발광다이오드 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130062761A KR101309069B1 (ko) | 2013-05-31 | 2013-05-31 | 정전류 보호칩 내장 발광다이오드 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101309069B1 true KR101309069B1 (ko) | 2013-09-17 |
Family
ID=49456241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130062761A KR101309069B1 (ko) | 2013-05-31 | 2013-05-31 | 정전류 보호칩 내장 발광다이오드 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101309069B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160106431A (ko) | 2015-03-02 | 2016-09-12 | 주식회사 이츠웰 | 정전류 칩을 내장한 발광 다이오드 패키지 모듈 |
| KR20200046917A (ko) | 2018-10-26 | 2020-05-07 | 유근광 | Led pcb의 연결 구조 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100846973B1 (ko) | 2007-10-16 | 2008-07-17 | 조정웅 | 발광다이오드 패키지 및 그 제조 방법 |
| KR20090132943A (ko) * | 2008-06-23 | 2009-12-31 | 서울반도체 주식회사 | 발광장치 |
| KR20110023322A (ko) * | 2009-08-31 | 2011-03-08 | 엘지이노텍 주식회사 | 발광 다이오드 패키지 및 그 제조방법 |
| JP3182073U (ja) | 2012-12-21 | 2013-03-07 | 黄顯榮 | 駆動メカニズムを統合したフルカラーｌｅｄパッケージ |
-
2013
- 2013-05-31 KR KR1020130062761A patent/KR101309069B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100846973B1 (ko) | 2007-10-16 | 2008-07-17 | 조정웅 | 발광다이오드 패키지 및 그 제조 방법 |
| KR20090132943A (ko) * | 2008-06-23 | 2009-12-31 | 서울반도체 주식회사 | 발광장치 |
| KR20110023322A (ko) * | 2009-08-31 | 2011-03-08 | 엘지이노텍 주식회사 | 발광 다이오드 패키지 및 그 제조방법 |
| JP3182073U (ja) | 2012-12-21 | 2013-03-07 | 黄顯榮 | 駆動メカニズムを統合したフルカラーｌｅｄパッケージ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160106431A (ko) | 2015-03-02 | 2016-09-12 | 주식회사 이츠웰 | 정전류 칩을 내장한 발광 다이오드 패키지 모듈 |
| KR20200046917A (ko) | 2018-10-26 | 2020-05-07 | 유근광 | Led pcb의 연결 구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100888236B1 (ko) | 발광 장치 | |
| US10234100B2 (en) | Optical lens, light emitting device, and light emitting module having same | |
| KR100863864B1 (ko) | 발광 다이오드 패키지 및 그 제조 방법 | |
| JP5312711B1 (ja) | Ｌｅｄモジュール | |
| KR100981214B1 (ko) | 발광다이오드 패키지 | |
| KR101825473B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
| US20060267040A1 (en) | High-brightness LED with protective function of electrostatic discharge damage | |
| JP2008022006A (ja) | 発光ダイオードパッケージ | |
| US8030835B2 (en) | Light emitting device | |
| US9806239B2 (en) | Light emitting device | |
| KR102075561B1 (ko) | 발광 소자, 발광 모듈 및 조명 시스템 | |
| TW201434134A (zh) | 發光裝置、背光模組及照明模組 | |
| KR101309069B1 (ko) | 정전류 보호칩 내장 발광다이오드 패키지 | |
| KR20120014298A (ko) | Ｅｓｄ 보호용 웨이퍼 레벨 칩 사이즈 패키지 및 이의 제조 방법 | |
| KR101202168B1 (ko) | 고전압 발광 다이오드 패키지 | |
| KR100954858B1 (ko) | 고휘도 엘이디 패키지 및 그 제조 방법 | |
| KR100749666B1 (ko) | 방열돌기를 갖는 측면 발광형 ｌｅｄ 패키지 | |
| KR20100136050A (ko) | 방열 ｌｅｄ 패키지 | |
| KR101974088B1 (ko) | 발광 다이오드 | |
| KR20050101737A (ko) | 발광 다이오드 패키지 | |
| KR101946910B1 (ko) | 발광 소자, 발광 모듈 및 조명 시스템 | |
| KR20090064717A (ko) | 발광 다이오드 패키지 | |
| US20180190868A1 (en) | LIGHT EMITTING DEVICE AND LIGHT EMITTING MODULE (As Amended) | |
| KR20080087405A (ko) | Ｌｅｄ 패키지 및 그 제조방법 | |
| JP5296266B2 (ja) | 発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161005 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170908 Year of fee payment: 5 |