KR101305307B1 - 대역확산 시스템에서의 시간 동기화를 위한 시뮬레이션 장치 및 방법 - Google Patents

대역확산 시스템에서의 시간 동기화를 위한 시뮬레이션 장치 및 방법 Download PDF

Info

Publication number
KR101305307B1
KR101305307B1 KR1020120052147A KR20120052147A KR101305307B1 KR 101305307 B1 KR101305307 B1 KR 101305307B1 KR 1020120052147 A KR1020120052147 A KR 1020120052147A KR 20120052147 A KR20120052147 A KR 20120052147A KR 101305307 B1 KR101305307 B1 KR 101305307B1
Authority
KR
South Korea
Prior art keywords
phase
code
transmission signal
correlation value
correlation
Prior art date
Application number
KR1020120052147A
Other languages
English (en)
Inventor
윤석호
심정윤
이영석
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020120052147A priority Critical patent/KR101305307B1/ko
Application granted granted Critical
Publication of KR101305307B1 publication Critical patent/KR101305307B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/0082—Monitoring; Testing using service channels; using auxiliary channels
    • H04B17/0087—Monitoring; Testing using service channels; using auxiliary channels using auxiliary channels or channel simulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0007—Code type
    • H04J13/0055—ZCZ [zero correlation zone]
    • H04J13/0059—CAZAC [constant-amplitude and zero auto-correlation]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 S-function을 이용하여 대역 확산 시스템을 블록별로 구현함으로써, 사용자가 원하는 처리 과정을 자유 자재로 구성할 수 있는 대역확산 시스템에서의 시간 동기화를 위한 시뮬레이션 장치 및 방법을 개시하고 있다. 대역 확산 시스템에서 동기화를 위한 시뮬레이션 장치는 CAZAC(Constant Amplitude Zero Auto-correlation) 시퀀스를 기반으로 제 1 송신 신호를 생성하여 전송하는 송신부; 상기 송신 신호에 대한 위상 지연을 생성하는 타이밍 오프셋 생성부; 및 상기 제 1 송신 신호 및 상기 제 1 송신 신호에 상기 위상 지연을 더한 제 2 송신 신호를 수신하여 상기 제 1 송신 신호와 상기 제 2 송신 신호와의 동기화를 수행하는 수신부를 포함한다. 따라서, 시스템을 더 간단하게 만들고 가독성을 높여 대역 확산 시스템에서의 동기화와 관련된 이슈에 대한 이해를 돕는다.

Description

대역확산 시스템에서의 시간 동기화를 위한 시뮬레이션 장치 및 방법{SIMULATION APPARATUS AND METHOD FOR TIME SYNCHRONIZATION IN SPREAD SPECTRUM SYSTEM}
본 발명은 지식경제부 및 정보통신산업진흥원의 대학 IT연구센터 육성지원 사업의 연구결과(NIPA-2012-H0301-12-1005)인 시뮬레이션 장치 및 방법에 관한 것으로, 보다 상세하게는 대역 확산 시스템에서 시간 동기화를 위한 시뮬레이션 장치 및 방법에 관한 것이다.
대역 확산(SS: Spread Spectrum) 기술은 재밍 및 다중 경로 간섭에 강인한 특성 때문에 부호 분할 다중 접속, 무선 랜 등 많은 통신 시스템에 사용되고 있다. 대역 확산 시스템에서 데이터의 복조를 위해 우선 수신된 확산 부호와 수신기에서 생성된 확산 부호 간의 동기화가 이루어져야 하므로 확산 부호 동기화는 대역 확산 시스템의 중요한 기술적 이슈 중 하나이다.
최근 통신 시스템을 위한 시뮬레이터 구성에 있어서, 다양한 기능에 대한 내장 함수들을 포함하고 있어 쉽게 시스템을 구성하고 시뮬레이션을 수행하는데 도움을 주고 있다.
하지만, 이러한 내장 함수 블록들을 사용하는 경우 통신 시스템의 일부 기능들을 구현하는데 있어서 비효율적인 부분이 다수 존재하며, 특히 새로운 기법을 적용하여 시스템을 구현하거나 시스템을 빠르게 파악하는데 있어서 어려움이 따른다는 문제점이 있다.
대한민국 공개 특허 KR 2002-0012849 ("무선통신시스템의 링크성능 검사장치 및 방법, 삼성전자 주식회사, 2002. 2. 20 공개)
상술한 문제점을 해결하기 위한 본 발명의 목적은 S-function을 이용하여 대역 확산 시스템을 블록별로 구현함으로써, 사용자가 원하는 처리 과정을 자유 자재로 구성할 수 있는 대역확산 시스템에서의 시간 동기화를 위한 시뮬레이션 장치 및 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 전체 시스템의 이해도를 높이고 C 언어를 기반으로 하여 실제 하드웨어 시스템에 바로 적용할 수 있는 대역확산 시스템에서의 시간 동기화를 위한 시뮬레이션 장치 및 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 대역 확산 시스템에서의 동기화 시뮬레이션 장치는 대역 확산 시스템에서 동기화를 위한 시뮬레이션 장치에 있어서, CAZAC(Constant Amplitude Zero Auto-correlation) 시퀀스를 기반으로 제 1 송신 신호를 생성하여 전송하는 송신부; 상기 송신 신호에 대한 위상 지연을 생성하는 타이밍 오프셋 생성부; 및 상기 제 1 송신 신호 및 상기 제 1 송신 신호에 상기 위상 지연을 더한 제 2 송신 신호를 수신하여 상기 제 1 송신 신호와 상기 제 2 송신 신호와의 동기화를 수행하는 수신부를 포함할 수 있다.
상기 수신부는 상기 제 1 송신 신호와 상기 제 2 송신 신호의 상관값을 기반으로 부호 획득을 수행하여 상기 제 1 및 제 2 신호의 위상차를 감소시키는 부호 획득부; 및 상기 부호 획득부에서 감소된 위상차를 기준으로 상기 제 1 및 제 2 송신 신호에 부호 추적을 수행하여 상기 제 1 및 제 2 송신 신호의 동기를 맞추는 부호 추적부를 포함할 수 있다.
상기 부호 획득부는 순차적 상호 상관을 통해 상기 상관값을 산출한 후, 상기 상관값이 가장 큰 값을 찾아 부호 획득을 수행하여 상기 위상차를 감소시킬 수 있다.
상기 부호 획득부는 상기 제 1 및 제 2 신호의 상관을 통해 상기 상관값을 산출하는 상관값 산출부; 상기 상관값과 문턱값과의 크기를 비교하는 비교부; 및 상기 비교 결과를 기반으로 상기 상관값이 상기 문턱값보다 작으면 상기 제 1 송신 신호의 위상을 한 칩만큼 지연시킨 후, 다시 상기 상관값을 산출하고, 상기 문턱값보다 크면 상기 부호 획득 과정을 종료하는 판단부를 포함할 수 있다.
상기 부호 추적부는 상기 부호 획득부에서 획득되는 위상차를 기반으로 상기 제 1 송신 신호의 위상을 일정 간격 전진 또는 지연시켜 상기 상관값의 차를 비교하여 상기 부호 추적을 수행할 수 있다.
상기 부호 추적부는 상기 제 1 송신 신호의 위상을 제 1 간격만큼 전진 또는 지연시키는 제 1 위상 조정부; 상기 위상 전진 또는 지연 후, 각각 상기 상관값을 다시 산출하는 상관값 재산출부; 및 상기 재산출된 상관값들 간의 차가 음수이면 제 2 간격만큼 상기 위상을 지연시키고, 양수이면 제 2 간격만큼 상기 위상을 전진시키는 제 2 위상 조정부를 포함할 수 있다.
상기 송신부는
Figure 112012039291113-pat00001
(여기서, N은 CAZAC 시퀀스의 길이, r은 N과 서로소인 수, p와 q는 0부터
Figure 112012039291113-pat00002
-1 사이의 정수로 수열의 인덱스 n과
Figure 112012039291113-pat00003
의 관계를 갖는 정수를 나타냄)을 이용하여 상기 CAZAC 시퀀스를 생성할 수 있다.
상기 동기화 시뮬레이션 장치는 상기 타이밍 오프셋 생성부에서 생성된 위상 지연값, 상기 부호 획득 및 상기 부호 추적을 통해 획득되는 위상차를 디스플레이하는 디스플레이부를 더 포함할 수 있다.
상기한 목적을 달성하기 위한 본 발명의 대역 확산 시스템에서의 동기화 시뮬레이션 방법은 대역 확산 시스템에서 동기화를 위한 시뮬레이션 방법에 있어서, CAZAC(Constant Amplitude Zero Auto-correlation) 시퀀스를 기반으로 제 1 송신 신호를 생성하여 전송하는 송신 단계; 상기 송신 신호에 대한 위상 지연을 생성하는 타이밍 오프셋 생성 단계; 및 상기 제 1 송신 신호 및 상기 제 1 송신 신호에 상기 위상 지연을 더한 제 2 송신 신호를 수신하여 상기 제 1 송신 신호와 상기 제 2 송신 신호와의 동기화를 수행하는 수신 단계를 포함할 수 있다.
상기 수신 단계는 상기 제 1 송신 신호와 제 2 송신 신호의 상관값을 기반으로 부호 획득을 수행하여 상기 제 1 및 제 2 송신 신호의 위상차를 감소시키는 부호 획득 단계; 및 상기 부호 획득부에서 감소된 위상차를 기준으로 상기 제 1 및 제 2 송신 신호에 부호 추적을 수행하여 상기 제 1 및 제 2 송신 신호의 동기를 맞추는 부호 추적 단계를 포함할 수 있다.
상기 부호 획득 단계는 순차적 상호 상관을 통해 상기 상관값이 가장 큰 값을 찾아 부호 획득을 수행하여 상기 위상차를 감소시키는 단계를 포함할 수 있다.
상기 부호 획득 단계는 상기 제 1 및 제 2 송신 신호의 상관을 통해 상기 상관값을 산출하는 상관값 산출 단계; 상기 상관값과 문턱값과의 크기를 비교하는 비교 단계; 및 상기 비교 결과를 기반으로 상기 상관값이 상기 문턱값보다 작으면 상기 제 1 송신 신호의 위상을 한 칩만큼 지연시킨 후, 다시 상기 상관값을 산출하고, 상기 문턱값보다 크면 상기 부호 획득 과정을 종료하는 판단 단계를 포함할 수 있다.
상기 부호 추적 단계는 상기 부호 획득 단계에서 획득되는 위상차를 기반으로 상기 제 1 송신 신호의 위상을 일정 간격 전진 또는 지연시켜 상기 상관값의 차를 비교하여 상기 부호 추적을 수행하는 단계를 포함할 수 있다.
상기 부호 추적 단계는 상기 제 1 송신 신호의 위상을 제 1 간격만큼 전진 또는 지연시키는 제 1 위상 조정 단계; 상기 위상 전진 또는 지연 후, 각각 상기 상관값을 다시 산출하는 상관값 재산출 단계; 및 상기 재산출한 상관값들 간의 차가 음수이면 제 2 간격만큼 상기 위상을 지연시키고, 양수이면 제 2 간격만큼 상기 위상을 전진시키는 제 2 위상 조정 단계를 포함할 수 있다.
상기 송신 단계는
Figure 112012039291113-pat00004
(여기서, N은 CAZAC 시퀀스의 길이, r은 N과 서로소인 수, p와 q는 0부터
Figure 112012039291113-pat00005
-1 사이의 정수로 수열의 인덱스 n과
Figure 112012039291113-pat00006
의 관계를 갖는 정수를 나타냄)을 이용하여 상기 CAZAC 시퀀스를 생성하는 단계를 포함할 수 있다.
상기 동기화 시뮬레이션 방법은 상기 타이밍 오프셋 생성부에서 생성된 위상 지연값, 상기 부호 획득 및 상기 부호 추적을 통해 획득되는 위상차를 디스플레이하는 디스플레이 단계를 더 포함할 수 있다.
상기한 목적을 달성하기 위한 본 발명의 대역 확산 시스템에서의 동기화 시뮬레이션 장치는 대역 확산 시스템에서 제 1 수신 신호와 상기 제 1 수신 신호에 위상 지연을 더한 제 2 수신 신호와의 동기화를 위한 시뮬레이션 장치에 있어서, 상기 제 1 수신 신호와 제 2 수신 신호의 상관값을 기반으로 부호 획득을 수행하여 상기 제 1 및 제 2 수신 신호의 위상차를 감소시키는 부호 획득부; 및 상기 부호 획득부에서 감소된 위상차를 기준으로 상기 제 1 및 제 2 수신 신호에 부호 추적을 수행하여 상기 제 1 및 제 2 수신 신호의 동기를 맞추는 부호 추적부를 포함할 수 있다.
본 발명의 대역확산 시스템에서의 시간 동기화를 위한 시뮬레이션 장치 및 방법에 따르면, 대역 확산 시스템을 S-function 블록으로 구현함으로써 시스템을 더 간단하게 만들고 가독성을 높여 대역 확산 시스템에서의 동기화와 관련된 이슈에 대한 이해를 돕는 효과가 있다.
또한, 본 발명의 대역확산 시스템에서의 시간 동기화를 위한 시뮬레이션 장치 및 방법에 따르면, 시뮬레이터를 직접 실행해봄으로써 각 블록의 기능들이 올바르게 수행되는지 확인할 수 있고 블록 및 파라미터들을 보편화함으로써 시스템의 확장을 가능케 하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 장치를 개략적으로 나타낸 블록도,
도 2는 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 장치의 수신부를 구체적으로 나타낸 상세블록도,
도 3은 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 장치를 이용하여 획득하는 수신 신호와 기준 신호 간의 상관값과 위상차의 관계를 나타낸 그래프,
도 4는 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 장치의 부호 획득부를 구체적으로 나타낸 상세블록도,
도 5는 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 장치의 부호 추적부를 구체적으로 나타낸 상세블록도,
도 6은 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 장치를 이용하여 획득하는 판별값을 위상차에 대해 나타낸 그래프,
도 7은 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 장치의 부호 추적부에서 부호 추적을 수행함에 있어서, 수신 신호와 기준 신호 간 위상차가 0.375칩일 때, 정확한 동기를 맞춰가는 과정을 나타낸 그래프,
도 8은 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이터의 디스플레이부의 특정 디스플레이 화면을 나타낸 도면,
도 9는 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 방법을 개략적으로 나타낸 흐름도,
도 10은 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 방법의 수신 단계를 구체적으로 나타낸 상세흐름도,
도 11은 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 방법의 부호 획득 단계를 구체적으로 나타낸 상세흐름도,
도 12는 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 방법의 부호 추적 단계를 구체적으로 나타낸 상세흐름도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
대역 확산 시스템에서의 동기화 시뮬레이션 장치
도 1은 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 장치를 개략적으로 나타낸 블록도이다. 도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 동기화 시뮬레이션 장치는 송신부(100), 타이밍 오프셋 생성부(110), 수신부(120) 및 디스플레이부(140)를 포함할 수 있다. 각각의 구성요소는 클락(105) 신호를 기반으로 신호의 동기화 관련 동작을 수행한다.
도 1을 참조하면, 송신부(100)는 신호의 동기화 시뮬레이션을 위해 수신부(120)로 기준 신호를 송신한다. 송신된 신호 중 일부는 타이밍 오프셋 생성부(110)를 통해 지연을 더함으로써 위상 지연이 서로 다른 신호가 수신부(120)로 전달되게 된다.
본 발명의 일 실시예에 따르면, 송신부(100)는 CAZAC 시퀀스 생성기(102)를 포함할 수 있다. CAZAC 시퀀스 생성기(102)는 CAZAC 시퀀스를 생성할 수 있다. CAZAC 시퀀스는 확산 부호의 한 종류로 부호가 1이나 또는 -1 대신 복소수의 형태를 띠고 있다. CAZAC 시퀀스는 PN(Pseudo Noise) 부호에 비해 더 뛰어난 자기 상관 함수 특성을 갖고 있으며, 이는 동기화 과정에서 자기 상관 함수의 메인 피크를 제외한 주변의 자기 상관값에 의한 영향을 덜 받기 때문에 시간 및 주파수 영역에서의 동기화가 더 용이하다는 장점을 갖는다.
도 1에 도시된 바와 같이, 송신부(100)에서 생성된 신호는 수신부(120)로 전송된다. 송신부(100)는 서로 다른 위상 지연을 갖는 신호를 생성하기 위해 하나의 신호(CAZAC_Seq 1)는 타이밍 오프셋 생성부(110)를 통해 위상 지연을 더하게 된다. 송신부(100)는 상기 신호(CAZAC_Seq 1) 이외에 다른 신호(CAZAC_Seq 2)를 송출할 수 있다. 상기 신호(CAZAC_Seq 2)는 타이밍 오프셋 생성부(110)를 거치지 않고 바로 수신부(120)로 전송되는 기준 신호이다.
타이밍 오프셋 생성부(110)는 전파 전달로 인해 일어날 수 있는 위상 지연을 생성한다. 송신부(100)에서 송출되는 신호(CAZAC_Seq 1)는 타이밍 오프셋 생성부(110)를 거쳐 위상 지연을 겪은 뒤, 수신부(120)에 도달한다(Delayed_Seq).
수신부(120)에서는 위상 지연 없이 송신부(100)로부터 전달받은 기준 신호(CAZAC_Seq 2)와 위상 지연을 겪은 수신 신호(Delayed_Seq) 간의 동기화를 수행한다. 수신부(120)는 부호 획득 및 부호 추적부(122)를 기반으로 신호 간의 동기화를 수행한다.
디스플레이부(140)는 동기화 시뮬레이션 장치에서 생성되는 신호 또는 위상 지연의 값을 디스플레이한다. 타이밍 오프셋 1(142)은 타이밍 오프셋 생성부(110)에서 생성된 타이밍 오프셋이 표시된다. 타이밍 오프셋 2(144)는 부호 획득시에 얻는 타이밍 오프셋이, 타이밍 오프셋 3(146)은 부호 추적시 획득되는 타이밍 오프셋이 각각 표시된다. 부호 추적을 통해 얻은 최종적인 타이밍 오프셋이 타이밍 오프셋 생성부(110)에서 생성된 타이밍 오프셋과 일치하면 부호 획득과 부호 추적을 통한 동기화가 정확히 이루어졌다고 볼 수 있다.
상기 구성요소를 구체적으로 살펴보면, 송신부(100)의 CAZAC 시퀀스 생성기(102)는 다음의 수식을 이용하여 CAZAC 시퀀스를 생성한다.
Figure 112012039291113-pat00007
여기서, N은 CAZAC 시퀀스의 길이(자연수의 제곱)를 나타내며, r과 N은 서로소의 관계를 갖는 수이고, p와 q는 0부터
Figure 112012039291113-pat00008
-1 사이의 정수로 수열의 인덱스 n과 다음과 같은 관계를 갖는다.
Figure 112012039291113-pat00009
즉, 송신부(100)는 상기 수학식을 이용하여 CAZAC 시퀀스를 생성할 수 있다. 전술한 바와 같이, 송신부(100)는 CAZAC 시퀀스를 생성하여 일부는 타이밍 오프셋 생성부(110)로 전송하고 일부는 수신부(120)로 바로 전송한다. 타이밍 오프셋 생성부(110)는 송신부(100)로부터 수신한 신호에 위상 지연을 첨가하여 수신부(120)로 전송한다.
도 2는 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 장치의 수신부(120)를 구체적으로 나타낸 상세블록도이다. 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 수신부(120)는 부호 획득부(210) 및 부호 추적부(220)를 포함할 수 있다.
도 2를 참조하면, 부호 획득부(210)는 송신부(100)로부터 타이밍 오프셋 생성부(110)를 거치지 않고 직접 수신한 기준신호와 타이밍 오프셋 생성부(110)를 거쳐 위상 지연을 포함하는 수신 신호를 기반으로 부호 획득을 수행한다. 부호 획득을 수행하여 기준 신호와 위상 지연이 포함된 수신 신호와의 위상차를 감소시킨다. 본 발명의 실시예에 따르면, 부호 획득부(210)는 상관값이 가장 큰 지점을 부호 획득 지점으로 보는 방법과 문턱값을 기준으로 이를 넘는 지점을 부호 획득 지점으로 보는 방법을 통해 부호 획득을 수행하여 상기 위상차를 감소시킬 수 있다.
부호 추적부(220)는 부호 획득부(210)에서의 부호 획득 과정을 통해 감소된 위상차를 기준으로 기준 신호와 위상 지연을 포함하는 수신 신호에 부호 추적을 수행하여 동기를 맞춘다. 부호 추적은 두 신호의 위상차를 기반으로 기준 신호의 위상을 일정 간격 전진 또는 지연시킨 이후 상관값들 간의 차를 비교하여 위상차를 재조정하는 방식으로 수행된다.
도 3은 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 장치를 이용하여 획득하는 수신 신호와 기준 신호 간의 상관값과 위상차의 관계를 나타낸 그래프이다. 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 있어서, 기준 신호와 위상 지연을 포함하는 수신 신호와의 자기 상관값은 위상차가 0인 곳에서 최대 35 이상까지 나타날 수 있다.
도 4는 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 장치의 부호 획득부(210)를 구체적으로 나타낸 상세블록도이다. 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 부호 획득부(210)는 상관값 산출부(410), 비교부(420) 및 판단부(430)를 포함할 수 있다.
도 4를 참조하면, 상관값 산출부(410)는 우선 위상 지연을 겪은 수신 신호와 기준 신호 간의 상관 동작을 수행하여 자기 상관값을 산출한다.
비교부(420)는 상관값을 문턱값과 비교한다. 여기서, 문턱값은 미리 설정해 놓은 값일 수 있고, 입력부(미도시)를 통해 사용자가 설정할 수 있다.
판단부(430)는 상기 비교부(420)에서의 상관값과 문턱값과의 비교 결과를 기반으로 상관값이 문턱값보다 클 경우, 판단부(430)는 부호 획득 과정을 종료한다. 즉, 하지만, 상기 비교 결과, 상기 상관값이 미리 정해진 문턱값과 작을 경우, 기준 신호의 위상이 1 칩(chip) 만큼 지연시킨다. 그리고 나서 지연 동작 이후의 상관값을 다시 산출하여 상기 문턱값과 크기를 비교한다. 이후, 부호 획득 과정에서 정렬된 위상차를 부호 추적부(220)로 전송하여 부호 추적 과정을 시작한다. 즉, 부호 획득 과정을 통해 위상 지연을 1 칩 이내로 감소시킨다.
본 발명의 다른 실시예에 따르면, 부호 획득부(210)는 특정 문턱값을 기준으로 이를 넘는 지점을 부호 획득 지점으로 보는 방식과 다르게, 상관값이 가장 큰 지점을 부호 획득 지점으로 보는 방법을 통해 위상차를 감소시킬 수 있다. 즉, 부호 획득부(210)는 기준 신호와 위상 지연을 겪은 수신 신호 간에 full correlation을 취한 뒤, 그 중 최대값을 부호 획득 지점으로 볼 수 있다. 경우에 따라서는, 문턱값을 기준으로 부호 획득을 수행하는 방법과 상관값이 가장 큰 지점을 부호 획득 지점으로 보는 방법을 통해 부호 획득을 수행한 결과가 동일할 수 있다.
도 5는 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 장치의 부호 추적부(220)를 구체적으로 나타낸 상세블록도이다. 도 5에 도시된 바와 같이, 부호 추적부(220)는 제 1 위상 조정부(510), 상관값 재산출부(520) 및 제 2 위상 조정부(530)를 포함할 수 있다.
도 5를 참조하면, 제 1 위상 조정부(510)는 부호 획득부(210)에서 정렬된 위상차를 기준으로 기준 신호의 위상을 일정 간격 지연시킨다. 이때, 상기 일정 간격은 -0.5 칩, +0.5 칩인 것이 바람직할 수 있다. 즉, 제 1 위상 조정부(510)는 상기 위상차를 기준으로 -0.5 칩, +0.5 칩만큼 위상을 지연시킨다.
상관값 재산출부(520)는 제 1 위상 조정부(510)에서 지연시킨 위상차(예컨대, -0.5칩, +0.5 칩 지연시킨 위상차)를 기준으로 각각에 대해 상관값을 다시 산출한다. 즉, 부호 획득부(210)에서 정렬된 위상차를 기준으로 -0.5 칩 지연시킨 위상에 대한 상관값과 +0.5칩 지연시킨 위상에 대한 상관값을 각각 산출한다.
제 2 위상 조정부(530)는 상관값 재산출부(520)에서 구해진 상관값들 간의 차(이를 판별값이라 함)가 양수이면, 다시 일정 간격만큼 기준 신호의 위상을 지연시키고, 음수이면 일정 간격만큼 상기 위상을 전진시킨다. 본 발명의 바람직한 실시예에 따르면, 제 2 위상 조정부(530)에서의 상기 위상 지연 또는 전진 간격은 0.125칩으로 설정하는 것이 바람직하다. 부호 추적부(220)는 매 수신 신호가 입력될 때마다 상기한 바와 같은 부호 추적 과정을 반복하면서 동기를 유지한다.
도 6은 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 장치를 이용하여 획득하는 판별값을 위상차에 대해 나타낸 그래프이다. 도 6에 도시된 바와 같이, 부호 획득부(210)에서 획득되는 상관값의 차를 나타내는 판별값은 -0.5 칩에서 대략 -4.5 x 104의 최소값을 갖고, +0.5 칩에서 4.5 x 104의 최대값을 갖는 것을 알 수 있다.
도 7은 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 장치의 부호 추적부(220)에서 부호 추적을 수행함에 있어서, 수신 신호와 기준 신호 간 위상차가 0.375칩일 때, 정확한 동기를 맞춰가는 과정을 나타낸 그래프이다.
도 7을 참조하면, 4회의 부호 추적을 통해 정확한 동기가 맞는 것을 확인할 수 있다. 먼저, 부호 획득 과정을 통해 정렬된 위상차와 판별값과의 관계에 있어서, -0.5 칩에서 대략 -4.5 x 104의 최소값을 갖고, +0.5 칩에서 4.5 x 104의 최대값을 갖는 꼴의 그래프를 획득한다. 이때, 첫 번째 부호 추적을 통해, -0.375 칩의 위상차에서 대략 -3.375 x 104의 판별값을 갖고, 두 번째 부호 추적을 통해, -0.25 칩의 위상차에서 대략 -2.25 x 104의 판별값을 갖고, 세 번째 부호 추적을 통해, -0.125 칩의 위상차에서 대략 -1.125 x 104의 판별값을 갖고, 네 번째 부호 추적을 통해, 0 칩의 위상차에서 동기가 맞춰지는 것을 확인할 수 있다. 즉, 4회의 시도 째에 정확한 동기가 맞는 것을 알 수 있다.
도 8은 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이터의 디스플레이부(140)의 특정 디스플레이 화면을 나타낸 도면이다. 도 8에 도시된 바와 같이, 디스플레이부(140)는 타이밍 오프셋 생성부(110)에서 생성되는 타이밍 오프셋을 나타내는 타이밍 오프셋 1(142), 부호 획득부(210)에서 획득되는 타이밍 오프셋을 나타내는 타이밍 오프셋 2(144) 및 부호 추적부(220)에서 획득되는 타이밍 오프셋을 나타내는 타이밍 오프셋 3(146)을 포함한다.
도 8을 참조하면, 본 발명의 일 실시예에 있어서, 타이밍 오프셋 1(142)가 19.375 칩일 때, 우선 부호 획득부(210)에서는 19 칩만큼의 위상차를 추정함으로써 수신 신호와 기준 신호 간의 위상차를 0.375 칩으로 줄일 수 있고, 부호 추적부(220)에서는 부호 획득부(210)에서 넘겨받은 0.375 칩의 위상차를 0칩으로 줄이는 것을 알 수 있다.
대역 확산 시스템에서의 동기화 시뮬레이션 방법
도 9는 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 방법을 개략적으로 나타낸 흐름도이다. 도 9에 도시된 바와 같이, 본 발명의 일 실시예에 따른 동기화 시뮬레이션 방법은 CAZAC 시퀀스를 기반으로 제 1 송신 신호를 생성하여 전송하는 송신 단계(910), 송신 신호에 대한 위상 지연을 생성하는 타이밍 오프셋 생성 단계(920) 및 제 1 송신 신호 및 제 1 송신 신호에 위상 지연을 더한 제 2 송신 신호를 수신하여 제 1 송신 신호와 제 2 송신 신호와의 동기화를 수행하는 수신 단계(930)를 포함할 수 있다.
도 9를 참조하면, 송신 단계(910)에서, 동기화 시뮬레이션 장치(미도시)는 CAZAC 시퀀스를 생성할 수 있다. 송신 단계(910)에서 생성된 신호는 수신 단계(930)에서 수신되고, 이때 위상 지연에 대한 동기화가 이루어진다. 송신 단계(910)에서, 동기화 시뮬레이션 장치는 서로 다른 위상 지연을 갖는 신호를 생성하기 위해 하나의 신호(CAZAC_Seq 1)는 타이밍 오프셋 생성 단계(920)를 통해 위상 지연을 더하고, 상기 신호(CAZAC_Seq 1) 이외에 다른 신호(CAZAC_Seq 2)는 타이밍 오프셋 생성 단계(920)를 거치지 않고 전송한다.
이를 보다 상세히 살펴보면, 송신 단계(910)에서 CAZAC 시퀀스 생성기(미도시)는 다음의 수식을 이용하여 CAZAC 시퀀스를 생성한다.
Figure 112012039291113-pat00010
여기서, N은 CAZAC 시퀀스의 길이(자연수의 제곱)를 나타내며, r과 N은 서로소의 관계를 갖는 수이고, p와 q는 0부터
Figure 112012039291113-pat00011
-1 사이의 정수로 수열의 인덱스 n과 다음과 같은 관계를 갖는다.
Figure 112012039291113-pat00012
즉, 송신 단계(910)에서, 동기화 시뮬레이션 장치는 상기 수학식을 이용하여 CAZAC 시퀀스를 생성할 수 있고, 이 중 일부는 타이밍 오프셋 생성 단계(920)를 거치고, 나머지 일부는 수신 단계(930)로 넘어간다.
타이밍 오프셋 생성 단계(920)에서, 동기화 시뮬레이션 장치는 전파 전달로 인해 일어날 수 있는 위상 지연을 생성한다. 송신 단계(910)에서 송출되는 신호(CAZAC_Seq 1)는 타이밍 오프셋 생성 단계(920)를 거쳐 위상 지연을 겪은 뒤, 수신부(미도시)에 도달한다(Delayed_Seq).
수신 단계(930)에서, 동기화 시뮬레이션 장치는 위상 지연 없이 송신 단계(910)에서 생성된 기준 신호(CAZAC_Seq 2)와 위상 지연을 겪은 수신 신호(Delayed_Seq) 간의 동기화를 수행한다. 수신 단계(930)에서, 동기화 시뮬레이션 장치는 부호 획득 및 부호 추적 단계를 기반으로 신호 간의 동기화를 수행한다.
디스플레이 단계(미도시)에서, 동기화 시뮬레이션 장치는 동기화 시뮬레이션 장치에서 생성되는 신호 또는 위상 지연의 값을 디스플레이한다. 즉, 타이밍 오프셋 생성 단계(920)에서 생성된 타이밍 오프셋, 부호 획득시에 얻는 타이밍 오프셋 및 부호 추적시 획득되는 타이밍 오프셋을 각각 표시할 수 있다. 부호 추적을 통해 얻은 최종적인 타이밍 오프셋이 타이밍 오프셋 생성 단계(920)에서 생성된 타이밍 오프셋과 일치하면 부호 획득과 부호 추적을 통한 동기화가 정확히 이루어졌다고 볼 수 있다.
도 10은 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 방법의 수신 단계(930)를 구체적으로 나타낸 상세흐름도이다. 도 10에 도시된 바와 같이, 본 발명의 일 실시예에 따른 수신 단계(930)는 부호 획득 단계(1010) 및 부호 추적 단계(1020)를 포함할 수 있다.
도 2를 참조하면, 부호 획득 단계(1010)에서, 동기화 시뮬레이션 장치(미도시)는 송신 단계(910)에서 생성된 신호 중 타이밍 오프셋 생성 단계(920)를 거치지 않고 직접 수신한 기준신호와 타이밍 오프셋 생성 단계(920)를 거쳐 위상 지연을 포함하는 수신 신호를 기반으로 부호 획득을 수행한다. 부호 획득을 수행하여 기준 신호와 위상 지연이 포함된 수신 신호와의 위상차를 감소시킨다. 전술한 바와 같이, 부호 획득에 있어서, 동기화 시뮬레이션 장치는 상관값이 가장 큰 지점을 통한 부호 획득 방법 또는 문턱값을 기준으로 문턱값을 넘는 지점을 통한 부호 획득 방법을 이용할 수 있다.
부호 추적 단계(1020)에서, 동기화 시뮬레이션 장치는 부호 획득 단계(1010)에서의 부호 획득 과정을 통해 감소된 위상차를 기준으로 기준 신호와 위상 지연을 포함하는 수신 신호에 부호 추적을 수행하여 동기를 맞춘다. 부호 추적은 두 신호의 위상차를 기반으로 기준 신호의 위상을 일정 간격 전진 또는 지연시킨 이후 상관값들 간의 차를 비교하여 위상차를 재조정하는 방식으로 수행된다.
도 11은 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 방법의 부호 획득 단계(1010)를 구체적으로 나타낸 상세흐름도이다. 도 11에 도시된 바와 같이, 본 발명의 일 실시예에 따른 상관값 산출 단계(1110), 비교 단계(1120) 및 판단 단계(1130)를 포함할 수 있다.
도 11을 참조하면, 상관값 산출 단계(1110)에서, 동기화 시뮬레이션 장치(미도시)는 우선 위상 지연을 겪은 수신 신호와 기준 신호 간의 상관 동작을 수행하여 자기 상관값을 산출한다.
비교 단계(1120)에서, 동기화 시뮬레이션 장치는 상관값을 문턱값과 비교한다. 여기서, 문턱값은 미리 설정해 놓은 값일 수 있고, 입력부(미도시)를 통해 사용자가 설정할 수 있다.
판단 단계(1130)에서, 동기화 시뮬레이션 장치는 상기 비교 단계(1120)에서의 상관값과 문턱값과의 비교 결과를 기반으로 상관값이 문턱값보다 클 경우, 판단 단계(1130)에서, 동기화 시뮬레이션 장치는 부호 획득 과정을 종료한다. 하지만, 상기 비교 결과, 상기 상관값이 미리 정해진 문턱값과 작을 경우, 기준 신호의 위상이 1 칩(chip) 만큼 지연된다. 그리고 나서 지연 동작 이후의 상관값을 다시 산출하여 상기 문턱값과 크기를 비교한다. 이후, 부호 획득 단계(1010)에서 정렬된 위상차를 기반으로 부호 추적 과정을 진행한다. 즉, 부호 획득 단계(1010)에서는 두 신호의 위상차를 1 칩 이내로 감소시킨다.
본 발명의 다른 실시예에 따르면, 동기화 시뮬레이션 장치는 특정 문턱값을 기준으로 이를 넘는 지점을 부호 획득 지점으로 보는 방식과 다르게, 상관값이 가장 큰 지점을 부호 획득 지점으로 보는 방법을 통해 위상차를 감소시킬 수 있다. 보다 상세하게는, 동기화 시뮬레이션 장치는 기준 신호와 위상 지연을 겪은 수신 신호 간에 full correlation을 취한 뒤, 그 중 최대값을 부호 획득 지점으로 볼 수 있다.
도 12는 본 발명의 일 실시예에 따른 대역 확산 시스템에서의 동기화 시뮬레이션 방법의 부호 추적 단계(1020)를 구체적으로 나타낸 상세흐름도이다. 도 12에 도시된 바와 같이, 본 발명의 일 실시예에 따른 부호 추적 단계(1020)는 제 1 위상 조정 단계(1210), 상관값 재산출 단계(1220) 및 제 2 위상 조정 단계(1230)를 포함할 수 있다.
도 12를 참조하면, 제 1 위상 조정 단계(1210)에서, 동기화 시뮬레이션 장치(미도시)는 부호 획득 단계(1010)에서 정렬된 위상차를 기준으로 기준 신호의 위상을 일정 간격 지연시킨다. 이때, 상기 일정 간격은 -0.5 칩, +0.5 칩인 것이 바람직할 수 있다. 즉, 제 1 위상 조정 단계(1210)에서, 동기화 시뮬레이션 장치는 상기 위상차를 기준으로 -0.5 칩, +0.5 칩만큼 상기 위상을 지연시킨다.
상관값 재산출 단계(1220)에서, 동기화 시뮬레이션 장치는 제 1 위상 조정 단계(1210)에서 지연시킨 위상차(예컨대, -0.5칩, +0.5 칩 지연시킨 위상차)를 기준으로 각각에 대해 상관값을 다시 산출한다. 즉, 부호 획득 단계(1010)에서 정렬된 위상차를 기준으로 -0.5 칩 지연시킨 위상에 대한 상관값과 +0.5 칩 지연시킨 위상에 대한 상관값을 각각 산출한다.
제 2 위상 조정 단계(1230)에서, 동기화 시뮬레이션 장치는 상관값 재산출 단계(1220)에서 구해진 상관값들 간의 차(이를 판별값이라 함)가 양수이면, 다시 일정 간격만큼 기준 신호의 위상을 지연시키고, 음수이면 일정 간격만큼 상기 위상을 전진시킨다. 본 발명의 바람직한 실시예에 따르면, 제 2 위상 조정 단계(1230)에서의 상기 위상 지연 또는 전진 간격은 0.125칩으로 설정하는 것이 바람직하다. 부호 추적 단계(1020)에서, 동기화 시뮬레이션 장치는 매 수신 신호가 입력될 때마다 상기한 바와 같은 부호 추적 과정을 반복하면서 동기를 유지한다.
대역 확산 시스템에서의 동기화 시뮬레이션을 위한 컴퓨터 판독 가능한 기록 매체
전술한 바와 같은 각각의 구성요소(예컨대, 송신부, 타이밍 오프셋 생성부, 수신부 등)는 컴퓨터 프로그램 내의 하나의 블록일 수 있고, 상기 동기화 시뮬레이션 장치는 소프트웨어로서 구현될 수 있다. 따라서, 송신 블록, 타이밍 오프셋 생성 블록 및 수신 블록(이는 부호 획득 블록 및 부호 추적 블록을 포함함)으로 이루어진 컴퓨터 판독 가능한 기록 매체를 구성할 수 있다.
이상 도면 및 실시예를 참조하여 설명하였지만, 본 발명의 보호범위가 상기 도면 또는 실시예에 의해 한정되는 것을 의미하지는 않으며 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. 대역 확산 시스템에서 동기화를 위한 시뮬레이션 장치에 있어서,
    CAZAC(Constant Amplitude Zero Auto-correlation) 시퀀스를 기반으로 제 1 송신 신호를 생성하여 전송하는 송신부;
    상기 송신 신호에 대한 위상 지연을 생성하는 타이밍 오프셋 생성부; 및
    상기 제 1 송신 신호 및 상기 제 1 송신 신호에 상기 위상 지연을 더한 제 2 송신 신호를 수신하여 상기 제 1 송신 신호와 상기 제 2 송신 신호와의 동기화를 수행하는 수신부를 포함하되, 상기 수신부는
    상기 제 1 송신 신호와 상기 제 2 송신 신호의 상관값을 기반으로 부호 획득을 수행하여 상기 제 1 및 제 2 신호의 위상차를 감소시키는 부호 획득부; 및
    상기 부호 획득부에서 감소된 위상차를 기준으로 상기 제 1 및 제 2 송신 신호에 부호 추적을 수행하여 상기 제 1 및 제 2 송신 신호의 동기를 맞추는 부호 추적부를 포함하고, 상기 부호 추적부는
    상기 부호 획득부에서 획득되는 위상차를 기반으로 상기 제 1 송신 신호의 위상을 일정 간격 전진 또는 지연시켜 상기 상관값의 차를 비교하여 상기 부호 추적을 수행하는 것을 특징으로 하는 대역 확산 시스템에서의 동기화를 위한 시뮬레이션 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 부호 획득부는 순차적 상호 상관을 통해 상기 상관값을 산출한 후, 상기 상관값이 가장 큰 값을 찾아 부호 획득을 수행하여 상기 위상차를 감소시키는 것을 특징으로 하는 대역 확산 시스템에서의 동기화를 위한 시뮬레이션 장치.
  4. 제 1 항에 있어서, 상기 부호 획득부는
    상기 제 1 및 제 2 신호의 상관을 통해 상기 상관값을 산출하는 상관값 산출부;
    상기 상관값과 문턱값과의 크기를 비교하는 비교부; 및
    상기 비교 결과를 기반으로 상기 상관값이 상기 문턱값보다 작으면 상기 제 1 송신 신호의 위상을 1 칩만큼 지연시킨 후, 다시 상기 상관값을 산출하고, 상기 문턱값보다 크면 상기 부호 획득 과정을 종료하는 판단부를 포함하는 것을 특징으로 하는 대역 확산 시스템에서의 동기화를 위한 시뮬레이션 장치.
  5. 삭제
  6. 제 1 항에 있어서, 상기 부호 추적부는
    상기 제 1 송신 신호의 위상을 제 1 간격만큼 전진 또는 지연시키는 제 1 위상 조정부;
    상기 위상 전진 또는 지연 후, 각각 상기 상관값을 다시 산출하는 상관값 재산출부; 및
    상기 재산출된 상관값들 간의 차가 음수이면 제 2 간격만큼 상기 위상을 지연시키고, 양수이면 제 2 간격만큼 상기 위상을 전진시키는 제 2 위상 조정부를 포함하는 것을 특징으로 하는 대역 확산 시스템에서의 동기화를 위한 시뮬레이션 장치.
  7. 제 1 항에 있어서, 상기 송신부는
    Figure 112012039291113-pat00013
    (여기서, N은 CAZAC 시퀀스의 길이, r은 N과 서로소인 수, p와 q는 0부터
    Figure 112012039291113-pat00014
    -1 사이의 정수로 수열의 인덱스 n과
    Figure 112012039291113-pat00015
    의 관계를 갖는 정수를 나타냄)을 이용하여 상기 CAZAC 시퀀스를 생성하는 것을 특징으로 하는 대역 확산 시스템에서의 동기화를 위한 시뮬레이션 장치.
  8. 제 1 항에 있어서,
    상기 타이밍 오프셋 생성부에서 생성된 위상 지연값, 상기 부호 획득 및 상기 부호 추적을 통해 획득되는 위상차를 디스플레이하는 디스플레이부를 더 포함하는 것을 특징으로 하는 대역 확산 시스템에서의 동기화를 위한 시뮬레이션 장치.
  9. 대역 확산 시스템에서 동기화를 위한 시뮬레이션 방법에 있어서,
    CAZAC(Constant Amplitude Zero Auto-correlation) 시퀀스를 기반으로 제 1 송신 신호를 생성하여 전송하는 송신 단계;
    상기 송신 신호에 대한 위상 지연을 생성하는 타이밍 오프셋 생성 단계; 및
    상기 제 1 송신 신호 및 상기 제 1 송신 신호에 상기 위상 지연을 더한 제 2 송신 신호를 수신하여 상기 제 1 송신 신호와 상기 제 2 송신 신호와의 동기화를 수행하는 수신 단계를 포함하되, 상기 수신 단계는
    상기 제 1 송신 신호와 제 2 송신 신호의 상관값을 기반으로 부호 획득을 수행하여 상기 제 1 및 제 2 송신 신호의 위상차를 감소시키는 부호 획득 단계; 및
    상기 부호 획득부에서 감소된 위상차를 기준으로 상기 제 1 및 제 2 송신 신호에 부호 추적을 수행하여 상기 제 1 및 제 2 송신 신호의 동기를 맞추는 부호 추적 단계를 포함하고, 상기 부호 추적 단계는
    상기 부호 획득 단계에서 획득되는 위상차를 기반으로 상기 제 1 송신 신호의 위상을 일정 간격 전진 또는 지연시켜 상기 상관값의 차를 비교하여 상기 부호 추적을 수행하는 단계를 포함하는 것을 특징으로 하는 대역 확산 시스템에서의 동기화를 위한 시뮬레이션 방법.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 부호 획득 단계는 순차적 상호 상관을 통해 상기 상관값이 가장 큰 값을 찾아 부호 획득을 수행하여 상기 위상차를 감소시키는 단계를 포함하는 것을 특징으로 하는 대역 확산 시스템에서의 동기화를 위한 시뮬레이션 방법.
  12. 제 9 항에 있어서, 상기 부호 획득 단계는
    상기 제 1 및 제 2 송신 신호의 상관을 통해 상기 상관값을 산출하는 상관값 산출 단계;
    상기 상관값과 문턱값과의 크기를 비교하는 비교 단계; 및
    상기 비교 결과를 기반으로 상기 상관값이 상기 문턱값보다 작으면 상기 제 1 송신 신호의 위상을 한 칩만큼 지연시킨 후, 다시 상기 상관값을 산출하고, 상기 문턱값보다 크면 상기 부호 획득 과정을 종료하는 판단 단계를 포함하는 것을 특징으로 하는 대역 확산 시스템에서의 동기화를 위한 시뮬레이션 방법.
  13. 삭제
  14. 제 9 항에 있어서, 상기 부호 추적 단계는
    상기 제 1 송신 신호의 위상을 제 1 간격만큼 전진 또는 지연시키는 제 1 위상 조정 단계;
    상기 위상 전진 또는 지연 후, 각각 상기 상관값을 다시 산출하는 상관값 재산출 단계; 및
    상기 재산출한 상관값들 간의 차가 음수이면 제 2 간격만큼 상기 위상을 지연시키고, 양수이면 제 2 간격만큼 상기 위상을 전진시키는 제 2 위상 조정 단계를 포함하는 것을 특징으로 하는 대역 확산 시스템에서의 동기화를 위한 시뮬레이션 방법.
  15. 제 9 항에 있어서, 상기 송신 단계는
    Figure 112012039291113-pat00016
    (여기서, N은 CAZAC 시퀀스의 길이, r은 N과 서로소인 수, p와 q는 0부터
    Figure 112012039291113-pat00017
    -1 사이의 정수로 수열의 인덱스 n과
    Figure 112012039291113-pat00018
    의 관계를 갖는 정수를 나타냄)을 이용하여 상기 CAZAC 시퀀스를 생성하는 단계를 포함하는 것을 특징으로 하는 대역 확산 시스템에서의 동기화를 위한 시뮬레이션 방법.
  16. 제 9 항에 있어서,
    상기 타이밍 오프셋 생성부에서 생성된 위상 지연값, 상기 부호 획득 및 상기 부호 추적을 통해 획득되는 위상차를 디스플레이하는 디스플레이 단계를 더 포함하는 것을 특징으로 하는 대역 확산 시스템에서의 동기화를 위한 시뮬레이션 방법.
  17. 대역 확산 시스템에서 제 1 수신 신호와 상기 제 1 수신 신호에 위상 지연을 더한 제 2 수신 신호와의 동기화를 위한 시뮬레이션 장치에 있어서,
    상기 제 1 수신 신호와 제 2 수신 신호의 상관값을 기반으로 부호 획득을 수행하여 상기 제 1 및 제 2 수신 신호의 위상차를 감소시키는 부호 획득부; 및
    상기 부호 획득부에서 감소된 위상차를 기준으로 상기 제 1 및 제 2 수신 신호에 부호 추적을 수행하여 상기 제 1 및 제 2 수신 신호의 동기를 맞추는 부호 추적부를 포함하되, 상기 부호 추적부는
    상기 부호 획득부에서 획득되는 위상차를 기반으로 상기 제 1 수신 신호의 위상을 일정 간격 전진 또는 지연시켜 상기 상관값의 차를 비교하여 상기 부호 추적을 수행하는 것을 특징으로 하는 대역 확산 시스템에서의 동기화를 위한 시뮬레이션 장치.
KR1020120052147A 2012-05-16 2012-05-16 대역확산 시스템에서의 시간 동기화를 위한 시뮬레이션 장치 및 방법 KR101305307B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120052147A KR101305307B1 (ko) 2012-05-16 2012-05-16 대역확산 시스템에서의 시간 동기화를 위한 시뮬레이션 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120052147A KR101305307B1 (ko) 2012-05-16 2012-05-16 대역확산 시스템에서의 시간 동기화를 위한 시뮬레이션 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101305307B1 true KR101305307B1 (ko) 2013-09-06

Family

ID=49455369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120052147A KR101305307B1 (ko) 2012-05-16 2012-05-16 대역확산 시스템에서의 시간 동기화를 위한 시뮬레이션 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101305307B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008508803A (ja) * 2004-07-27 2008-03-21 ゼットティーイー・サン・ディエゴ・インコーポレーテッド Ｏｆｄｍａまたはｏｆｄｍ通信システムにおける基準プリアンブル信号の送信及び受信
KR100867356B1 (ko) * 2007-07-30 2008-11-06 충남대학교산학협력단 보호구간 시퀀스가 추가된 ｃａｚａｃ 코드분할 다중접근통신방식을 제공하는 ｇｉａ ｃａｚａｃ ｃｄｍａ 시스템및 그 송수신방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008508803A (ja) * 2004-07-27 2008-03-21 ゼットティーイー・サン・ディエゴ・インコーポレーテッド Ｏｆｄｍａまたはｏｆｄｍ通信システムにおける基準プリアンブル信号の送信及び受信
KR100867356B1 (ko) * 2007-07-30 2008-11-06 충남대학교산학협력단 보호구간 시퀀스가 추가된 ｃａｚａｃ 코드분할 다중접근통신방식을 제공하는 ｇｉａ ｃａｚａｃ ｃｄｍａ 시스템및 그 송수신방법

Similar Documents

Publication Publication Date Title
JP4322668B2 (ja) 無線測位システムの改良
CN101371569B (zh) 使用周期平稳工具箱检测嵌入到噪声中的电视信号的存在
US7756209B2 (en) Apparatus, method, and program for identifying modulation mode
EP2698938A1 (en) Method of detecting generation of transmission signal using code sequence, communication system and measuring system
RU2008150492A (ru) Обнаружение сигналов в системе беспроводной связи
CN105743543A (zh) 电力线载波信道的多径时延测量方法
Li et al. GPS signal acquisition via compressive multichannel sampling
KR101144549B1 (ko) Ｂｏｃ 신호 추적 방법 및 추적 시스템
CN104641610A (zh) 用于估计频率误差的方法和装置
CN102215184A (zh) 一种上行定时偏差的估计方法及系统
EP3798682A1 (en) Wavefront global navigation satellite system and interference simulator systems and methods of use thereof
EP1982446A1 (en) Method, apparatus, analyser and computer program of searching for propagation paths
KR101305307B1 (ko) 대역확산 시스템에서의 시간 동기화를 위한 시뮬레이션 장치 및 방법
KR101050132B1 (ko) 대역 확산 부호 획득 장치 및 그 방법
EP3346657B1 (en) Method for obtaining signal and apparatus performing same
KR20040022971A (ko) 이동단말에서 파일롯 신호의 의사잡음 시퀀스 위상을추적하기 위한 장치 및 방법
US6912262B1 (en) Wideband symbol synchronization in the presence of multiple strong narrowband interference
CN105917587B (zh) 利用多个相关器确定信号发送和频率偏移
CN106932792B (zh) 一种基于软件接收机的导航信号模拟器时延测量方法
Moghaddam et al. Exploiting the orthogonality of L2C code delays for a fast acquisition
Li et al. Low complexity acquisition of GPS signals
RU2591565C1 (ru) Способ синхронизации передаваемых сообщений и устройство для его реализации
CN106817707B (zh) 在基站中用于检测以及辅助检测信号来源的方法及装置
JP7364075B2 (ja) 通信環境解析方法、通信環境解析システム、及び通信環境解析プログラム
KR101508522B1 (ko) 동기 오차 산출 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee