KR101301721B1

KR101301721B1 - 유사반전 다중화/역-다중화 방법 및 장치

Info

Publication number: KR101301721B1
Application number: KR1020090111560A
Authority: KR
Inventors: 신종윤; 김종호; 고제수
Original assignee: 한국전자통신연구원
Priority date: 2008-12-08
Filing date: 2009-11-18
Publication date: 2013-08-29
Also published as: KR20100066358A

Abstract

유사 반전 다중화/역-다중화 장치 및 방법이 개시된다. 개시된 유사 반전 다중화 장치는 클라이언트 신호를 OPUk-Xpv 신호에 매핑한다. OPUk-Xpv 신호는 페이로드 영역이 다수의 종속 슬롯으로 구분되고, 오버헤드 영역에 종속 슬롯과 관련된 프레임 구성 정보가 삽입된다. 유사 반전 다중화 장치는 클라이언트 신호의 비트 율 또는 비트 허용치에 따라 매핑 시 사용할 종속 슬롯의 개수를 결정하고, 결정된 개수만큼의 종속 슬롯을 사용하여 클라이언트 신호를 수용하는 것이 가능하다. 따라서 다양한 클라이언트 신호를 매핑 또는 프레이밍 할 수 있다.

반전 다중화, 클라이언트 신호, 광 채널 페이로드 유닛, 매핑, 프레이밍

Description

유사반전 다중화/역-다중화 방법 및 장치{Apparatus and Method for pseudo-inverse multiplexing/de-multiplexing transporting}

광 통신 기술에 있어서, 반전 다중화 방식의 통신 기술과 관련된다.

본 발명은 지식경제부 및 정보통신연구진흥원의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호 : 2008-F-017-01, 과제명 : 100Gbps급 이더넷 및 광전송 기술개발].

광 전달망에서는 다양한 비트 레이트를 가지는 클라이언트 신호들을 하나의 고속 프레임에 매핑하여 전송하기 위해 시분할다중화 방식을 사용한다. 하지만 수용되는 클라이언트 신호가 설치된 전송 신호보다도 더 높은 비트 레이트를 가지는 경우, 높은 비트 레이트를 가지는 종속신호를 상대적으로 낮은 비트 레이트를 가지는 여러 개의 전송 신호 프레임에 매핑하여 전송하기 위해 반전 다중화 방식을 사용한다.

이러한 반전 다중화 기술이라 함은 신호의 용량 측면에서 보았을 때에 기본적으로 하나의 커다란 용량의 종속신호를 여러 개의 작은 용량의 container 신호에 바이트 인터리빙하여 전송하는 것이다.

G.709에서는 도 1에서와 같이 작은 신호들의 묶음을 OPUk-Xv(Optical Payload Unit, k=1,2,3, X는 가상연접 개수, v는 가상연접을 의미)로 정의하였다. 예컨대, 2.5G급의 가상연접(virtual concatenation)이면 OPU1-Xv로, 10G급의 가상연접이면 OPU2-Xv로, 또는 40G급의 가상연접이면 OPU3-Xv로 사용하게 된다.

OPUk-Xv의 각 OPUk신호들이 ODUk 및 OTUk 매핑을 거치게 되면 X개의 OTUk 신호가 생성되며, 이러한 신호들은 독립적으로 여러 경로를 통해 최종목적지에 전달 된다. 이 때, 각 OTUk의 오버헤드(OH) 중 Multi-Frame Alignment Signal(MFAS) 및 Virtual Concatenated Overhead(VCOH) 중 Multi-Frame Indicator(MFI)를 사용하여 각 VCAT 그룹 내에 속한 신호들 사이의 발생한 스큐 값을 측정하고 보상한다.

100GbE신호를 OPU2e-10v에 매핑하는 경우를 살펴보면, OPU2e는 10GbE 신호를 bit-transparent하게 수용하기 위해서 정의한 신호이다. 10GbE 신호가 OPU2e에 비트 동기(bit-synchronously)로 매핑되므로 OPU2e 페이로드 영역의 비트 레이트는 10,356,012 kbit/s (=238/237 x 10.3125Gbit/s) ± 100 ppm이다. 10GbE이 OPU2e에 비트 동기로 매핑되므로 도 2와 같이 1905열부터 1920열까지 총 4x16 고정 스터프 바이트가 위치한다. OPU2e-10v는 10개의 OPU2e 신호를 가상 연접(virtual concatenation)한 신호이므로 OPU2e-10v 페이로드 영역의 비트 레이트는 103,560,126 kbit/s (=238/237 x 10.3125Gbit/s x 10) ± 100 ppm을 가진다. 100GbE신호는 총 103,125,000 kbit/s ± 100 ppm을 가지므로 100GbE 신호를 OPU2e-10v에 비트 동기 매핑하기 위해서는 도 3과 같이 총 4x10x16 고정 스터프 바이트가 사용된다. 즉, 송신단에서는 OPU2e-10v와 100GbE 신호는 항상 비트 동기가 되어야 하며 수신단에서는 OPU2e-10v로부터 동기된 100GbE 신호를 추출할 수 있어야 한다. 따라서 다른 비트 레이트를 가진 종속신호를 수용하고자 할 때에는 OPU2e-10v에 적용되는 고정 스터프 바이트의 수와 위치를 새로 정의해야 한다. 만약에 다른 비트 레이트를 가진 종속신호를 수용하면서 사용하는 고정 스터프 바이트 수를 도 3과 같이 유지하고자 한다면, OPU2e-10v가 아닌 종속신호의 비트 레이트에 비례하는 다른 비트 레이트를 정의할 수 밖에 없다.

또한, 수용하는 종속신호의 비트 허용치가 ± 100 ppm라면, 동기 매핑을 하게 되면 OPU2e-10v의 비트 허용치 또한 ± 100 ppm이어야 한다. 즉, OPU2e-10v의 비트 레이트, 비트 허용치 및 고정 스터프 바이트 수의 결정은 수용하는 종속신호에 의해서 정해져 버리므로, 수용하는 종속신호가 바뀐다면 비트 레이트, 비트 허용치 및 고정 스터프 바이트 수 중에 적어도 한 개 이상은 수정이 필요하다. 다시 말해서 정해진 비트 레이트, 비트 허용치 및 고정 스터프 바이트 수에 의해 단지 하나의 종속신호만을 수용할 수 있다. 또한, 하나의 클라이언트에 대해서 새로운 고정 스터프 바이트나 새로운 신호를 정의할 수 있더라도 하나의 클라이언트 신호에 대해서만 동기화를 하게 되므로 서로 다른 망에서 들어오는 2개의 이상의 클라이언트 신호를 동시 수용할 수는 없다.

도 4는 기본적인 OPU2e-10v 전송 방식에 대한 구조를 도시한다.

도 4에서, 100GbE 신호를 10개로 가상 연접된 OPU2e-10v 신호에 매핑하고 최종적으로 10개의 OTU2e 신호를 생성한다. 10개의 OTU2e신호는 10x10G 광 모듈을 통해서 10개의 각기 다른 파장 또는 광섬유를 통해서 송신된다. 앞에서 언급한 바와 같이 OPU2e-10v는 103,560,126 kbit/s ± 100 ppm 이하의 비트 레이트를 가진 종속신호 하나를 수용할 수 있으며 종속신호와 OPU2e-10v는 서로 동기된 신호이어야 한다.

하지만, OPU2e-10v에 동기된 100GbE 신호를 제외한 다른 클라이언트 신호를 OPU2e-10v로 보낼 때에는 비효율적인 방법이라 할 수 있다. 40GbE 신호를 OPU2e-10v에 매핑하는 것에 대해서 살펴보자. OPU2e-10v의 페이로드 용량이 상대적으로 40GbE의 2.5배 이상이나 되므로 40GbE 신호 하나를 OPU2e-10v에 매핑하는 것은 비효율적 방법이다. 이 때, OPU2e-10v는 하나의 클라이언트 신호만을 수용할 수 있으므로 OPU2e-10v에 매핑하고 남은 나머지 60% 정도의 바이트는 모두 고정 스터프 바이트로 채워지게 된다.

도 5는 OPU2e-10v에 40GbE신호를 매핑할 때의 OPU2e-10v 구조이다. OPU2e-10v의 총 용량 면에서 2개의 40GbE 신호와 2개의 10GbE 신호를 모두 수용할 수 있는 용량이다. 그럼에도 불구하고 OPU2e-10v는 앞서 살펴본 도 1과 같은 프레임 구조를 가지고 있어 여러 개의 종속신호를 구분하거나 서로 다른 비트 레이트를 가진 여러 개의 종속신호를 동시에 수용할 수 없으며, 단지 하나의 큰 용량의 종속신호를 특정 작은 용량의 전송 신호로 반전 다중화(inverse multiplexing)하는 기능을 한다.

따라서, 40GbE 신호를 수용할 때에는 OPU2e-10v가 아닌 다른 방식을 택하게 된다.

그 한가지 방법은 40GbE 신호를 OPU2e-4v로 수용하는 방법이다. 하지만, OPU2e-4v는 40G급의 신호이므로 이 경우 100G급 광 모듈을 40G급 광 모듈로 교체해야 하는 제한 사항이 있다. 또한, 2개의 40GbE 신호와 2개의 10GbE 신호를 송신할 때에는 2개의 OPU2e-4v 및 2개의 OPU2e 신호를 각각 독립적으로 생성해서 전송해야 한다. 따라서 서로 간에 다른 비트 레이트 또는 동기가 되어 있지 않은 40G급 광 모듈 2개와 10G 광 모듈 2개를 사용해야 한다. 즉, 총 100G급의 종속신호임에도 불구하고 하나의 100G 광 모듈을 통해서 전송할 수는 없다.

다른 한가지 방법은 2개의 40GbE 신호와 2개의 10GbE 신호를 다중화할 수 있는 보다 큰 용량의 OPU4 신호에 매핑하는 방법이다. 하지만, OPU4 신호는 100G 정도의 페이로드 용량이 고정되어 있어서, 100G 이상의 종속신호를 수용할 수 없으며, 이럴 경우마다 또 다른 새로운 프레임을 정의하고 다중화 하는 방식을 새로 정의해야 한다. 또한 OPU4의 경우 ODU0 (Optical channel Data Unit-level 0) 신호의 다중화를 지원할 경우에 ODU0는 1.25G급이므로 100G급의 OPU4에 다중화될 때에 80개 이상의 Tributary Slot (TS; 종속 슬롯)를 지원해야 한다. 하지만, OPU4페이로드의 한 행의 바이트 수는 3808바이트이므로 80으로 나누어 떨어지지 않는다. 즉, 80개의 종속 슬롯으로 OPU4 페이로드를 균등하게 할당할 수 없다. 이를 해결하기 위해 3808 바이트 중의 나머지 8바이트 열을 Fixed Stuff 바이트로 고정해서 사용하는 비효율적인 방식을 사용하게 된다.

이 뿐만이 아니라 다양한 종속신호를 80개의 종속 슬롯에 다중화하기 위해서는 80개의 멀티프레임 정의가 필요하다. 기존의 OPUk (k=1,2,3)에서는 MFAS (Multi-Frame Alignment Sequence) 1바이트를 통해서 2^m 개만큼의 멀티프레임을 구분하는 것이 가능하다. 하지만 OPU4는 80개의 멀티프레임이 반복되는 80의 배수를 표현해야 하므로 기존 MFAS 바이트에 추가적으로 80개의 멀티프레임을 구분하기 위한 별도의 OMFI (OPU Multi-Frame Identifier) 1바이트를 필요로 한다.

또한, 만약에 새로운 크기의 클라이언트 신호가 출현하면서 새로운 OPU5 신호를 정의할 경우에는 OPU5는 기존 ODUk (k=0,1,2,3,4)를 모두 수용할 수 있도록 해야 하므로 OPU5는 단순한 OPUk의 정수 배수보다 높은 비트 레이트를 가져야 한다. 결국 새로운 OPU 신호를 정의함에 따라 점점 비효율적인 OPU신호를 정의하게 된다.

결론적으로 100GbE 신호를 수용하는 반전 다중화 방식의 OPU2e-10v 라인 카드를 만들었을 경우에, 100GbE 신호 하나만을 수용할 수 있다. 40GbE 신호 및 10GbE 신호를 수용하여 100G 전송을 해야 할 경우에는 다른 방법을 사용하여야 하므로, 별도의 다른 라인 카드를 사용해야 한다.

다양한 클라이언트 신호를 수용할 수 있는 유사 반전 다중화 장치 및 방법이 제공된다.

본 발명의 일 양상에 따른 유사 반전 다중화 장치는, 클라이언트 신호를 매핑하기 위한 종속 슬롯의 종류를 결정하고, 결정된 종속 슬롯의 종류에 기초하여 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)을 적어도 1 이상의 종속 슬롯으로 분할하는 프레임 설정부, 종속 슬롯을 이용하여, 수신된 클라이언트 신호를 가상 연접 광 채널 페이로드 유닛의 페이로드에 매핑하는 페이로드 생성부, 및 종속 슬롯과 관련된 프레임 구성 정보를 생성하고, 생성된 프레임 구성 정보를 가상 연접 광 채널 페이로드 유닛의 오버헤드에 삽입하는 오버헤드 생성부를 포함할 수 있다.

이 때, 프레임 설정부는, 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)을, 바이트 단위로 분할되는 하나의 OPUk-Xv 종속 슬롯, 다수의 1.25G 종속 슬롯으로 분할되는 X개의 OPUk 종속 슬롯, 또는 다수의 1.25G 종속 슬롯으로 분할하는 것이 가능하다.

또한, 종속 슬롯의 크기 또는 바이트 단위는, 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)의 레벨 k에 따라 결정될 수 있다.

또한, 페이로드 생성부는, 수신된 클라이언트 신호의 비트 레이트 또는 비트 허용치에 따라 매핑에 필요한 종속 슬롯의 개수를 결정하고, 결정된 종속 슬롯 개 수만큼의 종속 슬롯을 이용하여 수신된 클라이언트 신호 별로 상이한 종속 슬롯을 할당하는 것이 가능하다.

또한, 프레임 구성 정보는, 결정된 종속 슬롯의 종류, 매핑 시 사용한 종속 슬롯의 개수, 자리맞춤 정보(justification control), 및 시간맞춤 정보(timing control) 중 적어도 1 이상을 포함할 수 있다.

한편, 본 발명의 일 양상에 따른 유사 반전 다중화 방법은, 클라이언트 신호를 매핑하기 위한 종속 슬롯의 종류를 결정하고, 결정된 종속 슬롯의 종류에 기초하여 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)을 적어도 1 이상의 종속 슬롯으로 분할하는 단계, 종속 슬롯을 이용하여, 수신된 클라이언트 신호를 가상 연접 광 채널 페이로드 유닛의 페이로드에 매핑하는 단계, 및 종속 슬롯과 관련된 프레임 구성 정보를 생성하고, 생성된 프레임 구성 정보를 가상 연접 광 채널 페이로드 유닛의 오버헤드에 삽입하는 단계를 포함할 수 있다.

본 발명의 일 양상에 따른 유사 반전 역 다중화 장치는, 수신된 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)의 오버헤드를 이용하여 클라이언트 신호가 매핑된 종속 슬롯의 종류 및 매핑 시 사용한 종속 슬롯의 개수를 검출하는 오버헤드 검출부, 검출된 종속 슬롯의 종류 및 종속 슬롯의 개수에 기초하여 수신된 가상 연접 광 채널 페이로드 유닛을 종속 슬롯으로 분할하는 페이로드 분할부, 및 종속 슬롯 별로 클라이언트 신호를 검출하는 디매핑부를 포함할 수 있다.

또한, 본 발명의 일 양상에 따른 유사 반전 역 다중화 방법은, 수신된 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)의 오버헤드를 이용하여 클라이언트 신호가 매핑된 종속 슬롯의 종류 및 매핑 시 사용한 종속 슬롯의 개수를 검출하는 단계, 검출된 종속 슬롯의 종류 및 종속 슬롯의 개수에 기초하여 수신된 가상 연접 광 채널 페이로드 유닛을 종속 슬롯으로 분할하는 단계, 및 종속 슬롯 별로 클라이언트 신호를 검출하는 단계를 포함할 수 있다.

본 발명에 따른 유사반전 다중화 방법 및 장치를 사용하여 100G 이더넷 신호를 효율적으로 수용하는 동시에 100G 이더넷 신호 이외에도 다양한 클라이언트 신호를 수용할 수 있다. 일 예로 유사반전 다중화 방식의 OPU2e-10pv (Optical Payload Unit, k=1,2,3, X는 가상연접 개수, pv는 유사반전 다중화 방식의 가상연접을 의미) 라인 카드를 구현하면 다양한 물리적 레인을 가지는 광 모듈을 사용할 수 있는 동시에 100GbE 신호는 물론 40GbE, 10GbE를 다양하게 수용할 수 있다. 또한 1GbE 신호 포트를 추가하여 최대 96개의 1GbE 신호도 수용할 수 있다. 또한 100G 고속 신호 설계를 할 필요 없이 기존 10G 고속 신호 설계를 그대로 활용할 수 있으며, 또한 40G급 고속 신호 전송이 가능하도록 설계를 수정한다면 100G에 이어서 400G로도 확장이 용이하다. 또한, 100G급 FEC를 구현하지 않고 상대적으로 저속인 10G급 FEC를 적용할 수 있기 때문에 보다 높은 성능을 가지는 FEC를 안정적으로 적용할 수 있다. 새로운 클라이언트에 상관없이 OPUk-Xv에 매핑할 수 있는 매핑 방법을 지원할 수 있음은 물론 2개 이상의 클라이언트를 동시 수용할 수 있도록 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시를 위한 구체적인 예를 상세히 설명한다.

도 6은 본 실시 예에 따른 OTUk 프레임 구조를 도시한다.

도 6을 참조하면, OTUk 프레임에서 15~16열은 OPUk의 오버헤드를 나타낸다. OPUk 오버헤드에는 페이로드 타입을 명시해주는 PSI(Payload Structure Identifier)가 15열 4행의 바이트에 위치한다. 16열의 바이트는 클라이언트 신호를 OPUk 페이로드에 매핑할 때에 필요한 오버헤드를 정의한다. 가상연접 신호를 전송할 경우에는 추가적으로 가상연접 오버헤드 신호로 VCOH (Virtual Concatenation Overhead)가 15열 1~3행의 3바이트에 위치한다.

도 7은 본 실시 예에 따른 가상연접 오버헤드 구조를 도시한다.

도 7을 참조하면, OPUk의 오버헤드 중의 PSI는 256 바이트 정보를 가진다. 이 중에 PSI첫 바이트(PSI[0])에는 OPUk의 페이로드 타입을 명시하는 OPUk payload type(PT) 바이트가 위치한다. PSI 두번째 바이트(PSI[1])에는 가상 연접 신호의 페이로드 타입을 명시하기 위한 OPUk-Xv payload type (VcPT) 바이트가 위치한다.

VCOH 3바이트는 각각 VCOH1, VCOH2 및 VCOH3로 명시하며, 멀티프레임 정보를 활용하여 각각의 VCOH 바이트는 32바이트 정보를 가진다. Virtual Concatenation MultiFrame Indicator(MFI) 바이트는 MFAS바이트 이외에도 Virtual container에 대한 멀티프레임 식별자를 가지고 있어 최대 16bit까지 가능하기 때문에 MFAS를 포함해서 최대 16,777,216개의 ODUk 프레임 길이를 식별할 수 있다. Sequence Indicator(SQ) 바이트는 OPUk-Xv에서 X개의 virtual container에 대한 sequence 또 는 배열번호를 나타낸다. 따라서 SQ 바이트를 이용하면 각각의 virtual container를 구별할 수 있다.

나머지 CTRL(Control word sent from source to sink), GID(Group Identification), RSA(Re-Sequence Acknowledge) 등은 가상연접을 hitless하게 능동적으로 대역폭을 조절하기 위해서 사용하는 바이트이다.

도 8은 본 발명의 일 실시 예에 따른 OPU2e-10pv 전송 방식을 도시한다.

본 실시 예에서, 유사 반전 다중화 신호는 일반적인 반전 다중화 신호인 OPUk-Xv와 구별하기 위해 OPUk-Xpv라 칭하기로 한다. 여기서 OPUk-Xpv는 본 실시 예에 따라 가상 연접된 광 채널 페이로드 유닛을 나타내고, k는 광 채널 페이로드 유닛의 레벨을 나타내고, X는 가상 연접의 개수를 나타낸다.

도 8을 참조하면, 1개의 100GbE 신호를 OPU2e-10pv 신호에 매핑하거나 2개의 40GbE 신호 및 2개의 10GbE신호를 OPU2e-10pv에 매핑하는 것이 가능하다. 마찬가지로 1개의 40GbE 신호 및 6개의 10GbE 신호를 OPU2e-10pv에 매핑할 수 있으며, 80개의 1GbE 신호를 OPU2e-10v에 매핑하는 것이 가능하다.

OPU2e-10pv는 최종적으로 10개의 OTU2e 신호로 변환된다. 10개의 OTU2e신호는 10x10G 광 모듈을 통해서 10개의 각기 다른 파장 또는 광섬유를 통해서 송신된다.

도 9 내지 도 13은 본 발명의 다른 일 실시 예에 따른 OPUk-3pv(k= 3s, 3s2, 3, 3e) 전송 방식을 도시한다.

도 9 내지 도 13에서, OPUk-3pv 중에서 100GE 신호를 bit-transparent하게 수용하는 최소 비트 레이트를 가진 신호를 OPU3s-3pv라 칭하기로 한다. 100GE 신호를 수용하는 OPU3s-3pv 신호를 3개의 40G 광 모듈로 전송하는 방식의 예는 도 9와 같다. OPU3s-3pv의 비트 레이트는 대략 110.504 330 622 327 Gbit/s ± 20 ppm을 가진다. 반면에 OTU4 프레임으로 100GE 신호를 bit-transparent하게 수용하는 최소 비트 레이트는 110.736 971 318 374 Gbit/s ± 20 ppm이다. 이는 앞에서 언급한 바와 같이 OTU4의 4080 바이트 중의 8바이트 열을 Fixed Stuff 바이트로 고정해서 사용해야 하는 비효율적인 방식이기 때문에, OPU3s-3pv방식이 OTU4보다 더 낮은 비트 레이트에서 100GE 신호를 bit-transparent하게 수용할 수 있다. 이 때 사용되는 각각의 40G 광 모듈은 대략 36.835 Gbit/s 이상의 전송 성능을 가질 수 있다. OPU3s-3pv는 최종적으로 3개의 OTU3s 신호로 변환된다. 3개의 OTU3s신호는 3개의 40G 광 모듈을 통해서 3개의 각기 다른 파장 또는 광섬유를 통해서 송신된다.

100GE 신호를 수용하는 OPU3s-3pv 신호를 1개의 100G 광 모듈로 전송하는 방식의 예는 도 10과 같다. OTU4 광 모듈의 비트 레이트는 대략 118.099 735 682 819 Gbit/s ± 20 ppm이고 OPU3s-3pv는 이보다 작은 110.504 330 622 327 Gbit/s ± 20 ppm을 가지므로 3개의 40G 광 모듈 대신에 1개의 100G 광 모듈을 그대로 사용해서 OPU3s-3pv 신호를 전송할 수도 있다.

STM-256 신호와 동일한 비트 레이트를 가진 OTUk 신호를 OTU3s2라 하자. 이러한 OTU3s2 3개를 유사 반전 다중화한 신호를 OPU3s2-3pv라 칭하기로 한다. OPU3s2-3pv 신호를 3개의 40G 광 모듈로 전송하는 방식의 예는 도11과 같다 OTU3s의 비트 레이트는 39.81312 Gbit/s ± 20 ppm을 가지므로, OPU3s2-3pv 신호의 비트 레이트는 119.43936 Gbit/s ± 20 ppm이며 각 40G 광 모듈의 비트 레이트는 39.81312 Gbit/s 이상의 전송 성능을 가질 수 있다. 생성된 OPU3s2-3pv는 3개의 OTU3s2 신호로 변환된다. 3개의 OTU3s2신호는 3개의 40G 광 모듈을 통해서 3개의 각기 다른 파장 또는 광섬유를 통해서 송신된다. OPU3s2-3pv는 1.25G 종속 슬롯을 사용하는 경우 최대 96개까지 활용이 가능하며 100GE 신호를 수용할 때에 90개의 1.25G 종속 슬롯이 사용되므로 나머지 6개의 1.25G 종속 슬롯에 6개의 1GE 신호를 동시 수용할 수 있다. 즉, OPU3s-3pv는 한 개의 100GE 신호를 수용할 수 있으나, 한 개의 100GE 신호를 수용하면서 최대 6개까지의 1GE 신호를 동시 수용할 수 있다. 물론 OPU3s-3pv 신호와 동일하게 최대 1개의 100GE 신호 또는 최대 96개의 1GE 신호를 유사반전 다중화하여 OPU3s-3pv 신호에 매핑하는 것도 가능하다.

OTU3의 비트 레이트는 대략 43.018 413 559 322 Gbit/s (=255/236 x 39.81312 Gbit/s) ± 20 ppm이다. 이러한 OTU3 3개를 유사반전 다중화한 신호를 OPU3-3pv라 칭하기로 한다. OPU3-3pv 신호를 3개의 40G 광 모듈로 전송하는 방식의 예는 도 12와 같다. OPU3-3pv 신호의 비트 레이트는 대략 129.055 240 677 966 Gbit/s ± 20 ppm이며 각 40G 광 모듈의 비트 레이트는 43.0185 Gbit/s 이상의 전송 성능을 가질 수 있다. 생성된 OPU3-3pv는 최종적으로 3개의 OTU3 신호로 변환된다. 3개의 OTU3신호는 3개의 40G 광 모듈을 통해서 3개의 각기 다른 파장 또는 광섬유를 통해서 송신된다. OPU3-3pv는 1.25G 종속 슬롯을 사용하는 경우 최대 96개까지 활용이 가능하며 100GE 신호를 수용할 때에 83개의 1.25G 종속 슬롯이 사용되므로 나머지 13개의 1.25G 종속 슬롯에 13개 각각의 1GE 신호를 동시 수용할 수 있다. 즉, OPU3-3pv는 한 개의 100GE 신호를 수용하면서 최대 13개까지의 1GE 신호를 동시 수용할 수 있다. 또한, OPU3-3pv 신호는 최대 1개의 100GE/ODU4 신호, 최대 96개의 1GE/ODU0 신호, 최대 48개의 STM-16/ODU1, 12개의 10GE/ODU2/STM-64 또는 3개의 40GE/ODU3/STM-256 신호를 유사 반전 다중화 할 수 있다. OPU3s2-3v와 OPU3-3v의 큰 성능 상의 차이점은 OPU3s2-3v는 최대 2개의 40GE/ODU3/STM-256 신호를 수용할 수 있으나 OPU3-3v는 최대 3개까지 40GE/ODU3/STM-256 신호를 수용할 수 있다.

OTU3e의 비트 레이트를 44.5824 Gbit/s (=215/192 x 39.81312 Gbit/s) ± 20 ppm이라 하자. 이러한 OTU3e 3개를 유사반전 다중화한 신호를 OPU3e-3pv라 칭하기로 한다. OPU3e-3pv 신호를 3개의 40G 광 모듈로 전송하는 방식의 예는 도 13과 같다. OPU3e-3pv 신호의 비트 레이트는 133.7472 Gbit/s ± 20 ppm이며 각 40G 광 모듈의 비트 레이트는 44.5824 Gbit/s 이상의 전송 성능을 가질 수 있다. 생성된 OPU3e-3pv는 최종적으로 3개의 OTU3e 신호로 변환된다. 3개의 OTU3e 신호는 3개의 40G 광 모듈을 통해서 3개의 각기 다른 파장 또는 광섬유를 통해서 송신된다. OPU3e-3pv는 1.25G 종속 슬롯을 사용하는 경우 최대 96개까지 활용이 가능하며 100GE 신호를 수용할 때에 80개의 1.25G 종속 슬롯이 사용되므로 나머지 16개의 1.25G 종속 슬롯에 16개 각각의 1GE 신호를 동시 수용할 수 있다. 즉, OPU3-3pv는 한 개의 100GE 신호를 수용하면서 최대 16개까지의 1GE 신호를 동시 수용할 수 있다. 8개의 1.25G 종속 슬롯에 10GE 신호를 수용할 수 있으므로 OPU3-3pv는 한 개의 100GE 신호를 수용하면서 최대 2개까지의 10GE 신호를 동시 수용할 수 있다. 또한, OPU3e-3pv 신호는 최대 1개의 100GE/ODU4 신호, 최대 96개의 1GE/ODU0 신호, 최대 48개의 STM-16/ODU1, 12개의 10GE/ODU2/ODU2e/STM-64 또는 3개의 40GE/ODU3/STM-256 신호를 유사반전 다중화하는 것이 가능하다. OPU3-3v와 OPU3e-3v의 큰 성능 상의 차이점은 OPU3-3v는 최대 10개의 ODU2e 신호를 수용할 수 있으나 OPU3e-3v는 최대 12개까지 ODU2e 신호를 수용할 수 있다. ODU2e의 비트 레이트는 10,399,525 kbit/s (=239/237 x 10.3125Gbit/s) ± 100 ppm을 가진다.

도 9 내지 도 13에서는 3개의 OTUk 광 모듈을 사용한 것을 가정하였다. 하지만 3개의 OTUk 광 모듈이 아닌, 3개의 정보 비트를 하나의 심볼로 전송하는 변조 방식(8-level Phase Shift Keying (8-PSK), DPSK-4ASK (Differential Phase Shift keying & 4-level Amplitude Shift Keying) 또는 DQPSK-2ASK (Differential Quadrature Phase Shift Keying & 2-level Amplitude Shift Keying))을 사용한 1개의 120G급 광 모듈을 사용할 수도 있다.

도 14는 본 발명의 일 실시 예에 따른 유사 반전 다중화 장치의 구성을 도시한다.

도 14를 참조하면, 유사 반전 다중화 장치(100)는 제 1 처리부(101), 제 2 처리부(102), 및 광 전송부(103)를 포함한다.

제 1 처리부(101)는 도 8에서 OPU2e-10pv 프레임을 생성한다. 제 2 처리부(102)는 도 8에서 각각의 OTU2e 신호를 생성한다. 그리고 전송부(103)는 도 8에서 parallel 10X10G Optic module에 대응된다. 즉, 제 1 처리부(101)는 클라이언트 신호를 수신하고, 수신된 클라이언트 신호를 프레이밍하여 OPUk-Xpv 프레임을 생성한다. 제 2 처리부(102)는 생성된 OPUk-Xpv 프레임을 분리하여 OPUk 프레임을 생성하고, 생성된 각각의 OPUk 신호에 OTU 오버헤드 또는 ODU 오버헤드를 삽입하여 OTU 신호를 생성한다. 광 전송부(103)는 생성된 OTU 신호를 광 전달망으로 전송한다.

제 1 처리부(101)를 보다 구체적으로 살펴보면, 제 1 처리부(101)는 프레임 설정부(104), 페이로드 생성부(105), 및 오버헤드 생성부(106)를 포함할 수 있다.

프레임 설정부(104)는 OPUk-Xpv 프레임에 레벨 k와 가상 연접 개수 X를 설정하고, OPUk-Xpv 프레임의 페이로드 영역을 다수의 종속 슬롯으로 분할한다. 종속 슬롯은 1개의 OPUk-Xv 종속 슬롯, X개의 OPUk 종속 슬롯 또는 다수의 1.25G 종속 슬롯 중에서 적어도 어느 하나 이상이 사용될 수 있다. 즉, 때에 따라서는 2 종류 이상의 종속 슬롯이 동시에 OPUk-Xpv 프레임을 구성할 수도 있다.

우선, 첫 번째로 OPUk-Xv 종속 슬롯으로 설정할 때 프레임 설정부(104)는 전체 종속 슬롯의 개수는 하나이지만 OPUk-Xv 종속 슬롯 내에는 레벨 k에 따라 M 바이트 단위로 구분하여 종속신호가 M 바이트 단위로 매핑되도록 하여 고속 병렬 설계가 쉽도록 설계하며, 비동기된 종속신호를 수용할 경우에도 M 바이트 단위로 justification을 수행하도록 한다.

예컨대, k가 1이면 OPUk-Xv 종속 슬롯을 2 바이트 단위로 구분한다. 이 때, OPUk-Xv 종속 슬롯의 2 바이트 개수는 7616*X (=4 x 3808 x X / 2)와 같다. k가 2 또는 2e이면 8 바이트 단위로 구분되며, OPUk-Xv 종속 슬롯의 M 바이트 개수는 1904*X (=4 x 3808 x X / 8)가 된다. 또한, k가 3 또는 3e인 경우, 32 바이트 (M=32) 단위로 구분되며, OPUk-Xv 종속 슬롯의 M 바이트 개수는 476*X (=4 x 3808 x X / 32)가 되고, k가 4인 경우 80 바이트 단위로 구분되어 OPUk-Xv 종속 슬롯의 M 바이트 개수는 190*X(=4x3800 x X / 80)가 된다.

두 번째로 OPUk 종속 슬롯으로 설정할 때 프레임 설정부(104)는 설정된 가상 연접 개수 X에 따라 OPUk-Xpv 프레임을 X개의 OPUk 종속 슬롯으로 구분한다. OPUk 종속 슬롯 하나에 하나의 클라이언트 신호가 매핑될 수도 있으며, OPUk 종속 슬롯을 레벨 k에 따라 여러 개의 1.25G 종속 슬롯으로 구분하여 여러 개의 클라이언트 신호들이 수용할 수 있도록 한다.

예컨대, OPUk-Xpv 프레임은 X개의 OPUk 종속 슬롯으로 구분이 되며, k가 1이면 OPUk 종속 슬롯 내에 1.25G 종속 슬롯의 개수는 2이고, k가 2 또는 2e이면 OPUk 종속 슬롯 내에 1.25G 종속 슬롯의 개수는 8이 된다. 또한, k가 3 또는 3e인 경우, OPUk 종속 슬롯 내에 1.25G 종속 슬롯의 개수는 32가 되고, k가 4인 경우 OPUk 종속 슬롯 내에 1.25G 종속 슬롯의 개수는 80이 된다.

세 번째로 1.25G 종속 슬롯으로 설정할 때 프레임 설정부(104)는 레벨 k에 따라 OPUk-Xpv 프레임을 여러 개의 1.25G 종속 슬롯으로 구분하여 여러 개의 클라이언트 신호를 수용할 수 있도록 한다. 레벨 k에 따라 1.25G 종속 슬롯의 개수를 적절하게 선택한다.

예컨대, k가 1이면 전체 1.25G 종속 슬롯의 개수는 2X 가 될 수 있고, k가 2 또는 2e이면 전체 1.25G 종속 슬롯의 개수는 8X가 될 수 있다. 또한 k가 3 또는 3e 인 경우, 전체 1.25G 종속 슬롯의 개수는 32X가 될 수 있고, k가 4인 경우 전체 1.25G 종속 슬롯의 개수는 80X가 될 수 있다.

페이로드 생성부(105)는 페이로드 영역에 매핑될 클라이언트 신호를 수신하고, 수신된 클라이언트 신호의 비트 레이트 또는 비트 허용치에 따라 수신된 클라이언트 신호를 매핑할 때 필요한 종속 슬롯의 개수를 결정한다.

예컨대, OPUk 종속 슬롯을 사용하는 경우에는 10GbE 신호에 대해서는 1개의 OPU2e 종속 슬롯을 사용하여 수신된 클라이언트 신호를 수용하는 것이 가능하고, 40GbE 신호에 대해서는 4개의 OPU2e 종속 슬롯을 사용하여 수신된 클라이언트 신호를 수용하는 것이 가능하다. OPU2e-10v 프레임에서 1.25G 종속 슬롯을 사용하는 경우에는 전체 1.25G 종속 슬롯의 개수는 80개이며, 10GbE의 클라이언트 신호를 수용하기 위해서는 최소한 8개의 1.25G 종속 슬롯을 사용하면 된다. 40GbE 신호의 클라이언트 신호를 수용하기 위해서는 가령 32개의 1.25G 종속 슬롯을 사용하면 된다.

페이로드 생성부(105)는 결정된 개수만큼의 종속 슬롯을 이용하여, 수신된 클라이언트 신호를 페이로드 영역에 매핑한다. 이 때, 페이로드 생성부(105)는 클라이언트 신호가 다수 개인 경우, 각각의 클라이언트 신호 별로 상이한 종속 슬롯을 할당하는 것이 가능하다. 클라이언트 신호를 페이로드 영역에 매핑할 때에 justification이 발생할 경우에는 수신 단에서 이를 제어할 수 있도록 JC (Justification Control) 정보를 생성한다. 또한 보다 자세한 시간 정보 제어를 필요로 할 경우에는 TC (Timing Control) 정보를 생성한다.

오버헤드 생성부(106)는 OPUk-Xpv 프레임의 오버헤드 영역에 종속 슬롯과 관 련된 프레임 구성 정보를 삽입한다. 여기서 프레임 구성 정보는 결정된 종속 슬롯의 종류, 매핑 시 사용한 종속 슬롯의 개수, 자리맞춤 정보(justification control), 시간맞춤 정보(timing control) 등을 포함할 수 있다. 예를 들어, OPUk 종속 슬롯을 사용하는 경우, OPUk-Xv 프레임의 가상 연접 오버헤드(VCOH)의 여분의(reserved) 바이트를 이용하여 정의되는 유사 반전 다중화 구조 식별자(PMSI)를 프레임 구성 정보로 삽입하는 것이 가능하다.

또한, 오버헤드 생성부(106)는, 동일한 클라이언트 신호를 수용한 OPUk 종속 슬롯들에 대응되는 오버헤드 영역에, 동일하게 설정된 PMSI를 삽입하는 것이 가능하다. 그 밖에도, 오버헤드 생성부(106)는 전술한 PSI 영역, VCOH 영역을 적절하게 수정하는 것이 가능하다.

도 15 내지 도 18은 본 발명의 일 실시 예에 따른 OPUk-Xv 종속 슬롯을 사용하는 OPUk-Xpv 프레임 구조를 도시한다.

도 15를 참조하면, OPUk-Xpv는 1개의 OPUk-Xv 종속 슬롯으로 구성되는 동시에 OPUk-Xv 종속 슬롯은 M 바이트 단위로 구분된다. OPUk-Xv 종속 슬롯 하나의 프레임은 총 4 x 3808 x X개의 바이트를 가지므로 총 M 바이트 개수는 4 x 3808 x X / M이다. 이 때, 오버헤드 영역에는 VCOH, PSI, JC, TC 등이 존재할 수 있다. M 바이트 단위에서의 M 값은 레벨 k에 따라 결정되며, k값에 따른 M 값 및 각 OPUk-Xv의 M 바이트 수는 다음과 같다.

k=4인 경우에 전체 4*3824 바이트가 M 값에 배수 관계가 아니므로 3824개의 열 중에서 8 열을 고정된 스터프 바이트(Fixed stuff byte)로 사용하고 나머지 3800 열에 대해서만 M바이트 그룹으로 할당한다. 따라서 도 16과 같이 OPU4-Xv의 M 바이트의 총 수는 190*X개 (=4 x 3800 x X /80)이다.

OPUk-Xv 종속 슬롯을 사용하는 경우에 하나의 클라이언트 신호만을 매핑하므로 JC 및 TC 정보도 하나의 클라이언트에 대해서만 존재하면 된다. 즉, 클라이언트 신호가 OPUk-Xv 종속 슬롯에 매핑될 때에 사용되는 M 바이트 단위의 개수를 Cm이라 한다면 이 값을 JC에 넣어서 보낸다. 또한 클라이언트 신호를 수용하기 위해 실제 보내야 되는 총 비트 개수 Cn과 M 바이트 단위의 개수 Cm 값을 보정해주기 위해서 Cn과 Cm의 차이 값 CnD값을 TC에 넣어서 보낸다. 총 M 바이트 수의 최대 값은 7616*X이고 X값은 최대 256이므로 총 M 바이트 수를 표현하는데 필요한 비트 수는 최대 21비트면 된다. M 바이트가 하나 증가됨을 표시하는 비트로 II (Increment Indicator) 비트를 사용하며, M 바이트 하나가 감소됨을 표시하는 비트로는 ID (Decrement Indicator) 비트를 사용한다. k값이 증가함에 따라 더 적은 비트로 총 M 바이트 수를 표현할 수 있으므로 14비트로도 충분히 표현이 가능할 경 우에는 JC4 바이트는 사용할 필요가 없으며, JC4 바이트가 사용되지 않을 때에는 MSB 비트를 0으로 한다. JC4바이트의 MSB 비트를 1로 할 경우에는 C15~C21는 Justification 제어에 사용됨을 의미한다. JC3 바이트는 JC1, JC2 또는 JC1, JC2, JC4의 값에 에러 발생 여부를 검출하기 위해서 CRC-8을 사용한 결과 값이 JC3 바이트에 저장된다. TC 바이트들이 사용될 경우에는 각각의 바이트의 MSB를 1로 하며, 사용되지 않을 경우에는 0으로 한다. 차이 값 정보로는 TC1 및 TC2 바이트를 사용해서 최대 14비트까지 표현할 수 있으며, 이 값에 에러 발생 여부를 검출하기 위해 CRC-7을 사용한 결과 값이 TC3 바이트에 저장된다. 여기서는 JC 및 TC가 하나의 OPUk-Xpv 프레임에 대해 클라이언트 신호를 매핑할 때에 Justification을 제어하는 바이트로 사용되었으나 사용에 따라 복수 개의 OPUk-Xpv 프레임 당 하나의 JC 및 TC 정보를 적용할 수도 있다.

2개 이상이 가상 연접된 OPUk-Xv 종속 슬롯의 경우에는 TC 바이트들은 15X+1 열에 위치하고 JC 바이트들은 15X+2에 위치할 수 있다. 반면에 X=1인 경우 가상 연접으로 1개밖에 사용되지 않은 경우에는 VCOH 바이트가 필요 없으므로 15번째 열의 VCOH 바이트 위치에 TC 바이트들을 위치시킬 수 있다. 16번째 열에는 JC 바이트들을 위치시킨다.

도 17은 OPUk-Xv 종속 슬롯을 사용하는 OPUk-Xpv 프레임 구조의 하나인 OPU3s-3v 종속 슬롯을 사용하는 OPU3s-3pv 프레임 구조를 도시한다. OPU3s-3pv는 레벨 3 계열로 M은 32값을 가지며 OPU3s-3v 종속 슬롯을 32 바이트 단위로 구분한다. 하나의 OPU3s-3v 종속 슬롯에는 1428개의 32 바이트가 존재한다. 예를 들어 OPU3s-3v의 비트율이 110.505 Gbit/s ± 20 ppm 이고 100GE 클라이언트 신호가 OPU3s-3pv에 매핑될 경우에는 클라이언트 신호가 OPU3s-3v에 매핑되는 32 바이트의 개수는 1427 또는 1428 개이면 충분하다. 즉, Cm 바이트는 1427 또는 1428 값을 가진다.

도 18은 X가 1인 경우 OPUk-Xv 종속 슬롯을 사용하는 OPU3s-1pv 프레임 구조의 일 실시 예를 도시한다. OPU3s-1pv는 레벨 3 계열로 M은 32값을 가지며 OPU3s-1v 종속 슬롯을 32 바이트 단위로 구분한다. 하나의 OPU3s-1v 종속 슬롯에는 476개의 32 바이트가 존재한다. 가상 연접으로 1개밖에 사용하지 않으므로 VCOH 바이트가 의미 없으므로 15번째 열의 VCOH 바이트 위치에 TC 바이트가 위치하며, 16번째 열에는 JC 바이트들이 위치한다.

도 19는 본 발명의 일 실시 예에 따른 OPUk 종속 슬롯을 사용하는 OPUk-Xpv 프레임 구조를 도시한다.

도 19를 참조하면, OPUk-Xpv는 X개의 OPUk 종속 슬롯으로 구성되는 동시에 OPUk는 N개의 1.25G 종속 슬롯으로 구성된다. 이 때 각각의 종속 슬롯은 TS#n-#m와 같이 나타낼 수 있다(n과 m은 1<= n <= N, 1<= m <= X를 만족하는 정수). #m은 OPUk 종속 슬롯의 번호를 의미하며, #n은 m번째 OPUk 종속 슬롯 내부에 존재하는 1.25G 종속 슬롯의 번호를 의미한다. 따라서 페이로드 영역은 여러 개의 종속 슬롯들이 byte-interleaving되어 TS#1-#1, TS#1-#2,.., TS#1-#X, TS#2-#1,TS#2-#2, .., TS#N-#1, TS#N-#2, .., TS#N-#X 등의 순서로 구분되는 것을 알 수 있다. 오버헤드 영역에는 PMSI가 존재할 수 있다. 그리고 OPUk의 각각의 1.25G 종속 슬롯은 몇 개의 바이트 열이 모여서 형성된다. k값에 따른 1.25G 종속 슬롯의 개수와 각 1.25G 종속 슬롯의 바이트 열의 수는 다음과 같다. 예컨대, k=4인 경우에 1행의 1.25G 종속 슬롯의 바이트열 수는 47.5이며, 이는 2행의 1.25G 종속 슬롯이 모여 95개의 바이트 열로 구성됨을 의미한다.

예를 들어, OPU2-10pv에서 TS#1-#1은 10개의 OPU2 종속 슬롯 중에 첫번째의 OPU2 종속 슬롯에 속하며, 첫번째 OPU2 종속 슬롯 내에 존재하는 8개의 1.25G 종속 슬롯 중에서 첫번째 1.25G 종속 슬롯을 의미한다. 마찬가지로 TS#8-#2는 두번째의 OPU2 종속 슬롯 내에 8번째 1.25G 종속 슬롯을 의미한다. OPU2-10v의 TS#n-#m과 같은 1.25G 종속 슬롯은 476열의 바이트 열로 구성된다. 즉, OPU2-10pv의 경우 38,080개의 바이트 열이 있는데, 10개의 OPUk 종속 슬롯으로 구분하고 각 OPUk 종속 슬롯 내부에 8개의 1.25G 종속 슬롯으로 구분할 수 있어서, 각각의 1.25G 종속 슬롯은 476열의 바이트 열로 구성된다. 도 19에서, 각 14X+1열부터 15X열이 모두 독립적인 값을 가질 수 있다. 15X+1열부터 16X열까지는 각 OPUk 종속 슬롯에 다양한 클라이언트 신호를 매핑하기 위한 Justification 제어 오버헤드로 사용한다.

수용하는 클라이언트 신호에 따라서 사용될 1.25G 종속 슬롯 개수를 결정하며, 사용되는 1.25G 종속 슬롯의 개수 ts에 따라 OPUk 종속 슬롯 내에 클라이이언트 신호가 매핑된다. 클라이언트 신호가 OPUk 종속 슬롯 내에 ts개의 1.25G 종속 슬롯에 매핑되는 프레임을 ODTUk-v.ts (pseudo-inversed Optical channel Data Tributary Unit k with ts 1.25G tributary slots)라 하자.

즉, ODTU3-v.2라 한다면 OPU3 종속 슬롯 내에 2개의 1.25G 종속 슬롯으로 구성된 매핑 프레임을 뜻한다. 이러한 ODTUk-v.ts 프레임은 OPUk-Xpv의 멀티 프레임 단위로 정의가 된다. 1.25G 종속 슬롯 하나의 바이트 열 수를 j라 하며, 사용되는 OPUk-Xpv의 멀티 프레임의 행의 수를 r이라 한다. 사용하는 1.25G 종속 슬롯의 개수는 ts라 한다. 레벨 k값에 따른 ODTUk-v.ts 파라이미터는 다음과 같다.

이 때에 구성되는 ODUTk-v.ts 프레임은 도 20과 같다. ODTUk-v.ts 페 이로드는 사용되는 1.25G 종속 슬롯 개수 ts에 따라 j x ts 바이트 열이 존재하며, 레벨 k에 따라 ODTUk-v.ts 프레임은 r 바이트 행을 가진다. ODTUk-v.ts 페이로드 하나에 4 x ts 개의 ODTUk-v.ts 오버헤드 바이트가 존재하며, 이 때에 4 x ts 바이트 중에서 3바이트는 JC 로 사용한다. 클라이언트 신호를 매핑할 때에 사용되는 1.25G 종속 슬롯의 개수 ts에 따라 클라이언트 신호는 ts 바이트 단위로 ODTUk-v.ts 프레임 매핑이 된다. 이러한 ODTUk-v.ts 프레임은 각 OPUk 종속 슬롯 내에 ts개의 1.25G 종속 슬롯으로 할당된다. ts 바이트 단위로 매핑이 되므로 총 사용되는 ts 바이트 단위의 개수인 Cm은 최대 15232를 가진다. JC 3바이트의 14비트로 Cm 값을 전달할 수 있으며 ts 바이트가 하나 증가됨을 표시하는 비트로 II (Increment Indicator) 비트를 사용하며, ts 바이트 하나가 감소됨을 표시하는 비트로는 ID (Decrement Indicator) 비트를 사용한다. JC3 바이트는 JC1, JC2의 값에 에러 발생 여부를 검출하기 위해서 CRC-8을 사용한 결과 값이 JC3 바이트에 저장된다.

도 21은 ODTU3-v.ts 프레임의 일 실시 예를 도시한다. ODTU3-v.ts는 ts개의 할당된 1.25G 종속 슬롯에 매핑된다. ODTU3-v.ts 페이로드는 119 x ts 바이트 열 및 128 바이트 행으로 구성된다. ODTUk-v.ts 페이로드 하나에 4 x ts 개의 ODTUk-v.ts 오버헤드 바이트가 존재하며, 이 때에 4 x ts 바이트 중에서 3바이트는 JC 로 사용한다. OPUk 종속 슬롯에 매핑되는 ODTU3-v.ts 프레임은 최대 32개까지의 1.25G 종속 슬롯 개수를 가질 수 있다. 클라이언트 신호를 매핑할 때에 사용되는 1.25G 종속 슬롯의 개수 ts에 따라 클라이언트 신호는 ts 바이트 단위로 ODTU3-v.ts 프레임 매핑이 되므로 ODTU3-v.ts는 총 15232개의 ts 바이트로 구분된다.

도 22 내지 도 26은 본 발명의 일 실시 예에 따른 1.25G 종속 슬롯을 사용하는 OPUk-Xpv 프레임 구조를 도시한다.

도 22를 참조하면, OPUk-Xpv는 N개의 1.25G 종속 슬롯으로 구성된다. 이 때 각각의 1.25G 종속 슬롯은 TS#n와 같이 나타낼 수 있으며, 편의상 n으로 표기한다(n은 1<= n <= N를 만족하는 정수). 즉, n은 1.25G 종속 슬롯의 번호를 의미한다. 따라서 페이로드 영역은 N 개의 종속 슬롯들이 byte-interleaving되어 1, 2,..., N 등의 순서로 구분되는 것을 알 수 있다. 오버헤드 영역에는 VCOH, PSI, JC 등이 존재할 수 있다. 특히 N개의 1.25G 종속 슬롯에 대한 N개의 JC 정보들이 ML개의 멀티프레임 단위로 15X+1열부터 16X열에 위치한다. ML (Multi-frame Length)은 멀티프레임 단위로 Justification overhead가 반복되는 길이를 뜻한다. 따라서 N=ML*X를 만족한다. 멀티프레임의 행의 길이를 r이라 한다면 OPUk-Xpv (k=1,2,2e,3,3e,...) 멀티프레임은 4행으로 구성되므로 r=4*ML 이 된다.

k값에 따른 멀티 프레임 길이 ML, 멀티 프레임의 총 행의 길이 r, 1.25G 종속 슬롯의 개수 N 및 각 1.25G 종속 슬롯의 바이트 열의 수 j는 다음과 같다.

예를 들어, OPU3e-3pv에는 총 96개의 1.25G 종속 슬롯이 존재하며, TS#1은 이 중에서 첫 번째의 1.25G 종속 슬롯을 의미한다. 마찬가지로 TS#80은 80번째의 1.25G 종속 슬롯을 의미한다. OPU3e-3pv의 1.25G 종속 슬롯 각각은 119열의 바이 트 열과 128의 행으로 구성된다. 또한 32개의 멀티프레임 단위로 각 1.25G 종속 슬롯에 해당하는 Justification Overhead (JOH)가 반복된다.

도 23은 1.25G 종속 슬롯을 사용하는 OPU3e-3pv 프레임 구조의 일 실시 예를 도시한다. OPU3e-3pv는 레벨 3e 계열로 총 96 (=32*3)개의 1.25G 종속 슬롯이 존재하며, TS#1은 이 중에서 첫 번째의 1.25G 종속 슬롯을 의미한다. 마찬가지로 TS#80은 80번째의 1.25G 종속 슬롯을 의미한다. OPU3e-3pv의 1.25G 종속 슬롯 각각은 119열의 바이트 열과 128의 행으로 구성된다. 또한 32개의 멀티프레임 단위로 각 1.25G 종속 슬롯에 해당하는 최대 96개의 Justification Overhead (JOH)가 반복된다.

도 24는 X가 1인 경우 1.25G 종속 슬롯을 사용하는 OPU3e-1pv 프레임 구조의 일 실시 예를 도시한다. OPU3e-1pv는 레벨 3e 계열로 총 32개의 1.25G 종속 슬롯이 존재하며, 멀티 프레임은 32개의 프레임으로 구성된다. 16번째 열에는 최대 32개의 Justification Overhead (JOH)가 멀티프레임 단위로 반복된다. 가상 연접으로 1개밖에 사용하지 않으므로 VCOH 바이트가 의미 없으므로 15번째 열의 VCOH 바이트 위치에 TC 오버헤드 바이트를 위치시킬 수도 있다. 클라이언트 신호를 수용하기 위해 실제 보내야 되는 총 비트 개수 Cn과 ts 바이트 단위의 개수 Cm 값을 보정해주기 위해서 Cn과 Cm의 차이 값 CnD값을 TC에 넣어서 보낸다. 이러한 차이 값 정보로는 TC1 및 TC2 바이트를 사용해서 최대 14비트까지 표현할 수 있으며, 이 값에 에러 발생 여부를 검출하기 위해 CRC-7을 사용한 결과 값이 TC3 바이트에 저장된다.

k=4인 경우에 3808*X열이 총 1.25G 종속 슬롯의 개수 N, 즉 80*X와 정수 배가 아니기 때문에 페이로드 후반부에 8*X개의 고정 스터프 바이트 열을 위치시켜서 고정 스터프 바이트 열을 제외한 전체 페이로드의 열의 길이를 3800*X로 한다. 이 때 j 값이 47.5가 되므로 1행만으로는 80*X개의 1.25G 종속 슬롯을 골고루 분포시킬 수 없으므로 2행에 걸쳐서 80*X개의 1.25G 종속 슬롯이 골고루 분포시킨다. 이와 같이 OPU4-Xpv의 페이로드 영역을 ML*X개의 1.25G 종속 슬롯으로 분할하기 위해서는 최소한 2행이 필요하므로 OPU4-Xpv 멀티프레임은 r=2*ML이 된다. 따라서 도 25와 같이 OPU4-Xpv 프레임은 N개, 즉 80*X개의 1.25G 종속 슬롯으로 구분된다.

도 26은 X가 1인 경우 1.25G 종속 슬롯을 사용하는 OPU4-1pv 프레임 구조의 일 실시 예를 도시한다. OPU4-1pv는 레벨 4 계열로 총 80개의 1.25G 종속 슬롯이 존재하며, 멀티 프레임은 80개의 프레임으로 구성된다. 16번째 열에는 최대 80개의 Justification Overhead (JOH)가 멀티프레임 단위로 반복된다. 이 때 X가 1인 경우로 JC4 바이트 없이 JC1, JC2 및 JC3 바이트만으로도 동작이 가능하다. 가상 연접으로 1개밖에 사용하지 않으므로 VCOH 바이트가 의미 없으므로 도 24와 동일하게 15번째 열의 VCOH 바이트 위치에 TC 오버헤드 바이트를 위치시킬 수도 있다. 페이로드 후반부에 8개의 고정 스터프 바이트 열을 위치시켜서 고정 스터프 바이트 열을 제외한 전체 페이로드의 열의 길이는 3800이 된다. 2행에 걸쳐서 80개의 1.25G 종속 슬롯이 골고루 분포된다.

도 22에서 보듯이 1.25G 종속 슬롯을 사용하는 경우에 최대 N개의 독립적인 클라이언트 신호을 매핑할 수 있으므로 JC 정보를 포함하는 Justification 오버헤 드 (JOH)는 최대 N개까지 존재해야 한다. 따라서 ML*X개 즉 N개의 JOH가 OPUk-Xv 오버헤드에 잘 분포가 되도록 ML개의 멀티프레임 단위로 15X+1부터 16X 열까지에 JOH 바이트를 분포시킨다. 1.25G 종속 슬롯을 몇 개를 사용해서 클라이언트 신호를 수용하느냐에 따라 ODTUk-v.ts 프레임이 형성되고 이러한 ODTUk-v.ts는 OPUk-Xpv 프레임에서 할당된 N개의 1.25G 종속 슬롯 중에 ts개가 할당되어 ODTUk-v.ts가 OPUk-Xpv에 매핑된다.

이와 같이 클라이언트 신호를 수용하기 위해서 ts개의 1.25G 종속 슬롯으로 구성되는 매핑 프레임을 ODTUk-v.ts라 하자. 즉, ODTU3-v.2라 한다면 OPUk-Xpv 프레임에서 2개의 1.25G 종속 슬롯으로 구성된 매핑 프레임을 뜻한다. 이러한 ODTUk-v.ts 프레임은 OPUk-Xpv의 멀티 프레임 단위로 정의가 되며 도 27과 같다. 도 27은 앞서 설명한 도 20과 동일하며 차이점은 ODUTk-v.ts의 오버헤드에 JC4 바이트를 추가적으로 필요로 하는 경우에 발생할 수 있다. 1.25G 종속 슬롯 하나의 바이트 열 수를 j라 하며, 사용되는 OPUk-Xpv의 멀티 프레임의 행의 수를 r이라 한다. 사용하는 1.25G 종속 슬롯의 개수는 ts라 할 때, 레벨 k값에 따른 ODTUk-v.ts 파라이미터는 다음과 같다.

ODTUk-v.ts 페이로드는 사용되는 1.25G 종속 슬롯 개수 ts에 따라 j x ts 바이트 열이 존재하며, 레벨 k에 따라 ODTUk-v.ts 프레임은 r 바이트 행을 가진다. ODTUk-v.ts 페이로드 하나에 4 x ts 개의 ODTUk-v.ts 오버헤드 바이트가 존재하며, 이 때에 4 x ts 바이트 중에서 4바이트를 JC 로 사용한다. 위 표에서 나타난 것과 같이, ODTUk-v.ts에 페이로드 전체 바이트 수는 15232 * ts * X 개이며 ts바이트 단위로 클라이언트 신호를 매핑한다고 하였을 때에 Cm 값은 최대 15232*X 값을 가질 수 있다. X의 최대값은 256이기 때문에 Cm값을 표현하기 위해서는 최대 21비트까지 사용될 수 있어야 하므로 X가 2이상인 경우에는 JC4 바이트가 추가로 사용된다. ts 바이트가 하나 증가됨을 표시하는 비트로 II (Increment Indicator) 비트를 사용하며, ts 바이트 하나가 감소됨을 표시하는 비트로는 ID (Decrement Indicator) 비트를 사용한다. JC4바이트의 MSB 비트를 1로 할 경우에는 C15~C21는 Justification 제어에 사용됨을 의미한다. JC3 바이트는 JC1, JC2 또는 JC1, JC2, JC4의 값에 에러 발생 여부를 검출하기 위해서 CRC-8을 사용한 결과 값이 JC3 바이트에 저장된다.

OPUk-Xpv 프레임에 1.25G 종속 슬롯을 사용하는 ODTU3-v.ts 프레임의 일 실시예는 도 10b와 유사하다. OPUk 종속 슬롯 내에 1.25G 종속 슬롯을 사용하는 경우 JC4 바이트가 필요없으며, ts는 최대 ML개로 제한된다. 반면에 OPUk-Xpv 프레임에 1.25G 종속 슬롯을 사용하는 경우에는 X가 2이상인 경우에 JC4 바이트가 사용되며 ts는 최대 ML*X개까지 사용이 가능하다.

ODTU3-v.ts는 ts개의 할당된 1.25G 종속 슬롯에 매핑된다. ODTU3-v.ts 페 이로드는 119 x ts 바이트 열 및 128 바이트 행으로 구성된다. ODTUk-v.ts 페이로드 하나에 4 x ts 개의 ODTUk-v.ts 오버헤드 바이트가 존재하며, 이 때에 4 x ts 바이트 중에서 3바이트는 JC 로 사용한다. OPUk 종속 슬롯에 매핑되는 ODTU3-v.ts 프레임은 최대 32개까지의 1.25G 종속 슬롯 개수를 가질 수 있다. 클라이언트 신호를 매핑할 때에 사용되는 1.25G 종속 슬롯의 개수 ts에 따라 클라이언트 신호는 ts 바이트 단위로 ODTU3-v.ts 프레임 매핑이 되므로 ODTU3-v.ts는 총 15232개의 ts 바이트로 구분된다.

다음으로, 본 발명의 일 실시 예에 따른 유사 반전 다중화를 위해 수정되는 오버헤드 영역을 살펴본다.

먼저, PT 바이트는 다음과 같이 정의될 수 있다.

PT 바이트는 수신 단에서 수신된 신호가 본 실시 예에 따른 유사 반전 다중화 방식으로 수신된 신호임을 식별하게 해준다. 앞서 살펴본 대로 유사반전 다중화는 크게 세가지 종속 슬롯 방법으로 나뉜다. OPUk-Xv 종속 슬롯, OPUk 종속 슬롯 및 1.25G 종속 슬롯이 그것이다. PT 바이트 값이 0x30이면 하나의 OPUk-Xpv 종속 슬롯을 사용하는 유사 반전 다중화 방식의 신호임을 뜻한다. PT 바이트 값이 0x31이면 X개의 OPUk 종속 슬롯을 사용하는 유사 반전 다중화 방식의 신호임을 의미한다. 또한, PT 바이트 값이 0x32이면 다수의 1.25G 종속 슬롯을 사용하는 유사 반전 다중화 방식의 신호임을 의미한다. 단, OPUk-Xv와 호환성을 위해서 PT 바이트 값을 0x30으로 하고 가상연접 페이로드 타입(VcPT)에서 이러한 종속 슬롯 방식을 구별할 수도 있다.

그리고 VcPT 바이트는 다음과 같이 정의될 수 있다.

X개의 OPUk 종속 슬롯을 사용하는 OPUk-Xpv의 VcPT 바이트와 기존 OPUk-Xv의 VcPT바이트의 차이점은 OPUk-Xv의 4행 14X+1열부터 15X열에 위치한 모든 X개의 VcPT바이트는 동일한 값을 가지는 반면에 OPUk-Xpv의 4행 14X+1열부터 15X열에 위치한 X개의 VcPT바이트는 각각 독립적인 값을 가질 수 있다는 데에 있다. 즉, X개의 각각의 VcPT 바이트는 X개의 각각의 OPUk 종속 슬롯의 가상연접 페이로드 타입을 정의하게 한다. 따라서 OPUk-Xpv방식의 경우에 4행 14X+1열에 위치한 첫번째 VcPT 바이트가 0x02값이라면 첫 번째 OPUk 종속 슬롯에 대해서 Asynchronous CBR mapping이 이루어지는 것을 뜻하며, 또한, 4행 15X열에 위치한 마지막 VcPT 바이트가 0x05값이라면 마지막 X번째 OPUk 종속 슬롯에 대해서 GFP (Generic Frame Procedure) 매핑이 이루어진 신호임을 뜻한다.

이와 같이 여러 개의 OPUk 종속 슬롯으로 구성된 OPUk-Xpv 신호에서는 동시에 각각의 OPUk 종속 슬롯이 독립적으로 신호를 매핑할 수 있음은 물론 OPUk 종속 슬롯 내부를 1.25G 종속 슬롯으로 구분하여 OPUk 종속 슬롯보다 작은 여러 개의 클라이언트 신호를 수용하고 다중화하는 것이 가능하다.

OPUk-Xv 종속 슬롯을 사용하는 OPUk-Xpv의 경우 하나의 클라이언트 신호만을 수용하므로 OPUk-Xpv의 VcPT은 21을 제외한 모든 값이 가능하다. 반면에 1.25G 종속 슬롯으로 구성된 OPUk-Xpv 신호에서는 PT는 32값을 가지며, VcPT는 21의 값을 가진다.

도 28은 본 발명의 일 실시 예에 따른 OPUk 종속 슬롯을 사용하는 OPUk-Xpv의 오버헤드 구조를 도시한다.

도 28에서, TVI(Total Virtual contatenated signal Indicator)는 전체 가상 연접되는 신호의 총 개수에 대한 정보를 제공한다. 즉, OPUk-Xpv의 X값에 해당한다. TVI바이트는 얼마나 많은 OPUk 신호들이 반전 다중화 방식으로 가상 연접될 수 있는지를 수신 단에서 바로 알 수 있게 해주기 위함이다. 하지만 TVI 바이트가 꼭 필요한 것은 아니다. 모든 OPUk에서 수신한 SQ바이트를 분석하여 가상 최대값을 가지는 SQ바이트 값에 1을 더하면 가상 연접되는 신호의 총 개수를 얻을 수 있기 때문이다.

유사 반전 다중화되는 가상 연접의 총 신호 개수를 알게 되면, 고려해야 할 총 PMSI 바이트 수를 알게 되므로 수신 단에서 PMSI 디코딩을 하드웨어적으로 수행하기가 수월해진다. 하지만 유용한 정보일 뿐 꼭 필요한 정보는 아니다. 특히 OPUk-Xpv의 X를 가변해서 사용하는 구조가 아닌 고정해서 사용하는 구조에서는 이미 X값을 알고 있으므로 별도로 가상연접의 총 신호 개수를 알아낼 필요는 없다. 단지 OPUk-Xpv에서 X값을 가변할 수 있는 경우에는 가상연접의 총 신호 개수를 통해서 유사반전 다중화의 경계를 정의할 수 있도록 한다.

VCOH1의 Reserved 바이트 중에서 4번째 바이트를 사용한 PMSI (Pseudo-inverse Multiplex Structure Identifier)는 유사반전 다중화 구조 식별자에 대한 정보를 제공한다. 각각의 OPUk 종속 슬롯마다 PMSI바이트가 존재하므로 각 OPUk 종속 슬롯에 어떻게 다양한 클라이언트 신호가 유사반전 다중화되어 있는지에 대한 정보를 제공한다.

예컨대, OPUk-Xpv의 첫 번째 OPUk 종속 슬롯의 PMSI의 Tributary Port 값이 두 번째 OPUk 종속 슬롯의 PMSI의 Tributary Port 값과 동일하다면 두 개의 OPUk 종속 슬롯은 가상 연접된 것이다. 즉, 각 OPUk 종속 슬롯의 PMSI 바이트에 동일한 Tributary Port 값을 가질 경우에 OPUk 종속 슬롯간에 가상연접이 된 것이며 다른 Tributary Port 값을 가질 경우에는 각각의 OPUk 종속 슬롯은 서로 독립적으로 클라이언트 신호를 수용함을 의미한다.

도 29는 본 발명의 일 실시 예에 따른 OPUk 종속 슬롯을 사용하는 OPUk-Xpv의 PMSI 구조를 도시한다.

도 29에서, OPUk-Xpv에서의 PMSI는 총 X개가 존재하며 그 순서 배열은 SQ의 값을 참고로 정해질 수 있다. m번째 OPUk 종속 슬롯의 SQ 값은 m-1이다. 본 실시 예에서, OPUk-Xpv에서 X개 만큼 구분되는 OPUk 종속 슬롯이 있으며, 또한, OPUk 종속 슬롯 내부적으로 구분되는 1.25G 종속 슬롯이 있다. 따라서 X개의 OPUk 종속 슬롯 중에 m번째 OPUk 종속 슬롯의 SQ값은 m-1을 가지며, 이러한 OPUk 종속 슬롯을 TS-#m이라 표기하기로 한다. 또한, m번째 OPUk 종속 슬롯 내에 n번째 1.25G 종속 슬롯을 TS#n-#m이라고 표기하기로 한다. 예컨대, SQ 바이트가 0인 OPUk 종속 슬롯은 TS-#1이라 한다. 마찬가지로 SQ 바이트가 1인 OPUk 종속 슬롯은 TS -#2이라 한다. SQ 바이트 값이 2인 OPUk 종속 슬롯 내에서 2번째에 위치한 1.25G 종속 슬롯은 TS#2-3이라 한다.

OPUk-Xpv의 X값은 최대 256까지 지원하도록 정의되어 있으므로 PMSI의 Tributary port 또한 최대 256까지 표현할 수 있어야 하므로 이를 위해서는 8비트 모두 OPUk-Xpv의 Tributary port 정보로 사용해야 한다.

도 30은 본 발명의 일 실시 예에 따른 OPU2e 종속 슬롯을 사용하는 OPU2e-10pv 프레임을 도시한다.

도 30을 참조하면, OPU2e-10pv의 경우에 X=10이며, OPU2e 종속 슬롯 내부는 8개의 1.25G종속 슬롯으로 이루어질 수 있다.

OPU2e-10pv의 오버헤드는 총 4 x 2 x 10 byte로 구성되며, 페이로드는 4 x 3808 x 10 byte로 구성된다. OPU2e 종속 슬롯은 총 10개로 구성되며, OPU2e 종속 슬롯의 내부는 총 8개의 1.25G 종속 슬롯으로 구분된다. 또한, OPU2e-10pv에서 m번째 OPU2e 종속 슬롯의 내부에 n번째 1.25G 종속 슬롯을 TS#n-#m이라 한다.

OPU2e-10pv에서 100GbE 신호를 수용할 경우에는 모든 10개의 OPU2e 종속 슬롯을 연접하여 100GbE신호를 이에 매핑한다. 40GbE 신호를 수용하기 위해서는 총 4개의 OPU2e 종속 슬롯을 연접하여 40GbE 신호를 이에 매핑하면 된다. 따라서 4개의 OPU2e 종속 슬롯 내에 존재하는 4 x 8개의 1.25G 종속 슬롯은 모두 40GbE 신호를 수용하는데 사용된다. 10GbE 신호를 수용하기 위해서는 총 1개의 OPU2e 종속 슬롯에 10GbE신호를 매핑하면 된다. 1GbE신호를 수용하기 위해서는 1개의 1.25G 종속 슬롯에 1GbE신호를 매핑하면 되므로 OPU2e 종속 슬롯 내부에 8개의 1.25G 종속 슬롯 중에서 1개의 1.25G 종속 슬롯을 선택하여 매핑하면 된다.

도 31은 본 실시 예에 따른 OPUk 종속 슬롯을 사용하는 OPUk-Xpv의 MSI 바이트를 도시한다(k=2e, X=10인 경우).

도 31을 참조하면, 도 30과 같은 각각의 OPU2e 종속 슬롯이 어떤 유사 반전 다중화 구조로 구성이 되어 있는지를 알려주기 위해서 전술한 OPUk-Xpv의 PMSI 바 이트를 사용하며, 이와 더불어 OPU2e 종속 슬롯 내에 각각의 1.25G 종속 슬롯들이 어떤 유사 반전 다중화 구조로 구성이 되어 있는지를 알려주기 위해서 OPU2e 종속 슬롯을 사용하는 OPU2e-Xpv의 MSI (Multiplex Structure Identifiere) 바이트를 사용한다.

OPU2e 종속 슬롯을 사용하는 OPUk-Xpv의 MSI 바이트는 PSI 바이트의 Reserved 바이트 중에서 N개 만큼을 MSI 바이트로 사용한다. 여기서 N은 OPU2e 종속 슬롯 내에 존재하는 1.25G 종속 슬롯의 개수이다. 즉, OPU2 종속 슬롯 또는 OPU2e 종속 슬롯과 같은 내부에 8개의 1.25G 종속 슬롯으로 구성되어 있는 OPUk 종속 슬롯은 2행부터 9행까지 MSI바이트로 사용하며, 내부 1.25G 종속 슬롯을 16개로 사용하는 OPUk 종속 슬롯의 경우에 2행부터 17행까지 MSI바이트로 사용한다. OPU2e 종속 슬롯은 8개의 1.25G 종속 슬롯으로 구성되어 있으므로 OPU2e 종속 슬롯을 사용하는 OPUk-Xpv의 MSI바이트로 PSI 바이트의 2행부터 9행에 위치한 총 8바이트가 사용된다. MSI 각 행의 바이트의 첫번째 상위 비트는 각 1.25G 종속 슬롯이 클라이언트 신호 매핑에 사용되고 있는지에 대한 여부를 알려준다. 즉, 상위 비트 T/F를 0으로 설정하면 그에 해당하는 1.25G 종속 슬롯은 클라이언트 신호 매핑에 사용되지 않음을 뜻한다. 반대로 상위 비트 T/F를 1로 설정하면 해당 1.25G 종속 슬롯이 클라이언트 신호 매핑에 사용되고 있음을 알려준다.

도 32 내지 도 37는 본 실시 예에 따른 OPUk 종속 슬롯을 사용하는 OPUk-Xpv의 PMSI의 설정 상태를 도시한다.

일 예로써, OPU2e-10pv에 2개의 10GbE 신호와 2개의 40GbE신호를 유사반전 다중화한 예를 살펴본다.

하나의 OPU2e 종속 슬롯은 10.3125Gbit/s 비트율을 가진 클라이언트 신호를 수용할 수 있으므로 10GbE 신호는 1개의 OPU2e 종속 슬롯을 사용하여 매핑하는 것이 가능하고, 40GbE 신호는 4개의 OPU2e 종속 슬롯을 사용하여 매핑하는 것이 가능하다. 이때, 10개의 OPU2e 종속 슬롯들 중에서 10GbE 신호를 OPU2e 종속 슬롯 TS-#6에 매핑하고, 다른 10GbE신호를 OPU2e 종속 슬롯 TS-#8에 매핑하고, 40GbE 신호를 OPU2e 종속 슬롯 TS-#1, TS-#2, TS-#3, TS-#4에 매핑하고, 다른 40GbE 신호를 OPU2e 종속 슬롯 TS-#5, TS-#7, TS-#9, TS-#10에 매핑하는 것이 가능하다.

이러한 경우 PMSI 코딩은 도 32와 같다. 첫 번째부터 네 번째까지의 OPU2e 종속 슬롯에 해당하는 PMSI 바이트들의 Tributary Port의 값이 0x00으로 동일하므로 TS-#1, TS-#2, TS-#3, TS-#4은 서로 가상 연접되어 있음을 알 수 있으며, 그 용량은 40G급이 된다. 마찬가지로 다섯 번째, 일곱 번째, 아홉 번째 및 열 번째까지의 OPU2e 종속 슬롯에 해당하는 PMSI 바이트들의 Tributary Port의 값이 0x01으로 동일하므로 TS-#5, TS-#7, TS-#9, TS-#10은 서로 가상 연접되어 있으며 그 용량은 40G급이 된다. 만약에 50G급의 클라이언트 신호를 수용해야 한다면 5개의 OPU2e 종속 슬롯에 해당하는 PMSI 바이트들에 동일한 Tributary Port 값을 설정한다.

도 33은 OPU2e 종속 슬롯을 사용하는 OPU2e-10pv에 10GbE 신호 10개를 유사반전 다중화하는 경우이다. 이 경우 각각의 OPU2e 종속 슬롯에 매핑을 하면 되므로 PMSI 바이트들의 Tributary Port 값을 서로 다르게 구성하면 된다.

도 34는 6개의 10GbE 및 1개의 40GbE 신호를 유사반전 다중화하는 경우이다. 40GbE 신호를 수용하기 위해서 4개의 OPU2e 종속 슬롯을 사용하면 되고, 이를 위해 TS -#1, TS -#4, TS-#7 및 TS-#10의 PMSI 바이트들의 Tributary Port값을 서로 일치시키면 된다. 나머지 6개의 각각의 10GbE 신호를 수용하기 위해서는 6개의 각각의 OPU2e 종속 슬롯의 PMSI 바이트에는 서로 다른 Tributary port값을 설정하면 된다. 수신단에서 PMSI 바이트만을 살펴보면 첫 번째, 네 번째, 일곱 번째, 열 번째 OPU2e 종속 슬롯이 가상 연접되어 있으며, 나머지 6개의 OPU2e 종속 슬롯은 서로 가상 연접되어 있지 않고 독립적으로 클라이언트 신호를 매핑하였음을 알 수 있다.

도 35는 OPU2e 종속 슬롯을 사용하는 OPU2e-10pv에 100GbE신호를 유사반전 다중화하는 경우이다. 이 경우는 10개의 OPU2e 종속 슬롯을 가상 연접해야 하므로 10개의 OPU2e의 PMSI 바이트의 Tributary Port 값을 모두 같은 값으로 설정하면 된다.

도 36은 OPU2e 종속 슬롯을 사용하는 OPU2e-10pv에 16개의 1GbE 및 2개의 40GbE 신호를 유사반전 다중화하는 경우이다. 40GbE 신호를 수용하기 위해서 4개의 OPU2e 종속 슬롯을 사용하면 되고, 이를 위해 TS-#1, TS-#4, TS-#7 및 TS-#10의 PMSI 바이트들의 Tributary Port값을 서로 일치시키면 된다. 또 다른 40GbE 신호를 수용하기 위해서 TS -#5, TS-#6, TS-#8, TS-#9의 PMSI 바이트들의 Tributary Port값을 서로 일치시키면 된다. 나머지 TS-#2 및 TS-#3의 PMSI 바이트에는 서로 다른 Tributary port값을 설정하면 두 번째 및 세 번째 OPU2e 종속 슬롯은 서로 독립적으로 동작함을 의미한다. 두 번째 및 세 번째 OPU2e 종속 슬롯 내부에 1GbE신호를 다중화 하기 위해서 OPU2e 종속 슬롯을 사용하는 OPU2e-10pv의 MSI (Multiplex Structure Identifiere) 바이트를 사용한다. 두 번째 및 세 번째 각각 OPU2e 종속 슬롯의 내부에 8개 1.25G 종속 슬롯에 독립적으로 1GbE 신호를 매핑하여야 하므로 MSI 바이트의 코딩을 도 37과 같이 한다.

도 37은 두 번째 OPU2e 종속 슬롯에 MSI 코딩의 예를 보여준다. 즉, 8개의 MSI 바이트에 서로 다른 1.25G Tributary port값을 설정하여 8개의 1.25G 종속 슬롯이 서로 독립적으로 클라이언트 신호를 매핑하고 있음을 알려준다. 또한, 8개의 바이트의 각 첫번째 상위 비트를 1로 설정하여 각 1.25G 종속 슬롯이 사용되고 있음을 알려준다.

앞서 도 32에서 2개의 10GbE 신호 및 2개의 40GbE 신호를 유사반전 다중화하기 위한 PMSI 코딩의 예에 대해 살펴보았다. 두 개의 10GbE 신호는 각각 종속 슬롯 TS -#6 및 TS-#8에 매핑되며, 두 개의 40GbE 신호는 각각 종속 슬롯 (TS-#1, TS-#2, TS-#3, TS-#4) 및 종속 슬롯 (TS-#5, TS-#7, TS-#9, TS-#10)에 매핑된 예이다. 이와 같이 유사반전 다중화된 프레임 구조를 각각의 프레임으로 표시하면 도 38 내지 도 41과 같다.

도 38은 OPU2e-10pv에서 OPU2e 종속 슬롯 TS-#1, TS-#2, TS-#3, TS-#4로 구성되는 유사반전 다중화 프레임 OPU2e-1x4v을 보여준다. OPU2e-1x는 OPU2e 종속 슬롯 1개를 의미하며 4v는 OPU2e 종속 슬롯이 4개 가상 연접되었음을 의미한다. 마찬가지로 도 39는 OPU2e-10pv에서 OPU2e 종속 슬롯 TS-#5, TS-#7, TS-#9, TS-#10으로 구성되는 유사반전 다중화 프레임 OPU2e-1x4v을 보여준다. 도 40은 종속 슬롯 TS-#6으로 구성되는 OPU2e-1x1v 프레임이며, 도 41은 종속 슬롯 TS-#8으로 구성 되는 OPU2e-1x1v프레임을 나타낸다.

도 38 내지 도 41과 같이, 각각의 2개의 10GbE 신호 및 2개의 40GbE 신호가 각각의 유사반전 프레임에 매핑이 되고 10개의 OTU2e로 전송을 하게 되며, 수신 단에서는 이러한 신호를 수신하여 OPU2e-10pv를 구성하며 유사반전 역다중화를 하여 각각의 2개의 10GbE 신호 및 2개의 40GbE 신호 추출하게 된다.

도 42는 본 발명의 일 실시 예에 따른 유사 반전 역다중화 장치의 구성을 도시한다.

도 42를 참조하면, 유사 반전 역다중화 장치(200)는 광 수신부(201), OTUk-Xpv 처리부(202), OPUk-Xpv 처리부(203)를 포함한다.

예컨대, 광 수신부(201)는 도 8에서 광수신하는 parallel 10X10G Optic module에 대응되고, OTUk-Xpv 처리부(202)는 도 8에서 각각의 OTU2e 신호를 수신하여 OPU2e-10v 프레임을 복원하는 것이 가능하고, OPUk-Xpv 처리부(203)는 도 8에서 수신한 OPU2e-10pv 프레임으로부터 클라이언트 신호를 추출하는 것이 가능하다.

즉, 광 수신부(201)는 광 전달망으로부터 전송된 광신호를 수신하여 X 배수 개 만큼의 비트 역다중화한 전기 신호들로 변환하여 OTUk-Xpv 처리부(202)에 전달한다. OTUk-Xpv 처리부(202)는 X개 각각의 수신된 OTU 신호로부터 OPUk-Xpv 프레임을 복원한다. OPUk-Xpv 처리부(203)는 수신된 OPUk-Xpv 프레임으로부터 디매핑하여 클라이언트 신호를 추출한다.

OTUk-Xpv 처리부(202)를 보다 구체적으로 살펴보면, OTUk-Xpv 처리부(202)는 프레임 레벨 k 설정부(210), 프레임 검출 및 가상연접 개수 검출부(211), OTU 프레 임 간 스큐 보상 및 정렬부(212), OTU/ODU 오버헤드 추출부(213) 및 다중화부(214)를 포함할 수 있다.

프레임 레벨 k 설정부(210)는 OTUk-Xpv 프레임에 OTUk의 레벨 k를 설정한다. 사용자가 약속한 레벨 k값을 설정할 수도 있으며, 광수신부(201)의 수신 신호의 속도를 통해서 레벨 k를 검출할 수도 있다. 또는 레벨 k 각각에 대한 프레임 검출부를 두어서 프레임 검출되는 레벨k의 값을 읽는 방법도 가능하다. 서로 레벨k값을 결정해 놓았다면 프레임 레벨 k 설정부(210)는 생략이 가능하다.

프레임 검출 및 가상연접 개수 검출부(211)는 각각의 광수신부로부터 들어오는 신호로부터 프레임을 검출하고 프레임 검출에 따른 VCOH의 TVI 바이트 또는 VCOH의 총 SQ 바이트 개수를 통해서 가상 연접 개수 X를 검출한다. 또한, Y개의 프레임 검출부 중에서 X개만의 프레임이 검출될 경우에도 가상 연접 개수 가 X임을 유추할 수도 있다. 하지만 전송 시에 오류가 발생한 경우를 대비하여 검출된 프레임 개수와 가상 연접 개수가 동일한지 확인하여 불일치할 경우에는 OTUk-Xpv 신호 장애 경보를 알려준다. 또는 사용자가 약속한 가상 연접 개수 X를 설정할 수도 있으며, 이 경우 가상연접 개수 검출 기능은 생략이 가능하다.

OTU 프레임 간 스큐 보상 및 정렬부(212)는 프레임 검출 및 가상연접 개수 검출부(211)에서 검출된 가상 연접 개수 X 및 해당 OTU 프레임에 대해서 스큐 보상 및 정렬을 수행한다. X개 각각의 수신된 OTU 신호를 MFAS, MFI 등을 이용해서 전송 시에 발생한 스큐값을 검출하고 그에 따라 delay shifter를 이용해서 스큐를 보상한다. 또한, 검출된 SQ에 따라 X개의 OTU 프레임을 순차적으로 정렬한다.

OTU/ODU 오버헤드 추출부(213)는 OTU 프레임 간 스큐 보상 및 정렬부(212)로부터 정렬된 X개의 OTU 신호에서 OTU 오버헤드 및 ODU 오버헤드를 추출하여 OPUk#1~OPUk#n 프레임을 생성하고 이를 다중화부(214)를 통해서 다중화하여 OPUk-Xpv 프레임을 복원한다.

OPUk-Xpv 처리부(203)를 보다 구체적으로 살펴보면, 오버헤드 검출부(215), 페이로드 분할부(216), 및 디매핑부(217)를 포함할 수 있다.

오버헤드 검출부(215)는 OPUk-Xpv 프레임의 오버헤드로부터 PT 및 VcPT를 검출한다. 검출한 PT 값에 따라 OPUk-Xpv 프레임을 구성하는 종속 슬롯 타입을 판별한다. OPUk-Xpv 프레임에는 OPUk-Xv 종속 슬롯, OPUk 종속 슬롯 및 1.25G 종속 슬롯 등이 적용될 수 있다. 때에 따라서는 2 종류 이상의 종속 슬롯이 동시에 OPUk-Xpv 프레임을 구성할 수도 있으므로 각 프레임 당 해당 PT값을 검출할 수 있어야 한다.

또한, 오버헤드 검출부(215)는 종속 슬롯의 사용 개수를 검출한다. OPUk-Xv 종속 슬롯 타입을 사용할 경우에는 하나의 클라이언트 신호 및 하나의 OPUk-Xv 종속 슬롯을 가지므로 쉽게 종속 슬롯 개수는 1개임을 알 수 있다. OPUk 종속 슬롯 타입을 사용할 경우에는 우선, PMSI 바이트를 활용하여 OPUk 종속 슬롯 간의 연접 개수를 검출한다. 또한. MSI 바이트를 통해서 OPUk 종속 슬롯 내에 1.25G 종속 슬롯 간의 사용 개수를 검출한다. 이를 통해서 몇 개의 클라이언트 신호가 OPUk-Xpv 에 매핑되어 있는지를 확인할 수 있다. 만약에 OPU2e-10v 프레임에서 OPU2e 종속 슬롯들 간의 연접된 것이 없으며 OPU2e 종속 슬롯 내에 1.25G 종속 슬롯 간의 다중 화된 것이 없다면 OPU2e 종속 슬롯 내에 8개의 1.25G 종속 슬롯 각각이 클라이언트 신호를 수용하고 있음을 의미한다. 1.25G 종속 슬롯 타입을 사용할 경우에는 MSI 바이트를 통해서 몇 개의 1.25G 종속 슬롯이 다중화에 사용되었는지를 확인할 수 있다. 만약에 OPU3e-3v 프레임에서 1.25G 종속 슬롯의 MSI 값 중에서 32개가 동일한 값을 가지고 있다면 32개의 1.25G 종속 슬롯이 다중화되어 있음을 알 수 있다. 또한 하나의 클라이언트 신호를 수용하기 위해서 몇 번째 1.25G 종속 슬롯들이 사용되었는지도 확인할 수 있다.

페이로드 분할부(216)는 검출된 종속 슬롯 타입 및 종속 슬롯 개수를 이용하여 OPUk-Xpv 프레임을 분할한다.

디매핑부(217)는 분할된 종속 슬롯으로부터 클라이언트 신호를 디매핑한다. 이 때, 페이로드 디매핑부는 각 종속 슬롯에 해당하는 Justification 오버헤드 정보, 특히 JC 정보를 통해서 클라이언트 신호와 종속 슬롯 간의 Justification 발생 여부를 확인하고 그에 따라 클라이언트 신호의 비트 레이트를 추출한다.

도 43은 본 발명의 일 실시예인 OTU3-3pv 유사반전 다중화 장치(500)와 단일 채널 120G급 광 송신기(600)와의 인터페이스를 도시한다. OTU3-3pv 유사반전 다중화 장치(500)는 ASIC 또는 FPGA 등의 IC 소자를 통해서 설계가 되며, 단일 120G급 광 송신기(600)과 12개의 10Gb/s 전기적 신호로 인터페이스 된다.

각각의 OTU3 프레이밍 블록은 128-bit 병렬 처리로 구현되며 이때의 각 bit당 타이밍 성능은 대략 336.0814 MHz를 만족하면 43.018 Gb/s급 설계가 가능하다. 10G SERDES(Serializer/Deserializer)의 내부 로직 비트가 20비트 인터페이스를 요 구한다고 가정하면 128비트를 4개의 10G SERDES로 나갈 수 있도록 128비트를 80비트로 변환하는 블록을 사용한다.

이후 80비트를 4개 비트로 나누어서 각각의 20비트씩을 10G SERDES에 인가하여 4개의 10G 전기적인 신호가 광송신기로 전달되도록 한다. 이와 같은 OTU3 프레이밍 블록이 3개가 사용되므로 총 12개의 10G SERDES를 사용해서 120G급 광송신기(600)와 인터페이스할 수 있다.

이 때, 인터페이스의 개수는 OPUk-Xpv의 레벨 k 및 가상연접 개수 X에 따라 결정될 수 있다. 예컨대, 인터페이스는 m*X 개의 10G 인터페이스, m/2*X개의 20G 인터페이스, 또는 m/3*X개의 30G 인터페이스가 사용될 수 있다. 여기서 m은 k에 의해 결정되는데, 예컨대, k가 2일 때 m은 1, k가 3일 때 m은 4, k가 4일 때 m은10, k가 5일 때 m은 40과 같다.

120급 광송수신기(600)에서는 OTU3-3pv 유사반전 다중화 장치(500)로부터 수신한 12개의 10G급 전기신호를 수신하여 4개의 10G급 전기신호는 43G급 4:1 MUX(601a)를 통해서 43G급 전기신호를 DPSK encoder(603)에 전달한다.

나머지 8개의 10G급 전기신호는 각각의 신호를 4:1 MUX(601b, 601c)를 통해서 43G급 전기신호로 생성한 후 2ASK encoder(604)에 전달한다. 2ASK encoder(604)에서는 2개의 43G 4:1 MUX(602b, 602c)로부터 수신한 2개의 43G급 신호를 2개의 연속적인 2-level 심볼을 형성하도록 부호화한다.

이렇게 생성된 2개의 43Gbaud 전기신호를 각각 level adapt(605a, 605b)를 통해서 2개의 Amplitude를 가진 43Gbaud 전기신호의 간섭을 최대한 줄이도록 크기 를 조절한다. 이러한 2개의 43Gbaud 전기신호를 합산기(606)을 통해서 2ASK 전기 신호를 생성한다. 이렇게 생성된 2ASK 전기신호와 DSPK encoder(603)에서 생성된 DPSK 전기 신호를 곱셈기(607)을 통해서 최종 DPSK-2ASK 전기신호를 생성하여 광 변조기(609)에 전달한다. 광 변조기(609)에서는 레이저(608)로부터 받은 continuous wave의 광신호에 곱셈기(607)로부터 받은 DPSK-2ASK 전기신호를 인가하여 최종 DPSK-2ASK 변조된 광신호를 생성하여 파장 한 채널에 대해서 120G급 광신호를 전송하게 한다.

여기서는 하나의 변조 방식에 대한 예를 설명하였지만 3 정보 비트를 하나의 심볼로 전송하게하는 다른 변조방식을 사용할 수도 있다. 예컨대, 단순한 4:1 MUX를 통해서 3 정보 비트를 만들 수도 있다.

도 44a 내지 도 44d는 본 발명의 유사반전 다중화 방법을 도시한 흐름도이다.

도 44a 내지 도 44d를 참조하면, 유사반전 다중화 장치는 OPUk의 k레벨이 설정되었는지를 확인한다(3001). k 레벨이 설정되어 있지 않을 경우 해당 전송 속도에 따른 OPUk의 k 레벨을 설정한다(3002). k 레벨 값이 설정된 경우 전송 속도 및 k레벨에 따라 가상 연접 개수 X를 설정한다(3003). 이에 따라 사용되는 OTU 프레임 개수 및 OTU 프레임 각각을 전송하고자 하는 광 모듈의 개수를 파악할 수 있다.

이후, 유사반전 다중화 장치는 임의의 클라이언트 신호 1개만 수용하는지를 확인한다(3004). 임의의 클라이언트 신호 1개만을 사용할 경우에는 OPUk-Xv 종속 슬롯 타입을 사용한다(case I).

그리고 OPUk-Xv 종속 슬롯 타입을 사용하기로 결정되었다면 k레벨에 따라 M 바이트로 분할한다(3005). 여기서 k가 1이면, M의 값은 2이고, k가 2 또는 2e이면 M의 값은 8이다. 마찬가지로 k가 3 또는 3e이면, M의 값은 32이고, k가 4이면 M의 값은 80이다.

이와 같이 M바이트 단위로 분할된 OPUk-Xv 종속 슬롯에 클라이언트 신호를 매핑하고 이에 따른 JC 오버헤드 및 TC 오버헤드를 생성하여 삽입한다(3006).

그리고, OPUk-Xv 종속 슬롯에 클라이언트 신호를 매핑했음을 알리기 위해 OPUk-Xpv 오버헤드인 PT 값을 삽입하고, 이렇게 생성한 OPUk-Xpv 신호를 OTUk-Xpv 처리 장치로 송신한다(3007).

만약에 임의의 클라이언트 신호 1개가 아닌 다수의 클라이언트 신호를 수용할 경우에는 OPUk 종속 슬롯을 사용 여부를 확인한다(3008). 여기서 OPUk 종속 슬롯을 사용하는 경우는 주로 OPUk 단위의 클라이언트 신호를 수용하거나 ODUk와 같은 클라이언트 신호를 효율적으로 수용하고자 할 때에 OPUk 종속 슬롯을 선택한다(case II).

그리고 OPUk 종속 슬롯 타입을 사용하기로 결정하였다면 OPUk-Xpv를 X개의 OPUk 종속 슬롯으로 분할한다(3009).

이후, 각 OPUk 종속를을 1.25G 종속 슬롯으로 분할한다(3010). 여기서 k가 1이면 1.25G 종속 슬롯의 분할 개수는 2이고, k가 2 또는 2e이면 1.25G 종속 슬롯의 분할 개수는 8이다. 마찬가지로 k가 3 또는 3e이면 1.25G 종속 슬롯의 분할 개수는 32이고, k가 4이면 1.25G 종속 슬롯의 분할 개수는 80이다.

그리고 매핑할 클라이언트 신호의 비트율 및 비트 허용치에 따른 필요한 OPUk 종속 슬롯 개수 및 1.25G 종속 슬롯의 사용 개수를 결정한다(3011).

결정된 OPUk 종속 슬롯 및 1.25G 종속 슬롯 개수만큼 OPUk-Xpv에서 분할한 OPUk 종속 슬롯 및 1.25G 종속 슬롯을 선택한다(3012). 여기서 다른 클라이언트 신호가 이미 OPUk 종속 슬롯 또는 1.25G 종속 슬롯을 사용하고 있다면 중복되지 않는 종속 슬롯으로 할당한다.

이와 같이 선택한 OPUk 종속 슬롯 및 1.25G 종속 슬롯에 클라이언트 신호를 매핑하고 이에 따른 JC 오버헤드 및 TC 오버헤드를 생성하여 삽입한다(3013).

그리고, 선택한 OPUk 종속 슬롯 및 1.25G 종속 슬롯에 클라이언트 신호를 매핑했음을 알리기 위해 OPUk-Xpv 오버헤드인 PT, PMSI 및 MSI 값을 삽입하고, 이렇게 생성한 OPUk-Xpv 신호를 OTUk-Xpv 처리 장치로 송신한다(3014).

만약에 1.25G 종속 슬롯타입을 사용하기로 결정하였다면(case III), OPUk-Xpv를 1.25G 종속 슬롯으로 분할한다(3015). 여기서 k가 1이면 1.25G 종속 슬롯의 분할 개수는 2*X이고, k가 2 또는 2e이면 1.25G 종속 슬롯의 분할 개수는 8*X 이다. 마찬가지로 k가 3 또는 3e이면 1.25G 종속 슬롯의 분할 개수는 32*X 이고, k가 4이면 1.25G 종속 슬롯의 분할 개수는 80*X 이다.

이후, 매핑할 클라이언트 신호의 비트율 및 비트 허용치에 따른 필요한 1.25G 종속 슬롯 사용 개수를 결정한다(3016).

그리고 결정된 1.25G 종속 슬롯 개수만큼 OPUk-Xpv에서 분할한 1.25G 종속 슬롯을 선택한다(3017). 여기서 다른 클라이언트 신호가 이미 1.25G 종속 슬롯을 사용하고 있다면 중복되지 않는 1.25G 종속 슬롯으로 할당한다.

이와 같이 선택한 1.25G 종속 슬롯에 클라이언트 신호를 매핑하고 이에 따른 JC 오버헤드 및 TC 오버헤드를 생성하여 삽입한다(3018).

그리고, 선택한 1.25G 종속 슬롯에 클라이언트 신호를 매핑했음을 알리기 위해 OPUk-Xpv 오버헤드인 PT 및 MSI 값을 삽입하고, 이렇게 생성한 OPUk-Xpv 신호를 OTUk-Xpv 처리 장치로 송신한다(3019).

도 45a 내지 도 45d는 본 발명의 유사반전 역다중화 방법을 도시한 흐름도이다.

도 45a 내지 도 45d를 참조하면, 유사반전 역다중화 장치는 OPUk의 k레벨이 설정되었는지를 확인한다(4001). k 레벨이 설정되어 있지 않을 경우 해당 전송 속도에 따른 OPUk의 k 레벨을 설정한다(4002). k 레벨 값이 설정된 경우 전송 속도 및 k레벨에 따라 가상 연접 개수 X를 설정한다(4003). 이에 따라 수신되는 OTU 프레임 개수 및 OTU 프레임 각각을 수신하고자 하는 광 모듈의 개수를 파악할 수 있다.

이후, 수신한 OPUk-Xpv 신호 중 오버헤드에 해당하는 PT값이 0x30임을 확인한다(4004). 여기서 PT값이 0x30인 경우 OPUk-Xv 종속 슬롯 타입을 사용했음을 확인할 수 있다.

그리고 OPUk-Xv 종속 슬롯 타입이 사용되었음을 확인했다면 k레벨에 따라 OPUk-Xv 프레임을 M 바이트로 분할한다(4005). 여기서 k가 1이면, M의 값은 2이고, k가 2 또는 2e이면 M의 값은 8이다. 마찬가지로 k가 3 또는 3e이면, M의 값은 32이 고, k가 4이면 M의 값은 80이다.

이후, M바이트 단위로 클라이언트 신호를 OPUk-Xv 종속 슬롯으로부터 디매핑하고 JC 오버헤드 및 TC 오버헤드를 검출하여 클라이언트 신호와 종속 슬롯 간의 Justification 발생 여부를 확인하고 클라이언트의 클럭을 복원생성한다 (4006).

만약에 S404 단계에서 PT값이 0x30이 아닌 경우에는 PT값이 0x32값인지를 확인한다(4007). 여기서 PT값이 0x32인 경우 1.25G 종속 슬롯 타입을 사용했음을 확인할 수 있다.

만약에 4007 단계에서 1.25G 종속 슬롯타입이 사용되었음을 확인했다면 OPUk-Xpv를 1.25G 종속 슬롯으로 분할한다(4008). 여기서 k가 1이면 1.25G 종속 슬롯의 분할 개수는 2*X이고, k가 2 또는 2e이면 1.25G 종속 슬롯의 분할 개수는 8*X 이다. 마찬가지로 k가 3 또는 3e이면 1.25G 종속 슬롯의 분할 개수는 32*X 이고, k가 4이면 1.25G 종속 슬롯의 분할 개수는 80*X 이다.

이후, OPUk-Xpv 오버헤드로부터 검출한 MSI 값을 이용하여 디매핑할 클라이언트 신호의 1.25G 종속 슬롯 수 및 순번을 계산한다(4009). 여기서 MSI값을 이용하여 몇 개의 클라이언트 신호가 1.25G 종속 슬롯들에 매핑되어 있는지를 확인할수 있다.

이와 같이 선택한 1.25G 종속 슬롯에 클라이언트 신호를 디매핑하고 JC 오버헤드 및 TC 오버헤드를 검출하여 클라이언트 신호와 종속 슬롯 간의 Justification 발생 여부를 확인하고 클라이언트의 클럭을 복원생성한다(4010).

만약에 4007 단계에서 PT값이 0x32가 아닌 경우에는 PT값이 0x31값인지를 확 인한다(4011). 여기서 PT값이 0x31인 경우 OPUk 종속 슬롯 타입을 사용했음을 확인할 수 있다.

하지만, PT 값이 0x31이 아니라면 해당 PT 값에 따라 기존 디매핑 방식을 사용해서 클라이언트 신호를 디매핑한다(4012).

만약에 4011 단계에서 OPUk 종속 슬롯 타입이 사용되었음을 확인했다면 OPUk-Xpv를 X개의 OPUk 종속 슬롯으로 분할한다(4013).

그리고 각 OPUk 종속 슬롯을 1.25G 종속 슬롯으로 분할한다(4014). 여기서 k가 1이면 1.25G 종속 슬롯의 분할 개수는 2이고, k가 2 또는 2e이면 1.25G 종속 슬롯의 분할 개수는 8이다. 마찬가지로 k가 3 또는 3e이면 1.25G 종속 슬롯의 분할 개수는 32이고, k가 4이면 1.25G 종속 슬롯의 분할 개수는 80이다.

이후, OPUk-Xpv 오버헤드로부터 검출한 PMSI 및 MSI 값을 이용하여 디매핑할 클라이언트 신호의 OPUk 종속 슬롯 및 1.25G 종속 슬롯 수 및 순번을 계산한다(4015). 여기서 MSI값을 이용하여 OPUk 종속 슬롯 내에 몇 개의 클라이언트 신호가 1.25G 종속 슬롯들에 매핑되어 있는지를 확인할 수 있다. 또한, PMSI 값을 이용하여 몇 개의 클라이언트가 OPUk 종속 슬롯을 연접해서 매핑되어 있는지를 확인할 수 있다.

이와 같이 선택한 OPUk 종속 슬롯 및 1.25G 종속 슬롯에 클라이언트 신호를 디매핑하고 JC 오버헤드 및 TC 오버헤드를 검출하여 클라이언트 신호와 종속 슬롯 간의 Justification 발생 여부를 확인하고 클라이언트의 클럭을 복원생성한다(4016).

한편, 본 발명의 실시 예들은 컴퓨터로 읽을 수 있는 기록 매체에 컴퓨터가 읽을 수 있는 코드로 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다.

컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현하는 것을 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술 분야의 프로그래머들에 의하여 용이하게 추론될 수 있다.

이상에서 본 발명의 실시를 위한 구체적인 예를 살펴보았다. 전술한 실시 예들은 본 발명을 예시적으로 설명하기 위한 것으로 본 발명의 권리범위가 특정 실시 예에 한정되지 아니할 것이다.

도 1은 OPUk-Xv의 프레임 구조를 도시한다.

도 2 및 도 3은 OPUk-Xv의 프레임의 고정 스터프 바이트를 도시한다.

도 4는 OPU2e-10v 전송을 위한 송신기 구성을 도시한다.

도 5는 OPU2e-10v에 40GbE신호를 매핑한 결과를 도시한다.

도 6은 본 실시 예에 따른 OTUk 프레임 구조를 도시한다.

도 8은 본 발명의 일 실시 예에 따른 OPU2e-10pv 전송을 위한 송신기 구성을 도시한다.

도 9 내지 도 13은 본 발명의 다른 일 실시 예에 따른 OPUk-3pv전송을 위한 송신기 구성을 도시한다.

도 19 내지 도 21은 본 발명의 일 실시 예에 따른 OPUk 종속 슬롯을 사용하는 OPUk-Xpv 프레임 구조를 도시한다.

도 22 내지 도 27은 본 발명의 일 실시 예에 따른 1.25G 종속 슬롯을 사용하는 OPUk-Xpv 프레임 구조를 도시한다.

도 28은 본 발명의 일 실시 예에 따른 OPUk 종속 슬롯을 사용하는 OPUk-Xpv 의 오버헤드 구조를 도시한다.

도 31은 본 실시 예에 따른 OPUk 종속 슬롯을 사용하는 OPUk-Xpv의 MSI 바이트를 도시한다

도 38 내지 도 41은 OPU2e-10pv에서의 종속 슬롯 및 매핑 결과를 도시한다.

도 42는 본 발명의 일 실시 예에 따른 유사 반전 역 다중화 장치의 구성을 도시한다.

도 43은 본 발명의 일 실시 예에 따른 유사반전 다중화 장치와 광 송신기의 인터페이스를 도시한다.

도 44a 내지 도 44d는 본 발명의 일 실시 예에 따른 유사 반전 다중화 방법을 도시한다.

도 45a 내지 도 45d는 본 발명의 일 실시 예에 따른 유사 반전 역 다중화 방법을 도시한다.

Claims

클라이언트 신호를 매핑하기 위한 종속 슬롯의 종류를 결정하고, 결정된 종속 슬롯의 종류에 기초하여 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)을 적어도 1 이상의 종속 슬롯으로 분할하는 프레임 설정부;

상기 종속 슬롯을 이용하여, 수신된 클라이언트 신호를 상기 가상 연접 광 채널 페이로드 유닛의 페이로드에 매핑하는 페이로드 생성부; 및

상기 종속 슬롯과 관련된 프레임 구성 정보를 생성하고, 생성된 프레임 구성 정보를 상기 가상 연접 광 채널 페이로드 유닛의 오버헤드에 삽입하는 오버헤드 생성부; 를 포함하는 유사 반전 다중화 장치.
제 1 항에 있어서,

상기 프레임 설정부는, 상기 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)을, 바이트 단위로 분할되는 하나의 OPUk-Xv 종속 슬롯, 다수의 1.25G 종속 슬롯으로 분할되는 X개의 OPUk 종속 슬롯, 또는 다수의 1.25G 종속 슬롯으로 분할하는, 유사 반전 다중화 장치.
제 2 항에 있어서,

상기 종속 슬롯의 크기 또는 상기 바이트 단위는, 상기 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)의 레벨 k에 따라 결정되는, 유사 반전 다중화 장치.
제 1 항에 있어서,

상기 페이로드 생성부는, 상기 수신된 클라이언트 신호의 비트 레이트 또는 비트 허용치에 따라 매핑에 필요한 종속 슬롯의 개수를 결정하는, 유사 반전 다중화 장치.
제 4 항에 있어서,

상기 페이로드 생성부는, 상기 수신된 클라이언트 신호 별로 상이한 종속 슬롯을 할당하는, 유사 반전 다중화 장치.
제 1 항에 있어서,

상기 프레임 구성 정보는, 상기 결정된 종속 슬롯의 종류, 상기 매핑 시 사용한 종속 슬롯의 개수, 자리맞춤 정보(justification control), 및 시간맞춤 정보(timing control) 중 적어도 1 이상을 포함하는, 유사 반전 다중화 장치.
제 1 항에 있어서,

상기 가상 연접 광 채널 페이로드 유닛에 대응되는 광 채널 전송 유닛(OTU)을 광 전송기로 전달하는 인터페이스; 를 더 포함하며,

상기 인터페이스의 개수는 상기 가상 연접 광 채널 페이로드 유닛의 레벨 k 및 가상연접 개수 X에 따라 결정되는, 유사 반전 다중화 장치.
클라이언트 신호를 매핑하기 위한 종속 슬롯의 종류를 결정하고, 결정된 종속 슬롯의 종류에 기초하여 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)을 적어도 1 이상의 종속 슬롯으로 분할하는 단계;

상기 종속 슬롯을 이용하여, 수신된 클라이언트 신호를 상기 가상 연접 광 채널 페이로드 유닛의 페이로드에 매핑하는 단계; 및

상기 종속 슬롯과 관련된 프레임 구성 정보를 생성하고, 생성된 프레임 구성 정보를 상기 가상 연접 광 채널 페이로드 유닛의 오버헤드에 삽입하는 단계; 를 포함하는 유사 반전 다중화 방법.
제 8 항에 있어서,

상기 종속 슬롯은, 바이트 단위로 분할되는 하나의 OPUk-Xv 종속 슬롯, 다수의 1.25G 종속 슬롯으로 분할되는 X개의 OPUk 종속 슬롯, 및 다수의 1.25G 종속 슬롯 중 적어도 어느 하나인, 유사 반전 다중화 방법.
제 9 항에 있어서,

상기 종속 슬롯의 크기 또는 상기 바이트 단위는, 상기 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)의 레벨 k에 따라 결정되는, 유사 반전 다중화 방법.
제 8 항에 있어서,

상기 페이로드를 매핑하는 단계는, 상기 수신된 클라이언트 신호의 비트 레이트 또는 비트 허용치에 따라 매핑에 필요한 종속 슬롯의 개수를 결정하는 과정을 포함하는, 유사 반전 다중화 방법.
제 11 항에 있어서,

상기 페이로드를 매핑하는 단계는, 상기 수신된 클라이언트 신호 별로 상이한 종속 슬롯을 할당하는 과정을 포함하는, 유사 반전 다중화 방법.
제 8 항에 있어서,

상기 프레임 구성 정보는, 상기 결정된 종속 슬롯의 종류, 상기 매핑 시 사용한 종속 슬롯의 개수, 자리맞춤 정보(justification control), 및 시간맞춤 정보(timing control) 중 적어도 1 이상을 포함하는, 유사 반전 다중화 방법.
수신된 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)의 오버헤드를 이용하여 클라이언트 신호가 매핑된 종속 슬롯의 종류 및 매핑 시 사용한 종속 슬롯의 개수를 검출하는 오버헤드 검출부;

상기 검출된 종속 슬롯의 종류 및 상기 종속 슬롯의 개수에 기초하여 상기 수신된 가상 연접 광 채널 페이로드 유닛을 상기 종속 슬롯으로 분할하는 페이로드 분할부; 및

상기 종속 슬롯 별로 상기 클라이언트 신호를 검출하는 디매핑부; 를 포함하 는 유사 반전 역 다중화 장치.
제 14 항에 있어서,

상기 종속 슬롯은, 바이트 단위로 분할되는 하나의 OPUk-Xv 종속 슬롯, 다수의 1.25G 종속 슬롯으로 분할되는 X개의 OPUk 종속 슬롯, 및 다수의 1.25G 종속 슬롯 중 적어도 어느 하나인, 유사 반전 역 다중화 장치.
제 15 항에 있어서,

상기 종속 슬롯의 크기 또는 상기 바이트 단위는, 상기 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)의 레벨 k에 따라 결정되는, 유사 반전 역 다중화 장치.
제 14 항에 있어서,

상기 오버헤드는, 상기 종속 슬롯의 종류, 상기 매핑 시 사용한 종속 슬롯의 개수, 자리맞춤 정보(justification control), 및 시간맞춤 정보(timing control) 중 적어도 1 이상을 포함하는, 유사 반전 역 다중화 장치.
수신된 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)의 오버헤드를 이용하여 클라이언트 신호가 매핑된 종속 슬롯의 종류 및 매핑 시 사용한 종속 슬롯의 개수를 검출하는 단계;

상기 검출된 종속 슬롯의 종류 및 상기 종속 슬롯의 개수에 기초하여 상기 수신된 가상 연접 광 채널 페이로드 유닛을 상기 종속 슬롯으로 분할하는 단계; 및

상기 종속 슬롯 별로 상기 클라이언트 신호를 검출하는 단계; 를 포함하는 유사 반전 역 다중화 방법.
제 18 항에 있어서,

상기 종속 슬롯은, 바이트 단위로 분할되는 하나의 OPUk-Xv 종속 슬롯, 다수의 1.25G 종속 슬롯으로 분할되는 X개의 OPUk 종속 슬롯, 및 다수의 1.25G 종속 슬롯 중 적어도 어느 하나인, 유사 반전 역 다중화 방법.
제 19 항에 있어서,

상기 종속 슬롯의 크기 또는 상기 바이트 단위는, 상기 가상 연접 광 채널 페이로드 유닛(OPUk-Xpv)의 레벨 k에 따라 결정되는, 유사 반전 역 다중화 방법.