KR101300803B1 - Solar cell of doping layer fabrication method using solid phase epitaxy - Google Patents
Solar cell of doping layer fabrication method using solid phase epitaxy Download PDFInfo
- Publication number
- KR101300803B1 KR101300803B1 KR1020130050291A KR20130050291A KR101300803B1 KR 101300803 B1 KR101300803 B1 KR 101300803B1 KR 1020130050291 A KR1020130050291 A KR 1020130050291A KR 20130050291 A KR20130050291 A KR 20130050291A KR 101300803 B1 KR101300803 B1 KR 101300803B1
- Authority
- KR
- South Korea
- Prior art keywords
- solar cell
- solid phase
- doped
- layer
- silicon substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title abstract description 22
- 238000000348 solid-phase epitaxy Methods 0.000 title description 5
- 238000010304 firing Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 58
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 35
- 239000012535 impurity Substances 0.000 claims description 35
- 230000005684 electric field Effects 0.000 claims description 23
- 239000007790 solid phase Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 2
- 238000005245 sintering Methods 0.000 claims description 2
- 238000001354 calcination Methods 0.000 claims 1
- 230000006798 recombination Effects 0.000 abstract description 5
- 238000005215 recombination Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 17
- 239000005360 phosphosilicate glass Substances 0.000 description 14
- 238000002955 isolation Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000012071 phase Substances 0.000 description 6
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052990 silicon hydride Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000010344 co-firing Methods 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
- H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
- H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
- H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
본 발명은 태양전지 제조방법에 관한 것으로, 보다 구체적으로는 전극 소성 공정시 에미터 또는 전면전계 및 후면전계를 동시 형성하는 것을 특징으로 하는 태양전지 제조방법에 관한 것이다. 본 발명에 따라 제조된 태양전지는 p-n 접합 면적이 확대되어 태양광 수광 능력이 향상되고, 높은 표면 재결합 방지 효과를 나타내어 광전기 변환 효율을 향상시킬 수 있는 효과가 있다.The present invention relates to a method for manufacturing a solar cell, and more particularly, to a method for manufacturing a solar cell, characterized in that simultaneously forming an emitter or a front field and a back field in the electrode firing process. The solar cell manufactured according to the present invention has an effect of improving the photovoltaic conversion efficiency by increasing the p-n junction area to improve the solar light receiving ability, showing a high surface recombination prevention effect.
Description
본 발명은 고상성장(solid phase epitaxy)을 이용한 태양전지 도핑층 형성방법에 관한 것으로, 보다 구체적으로는 전극 소성단계에서 에미터 또는 전면전계를 동시 형성하는 것을 특징으로 하는 고상성장을 이용한 태양전지 도핑층 형성방법에 관한 것이다.
The present invention relates to a method of forming a solar cell doping layer using solid phase epitaxy, and more particularly, to doping of a solar cell using solid phase growth, characterized in that simultaneously forming an emitter or a front electric field in an electrode firing step. It relates to a layer forming method.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생성하는 전지로서, 친환경적이고 에너지원인 태양 에너지가 무한할 뿐만 아니라 수명이 길다는 장점이 있다.With the recent depletion of existing energy resources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells generate electric energy from solar energy, and they are environmentally friendly and have an advantage of long life as well as infinite solar energy.
일반적으로 태양전지는 반도체를 사용하여 광자(Photon)의 에너지를 전기적 에너지로 전환하는 광기전력 효과를 이용한 것으로서, p형 반도체와 n형 반도체를 접합시킨 p-n 접합(junction)을 형성하여 만든다. 이때 p-n 접합부에 입사하는 빛 에너지에 의해 반도체의 내부에서는 전자와 정공이 발생하며, 이러한 전자와 정공은 내부의 전계에 의해 각각 n형 및 p형의 반도체층으로 이동하여 양쪽의 두 전극에 축적된다. 이때 전극을 서로 전기적으로 연결하면 도선에는 전류가 흐르게 되며 외부에서는 이를 전력으로 이용할 수 있게 된다.In general, a solar cell uses a photovoltaic effect of converting energy of photon into electrical energy using a semiconductor, and is formed by forming a p-n junction in which a p-type semiconductor and an n-type semiconductor are bonded. At this time, electrons and holes are generated inside the semiconductor due to the light energy incident on the pn junction, and these electrons and holes are moved to the n-type and p-type semiconductor layers by the electric field inside, and are accumulated on both electrodes. . At this time, when the electrodes are electrically connected to each other, a current flows in the conductive wire, and the outside can use it as electric power.
이러한 태양전지는 기판의 양면에 두 개의 전극이 형성되어 있으며, 기판 내부의 전면 및 후면에 n+형 및 p+형의 불순물이 도핑되어 있는 반도체층이 형성되어 있다. 이러한 태양전지를 제조하는 방법에 있어서는 제 1 도전형(p형 또는 n형)을 가지는 반도체 기판의 상부에 반대의 도전형을 가지는 제 2 도전형(n형 또는 p형)의 반도체 층을 형성한다. 이후 기판의 전면에 반사방지막과 전면전극 및 후면에 후면전계와 후면전극을 형성한다. 이하에서는 기판은 p형 실리콘기판으로 가정하고 제 2 도전형의 반도체층은 n형 실리콘층인 것으로 설명한다.In such a solar cell, two electrodes are formed on both sides of a substrate, and a semiconductor layer in which n + and p + type impurities are doped is formed on the front and rear surfaces of the substrate. In the method of manufacturing such a solar cell, a second conductive type (n-type or p-type) semiconductor layer having an opposite conductivity type is formed on the upper portion of the semiconductor substrate having the first conductivity type (p-type or n-type). . After that, the anti-reflection film and the front electrode and the rear electric field and the rear electrode are formed on the front of the substrate. Hereinafter, it is assumed that the substrate is a p-type silicon substrate, and the second conductive semiconductor layer is described as an n-type silicon layer.
n형 실리콘 층의 형성을 위해서는 p형 반도체 기판에 인(P) 페이스트를 스크린 인쇄법으로 도포하거나 p형 반도체 기판을 열확산 장치에 로딩한 후 포스포러스(phosphorous:POCl3)를 도핑함으로써 n형 도핑층인 에미터 (emitter)를 형성하는 것이 가장 일반적인 방법이다.In order to form an n-type silicon layer, n-type doping is performed by applying a phosphorous (P) paste to the p-type semiconductor substrate by screen printing or by loading a p-type semiconductor substrate into a thermal diffusion apparatus and then doping with phosphorous (POCl 3 ). The most common method is to form an emitter, which is a layer.
이와 같이 n형 실리콘 층의 형성을 위해 p형 반도체 기판에 인(P) 페이스트를 스크린 인쇄법으로 도포하는 경우 반도체 기판의 표면에는 PSG(PhosphoSilicate Glass)와 같은 부산물이 형성된다. PSG와 같은 글래스류의 부산물은 기판 표면의 절연 특성을 악화시키는 문제가 있으므로 반드시 제거하는 공정을 거친 뒤 그 위에 반사방지막을 형성해야 하며, 이때 반사방지막은 일반적으로 PECVD 방법으로 증착시킨다.As such, when a phosphorus (P) paste is applied to a p-type semiconductor substrate by screen printing to form an n-type silicon layer, a by-product such as PSG (PhosphoSilicate Glass) is formed on the surface of the semiconductor substrate. By-products of glass such as PSG have a problem of deteriorating the insulating property of the substrate surface, so the anti-reflection film must be formed on the surface of the substrate after the removal process, and the anti-reflection film is generally deposited by PECVD.
또한, 포스포러스(phosphorous:POCl3)를 도핑하여 n형 실리콘 층을 형성하는 경우에는 반도체 기판의 측면 및 후면까지 제 2 도전형(n+)의 불순물층이 형성되어 전기적으로 연결됨으로써 효율감소의 원인이 되기 때문에 태양전지의 p-n 접합에서 반도체 기판의 소정 부분에 도핑된 부분을 제거하여 전면전극과 후면전극을 서로 전기적으로 분리하는 에지 아이솔레이션(edge isolation) 공정이 반드시 수행되어야만 한다. 에지 아이솔레이션 공정은 공정 형태에 따라 레이저장비, 절단톱, 금속 스크라이버들 중 특정 장비가 별도로 필요하기 때문에, 결국 태양전지의 생산 단가가 높아지는 문제를 초래하며 에지 아이솔레이션 공정으로 인해 태양광을 수광할 수 있는 p-n 접합 면적이 에지 아이솔레이션 공정으로 인해 제거된 부분만큼 실질적으로 감소하게 되고 그로 인해 태양광 수광면적이 상대적으로 작아지게 되고, 이에 태양전지의 효율은 그만큼 저하되게 되는 문제점이 있다.In addition, when the n-type silicon layer is formed by doping with phosphorous (POCl 3 ), a second conductive type (n +) impurity layer is formed to the side and the rear surface of the semiconductor substrate to be electrically connected, causing a decrease in efficiency. As a result, an edge isolation process of electrically separating the front electrode and the back electrode from each other by removing a doped portion of the semiconductor substrate from the pn junction of the solar cell must be performed. The edge isolation process requires specific equipment among laser equipment, cutting saws, and metal scribers depending on the type of process, which in turn raises the production cost of solar cells and can receive sunlight due to the edge isolation process. Since the pn junction area is substantially reduced by the portion removed by the edge isolation process, the solar light receiving area becomes relatively small, and thus the efficiency of the solar cell is reduced.
에지 아이솔레이션 공정을 생략하는 것을 목적으로 하는 연구에 있어서는, 대한민국 등록특허공보 0954827호에는 n형 불순물이 포함된 반사방지막층을 제조함으로써 기판의 에지에 n형 불순물이 확산되지 않아 에지 아이솔레이션 공정이 불필요한 태양전지 제조방법이 공개되어 있다.In the research aiming to omit the edge isolation process, Korean Patent Publication No. 0954827 discloses an embodiment in which an edge isolation process is unnecessary because n-type impurities are not diffused on the edge of a substrate by manufacturing an anti-reflection film layer containing n-type impurities. A battery manufacturing method is disclosed.
또한, 대한민국 등록특허공보 0964153에는 이온 주입으로 에미터층을 형성하여 PSG 제거 공정 및 에지아이솔레이션 공정을 거칠 필요가 없는 태양전지 제조방법이 공개되어 있다.
In addition, Korean Patent Publication No. 0964153 discloses a solar cell manufacturing method that does not need to go through a PSG removal process and an edge isolation process by forming an emitter layer by ion implantation.
이와 같은 기술적 배경 하에서, 본 발명자들은 상술한 종래 기술상의 문제점을 해결하고 고효율의 태양전지를 제조하고자 예의 노력한 결과 본 발명을 완성하기에 이르렀다.Under such technical background, the present inventors have completed the present invention as a result of diligent efforts to solve the above-mentioned problems of the prior art and to manufacture a high efficiency solar cell.
결국, 본 발명의 목적은 고상성장을 이용하여 전극 소성 공정시 에미터 또는 전면전계를 동시에 형성하여 PSG(PhosphoSilicate Glass) 제거 및 에지 아이솔레이션(edge isolation) 공정이 생략되어, 생산 효율이 증가된 태양전지를 제조하는 방법을 제공하는데 있다.
As a result, an object of the present invention is to form an emitter or an electric field at the same time during the electrode firing process using the solid phase growth to eliminate the PSG (PhosphoSilicate Glass) and the edge isolation process, thereby increasing the production efficiency of the solar cell To provide a method for producing a.
상기 목적을 달성하기 위하여 본 발명에서는 결정질 실리콘 기판 전면에 에미터 또는 전면전계로 작용하는 불순물이 도핑된 비정질 층을 증착하는 단계; 상기 불순물이 도핑된 비정질 층 상에 반사방지막을 증착하는 단계; 상기 반사방지막 상 및 결정질 실리콘 기판 후면에 금속 페이스트를 인쇄하는 단계; 및 상기 결과물을 동시에 소성하는 단계;를 포함하며, PGS(PhosphoSilicate Glass) 제거 및 에지 아이솔레이션(edge isolation) 공정이 제거된 것을 특징으로 하는 고상성장을 이용한 태양전지 도핑층 형성방법이 제공된다.In order to achieve the above object, the present invention comprises the steps of depositing an amorphous layer doped with impurities acting as an emitter or a front electric field on the entire surface of the crystalline silicon substrate; Depositing an antireflection film on the doped amorphous layer; Printing a metal paste on the anti-reflection film and on the back side of the crystalline silicon substrate; And firing the resultant at the same time, and a method of forming a solar cell doped layer using solid phase growth, comprising removing PGS (PhosphoSilicate Glass) and edge isolation processes.
본 발명에 따른 고상성장을 이용한 태양전지 도핑층 형성방법의 바람직한 일 실시예에 따르면, 상기 비정질 층에 도핑된 에미터 또는 전면전계로 작용하는 불순물의 농도는 1018 cm-3 내지 1021 cm-3일 수 있다.According to a preferred embodiment of the method for forming a solar cell doped layer using solid growth according to the present invention, the concentration of impurities acting as an emitter or a front electric field doped in the amorphous layer is 10 18 cm -3 to 10 21 cm -3 Can be.
본 발명에 따른 고상성장을 이용한 태양전지 도핑층 형성방법의 바람직한 일 실시예에 따르면, 상기 에미터 또는 전면전계로 작용하는 불순물은 인(P), 비소(As) 및 안티몬(Sb)로 이루어진 군에서 선택된 어느 하나일 수 있다.According to a preferred embodiment of the method for forming a solar cell doped layer using the solid phase growth according to the present invention, the impurities acting as the emitter or the front electric field is in the group consisting of phosphorus (P), arsenic (As) and antimony (Sb) It may be any one selected.
본 발명에 따른 고상성장을 이용한 태양전지 도핑층 형성방법의 바람직한 일 실시예에 따르면, 상기 결정질 기판 전면에 증착된 에미터 또는 전면전계로 작용하는 불순물이 도핑된 비정질 층은 0.05 내지 1㎛의 두께일 수 있다.According to a preferred embodiment of the method for forming a solar cell doped layer using solid phase growth according to the present invention, the amorphous layer doped with an impurity acting as an emitter or a front electric field deposited on the entire surface of the crystalline substrate is 0.05 to 1㎛ thickness Can be.
본 발명에 따른 고상성장을 이용한 태양전지 도핑층 형성방법의 바람직한 일 실시예에 따르면, 상기 결정질 실리콘 기판 전면에 에미터 또는 전면전계로 작용하는 불순물이 도핑된 비정질 층을 증착하는 단계는 PECVD법으로 수행할 수 있다.According to a preferred embodiment of the method for forming a solar cell doped layer using solid phase growth according to the present invention, the step of depositing an amorphous layer doped with impurities acting as an emitter or a front electric field on the entire surface of the crystalline silicon substrate is carried out by PECVD method can do.
본 발명에 따른 고상성장을 이용한 태양전지 도핑층 형성방법의 바람직한 일 실시예에 따르면, 상기 반사방지막은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)일 수 있다.According to a preferred embodiment of the method for forming a solar cell doped layer using solid phase growth according to the present invention, the anti-reflection film may be silicon nitride (SiNx) or silicon oxide (SiO 2 ).
본 발명에 따른 고상성장을 이용한 태양전지 도핑층 형성방법의 바람직한 일 실시예에 따르면, 상기 금속 페이스트는 은(Ag) 페이스트 또는 알루미늄(Al) 페이스트일 수 있다.According to a preferred embodiment of the method for forming a solar cell doped layer using solid phase growth according to the present invention, the metal paste may be a silver (Ag) paste or an aluminum (Al) paste.
본 발명에 따른 고상성장을 이용한 태양전지 도핑층 형성방법의 바람직한 일 실시예에 따르면, 상기 결과물을 동시에 소성하는 단계는 600 내지 750℃의 온도에서 수행함으로써, 결정질 실리콘 기판 전면의 도핑층 및 전극을 동시에 형성할 수 있다.According to a preferred embodiment of the method for forming a solar cell doped layer using solid phase growth according to the present invention, the step of simultaneously firing the result is carried out at a temperature of 600 to 750 ℃, the doping layer and the electrode on the front of the crystalline silicon substrate It can be formed at the same time.
본 발명의 다른 측면에 따르면, 상기 고상성장을 이용한 태양전지 도핑층 형성방법으로 제조된 태양전지가 제공된다.
According to another aspect of the present invention, there is provided a solar cell manufactured by the solar cell doping layer forming method using the solid phase growth.
본 발명에 따른 태양전지 제조방법에 의하면, 종래 태양전지 제조공정에서 반드시 필요한 PSG(PhosphoSilicate Glass) 제거 공정 및 에지 아이솔레이션(edge isolation) 공정이 생략되어 반도체 기판의 p-n 접합부분이 제거되지 않게 되어 실질적으로 p-n 접합 면적이 확대되기 때문에 태양전지의 태양광 수광 능력이 향상되고, 공정이 단축되어 생산효율이 증가되는 효과가 있다.
According to the solar cell manufacturing method according to the present invention, since the PSG (PhosphoSilicate Glass) removal process and the edge isolation process that are essential in the conventional solar cell manufacturing process are omitted, the pn junction portion of the semiconductor substrate is not removed. Since the junction area is increased, the solar light receiving ability of the solar cell is improved, and the process is shortened, thereby increasing the production efficiency.
도 1은 본 발명의 태양전지 제조 공정을 나타내는 순서도이다.
도 2는 결정질 실리콘 기판이 p형일 경우 (a) 소성 전, 및 (b) 소성 후의 태양전지의 단면도이다.
도 3은 결정질 실리콘 기판이 n형일 경우 (a) 소성 전, 및 (b) 소성 후의 태양전지의 단면도이다.
도 4는 본 발명에 따라 제조된 태양전지의 이동도를 나타내는 그래프이다.
도 5는 본 발명에 따라 제조된 태양전지의 수명 및 개방전압을 나타내는 그래프이다.1 is a flowchart showing a solar cell manufacturing process of the present invention.
2 is a cross-sectional view of a solar cell after (a) firing and (b) firing when the crystalline silicon substrate is p-type.
3 is a cross-sectional view of a solar cell after (a) firing and (b) firing when the crystalline silicon substrate is n-type.
4 is a graph showing the mobility of the solar cell manufactured according to the present invention.
5 is a graph showing the life and open voltage of the solar cell manufactured according to the present invention.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The present invention is capable of various modifications and various embodiments, and specific embodiments are illustrated in the drawings and described in detail in the detailed description. It should be understood, however, that it is not intended to be limited to the specific embodiments of the invention but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 발명에서는 결정질 실리콘 기판 전면에 에미터 또는 전면전계로 작용하는 불순물이 도핑된 비정질 층을 증착하는 단계; 상기 불순물이 도핑된 비정질 층 상에 반사방지막을 증착하는 단계; 상기 반사방지막 상 및 결정질 실리콘 기판 후면에 금속 페이스트를 인쇄하는 단계; 및 상기 결과물을 동시에 소성하는 단계;를 포함하며, PGS(PhosphoSilicate Glass) 제거 및 에지 아이솔레이션(edge isolation) 공정이 제거된 것을 특징으로 하는 고상성장을 이용한 태양전지 도핑층 형성방법이 제공된다.The present invention includes the steps of depositing an amorphous layer doped with impurities acting as an emitter or a front electric field on the entire surface of the crystalline silicon substrate; Depositing an antireflection film on the doped amorphous layer; Printing a metal paste on the anti-reflection film and on the back side of the crystalline silicon substrate; And firing the resultant at the same time, and a method of forming a solar cell doped layer using solid phase growth, comprising removing PGS (PhosphoSilicate Glass) and edge isolation processes.
본 발명에 따른 고상성장을 이용한 태양전지 도핑층 형성방법의 개략적인 과정은 도 1에 도시되어 있다. 도 1에 나타난 바와 같이, 태양전지 도핑층을 형성하기 위해서 먼저, 결정질 실리콘 기판을 준비한다(S110). 결정질 실리콘 기판을 준비하는 단계는 결정질 실리콘 기판은 절단 및 에칭공정을 수행하여 준비한다. 상기 결정질 실리콘 기판은 p형 또는 n형이다.A schematic process of the method for forming a solar cell doped layer using solid phase growth according to the present invention is shown in FIG. 1. As shown in FIG. 1, first, a crystalline silicon substrate is prepared to form a solar cell doped layer (S110). In preparing the crystalline silicon substrate, the crystalline silicon substrate is prepared by performing a cutting and etching process. The crystalline silicon substrate is p-type or n-type.
본 발명에 따른 고상성장을 이용한 태양전지 도핑층 형성방법의 일 실시예에 의하면, 광포획을 최대화 하기 위해 상기 결정질 실리콘 기판을 스크래칭 하는 텍스쳐링을 하는 것이 바람직하다(S120). 결정질 실리콘 기판을 텍스쳐링 하는 공정은 결정질 실리콘 기판의 전면 또는 후면에 수행될 수 있지만, 고효율의 태양전지를 제조하기 위해서는 결정질 실리콘 기판의 전면 및 후면에 모두 수행되는 것이 더욱 바람직하다.According to one embodiment of the method for forming a solar cell doped layer using solid phase growth according to the present invention, it is preferable to perform texturing to scratch the crystalline silicon substrate in order to maximize light capture (S120). Although the process of texturing the crystalline silicon substrate may be performed on the front or rear surface of the crystalline silicon substrate, it is more preferable to be performed on both the front and rear surfaces of the crystalline silicon substrate to manufacture a high efficiency solar cell.
이후, 결정질 실리콘 기판 전면에 에미터 또는 전면전계로 작용하는 불순물이 도핑된 비정질 층을 증착하는 단계를 수행한다(S130). Thereafter, a step of depositing an amorphous layer doped with impurities acting as an emitter or a front electric field on the entire surface of the crystalline silicon substrate is performed (S130).
이 단계에서는 텍스쳐링된 결정질 실리콘 기판 상에 에미터 또는 전면전계로 작용하는 불순물이 도핑된 비정질 실리콘 층을 0.05 내지 1㎛의 두께로 증착한다. 불순물이 도핑된 비정질 층의 두께가 0.05㎛ 미만일 경우 후 공정 시 누설(shunting)이 발생할 위험성이 증가하는 반면 1㎛를 초과할 경우 기판 전면에서 재결합(recombination) 의 증가를 가져 올 수 있다. In this step, an amorphous silicon layer doped with impurities acting as an emitter or front electric field is deposited on the textured crystalline silicon substrate to a thickness of 0.05 to 1 탆. When the impurity doped amorphous layer is less than 0.05 μm, there is an increased risk of shunting in the post process, while when the impurity exceeds 1 μm, recombination may be increased at the front of the substrate.
이때 에미터 또는 전면전계로 작용하는 불순물이 도핑된 비정질 실리콘 층은 PECVD 방법을 이용하여 형성한다. 상기 에미터 또는 전면전계로 작용하는 불순물은 인(P), 비소(As) 및 안티몬(Sb)로 이루어진 군에서 선택된 어느 하나일 수 있으며, 바람직하게는 인(P)일 수 있다. 불순물이 인(P)일 경우 불순물 도핑 가스로서 PH3와 수소화 규소 및 H2의 혼합가스를 사용하여 인(P)이 도핑된 비정질 실리콘 박막을 결정질 실리콘 기판에 증착한다. 상기 수소화 규소는 SiH4, Si2H6, Si3H8 또는 Si4H10일 수 있으며, 바람직하게는 SiH4 일 수 있다.In this case, an amorphous silicon layer doped with impurities acting as an emitter or a front electric field is formed using a PECVD method. The impurity acting as the emitter or the front electric field may be any one selected from the group consisting of phosphorus (P), arsenic (As), and antimony (Sb), and preferably phosphorus (P). When the impurity is phosphorus (P), an amorphous silicon thin film doped with phosphorus (P) is deposited on the crystalline silicon substrate using a mixed gas of PH 3 , silicon hydride, and H 2 as an impurity doping gas. The silicon hydride may be SiH 4 , Si 2 H 6 , Si 3 H 8, or Si 4 H 10 , preferably SiH 4 .
상기 비정질 층에 도핑된 에미터 또는 전면전계로 작용하는 불순물의 농도는 1018 cm-3 내지 1021 cm-3일 수 있다. 불순물의 농도가 1018 cm-3 미만일 경우 excess carrier 의 발생에 문제가 생길 수 있으며, 1021 cm- 3 를 초과할 경우, Auger recombination이 증가할 수 있다.The concentration of impurities acting as an emitter or a front electric field doped in the amorphous layer may be 10 18 cm −3 to 10 21 cm −3 . If the impurity concentration is less than 10 18 cm -3 , there may be a problem in the occurrence of excess carrier, if the concentration exceeds 10 21 cm - 3 Auger recombination may increase.
그 다음, 불순물이 도핑된 비정질 실리콘 층 상에 반사방지막을 증착는 단계를 수행한다(S140). 반사방지막은 태양 전지의 상부에서 입사되는 태양광의 반사를 최소화 시키기 위한 막으로서, 태양 광에 의해 생성되는 전자의 재결합을 최소화 시켜 전면 전극으로 보내주는 역할을 함으로써 전자의 재결합을 최소화시켜 주게 되어 태양전지의 효율이 증가될 수 있다. 상기 반사방지막은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)일 수 있다.Next, an antireflection film is deposited on the amorphous silicon layer doped with impurities (S140). The anti-reflection film is a film for minimizing the reflection of sunlight incident from the top of the solar cell, and minimizes the recombination of electrons generated by the solar light and sends it to the front electrode to minimize the recombination of electrons. The efficiency of can be increased. The anti-reflection film may be a silicon nitride film (SiNx) or a silicon oxide film (SiO 2 ).
이후, 반사방지막 상 및 결정질 실리콘 기판 후면에 전극 형성을 위한 금속 페이스트를 인쇄하는 단계를 수행한다(S150 및 S160). 전면전극 형성을 위한 금속 페이스트로는 대표적으로 은(Ag) 페이스트가 사용되며, 후면전극 형성을 위한 금속 페이스트로는 대표적으로 알루미늄(Al) 페이스트가 사용된다. Thereafter, the step of printing the metal paste for forming the electrode on the anti-reflection film and the back of the crystalline silicon substrate (S150 and S160). Silver (Ag) paste is typically used as the metal paste for forming the front electrode, and aluminum (Al) paste is typically used as the metal paste for forming the rear electrode.
이후, 상기 결과물을 동시에 소성하는 단계를 수행한다(S170). 이 단계에서는 확산로(diffusion furace) 또는 벨트로(belt furance)에 상기 금속 페이스트가 인쇄된 결정질 실리콘 기판을 장착시킨 뒤 전극 소성 한다. 전극 소성 공정을 수행함으로써 불순물이 도핑된 비정질 실리콘 층은 고상성장(solid phase epitaxy)하게 되고 비정질 실리콘 층의 불순물을 결정질 실리콘 기판으로 확산시켜 에미터(결정질 실리콘 기판이 p형일 경우) 또는 전면전계(결정질 실리콘 기판이 n형일 경우)를 형성함과 동시에 전면전극은 오믹접촉을 하게 되고 후면전극 물질은 결정질 실리콘 기판으로 도핑되어 후면전계가 형성된다. Thereafter, the step of firing the resultant at the same time (S170). In this step, the crystalline silicon substrate on which the metal paste is printed is mounted on a diffusion furnace or a belt furnace, followed by electrode firing. By performing the electrode firing process, the amorphous silicon layer doped with impurities becomes solid phase epitaxy and diffuses the impurities from the amorphous silicon layer to the crystalline silicon substrate so that the emitter (when the crystalline silicon substrate is p-type) or the front electric field ( When the crystalline silicon substrate is n-type), the front electrode is in ohmic contact and the back electrode material is doped with the crystalline silicon substrate to form a back electric field.
본 발명에서 "고상성장(solid phase epitaxy)"이란 물질에 열에너지가 가해질 때 비정질상이 결정질상으로 전이되는 현상을 의미한다. In the present invention, "solid phase epitaxy" refers to a phenomenon in which an amorphous phase is transferred to a crystalline phase when thermal energy is applied to a material.
상기 소성단계는 600 내지 750℃의 온도에서 수행하는 것이 바람직하다. 소성온도가 600 ℃ 미만일 경우 전극의 소성 (fire through)이 충분히 발생하지 않을 수 있으며, 750℃를 초과할 경우 과소성(over firing) 되어 누설현상(shunting) 이 발생할 수 있다.
The firing step is preferably carried out at a temperature of 600 to 750 ℃. If the firing temperature is less than 600 ℃ fire (fire) of the electrode may not occur sufficiently, if it exceeds 750 ℃ over firing (over firing) may cause leakage (shunting).
이하에서는 실시예를 통하여 본 발명을 더욱 상세히 설명하고자 한다. 다만, 이들 실시예는 오로지 본 발명을 예시하기 위한 것으로서, 본 발명의 범위가 이들 실시예에 의해 제한되는 것으로 해석되지는 않는다 할 것이다.
Hereinafter, the present invention will be described in more detail with reference to Examples. It should be understood, however, that these examples are for illustrative purposes only and are not to be construed as limiting the scope of the present invention.
실시예Example : 태양전지의 제조: Manufacture of solar cells
에칭 및 텍스쳐링 된 실리콘 기판 전면에 인(P)이 도핑된 비정질 실리콘 박막을 PECVD 법으로 증착하였다. 이후 반사방지막으로써, 실리콘 질화막(SiNx)을 증착한 뒤 실리콘 기판의 전면에는 은(Ag) 페이스트를 인쇄하고 실리콘 기판의 후면에는 알루미늄(Al) 페이스트를 인쇄하였다. 이후 로(furance)에서 소성공정을 수행하였다. 참고예 및 각 실시예에 따른 소성조건, 불순물 도핑 농도 및 불순물이 도핑된 비정질층의 두께는 표 1에 나타내었다. An amorphous silicon thin film doped with phosphorus (P) over the etched and textured silicon substrate was deposited by PECVD. After the deposition of a silicon nitride film (SiNx), the silver (Ag) paste was printed on the front surface of the silicon substrate and the aluminum (Al) paste was printed on the back surface of the silicon substrate. Thereafter, a firing process was performed in a furnace. The firing conditions, the impurity doping concentration, and the thickness of the amorphous layer doped with impurities according to the reference example and each example are shown in Table 1.
(온도, 시간)Firing conditions
(Temperature, time)
비정질층의 두께Doped with impurity (P)
Thickness of the amorphous layer
상기 제조과정 중 소성단계에서 불순물이 도핑된 비정질 층의 고상 성장(solid phase epitaxy)에 따른 결정성을 측정하였다. 그 결과는 하기 표 2에 나타내었다.The crystallinity of the solid phase epitaxy of the amorphous layer doped with impurities was measured in the firing step of the manufacturing process. The results are shown in Table 2 below.
표 2에서 알 수 있는 바와 같이 본 발명의 소성 단계에서 고상성장이 일어남에 따라 불순물이 도핑된 비정질층이 비정질 상에서 결정질 상으로 변화하여 에미터 또는 전면전계의 역할을 할 수 있을 정도의 결정성을 띄는 것을 확인하였다.
As can be seen from Table 2, as the solid phase growth occurs in the sintering step of the present invention, the amorphous layer doped with impurities changes from the amorphous phase to the crystalline phase, so that the crystallinity can act as an emitter or a front electric field. It confirmed that it stood out.
시험예Test Example : 제조된 태양전지의 이동도, 수명 및 개방전압 측정: Measurement of mobility, life and open voltage of manufactured solar cell
상기 실시예에서 제조된 태양전지의 특성을 평가하고자 이동도, 수명 및 개방전압을 측정하였다. 그 결과는 하기 표 3과 도 4 및 5에 나타내었다.In order to evaluate the characteristics of the solar cell manufactured in the above example, mobility, lifetime and open voltage were measured. The results are shown in Table 3 below and FIGS. 4 and 5.
일반적으로 비정질 상이 결정질 상으로 바뀔 경우, 계면에서 결함이 발생하여 수명과 이동도가 저하된다. 따라서 표 3의 결과는 동시 소성단계시 불순물이 도핑된 비정질층의 결정성 증가를 뒷받침한다.
In general, when the amorphous phase is turned into a crystalline phase, defects occur at the interface, thereby degrading the lifetime and mobility. Thus, the results in Table 3 support the increased crystallinity of the doped amorphous layer during the co-firing step.
상술한 바와 같이 본 발명에 따른 태양전지 제조방법은 종래 태양전지 제조시 반드시 필요한 PSG(PhosphoSilicate Glass) 제거 공정 및 에지 아이솔레이션(edge isolation) 공정이 감축되어 태양전지 제조 공정을 단순화 시켜 생산 효율을 증가시킬 수 있을 뿐만 아니라 반도체 기판의 p-n 접합 부분이 제거되지 않게 되어 실질적으로 p-n 접합 면적이 확대되기 때문에 태양전지의 태양광 수광 능력이 향상될 수 있는 효과가 있다.
As described above, the solar cell manufacturing method according to the present invention reduces the PSG (PhosphoSilicate Glass) removal process and the edge isolation process, which are essential for the conventional solar cell manufacturing, thereby simplifying the solar cell manufacturing process and increasing production efficiency. In addition, since the pn junction portion of the semiconductor substrate is not removed and the pn junction area is substantially enlarged, the solar light receiving ability of the solar cell may be improved.
이상으로 본 발명 내용의 특정한 부분을 상세히 기술하였는 바, 당업계의 통상의 지식을 가진 자에게 있어서, 이러한 구체적 기술은 단지 바람직한 실시 양태일 뿐이며, 이에 의해 본 발명의 범위가 제한되는 것이 아닌 점은 명백할 것이다. 따라서 본 발명의 실질적인 범위는 첨부된 청구항 들과 그것들의 등가물에 의하여 정의된다고 할 것이다.
While the present invention has been particularly shown and described with reference to specific embodiments thereof, those skilled in the art will appreciate that such specific embodiments are merely preferred embodiments and that the scope of the present invention is not limited thereby. something to do. It is therefore intended that the scope of the invention be defined by the claims appended hereto and their equivalents.
1: p형 결정질 실리콘 기판
2: 불순물이 도핑된 비정질 실리콘 층
3: 반사방지막
4: 금속 페이스트
5, 11: 에미터
6: 후면전계
7: 전면전극
8: 후면전극
9: n형 결정질 실리콘 기판
10: 전면전계1: p-type crystalline silicon substrate
2: Amorphous doped amorphous silicon layer
3: antireflection film
4: metal paste
5, 11: emitter
6: rear field
7: front electrode
8: rear electrode
9: n-type crystalline silicon substrate
10: Front field
Claims (8)
상기 불순물이 도핑된 비정질 층 상에 반사방지막을 증착하는 단계;
상기 반사방지막 상 및 결정질 실리콘 기판 후면에 금속 페이스트를 인쇄하는 단계; 및
상기 금속 페이스트가 인쇄된 결정질 실리콘 기판을 소성하는 단계;
를 포함하고, 상기 금속 페이스트가 인쇄된 결정질 실리콘 기판을 소성하는 단계에서, 소성으로 인해 상기 불순물이 도핑된 비정질 층은 고상성장하게 되고 상기 비정질층의 불순물을 결정질 실리콘 기판으로 확산시켜 에미터 또는 전면전계를 형성함과 동시에 전면전극은 오믹접촉을 하게 되고 후면전극 물질은 결정질 실리콘 기판으로 도핑되어 후면전계가 형성되는 것을 특징으로 하는 고상성장을 이용한 태양전지 도핑층 형성방법.
Depositing an amorphous layer doped with impurities acting as an emitter or a front electric field on the entire surface of the crystalline silicon substrate by PECVD;
Depositing an antireflection film on the doped amorphous layer;
Printing a metal paste on the anti-reflection film and on the back side of the crystalline silicon substrate; And
Firing the crystalline silicon substrate on which the metal paste is printed;
Wherein, in the step of firing the crystalline silicon substrate on which the metal paste is printed, the amorphous layer doped with impurities due to the sintering is grown in a solid phase and the impurities of the amorphous layer are diffused into the crystalline silicon substrate to emit an emitter or a front surface. Forming an electric field and at the same time the front electrode is in ohmic contact and the back electrode material is doped with a crystalline silicon substrate to form a solar cell doped layer using a solid phase growth characterized in that the back field is formed.
상기 비정질 층에 도핑된 에미터 또는 전면전계로 작용하는 불순물의 농도는 1018 cm-3 내지 1021 cm-3인 것을 특징으로 하는 고상성장을 이용한 태양전지 도핑층 형성방법.
The method of claim 1,
The method of forming a solar cell doped layer using solid phase growth, characterized in that the concentration of the impurity acting as an emitter or a front electric field doped in the amorphous layer is 10 18 cm -3 to 10 21 cm -3 .
상기 에미터 또는 전면전계로 작용하는 불순물은 인(P), 비소(As) 및 안티몬(Sb)로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 고상성장을 이용한 태양전지 도핑층 형성방법.
The method of claim 1,
The impurity acting as the emitter or the front electric field is any one selected from the group consisting of phosphorus (P), arsenic (As) and antimony (Sb) solar cell doped layer forming method using a solid phase growth.
상기 결정질 기판 전면에 증착된 에미터 또는 전면전계로 작용하는 불순물이 도핑된 비정질 층은 0.05 내지 1㎛의 두께인 것을 특징으로 하는 고상성장을 이용한 태양전지 도핑층 형성방법.
The method of claim 1,
A method of forming a solar cell doped layer using solid phase growth, characterized in that the amorphous layer doped with impurities acting as an emitter or a front electric field deposited on the entire surface of the crystalline substrate has a thickness of 0.05 to 1㎛.
상기 반사방지막은 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)인 것을 특징으로 하는 고상성장을 이용한 태양전지 도핑층 형성방법.
The method of claim 1,
The anti-reflection film is a silicon nitride film (SiNx) or a silicon oxide film (SiO 2 ) characterized in that the solar cell doped layer forming method using a solid phase growth.
상기 금속 페이스트는 은(Ag) 페이스트 또는 알루미늄(Al) 페이스트인 것을 특징으로 하는 고상성장을 이용한 태양전지 도핑층 형성방법.
The method of claim 1,
The metal paste is a silver (Ag) paste or aluminum (Al) paste, characterized in that the solar cell doped layer forming method using a solid phase growth.
상기 금속 페이스트가 인쇄된 결정질 실리콘 기판을 소성하는 단계는 600 내지 750℃의 온도에서 수행함으로써, 결정질 실리콘 기판 전면의 도핑층 및 전극을 동시에 형성하는 것을 특징으로 하는 고상성장을 이용한 태양전지 도핑층 형성방법.
The method of claim 1,
The calcination of the crystalline silicon substrate on which the metal paste is printed is performed at a temperature of 600 to 750 ° C., thereby forming a solar cell doping layer using solid phase growth, wherein the doping layer and the electrode are simultaneously formed on the entire surface of the crystalline silicon substrate. Way.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130050291A KR101300803B1 (en) | 2013-05-03 | 2013-05-03 | Solar cell of doping layer fabrication method using solid phase epitaxy |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130050291A KR101300803B1 (en) | 2013-05-03 | 2013-05-03 | Solar cell of doping layer fabrication method using solid phase epitaxy |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110069601A Division KR20130008913A (en) | 2011-07-13 | 2011-07-13 | Solar cell of doping layer fabrication method using solid phase epitaxy |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130069678A KR20130069678A (en) | 2013-06-26 |
| KR101300803B1 true KR101300803B1 (en) | 2013-08-29 |
Family
ID=48864787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130050291A KR101300803B1 (en) | 2013-05-03 | 2013-05-03 | Solar cell of doping layer fabrication method using solid phase epitaxy |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101300803B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106816493A (en) * | 2015-12-02 | 2017-06-09 | 钧石(中国)能源有限公司 | A kind of heterojunction solar battery edge insulation method |
| KR102456898B1 (en) | 2016-03-17 | 2022-10-19 | 삼성에스디에스 주식회사 | Method and apparatus for generating norm pattern of data signal |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140282A (en) | 2004-11-11 | 2006-06-01 | Sharp Corp | Method of manufacturing crystalline silicon solar battery |
| KR20080062515A (en) * | 2006-12-29 | 2008-07-03 | 주식회사 엘지화학 | Method of preparing solar cell and solar cell prepared by the same |
| JP2009283558A (en) | 2008-05-20 | 2009-12-03 | Sharp Corp | Solar cell, its method for manufacturing, and solar cell system equipped with it |
| KR20110008541A (en) * | 2009-07-20 | 2011-01-27 | 엘지전자 주식회사 | Sollar cell and fabrication method thereof |
-
2013
- 2013-05-03 KR KR1020130050291A patent/KR101300803B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140282A (en) | 2004-11-11 | 2006-06-01 | Sharp Corp | Method of manufacturing crystalline silicon solar battery |
| KR20080062515A (en) * | 2006-12-29 | 2008-07-03 | 주식회사 엘지화학 | Method of preparing solar cell and solar cell prepared by the same |
| JP2009283558A (en) | 2008-05-20 | 2009-12-03 | Sharp Corp | Solar cell, its method for manufacturing, and solar cell system equipped with it |
| KR20110008541A (en) * | 2009-07-20 | 2011-01-27 | 엘지전자 주식회사 | Sollar cell and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130069678A (en) | 2013-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101144810B1 (en) | Electrode paste for solar cell, solar cell using the paste, and manufacturing method of the solar cell | |
| KR100927725B1 (en) | Solar cell and manufacturing method thereof | |
| KR101626248B1 (en) | Silicon solar cell and method of manufacturing the same | |
| KR101225978B1 (en) | Sollar Cell And Fabrication Method Thereof | |
| KR101387718B1 (en) | Solar cell and method for manufactruing the same | |
| KR20130036258A (en) | Selective emitter solar cells formed by a hybrid diffusion and ion implantation process | |
| JP2009164544A (en) | Passivation layer structure of solar cell, and fabricating method thereof | |
| KR20130038307A (en) | Ion implanted selective emitter solar cells with in situ surface passivation | |
| KR20130052627A (en) | Back junction solar cell with selective front surface field | |
| KR20130068968A (en) | Solar cell and method for manufacturing the same | |
| KR100953618B1 (en) | Solar cell | |
| US20140224313A1 (en) | Silicon solar cell structure | |
| JP2019004159A (en) | Method of manufacturing solar battery | |
| JP2014011246A (en) | Solar cell element and solar cell module | |
| JP3205613U (en) | Heterojunction solar cell structure | |
| KR102405082B1 (en) | Method For Manufacturing Electrode Of Solar Cell Using Conductive Paste For Low Temperature Firing | |
| KR101300803B1 (en) | Solar cell of doping layer fabrication method using solid phase epitaxy | |
| KR20130104309A (en) | Solar cell and method for manufacturing the same | |
| KR20170100578A (en) | Solar cells with improved lifetime, passivation and / or efficiency | |
| CN109041583B (en) | Solar cell element and solar cell module | |
| JP5645734B2 (en) | Solar cell element | |
| KR20130057285A (en) | Photovoltaic device and manufacturing method for the same | |
| KR20130008913A (en) | Solar cell of doping layer fabrication method using solid phase epitaxy | |
| KR20160122467A (en) | Method for manufacturing solar cell | |
| KR101129422B1 (en) | Fabrication method of solar cell and solar cell fabrication by the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160615 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170707 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180723 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190808 Year of fee payment: 7 |