KR101298604B1 - Liquid crystal display device and method for fabricating the same - Google Patents

Liquid crystal display device and method for fabricating the same Download PDF

Info

Publication number
KR101298604B1
KR101298604B1 KR1020060061619A KR20060061619A KR101298604B1 KR 101298604 B1 KR101298604 B1 KR 101298604B1 KR 1020060061619 A KR1020060061619 A KR 1020060061619A KR 20060061619 A KR20060061619 A KR 20060061619A KR 101298604 B1 KR101298604 B1 KR 101298604B1
Authority
KR
South Korea
Prior art keywords
common electrode
liquid crystal
wiring
crystal display
array substrate
Prior art date
Application number
KR1020060061619A
Other languages
Korean (ko)
Other versions
KR20080003081A (en
Inventor
윤상필
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060061619A priority Critical patent/KR101298604B1/en
Publication of KR20080003081A publication Critical patent/KR20080003081A/en
Application granted granted Critical
Publication of KR101298604B1 publication Critical patent/KR101298604B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 본 발명은 어레이기판위에 서로 교차되게 형성된 게이트배선 및 데이터배선; 상기 게이트배선 및 데이터배선의 교차지점에 형성된 박막트랜지스터; 상기 게이트배선과 일정간격 이격되게 형성되고 다수개의 공통전극을 구비한 공통전극배선; 상기 데이터라인과 인접된 최외곽 공통전극상에 형성된 제1 및 2 보조공통전극; 및 상기 박막트랜지스터에 연결되고 다수개의 화소전극을 구비한 화소전극라인;을 포함하여 구성된다.The present invention relates to a liquid crystal display device and a method for manufacturing the same, the present invention comprises a gate wiring and a data wiring formed on the array substrate to cross each other; A thin film transistor formed at an intersection point of the gate line and the data line; A common electrode wiring formed to be spaced apart from the gate wiring and having a plurality of common electrodes; First and second auxiliary common electrodes formed on an outermost common electrode adjacent to the data line; And a pixel electrode line connected to the thin film transistor and having a plurality of pixel electrodes.

공통전극배선, 슬릿형태, 화소전극, 캐패시턴스 Common electrode wiring, slit type, pixel electrode, capacitance

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display device and a method of manufacturing the same,

도 1A는 종래기술에 따른 횡전계모드(IPS)의 액정표시장치의 어레이기판을 개략적으로 도시한 평면도.1A is a plan view schematically showing an array substrate of a liquid crystal display device in a transverse electric field mode (IPS) according to the prior art.

도 2A는 종래기술에 따른 횡전계모드(IPS)의 액정표시장치의 어레이기판에 형성된 데이터라인과 공통전극 및 화소전극을 개략적으로 도시한 평면도.FIG. 2A is a plan view schematically illustrating a data line, a common electrode, and a pixel electrode formed on an array substrate of a liquid crystal display device in a transverse electric field mode (IPS) according to the prior art; FIG.

도 2B는 도 1의 ⅡB-ⅡB선에 따른 단면도로서, 종래기술에 따른 횡전계 모드의 액정표시장치의 어레이기판에 배열된 데이터라인과 최외각 공통전극 및 화소전극간 배치구조를 나타내는 단면도.FIG. 2B is a cross-sectional view taken along the line IIB-IIB of FIG. 1, showing a layout structure between data lines arranged on an array substrate of a liquid crystal display device in a transverse electric field mode according to the prior art, and an outermost common electrode and a pixel electrode;

도 3은 종래기술에 따른 프린지 필드모드(FFS)의 액정표시장치의 어레이기판을 개략적으로 도시한 평면도.3 is a plan view schematically showing an array substrate of a liquid crystal display device of fringe field mode (FFS) according to the prior art;

도 4A는 종래기술에 따른 프린지필드 모드의 액정표시장치의 어레이기판에 형성된 데이터라인과 공통전극 및 화소전극 배치구조를 개략적으로 도시한 평면도.4A is a plan view schematically illustrating a data line, a common electrode, and a pixel electrode arrangement structure formed on an array substrate of a fringe field mode liquid crystal display device according to the related art.

도 4B는 도 4의 Ⅳ-Ⅳ선에 따른 단면도로서, 종래기술에 따른 프린지필드 모드의 액정표시장치의 어레이기판에 배열된 데이터라인과 최외각 공통전극 및 화소전극간 배치구조를 나타내는 단면도.4B is a cross-sectional view taken along the line IV-IV of FIG. 4, showing a layout structure between data lines arranged on an array substrate of a fringe field mode liquid crystal display device, and an outermost common electrode and a pixel electrode.

도 5는 본 발명에 따른 횡전계모드(IPS)의 액정표시장치의 어레이기판을 개 략적으로 도시한 평면도.Fig. 5 is a plan view schematically showing an array substrate of a liquid crystal display device of a transverse electric field mode (IPS) according to the present invention.

도 6A은 본 발명의 일실시예에 따른 횡전계모드(IPS)의 액정표시장치의 어레이기판에 형성된 데이터라인과 공통전극 및 화소전극을 개략적으로 도시한 평면도.6A is a plan view schematically illustrating a data line, a common electrode, and a pixel electrode formed on an array substrate of a liquid crystal display device in a transverse electric field mode (IPS) according to an embodiment of the present invention.

도 6B는 도 5의 Ⅵ-Ⅵ선에 따른 단면도로서, 본 발명의 일실시예에 따른 횡전계 모드의 액정표시장치의 어레이기판에 배열된 데이터라인과 최외각 공통전극 및 화소전극간 배치구조를 나타내는 단면도.FIG. 6B is a cross-sectional view taken along line VI-VI of FIG. 5 and illustrates an arrangement structure between data lines arranged on an array substrate of an LCD device in a transverse electric field mode, and an outermost common electrode and a pixel electrode; Indicating section.

도 7은 본 발명에 따른 프린지 필드모드(FFS)의 액정표시장치의 어레이기판을 개략적으로 도시한 평면도.7 is a plan view schematically showing an array substrate of a fringe field mode (FFS) liquid crystal display device according to the present invention;

도 8A는 본 발명의 다른 실시예에 따른 프린지필드 모드의 액정표시장치의 어레이기판에 형성된 데이터라인과 공통전극 및 화소전극 배치구조를 개략적으로 도시한 평면도.8A is a plan view schematically illustrating a data line, a common electrode, and a pixel electrode arrangement structure formed on an array substrate of a fringe field mode liquid crystal display according to another exemplary embodiment of the present invention.

도 8B는 도 5A의 ⅤB-ⅤB선에 따른 단면도로서, 본 발명의 다른 실시예에 따른 프린지필드 모드의 액정표시장치의 어레이기판에 배열된 데이터라인과 최외각 공통전극 및 화소전극간 배치구조를 나타내는 단면도.FIG. 8B is a cross-sectional view taken along the line VB-VB of FIG. 5A and illustrates an arrangement structure between data lines arranged on an array substrate of an fringe field mode liquid crystal display device, and an outermost common electrode and a pixel electrode. Indicating section.

** 도면의 주요부분에 대한 부호의 설명 **DESCRIPTION OF REFERENCE NUMERALS

101, 150 : 어레이기판 111, 151 : 게이트배선101, 150: array substrate 111, 151: gate wiring

113, 153 : 게이트전극 115, 155 : 공통전극라인113, 153: gate electrodes 115, 155: common electrode lines

115a, 155a : 공통전극 121, 161 : 데이터배선115a, 155a: common electrode 121, 161: data wiring

123, 163 : 소스전극 125, 165 : 드레인전극123, 163: source electrode 125, 165: drain electrode

127a, 127b, 155a, 155b : 보조공통전극 127a, 127b, 155a, 155b: auxiliary common electrode

129, 167 : 화소전극라인 129a, 167a : 화소전극 D1 : 데이터라인과 보조공통전극간 거리129, 167: pixel electrode line 129a, 167a: pixel electrode D1: distance between data line and auxiliary common electrode

D2 : 보조공통전극간 거리D2: Distance between auxiliary common electrodes

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 횡전계모드와 프린지필드모드의 액정표시장치에서 데이터라인과 인접된 영역에 형성되는 최외곽 공통전극라인을 슬릿(slit type)구조를 형성하여, 데이터라인과 화소전극라인간 캐패시턴스를 줄일 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display and a method of manufacturing the same, and more particularly, to a slit type of an outermost common electrode line formed in an area adjacent to a data line in a liquid crystal display of transverse electric field mode and fringe field mode. The present invention relates to a liquid crystal display device and a method of manufacturing the same, which can reduce the capacitance between the data line and the pixel electrode line by forming a structure.

액정표시소자의 시야각특성을 향상시킬 목적으로, 광보상판이 장착된 트위스트네마틱(twisted nematic) 액정표시소자, 멀티도메인 액정표시소자와 같은 여러가지 액정표시소자가 제안되어 있지만, 이러한 액정표시소자로는 시야각에 따라 콘트라스트비의 저하와 색상이 변하는 문제점을 해결하기 힘든 실정이다.In order to improve the viewing angle characteristic of the liquid crystal display device, various liquid crystal display devices such as a twisted nematic liquid crystal display device equipped with an optical compensation plate and a multi-domain liquid crystal display device have been proposed. It is difficult to solve the problem of lowering contrast ratio and changing color depending on the viewing angle.

이러한 문제를 해결하고자, 최근에는 다른 방식의 액정표시소자인 횡전계방식(IPS; In-Plane switching mode)와 프린지필드방식(FFS; Fringe Field switching mode)의 액정표시소자가 제안되었다.In order to solve this problem, recently, liquid crystal display devices having an in-plane switching mode (IPS) and a fringe field switching mode (FFS), which are other liquid crystal display devices, have been proposed.

이러한 종래의 횡전계모드 및 프린지필드모드의 액정표시장치의 구조에 대해 첨부된 도면을 참조하여 설명하면 다음과 같다.The structure of the liquid crystal display of the conventional transverse electric field mode and the fringe field mode will be described with reference to the accompanying drawings.

도 1A는 종래기술에 따른 횡전계모드(IPS)의 액정표시장치의 어레이기판을 개략적으로 도시한 평면도이다.1A is a plan view schematically illustrating an array substrate of a liquid crystal display device in a transverse electric field mode (IPS) according to the prior art.

도 2A는 종래기술에 따른 횡전계모드(IPS)의 액정표시장치의 어레이기판에 형성된 데이터라인과 공통전극 및 화소전극을 개략적으로 도시한 평면도이다.2A is a plan view schematically illustrating a data line, a common electrode, and a pixel electrode formed on an array substrate of a liquid crystal display device in a transverse electric field mode (IPS) according to the related art.

도 2B는 도 1의 ⅡB-ⅡB선에 따른 단면도로서, 종래기술에 따른 횡전계 모드의 액정표시장치의 어레이기판에 배열된 데이터라인과 최외각 공통전극 및 화소전극간 배치구조를 나타내는 단면도이다.FIG. 2B is a cross-sectional view taken along line IIB-IIB of FIG. 1 and illustrates a layout structure between data lines arranged on an array substrate of a liquid crystal display device in a transverse electric field mode according to the prior art, and an outermost common electrode and a pixel electrode.

종래기술에 따른 횡전계모드(IPS)의 액정표시장치에 대해 설명하면, 도 1에 도시된 바와같이, 어레이기판(미도시)위에 화소영역을 정의하는 게이트배선(11) 및 데이터배선(21)이 서로 교차되게 형성되어 있고, 상기 게이트배선(11) 및 데이터배선(21)의 교차지점에는 박막트랜지스터(T)가 형성되어 있다. Referring to the liquid crystal display device of the transverse electric field mode (IPS) according to the prior art, as shown in Figure 1, the gate wiring 11 and the data wiring 21 defining a pixel region on the array substrate (not shown) The thin film transistors T are formed to cross each other, and the thin film transistor T is formed at an intersection point of the gate line 11 and the data line 21.

여기서, 상기 게이트배선(11)과 일정간격 이격되게 공통전극배선(15)이 형성되어 있고, 화소영역에 위치하는 공통전극배선(15)에서는 상기 데이터배선(21)과 평행한 방향으로 다수개의 공통전극(15a)이 분기되어 있다. 더우기, 도 2A 및 도 2B에 도시된 바와같이, 상기 데이터배선(21)과 인접된 최외곽 공통전극(15a)상측에는 보조공통전극(27)의 일부가 오버랩되게 형성되어 있다.Here, the common electrode wiring 15 is formed to be spaced apart from the gate wiring 11 by a predetermined distance, and the common electrode wiring 15 positioned in the pixel region is arranged in a plurality of common lines in a direction parallel to the data wiring 21. The electrode 15a is branched. In addition, as shown in FIGS. 2A and 2B, a part of the auxiliary common electrode 27 overlaps the uppermost common electrode 15a adjacent to the data line 21.

또한, 상기 박막트랜지스터(T)에는 화소전극배선(27)이 연결되어 있고, 이 화소전극배선(27)에는 상기 공통전극(15a)간 이격구간에 공통전극(15a)과 서로 엇갈리게 다수개의 화소전극(27a)이 분기되어 있다.In addition, a pixel electrode wiring 27 is connected to the thin film transistor T, and a plurality of pixel electrodes are alternately connected to the common electrode 15a at intervals between the common electrodes 15a in the pixel electrode wiring 27. 27a is branched.

그리고, 도면에는 도시하지 않았지만, 상기 어레이기판과 일정간격만큼 이격 되어 배치되는 상부기판에는 광차단역할을 수행하는 블랙매트릭스와 컬러필터층이 적층되어 있으며, 상기 상부기판과 어레이기판사이에는 액정층(미도시)이 형성되어 져 액정표시장치를 구성하게 된다.Although not shown in the drawings, an upper substrate disposed spaced apart from the array substrate by a predetermined interval is laminated with a black matrix and a color filter layer that perform light blocking, and a liquid crystal layer (not shown) between the upper substrate and the array substrate. H) is formed to form a liquid crystal display device.

상기와 같이 구성되는 횡전계방식의 액정표시장치에 있어서, 외부구동회로로부터 전압이 인가되면, 데이터라인(21)과 공통전극(15a)사이에 기판과 평행한 횡전계가 발생한다. In the transverse electric field type liquid crystal display device configured as described above, when a voltage is applied from an external driving circuit, a transverse electric field parallel to the substrate is generated between the data line 21 and the common electrode 15a.

따라서, 액정층(미도시)내에 배향된 액정분자가 상기한 횡전계에 따라 회전하게 되며, 그 결과 액정층을 통과하는 빛의 양을 제어하게 된다.Accordingly, the liquid crystal molecules oriented in the liquid crystal layer (not shown) rotate according to the above-described transverse electric field, and as a result, the amount of light passing through the liquid crystal layer is controlled.

이렇게 횡전계방식의 액정표시소자는 기판과 평행하게 전기장이 형성되고, 액정분자도 기판과 평행한 상태를 유지하기 때문에 시야각 특성이 좋아지게 된다.Thus, in the transverse electric field type liquid crystal display device, an electric field is formed in parallel with the substrate, and the liquid crystal molecules also maintain a parallel state with the substrate, thereby improving viewing angle characteristics.

그러나, 이러한 횡전계방식의 액정표시장치는 이러한 시야각특성이 좋다는 장점에도 불구하고 개구율이 낮고 그에 따라 백라이트의 강도를 강하게 하면 박막트랜지스터의 오작동을 일으킬 수도 있다.However, such a transverse electric field type liquid crystal display device has a low aperture ratio despite the advantage that the viewing angle characteristic is good, and thus may cause malfunction of the thin film transistor if the intensity of the backlight is increased.

한편, 이러한 횡전계방식의 액정표시장의 개구율 및 투과율을 개선하기 위하여, 프린지 필드방식의 액정표시장치가 제안되고 있다.On the other hand, in order to improve the aperture ratio and transmittance of the transverse electric field type liquid crystal display field, a fringe field type liquid crystal display device has been proposed.

상기 종래기술에 따른 프린지필드방식의 액정표시장치는, 화소영역에 대응하는 일종의 아일랜드패턴(island pattern) 구조에 해당하는 플랫(flat) 형태의 공통전극과 막대형상의 패턴이 서로 이격되게 다수개가 형성되는 구조에 해당하는 슬릿(slit) 형태의 화소전극이 절연체가 개재된 상태에서 중첩되게 배치된 구조로서, 횡전계모드와 다르게 수 Å 간격을 두고 횡전계가 이루어지므로 횡전계가 강력하고 전극상부의 액정분자까지 횡전계에 의해 배열하는 것이 가능한 장점이 있다.In the fringe field type liquid crystal display device according to the related art, a plurality of flat common electrodes and rod-shaped patterns corresponding to a kind of island pattern structure corresponding to the pixel region are formed to be spaced apart from each other. The slit-shaped pixel electrode corresponding to the structure is arranged so as to overlap with an insulator interposed therebetween. Unlike the transverse electric field mode, the transverse electric field is formed at several intervals, so the transverse electric field is strong and the upper part of the electrode There is an advantage that the liquid crystal molecules can be arranged by the transverse electric field.

이러한 종래기술에 따른 프린지필드방식의 액정표시장치에 대해 구체적으로 설명하면 다음과 같다.The fringe field type liquid crystal display device according to the related art will be described in detail as follows.

도 3은 종래기술에 따른 프린지 필드모드(FFS)의 액정표시장치의 어레이기판을 개략적으로 도시한 평면도이다.3 is a plan view schematically illustrating an array substrate of a liquid crystal display device of a fringe field mode (FFS) according to the related art.

도 4A는 종래기술에 따른 프린지필드 모드의 액정표시장치의 어레이기판에 형성된 데이터라인과 공통전극 및 화소전극 배치구조를 개략적으로 도시한 평면도이다.4A is a plan view schematically illustrating a data line, a common electrode, and a pixel electrode arrangement structure formed on an array substrate of a fringe field mode liquid crystal display according to the related art.

도 4B는 도 4의 Ⅳ-Ⅳ선에 따른 단면도로서, 종래기술에 따른 프린지필드 모드의 액정표시장치의 어레이기판에 배열된 데이터라인과 최외각 공통전극 및 화소전극간 배치구조를 나타내는 단면도이다. FIG. 4B is a cross-sectional view taken along line IV-IV of FIG. 4, and is a cross-sectional view illustrating an arrangement structure between data lines arranged on an array substrate of a fringe field mode liquid crystal display according to the related art, and an outermost common electrode and a pixel electrode.

도 3에 도시된 바와같이, 어레이기판(미도시)상에 게이트배선(51) 및 데이터배선(61)이 서로 교차되게 형성되어 있고, 상기 게이트배선(51) 및 데이터배선(61)의 교차지점에 박막트랜지스터(T)가 형성되어 있으며, 상기 게이트배선(51) 및 데이터배선(61)의 교차영역은 화소영역으로 정의된다.As shown in FIG. 3, a gate wiring 51 and a data wiring 61 are formed to cross each other on an array substrate (not shown), and an intersection point of the gate wiring 51 and the data wiring 61 is formed. A thin film transistor T is formed in the cross region of the gate line 51 and the data line 61. The thin film transistor T is defined as a pixel area.

여기서, 화소영역에는 박막트랜지스터(T)와 연결되며 서로 이격되게 위치하는 다수개의 다수개의 화소전극(67a)과, 다수개의 화소전극(67a)을 덮는 영역에 공통전극(55)이 형성되어 있다.Here, a plurality of pixel electrodes 67a connected to the thin film transistor T and spaced apart from each other, and a common electrode 55 are formed in an area covering the plurality of pixel electrodes 67a.

여기서, 상기 박막트랜지스터(T)는 게이트전극(153), 반도체층(미도시), 소스전극(63), 드레인전극(65)으로 이루어지고, 상기 드레인전극(65)에는 화소전극라 인(67)이 형성되어 있고, 상기 화소전극라인(67)에는 다수개의 화소전극(67a)이 분기되어 있다.The thin film transistor T includes a gate electrode 153, a semiconductor layer (not shown), a source electrode 63, and a drain electrode 65. The drain electrode 65 includes a pixel electrode line 67. Is formed, and a plurality of pixel electrodes 67a are branched to the pixel electrode line 67.

상기한 바와같이, 종래기술에 따른 액정표시장치 및 그 제조방법에 의하면 다음과 같은 문제점이 있다.As described above, the liquid crystal display and the manufacturing method according to the related art have the following problems.

종래기술에 의하면, 데이터라인과 인접된 최외곽에 공통전극을 형성하여 데이터라인으로부터 화소전극간 전계를 차폐하는 역할을 하는데, 데이터라인과 화소전극간에는 캐패시턴스(capacitance)가 생성된다.According to the related art, a common electrode is formed on the outermost side adjacent to the data line to shield an electric field between the pixel electrodes from the data line. A capacitance is generated between the data line and the pixel electrode.

따라서, 횡전계모드와 프린지필드의 액정표시장치에서 데이터배선과 화소전극간 캐패시턴스가 증가하게 되므로써 이 캐패시턴스로 인해 화질특성에 악영향을 미치게 된다.Therefore, the capacitance between the data wiring and the pixel electrode is increased in the transverse electric field mode and the fringe field liquid crystal display device, and this capacitance adversely affects the image quality characteristics.

이에 본 발명은 상기한 바와 같은 종래기술의 제반 문제점을 해결하기 위한 것으로서, 본 발명은 횡전계모드와 프린지필드모드의 액정표시장치에서 데이터라인과 인접된 영역에 형성되는 최외곽 공통전극라인을 슬릿(slit type)구조를 형성하여, 데이터라인과 화소전극라인간 캐패시턴스를 줄일 수 있는 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention is to solve the problems of the prior art as described above, the present invention is to slit the outermost common electrode line formed in the region adjacent to the data line in the liquid crystal display device of the transverse electric field mode and fringe field mode SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display and a method of manufacturing the same, by forming a slit type structure and reducing capacitance between a data line and a pixel electrode line.

상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 어레이기판위에 서로 교차되게 형성된 게이트배선 및 데이터배선;According to an aspect of the present invention, there is provided a liquid crystal display device comprising: a gate wiring and a data wiring formed on an array substrate to cross each other;

상기 게이트배선 및 데이터배선의 교차지점에 형성된 박막트랜지스터;A thin film transistor formed at an intersection point of the gate line and the data line;

상기 게이트배선과 일정간격 이격되게 형성되고 다수개의 공통전극을 구비한 공통전극배선;A common electrode wiring formed to be spaced apart from the gate wiring and having a plurality of common electrodes;

상기 데이터라인과 인접된 최외곽 공통전극상에 형성된 제1 및 2 보조공통전극; 및First and second auxiliary common electrodes formed on an outermost common electrode adjacent to the data line; And

상기 박막트랜지스터에 연결되고 다수개의 화소전극을 구비한 화소전극라인;을 포함하여 구성되는 것을 포함하여 구성되는 것을 특징으로한다.And a pixel electrode line connected to the thin film transistor and having a plurality of pixel electrodes.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 어레이기판위에 서로 교차되게 형성된 게이트배선 및 데이터배선;In addition, the liquid crystal display device according to the present invention for achieving the above object, the gate wiring and data wiring formed on the array substrate to cross each other;

상기 게이트배선 및 데이터배선의 교차지점에 형성된 박막트랜지스터;A thin film transistor formed at an intersection point of the gate line and the data line;

상기 게이트배선과 일정간격 이격되게 형성되고, 분기된 공통전극을 구비한 공통전극배선; 및A common electrode wiring formed to be spaced apart from the gate wiring and having a branched common electrode; And

상기 박막트랜지스터에 연결되고 다수개의 화소전극을 구비한 화소전극라인;을 포함하여 구성되는 것을 포함하여 구성되는 것을 특징으로한다.And a pixel electrode line connected to the thin film transistor and having a plurality of pixel electrodes.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치 제조방법은, 어레이기판위에 서로 교차되게 게이트배선 및 데이터배선을 형성하는 단계;In addition, the liquid crystal display device manufacturing method according to the present invention for achieving the above object comprises the steps of forming a gate wiring and a data wiring on the array substrate to cross each other;

상기 게이트배선 및 데이터배선의 교차지점에 박막트랜지스터을 형성하는 단계;Forming a thin film transistor at an intersection point of the gate wiring and the data wiring;

상기 게이트배선과 일정간격 이격되게 다수개의 공통전극을 구비한 공통전극배선을 형성하는 단계;Forming a common electrode wiring having a plurality of common electrodes spaced apart from the gate wiring at a predetermined interval;

상기 데이터라인과 인접된 최외곽 공통전극상에 제1 및 2 보조공통전극을 형성하는 단계; 및Forming first and second auxiliary common electrodes on an outermost common electrode adjacent to the data line; And

상기 박막트랜지스터에 연결되고 다수개의 화소전극을 구비한 화소전극라인을 형성하는 단계;를 포함하여 구성되는 것을 포함하여 구성되는 것을 특징으로한다.And forming a pixel electrode line connected to the thin film transistor and having a plurality of pixel electrodes.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치 제조방법은, 어레이기판위에 서로 교차되게 게이트배선 및 데이터배선을 형성하는 단계;In addition, the liquid crystal display device manufacturing method according to the present invention for achieving the above object comprises the steps of forming a gate wiring and a data wiring on the array substrate to cross each other;

상기 게이트배선 및 데이터배선의 교차지점에 박막트랜지스터를 형성하는 단계;Forming a thin film transistor at an intersection point of the gate wiring and the data wiring;

상기 게이트배선과 일정간격 이격되게 분기된 공통전극을 구비한 공통전극배선을 형성하는 단계; 및Forming a common electrode wiring having a common electrode branched at a predetermined distance from the gate wiring; And

상기 박막트랜지스터에 연결되고 다수개의 화소전극을 구비한 화소전극라인을 형성하는 단계;를 포함하여 구성되는 것을 포함하여 구성되는 것을 특징으로한다.And forming a pixel electrode line connected to the thin film transistor and having a plurality of pixel electrodes.

이하, 본 발명에 따른 액정표시장치 및 그 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a liquid crystal display and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명에 따른 횡전계모드(IPS)의 액정표시장치의 어레이기판을 개략적으로 도시한 평면도이다.5 is a plan view schematically illustrating an array substrate of a liquid crystal display device in a transverse electric field mode (IPS) according to the present invention.

도 6A은 본 발명의 일실시예에 따른 횡전계모드(IPS)의 액정표시장치의 어레이기판에 형성된 데이터라인과 공통전극 및 화소전극을 개략적으로 도시한 평면도.6A is a plan view schematically illustrating a data line, a common electrode, and a pixel electrode formed on an array substrate of a liquid crystal display device in a transverse electric field mode (IPS) according to an embodiment of the present invention.

도 6B는 도 5의 Ⅵ-Ⅵ선에 따른 단면도로서, 본 발명의 일실시예에 따른 횡 전계 모드의 액정표시장치의 어레이기판에 배열된 데이터라인과 최외각 공통전극 및 화소전극간 배치구조를 나타내는 단면도이다.FIG. 6B is a cross-sectional view taken along line VI-VI of FIG. 5 and illustrates an arrangement structure between data lines arranged on an array substrate of an LCD device in a transverse electric field mode, and an outermost common electrode and a pixel electrode; It is sectional drawing to show.

본 발명의 실시예에 따른 횡전계모드(IPS)의 액정표시장치는, 도 5에 도시된 바와같이, 어레이기판(미도시)위에 화소영역을 정의하는 게이트배선(111) 및 데이터배선(121)이 서로 교차되게 형성되어 있고, 상기 게이트배선(111) 및 데이터배선(121)의 교차지점에는 박막트랜지스터(T)가 형성되어 있다. As shown in FIG. 5, the liquid crystal display of the transverse electric field mode (IPS) according to an exemplary embodiment of the present invention includes a gate wiring 111 and a data wiring 121 defining a pixel area on an array substrate (not shown). The thin film transistors T are formed to cross each other, and the thin film transistor T is formed at the intersection of the gate wiring 111 and the data wiring 121.

여기서, 상기 게이트배선(111)과 일정간격 이격되게 공통전극배선(115)이 형성되어 있고, 화소영역에 위치하는 공통전극배선(115)에서는 상기 데이터배선(121)과 평행한 방향으로 다수개의 공통전극(115a)이 분기되어 있다. Here, the common electrode wiring 115 is formed to be spaced apart from the gate wiring 111 by a predetermined distance, and the common electrode wiring 115 positioned in the pixel area is arranged in a plurality of common lines in a direction parallel to the data wiring 121. The electrode 115a is branched.

더우기, 도 6A 및 도 6B에 도시된 바와같이, 상기 데이터배선(121)과 인접된 최외곽 공통전극(115a)상측에는 슬릿형태의 제1 및 2 보조공통전극(127a, 127b)이 일정간격을 두고 형성되어 있다. 여기서, 상기 제1, 2 보조공통전극(127a, 127b)은 각각 그 아래의 최외곽 공통전극(115a)과 연결되어 있다. 이때, 이들을 연결하는 방법으로는 콘택홀을 이용하거나 기타 다른 방법을 이용할 수도 있다. 또한, 상기 제1, 2 보조공통전극(127a, 127b)간의 거리는 약 1 ∼ 6 μm 범위를 갖는다. 그리고, 상기 데이터배선(121)과 제1보조공통전극(127a)간 거리는 약 1 ∼ 6 μm 범위를 갖는다. In addition, as shown in FIGS. 6A and 6B, the first and second auxiliary common electrodes 127a and 127b having a slit form a predetermined interval above the outermost common electrode 115a adjacent to the data line 121. It is formed. Here, the first and second auxiliary common electrodes 127a and 127b are connected to the outermost common electrode 115a thereunder, respectively. In this case, as a method of connecting them, a contact hole may be used or some other method may be used. In addition, the distance between the first and second auxiliary common electrodes 127a and 127b ranges from about 1 to 6 μm. The distance between the data line 121 and the first auxiliary common electrode 127a is in the range of about 1 to 6 μm.

또한, 상기 박막트랜지스터(T)에는 화소전극배선(129)이 연결되어 있고, 이 화소전극배선(127)에는 상기 공통전극(115a)간 이격구간에 공통전극(115a)과 서로 엇갈리게 다수개의 화소전극(129a)이 분기되어 있다.In addition, a pixel electrode wiring 129 is connected to the thin film transistor T, and a plurality of pixel electrodes are alternately connected to the common electrode 115a at intervals between the common electrodes 115a. 129a is branched.

그리고, 도면에는 도시하지 않았지만, 상기 어레이기판과 일정간격만큼 이격되어 배치되는 상부기판에는 광차단역할을 수행하는 블랙매트릭스와 컬러필터층이 적층되어 있으며, 상기 상부기판과 어레이기판사이에는 액정층(미도시)이 형성되어 져 액정표시장치를 구성하게 된다.Although not shown in the drawings, an upper substrate disposed spaced apart from the array substrate by a predetermined distance is laminated with a black matrix and a color filter layer that perform light blocking, and a liquid crystal layer (not shown) between the upper substrate and the array substrate. H) is formed to form a liquid crystal display device.

한편, 상기 본 발명의 다른 실시예에 따른 프린지필드방식의 액정표시장치에대해 첨부된 도면을 참조하여 설명하면 다음과 같다.Meanwhile, a fringe field type liquid crystal display device according to another embodiment of the present invention will be described with reference to the accompanying drawings.

도 7은 본 발명에 따른 프린지 필드모드(FFS)의 액정표시장치의 어레이기판을 개략적으로 도시한 평면도이다.FIG. 7 is a plan view schematically illustrating an array substrate of a liquid crystal display in fringe field mode (FFS) according to the present invention.

도 8A는 본 발명의 다른 실시예에 따른 프린지필드 모드의 액정표시장치의 어레이기판에 형성된 데이터라인과 공통전극 및 화소전극 배치구조를 개략적으로 도시한 평면도이다.8A is a plan view schematically illustrating a data line, a common electrode, and a pixel electrode arrangement structure formed on an array substrate of a fringe field mode liquid crystal display according to another exemplary embodiment of the present invention.

도 8B는 도 5A의 ⅤB-ⅤB선에 따른 단면도로서, 본 발명의 다른 실시예에 따른 프린지필드 모드의 액정표시장치의 어레이기판에 배열된 데이터라인과 최외각 공통전극 및 화소전극간 배치구조를 나타내는 단면도이다.FIG. 8B is a cross-sectional view taken along the line VB-VB of FIG. 5A and illustrates an arrangement structure between data lines arranged on an array substrate of an fringe field mode liquid crystal display device, and an outermost common electrode and a pixel electrode. It is sectional drawing to show.

본 발명의 다른 실시예에 따른 프린지 필드모드(FFS)의 액정표시장치는, 도 7에 도시된 바와같이, 어레이기판(미도시)상에 게이트배선(151) 및 데이터배선(161)이 서로 교차되게 형성되어 있고, 상기 게이트배선(151) 및 데이터배선(161)의 교차지점에 박막트랜지스터(T)가 형성되어 있으며, 상기 게이트배선(151) 및 데이터배선(161)의 교차영역은 화소영역으로 정의된다.In the fringe field mode (FFS) liquid crystal display according to another exemplary embodiment of the present invention, as shown in FIG. 7, the gate wiring 151 and the data wiring 161 cross each other on an array substrate (not shown). The thin film transistor T is formed at an intersection point of the gate line 151 and the data line 161, and an intersection area of the gate line 151 and the data line 161 is a pixel area. Is defined.

여기서, 화소영역에는 화소전극라인(167)이 형성되어 있으며, 이 화소전극라인(167)에는 서로 이격되게 위치하는 다수개의 화소전극(167a)이 분기되어 있으며, 다수개의 화소전극(167a)을 덮는 영역에 공통전극배선(155)이 형성되어 있다. Here, a pixel electrode line 167 is formed in the pixel area, and the pixel electrode line 167 is divided with a plurality of pixel electrodes 167a which are spaced apart from each other, and covers the plurality of pixel electrodes 167a. The common electrode wiring 155 is formed in the region.

또한, 상기 공통전극배선(155)은 슬릿 형태인 제1보조공통전극(155a)과 판(plate) 형태의 제2보조공통전극부(155b)로 분기되어 있는데, 상기 슬릿 형태인 제1보조공통전극(155a)은 상기 데이터라인(161)과 인접되게 상기 화소영역의 최외곽에 위치하며, 상기 판(plate) 형태의 제2보조공통전극부(155b)는 상기 화소전극라인(167)으로부터 분기된 다수의 화소전극(167a)과 오버랩되어 있다. 이때, 상기 슬릿 형태의 제1보조공통전극(155a)는 상기 화소전극(167a)과 오버랩되어 있지 않게 된다. 또한, 상기 제1, 2 보조공통전극(155a, 155b)간의 거리는 약 1 ∼ 6 μm 범위를 갖는다. 그리고, 상기 데이터배선(161)과 제1보조공통전극(155a)간 거리는 약 1 ∼ 6 μm 범위를 갖는다. In addition, the common electrode wiring 155 is branched into a first auxiliary common electrode 155a having a slit form and a second auxiliary common electrode portion 155b having a plate form, and the first auxiliary common having the slit form. The electrode 155a is positioned at the outermost portion of the pixel area adjacent to the data line 161, and the second auxiliary common electrode part 155b having the plate shape branches from the pixel electrode line 167. The plurality of pixel electrodes 167a overlap each other. In this case, the slit-shaped first auxiliary common electrode 155a does not overlap with the pixel electrode 167a. In addition, the distance between the first and second auxiliary common electrodes 155a and 155b ranges from about 1 to 6 μm. The distance between the data line 161 and the first auxiliary common electrode 155a has a range of about 1 to 6 μm.

여기서, 상기 박막트랜지스터(T)는 게이트전극(153), 반도체층(미도시), 소스전극(163), 드레인전극(165)으로 이루어지고, 상기 드레인전극(165)에는 화소전극라인(67)이 형성되어 있고, 상기 화소전극라인(167)에는 다수개의 화소전극(167a)이 분기되어 있다.The thin film transistor T includes a gate electrode 153, a semiconductor layer (not shown), a source electrode 163, and a drain electrode 165, and the pixel electrode line 67 is formed on the drain electrode 165. And a plurality of pixel electrodes 167a are branched to the pixel electrode line 167.

그리고, 도면에는 도시하지 않았지만, 상기 어레이기판과 일정간격만큼 이격되어 배치되는 상부기판에는 광차단역할을 수행하는 블랙매트릭스와 컬러필터층이 적층되어 있으며, 상기 상부기판과 어레이기판사이에는 액정층(미도시)이 형성되어 져 액정표시장치를 구성하게 된다.Although not shown in the drawings, an upper substrate disposed spaced apart from the array substrate by a predetermined distance is laminated with a black matrix and a color filter layer that perform light blocking, and a liquid crystal layer (not shown) between the upper substrate and the array substrate. H) is formed to form a liquid crystal display device.

상기에서 설명한 바와같이, 본 발명에 따른 액정표시장치 및 그 제조방법에 의하면 다음과 같은 효과가 있다.As described above, the liquid crystal display according to the present invention and the manufacturing method thereof have the following effects.

본 발명에 따른 액정표시장치 및 그 제조방법에 의하면, 횡전계 모드 및 프린지필드모드의 액정표시장치에 있어서, 투명물질로 구성된 공통전극부분을 슬릿 형태로 형성하여, 데이터라인과 화소전극간의 전계 차폐 효과를 개선하여 데이터와 화소전극간 캐패시턴스가 감소되어 화질 특성을 개선시킬 수 있다. 즉, 횡전계 모드 및 프린지필드모드의 액정표시장치에 있어서, 데이터라인옆에 형성된 최외곽 공통전극라인을 슬릿형태로 형성하여 데이터라인과 화소전극간의 걸리는 전계를 슬릿구조의 공통전극이 차폐하여 데이터라인과 화소전극간의 캐패시턴스를 줄여 데이터라인의 저항(load)을 감소시켜, 차징(charging) 특성개선을 통해, 휘도 변화 특성을 안정화시킬 수 있다.According to the liquid crystal display device and the manufacturing method thereof according to the present invention, in the liquid crystal display device of the transverse electric field mode and the fringe field mode, the common electrode portion made of a transparent material is formed in a slit shape to shield the electric field between the data line and the pixel electrode. By improving the effect, the capacitance between the data and the pixel electrode is reduced, thereby improving image quality characteristics. That is, in the liquid crystal display device of the transverse electric field mode and the fringe field mode, the outermost common electrode line formed next to the data line is formed in a slit shape so that the common electrode of the slit structure shields the electric field between the data line and the pixel electrode. By reducing the capacitance between the line and the pixel electrode to reduce the load of the data line, it is possible to stabilize the luminance change characteristics through the charging (charging) characteristic improvement.

이상의 설명에서 본 발명은 특정의 실시예와 관련하여 도시 및 설명을 하였지만, 상기한 명세서는 본 발명의 권리를 한정하지 않으며, 본 발명에 따른 권리범위는 후술될 특허청구범위에 의해 결정되어져야 할 것이다.In the above description, the present invention has been illustrated and described in connection with specific embodiments, but the above specification does not limit the rights of the present invention, and the scope of the claims according to the present invention should be determined by the claims to be described later. will be.

Claims (20)

어레이기판위에 서로 교차되게 형성된 게이트배선 및 데이터배선;Gate wiring and data wiring formed on the array substrate to cross each other; 상기 게이트배선 및 데이터배선의 교차지점에 형성된 박막트랜지스터;A thin film transistor formed at an intersection point of the gate line and the data line; 상기 게이트배선과 일정간격 이격되게 형성되고 다수개의 공통전극을 구비한 공통전극배선;A common electrode wiring formed to be spaced apart from the gate wiring and having a plurality of common electrodes; 상기 다수개의 공통전극 중 상기 데이터배선과 인접된 최외곽 공통전극 상에 형성되어 이 최외곽 공통전극과 오버랩되며 서로 일정간격 이격된 제1 및 2 보조공통전극; 및First and second auxiliary common electrodes formed on the outermost common electrode adjacent to the data line among the plurality of common electrodes and overlapping the outermost common electrode and spaced apart from each other by a predetermined distance; And 상기 박막트랜지스터에 연결되고 서로 일정간격 이격된 다수개의 화소전극을 구비한 화소전극라인;을 포함하여 구성되며;A pixel electrode line connected to the thin film transistor and having a plurality of pixel electrodes spaced apart from each other by a predetermined distance; 상기 제1 및 2 보조공통전극은 상기 최외곽 공통전극과 연결된 것을 특징으로 하는 액정표시장치.And the first and second auxiliary common electrodes are connected to the outermost common electrode. 제 1 항에 있어서, 상기 어레이기판과 일정 갭을 두고 결합되고, 컬러필터가 배치된 상부기판과, 상기 상부기판과 어레이기판사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로하는 액정표시장치.The liquid crystal display of claim 1, further comprising: an upper substrate coupled to the array substrate with a predetermined gap, and having a color filter disposed thereon, and a liquid crystal layer formed between the upper substrate and the array substrate. 삭제delete 제 1 항에 있어서, 상기 제1 및 2 보조공통전극간 거리는 1 ∼ 6 μm 범위를 갖는 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 1, wherein a distance between the first and second auxiliary common electrodes is in a range of 1 to 6 µm. 제 1 항에 있어서, 상기 데이터배선과 제1보조공통전극간 거리는 1 ∼ 6 μm 범위를 갖는 것을 특징으로 하는 액정표시장치. The liquid crystal display device according to claim 1, wherein the distance between the data line and the first auxiliary common electrode is in a range of 1 to 6 탆. 삭제delete 어레이기판위에 서로 교차되게 형성되어 화소 영역을 정의하는 게이트배선 및 데이터배선;Gate and data lines formed on the array substrate so as to cross each other to define a pixel area; 상기 게이트배선 및 데이터배선의 교차지점에 형성된 박막트랜지스터;A thin film transistor formed at an intersection point of the gate line and the data line; 상기 화소 영역에 상기 게이트배선과 일정간격 이격되게 형성되는 판(plate) 형태의 제1 보조공통전극부와, 상기 데이터배선과 인접되게 상기 화소영역의 최외곽에 위치하며 상기 제1 보조공통전극부와 이격되게 배치되는 슬릿 형태의 제2 보조공통전극부로 분기된 공통전극배선; 및A first auxiliary common electrode part having a plate shape formed at a predetermined distance from the gate wiring in the pixel area, and positioned at an outermost side of the pixel area adjacent to the data wiring and having the first auxiliary common electrode part being adjacent to the data wiring; A common electrode wiring branched to a second auxiliary common electrode portion having a slit shape spaced apart from the second auxiliary common electrode portion; And 상기 박막트랜지스터에 연결되고, 서로 일정간격 이격되어 상기 판 형태의 제1 보조공통전극부와 오버랩된 다수개의 화소전극으로 분기된 화소전극라인;을 포함하여 구성되는 것을 특징으로하는 액정표시장치.And a pixel electrode line connected to the thin film transistor and spaced apart from each other by a plurality of pixel electrodes overlapping the first auxiliary common electrode part having a plate shape. 제 7 항에 있어서, 상기 어레이기판과 일정 갭을 두고 결합되고, 컬러필터가 배치된 상부기판과, 상기 상부기판과 어레이기판사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로하는 액정표시장치.8. The liquid crystal display device according to claim 7, further comprising an upper substrate coupled to the array substrate with a predetermined gap and having a color filter disposed thereon, and a liquid crystal layer formed between the upper substrate and the array substrate. 삭제delete 제 7 항에 있어서, 상기 데이터배선과 제2 보조공통전극부간 거리는 1 ∼ 6 μm 범위를 갖는 것을 특징으로 하는 액정표시장치.8. The liquid crystal display device according to claim 7, wherein a distance between the data line and the second auxiliary common electrode part is in a range of 1 to 6 mu m. 어레이기판위에 서로 교차되게 형성되어 화소 영역을 정의하는 게이트배선 및 데이터배선을 형성하는 단계;Forming gate and data lines formed on the array substrate so as to cross each other to define a pixel area; 상기 게이트배선 및 데이터배선의 교차지점에 박막트랜지스터를 형성하는 단계;Forming a thin film transistor at an intersection point of the gate wiring and the data wiring; 상기 게이트배선과 일정간격 이격되게 다수개의 공통전극을 구비한 공통전극배선을 형성하는 단계;Forming a common electrode wiring having a plurality of common electrodes spaced apart from the gate wiring at a predetermined interval; 상기 다수개의 공통전극 중 상기 데이터배선과 인접된 최외곽 공통전극 상에 이 최외곽 공통전극과 오버랩되며 서로 일정간격 이격되는 제1 및 2 보조공통전극을 형성하는 단계; 및Forming first and second auxiliary common electrodes overlapping with the outermost common electrode and spaced apart from each other on the outermost common electrode adjacent to the data line among the plurality of common electrodes; And 상기 박막트랜지스터에 연결되고, 상기 다수개의 공통전극과 서로 엇갈리게 배치되는 다수개의 화소전극을 구비한 화소전극라인을 형성하는 단계;를 포함하여 구성되며,And forming a pixel electrode line connected to the thin film transistor, the pixel electrode line having a plurality of pixel electrodes arranged to be alternate with the plurality of common electrodes. 상기 제1 및 2 보조공통전극은 상기 최외곽 공통전극과 연결되는 것을 특징으로하는 액정표시장치 제조방법.And the first and second auxiliary common electrodes are connected to the outermost common electrode. 제 11 항에 있어서, 상기 어레이기판과 일정 갭을 두고 결합되고, 컬러필터가 배치된 상부기판을 제공하는 단계와, 상기 상부기판과 어레이기판사이에 액정층을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 액정표시장치 제조방법.12. The method of claim 11, further comprising: providing an upper substrate coupled to the array substrate with a predetermined gap and having a color filter; and forming a liquid crystal layer between the upper substrate and the array substrate. Characterized in that the liquid crystal display device manufacturing method. 삭제delete 제 11 항에 있어서, 상기 제1 및 2 보조공통전극간 거리는 1 ∼ 6 μm 범위를 갖는 것을 특징으로 하는 액정표시장치 제조방법.12. The method of claim 11, wherein a distance between the first and second auxiliary common electrodes is in a range of 1 to 6 µm. 제 11 항에 있어서, 상기 데이터배선과 제1보조공통전극간 거리는 1 ∼ 6 μm 범위를 갖는 것을 특징으로 하는 액정표시장치 제조방법. 12. The method of claim 11, wherein a distance between the data line and the first auxiliary common electrode is in a range of 1 to 6 µm. 삭제delete 어레이기판위에 서로 교차되어 화소 영역을 정의하는 게이트배선 및 데이터배선을 형성하는 단계;Forming a gate line and a data line crossing each other on the array substrate to define a pixel area; 상기 게이트배선 및 데이터배선의 교차지점에 박막트랜지스터를 형성하는 단계;Forming a thin film transistor at an intersection point of the gate wiring and the data wiring; 상기 어레이기판 위의 화소 영역에 상기 게이트배선과 일정간격 이격되게 위치하는 판(plate) 형태의 제1 보조공통전극부와, 상기 데이터배선과 인접되게 상기 화소영역의 최외곽에 위치하며 상기 판(plate) 형태의 제1 보조공통전극부와 이격되게 위치하는 슬릿 형태의 제2 보조공통전극부로 분기된 공통전극배선을 형성하는 단계; 및A first auxiliary common electrode having a plate shape disposed in the pixel area on the array substrate at a predetermined distance from the gate wiring, and positioned at the outermost part of the pixel area adjacent to the data wiring; forming a common electrode wiring branched to a second auxiliary common electrode portion having a slit spaced apart from the first auxiliary common electrode portion having a plate shape; And 상기 박막트랜지스터에 연결되고 상기 판(plate) 형태의 제1 보조공통전극부와 오버랩되며 서로 일정간격 이격되는 다수개의 화소전극으로 분기된 화소전극라인을 형성하는 단계;를 포함하여 구성되는 것을 포함하여 구성되는 것을 특징으로하는 액정표시장치 제조방법.And forming a pixel electrode line connected to the thin film transistor and overlapping the first auxiliary common electrode part having a plate shape and branched into a plurality of pixel electrodes spaced apart from each other by a predetermined distance. Liquid crystal display device manufacturing method characterized in that it is configured. 제 17 항에 있어서, 상기 어레이기판과 일정 갭을 두고 결합되고, 컬러필터가 배치된 상부기판과, 상기 상부기판과 어레이기판사이에 형성된 액정층을 포함하여 구성되는 것을 특징으로하는 액정표시장치 제조방법.18. The liquid crystal display device of claim 17, further comprising an upper substrate coupled to the array substrate with a predetermined gap and having a color filter disposed thereon, and a liquid crystal layer formed between the upper substrate and the array substrate. Way. 삭제delete 제 17 항에 있어서, 상기 데이터배선과 제2 보조공통전극부간 거리는 1 ∼ 6 μm 범위를 갖는 것을 특징으로 하는 액정표시장치 제조방법. 18. The method of claim 17, wherein the distance between the data line and the second auxiliary common electrode portion is in a range of 1 to 6 µm.
KR1020060061619A 2006-06-30 2006-06-30 Liquid crystal display device and method for fabricating the same KR101298604B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061619A KR101298604B1 (en) 2006-06-30 2006-06-30 Liquid crystal display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061619A KR101298604B1 (en) 2006-06-30 2006-06-30 Liquid crystal display device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20080003081A KR20080003081A (en) 2008-01-07
KR101298604B1 true KR101298604B1 (en) 2013-08-26

Family

ID=39214494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061619A KR101298604B1 (en) 2006-06-30 2006-06-30 Liquid crystal display device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101298604B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103454798B (en) * 2013-08-30 2017-01-25 合肥京东方光电科技有限公司 Array substrate and manufacturing method thereof and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030046641A (en) * 2001-12-06 2003-06-18 엘지.필립스 엘시디 주식회사 liquid crystal display devices and manufacturing method of the same
KR20030053562A (en) * 2001-12-22 2003-07-02 비오이 하이디스 테크놀로지 주식회사 Apparatus for fringe field switching liquid crystal display device
KR20040013600A (en) * 2002-08-07 2004-02-14 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device
KR20050054544A (en) * 2003-12-05 2005-06-10 엘지.필립스 엘시디 주식회사 A substrate for in-plane switching mode lcd and method for fabricating of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030046641A (en) * 2001-12-06 2003-06-18 엘지.필립스 엘시디 주식회사 liquid crystal display devices and manufacturing method of the same
KR20030053562A (en) * 2001-12-22 2003-07-02 비오이 하이디스 테크놀로지 주식회사 Apparatus for fringe field switching liquid crystal display device
KR20040013600A (en) * 2002-08-07 2004-02-14 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device
KR20050054544A (en) * 2003-12-05 2005-06-10 엘지.필립스 엘시디 주식회사 A substrate for in-plane switching mode lcd and method for fabricating of the same

Also Published As

Publication number Publication date
KR20080003081A (en) 2008-01-07

Similar Documents

Publication Publication Date Title
US7403253B2 (en) Plane switching mode liquid crystal display device having storage lines overlapping gate line and common line, and fabrication method thereof
KR100373667B1 (en) Liquid crystal display device
KR100881357B1 (en) Liquid crystal display
US7787091B2 (en) Transverse field type liquid crystal display panel
US8072569B2 (en) Fringe field switching liquid crystal display panel
JP5261237B2 (en) LCD panel
US7372528B2 (en) Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
JP5460123B2 (en) Liquid crystal display
JP5127485B2 (en) Liquid crystal display
KR20080089193A (en) Electric field driving device, liquid crystal device and electronic apparatus
KR19980087212A (en) Active Matrix Liquid Crystal Display
KR20020071764A (en) Liquid crystal display device
WO2018131533A1 (en) Liquid crystal display device
US20050105010A1 (en) Liquid crystal display, thin film diode panel, and manufacturing method of the same
JP5429776B2 (en) LCD panel
KR101016525B1 (en) In plane switching mode liquid crystal display device
KR100813752B1 (en) Substrate for liquid crystal display and liquid crystal display device having the same
KR100920348B1 (en) liquid crystal display
KR101298604B1 (en) Liquid crystal display device and method for fabricating the same
US20200019026A1 (en) Liquid crystal display panel
KR100778354B1 (en) Liquid crystal display device
KR100607145B1 (en) In plane switching mode liquid crystal display device
JP2008065212A (en) Liquid crystal display panel
KR20080073265A (en) Fringe field switching mode liquid crystal display device
KR100668137B1 (en) Fringe field switching mode lcd

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 5