KR101298327B1 - 광 저장 장치 및 방법 - Google Patents

광 저장 장치 및 방법 Download PDF

Info

Publication number
KR101298327B1
KR101298327B1 KR1020110131811A KR20110131811A KR101298327B1 KR 101298327 B1 KR101298327 B1 KR 101298327B1 KR 1020110131811 A KR1020110131811 A KR 1020110131811A KR 20110131811 A KR20110131811 A KR 20110131811A KR 101298327 B1 KR101298327 B1 KR 101298327B1
Authority
KR
South Korea
Prior art keywords
conductor
light
resistive memory
optical storage
storage device
Prior art date
Application number
KR1020110131811A
Other languages
English (en)
Other versions
KR20130065093A (ko
Inventor
배진호
최경현
도양회
Original Assignee
제주대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제주대학교 산학협력단 filed Critical 제주대학교 산학협력단
Priority to KR1020110131811A priority Critical patent/KR101298327B1/ko
Publication of KR20130065093A publication Critical patent/KR20130065093A/ko
Application granted granted Critical
Publication of KR101298327B1 publication Critical patent/KR101298327B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/42—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically- coupled or feedback-coupled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/02—Wavelength-division multiplex systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

본 발명은 광 저장 장치에 있어서, 일정한 직경을 가지는 제1 도체와, 상기 제1 도체와 소정거리 이격되어 상호 대향하게 위치하는 제3 도체와, 상기 제1 도체의 일측에 위치하여 저저항 상태에서 전하의 양을 인식하고 상기 인식된 전하량에 따라 저항이 가변되는 제1 저항성 메모리와, 상기 제1 저항성 메모리와 연결되어 고저항 상태에서 전하의 양을 인식하고 상기 인식된 전하량에 따라 저항이 가변되는 제2 저항성 메모리와, 상기 제2 저항성 메모리와 연결되고, 상기 제1 도체와 소정거리 이격되어 직각을 이루는 제2 도체와, 상기 제2 도체 위에 형성되어 광을 증폭 혹은 흡수하는 액티브영역의 양단에 배치된 제1 및 제2 반도체층으로 형성된 레이저다이오드(Laser Diode, LD)와, 상기 액티브 영역과 연결되어 LD로부터 방출되는 광을 전송하는 광 웨이브가이드(Photonic waveguide)를 포함함을 특징으로 한다.

Description

광 저장 장치 및 방법{APPARATUS AND METHOD FOR SAVING LIGHT}
본 발명은 빛을 저장하는 소자로 보다 상세하게는 레이저 저항을 저장하는 멤리스터(Memristor) 특성과 빛을 발광하는 다이오드(Laser Diode)의 특성을 연계하여 광을 저장하고자 하는 새로운 구조의 광 저장 장치 및 방법에 관한 것이다.
최근 인터넷 사용의 급증과 집적 광학(Integrated optics)로 광 반도체의 연구가 활발히 진행됨에 따른 전송 용량의 증가를 효과적으로 수용하기 위한 방안으로 WDM(WAVELENGTH DIVISION MULTIPLEXING)방식을 이용한 광전송 기술에 대한 연구가 활발히 진행되고 있다.
상기 WDM 방식은 서로 다른 신호를 전달하기 위한 서로 다른 파장을 갖는 레이저를 이용하여 단일의 광 섬유에서 광 반송자(carrier)신호를 다중화하는 통신 방식을 의미하는 것으로, 이러한 WDM 방식은 통신 데이터의 용량 증대를 가능하게 하고, 하나의 광섬유 라인을 따라 쌍방향 통신을 수행하는 것을 가능하게 한다.
현재 인터넷을 비롯한 각종 데이터 트래픽의 폭증으로 인하여 WDM 광통신 시스템은 채널간격이 축소되고 있으며 또한 많은 채널을 수용하게 되어 이러한 시스템에서 각 레이저의 광 및 주파수를 정확히 제어하는 것이 중요하게 되었다.
한편 최근 세계적인 관심사로 떠오르고 있는 메모리 저항 혹은 저항성 메모리의 합성어로 멤리스터(menristor, memory + resistor)가 차세대 기억 소자, 회로 등에 응용되고 있다.
이러한 멤리스터는 전류가 오프된 상태에서도 일련의 사건을 기억하고 저장하는 능력을 이용하여 테라비트 메모리, 신경망 회로 구성에 의한 결함 인정 소자 등 새로운 논리회로 구성을 가능하게 하는 신 개념 소자로서 높은 잠재력 때문에 많은 관심을 받고 있으나, 빛을 이용한 광통신에서 상기 멤리스터의 경우 적응적으로 비트의 개수로 빛을 저장하고, 여러 파장의 저장된 데이터를 동시에 전송하여 통신 및 광 반도체의 성능을 극대화시키는데 아직 그 연구가 미진한 문제점이 있다.
본 발명은 저항값을 저장하여 이를 통해 빛을 저장할 수 있는 구조로서 이를 어레이로 배치하고, 복수개의 도체를 통해 저항을 제어하여 원하는 비트의 광을 저장하고, WDM 및 광 반도체에 적용하여 파장 대역별로 광을 저장함으로써 빛의 유무에 따라 데이터를 송수신하는 광을 이용한 통신에서 원하는 비트의 개수로 저장하는 기술을 제공하고 한다.
그리고 저장되는 저항의 특성을 이용하여 빛의 세기를 저장할 수 있어 향후 빛을 비트인 바이너리(binary)로 전송하는 방법이 아닌 빛의 세기인 강도(intensity)를 저장하는 기술을 제공하고자 한다.
또한 본 발명을 매트릭스로 구성할 경우 일반 메모리와 같은 기능을 수행할 수 있도록 하는 광 반도체 개발에 필요한 핵심소자를 제공하고자 한다.
본 발명의 일 견지에 따르면, 파장분할 다중화 시스템에서 광 저장 장치에 있어서, 일정한 직경을 가지는 제1 도체와, 상기 제1 도체와 소정거리 이격되어 상호 대향하게 위치하는 제3 도체와, 상기 제1 도체의 일측에 위치하여 저저항 상태에서 전하의 양을 인식하고 상기 인식된 전하량에 따라 저항이 가변되는 제1 저항성 메모리와, 상기 제1 저항성 메모리와 연결되어 고저항 상태에서 전하의 양을 인식하고 상기 인식된 전하량에 따라 저항이 가변되는 제2 저항성 메모리와, 상기 제2 저항성 메모리와 연결되고, 상기 제1 도체와 소정거리 이격되어 직각을 이루는 제2 도체와,상기 제2 도체 위에 형성되어 광을 증폭 혹은 흡수하는 액티브영역의 양단에 배치된 제1 및 제2 반도체층으로 형성된 레이저다이오드(Laser Diode, LD)와, 상기 액티브 영역과 연결되어 LD로부터 방출되는 광을 전송하는 광 웨이브가이드(Photonic waveguide)를 포함함을 특징으로 한다.
본 발명의 다른 견지에 따르면, 파장분할 다중화 시스템에서 광 저장 방법에 있어서, 양(+)의 전압을 제1 도체에 인가하는 과정과, 상기 제1 도체와 소정거리 이격되어 상호 대향하게 위치하는 제3 도체를 개방(open)하는 과정과, 상기 제1 도체와 소정거리 이격되어 직각을 이루는 제2 도체를 접지시키는 과정과, 전하의 양을 인식하고, 상기 인식된 전하량에 따라 저항이 가변되는 제1 저항성 메모리가 온(ON)상태로 동작하는 과정과, 상기 제1 저항성 메모리가 온 상태로 저장되어 레이저다이오드(Laser Diode, LD)로부터 광이 방출되는 과정을 포함함을 특징으로 한다.
본 발명은 빛의 유무에 따라 데이터를 송수신하는 광을 이용한 통신에서 원하는 비트의 개수로 광을 저장하여 광 통신 효율이 향상 되고, 매트릭스로 구성할 경우 일반 메모리와 같은 기능을 수행할 수 있도록 하는 광 반도체 개발에 필요한 핵심소자를 제공하는 효과가 있다.
또한 본 발명은 빛의 세기를 저장하여 향후 AM(Amplitude Moduation), QAM(Quadrature Amplitude Moduation) 등 무선 통신기술의 적용에 효과가 있으며, 조명 및 디스플레이의 제어에 사용도 가능한 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 광 저장 장치의 상세구조를 도시한 도면.
도 2는 본 발명의 일 실시 예에 따른 광 저장 장치의 회로도.
도 3은 본 발명의 일 실시 예에 따른 다수의 광 저장 장치가 제2 도체를 통해 어레이로 연결됨을 보인 예시도.
도 4는 본 발명의 일 실시 예에 따른 광 저장 장치를 WDM 응용을 위한 광 저장 메모리를 보인 예시도.
도 5는 본 발명의 일 실시 예에 따른 광 저장 장치에서 광 저장을 위한 제어동작을 보인 등가 회로도.
도 6은 본 발명의 일 실시 예에 따른 광 저장 장치의 시뮬레이션을 위한 파라미터를 보인 예시도.
도 7은 도 6에 도시된 파라미터를 통해 시뮬레이션 결과를 보인 그래프.
도 8의 (a), (b) 및 (c)는 본 발명의 일 실시 예에 따른 광 저장 방법에 관한 흐름도.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.
본 발명은 레이저 다이오드(Laser Diode)를 이용한 광 저장에 관한 것으로, 보다 상세하게는 메모리와 레지스터가 결합된 멤리스터(Memristor) 소자를 레이저 다이오드에 연계하여 이를 어레이로 배치하고, 복수개의 도체를 통해 저항을 제어하여 원하는 비트의 광을 저장하고, 광통신 방식 중의 하나인 파장분할 다중화(Wavelength Division Multiplexing, WDM)에 적용하여 파장 대역별로 광을 저장함으로써 빛의 유무에 따라 데이터를 송수신하는 광을 이용한 통신에서 원하는 비트의 개수로 광을 저장하여 광 통신 효율이 향상 되고, 매트릭스로 구성할 경우 일반 메모리와 같은 기능을 수행할 수 있도록 하는 광 반도체 개발에 필요한 핵심소자를 제공하고자 한다.
이하, 본 발명의 일 실시 예에 따른 광 저장 장치의 상세구조를 도 1을 참조하여 자세히 살펴보기로 한다.
도 1은 본 발명의 일 실시 예에 따른 광 저장 장치의 상세구조를 도시한 도면이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 광 저장 장치는 제1 도체(110), 제2 도체(112), 제3 도체(114), 제1 저항성 메모리(122), 제2 저항성 메모리(124), 제1 반도체층(116), 액티브영역(118), 제2 반도체층(120) 및 광 웨이브 가이드(126)를 포함한다.
상기 제1 도체(110)는 일정한 직경을 가지고 광 저장 장치에 배치된다.
상기 제3 도체(114)는 상기 제1 도체(110)와 소정거리 이격되어 상호 대향하게 위치한다.
상기 제1 저항성 메모리는 낮은 저항(예컨대, doped TiO2)을 가지고, 상기 제1 도체(110)의 일측에 위치하여 기설정된 임계 이하의 저저항 상태에서 전하의 양을 인식하고, 상기 인식된 전하량에 따라 저항이 가변된다.
상기 제2 저항성 메모리(124)는 높은 저항(예컨대, Undoped TiO2)을 가지고, 상기 제1 저항성 메모리(122)와 연결되어 기설정된 임계 이상의 고저항 상태에서 전하의 양을 인식하고, 상기 인식된 전하량에 따라 저항이 가변된다.
이때, 상기 제1 저항성 메모리(122) 및 상기 제2 저항성 메모리(124)는 멤리스터(Memristor) 즉, 메모리(Memory)와 레지스터(Resistor)의 합성어로 이전의 상태를 모두 기억하는 메모리 소자를 의미한다. 다시 말해, 전원공급이 끊어졌을 때도 직전의 통과한 전류의 방향과 저항값을 기억하기 때문에 다시 전원이 공급되면 기존의 상태가 그대로 복원될 수 있도록 하는 것으로, 이러한 멤리스터의 특성을 컴퓨터 시스템 메모리 등으로 이용될 경우 에너지 소모 및 부팅 시간을 획기적으로 줄일 수 있는 가능성 등을 기대할 수 있다.
이에, 본 발명의 실시 예에서는 상기 저항값을 저장하는 특성을 광을 저장하는 소자로 사용하여 해당 소자를 멤라이트 즉, 메모리(Memory)와 광(Light)의 합성어로 명명한다.
계속해서, 상기 제2 도체(112)는 상기 제2 저항성 메모리(124)와 연결되고, 상기 제1 도체(110)와 소정거리 이격되어 직각을 이룬다.
이때, 상기 제2 도체(112)는 상기 제1, 2 및 3 도체(110, 112, 114)와, 상기 제1 및 제2 저항성 메모리(122, 124)와, 상기 레이저 다이오드(116, 118, 120) 및 상기 광 웨이브 가이드(126)를 포함하는 적어도 하나 이상의 광 저장 장치를 어레이로 연결하고, 이는 도 3에 도시된 제2 도체(310)와 같다.
도 3에 도시된 바와 같이, 상기 제2 도체를 이용하여 광 저장 장치를 어레이로 연결하여 제1 및 제2 저항성 메모리의 저항값을 제어함에 따라 동시에 원하는 비트의 개수로 광을 저장할 수 있을 뿐만 아니라, 이러한 도 3에 도시된 구조로 매트릭스(matrix)로 구성하면 일반 메모리와 같은 기능을 수행한다.
그리고 본 발명의 또 다른 실시 예에 따르면 상기 제2 도체(112)를 통해 제1 반도체층(116)과 제2 저항성 메모리(124)를 연결하고, 상기 제1 반도체층(116) 위에 유리기판을 적층하여 상기 제1 저항성 메모리(122) 사이에 상기 광 웨이브 가이드(126)를 삽입하는 경우 광이 제1 반도체층(116)에서 방출되는 OLED(Organic LED)로 동작한다.
상기 제1 반도체층(116)은 상기 제2 도체(112) 위에 형성된다.
상기 액티브 영역(118)은 광을 증폭 혹은 흡수하고, 상기 제2 반도체층(120)은 상기 액티브 영역(118) 위에 형성된다.
여기서, 상기 제1 반도체층(116)은 전자보다 홀(hole)이 많은 P타입 반도체이고, 상기 제2 반도체층(120)은 홀보다 전자가 많은 N타입 반도체로서, 상기 제1 반도체층(116)과 제2 반도체층(120)이 액티브 영역(118)을 기준으로 양단에 배치되어 레이저다이오드를 형성한다.
이때, 상기 레이저 다이오는 PN 접합에 포워드 바이어스(Forward Bias)를 걸어주면 n-type의 일렉션(electron) p-type의 홀이 디플리션 영역(depletion region)에서 재결합(recombination)하면서 밴드 갭(band-gap)만큼의 에너지를 빛으로 발산한다.
상기 레이저 다이오드는 다른 레이저 디바이스와 비교하여 소형이고 경량이며 수명이 길다. 쓰레스홀드(threshold) 전압이 작아서 작은 전압을 이용해서 레이저를 발진시킬 수 있으며, 저 전류와 저 전력 동작에 의한 직접 여기가 가능할 뿐만 아니라 단위면적에서의 발광 파워가 크다.
또한 레이저와 전자적인 소자를 한 개의 칩에 제작시키는 모놀리딕형 광전 IC회로의 구현이 가능하고, 발진효율이 우수하고, 파장선택범위가 넓고, 변조가 용이하다.
이러한 레이저 다이오드의 주재료는 InP, GaAs, GaSb(이원 화합물 반도체)로서 기판 재료로 사용되고, AlGaAs(3원 화합물 반도체)로서 0.8 um 파장대역 광원에 사용되고, InGaAsP, GaAIAsSb(4원 화합물 반도체)로서 1.3~1.55 um 파장대역 광원에 사용된다.
상기 레이저 다이오드는 온도에 매우 민감하여 온도가 변하면 광출력과 발진 중심파장이 변화된다.
그리고 순방향 바이어스 전압 인가 시 흐르는 주입 전류의 양에 비례하고, 인가전압이 문턱 전압에 도달할 때까지는 발광현상이 없다가 문턱 전압 근처에서 파장 스펙트럼이 넓은 전자의 자연방출이 시작되고 전압이 조금 더 높아지면 자연 방출 현상이 광자가 계속 증가되는 프로세스로 인하여 파장 스펙트럼이 좁은 전자의 여기 방출 현상으로 급격히 교체되면 레이저 광선이 방출된다.
이어서, 상기 광 웨이브 가이드(Photonic waveguide)는 상기 레이저 다이오드로부터 방출되는 광을 전송한다.
도 2는 본 발명의 일 실시 예에 따른 광 저장 장치의 회로도이다. 도 2를 참조하면, 저장된 제1 저항성 메모리(210)에 따라 광이 저장되는 구조로, 상기 제1 저항성 메모리(210)에 저장되면 레이저 다이오드(214)가 동작 가능한 전류와 전압이 걸리므로 광을 방출하고, 제2 저항성 메모리(212)로 높은 전압이 걸리면 상기 레이저 다이오드(214)가 동작할 수 없는 낮은 전압과 전류가 흐르므로 광을 방출하지 못한다. 따라서 이러한 구조는 도 1에 도시된 제1 도체(110) 및 제2 도체(112)를 이용하여 제1 저항성 메모리(210) 및 제2 저항성 메모리(214)의 저항값 제어로 레이저 다이오드(214)의 동작을 제어하므로 광을 저장하는 소자로 이용이 가능하다.
상기 제1 저항성 메모리(210)는 상기 제1 도체에 양(+)의 전압이 인가되는 경우 온(ON)상태가 되어 상기 레이저 다이오드(214)로부터 광이 방출되도록 제어하고, 상기 제2 저항성 메모리(212)는 상기 제1 도체에 음(-)의 전압이 인가되는 경우 오프(OFF)상태가 되어 상기 레이저 다이오드(214)로부터 광 방출이 차단되도록 제어한다. 이때 제3 도체는 개방되고, 제2 도체는 접지 상태이다.
기 광 저장 장치에 있어서 제2 도체로 어레이로 연결된 적어도 하나 이상의 광 저장 장치로, 일반적으로 광통신에서는 상기 WDM을 이용하여 많은 통신이 가능하며, 도 4에 도시된 바와 같이 세로(412) 구조로는 여러 비트의 광을 저장하게 하고, 가로(410) 구조로는 각각의 레이저 다이오드가 서로 다른 파장의 빛을 방사할 수 있는 소자로 만들면 하나의 광 웨이브 가이드에 여러 파장의 저장된 데이터를 동시에 전송할 수 있으므로 통신 및 광 반도체의 성능을 극대화한다.
도 5는 본 발명의 일 실시 예에 따른 광 저장 장치에서 광 저장을 위한 제어동작을 보인 등가 회로이다.
도 5를 참조하면, 본 발명의 일 실시 예에 따른 광 저장 장치에서 제1 도체에 양의 전압을 연결하고, 제2 도체를 접지시키고, 제3 도체를 개방한 경우 제1 저항성 메모리(510)의 저항값은 온 상태로 저장되고, 상기 제1 도체에 음의 전압을 인가하면 제2 저항성 메모리(512)의 저항값은 오프 상태로 저장된다. 이를 멤라이트(memright)로 동작시키기 위해 제2 도체를 개방시키고 제3 도체를 접지와 연결한다. 이후, 상기 제1 도체에 양의 전압이 걸려도 제1 및 제2 저항성 메모리의 저항값에 따라 기 상술한 도 2의 회로와 동일하게 동작한다.
한편, 도 6과 같은 파라메터를 넣어 도 1의 제1 및 제2 저항성 메모리(122, 124) 구조에 대한 I-V 커브를 산출하면, 도 7과 같다. 도 6에 도시된 파라미터를 통해 시뮬레이션 결과인 도 7의 I-V 곡선을 보면 제어 전압에 따라 제1 저항성 메모리 및 제2 저항성 메모리를 정할 수 있다. 2.5V 이상의 전압을 가해 주면 상기 제1 저항성 메모리가 온으로 설정되고, 0.7 V 이하로 전압을 가해 주면 저항은 제2 저항성 메모리가 오프로 설정된다.
또한 멤라이트의 구동 전압을 1V 라고 하면 정해진 저항인 제1 저항성 메모리의 온 상태 및 제2 저항성 메모리의 오프 상태가 유지됨을 알 수 있다.
따라서 레이저 다이오드는 이러한 저항값에 따라 광이 저장된 것과 같이 동작이 가능하다.
이상 본 발명의 일 실시 예에 따른 광 저장 장치의 구성을 살펴보았다.
이하에서는, 본 발명의 일 실시 예에 따른 광 저장 방법에 관해 도 8을 참조하여 살펴보기로 한다.
도 8은 본 발명의 일 실시 예에 따른 광 저장 방법에 관한 흐름도이다.
먼저, 도 8의 (a)를 참조하면, 810 과정에서 양(+)의 전압을 제1 도체에 인가하다.
이때 상기 제1 도체와 소정거리 이격되어 상호 대향하게 위치하는 제3 도체는 개방하고(S812), 상기 제1 도체와 소정거리 이격되어 직각을 이루는 제2 도체는 접지 시킨다(S814).
816 과정에서는 전하의 양을 인식하고, 상기 인식된 전하량에 따라 저항이 가변되는 제1 저항성 메모리가 온 상태로 동작된다.
818 과정에서는 상기 제1 저항성 메모리가 온 상태로 저장되어 레이저 다이오드로부터 광이 방출된다.
도 8의 (b)를 참조하면, 820 과정에서 음(-)의 전압을 제1 도체에 인가하고, 822 과정에서 제3 도체는 개방하고, 824 과정에서 제2 도체는 접지시킨다.
826 과정에서 전하의 양을 인식하고, 상기 인식된 전하량에 따라 저항이 가변되는 제2 저항성 메모리가 오프상태로 동작하고, 828 과정에서는 레이저다이오드로부터 광이 차단된다.
또한 도 8의 (c)를 참조하면, 830 과정에서 소정의 전압을 제1 도체에 인가하고, 832 과정에서 제1 도체의 전항의 양을 인식한다.
834 과정에서는 상기 인식된 전하량에 따라 제2 저항성 메모리의 저항이 가변되어 동작한다. 즉, 상기 제2 저항성 메모리가 원하는 상태로 동작한다.
836 과정에서 상기 제2 저항성 메모리가 소정의 상태 즉, 온 혹은 오프 상태가 아닌 제3의 상태로 저장되고, 838 과정에서는 상기 LD로부터 광 방출 양을 제어한다.
상기와 같이 본 발명에 따른 광 저장 장치 및 방법에 관한 동작이 이루어질 수 있으며, 한편 상기한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 청구범위와 청구범위의 균등한 것에 의하여 정하여져야 할 것이다.
110: 제1 도체 112: 제2 도체
114: 제3 도체 116: 제1 반도체층
118: 액티브 영역 120: 제2 반도체층
122: 제1 저항성 메모리 124: 제2 저항성 메모리
126: 광 웨이브 가이드

Claims (14)

  1. 광 저장 장치에 있어서,
    일정한 직경을 가지는 제1 도체와,
    상기 제1 도체와 소정거리 이격되어 상호 대향하게 위치하는 제3 도체와,
    상기 제1 도체의 일측에 위치하여 기설정된 임계 이하의 저저항 상태에서 전하의 양을 인식하고 상기 인식된 전하량에 따라 저항이 가변되는 제1 저항성 메모리와,
    상기 제1 저항성 메모리와 연결되어 기설정된 임계 이상의 고저항 상태에서 전하의 양을 인식하고 상기 인식된 전하량에 따라 저항이 가변되는 제2 저항성 메모리와,
    상기 제2 저항성 메모리와 연결되고, 상기 제1 도체와 소정거리 이격되어 직각을 이루는 제2 도체와,
    상기 제2 도체 위에 형성되어 광을 증폭 혹은 흡수하는 액티브영역의 양단에 배치된 제1 및 제2 반도체층으로 형성된 레이저다이오드(Laser Diode, LD)와,
    상기 액티브 영역과 연결되어 LD로부터 방출되는 광을 전송하는 광 웨이브가이드(Photonic waveguide)를 포함함을 특징으로 하는 광 저장 장치.
  2. 제1항에 있어서, 상기 제2 도체는,
    상기 제1 및 3 도체, 상기 제1 및 제2 저항성 메모리, 상기 LD 및 상기 광 웨이브가이드를 포함하는 적어도 하나 이상의 광 저장 장치를 어레이로 연결함을 특징으로 하는 광 저장 장치.
  3. 제1항에 있어서, 상기 제1 반도체층은,
    전자보다 홀(hole)이 많은 P타입 반도체임을 특징으로 하는 광 저장 장치.
  4. 제1항에 있어서, 상기 제2 반도체층은,
    홀보다 전자가 많은 N타입 반도체임을 특징으로 하는 광 저장 장치.
  5. 제1항에 있어서, 상기 제1 및 제2 저항성 메모리는,
    전원의 공급이 차단된 경우 직전의 전류의 방향과 양을 기억하고, 상기 전원이 재공급된 경우 상기 기억의 상태를 복원함을 특징으로 하는 광 저장 장치.
  6. 제1항에 있어서,
    상기 제2 도체를 통해 제1 반도체층과 제2 저항성 메모리를 연결하고, 상기 제1 반도체층 위에 유리기판을 적층하여 상기 제2 저항성 메모리 사이에 상기 광 웨이브가이드를 삽입하는 경우 광이 제1 반도체층에서 광이 방출되는 OLED(Organic LED)로 동작함을 특징으로 하는 광 저장 장치.
  7. 제1항에 있어서, 상기 제1 저항성 메모리는,
    상기 제1 도체에 양(+)의 전압이 인가되는 경우 온(ON)상태가 되어 상기 LD로부터 광이 방출되도록 제어함을 특징으로 하는 광 저장 장치.
  8. 제1항에 있어서, 상기 제2 저항성 메모리는,
    상기 제1 도체에 음(-)의 전압이 인가되는 경우 오프(OFF)상태가 되어 상기 LD로부터 광 방출이 차단되도록 제어함을 특징으로 광 저장 장치.
  9. 제7항 또는 제8항에 있어서,
    상기 제3 도체는 개방되고, 상기 제2 도체는 접지 상태임을 특징으로 하는 광 저장 장치.
  10. 제2항에 있어서, 상기 제2 도체로 어레이로 연결된 적어도 하나 이상의 광 저장 장치는 다수의 비트의 광이 저장 가능함을 특징으로 하는 광 저장 장치.
  11. 제2항에 있어서, 상기 제2 도체로 어레이로 연결된 적어도 하나 이상의 광 저장 장치에서 각 LD가 서로 다른 파장의 광을 방사하여 상기 광 웨이브가이드에 여러 파장의 저장된 데이터를 동시에 전송할 수 있음을 특징으로 하는 광 저장 장치.
  12. 삭제
  13. 삭제
  14. 삭제
KR1020110131811A 2011-12-09 2011-12-09 광 저장 장치 및 방법 KR101298327B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110131811A KR101298327B1 (ko) 2011-12-09 2011-12-09 광 저장 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110131811A KR101298327B1 (ko) 2011-12-09 2011-12-09 광 저장 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20130065093A KR20130065093A (ko) 2013-06-19
KR101298327B1 true KR101298327B1 (ko) 2013-08-20

Family

ID=48861807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110131811A KR101298327B1 (ko) 2011-12-09 2011-12-09 광 저장 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101298327B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101596936B1 (ko) * 2014-03-20 2016-02-24 제주대학교 산학협력단 멤리스터 구동 장치
BR112017020042A2 (pt) * 2015-04-23 2018-06-05 Halliburton Energy Services Inc dispositivo óptico espectralmente programável e método óptico
JP2018091631A (ja) 2016-11-30 2018-06-14 株式会社日本マイクロニクス スクリーニング方法、スクリーニング装置、及び二次電池の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020047228A (ko) * 2000-08-14 2002-06-21 추후기재 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
KR20030065863A (ko) * 2002-02-01 2003-08-09 주식회사 맥퀸트전자 단일 트랜지스터형 이미지 셀
JP2005093035A (ja) 2003-09-19 2005-04-07 National Institute Of Advanced Industrial & Technology 不揮発性光記憶素子を備えるレーザダイオード及びこれを用いた光記憶デバイス並びに操作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020047228A (ko) * 2000-08-14 2002-06-21 추후기재 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
KR20030065863A (ko) * 2002-02-01 2003-08-09 주식회사 맥퀸트전자 단일 트랜지스터형 이미지 셀
JP2005093035A (ja) 2003-09-19 2005-04-07 National Institute Of Advanced Industrial & Technology 不揮発性光記憶素子を備えるレーザダイオード及びこれを用いた光記憶デバイス並びに操作方法

Also Published As

Publication number Publication date
KR20130065093A (ko) 2013-06-19

Similar Documents

Publication Publication Date Title
US11271370B2 (en) Tensile strained semiconductor photon emission and detection devices and integrated photonics system
US6936486B2 (en) Low voltage multi-junction vertical cavity surface emitting laser
JP2009518833A (ja) 広帯域スペクトル発光を有するレーザ光源
KR101298327B1 (ko) 광 저장 장치 및 방법
TWI544707B (zh) 高速雷射裝置
US4976539A (en) Diode laser array
US9991676B2 (en) Small-mode-volume, vertical-cavity, surface-emitting laser
Slipchenko et al. Model of steady-state injection processes in a high-power laser-thyristor based on heterostructure with internal optical feedback
KR101353146B1 (ko) 나노구조체를 이용한 하이브리드 광 저장 장치
US8693894B2 (en) Gain clamped optical device for emitting LED mode light
US9019594B2 (en) Control method and measuring method of semiconductor optical amplifier, and semiconductor optical amplifier device
US6897993B2 (en) Electroabsorption modulator, modulator laser device and method for producing an electroabsorption modulator
US20110176564A1 (en) Methods of Modulating a Quantum Dot Laser and a Multisection Quantum Dot Laser
Bimberg Novel VCSEL Designs for the next generation of photonic systems
Spiga et al. Ultra-high-bandwidth monolithic VCSEL arrays for high-speed metro networks
US9601895B2 (en) Ultra fast semiconductor laser
KR101706301B1 (ko) 저손실 고속변조 표면방출 레이저 소자
Kise et al. L-band DFB laser diodes with output power of 106mW at 1625nm
Song et al. 3D integrated 2D addressable VCSEL array with highly uniform short pulse characteristics
Sim et al. A Four‐Channel Laser Array with Four 10 Gbps Monolithic EAMs Each Integrated with a DBR Laser
JP2687677B2 (ja) ｐｎｐｎ半導体素子の駆動方法
CN116529894A (zh) 用于低电流密度下的高速操作的GaN LED中的p型掺杂
KR100594109B1 (ko) 단일 모드 반도체 레이저
WO2004047242A1 (en) Low voltage multi-junction vertical cavity surface emitting laser
Li et al. Low-power current-equalised optical transmitter for below-threshold-biasing VCSEL operation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170904

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee