KR101298173B1 - Color filter substrate and electro-phoretic display device having the same - Google Patents

Color filter substrate and electro-phoretic display device having the same Download PDF

Info

Publication number
KR101298173B1
KR101298173B1 KR1020060121941A KR20060121941A KR101298173B1 KR 101298173 B1 KR101298173 B1 KR 101298173B1 KR 1020060121941 A KR1020060121941 A KR 1020060121941A KR 20060121941 A KR20060121941 A KR 20060121941A KR 101298173 B1 KR101298173 B1 KR 101298173B1
Authority
KR
South Korea
Prior art keywords
layer
color filter
thin film
film transistor
pixel
Prior art date
Application number
KR1020060121941A
Other languages
Korean (ko)
Other versions
KR20080051230A (en
Inventor
반병섭
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060121941A priority Critical patent/KR101298173B1/en
Priority to US11/933,353 priority patent/US7656577B2/en
Publication of KR20080051230A publication Critical patent/KR20080051230A/en
Application granted granted Critical
Publication of KR101298173B1 publication Critical patent/KR101298173B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675Constructional details
    • G02F1/1676Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675Constructional details
    • G02F1/1679Gaskets; Spacers; Sealing of cells; Filling or closing of cells
    • G02F1/1681Gaskets; Spacers; Sealing of cells; Filling or closing of cells having two or more microcells partitioned by walls, e.g. of microcup type
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

반사율 및 색재현성을 향상하기 위한 컬러필터 기판 및 이를 구비한 전자영동 표시장치가 개시된다. 컬러필터 기판은 베이스 기판, 격벽부, 컬러 필터층 및 전자 영동층을 포함한다. 격벽부는 베이스 기판의 제1 면 위에 형성되고, 베이스 기판을 투과 영역과 차광 영역으로 나누고, 투과 영역에 화소 공간을 형성한다. 컬러 필터층은 투과 영역에 형성된다. 전자 영동층은 화소 공간에 형성되고, 전자영동 입자들을 갖는 캡슐을 포함한다. 이에 따라, 격벽부를 형성하여 화소부에 대응하는 화소 공간을 형성하고, 화소 공간에 전자 영동층을 채움으로써 반사율 및 색재현성을 향상시킬 수 있다.

Figure R1020060121941

전자영동 표시장치, 격벽부, 캡슐, 반사율, 색재현성

A color filter substrate for improving reflectance and color reproducibility, and an electrophoretic display device having the same are disclosed. The color filter substrate includes a base substrate, a partition, a color filter layer, and an electrophoretic layer. The partition wall portion is formed on the first surface of the base substrate, divides the base substrate into a transmission region and a light shielding region, and forms a pixel space in the transmission region. The color filter layer is formed in the transmission region. The electrophoretic layer is formed in pixel space and includes a capsule having electrophoretic particles. Accordingly, the partition wall portion is formed to form a pixel space corresponding to the pixel portion, and the reflectance and color reproducibility can be improved by filling the electrophoretic layer in the pixel space.

Figure R1020060121941

Electrophoretic display, bulkhead, capsule, reflectance, color reproducibility

Description

컬러필터 기판 및 이를 구비한 전자영동 표시장치{COLOR FILTER SUBSTRATE AND ELECTRO-PHORETIC DISPLAY DEVICE HAVING THE SAME}COLOR FILTER SUBSTRATE AND ELECTRO-PHORETIC DISPLAY DEVICE HAVING THE SAME}

도 1은 일반적인 전자영동 표시장치의 개념도이다. 1 is a conceptual diagram of a general electrophoretic display device.

도 2는 본 발명의 실시예에 따른 전자영동 표시장치의 평면도이다. 2 is a plan view of an electrophoretic display device according to an exemplary embodiment of the present invention.

도 3은 본 발명의 제1 실시예에 따른 전자영동 표시장치의 단면도이다. 3 is a cross-sectional view of an electrophoretic display device according to a first exemplary embodiment of the present invention.

도 4a, 도 4b 및 도 4c는 도 3에 도시된 컬러필터 기판의 제조 방법을 설명하기 위한 공정도들이다.4A, 4B, and 4C are process diagrams for describing a method of manufacturing the color filter substrate illustrated in FIG. 3.

도 5는 본 발명의 제2 실시예에 따른 전자영동 표시장치의 단면도이다. 5 is a cross-sectional view of an electrophoretic display device according to a second exemplary embodiment of the present invention.

도 6은 본 발명의 제3 실시예에 따른 전자영동 표시장치의 단면도6 is a cross-sectional view of an electrophoretic display device according to a third exemplary embodiment of the present invention.

도 7a, 도 7b 및 도 7c는 도 6에 도시된 컬러필터 기판의 제조 방법을 설명하기 위한 공정도들이다. 7A, 7B, and 7C are process diagrams for describing a method of manufacturing the color filter substrate illustrated in FIG. 6.

도 8은 본 발명의 제4 실시예에 따른 전자영동 표시장치의 단면도이다.8 is a cross-sectional view of an electrophoretic display device according to a fourth exemplary embodiment of the present invention.

도 9a, 도 9b 및 도 9c는 도 8에 도시된 컬러필터 기판의 제조 방법을 설명하기 위한 공정도들이다. 9A, 9B, and 9C are process diagrams for describing a method of manufacturing the color filter substrate illustrated in FIG. 8.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 대향 기판 200, 300, 500 : 컬러필터 기판100: opposing substrate 200, 300, 500: color filter substrate

220, 330, 530 : 컬러 필터층 230, 340, 540 : 마이크로캡슐220, 330, 530: color filter layer 230, 340, 540: microcapsules

240, 350, 550 : 전자 영동층 TL : 박막 트랜지스터층240, 350, 550: electrophoretic layer TL: thin film transistor layer

TFT1, TFT2 : 제1 및 제2 스위칭소자 CE : 공통 전극층TFT1, TFT2: first and second switching elements CE: common electrode layer

W : 격벽부W: bulkhead

본 발명은 컬러필터 기판 및 이를 구비한 전자영동 표시장치에 관한 것으로, 반사율 및 색재현성을 향상하기 위한 컬러필터 기판 및 이를 구비한 전자영동 표시장치에 관한 것이다.The present invention relates to a color filter substrate and an electrophoretic display device having the same, and a color filter substrate for improving reflectance and color reproducibility, and an electrophoretic display device having the same.

도 1은 일반적인 전자영동 표시장치의 개념도이다. 1 is a conceptual diagram of a general electrophoretic display device.

도 1을 참조하면, 일반적으로 전자영동 표시장치는 외부로부터 입사되는 광을 반사하여 영상을 표시하는 반사형 구조를 갖는다. 구체적으로, 전자영동 표시장치는 음의 전하로 대전된 백색의 잉크 입자(1)와 양의 전하로 대전된 검은색의 잉크 입자(2)와, 투명 유전유체(3)를 감싸는 마이크로캡슐(5)과 상기 마이크로캡슐(5)을 바인더와 혼합하여 양 전극 사이에 배치된 구조를 갖는다. Referring to FIG. 1, an electrophoretic display generally has a reflective structure that displays an image by reflecting light incident from the outside. Specifically, the electrophoretic display device includes a white ink particle 1 charged with a negative charge, a black ink particle 2 charged with a positive charge, and a microcapsule 5 surrounding the transparent dielectric fluid 3. ) And the microcapsules 5 are mixed with a binder to have a structure disposed between both electrodes.

상기 전자영동 표시장치는 상기 양 전극에 방향성 전계를 인가하여 시인 방향(VIEW DIRECTION)으로 백색 잉크 입자(1)가 모이면 백색이 표시되고, 반대로 검은색 잉크 입자(2)가 모이면 검은색이 표시되는 원리로 구동한다. 즉, 상기 시인 방향으로 움직인 상기 백색 잉크 입자들(1)에 의해 외부로부터 입사된 광이 반사되어 영상을 표시한다. The electrophoretic display applies a directional electric field to both electrodes to display white when the white ink particles 1 collect in the VIEW DIRECTION, and conversely, black when the black ink particles 2 collect. Drive on the principle shown. That is, light incident from the outside is reflected by the white ink particles 1 moving in the viewing direction to display an image.

상기 전자영동 표시장치는 시야각 의존성이 없어서 종이와 같이 표시되며, 메모리성을 갖고 있어 지속적으로 전압을 인가하지 않아도 표시된 영상을 유지하는 특성을 가짐에 따라서 소비전력이 작아 유용성이 우수하다. The electrophoretic display device is displayed like a paper because it does not have a viewing angle dependency, and has a memory property, and thus maintains the displayed image even when voltage is not applied continuously.

이에 본 발명의 기술적 과제는 이러한 점에서 착안한 것으로, 본 발명의 목적은 반사율 및 색재현성이 우수한 전자영동 표시장치용 컬러필터 기판을 제공하는 것이다. Accordingly, the technical problem of the present invention was conceived in this respect, and an object of the present invention is to provide a color filter substrate for an electrophoretic display device having excellent reflectance and color reproducibility.

본 발명의 다른 목적은 상기 컬러필터 기판을 구비한 전자영동 표시장치를 제공하는 것이다. Another object of the present invention is to provide an electrophoretic display device having the color filter substrate.

상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 컬러필터 기판은 베이스 기판, 격벽부, 컬러 필터층 및 전자 영동층을 포함한다. 상기 격벽부는 상기 베이스 기판의 제1 면 위에 형성되고, 상기 베이스 기판을 투과 영역과 차광 영역으로 나누고, 상기 투과 영역에 화소 공간을 형성한다. 상기 컬러 필터층은 상기 투과 영역에 형성된다. 상기 전자 영동층은 상기 화소 공간에 형성되고, 전자영동 입자들을 갖는 캡슐을 포함한다. The color filter substrate according to the embodiment for realizing the object of the present invention includes a base substrate, a partition, a color filter layer and an electrophoretic layer. The barrier rib portion is formed on the first surface of the base substrate, divides the base substrate into a transmission region and a light blocking region, and forms a pixel space in the transmission region. The color filter layer is formed in the transmission region. The electrophoretic layer is formed in the pixel space and includes a capsule having electrophoretic particles.

상기 제1 면과 상기 전자 영동층 사이에 투명한 도전성 물질로 형성된 전극층을 더 포함한다. Further comprising an electrode layer formed of a transparent conductive material between the first surface and the electrophoretic layer.

상기 제1 면과 상기 전극층 사이에 형성된 박막 트랜지스터층을 더 포함하며, 상기 박막 트랜지스터층은 게이트 배선들과 박막 트랜지스터의 게이트 전극을 포함하는 게이트 금속패턴 및 상기 게이트 배선들과 교차하도록 연장된 소스 배선들과, 상기 박막 트랜지스터의 소스 및 드레인 전극을 포함하는 소스 금속패턴을 포함한다. The semiconductor device may further include a thin film transistor layer formed between the first surface and the electrode layer, wherein the thin film transistor layer may include a gate metal pattern including gate lines and a gate electrode of the thin film transistor, and a source line extending to cross the gate lines. And a source metal pattern including a source and a drain electrode of the thin film transistor.

바람직하게 상기 전극층은 복수의 박막 트랜지스터들과 전기적으로 연결된 화소 전극들을 포함한다. 상기 컬러 필터층은 상기 화소 전극들이 형성된 영역에 대응하여 상기 박막 트랜지스터층 위에 형성된다. 상기 격벽부는 상기 화소 전극들이 형성된 영역 사이의 상기 컬러 필터층 위에 형성된다. Preferably, the electrode layer includes pixel electrodes electrically connected to a plurality of thin film transistors. The color filter layer is formed on the thin film transistor layer corresponding to a region where the pixel electrodes are formed. The partition wall portion is formed on the color filter layer between regions where the pixel electrodes are formed.

더욱 바람직하게 상기 컬러 필터층은 상기 화소 전극이 형성된 영역에 대응하여 상기 제1 면과 대향하는 상기 베이스 기판의 제2 면에 형성된다. 상기 격벽부는 상기 화소 전극들이 형성된 영역 사이의 상기 박막 트랜지스터층 위에 형성된다. More preferably, the color filter layer is formed on the second surface of the base substrate facing the first surface in correspondence to the region where the pixel electrode is formed. The barrier rib portion is formed on the thin film transistor layer between regions where the pixel electrodes are formed.

상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 전자영동 표시장치는 컬러필터 기판 및 대향 기판을 포함한다. 상기 컬러필터 기판은 제1 베이스 기판의 제1 면 위에 형성되고 상기 제1 베이스 기판을 투과 영역과 차광 영역으로 나누고 상기 투과 영역에 화소 공간을 형성하는 격벽부와, 상기 투과 영역에 형성된 컬러 필터층 및 상기 화소 공간에 형성되고 전자영동 입자들을 갖는 캡슐을 포함하는 전자 영동층을 포함한다. 상기 대향 기판은 상기 컬러필터 기판과 결합한다. An electrophoretic display device according to an exemplary embodiment for realizing another object of the present invention includes a color filter substrate and an opposing substrate. The color filter substrate may be formed on a first surface of the first base substrate, and divides the first base substrate into a transmission region and a light shielding region, and forms a pixel space in the transmission region, a color filter layer formed in the transmission region; And an electrophoretic layer formed in the pixel space and including a capsule having electrophoretic particles. The opposing substrate is coupled to the color filter substrate.

이러한 컬러필터 기판 및 이를 구비한 전자영동 표시장치에 의하면, 격벽부를 형성하여 화소부에 대응하는 화소 공간을 형성하고, 상기 화소 공간에 전자 영 동층을 채움으로써 반사율 및 색재현성을 향상시킬 수 있다. According to the color filter substrate and the electrophoretic display device including the same, the partition wall portion is formed to form a pixel space corresponding to the pixel portion and the electrophoretic layer is filled in the pixel space to improve reflectance and color reproducibility.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 상세한 설명에서 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 상기 제1 전극층은 상기 컬러필터 기판에 형성된 것으로 실시예에 따라서 공통 전극층 또는 화소 전극층으로 명칭한다. 또한, 상기 제2 전극층은 상기 대향 기판에 형성된 것으로 실시예에 따라서 공통 전극층 또는 화소 전극층으로 명칭한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. In the description, when a layer, a film, an area, a plate, or the like is referred to as being "on" another part, it includes not only the case where it is "directly on" another part but also another part in between. On the contrary, where a section such as a layer, a film, an area, a plate, etc. is referred to as being "under" another section, this includes not only the case where the section is "directly underneath" The first electrode layer is formed on the color filter substrate and is called a common electrode layer or a pixel electrode layer according to an embodiment. In addition, the second electrode layer is formed on the counter substrate and is referred to as a common electrode layer or a pixel electrode layer according to an embodiment.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in more detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 전자영동 표시장치의 평면도이다. 도 3은 본 발명의 제1 실시예에 따른 전자영동 표시장치의 단면도로서, 도 2의 I-I'선으로 절단한 단면도이다.2 is a plan view of an electrophoretic display device according to an exemplary embodiment of the present invention. 3 is a cross-sectional view of the electrophoretic display device according to the first exemplary embodiment, taken along the line II ′ of FIG. 2.

도 2 및 도 3을 참조하면, 전자영동 표시장치는 대향 기판(100) 및 전자 영동층(240)을 포함하는 컬러필터 기판(200)을 포함한다. 2 and 3, the electrophoretic display includes a color filter substrate 200 including an opposing substrate 100 and an electrophoretic layer 240.

상기 대향 기판(100)은 제1 베이스 기판(101)을 포함한다. 상기 제1 베이스 기판(101)은 바람직하게 입사된 광(L1)을 차광 및 반사하는 재질로 형성된다.The opposing substrate 100 includes a first base substrate 101. The first base substrate 101 is preferably formed of a material that shields and reflects the incident light L1.

상기 제1 베이스 기판(101) 위에는 박막 트랜지스터층(TL)이 형성된다. 상기 박막 트랜지스터층(TL)은 제1 방향으로 연장된 게이트 배선들(GLn-1, GLn)과 상기 제1 방향과 교차하는 제2 방향으로 연장된 소스 배선들(DLm-1, DLm, DLm+1) 및 상기 게이트 배선들(GLn-1, GLn)과 소스 배선들(DLm, DLm+1)에 연결된 제1 및 제2 박막 트랜지스터(TFT1, TFT2)를 포함한다. The thin film transistor layer TL is formed on the first base substrate 101. The thin film transistor layer TL includes gate lines GLn-1 and GLn extending in a first direction and source lines DLm-1, DLm, and DLm + extending in a second direction crossing the first direction. 1) and first and second thin film transistors TFT1 and TFT2 connected to the gate lines GLn-1 and GLn and the source lines DLm and DLm + 1.

상기 제1 베이스 기판(101)은 상기 게이트 배선들(GLn-1, GLn)과 상기 소스 배선들(DLm-1, DLm, DLm+1)에 의해 화소부들(P1, P2)이 정의된다. 구체적으로, 제1 화소부(P1)는 해당하는 n번째 게이트 배선(GLn)과 m번째 소스 배선(DLm)에 연결된 제1 박막 트랜지스터(TFT1)가 형성된다. Pixel portions P1 and P2 are defined in the first base substrate 101 by the gate lines GLn-1 and GLn and the source lines DLm-1, DLm, and DLm + 1. In detail, a first thin film transistor TFT1 connected to an n-th gate line GLn and an m-th source line DLm is formed in the first pixel portion P1.

상기 제1 박막 트랜지스터(TFT1)는 상기 n번째 게이트 배선(GLn)과 연결된 제1 게이트 전극(GE)과, 상기 제1 게이트 전극(GE) 위에 형성된 게이트 절연층(110)과, 상기 게이트 절연층(110) 위에 형성된 제1 채널부(CH)와, m번째 소스 배선(DLm)에 연결된 제1 소스 전극(SE)과, 상기 제1 화소 전극(PE1)에 연결된 제1 드레인 전극(DE)과, 상기 제1 소스 및 제1 드레인 전극(SE, DE) 위에 형성된 보호 절연층(120)을 포함한다. 상기 보호 절연층(120)위에는 유기 절연층(130)이 형성된다. 상기 유기 절연층(130)은 형성되지 않을 수 있다. The first thin film transistor TFT1 includes a first gate electrode GE connected to the n-th gate line GLn, a gate insulating layer 110 formed on the first gate electrode GE, and the gate insulating layer. A first channel portion CH formed on the 110, a first source electrode SE connected to the m th source wiring DLm, a first drain electrode DE connected to the first pixel electrode PE1, and And a protective insulating layer 120 formed on the first source and first drain electrodes SE and DE. The organic insulating layer 130 is formed on the protective insulating layer 120. The organic insulating layer 130 may not be formed.

제2 화소부(P2)는 n번째 게이트 배선(GLn)과 m+1번째 소스 배선(DLm+1)에 연결된 제2 박막 트랜지스터(TFT2)와 상기 제2 박막 트랜지스터(TFT2)와 제2 콘택부(CT2)를 통해 전기적으로 연결된 제2 화소 전극(PE2)이 형성된다. 상기 제2 박막 트랜지스터(TFT2)는 도 2 및 도 3에 도시된 바와 같이, 상기 제1 박막 트랜지스터(TFT1)와 동일한 구조로 형성되므로 상세한 설명은 생략한다. The second pixel portion P2 includes a second thin film transistor TFT2 and the second thin film transistor TFT2 and the second contact portion connected to an n-th gate line GLn and an m + 1 th source line DLm + 1. The second pixel electrode PE2 is electrically connected through the CT2. Since the second thin film transistor TFT2 is formed in the same structure as the first thin film transistor TFT1 as shown in FIGS. 2 and 3, a detailed description thereof will be omitted.

상기 박막 트랜지스터층(TL) 위에는 화소 전극층(PE)이 형성된다. 상기 화소 전극층(PE)은 상기 제1 박막 트랜지스터(TFT1)와 제1 콘택부(CT1)를 통해 전기적으로 연결된 제1 화소 전극(PE1)과 상기 제2 박막 트랜지스터(TFT2)와 제2 콘택부(CT2)를 통해 전기적으로 연결된 제2 화소 전극(PE2)을 포함한다. The pixel electrode layer PE is formed on the thin film transistor layer TL. The pixel electrode layer PE may include the first pixel electrode PE1, the second thin film transistor TFT2, and the second contact portion electrically connected to the first thin film transistor TFT1 and the first contact part CT1. The second pixel electrode PE2 is electrically connected through the CT2.

상기 컬러필터 기판(200)은 제2 베이스 기판(201), 격벽부(W), 컬러 필터층(220), 공통 전극층(CE) 및 전자 영동층(240)을 포함한다. 상기 제2 베이스 기판(201)은 유연성을 가지는 재질로 형성될 수 있다. 바람직하게 광 투과율, 내열성, 내화학성, 기계적 강도 등이 우수한 플라스틱 재질(PET)로 형성된다. The color filter substrate 200 includes a second base substrate 201, a partition wall portion W, a color filter layer 220, a common electrode layer CE, and an electrophoretic layer 240. The second base substrate 201 may be formed of a material having flexibility. Preferably it is formed of a plastic material (PET) excellent in light transmittance, heat resistance, chemical resistance, mechanical strength and the like.

상기 격벽부(W)는 상기 제1 및 제2 화소 전극들(PE1, PE2)이 형성되지 않은 영역에 대응하여 형성되어 상기 제2 베이스 기판(201)을 투과 영역과 차광 영역으로 나눈다. The partition wall portion W is formed to correspond to a region where the first and second pixel electrodes PE1 and PE2 are not formed to divide the second base substrate 201 into a transmission region and a light blocking region.

상기 격벽부(W)가 형성된 영역은 광을 차단하는 차광 영역이고, 상기 격벽부(W)가 형성되지 않은 영역은 광이 투과하는 투과 영역이다. 바람직하게 상기 격벽부(W)는 제1 및 제2 박막 트랜지스터들(TFT1, TFT2)이 형성된 영역 및 게이트 배선들(GLn-1, GLn) 및 소스 배선들(DLm-1, DLm, DLm+1)이 형성된 영역에 형성된다. The area in which the partition wall portion W is formed is a light shielding area that blocks light, and the area in which the partition wall portion W is not formed is a transmission area through which light passes. Preferably, the partition wall portion W includes a region where the first and second thin film transistors TFT1 and TFT2 are formed, the gate lines GLn-1 and GLn, and the source lines DLm-1, DLm, and DLm + 1. ) Is formed in the formed area.

상기 격벽부(W)는 제1 및 제2 화소 전극들(PE1, PE2)이 형성된 제1 및 제2 화소부에 대응하여 화소 공간들을 정의한다. The partition part W defines pixel spaces corresponding to the first and second pixel parts in which the first and second pixel electrodes PE1 and PE2 are formed.

상기 격벽부(W)에 의해 정의된 화소 공간에는 컬러 필터층(220)이 일정 높이 로 형성된다. 상기 컬러 필터층(220)은 적색, 녹색 및 청색 필터패턴들(220a, 220b)을 포함한다. 또한, 상기 컬러 필터층(220)은 백색 필터패턴(미도시)을 더 포 함할 수도 있다. 상기 백색 필터패턴은 상기 적색, 녹색 및 청색 필터패턴을 중첩하여 형성하거나, 상기 제2 베이스 기판(201)을 노출시키는 방식으로 상기 컬러 필터층을 형성하지 않을 수도 있다.The color filter layer 220 is formed at a predetermined height in the pixel space defined by the partition wall portion W. The color filter layer 220 includes red, green and blue filter patterns 220a and 220b. In addition, the color filter layer 220 may further include a white filter pattern (not shown). The white filter pattern may be formed by overlapping the red, green, and blue filter patterns, or may not form the color filter layer by exposing the second base substrate 201.

상기 컬러 필터층(220) 위에는 공통 전극층(CE)을 형성한다. 상기 공통 전극층(CE)은 상기 투명 도전성 물질로 형성되어, 상기 제1 및 제2 화소 전극들(PE1, PE2)과 대향하는 전극으로 공통 전압이 인가된다. 상기 투명한 전도성 물질, 예를 들어, 산화주석인듐(Indium Tin Oxide, ITO), 산화아연인듐(Indium Zinc Oxide, IZO), 아몰퍼스 산화주석인듐(amorphous Indium Tin Oxide, a-ITO) 등으로 이루어질 수 있다.The common electrode layer CE is formed on the color filter layer 220. The common electrode layer CE is formed of the transparent conductive material, and a common voltage is applied to the electrodes facing the first and second pixel electrodes PE1 and PE2. The transparent conductive material, for example, may be made of indium tin oxide (ITO), indium zinc oxide (IZO), amorphous indium tin oxide (a-ITO), or the like. .

상기 전자 영동층(240)은 마이크로캡슐(230)과 상기 마이크로캡슐(230)을 묶는 바인더(미도시)를 포함한다. 상기 마이크로캡슐(230)은 상기 격벽부(W)에 의해 형성된 상기 화소 공간에 채워진다. 상기 격벽부(W)에 의해 상기 제1 및 제2 화소부(P1, P2)가 구획되어, 상기 제1 및 제2 화소부(P1, P2)의 경계부분에는 상기 마이크로캡슐((230)이 배치되지 않게 된다. 이에 따라, 상기 경계부분에 상기 마이크로캡슐(230)이 배치되는 경우 발생하는 반사율 저하 및 색재현성 저하와 같은 문제점을 방지할 수 있다. The electrophoretic layer 240 includes a microcapsule 230 and a binder (not shown) that binds the microcapsules 230. The microcapsules 230 are filled in the pixel space formed by the partition wall portion W. The first and second pixel portions P1 and P2 are partitioned by the partition wall portion W, and the microcapsules 230 are formed at boundary portions of the first and second pixel portions P1 and P2. Accordingly, problems such as a decrease in reflectance and a decrease in color reproducibility that occur when the microcapsules 230 are disposed at the boundary may be prevented.

상기 마이크로캡슐(230)은 양(+) 전하 및 음(-) 전하로 대전된 전자영동 입자들(231, 232)을 포함한다. 예컨대, 상기 마이크로캡슐(230)은 음 전하(-) 또는 양 전하(+)로 대전된 백색 잉크 입자(231)와 상기 백색 잉크 입자(231)와 반대되는 전하로 대전된 검은색 잉크 입자(232)를 포함한다. 예컨대, 상기 백색 잉크 입자(231)는 양 전하(+)로 대전되고, 상기 검은색 잉크 입자(212)는 음 전하(-)로 대전된다.The microcapsules 230 include electrophoretic particles 231 and 232 charged with positive and negative charges. For example, the microcapsules 230 are white ink particles 231 charged with negative or positive charges, and black ink particles 232 charged with charges opposite to the white ink particles 231. ). For example, the white ink particles 231 are charged with a positive charge (+), and the black ink particles 212 are charged with a negative charge (−).

도 4a, 도 4b 및 도 4c는 도 3에 도시된 컬러필터 기판의 제조 방법을 설명하기 위한 공정도들이다. 도 4a, 도 4b 및 도 4c는 도 3의 II-II'선을 따라 절단한 컬러필터 기판의 단면도이다. 4A, 4B, and 4C are process diagrams for describing a method of manufacturing the color filter substrate illustrated in FIG. 3. 4A, 4B and 4C are cross-sectional views of the color filter substrate taken along the line II-II ′ of FIG. 3.

도 3 및 도 4a를 참조하면, 제2 베이스 기판(201) 위에 상기 게이트 배선들(GLn-1, GLn) 및 소스 배선들(DLm-1, DLm)이 형성된 영역에 대응하여 격벽부(W)를 형성한다. 상기 격벽부(W)는 제1 높이(h1)를 갖는 제1 격벽(W1)과 상기 제1 높이(h1) 보다 낮은 제2 높이(h2)를 갖는 제2 격벽(W2)을 포함한다.3 and 4A, the partition wall portion W corresponds to an area where the gate lines GLn-1 and GLn and the source lines DLm-1 and DLm are formed on the second base substrate 201. To form. The partition wall portion W includes a first partition wall W1 having a first height h1 and a second partition wall W2 having a second height h2 lower than the first height h1.

예컨대, 소스 배선 영역(DLA)에 형성된 상기 격벽부(W)는 제1 높이(h1)의 제1 격벽(W1)과 상기 제2 높이(h2)의 제2 격벽(W2)을 포함한다. 상기 제1 격벽(W1)들 사이에 제2 격벽(W2)이 형성되는 구조로 형성된다. 상기 제1 높이(h1)는 상기 전자 영동층(240)이 형성되는 높이에 대응하며, 상기 제2 높이(h2)는 상기 컬러 필터층(220a, 220b)이 형성되는 높이에 대응한다. For example, the partition wall portion W formed in the source wiring region DLA includes a first partition wall W1 having a first height h1 and a second partition wall W2 having a second height h2. The second partition W2 is formed between the first partitions W1. The first height h1 corresponds to the height at which the electrophoretic layer 240 is formed, and the second height h2 corresponds to the height at which the color filter layers 220a and 220b are formed.

도 4b를 참조하면, 상기 격벽부(W)가 형성된 제2 베이스 기판(201) 위에 상기 컬러 필터층(220a, 220b)을 잉크 젯 유닛(IU)을 이용해 형성한다. 상기 컬러 필터층(220a, 220b)을 상기 제2 격벽(W2)의 제2 높이(h2) 만큼의 두께로 형성한다. Referring to FIG. 4B, the color filter layers 220a and 220b are formed on the second base substrate 201 on which the partition portion W is formed using the ink jet unit IU. The color filter layers 220a and 220b are formed to have a thickness equal to the second height h2 of the second partition wall W2.

상기 컬러 필터층(220a, 220b)을 상기 제1 및 제2 격벽(W1, W2)에 의해 인접한 화소 공간들에 형성된 서로 다른 컬러의 컬러 필터층(220a, 220b)이 섞이지 않 게 된다. The color filter layers 220a and 220b of different colors formed in the pixel spaces adjacent to the color filter layers 220a and 220b by the first and second partitions W1 and W2 are not mixed.

도 4c를 참조하면, 상기 제2 격벽(W2)의 제2 높이(h2) 만큼의 두께로 형성된 상기 컬러 필터층(220a, 220b)이 형성된 제2 베이스 기판(201) 위에 투명 도전성 물질로 공통 전극층(CE)을 형성한다. Referring to FIG. 4C, the common electrode layer may be formed of a transparent conductive material on the second base substrate 201 having the color filter layers 220a and 220b formed to have a thickness equal to the second height h2 of the second partition W2. CE).

상기 공통 전극층(CE)은 상기 제2 높이(h2) 만큼 채워진 상기 컬러 필터층(220a, 220b)이 형성된 상기 제2 베이스 기판(201)에 형성됨에 따라서, 상기 공통 전극층(CE)은 전체 화소 공간들에 공통으로 형성된다. 따라서, 상기 공통 전극층(CE)에는 공통 전압이 인가될 수 있다. As the common electrode layer CE is formed on the second base substrate 201 where the color filter layers 220a and 220b filled with the second height h2 are formed, the common electrode layer CE is formed in the entire pixel spaces. Is formed in common. Therefore, a common voltage may be applied to the common electrode layer CE.

상기 공통 전극층(CE)이 형성된 제2 베이스 기판(201) 위에 상기 마이크로캡슐(230)들을 잉크 젯팅 방식으로 분사하여 상기 전자 영동층(240)을 형성한다. 상기 마이크로캡슐(230)은 상기 제1 격벽(W1)의 제1 높이(h1)만큼 채워진다. 바람직하게 상기 제2 격벽(W2)의 폭(d)은 상기 마이크로캡슐(230)의 직경보다 작게 형성하여 인접한 화소 공간들에 각각 채워진 상기 마이크로캡슐(230)이 서로 유동되는 것을 막는다.The electrophoretic layer 240 is formed by spraying the microcapsules 230 by ink jetting on the second base substrate 201 on which the common electrode layer CE is formed. The microcapsules 230 are filled by a first height h1 of the first partition wall W1. Preferably, the width d of the second partition wall W2 is smaller than the diameter of the microcapsules 230 to prevent the microcapsules 230 filled in adjacent pixel spaces from flowing to each other.

도 5는 본 발명의 제2 실시예에 따른 전자영동 표시장치의 단면도로서, 도 2의 I-I'선으로 절단한 단면도이다.FIG. 5 is a cross-sectional view of the electrophoretic display device according to the second exemplary embodiment, taken along the line II ′ of FIG. 2.

도 2 및 도 5를 참조하면, 전자영동 표시장치는 대향 기판(100) 및 전자 영동층(240)을 포함하는 컬러필터 기판(200a)을 포함한다.2 and 5, the electrophoretic display includes a color filter substrate 200a including an opposing substrate 100 and an electrophoretic layer 240.

상기 대향 기판(100)은 도 3의 제1 실시예와 동일하므로 상세한 설명은 생략 한다. Since the counter substrate 100 is the same as the first embodiment of FIG. 3, a detailed description thereof will be omitted.

상기 컬러필터 기판(200a)은 제2 베이스 기판(201) 위에 공통 전극층(CE)이 형성된다. 상기 공통 전극층(CE)이 형성된 제2 베이스 기판(201) 위에 격벽부(W)가 형성된다. 상기 격벽부(W)는 균일한 높이로 형성된다. 예컨대, 상기 격벽부(W)는 도 4a에 도시된 제1 높이(h1)로 균일하게 형성된다. 상기 격벽부(W)에 의해 형성된 화소 공간들에는 잉크 젯 방식으로 컬러 필터층(220a, 220b)이 형성된다. The color filter substrate 200a has a common electrode layer CE formed on the second base substrate 201. The partition wall portion W is formed on the second base substrate 201 on which the common electrode layer CE is formed. The partition wall portion W is formed at a uniform height. For example, the partition wall portion W is uniformly formed at the first height h1 shown in FIG. 4A. Color filter layers 220a and 220b are formed in the pixel spaces formed by the partition wall portion W by an ink jet method.

즉, 상기 컬러필터 기판(200a)은 도 3의 제1 실시예에 따른 컬러필터 기판(200)과 비교해 상기 공통 전극층(CE)이 상기 제2 베이스 기판(201)과 상기 컬러 필터층(220) 사이에 형성된다. 상기 컬러 필터층(220a, 220b)이 형성된 상기 화소 공간들에 잉크 젯 방식으로 마이크로캡슐(230)들을 분사하여 상기 전자 영동층(240)을 형성한다. That is, the color filter substrate 200a has a common electrode layer CE between the second base substrate 201 and the color filter layer 220 as compared with the color filter substrate 200 according to the first embodiment of FIG. 3. Is formed. The electrophoretic layer 240 is formed by spraying microcapsules 230 in the ink jet method in the pixel spaces in which the color filter layers 220a and 220b are formed.

상기 마이크로캡슐(230)들은 상기 격벽부(W)에 의해 형성된 상기 화소 공간에 채워진다. 상기 격벽부(W)에 의해 상기 제1 및 제2 화소부(P1, P2)가 구획되어, 상기 제1 및 제2 화소부(P1, P2)의 경계부분에는 상기 마이크로캡슐((230)이 배치되지 않게 된다. 이에 따라 반사율 및 색재현성을 향상시킬 수 있다. The microcapsules 230 are filled in the pixel space formed by the partition wall portion W. The first and second pixel portions P1 and P2 are partitioned by the partition wall portion W, and the microcapsules 230 are formed at boundary portions of the first and second pixel portions P1 and P2. As a result, the reflectance and color reproducibility can be improved.

도 6은 본 발명의 제3 실시예에 따른 전자영동 표시장치의 단면도로서, 도 2의 I-I'선으로 절단한 단면도이다.6 is a cross-sectional view of the electrophoretic display device according to the third exemplary embodiment, taken along the line II ′ of FIG. 2.

도 2 및 도 6을 참조하면, 전자영동 표시장치는 컬러필터 기판(300) 및 상기 컬러필터 기판(300)과 대향하는 대향 기판(400)을 포함한다. 2 and 6, the electrophoretic display includes a color filter substrate 300 and an opposing substrate 400 that faces the color filter substrate 300.

상기 컬러필터 기판(300)은 제1 베이스 기판(301), 박막 트랜지스터층(TL), 컬러 필터층(330), 화소 전극층(PE), 격벽부(W) 및 전자 영동층(350)을 포함한다. The color filter substrate 300 includes a first base substrate 301, a thin film transistor layer TL, a color filter layer 330, a pixel electrode layer PE, a partition wall portion W, and an electrophoretic layer 350. .

상기 제1 베이스 기판(301)은 제1 면과, 상기 제1 면과 대향하는 제2 면을 포함하며, 상기 제2 면으로부터 입사된 광(L2)을 투과하는 투명한 절연 물질로 형성된다. The first base substrate 301 includes a first surface and a second surface facing the first surface, and is formed of a transparent insulating material that transmits light L2 incident from the second surface.

상기 박막 트랜지스터층(TL)은 상기 제1 베이스 기판(301)의 상기 제1 면 위에 형성된다. 상기 박막 트랜지스터층(TL)은 제1 방향으로 연장된 게이트 배선들(GLn-1, GLn)과 상기 제1 방향과 교차하는 제2 방향으로 연장된 소스 배선들(DLm-1, DLm, DLm+1) 및 상기 게이트 배선들(GLn-1, GLn)과 소스 배선들(DLm, DLm+1)에 연결된 제1 및 제2 박막 트랜지스터(TFT1, TFT2)를 포함한다. The thin film transistor layer TL is formed on the first surface of the first base substrate 301. The thin film transistor layer TL includes gate lines GLn-1 and GLn extending in a first direction and source lines DLm-1, DLm, and DLm + extending in a second direction crossing the first direction. 1) and first and second thin film transistors TFT1 and TFT2 connected to the gate lines GLn-1 and GLn and the source lines DLm and DLm + 1.

상기 제1 베이스 기판(301)은 상기 게이트 배선들(GLn-1, GLn)과 상기 소스 배선들(DLm-1, DLm, DLm+1)에 의해 화소부들(P1, P2)이 정의된다. 구체적으로, 제1 화소부(P1)는 해당하는 n번째 게이트 배선(GLn)과 m번째 소스 배선(DLm)에 연결된 제1 박막 트랜지스터(TFT1)가 형성된다.Pixel portions P1 and P2 are defined in the first base substrate 301 by the gate lines GLn-1 and GLn and the source lines DLm-1, DLm, and DLm + 1. In detail, a first thin film transistor TFT1 connected to an n-th gate line GLn and an m-th source line DLm is formed in the first pixel portion P1.

상기 제1 박막 트랜지스터(TFT1)는 상기 n번째 게이트 배선(GLn)과 연결된 제1 게이트 전극(GE)과, 상기 제1 게이트 전극(GE) 위에 형성된 게이트 절연층(310)과, 상기 게이트 절연층(310) 위에 형성된 제1 채널부(CH)와, m번째 소스 배선(DLm)에 연결된 제1 소스 전극(SE)과, 상기 제1 화소 전극(PE1)에 연결된 제1 드레인 전극(DE)과, 상기 제1 소스 및 제1 드레인 전극(SE, DE) 위에 형성된 보호 절연층(320)을 포함한다. The first thin film transistor TFT1 includes a first gate electrode GE connected to the n-th gate line GLn, a gate insulating layer 310 formed on the first gate electrode GE, and the gate insulating layer. A first channel portion CH formed on the 310, a first source electrode SE connected to the m-th source wiring DLm, a first drain electrode DE connected to the first pixel electrode PE1, and And a protective insulating layer 320 formed on the first source and first drain electrodes SE and DE.

제2 화소부(P2)는 n번째 게이트 배선(GLn)과 m+1번째 소스 배선(DLm+1)에 연결된 제2 박막 트랜지스터(TFT2)가 형성된다. 상기 제2 박막 트랜지스터(TFT2)는 도 2 및 도 6에 도시된 바와 같이, 상기 제1 박막 트랜지스터(TFT1)와 동일한 구조로 형성되므로 상세한 설명은 생략한다. A second thin film transistor TFT2 connected to the n-th gate line GLn and the m + 1th source line DLm + 1 is formed in the second pixel portion P2. Since the second thin film transistor TFT2 is formed in the same structure as the first thin film transistor TFT1 as shown in FIGS. 2 and 6, a detailed description thereof will be omitted.

상기 컬러 필터층(330)은 상기 박막 트랜지스터층(TL) 위에 형성되며, 적색, 녹색 및 청색 필터패턴들(330a, 330b, 330c)을 포함한다. 각 컬러 필터 패턴은 해당하는 화소부에 형성된다. The color filter layer 330 is formed on the thin film transistor layer TL and includes red, green, and blue filter patterns 330a, 330b, and 330c. Each color filter pattern is formed in a corresponding pixel portion.

상기 컬러 필터층(330) 위에는 투명 도전성 물질로 형성된 상기 화소 전극층(PE)이 형성된다. 상기 투명 도전성 물질은 예를 들어, 산화주석인듐(Indium Tin Oxide, ITO), 산화아연인듐(Indium Zinc Oxide, IZO), 아몰퍼스 산화주석인듐(amorphous Indium Tin Oxide, a-ITO) 등으로 이루어질 수 있다. 상기 화소 전극층(PE)은 제1 콘택홀(CT1)을 통해 상기 제1 박막 트랜지스터(TFT1)와 전기적으로 연결된 제1 화소 전극(PE1) 및 제2 콘택부(CT2)를 통해 상기 제2 박막 트랜지스터(TFT2)와 전기적으로 연결된 제2 화소 전극(PE2)을 포함한다.The pixel electrode layer PE formed of a transparent conductive material is formed on the color filter layer 330. The transparent conductive material may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), amorphous indium tin oxide (a-ITO), or the like. . The pixel electrode layer PE is connected to the first thin film transistor TFT1 through the first contact hole CT1 and the second thin film transistor through the first pixel electrode PE1 and the second contact portion CT2. The second pixel electrode PE2 is electrically connected to the TFT2.

바람직하게 상기 컬러 필터층(330)은 상기 제1 및 제2 화소 전극들(PE1, PE2)이 형성된 영역에 대응하여 상기 박막 트랜지스터층(TL) 위에 형성된다. Preferably, the color filter layer 330 is formed on the thin film transistor layer TL corresponding to a region where the first and second pixel electrodes PE1 and PE2 are formed.

상기 격벽부(W)는 상기 화소 전극층(PE)이 형성되지 않은 영역 즉, 상기 화소 전극들(PE1, PE2)이 형성된 영역 사이에 대응하여 상기 컬러 필터층(330) 위에 형성된다. The partition portion W is formed on the color filter layer 330 corresponding to a region where the pixel electrode layer PE is not formed, that is, a region where the pixel electrodes PE1 and PE2 are formed.

상기 격벽부(W)가 형성된 영역은 광을 차단하는 차광 영역이고, 상기 격벽 부(W)가 형성되지 않은 영역은 광이 투과하는 투과 영역이다. 바람직하게 상기 격벽부(W)는 제1 및 제2 박막 트랜지스터들(TFT1, TFT2)이 형성된 영역 및 게이트 배선들(GLn-1, GLn) 및 소스 배선들(DLm-1, DLm, DLm+1)이 형성된 영역에 형성된다.The region where the partition wall portion W is formed is a light shielding region that blocks light, and the region where the partition wall portion W is not formed is a transmission region through which light passes. Preferably, the partition wall portion W includes a region where the first and second thin film transistors TFT1 and TFT2 are formed, the gate lines GLn-1 and GLn, and the source lines DLm-1, DLm, and DLm + 1. ) Is formed in the formed area.

상기 격벽부(W)는 상기 제1 및 제2 화소부(P1, P2)에 대응하여 화소 공간들을 형성한다. The partition portion W forms pixel spaces corresponding to the first and second pixel portions P1 and P2.

상기 전자 영동층(350)은 전자 영동 입자들(341, 342)을 가지는 마이크로캡슐(340)을 포함한다. 상기 마이크로캡슐(340)은 상기 격벽부(W)에 의해 형성된 상기 화소 공간들에 채워진다. The electrophoretic layer 350 includes microcapsules 340 having electrophoretic particles 341 and 342. The microcapsules 340 are filled in the pixel spaces formed by the partition wall portion W.

상기 격벽부(W)에 의해 상기 제1 및 제2 화소부(P1, P2)가 구획되어, 상기 제1 및 제2 화소부(P1, P2)의 경계부분에는 상기 마이크로캡슐(340)이 배치되지 않게 된다. 이에 따라, 상기 경계부분에 상기 마이크로캡슐(340)이 배치되는 경우 발생하는 반사율 저하 및 색재현성 저하와 같은 문제점을 방지할 수 있다. The first and second pixel portions P1 and P2 are partitioned by the partition wall portion W, and the microcapsules 340 are disposed at the boundary between the first and second pixel portions P1 and P2. Will not be. Accordingly, problems such as a decrease in reflectance and a decrease in color reproducibility that occur when the microcapsules 340 are disposed at the boundary may be prevented.

상기 대향 기판(400)은 제2 베이스 기판(401) 및 공통 전극층(CE)을 포함한다. 상기 제2 베이스 기판(401)은 유연성을 가지는 재질로 형성될 수 있다. 바람직하게 광 투과율, 내열성, 내화학성, 기계적 강도 등이 우수한 플라스틱 재질(PET)로 형성된다. 상기 공통 전극층(CE)은 상기 투명 도전성 물질로 형성된다. The opposing substrate 400 includes a second base substrate 401 and a common electrode layer CE. The second base substrate 401 may be formed of a material having flexibility. Preferably it is formed of a plastic material (PET) excellent in light transmittance, heat resistance, chemical resistance, mechanical strength and the like. The common electrode layer CE is formed of the transparent conductive material.

상기 대향 기판(400)은 라미네이터(미도시)를 이용해 상기 컬러필터 기판(300)에 부착된다. The opposing substrate 400 is attached to the color filter substrate 300 using a laminator (not shown).

도 7a, 도 7b 및 도 7c는 도 6에 도시된 컬러필터 기판의 제조 방법을 설명하기 위한 공정도들이다. 7A, 7B, and 7C are process diagrams for describing a method of manufacturing the color filter substrate illustrated in FIG. 6.

도 2 및 도 7a를 참조하면, 제1 베이스 기판(301) 위에 박막 트랜지스터층(TL)을 형성한다. 구체적으로, 상기 제1 베이스 기판(301) 위에 게이트 금속층으로 게이트 배선들(GLn-1, GLn) 및 제1 게이트 전극(GE)을 포함하는 게이트 금속패턴을 형성한다. 상기 게이트 금속패턴이 형성된 제1 베이스 기판(301) 위에 게이트 절연층(310)을 형성한다. 상기 게이트 절연층(310)위에 제1 채널부(CH)를 포함하는 채널 패턴을 형성한다. 2 and 7A, a thin film transistor layer TL is formed on the first base substrate 301. Specifically, a gate metal pattern including gate lines GLn-1 and GLn and a first gate electrode GE is formed as a gate metal layer on the first base substrate 301. A gate insulating layer 310 is formed on the first base substrate 301 on which the gate metal pattern is formed. A channel pattern including a first channel portion CH is formed on the gate insulating layer 310.

상기 채널 패턴이 형성된 제1 베이스 기판(301) 위에 소스 배선들(DLm-1, DLm, DLm+1), 제1 소스 전극(SE) 및 제1 드레인 전극(DE)을 포함하는 소스 금속패턴을 형성한다. 상기 소스 금속패턴이 형성된 제1 베이스 기판(301) 위에 보호 절연층(320)을 형성한다. 상기 제1 베이스 기판(301) 위에는 제1 및 제2 박막 트랜지스터들(TFT1, TFT2)이 형성된다. 상기 보호 절연층(320)을 형성하지 않을 수도 있다. A source metal pattern including source wirings DLm-1, DLm, and DLm + 1, a first source electrode SE, and a first drain electrode DE is formed on the first base substrate 301 on which the channel pattern is formed. Form. A protective insulating layer 320 is formed on the first base substrate 301 on which the source metal pattern is formed. First and second thin film transistors TFT1 and TFT2 are formed on the first base substrate 301. The protective insulating layer 320 may not be formed.

도 2 및 도 7b를 참조하면, 상기 박막 트랜지스터층(TL) 위에 컬러 필터층(330)을 형성한다. 상기 게이트 배선들(GLn-1, GLn)과 소스 배선들(DLm, DLm+1)에 의해 정의된 복수의 화소부들에 대응하여 레드 화소부에 대응하여 레드 필터 패턴(330a), 그린 화소부에 대응하여 그린 필터 패턴(330b) 및 블루 화소부에 대응하여 블루 필터 패턴(330c)을 형성한다. 2 and 7B, a color filter layer 330 is formed on the thin film transistor layer TL. The red filter pattern 330a and the green pixel portion correspond to the red pixel portion corresponding to the plurality of pixel portions defined by the gate lines GLn-1 and GLn and the source lines DLm and DLm + 1. Correspondingly, the blue filter pattern 330c is formed corresponding to the green filter pattern 330b and the blue pixel part.

상기 컬러 필터층(330) 및 보호 절연층(320)은 패터닝되어 제1 및 제2 콘택홀(CT1, CT2)이 형성된다. 상기 제1 및 제2 콘택홀(CT1, CT2)이 형성된 상기 컬러 필터층(330) 위에 화소 전극층(PE)을 형성한다. 상기 화소 전극층(PE)은 상기 제1 콘택홀(CT1)을 통해 상기 제1 박막 트랜지스터(TFT1)와 전기적으로 연결된 제1 화소 전극(PE1)과, 상기 제2 콘택홀(CT2)을 통해 상기 제2 박막 트랜지스터(TFT2)와 전기적으로 연결된 제2 화소 전극(PE2)을 포함한다. The color filter layer 330 and the protective insulating layer 320 are patterned to form first and second contact holes CT1 and CT2. The pixel electrode layer PE is formed on the color filter layer 330 in which the first and second contact holes CT1 and CT2 are formed. The pixel electrode layer PE may include a first pixel electrode PE1 electrically connected to the first thin film transistor TFT1 through the first contact hole CT1 and the second contact hole through the second contact hole CT2. The second pixel electrode PE2 is electrically connected to the second thin film transistor TFT2.

도 2 및 도 7c를 참조하면, 상기 화소 전극층(PE)이 형성된 제1 베이스 기판(301) 위에 격벽부(W)를 형성한다. 상기 격벽부(W)는 상기 화소 전극층(PE)이 형성되지 않은 영역의 상기 컬러 필터층(330) 위에 형성되어 상기 화소 전극층(PE)이 형성된 영역에 대응하여 화소 공간을 형성한다. 바람직하게 상기 격벽부(W)는 제1 및 제2 박막 트랜지스터들(TFT1, TFT2)이 형성된 영역 및 게이트 배선들(GLn-1, GLn) 및 소스 배선들(DLm-1, DLm, DLm+1)이 형성된 영역에 형성된다.2 and 7C, the partition wall portion W is formed on the first base substrate 301 on which the pixel electrode layer PE is formed. The partition portion W is formed on the color filter layer 330 in a region where the pixel electrode layer PE is not formed to form a pixel space corresponding to a region where the pixel electrode layer PE is formed. Preferably, the partition wall portion W includes a region where the first and second thin film transistors TFT1 and TFT2 are formed, the gate lines GLn-1 and GLn, and the source lines DLm-1, DLm, and DLm + 1. ) Is formed in the formed area.

상기 격벽부(W)에 의해 형성된 화소 공간에는 복수의 마이크로캡슐들(340)이 채워져 전자 영동층(350)을 형성한다. 각 마이크로캡슐(340)은 양(+) 전하 및 음(-) 전하로 대전된 전자영동 입자들(341, 342)을 포함한다. A plurality of microcapsules 340 is filled in the pixel space formed by the partition portion W to form the electrophoretic layer 350. Each microcapsule 340 includes electrophoretic particles 341 and 342 charged with positive and negative charges.

도 8은 본 발명의 제4 실시예에 따른 전자영동 표시장치의 단면도로서, 도 2의 I-I'선으로 절단한 단면도이다.FIG. 8 is a cross-sectional view of the electrophoretic display device according to the fourth exemplary embodiment, taken along line II ′ of FIG. 2.

도 8을 참조하면, 전자영동 표시장치는 컬러필터 기판(500) 및 상기 컬러필터 기판(500)과 대향하는 대향 기판(400)을 포함한다. Referring to FIG. 8, the electrophoretic display includes a color filter substrate 500 and an opposing substrate 400 facing the color filter substrate 500.

상기 컬러필터 기판(500)은 제1 베이스 기판(301), 박막 트랜지스터층(TL), 컬러 필터층(530), 화소 전극층(PE), 격벽부(W) 및 전자 영동층(550)을 포함한다. The color filter substrate 500 includes a first base substrate 301, a thin film transistor layer TL, a color filter layer 530, a pixel electrode layer PE, a partition wall portion W, and an electrophoretic layer 550. .

상기 제1 베이스 기판(501)은 제1 면과, 상기 제1 면과 대향하는 제2 면을 포함하며, 상기 제2 면으로부터 입사된 광(L2)을 투과하는 투명한 절연 물질로 형성된다. The first base substrate 501 includes a first surface and a second surface facing the first surface, and is formed of a transparent insulating material that transmits light L2 incident from the second surface.

상기 박막 트랜지스터층(TL)은 상기 제1 베이스 기판(501)의 상기 제1 면 위에 형성된다. 상기 박막 트랜지스터층(TL)은 제1 방향으로 연장된 게이트 배선들(GLn-1, GLn)과 상기 제1 방향과 교차하는 제2 방향으로 연장된 소스 배선들(DLm-1, DLm, DLm+1) 및 상기 게이트 배선들(GLn-1, GLn)과 소스 배선들(DLm, DLm+1)에 연결된 제1 및 제2 박막 트랜지스터(TFT1, TFT2)를 포함한다. The thin film transistor layer TL is formed on the first surface of the first base substrate 501. The thin film transistor layer TL includes gate lines GLn-1 and GLn extending in a first direction and source lines DLm-1, DLm, and DLm + extending in a second direction crossing the first direction. 1) and first and second thin film transistors TFT1 and TFT2 connected to the gate lines GLn-1 and GLn and the source lines DLm and DLm + 1.

상기 제1 베이스 기판(301)은 상기 게이트 배선들(GLn-1, GLn)과 상기 소스 배선들(DLm-1, DLm, DLm+1)에 의해 화소부들(P1, P2)이 정의된다. 구체적으로, 제1 화소부(P1)는 해당하는 n번째 게이트 배선(GLn)과 m번째 소스 배선(DLm)에 연결된 제1 박막 트랜지스터(TFT1)가 형성된다.Pixel portions P1 and P2 are defined in the first base substrate 301 by the gate lines GLn-1 and GLn and the source lines DLm-1, DLm, and DLm + 1. In detail, a first thin film transistor TFT1 connected to an n-th gate line GLn and an m-th source line DLm is formed in the first pixel portion P1.

상기 제1 박막 트랜지스터(TFT1)는 상기 n번째 게이트 배선(GLn)과 연결된 제1 게이트 전극(GE)과, 상기 제1 게이트 전극(GE) 위에 형성된 게이트 절연층(510)과, 상기 게이트 절연층(510) 위에 형성된 제1 채널부(CH)와, m번째 소스 배선(DLm)에 연결된 제1 소스 전극(SE)과, 상기 제1 화소 전극(PE1)에 연결된 제1 드레인 전극(DE)과, 상기 제1 소스 및 제1 드레인 전극(SE, DE) 위에 형성된 보호 절연층(520)을 포함한다. The first thin film transistor TFT1 includes a first gate electrode GE connected to the n-th gate line GLn, a gate insulating layer 510 formed on the first gate electrode GE, and the gate insulating layer. A first channel portion CH formed on the 510, a first source electrode SE connected to the m-th source wiring DLm, a first drain electrode DE connected to the first pixel electrode PE1, and And a protective insulating layer 520 formed on the first source and first drain electrodes SE and DE.

제2 화소부(P2)는 n번째 게이트 배선(GLn)과 m+1번째 소스 배선(DLm+1)에 연결된 제2 박막 트랜지스터(TFT2)가 형성된다. 상기 제2 박막 트랜지스터(TFT2)는 도 2 및 도 8에 도시된 바와 같이, 상기 제1 박막 트랜지스터(TFT1)와 동일한 구조 로 형성되므로 상세한 설명은 생략한다. A second thin film transistor TFT2 connected to the n-th gate line GLn and the m + 1th source line DLm + 1 is formed in the second pixel portion P2. Since the second thin film transistor TFT2 is formed in the same structure as the first thin film transistor TFT1 as shown in FIGS. 2 and 8, a detailed description thereof will be omitted.

상기 컬러 필터층(530)은 상기 제1 베이스 기판(501)의 제2 면 위에 형성된다. 상기 컬러 필터층(530)은 적색, 녹색 및 청색 필터패턴들(530a, 530b, 530c)을 포함한다. 상기 컬러 필터층(530) 위에는 상기 컬러 필터층(530)을 보호하기 위한 보호막(535)이 형성될 수 있다. The color filter layer 530 is formed on the second surface of the first base substrate 501. The color filter layer 530 includes red, green, and blue filter patterns 530a, 530b, and 530c. A passivation layer 535 may be formed on the color filter layer 530 to protect the color filter layer 530.

상기 화소 전극층(PE)은 상기 박막 트랜지스터층(TL) 위에 투명 도전성 물질로 형성된다. 상기 투명 도전성 물질은 예를 들어, 산화주석인듐(Indium Tin Oxide, ITO), 산화아연인듐(Indium Zinc Oxide, IZO), 아몰퍼스 산화주석인듐(amorphous Indium Tin Oxide, a-ITO) 등으로 이루어질 수 있다. 상기 화소 전극층(PE)은 제1 콘택홀(CT1)을 통해 상기 제1 박막 트랜지스터(TFT1)와 전기적으로 연결된 제1 화소 전극(PE1) 및 제2 콘택부(CT2)를 통해 상기 제2 박막 트랜지스터(TFT2)와 전기적으로 연결된 제2 화소 전극(PE2)을 포함한다.The pixel electrode layer PE is formed of a transparent conductive material on the thin film transistor layer TL. The transparent conductive material may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), amorphous indium tin oxide (a-ITO), or the like. . The pixel electrode layer PE is connected to the first thin film transistor TFT1 through the first contact hole CT1 and the second thin film transistor through the first pixel electrode PE1 and the second contact portion CT2. The second pixel electrode PE2 is electrically connected to the TFT2.

상기 격벽부(W)는 상기 화소 전극층(PE)이 형성되지 않은 영역의 상기 박막 트랜지스터층(TL) 위에 형성된다. The partition portion W is formed on the thin film transistor layer TL in a region where the pixel electrode layer PE is not formed.

상기 격벽부(W)가 형성된 영역은 광을 차단하는 차광 영역이고, 상기 격벽부(W)가 형성되지 않은 영역은 광이 투과하는 투과 영역이다. 바람직하게 상기 격벽부(W)는 제1 및 제2 박막 트랜지스터들(TFT1, TFT2)이 형성된 영역 및 게이트 배선들(GLn-1, GLn) 및 소스 배선들(DLm-1, DLm, DLm+1)이 형성된 영역에 형성된다.The area in which the partition wall portion W is formed is a light shielding area that blocks light, and the area in which the partition wall portion W is not formed is a transmission area through which light passes. Preferably, the partition wall portion W includes a region where the first and second thin film transistors TFT1 and TFT2 are formed, the gate lines GLn-1 and GLn, and the source lines DLm-1, DLm, and DLm + 1. ) Is formed in the formed area.

상기 격벽부(W)는 상기 제1 및 제2 화소부(P1, P2)에 대응하여 화소 공간들을 형성한다. The partition portion W forms pixel spaces corresponding to the first and second pixel portions P1 and P2.

상기 전자 영동층(550)은 전자영동 입자들(541, 542)을 가지는 마이크로캡슐(540)을 포함한다. 상기 마이크로캡슐(540)은 상기 격벽부(W)에 의해 형성된 상기 화소 공간들에 채워진다. The electrophoretic layer 550 includes microcapsules 540 having electrophoretic particles 541 and 542. The microcapsules 540 are filled in the pixel spaces formed by the partition wall portion W.

상기 격벽부(W)에 의해 상기 제1 및 제2 화소부(P1, P2)가 구획되어, 상기 제1 및 제2 화소부(P1, P2)의 경계부분에는 상기 마이크로캡슐(540)이 배치되지 않게 된다. 이에 따라, 상기 경계부분에 상기 마이크로캡슐(540)이 배치되는 경우 발생하는 반사율 저하 및 색재현성 저하와 같은 문제점을 방지할 수 있다. The first and second pixel portions P1 and P2 are partitioned by the partition wall portion W, and the microcapsules 540 are disposed at the boundary between the first and second pixel portions P1 and P2. Will not be. Accordingly, problems such as a decrease in reflectance and a decrease in color reproducibility that occur when the microcapsules 540 are disposed at the boundary may be prevented.

상기 대향 기판(400)은 제2 베이스 기판(401) 및 공통 전극층(CE)을 포함한다. 상기 제2 베이스 기판(401)은 유연성을 가지는 재질로 형성될 수 있다. 바람직하게 광 투과율, 내열성, 내화학성, 기계적 강도 등이 우수한 플라스틱 재질(PET)로 형성된다. 상기 공통 전극층(CE)은 상기 투명 도전성 물질로 형성된다. The opposing substrate 400 includes a second base substrate 401 and a common electrode layer CE. The second base substrate 401 may be formed of a material having flexibility. Preferably it is formed of a plastic material (PET) excellent in light transmittance, heat resistance, chemical resistance, mechanical strength and the like. The common electrode layer CE is formed of the transparent conductive material.

상기 대향 기판(400)은 라미네이터(미도시)를 이용해 상기 컬러필터 기판(500)에 부착된다. The opposing substrate 400 is attached to the color filter substrate 500 using a laminator (not shown).

도 9a, 도 9b 및 도 9c는 도 8에 도시된 컬러필터 기판의 제조 방법을 설명하기 위한 공정도들이다. 9A, 9B, and 9C are process diagrams for describing a method of manufacturing the color filter substrate illustrated in FIG. 8.

도 2 및 도 9a를 참조하면, 제1 베이스 기판(501)은 제1 면과, 상기 제1 면과 대향하는 제2 면을 포함한다. 상기 제1 베이스 기판(501)의 제2 면에 컬러 필터층(530)을 형성한다. 상기 컬러 필터층(530)은 적색, 녹색 및 청색 필터패턴들(530a, 530b, 530c)을 포함한다. 상기 컬러 필터층(530) 위에는 상기 컬러 필터층(530)을 보호하기 위한 보호막(535)이 형성될 수 있다. 2 and 9A, the first base substrate 501 includes a first surface and a second surface opposite to the first surface. The color filter layer 530 is formed on the second surface of the first base substrate 501. The color filter layer 530 includes red, green, and blue filter patterns 530a, 530b, and 530c. A passivation layer 535 may be formed on the color filter layer 530 to protect the color filter layer 530.

도 2 및 도 9b를 참조하면, 제1 베이스 기판(501)의 상기 제1 면 위에 박막 트랜지스터층(TL)을 형성한다. 구체적으로, 상기 제1 베이스 기판(501) 위에 게이트 금속층으로 게이트 배선들(GLn-1, GLn) 및 제1 게이트 전극(GE)을 포함하는 게이트 금속패턴을 형성한다. 상기 게이트 금속패턴이 형성된 제1 베이스 기판(501) 위에 게이트 절연층(310)을 형성한다. 상기 게이트 절연층(510)위에 제1 채널부(CH)를 포함하는 채널 패턴을 형성한다. 2 and 9B, a thin film transistor layer TL is formed on the first surface of the first base substrate 501. Specifically, a gate metal pattern including gate lines GLn-1 and GLn and a first gate electrode GE is formed on the first base substrate 501 as a gate metal layer. A gate insulating layer 310 is formed on the first base substrate 501 on which the gate metal pattern is formed. A channel pattern including the first channel portion CH is formed on the gate insulating layer 510.

상기 채널 패턴이 형성된 제1 베이스 기판(501) 위에 소스 배선들(DLm-1, DLm, DLm+1), 제1 소스 전극(SE) 및 제1 드레인 전극(DE)을 포함하는 소스 금속패턴을 형성한다. 상기 소스 금속패턴이 형성된 제1 베이스 기판(501) 위에 보호 절연층(520)을 형성한다. 상기 제1 베이스 기판(501) 위에는 제1 및 제2 박막 트랜지스터들(TFT1, TFT2)이 형성된다.A source metal pattern including source wirings DLm-1, DLm, and DLm + 1, a first source electrode SE, and a first drain electrode DE is formed on the first base substrate 501 on which the channel pattern is formed. Form. A protective insulating layer 520 is formed on the first base substrate 501 on which the source metal pattern is formed. First and second thin film transistors TFT1 and TFT2 are formed on the first base substrate 501.

상기 박막 트랜지스터층(TL) 위에 화소 전극층(PE)을 형성한다. 상기 화소 전극층(PE)은 제1 콘택홀(CT1)을 통해 상기 제1 박막 트랜지스터(TFT1)와 전기적으로 연결된 제1 화소 전극(PE1)과, 제2 콘택홀(CT2)을 통해 상기 제2 박막 트랜지스터(TFT2)와 전기적으로 연결된 제2 화소 전극(PE2)을 포함한다. The pixel electrode layer PE is formed on the thin film transistor layer TL. The pixel electrode layer PE includes a first pixel electrode PE1 electrically connected to the first thin film transistor TFT1 through a first contact hole CT1, and the second thin film through a second contact hole CT2. The second pixel electrode PE2 is electrically connected to the transistor TFT2.

도 2 및 도 9c를 참조하면, 상기 화소 전극층(PE) 위에 격벽부(W)를 형성한다. 상기 격벽부(W)는 상기 화소 전극층(PE)이 형성되지 않은 영역의 상기 박막 트랜지스터층(TL) 위에 형성되어 상기 화소 전극층(PE)이 형성된 영역에 대응하여 화소 공간을 형성한다. 바람직하게 상기 격벽부(W)는 제1 및 제2 박막 트랜지스터들(TFT1, TFT2)이 형성된 영역 및 게이트 배선들(GLn-1, GLn) 및 소스 배선들(DLm- 1, DLm, DLm+1)이 형성된 영역에 형성된다.2 and 9C, the partition wall portion W is formed on the pixel electrode layer PE. The partition wall portion W is formed on the thin film transistor layer TL in a region where the pixel electrode layer PE is not formed to form a pixel space corresponding to a region where the pixel electrode layer PE is formed. Preferably, the partition wall portion W includes a region where the first and second thin film transistors TFT1 and TFT2 are formed, the gate lines GLn-1 and GLn, and the source lines DLm-1, DLm, and DLm + 1. ) Is formed in the formed area.

상기 격벽부(W)에 의해 형성된 화소 공간에는 복수의 마이크로캡슐들(540)이 채워져 전자 영동층(550)을 형성한다. 각 마이크로캡슐(540)은 양(+) 전하 및 음(-) 전하로 대전된 전자영동 입자들(541, 542)을 포함한다. A plurality of microcapsules 540 is filled in the pixel space formed by the partition portion W to form the electrophoretic layer 550. Each microcapsule 540 includes electrophoretic particles 541, 542 charged with positive and negative charges.

이상에서 설명한 바와 같이, 본 발명에 따르면 전자영동 표시장치용 컬러필터 기판에 격벽부를 형성하여 화소부에 대응하는 화소 공간을 형성하고, 상기 화소 공간에 전자영동 입자들을 갖는 마이크로캡슐을 채움으로써 화소부들 간의 경계부분에 마이크로캡슐이 배치되는 것을 막을 수 있다. 이에 따라, 반사율 및 색재현성을 향상시킬 수 있다. As described above, according to the present invention, the partitions are formed on the color filter substrate for the electrophoretic display to form pixel spaces corresponding to the pixel portions, and the pixel portions are filled by filling microcapsules having electrophoretic particles in the pixel spaces. The microcapsules can be prevented from being placed at the boundary of the liver. Thereby, reflectance and color reproducibility can be improved.

이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. You will understand.

Claims (27)

베이스 기판;A base substrate; 상기 베이스 기판의 제1 면 위에 형성되고, 상기 베이스 기판을 투과 영역과 차광 영역으로 나누고, 상기 투과 영역에 화소 공간을 형성하는 격벽부; A partition portion formed on the first surface of the base substrate, dividing the base substrate into a transmission region and a light shielding region, and forming a pixel space in the transmission region; 상기 투과 영역에 형성된 컬러 필터층; 및 A color filter layer formed in the transmission region; And 상기 화소 공간에 형성되고, 전자영동 입자들을 갖는 캡슐을 포함하는 전자 영동층; 및An electrophoretic layer formed in the pixel space and including a capsule having electrophoretic particles; And 상기 제1 면과 상기 전자 영동층 사이에 투명한 도전성 물질로 형성된 전극층을 포함하며,An electrode layer formed of a transparent conductive material between the first surface and the electrophoretic layer, 상기 컬러 필터층은 상기 화소 공간에 형성되며, 상기 제1 면과 상기 전극층 사이에 형성되는 컬러필터 기판. The color filter layer is formed in the pixel space, the color filter substrate is formed between the first surface and the electrode layer. 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서, 상기 제1 면과 상기 전극층 사이에 형성된 박막 트랜지스터층을 더 포함하는 컬러필터 기판.The color filter substrate of claim 1, further comprising a thin film transistor layer formed between the first surface and the electrode layer. 제6항에 있어서, 상기 박막 트랜지스터층은 The method of claim 6, wherein the thin film transistor layer 게이트 배선들과 박막 트랜지스터의 게이트 전극을 포함하는 게이트 금속패턴; 및A gate metal pattern including gate wirings and a gate electrode of the thin film transistor; And 상기 게이트 배선들과 교차하도록 연장된 소스 배선들과, 상기 박막 트랜지스터의 소스 및 드레인 전극을 포함하는 소스 금속패턴을 포함하는 것을 특징으로 하는 컬러필터 기판.And a source metal pattern including source lines extending to intersect the gate lines and a source and a drain electrode of the thin film transistor. 제7항에 있어서, 상기 박막 트랜지스터층은 상기 소스 금속패턴 위에 형성된 보호 절연층을 더 포함하는 것을 특징으로 하는 컬러필터 기판. The color filter substrate of claim 7, wherein the thin film transistor layer further comprises a protective insulating layer formed on the source metal pattern. 제7항에 있어서, 상기 전극층은 복수의 박막 트랜지스터들과 전기적으로 연결된 화소 전극들을 포함하는 것을 특징으로 하는 컬러필터 기판. The color filter substrate of claim 7, wherein the electrode layer comprises pixel electrodes electrically connected to a plurality of thin film transistors. 제9항에 있어서, 상기 컬러 필터층은 상기 화소 전극들이 형성된 영역에 대응하여 상기 박막 트랜지스터층 위에 형성된 것을 특징으로 하는 컬러필터 기판.The color filter substrate of claim 9, wherein the color filter layer is formed on the thin film transistor layer corresponding to a region where the pixel electrodes are formed. 제10항에 있어서, 상기 격벽부는 상기 화소 전극들이 형성된 영역 사이의 상기 컬러 필터층 위에 형성된 것을 특징으로 하는 컬러필터 기판.The color filter substrate of claim 10, wherein the partition wall is formed on the color filter layer between regions in which the pixel electrodes are formed. 제9항에 있어서, 상기 컬러 필터층은 상기 화소 전극이 형성된 영역에 대응하여 상기 제1 면과 대향하는 상기 베이스 기판의 제2 면에 형성된 것을 특징으로 하는 컬러필터 기판.The color filter substrate of claim 9, wherein the color filter layer is formed on a second surface of the base substrate facing the first surface corresponding to a region where the pixel electrode is formed. 제12항에 있어서, 상기 격벽부는 상기 화소 전극들이 형성된 영역 사이의 상기 박막 트랜지스터층 위에 형성된 것을 특징으로 하는 컬러필터 기판.The color filter substrate of claim 12, wherein the partition portion is formed on the thin film transistor layer between regions where the pixel electrodes are formed. 제1 베이스 기판의 제1 면 위에 형성되고 상기 제1 베이스 기판을 투과 영역과 차광 영역으로 나누고 상기 투과 영역에 화소 공간을 형성하는 격벽부와, 상기 투과 영역에 형성된 컬러 필터층, 상기 화소 공간에 형성되고 전자영동 입자들을 갖는 캡슐을 포함하는 전자 영동층 및 상기 제1 면과 상기 전자 영동층 사이에 투명한 도전성 물질로 형성된 제1 전극층을 포함하는 컬러필터 기판; 및A partition portion formed on the first surface of the first base substrate and dividing the first base substrate into a transmission region and a light shielding region to form a pixel space in the transmission region, a color filter layer formed in the transmission region, and formed in the pixel space And a color filter substrate including an electrophoretic layer including a capsule having electrophoretic particles and a first electrode layer formed of a transparent conductive material between the first surface and the electrophoretic layer; And 상기 컬러필터 기판과 결합하는 대향 기판을 포함하며,A counter substrate coupled to the color filter substrate; 상기 컬러 필터층은 상기 화소 공간에 형성되며, 상기 제1 면과 상기 전극층 사이에 형성되는 전자영동 표시장치.The color filter layer is formed in the pixel space, the electrophoretic display device formed between the first surface and the electrode layer. 삭제delete 제14항에 있어서, 상기 대향 기판은 상기 제1 전극층과 대향하는 제2 전극층을 포함하는 것을 특징으로 하는 전자영동 표시장치. The electrophoretic display of claim 14, wherein the opposing substrate comprises a second electrode layer facing the first electrode layer. 삭제delete 삭제delete 삭제delete 제14항에 있어서, 상기 컬러필터 기판은 상기 제1 면과 상기 제1 전극층 사이에 형성된 박막 트랜지스터층을 더 포함하는 전자영동 표시장치.The electrophoretic display of claim 14, wherein the color filter substrate further comprises a thin film transistor layer formed between the first surface and the first electrode layer. 제20항에 있어서, 상기 박막 트랜지스터층은 The thin film transistor layer of claim 20, wherein the thin film transistor layer 게이트 배선들과 박막 트랜지스터의 게이트 전극을 포함하는 게이트 금속패턴; 및A gate metal pattern including gate wirings and a gate electrode of the thin film transistor; And 상기 게이트 배선들과 교차하도록 연장된 소스 배선들과, 상기 박막 트랜지스터의 소스 및 드레인 전극을 포함하는 소스 금속패턴을 포함하는 전자영동 표시장치. And a source metal pattern including source lines extending to intersect the gate lines and a source and a drain electrode of the thin film transistor. 제21항에 있어서, 상기 박막 트랜지스터층은 상기 소스 금속패턴 위에 형성된 보호 절연층을 더 포함하는 것을 특징으로 하는 전자영동 표시 장치. The electrophoretic display of claim 21, wherein the thin film transistor layer further comprises a protective insulating layer formed on the source metal pattern. 제21항에 있어서, 상기 제1 전극층은 복수의 박막 트랜지스터들과 전기적으로 연결된 화소 전극들을 포함하는 것을 특징으로 하는 전자영동 표시장치. The electrophoretic display of claim 21, wherein the first electrode layer comprises pixel electrodes electrically connected to a plurality of thin film transistors. 제23항에 있어서, 상기 컬러 필터층은 상기 화소 전극들이 형성된 영역에 대응하여 상기 박막 트랜지스터층 위에 형성된 것을 특징으로 하는 전자영동 표시장치.The electrophoretic display of claim 23, wherein the color filter layer is formed on the thin film transistor layer corresponding to a region where the pixel electrodes are formed. 제24항에 있어서, 상기 격벽부는 상기 화소 전극들이 형성된 영역 사이의 상기 컬러 필터층 위에 형성된 것을 특징으로 하는 전자영동 표시장치.25. The electrophoretic display of claim 24, wherein the partition portion is formed on the color filter layer between regions where the pixel electrodes are formed. 제23항에 있어서, 상기 컬러 필터층은 상기 화소 전극들이 형성된 영역에 대응하여 상기 제1 면과 대향하는 상기 제1 베이스 기판의 제2 면에 형성된 것을 특징으로 하는 전자영동 표시장치.The electrophoretic display of claim 23, wherein the color filter layer is formed on a second surface of the first base substrate facing the first surface corresponding to a region where the pixel electrodes are formed. 제26항에 있어서, 상기 격벽부는 상기 화소 전극들이 형성된 영역 사이의 상기 박막 트랜지스터층 위에 형성된 것을 특징으로 하는 전자영동 표시장치.27. The electrophoretic display of claim 26, wherein the partition portion is formed on the thin film transistor layer between regions where the pixel electrodes are formed.
KR1020060121941A 2006-11-20 2006-12-05 Color filter substrate and electro-phoretic display device having the same KR101298173B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060121941A KR101298173B1 (en) 2006-12-05 2006-12-05 Color filter substrate and electro-phoretic display device having the same
US11/933,353 US7656577B2 (en) 2006-11-20 2007-10-31 Color filter substrate, electrophoretic display device having the same, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060121941A KR101298173B1 (en) 2006-12-05 2006-12-05 Color filter substrate and electro-phoretic display device having the same

Publications (2)

Publication Number Publication Date
KR20080051230A KR20080051230A (en) 2008-06-11
KR101298173B1 true KR101298173B1 (en) 2013-08-20

Family

ID=39806254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060121941A KR101298173B1 (en) 2006-11-20 2006-12-05 Color filter substrate and electro-phoretic display device having the same

Country Status (1)

Country Link
KR (1) KR101298173B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028910A (en) * 1999-09-28 2001-04-06 구본준, 론 위라하디락사 electroretic display and transflective liquid crystal display device using electroretic display
JP2005292256A (en) * 2004-03-31 2005-10-20 Toshiba Corp Electrophoretic display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010028910A (en) * 1999-09-28 2001-04-06 구본준, 론 위라하디락사 electroretic display and transflective liquid crystal display device using electroretic display
JP2005292256A (en) * 2004-03-31 2005-10-20 Toshiba Corp Electrophoretic display device

Also Published As

Publication number Publication date
KR20080051230A (en) 2008-06-11

Similar Documents

Publication Publication Date Title
KR101316636B1 (en) Color filter substrate and electro-phoretic display device having the same
KR101490485B1 (en) Liquid crystal display and method of manufacturing the same
JP7356360B2 (en) Array substrate and display device
US7907329B2 (en) Electrophoretic display device and manufacturing method thereof
CN102346339B (en) Liquid crystal display
US7656577B2 (en) Color filter substrate, electrophoretic display device having the same, and method of manufacturing the same
US9158147B2 (en) In-plane switching mode liquid crystal display device
KR101309364B1 (en) Electrophoretic Display Device and Method for manufacturing the same and Method for Repairing the same
KR20080061039A (en) Electro-phoretic display device and method for manufacturing the same
KR20100138762A (en) Electrophoretic displaying apparatus
TWI671568B (en) Display panel
CN112331703B (en) Display panel and display device
TWI752954B (en) Display apparatus and method of manufacturing the same
CN107315292A (en) Display panel and its manufacture method
KR20240038943A (en) Display device and method of manufacturing the same
JP2008020772A (en) Liquid crystal display panel
JP6816912B2 (en) Display device
KR102384192B1 (en) In-cell touch type liquid crystal display device
KR101272895B1 (en) Electro wetting display device
KR101298173B1 (en) Color filter substrate and electro-phoretic display device having the same
CN216434612U (en) Array substrate and liquid crystal display panel
CN114967269A (en) Display substrate, display device and manufacturing method
KR102601612B1 (en) Display Device
US10921916B2 (en) Display device
JP2021177208A (en) Display device and manufacturing method of display device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 6