KR101293595B1 - Method for dicing wafer and device manufactured thereby - Google Patents

Method for dicing wafer and device manufactured thereby Download PDF

Info

Publication number
KR101293595B1
KR101293595B1 KR1020110115160A KR20110115160A KR101293595B1 KR 101293595 B1 KR101293595 B1 KR 101293595B1 KR 1020110115160 A KR1020110115160 A KR 1020110115160A KR 20110115160 A KR20110115160 A KR 20110115160A KR 101293595 B1 KR101293595 B1 KR 101293595B1
Authority
KR
South Korea
Prior art keywords
wafer
dicing
laser
back side
devices
Prior art date
Application number
KR1020110115160A
Other languages
Korean (ko)
Other versions
KR20130050032A (en
Inventor
윤정호
Original Assignee
디에이치케이솔루션(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디에이치케이솔루션(주) filed Critical 디에이치케이솔루션(주)
Priority to KR1020110115160A priority Critical patent/KR101293595B1/en
Publication of KR20130050032A publication Critical patent/KR20130050032A/en
Application granted granted Critical
Publication of KR101293595B1 publication Critical patent/KR101293595B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

본 발명은 웨이퍼 다이싱 방법에 관한 것으로, 웨이퍼 다이싱(dicing) 방법은 복수의 소자가 형성된 웨이퍼에서 복수의 소자 사이를 따라 홈을 형성하는 1단계; 웨이퍼를 일정 두께로 형성하기 위해 웨이퍼의 뒷면(웨이퍼에서 복수의 소자가 형성된 면을 앞면, 복수의 소자가 형성되지 않은 면을 뒷면이라 함)을 연삭하는 2단계; 웨이퍼에 형성된 복수의 소자의 사이를 따라 웨이퍼의 내부에 다수의 홀을 형성하는 3단계; 상기 웨이퍼의 이면을 다이싱 테이프에 고정시키는 4단계; 상기 다이싱 테이프에 외력을 가하여 확장시켜 상기 웨이퍼에 형성된 복수의 소자를 분리하는 5단계를 포함하는 것을 특징으로 한다. 그에 따라 상기와 같은 구성을 갖춘 본 발명에 따른 웨이퍼 다이싱 방법에 의하면, 웨이퍼의 두께 사이에 다수의 홀을 형성함으로써, 다이싱 테이프를 외력으로 밀어 올릴 때 웨이퍼에 크랙이 발생하는 것을 최소화할 수 있는 효과가 있다.The present invention relates to a wafer dicing method, which comprises: forming a groove along a plurality of devices in a wafer on which a plurality of devices are formed; Grinding the back side of the wafer (the front side on which the plurality of elements are formed on the wafer, the front side on which the plurality of elements are not formed on the wafer) to form the wafer to a predetermined thickness; Forming a plurality of holes in the wafer along the plurality of devices formed on the wafer; Fixing the back surface of the wafer to a dicing tape; And dividing the plurality of devices formed on the wafer by expanding the dicing tape by applying an external force to the dicing tape. Accordingly, according to the wafer dicing method according to the present invention having the above configuration, by forming a plurality of holes between the thickness of the wafer, it is possible to minimize the occurrence of cracks in the wafer when the dicing tape is pushed up by an external force It has an effect.

Description

웨이퍼 다이싱 방법 및 그에 의해 제조되는 소자{METHOD FOR DICING WAFER AND DEVICE MANUFACTURED THEREBY}Wafer dicing method and device manufactured thereby {METHOD FOR DICING WAFER AND DEVICE MANUFACTURED THEREBY}

본 발명은 웨이퍼 다이싱 방법 및 그에 의해 제조되는 소자에 관한 것으로, 더욱 상세하게는 다수의 소자가 형성된 웨이퍼에서 다수의 소자를 다이싱하는 방법 및 웨이퍼를 다이싱하여 제조되는 소자에 관한 것이다.
The present invention relates to a wafer dicing method and a device manufactured thereby, and more particularly, to a method for dicing a plurality of devices in a wafer on which a plurality of devices are formed, and a device manufactured by dicing a wafer.

반도체 소자는 반도체 웨이퍼를 이용하여 제조한다. 그래서 다수의 반도체 소자가 서로 일정한 간격이 형성된 상태에서 반도체 웨이퍼에 형성된다. 이렇게 형성된 반도체 소자는 IC, LSI, 액정 드라이버, 플래시 메모리 등이다. 그리고 각 소자들 사이의 간격을 따라 웨이퍼를 절단함으로써, 각각의 반도체 소자를 생산한다.A semiconductor device is manufactured using a semiconductor wafer. Thus, a plurality of semiconductor devices are formed on a semiconductor wafer in a state where a predetermined distance from each other is formed. The semiconductor devices thus formed are ICs, LSIs, liquid crystal drivers, flash memories, and the like. Each wafer is produced by cutting the wafer along the gap between the devices.

이렇게 웨이퍼를 절단하는 다이싱 방법은 기존에는 완성된 반도체 웨이퍼에서 소자가 형성되어 있지 않은 웨이퍼의 뒷면을 연삭하기 위해 웨이퍼의 앞면에 테이프를 적층시킨다. 그 다음, 웨이퍼가 일정 정도의 두께를 가지도록 웨이퍼의 뒷면을 연삭한다. 그리고 웨이퍼가 일정 정도의 두께를 가지도록 웨이퍼를 CMP나 드라이 폴리싱(dry ploshing) 등의 방법으로 폴리싱한다.In this dicing method of cutting the wafer, a tape is laminated on the front surface of the wafer to grind the back side of the wafer in which the device is not formed in the conventional semiconductor wafer. Then, the back side of the wafer is ground so that the wafer has a certain thickness. The wafer is polished by CMP or dry ploshing so that the wafer has a certain thickness.

그리고 폴리싱이 완료된 상태에서 웨이퍼의 앞면에 적층된 테이프에 자외선을 조사하고, 웨이퍼의 뒷면을 다이싱 테이프에 접착한다. 그런 다음, 웨이퍼 앞면에 적층된 테이프를 제거하고, 다이싱 테이프에 블레이드 다이싱(blade dicing)을 가하여 웨이퍼에 형성된 복수의 소자를 분리하여 소자를 제조한다.In the state where polishing is completed, ultraviolet rays are irradiated to the tape stacked on the front surface of the wafer, and the back surface of the wafer is bonded to the dicing tape. Then, the tape laminated on the front surface of the wafer is removed, and a plurality of devices formed on the wafer are separated by applying blade dicing to the dicing tape to manufacture a device.

그런데, 상기와 같은 과정에서 웨이퍼 뒷면을 연삭하는 과정에서 웨이퍼에 크랙(crack)이 발생할 수 있고, 폴리싱을 하는 과정에서도 웨이퍼에 크랙이 발생할 수 있다. 또한, 다이싱 테이프에 블레이드 다이싱(blade dicing)을 가하여 각 소자를 분리하는 과정에서도 웨이퍼의 표면, 측면 및 뒷면 등에 칩핑(chipping)이 발생하는 문제가 있다.
However, cracks may occur in the wafer in the process of grinding the back surface of the wafer in the above process, and cracks may occur in the wafer even in the polishing process. In addition, there is a problem in that chipping occurs in the surface, the side, and the back of the wafer even in the process of separating each device by applying blade dicing to the dicing tape.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명은 상기와 같이 웨이퍼를 다이싱하는 과정에서 웨이퍼에 형성된 소자에 가해지는 손상을 최소화할 수 있는 기술을 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a technique capable of minimizing damage to an element formed on a wafer in the process of dicing the wafer as described above.

이러한 목적을 달성하기 위하여 본 발명의 웨이퍼 다이싱(dicing) 방법은, 복수의 소자가 형성된 웨이퍼에서 복수의 소자 사이를 따라 홈을 형성하는 1단계; 웨이퍼에 형성된 복수의 소자의 사이를 따라 웨이퍼의 내부에 다수의 홀을 형성하는 2단계; 웨이퍼를 일정 두께로 형성하기 위해 웨이퍼의 뒷면(웨이퍼에서 복수의 소자가 형성된 면을 앞면, 복수의 소자가 형성되지 않은 면을 뒷면이라 함)을 연삭하는 3단계; 상기 웨이퍼의 이면을 다이싱 테이프에 고정시키는 4단계; 상기 다이싱 테이프에 외력을 가하여 확장시켜 상기 웨이퍼에 형성된 복수의 소자를 분리하는 5단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the wafer dicing method of the present invention comprises: forming a groove along a plurality of devices in a wafer on which a plurality of devices are formed; Forming a plurality of holes in the wafer along the plurality of devices formed on the wafer; Grinding the back side of the wafer (the front side on which the plurality of elements are formed on the wafer, the front side on which the plurality of elements are not formed on the wafer) to form the wafer to a predetermined thickness; Fixing the back surface of the wafer to a dicing tape; And dividing the plurality of devices formed on the wafer by expanding the dicing tape by applying an external force to the dicing tape.

이때, 상기 1단계에서 홈의 형성은 레이저를 이용할 수 있고, 여기서 상기 레이저는 자외선 레이저일 수 있다.In this case, the groove may be formed in the first step using a laser, wherein the laser may be an ultraviolet laser.

그리고 상기 2단계에서 형성하는 다수의 홀은 내부 가공 레이저를 이용하여 형성할 수 있으며, 이때의 상기 내부 가공 레이저는 적외선 레이저일 수 있다.The plurality of holes formed in the second step may be formed using an internal processing laser, and the internal processing laser may be an infrared laser.

이때, 상기 2단계에서 형성하는 홀은 웨이퍼 목표 두께의 중심에서 웨이퍼의 뒷면 사이의 위치에 형성되는 것이 바람직하며, 상기 2단계에서 형성하는 홀은 웨이퍼의 목표 두께에 대해 앞면에서 60% 내지 80%의 위치에 형성되도록 할 수도 있으며, 상기 2단계에서 형성하는 홀은 웨이퍼의 목표 두께에 대해 뒷면에서 10% 내지 30%의 위치에 형성되도록 할 수도 있다.In this case, the hole formed in the second step is preferably formed at a position between the back side of the wafer at the center of the wafer target thickness, the hole formed in the second step is 60% to 80% from the front surface with respect to the target thickness of the wafer The hole formed in the second step may be formed at a position of 10% to 30% from the back side with respect to the target thickness of the wafer.

그리고 상기 2단계에서 형성하는 홀은 상기 1단계에서 형성된 홈의 목표 두께 방향의 웨이퍼 내부에 형성되도록 하는 것이 바람직하다.The hole formed in the second step may be formed in the wafer in the target thickness direction of the groove formed in the first step.

또한, 상기 1단계에서 홈이 형성된 웨이퍼의 앞면에 보호 테이프를 적층시키는 1-1단계를 더 포함하고, 상기 3단계에서 웨이퍼의 뒷면을 연삭하면, 웨이퍼의 뒷면을 폴리싱하는 3-1단계를 더 포함할 수 있다.The method may further include a step 1-1 of laminating a protective tape on the front surface of the wafer in which the groove is formed in step 1, and when the back surface of the wafer is ground in step 3, further adding step 3-1 to polish the back surface of the wafer. It may include.

그래서 상기 3-1단계에서의 폴리싱은 화학 기계적 폴리싱(chemical mechanical polishing)이거나 드라이 폴리싱(dry polishing)일 수 있다. Thus, the polishing in step 3-1 may be chemical mechanical polishing or dry polishing.

그리고 상기 3-1단계에서 웨이퍼의 뒷면을 폴리싱하면, 웨이퍼의 앞면에 적층된 보호 테이프를 제거하는 3-2단계를 더 포함할 수 있으며, 이때, 상기 3-2단계에서 보호 테이프를 제거하기 위해 보호 테이프에 자외선을 조사하는 것이 바람직하다.In addition, if the back side of the wafer is polished in step 3-1, the method may further include step 3-2 of removing the protective tape stacked on the front surface of the wafer. In this case, in order to remove the protection tape in step 3-2, It is preferable to irradiate an ultraviolet-ray to a protective tape.

또한, 상기 복수의 소자가 형성된 웨이퍼에 메탈 또는 무른 적층막(low-k material)이 형성된 경우, 자외선 대역의 빛을 조사하는 1-1단계를 더 포함하는 것을 특징으로 한다.
In addition, when the metal or the soft layer (low-k material) is formed on the wafer on which the plurality of devices are formed, characterized in that it further comprises a step 1-1 for irradiating light in the ultraviolet band.

한편, 이러한 목적을 달성하기 위하여 본 발명의 소자는 상기와 같은 방법에 의해 제조되는 것을 특징으로 한다.
On the other hand, in order to achieve this object, the device of the present invention is characterized by being manufactured by the above method.

상기와 같은 구성을 갖춘 본 발명에 따른 웨이퍼 다이싱 방법에 의하면, 웨이퍼의 목표 두께 사이에 다수의 홀을 형성함으로써, 다이싱 테이프를 외력으로 밀어 올릴 때 웨이퍼에 크랙이 발생하는 것을 최소화할 수 있는 효과가 있다. 그리고 다이싱된 소자의 측 커팅(cutting)된 부분이 매끄럽게 형성되는 효과가 있다.
According to the wafer dicing method according to the present invention having the above configuration, by forming a plurality of holes between the target thickness of the wafer, it is possible to minimize the occurrence of cracks in the wafer when the dicing tape is pushed up by an external force It works. In addition, there is an effect that the side cut portion of the diced element is smoothly formed.

도 1은 본 발명의 웨이퍼 다이싱 방법에 의해 제조된 소자를 도시한 도면이다.
도 2는 본 발명의 웨이퍼 다이싱 방법에 의해 다이싱하기 위한 웨이퍼를 도시한 도면이다.
도 3은 본 발명의 웨이퍼 다이싱 방법 중 레이저를 이용하여 식각하는 것을 도시한 도면이다.
도 4는 본 발명의 웨이퍼 다이싱 방법 중 보호 테이프를 적층하는 것을 도시한 도면이다.
도 5는 본 발명의 웨이퍼 다이싱 방법 중 웨이퍼 내부에 홀을 형성하는 것을 도시한 도면이다.
도 6은 본 발명의 웨이퍼 다이싱 방법 중 웨이퍼 뒷면을 연삭하는 것을 도시한 도면이다.
도 7은 본 발명의 웨이퍼 다이싱 방법 중 보호 테이프에 자외선을 조사하는 것을 도시한 도면이다.
도 8은 본 발명의 웨이퍼 다이싱 방법 중 웨이퍼를 다이싱 테이프에 장착한 것을 도시한 도면이다.
도 9는 본 발명의 웨이퍼 다이싱 방법 중 웨이퍼를 다이싱 하는 것을 도시한 도면이다.
도 10은 본 발명의 웨이퍼 다이싱 방법에 의해 다이싱된 소자를 도시한 도면이다.1 is a view showing a device manufactured by the wafer dicing method of the present invention.
2 is a view showing a wafer for dicing by the wafer dicing method of the present invention.
3 is a view illustrating etching using a laser in the wafer dicing method of the present invention.
4 is a diagram illustrating laminating a protective tape in the wafer dicing method of the present invention.
5 is a view illustrating the formation of a hole in a wafer in the wafer dicing method of the present invention.
FIG. 6 is a view illustrating grinding of a back surface of a wafer in the wafer dicing method of the present invention. FIG.
FIG. 7 is a diagram showing the irradiation of ultraviolet rays to the protective tape in the wafer dicing method of the present invention. FIG.
Fig. 8 is a view showing a wafer mounted on a dicing tape in the wafer dicing method of the present invention.
9 is a diagram illustrating dicing a wafer in the wafer dicing method of the present invention.
FIG. 10 is a diagram illustrating a device diced by the wafer dicing method of the present invention. FIG.

본 발명의 바람직한 실시예에 대하여 첨부된 도면을 참조하여 더 구체적으로 설명하되, 이미 주지되어진 기술적 부분에 대해서는 설명의 간결함을 위해 생략하거나 압축하기로 한다.The preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings, in which the technical parts already known will be omitted or compressed for simplicity of explanation.

본 발명의 웨이퍼 다이싱 방법은 도 1 내지 도 10에 도시된 도면을 참조하여 설명한다. 도 1에 도시된 바와 같이, 소자(500)를 제조하기 위해 본 발명의 웨이퍼 다이싱 방법을 따라 제조한다.The wafer dicing method of the present invention will be described with reference to the drawings shown in FIGS. 1 to 10. As shown in FIG. 1, the device 500 is manufactured according to the wafer dicing method of the present invention.

이를 위해 도 2에 도시된 바와 같이, 웨이퍼는 실리콘(110)위에 메탈(120)이 증착되어 있다. 이렇게 실리콘(110) 위에 증착된 메탈(120)에 의해 다수의 소자(500)로 이용될 수 있다. 즉, 다수의 소자(500)가 형성된 웨이퍼이다.For this purpose, as shown in FIG. 2, the metal 120 is deposited on the silicon 110. The metal 120 deposited on the silicon 110 may be used as a plurality of devices 500. That is, it is a wafer in which a plurality of elements 500 are formed.

여기서, 웨이퍼 가공 표면에 증착된 것이 메탈(120)이나 매우 부서지기 쉽고 무른 성질의 적층막(low-k material)인 경우에는 테이프 라미네이션(tape lamination)을 하기 전에 자외선 대역의 ultra shot pulse ablation laser를 조사하는 것이 바람직하다. 이는 나열된 소자의 분리가 형성되어지지 않는 것을 방지하고 고품질의 가공성을 사전에 확보하기 위함이다.Here, in the case where the metal deposited on the wafer processing surface is a metal 120 or a low-k material having a very brittle and soft property, an ultra-shot pulse ablation laser in the ultraviolet band is applied before the tape lamination. It is desirable to investigate. This is to prevent the separation of the listed elements from being formed and to ensure high quality workability in advance.

이렇게 도 2에 도시된 바와 같이 완성된 웨이퍼에 도 3에 도시된 바와 같이, 첫 번째 공정으로 레이저(200)를 이용하여 식각을 한다. 이때 레이저(200)를 이용하여 식각하는 것은 증착된 메탈(120)에 따라 소자(500)가 형성되도록 하기 위한 것이다. 그래서 이후 최종적으로 레이저(200)에 의해 식각된 위치에 따라 각각 소자(500)로 구분될 수 있다.As shown in FIG. 3, the finished wafer is etched using the laser 200 in the first process. In this case, the etching using the laser 200 is to form the device 500 according to the deposited metal 120. Therefore, each of the elements 500 may be divided according to the position finally etched by the laser 200.

즉, 도 3에서는 웨이퍼의 한 부분에 대해 측 단면도를 도시하였으나, 웨이퍼의 위에서 보면, 본 과정에서 레이저(200)를 이용하여 식각한 과정을 보면, 웨이퍼에 격자 형태가 이루어져 각 소자(500)가 웨이퍼 상에 형성되는 과정이다. 그래서 본 과정을 거치면서 웨이퍼 상에는 IC, LSI, 액정 드라이버, 플래시 메모리 등의 소자(500)가 형성될 수 있다.That is, in FIG. 3, a side cross-sectional view of a portion of the wafer is shown. However, when viewed from the top of the wafer, the etching process using the laser 200 in the present process is performed. It is a process that is formed on the wafer. Therefore, an element 500 such as an IC, an LSI, a liquid crystal driver, and a flash memory may be formed on the wafer through this process.

여기서, 본 과정에서 이용된 레이저(200)는 자외선(UV) 레이저가 이용된다. In this case, an ultraviolet (UV) laser is used as the laser 200 used in this process.

그리고 그 다음 두 번째 공정으로 도 4에 도시된 바와 같이, 레이저(200)를 이용한 식각한 다음, 웨이퍼의 메탈(120) 위에 보호 테이프(130)를 적층시킨다. 이 보호 테이프(130)는 이후 웨이퍼의 후면을 연삭하는 과정에서 소자(500)로 형성될 메탈(120)이 손상되는 것을 방지하기 위해 적층하는 것이다. 이때 보호 테이프(130)는 폴리이미드계 고분자 화합물막이 사용되는 것이 바람직하다.In the second process, as shown in FIG. 4, the laser 200 is etched and then the protective tape 130 is laminated on the metal 120 of the wafer. The protective tape 130 is laminated in order to prevent the metal 120 to be formed of the element 500 from being damaged during the subsequent grinding of the back surface of the wafer. In this case, the protective tape 130 is preferably a polyimide polymer compound film.

도 4에서와 같이, 보호 테이프(130)가 적층된 이후에는 세 번째 공정으로, 도 5에 도시된 바와 같이, 웨이퍼를 뒤집어, 실리콘(110) 층의 내부에 다수의 홀(h)을 형성한다. 이 공정에서 형성하는 홀(h)은 도 5에 도시된 바와 같이, 레이저(200)를 이용하여 첫 번째 공정에서 식각한 위치에 상부에 형성한다. 그리고 도 5에서는 첫 번째 공정에서 레이저(200)로 식각한 위치에 하나의 홀(h)을 형성하는 것으로 도시하였으나, 필요에 따라서는 해당 위치에 여러 개의 홀(h)을 형성할 수도 있다.As shown in FIG. 4, in a third process after the protective tape 130 is stacked, as shown in FIG. 5, the wafer is turned over to form a plurality of holes h in the silicon 110 layer. . As shown in FIG. 5, the hole h formed in this process is formed at the position etched in the first process using the laser 200. In FIG. 5, one hole h is formed at the position etched by the laser 200 in the first process. However, if necessary, several holes h may be formed at the corresponding position.

즉, 홀(h)의 위치는 도 5에 도시된 바와 같이, 첫 번째 공정에서 식각한 위치의 상부에 다수의 개의 홀(h)을 형성하여, 격자 형상으로 형성시키고, 각 식각한 위치마다 다수 개의 홀(h)을 형성하는 것이 바람직하다.That is, as shown in FIG. 5, the positions of the holes h are formed in a lattice shape by forming a plurality of holes h at the top of the positions etched in the first process, and forming a plurality of holes at each etched position. It is preferable to form two holes h.

그리고 이때 형성하는 홀(h)의 위치는 웨이퍼의 두께를 100%로 하였을 때, 메탈(120)이 형성되지 않은 웨이퍼의 뒷면에서 20% 내지 40%의 위치에 형성되는 것이 바람직하다. 즉, 웨이퍼의 중심에서 웨이퍼의 뒷면과의 사이에 형성하는 것이 바람직하다. 이는 이후의 공정에서 소자(500)를 분리가 잘되도록 하는 것이다.At this time, when the position of the hole h is formed at 100% of the thickness of the wafer, the metal 120 is preferably formed at a position of 20% to 40% on the back side of the wafer on which the metal 120 is not formed. That is, it is preferable to form between the center of a wafer and the back surface of a wafer. This allows the device 500 to be well separated in a subsequent process.

웨이퍼에 홀(h)이 형성되는 것에 대해 일례를 들어 설명하면, 웨이퍼의 두께가 100㎛ 일 때, 홀(h)이 형성되는 위치는 웨이퍼의 뒷면 바닥에서 약 20㎛ 의 위치에서 20㎛ 범위 내에 위치시킨다. 그러므로 웨이퍼의 두께를 보면, 웨이퍼의 중심에서 뒷면 바닥까지의 사이에 홀(h)이 형성되는 것이다.As an example, the hole h is formed in the wafer. When the thickness of the wafer is 100 μm, the position where the hole h is formed is within a range of 20 μm at a position of about 20 μm at the bottom of the back side of the wafer. Position it. Therefore, when looking at the thickness of the wafer, a hole h is formed between the center of the wafer and the bottom surface of the wafer.

이렇게 형성된 홀(h)에 의해서 이후 공정과정 중에 미세한 균열이 웨이퍼의 두께를 따라 수직하게 발생할 수 있어 이후 소자(500)를 다이싱하는 과정에 더욱 수월하게 진행될 수 있다.By the holes h formed as described above, fine cracks may occur vertically along the thickness of the wafer during the subsequent process, and thus may be more easily performed during the dicing of the device 500.

특히, 웨이퍼의 전체 두께가 50㎛ 이하의 경우에는 웨이퍼의 뒷면 바닥에서 약 10㎛ 의 높이 위에 홀(h)을 형성함으로써, 다음 공정인 연삭공정에서 미세한 균열이 발생할 수 있도록 하는 것이 바람직하다.Particularly, when the total thickness of the wafer is 50 μm or less, it is preferable to form holes h on the height of about 10 μm at the bottom of the back side of the wafer so that fine cracks may occur in the subsequent grinding process.

그리고 이때, 웨이퍼에 홀(h)을 형성할 때에는 레이저를 이용하여 내부에 홀(h)을 형성시키는데, 투과성이 높은 레이저를 이용하여 웨이퍼 내부의 홀(h)을 형성할 위치에 집광점을 위치시켜 레이저를 조사하여 홀(h)을 형성한다. 이렇게 가공 모재에 투과성이 높은 내부 가공 레이저를 이용하는 것이 바람직하고, 내부 가공레이저는 적외선 레인저인 것이 바람직하다.In this case, when the hole h is formed in the wafer, a hole h is formed inside using a laser, and a light converging point is positioned at a position where the hole h is formed in the wafer using a laser having high transmittance. The laser beam is irradiated to form holes h. Thus, it is preferable to use an internal processing laser having high permeability for the processing base material, and the internal processing laser is preferably an infrared ranger.

네 번째 공정은 도 6에 도시된 바와 같이, 다수의 홀(h)이 형성된 다음 웨이퍼의 뒷면을 식각하는 것으로, 연삭 장치(300)를 이용하여 연삭한다. 이때의 연삭은 사용자가 원하는 두께의 웨이퍼가 만들어지도록 연삭이 이루어진다. 이 과정에서 세 번째 공정에서 연삭 시의 응력에 의해 형성된 홀(h)에 미세한 균열이 발생할 수 있다.The fourth process is to etch the back side of the wafer after forming a plurality of holes h, as shown in Figure 6, using the grinding device 300 to grind. At this time, the grinding is performed so that a wafer having a desired thickness is made. In this process, fine cracks may occur in the holes h formed by the stress during grinding in the third process.

물론, 이때 발생할 수 있는 균열은 웨이퍼의 두께 방향으로 발생하는 미세한 균열이고, 웨이퍼의 수평방향으로의 균열은 거의 발생하지 않는다. 이는 세 번째 공정에서 형성된 다수의 홀(h)이 웨이퍼의 두께방향으로 형성되어 있기 때문에 연삭 공정 중에 발생된 응력이 다수의 홀(h)에 먼저 가해지기 때문이다.Of course, cracks that may occur at this time are minute cracks occurring in the thickness direction of the wafer, and cracks in the horizontal direction of the wafer hardly occur. This is because the stress generated during the grinding process is first applied to the plurality of holes h since the plurality of holes h formed in the third process are formed in the thickness direction of the wafer.

다섯 번째 공정은 연삭된 웨이퍼의 뒷면을 폴리싱한다. 본 공정은 네 번째 공정에서 연삭된 웨이퍼의 뒷면의 거칠어진 표면을 매끄럽게 하기 위해 실시하는 공정이다.The fifth process polishes the back side of the ground wafer. This process is performed to smooth the roughened surface of the back surface of the wafer ground in the fourth process.

본 공정을 통해서도 폴리싱을 할 때 가해지는 응력에 의해 웨이퍼에 균열이 발생할 수 있는데, 이때 발생하는 균열의 경우에도 네 번째 공정인 연삭공정에서와 마찬가지로 웨이퍼의 두께 방향으로 홀(h)의 위치에 발생할 수 있다. 그렇지만, 웨이퍼의 수평방향으로는 균열이 거의 발생하지 않기 때문에 추후 다이싱된 소자(500)에는 균열로 인한 피해가 거의 발생하지 않는다.In this process, cracks may occur on the wafer due to the stress applied during polishing. In this case, cracks may occur at the position of the hole (h) in the thickness direction of the wafer as in the fourth grinding step. Can be. However, since cracks hardly occur in the horizontal direction of the wafer, damage due to cracks hardly occurs in the diced device 500 later.

여섯 번째 공정은 도 7에 도시된 바와 같이, 웨이퍼를 다시 뒤집고, 웨이퍼의 앞면에 적층된 보호 테이프(130)에 자외선을 조사하는 공정이다. 본 공정에서 보호 테이프(130)에 자외선을 조사하는 것은 적층된 보호 테이프(130)를 제거하기 위함이다. 즉, 본 공정에서 보호 테이프(130)에 자외선을 조사하면, 보호 테이프(130)의 점착력이 없어져 쉽게 보호 테이프(130)를 제거할 수 있다.As shown in FIG. 7, the sixth process is a process of inverting the wafer again and irradiating ultraviolet rays to the protective tape 130 stacked on the front surface of the wafer. Irradiating ultraviolet rays to the protective tape 130 in this process is to remove the laminated protective tape 130. That is, in this step, when the protective tape 130 is irradiated with ultraviolet rays, the adhesive force of the protective tape 130 is lost, so that the protective tape 130 can be easily removed.

일곱 번째 공정은 도 8에 도시된 바와 같이, 다이싱 테이프(400)에 웨이퍼의 뒷면을 장착하는 공정이다. 네 번째 공정에서 웨이퍼의 뒷면을 연삭하고 다섯 번째 공정에서 폴리싱 공정을 통해 평탄하게 된 웨이퍼의 뒷면을 다이싱 테이프(400)에 장착하는 공정이다.As shown in FIG. 8, the seventh process is a process of mounting the back side of the wafer to the dicing tape 400. In the fourth process, the back side of the wafer is ground, and in the fifth process, the back side of the wafer flattened through the polishing process is mounted on the dicing tape 400.

다이싱 테이프(400)는 도 8에 도시된 바와 같이, 주변에 환상 형태의 프레임(F)에 고정된 상태이고, 프레임(F) 안쪽으로 웨이퍼가 장착된다.As shown in FIG. 8, the dicing tape 400 is fixed to the frame F having an annular shape, and the wafer is mounted inside the frame F. As shown in FIG.

여덟 번째 공정은 도 9에 도시된 바와 같이, 웨이퍼의 앞면에 적층된 보호 테이프(130)를 제거하는 공정이다. 여섯 번째 공정에서 보호 테이프(130)에 자외선이 조사되어 보호 테이프(130)에 있던 점착력이 사라졌기 때문에 어렵지 않게 적층된 보호 테이프(130)를 제거할 수 있다.An eighth process is a process of removing the protective tape 130 stacked on the front surface of the wafer, as shown in FIG. In the sixth process, since the ultraviolet ray is irradiated onto the protective tape 130 and the adhesive force on the protective tape 130 disappears, the protective tape 130 may be removed without difficulty.

아홉 번째 공정은 도 10에 도시된 바와 같이, 다이싱 테이프(400)에 웨이퍼가 장착된 상태에서 다이싱 테이프(400)의 하부에서 상부 측으로 외력을 가하는 공정이다. 이렇게 다이싱 테이프(400) 하부에서 상부 측으로 외력을 가하여 다이싱 테이프(400)가 확장된다. 확장된 다이싱 테이프(400)에 의해 다이싱 테이프(400)에 장착된 웨이퍼는 좌우로 응력을 받고 그로인해 첫 번째 공정에서 식각되고, 세 번째 공정에서 홀(h)이 형성된 위치가 분리되면서 각 소자(500)별로 다이싱된다.The ninth process is a process of applying an external force from the lower side to the upper side of the dicing tape 400 while the wafer is mounted on the dicing tape 400. The dicing tape 400 is expanded by applying an external force from the lower portion of the dicing tape 400 to the upper side. The wafer mounted on the dicing tape 400 by the expanded dicing tape 400 is stressed from side to side and is etched in the first process, and the position where the hole h is formed in the third process is separated. Dicing is performed for each device 500.

이렇게 소자(500)들을 다이싱함으로써, 별도의 디바이스화가 필요 없이 다음 공정으로 바로 넘어갈 수 있으며, 반도체 소자(500)들의 수율을 향상시킬 수 있다. 그리고 웨이퍼의 두께를 더욱 얇게 하여 더욱 작고 얇은 소자(500)를 제조할 수 있다.By dicing the devices 500 in this manner, the device 100 can directly proceed to the next process without the need for additional deviceization, and improve the yield of the semiconductor devices 500. In addition, a smaller and thinner device 500 may be manufactured by making the wafer thinner.

또한, 상기와 같은 공정들을 통해 제조된 소자(500)들의 측면에는 본 발명의 웨이퍼 다이싱 방법에 의한 균열 흔적만 남기 때문에 소자(500) 단위의 흔적 정도만 남을 뿐, 이면에 칩핑(chipping) 등이 발생하지 않는다.
In addition, since only the crack traces by the wafer dicing method of the present invention are left on the side of the device 500 manufactured through the above process, only the traces of the unit 500 remain, and chipping is performed on the back surface. Does not occur.

위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. And the scope of the present invention should be understood as the following claims and their equivalents.

110: 실리콘 120: 메탈
130: 보호 테이프 200: 레이저
300: 연삭 장치 400: 다이싱 테이프
500: 소자 h: 홀
F: 프레임110: silicon 120: metal
130: protective tape 200: laser
300: grinding device 400: dicing tape
500: element h: hole
F: frame

Claims (16)

복수의 소자가 형성된 웨이퍼에서 복수의 소자 사이를 따라 홈을 형성하는 1단계;
웨이퍼에 형성된 복수의 소자의 사이를 따라, 전체 두께가 50㎛ 이하인 웨이퍼의 내부에, 웨이퍼 뒷면(웨이퍼에서 복수의 소자가 형성된 면을 앞면, 소자가 형성되지 않은 면을 뒷면이라 함)으로부터 20% 내지 40% 두께의 위치에 레이저로 다수의 홀을 형성하는 2단계;
상기 웨이퍼를 일정 두께로 형성하기 위해 상기 웨이퍼의 뒷면을 연삭하는 3단계;
상기 웨이퍼의 이면을, 주변의 환상 형태 프레임에 고정된 다이싱 테이프에 고정시키는 4단계;
상기 프레임에 고정된 다이싱 테이프에 하부에서 상부 측으로 외력을 가하여 확장시켜 상기 웨이퍼에 형성된 복수의 소자를 분리하는 5단계를 포함하는 것을 특징으로 하는 웨이퍼 다이싱 방법.Forming a groove along the plurality of devices on the wafer on which the plurality of devices are formed;
20% from the back side of the wafer (the side on which the plurality of elements are formed on the wafer, the front side on which no elements are formed, and the back side, on the inside of the wafer, which has a total thickness of 50 μm or less), between the plurality of elements formed on the wafer. Forming a plurality of holes with a laser at a thickness of about 40% to about 40%;
Grinding the back side of the wafer to form the wafer to a predetermined thickness;
Fixing the back surface of the wafer to a dicing tape fixed to a peripheral annular frame;
And dividing a plurality of elements formed on the wafer by applying an external force from a lower portion to an upper side and dicing the dicing tape fixed to the frame. 청구항 1에 있어서,
상기 1단계에서 홈의 형성은 레이저를 이용하는 것을 특징으로 하는 웨이퍼 다이싱 방법.The method according to claim 1,
The groove dicing method of claim 1, wherein the groove is formed using a laser. 청구항 2에 있어서,
상기 레이저는 자외선 레이저인 것을 특징으로 하는 웨이퍼 다이싱 방법.The method according to claim 2,
And said laser is an ultraviolet laser. 청구항 1에 있어서,
상기 2단계에서 형성하는 다수의 홀은 내부 가공 레이저를 이용하여 형성하는 것을 특징으로 하는 웨이퍼 다이싱 방법.The method according to claim 1,
The plurality of holes formed in the step 2 is formed using an internal processing laser. 청구항 4에 있어서,
상기 내부 가공 레이저는 적외선 레이저인 것을 특징으로 하는 웨이퍼 다이싱 방법.The method of claim 4,
And said internal processing laser is an infrared laser. 삭제delete 삭제delete 삭제delete 삭제delete 청구항 1에 있어서,
상기 1단계에서 홈이 형성된 웨이퍼의 앞면에 보호 테이프를 적층시키는 1-1단계를 더 포함하는 것을 특징으로 하는 웨이퍼 다이싱 방법.The method according to claim 1,
Wafer dicing method characterized in that it further comprises a step 1-1 for laminating a protective tape on the front surface of the groove formed wafer in the step 1. 청구항 10에 있어서,
상기 3단계에서 웨이퍼의 뒷면을 연삭하면, 웨이퍼의 뒷면을 폴리싱하는 3-1단계를 더 포함하는 것을 특징으로 하는 웨이퍼 다이싱 방법.The method of claim 10,
And grinding the back side of the wafer in step 3, further comprising step 3-1 of polishing the back side of the wafer. 청구항 11에 있어서,
상기 3-1단계에서의 폴리싱은 화학 기계적 폴리싱(chemical mechanical polishing)이거나 드라이 폴리싱(dry polishing)인 것을 특징으로 하는 웨이퍼 다이싱 방법.The method of claim 11,
And polishing in step 3-1 is chemical mechanical polishing or dry polishing. 청구항 11에 있어서,
상기 3-1단계에서 웨이퍼의 뒷면을 폴리싱하면, 웨이퍼의 앞면에 적층된 보호 테이프를 제거하는 3-2단계를 더 포함하는 것을 특징으로 하는 웨이퍼 다이싱 방법.The method of claim 11,
And polishing the back surface of the wafer in step 3-1, removing the protective tape stacked on the front surface of the wafer. 삭제delete 청구항 1에 있어서,
상기 복수의 소자가 형성된 웨이퍼에 메탈 또는 무른 적층막(low-k material)이 형성된 경우, 자외선 대역의 빛을 조사하는 1-1단계를 더 포함하는 것을 특징으로 하는 웨이퍼 다이싱 방법.The method according to claim 1,
The method of claim 1, further comprising the step 1-1 of irradiating light in the ultraviolet band when a metal or a low-k material is formed on the wafer on which the plurality of devices are formed. 삭제delete
KR1020110115160A 2011-11-07 2011-11-07 Method for dicing wafer and device manufactured thereby KR101293595B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110115160A KR101293595B1 (en) 2011-11-07 2011-11-07 Method for dicing wafer and device manufactured thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110115160A KR101293595B1 (en) 2011-11-07 2011-11-07 Method for dicing wafer and device manufactured thereby

Publications (2)

Publication Number Publication Date
KR20130050032A KR20130050032A (en) 2013-05-15
KR101293595B1 true KR101293595B1 (en) 2013-08-13

Family

ID=48660569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110115160A KR101293595B1 (en) 2011-11-07 2011-11-07 Method for dicing wafer and device manufactured thereby

Country Status (1)

Country Link
KR (1) KR101293595B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020065272A (en) * 2001-02-06 2002-08-13 앰코 테크놀로지 코리아 주식회사 Manufacturing Methode for Semiconductor Chip
KR20060030903A (en) * 2003-07-11 2006-04-11 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Method of forming a scribe line on a passive electronic component substrate
KR20070013288A (en) * 2004-03-29 2007-01-30 제이피 서셀 어소시에트, 인코퍼레이티드 Method of separating layers of material
JP4515096B2 (en) * 2002-03-12 2010-07-28 浜松ホトニクス株式会社 Laser processing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020065272A (en) * 2001-02-06 2002-08-13 앰코 테크놀로지 코리아 주식회사 Manufacturing Methode for Semiconductor Chip
JP4515096B2 (en) * 2002-03-12 2010-07-28 浜松ホトニクス株式会社 Laser processing method
KR20060030903A (en) * 2003-07-11 2006-04-11 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Method of forming a scribe line on a passive electronic component substrate
KR20070013288A (en) * 2004-03-29 2007-01-30 제이피 서셀 어소시에트, 인코퍼레이티드 Method of separating layers of material

Also Published As

Publication number Publication date
KR20130050032A (en) 2013-05-15

Similar Documents

Publication Publication Date Title
CN105047612B (en) Method for processing wafer
JP6101468B2 (en) Wafer processing method
US9583391B2 (en) Wafer processing method
KR20150085474A (en) Wafer processing method
JP6013858B2 (en) Wafer processing method
JP6730891B2 (en) Wafer processing method
US20130069205A1 (en) Semiconductor wafer and processing method therefor
US20180102288A1 (en) Wafer processing method
CN106997866A (en) The processing method of chip
US20150318210A1 (en) Method and apparatus for laser dicing of wafers
JP2012069747A (en) Semiconductor device and method of manufacturing the same
US9018080B2 (en) Wafer processing method
TWI796383B (en) Small-diameter wafer manufacturing method
JP2018056502A (en) Method of machining device wafer
US20150069578A1 (en) Combination grinding after laser (gal) and laser on-off function to increase die strength
JP2004342896A (en) Semiconductor device and method of manufacturing the same
JP2004140179A (en) Semiconductor device and its manufacturing method
JP4878738B2 (en) Semiconductor device processing method
JP2010161107A (en) Method of manufacturing semiconductor device
JP2008091779A (en) Method for manufacturing semiconductor device
JP6598702B2 (en) Wafer processing method
KR101293595B1 (en) Method for dicing wafer and device manufactured thereby
JP6257979B2 (en) Wafer dividing method
JP2008120947A (en) Transcription tape and method for producing semiconductor device using the transcription tape
TW201635337A (en) Method of dividing wafer into dies

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160706

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 6