KR101287751B1 - Liquid crystal panel - Google Patents

Liquid crystal panel Download PDF

Info

Publication number
KR101287751B1
KR101287751B1 KR1020060094899A KR20060094899A KR101287751B1 KR 101287751 B1 KR101287751 B1 KR 101287751B1 KR 1020060094899 A KR1020060094899 A KR 1020060094899A KR 20060094899 A KR20060094899 A KR 20060094899A KR 101287751 B1 KR101287751 B1 KR 101287751B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
thin film
crystal panel
data
lines
Prior art date
Application number
KR1020060094899A
Other languages
Korean (ko)
Other versions
KR20080029183A (en
Inventor
김도헌
채지은
문수환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060094899A priority Critical patent/KR101287751B1/en
Publication of KR20080029183A publication Critical patent/KR20080029183A/en
Application granted granted Critical
Publication of KR101287751B1 publication Critical patent/KR101287751B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

화질을 향상시킬 수 있는 액정패널이 개시된다.Disclosed is a liquid crystal panel capable of improving image quality.

본 발명에 따른 액정패널은 다수의 게이트라인 및 다수의 데이터라인과, 한쌍의 게이트라인들 사이에 위치하여 상기 게이트라인의 진행방향에서 인접한 화소들과 다른 게이트라인에 접속됨과 아울러 인접한 데이터라인을 중심으로 대응된 화소와 상기 데이터라인을 공유하는 화소셀들을 구비하고, 상기 데이터라인은 지그재그 형상을 포함하는 것을 특징으로 한다.The liquid crystal panel according to the present invention is located between a plurality of gate lines and a plurality of data lines, and a pair of gate lines, connected to adjacent gates and other gate lines in the advancing direction of the gate lines, and centered on adjacent data lines. And pixel cells sharing the data line with the corresponding pixel, wherein the data line has a zigzag shape.

액정패널, 지그재그, 박막트랜지스터, 블랙 매트릭스 Liquid Crystal Panel, Zigzag, Thin Film Transistor, Black Matrix

Description

액정패널{Liquid crystal panel}Liquid crystal panel

도 1은 종래의 액정패널을 상세히 나타낸 도면.1 is a view showing a conventional liquid crystal panel in detail.

도 2는 본 발명에 따른 액정패널을 상세히 나타낸 도면.2 is a view showing in detail a liquid crystal panel according to the present invention.

도 3은 본 발명에 따른 액정패널을 구비한 액정표시장치를 나타낸 도면.3 is a view showing a liquid crystal display device having a liquid crystal panel according to the present invention.

<도면의 주요부분에 대한 간단한 설명>BRIEF DESCRIPTION OF THE DRAWINGS FIG.

102, 202:액정패널 110, 210:화소전극102, 202: liquid crystal panel 110, 210: pixel electrode

204:게이트 드라이버 206:데이터 드라이버204: gate driver 206: data driver

208:타이밍 컨트롤러208: timing controller

본 발명은 액정패널에 관한 것으로, 특히 화질을 향상시킬 수 있는 액정패널에 관한 것이다. The present invention relates to a liquid crystal panel, and more particularly, to a liquid crystal panel capable of improving image quality.

액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 화상을 표시한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. A liquid crystal display device displays an image by using optical anisotropy and polarization properties of a liquid crystal. Since the liquid crystal has a long structure, it has a directionality in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

상기 액정표시장치는 소정의 화상을 표시하는 액정패널과 상기 액정패널을 구동하는 구동부로 구분된다. The liquid crystal display device is divided into a liquid crystal panel for displaying a predetermined image and a driver for driving the liquid crystal panel.

도 1은 종래의 액정패널을 상세히 나타낸 도면이다.1 is a view showing a conventional liquid crystal panel in detail.

도 1에 도시된 바와 같이, 종래의 액정패널(2)에는 복수의 화소셀을 정의하는 복수의 게이트라인(GL2 ~ GL8)과 상기 게이트라인(GL2 ~ GL8)과 교차로 배열된 데이터라인(DL1, DL2)이 형성되어 있고 그 교차부에는 박막트랜지스터(TFT-1, TFT-2)와 화소전극(10)이 형성되어 있다. As shown in FIG. 1, the conventional liquid crystal panel 2 includes a plurality of gate lines GL2 to GL8 defining a plurality of pixel cells, and a data line DL1 arranged to cross the gate lines GL2 to GL8. DL2 is formed, and the thin film transistors TFT-1 and TFT-2 and the pixel electrode 10 are formed at the intersections thereof.

또한, 상기 액정패널(2)은 인접하는 게이트라인과 하나의 데이터라인을 공유하는 한쌍의 화소셀들이 복수개로 구비된 형태를 이룬다. In addition, the liquid crystal panel 2 has a form in which a plurality of pairs of pixel cells sharing one data line with an adjacent gate line are provided.

상기 데이터라인(DL1, DL2)의 우측에 구비된 화소셀에는 제 1 박막트랜지스터(TFT-1)가 형성되어 있고, 상기 데이터라인(DL1, DL2)의 좌측에 구비된 화소셀에는 제 2 박막트랜지스터(TFT-2)가 형성되어 있다. A first thin film transistor TFT-1 is formed in the pixel cells provided on the right side of the data lines DL1 and DL2, and a second thin film transistor is formed in the pixel cells provided on the left side of the data lines DL1 and DL2. (TFT-2) is formed.

상기 각각의 화소셀은 인접하는 기수 및 우수번째 게이트라인과 하나의 데이터라인으로 정의된다. 상기 제 1 박막트랜지스터(TFT-1)는 기수번째 게이트라인(GL3, GL5, GL7)과 접속되고 상기 제 2 박막트랜지스터(TFT-2)는 우수번째 게이트라인(GL2, GL4, GL6, GL8)과 접속된다. Each pixel cell is defined by an adjacent odd-numbered and even-numbered gate line and one data line. The first thin film transistor TFT-1 is connected to the odd gate lines GL3, GL5 and GL7, and the second thin film transistor TFT-2 is connected to the even-numbered gate lines GL2, GL4, GL6 and GL8. Connected.

또한, 상기 액정패널(2)에는 상기 화소전극(10)이 형성된 부분을 제외한 영역을 덮는 블랙 매트릭스(미도시)가 형성되어 있다. 이때, 상기 블랙 매트릭스는 빛샘 현상을 막는 역할을 한다. In addition, a black matrix (not shown) is formed on the liquid crystal panel 2 to cover an area except for a portion where the pixel electrode 10 is formed. In this case, the black matrix serves to prevent light leakage.

상기 게이트라인(GL2 ~ GL8)과 상기 데이터라인(DL1, DL2)이 형성된 부분과 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)가 형성된 부분은 상기 블랙 매트 릭스로 덮여있다. A portion where the gate lines GL2 to GL8 and the data lines DL1 and DL2 are formed and a portion where the first and second thin film transistors TFT-1 and TFT-2 are formed are covered with the black matrix.

상기 제 1 데이터라인(DL1)의 우측에 위치한 화소셀과 상기 제 2 데이터라인(DL2)의 좌측에 위치한 화소셀은 소정 간격 이격되어 있는데, 빛샘 현상을 막기 위해 상기 이격된 간격 또한 상기 블랙 매트릭스로 덮여있다. Pixel cells positioned on the right side of the first data line DL1 and pixel cells positioned on the left side of the second data line DL2 are spaced apart from each other by a predetermined interval. Covered.

상기 이격된 간격을 덮는 블랙 매트릭스의 너비와 상기 데이터라인(DL1, DL2) 및 상기 데이터라인(DL1, DL2)의 좌우측에 형성된 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)를 덮는 블랙 매트릭스의 너비는 상이하다. The width of the black matrix covering the spaced intervals and the first and second thin film transistors TFT-1 and TFT-2 formed on the left and right sides of the data lines DL1 and DL2 and the data lines DL1 and DL2. The width of the black matrix is different.

상기 데이터라인(DL1, DL2)이 형성되지 않는 부분을 덮는 블랙 매트릭스의 너비와 상기 데이터라인(DL1, DL2)의 좌우측에 형성된 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)를 덮는 블랙 매트릭스의 너비가 비대칭을 이루게 된다.A width of a black matrix covering a portion where the data lines DL1 and DL2 are not formed and a first and second thin film transistors TFT-1 and TFT-2 formed on left and right sides of the data lines DL1 and DL2 are covered. The width of the black matrix is asymmetrical.

이로인해, 상기 액정패널(2) 상에 특정 패턴이 표시될때, 화질불량이 발생된다.As a result, when a specific pattern is displayed on the liquid crystal panel 2, poor image quality is generated.

본 발명은 화질 불량을 방지할 수 있는 액정패널을 제공함에 그 목적이 있다. It is an object of the present invention to provide a liquid crystal panel capable of preventing poor image quality.

또한, 본 발명은 화질을 향상시킬 수 있는 액정패널을 제공함에 그 목적이 있다.Another object of the present invention is to provide a liquid crystal panel capable of improving image quality.

상기 목적을 달성하기 위한 본 발명의 제 1 실시예에 따른 액정패널은 다수의 게이트라인 및 다수의 데이터라인과, 한쌍의 게이트라인들 사이에 위치하여 상 기 게이트라인의 진행방향에서 인접한 화소들과 다른 게이트라인에 접속됨과 아울러 인접한 데이터라인을 중심으로 대응된 화소와 상기 데이터라인을 공유하는 화소셀들을 구비하고, 상기 데이터라인은 지그재그 형상을 포함하는 것을 특징으로 한다.The liquid crystal panel according to the first embodiment of the present invention for achieving the above object is located between a plurality of gate lines and a plurality of data lines, a pair of gate lines and adjacent pixels in the advancing direction of the gate line; And pixel cells that are connected to another gate line and share the data line with a corresponding pixel around an adjacent data line, wherein the data line has a zigzag shape.

상기 목적을 달성하기 위한 본 발명의 제 2 실시예에 따른 액정패널은 다수의 게이트라인 및 다수의 데이터라인과, 한쌍의 게이트라인들 사이에 위치하여 상기 게이트라인의 진행방향에서 인접한 화소들과 다른 게이트라인에 접속됨과 아울러 인접한 데이터라인을 중심으로 대응된 화소와 상기 데이터라인을 공유하는 화소셀들을 구비하고, 상기 데이터라인 상에 일렬로 배치된 박막트랜지스터를 포함하는 것을 특징으로 한다.According to a second exemplary embodiment of the present invention, a liquid crystal panel is disposed between a plurality of gate lines and a plurality of data lines, and a pair of gate lines, and different from adjacent pixels in a traveling direction of the gate line. And a thin film transistor connected to a gate line and having pixel cells sharing the data line with a corresponding pixel around an adjacent data line, and arranged in a line on the data line.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.Hereinafter, embodiments according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 따른 액정패널을 상세히 나타낸 도면이다. 2 is a view showing in detail a liquid crystal panel according to the present invention.

도 2에 도시된 바와 같이, 본 발명에 따른 액정패널(102)은 복수의 화소셀을 정의하는 제 2 내지 제 8 게이트라인(GL2 ~ GL8) 및 상기 제 2 내지 제 8 게이트라인(GL2 ~ GL8) 상에 교차된 제 1 및 제 2 데이터라인(DL1, DL2)을 포함한다.As shown in FIG. 2, the liquid crystal panel 102 according to the present invention includes second to eighth gate lines GL2 to GL8 and second to eighth gate lines GL2 to GL8 defining a plurality of pixel cells. The first and second data lines DL1 and DL2 intersect each other.

상기 액정패널(102)에는 인접하는 두개의 게이트라인과 하나의 데이터라인을 공유하는 한쌍의 화소셀이 형성되어 있다.The liquid crystal panel 102 has a pair of pixel cells sharing one data line with two adjacent gate lines.

또한, 상기 액정패널(102)의 화소영역에는 화소전극(110)이 형성되어 있고, 상기 제 2 내지 제 8 게이트라인(GL2 ~ GL8) 들 중 기수번째 게이트라인(GL3, GL5, GL7)과 교차된 제 1 및 제 2 데이터라인(DL1, DL2)의 교차부에는 제 1 박막트랜지 스터(TFT-1)가 형성되어 있다.In addition, a pixel electrode 110 is formed in the pixel area of the liquid crystal panel 102 and crosses the odd-numbered gate lines GL3, GL5, and GL7 of the second to eighth gate lines GL2 to GL8. The first thin film transistor TFT-1 is formed at the intersection of the first and second data lines DL1 and DL2.

상기 제 2 내지 제 8 게이트라인(GL2 ~ GL8)들 중 우수번째 게이트라인(GL2, GL4, GL6, GL8)과 교차된 제 1 및 제 2 데이터라인(DL1, DL2)의 교차부에는 제 2 박막트랜지스터(TFT-2)가 형성되어 있다. 이때, 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 상기 데이터라인(DL1, DL2)을 기준으로 일렬로 배치되어 있다.A second thin film is formed at an intersection of the first and second data lines DL1 and DL2 that intersect the even-numbered gate lines GL2, GL4, GL6, and GL8 among the second to eighth gate lines GL2 to GL8. The transistor TFT-2 is formed. In this case, the first and second thin film transistors TFT-1 and TFT-2 are arranged in a line with respect to the data lines DL1 and DL2.

상기 제 1 및 제 2 데이터라인(DL1, DL2)은 지그재그 형상을 포함하고 있다. The first and second data lines DL1 and DL2 have a zigzag shape.

구체적으로 상기 제 1 및 제 2 데이터라인(DL1, DL2)은 상기 게이트라인(GL2 ~ GL8) 상에서 지그재그 형상을 갖는다. 상기 제 1 및 제 2 데이터라인(DL1, DL2)의 지그재그 형상은 화소셀 열 별로 형성된다. In detail, the first and second data lines DL1 and DL2 have a zigzag shape on the gate lines GL2 to GL8. Zigzags of the first and second data lines DL1 and DL2 are formed for each pixel cell column.

상기 제 1 박막트랜지스터(TFT-1)는 상기 기수번째 게이트라인(GL3, GL5, GL7)과 전기적으로 연결된 게이트 단자와 상기 지그재그 형상의 제 1 및 제 2 데이터라인(DL1, DL2)과 전기적으로 연결된 소스 단자 및 상기 화소전극(110)과 전기적으로 연결된 드레인 단자로 이루어져 있다.The first thin film transistor TFT-1 is electrically connected to gate terminals electrically connected to the odd-numbered gate lines GL3, GL5, and GL7, and to the zigzag-shaped first and second data lines DL1 and DL2. And a drain terminal electrically connected to the source terminal and the pixel electrode 110.

상기 제 2 박막트랜지스터(TFT-2)는 상기 우수번째 게이트라인(GL4, GL6, GL8)과 전기적으로 연결된 게이트 단자와 상기 지그재그 형상의 제 1 및 제 2 데이터라인(DL1, DL2)과 전기적으로 연결된 소스 단자 및 상기 화소전극(110)과 전기적으로 연결된 드레인 단자로 이루어져 있다.The second thin film transistor TFT-2 is electrically connected to the gate terminal electrically connected to the even-numbered gate lines GL4, GL6, and GL8, and the first and second data lines DL1 and DL2 having the zigzag shape. And a drain terminal electrically connected to the source terminal and the pixel electrode 110.

상기 제 1 박막트랜지스터(TFT-1)의 드레인 단자는 상기 제 1 박막트랜지스터(TFT-1)의 좌측에 형성된 화소전극(110)과 연결되고, 상기 제 2 박막트랜지스터(TFT-2)의 드레인 단자는 상기 제 2 박막트랜지스터(TFT-2)의 우측에 형성된 화 소전극(110)과 연결된다.The drain terminal of the first thin film transistor TFT-1 is connected to the pixel electrode 110 formed on the left side of the first thin film transistor TFT-1 and the drain terminal of the second thin film transistor TFT-2. Is connected to the pixel electrode 110 formed on the right side of the second thin film transistor TFT-2.

상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 상기 제 1 및 제 2 데이터라인(DL1, DL2)을 기준으로 일렬로 형성된다. The first and second thin film transistors TFT-1 and TFT-2 are formed in a line with respect to the first and second data lines DL1 and DL2.

상기 액정패널(102)에는 상기 화소전극(110)이 형성된 부분을 제외한 영역에 빛샘 방지를 위한 블랙 매트릭스가 형성되어 있다. 구체적으로, 상기 게이트라인(GL2 ~ GL8)이 형성된 영역과, 상기 제 1 및 제 2 데이터라인(DL1, DL2)이 형성된 영역, 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)가 형성된 영역에 상기 블랙 매트릭스가 형성된다. A black matrix for preventing light leakage is formed in the liquid crystal panel 102 except for a portion where the pixel electrode 110 is formed. Specifically, an area in which the gate lines GL2 to GL8 are formed, an area in which the first and second data lines DL1 and DL2 are formed, and the first and second thin film transistors TFT-1 and TFT-2 are formed. The black matrix is formed in the formed region.

또한, 상기 제 1 데이터라인(DL1)의 좌측에 형성된 화소셀과 상기 제 2 데이터라인(DL2)의 우측에 형성된 화소셀 사이에 이격된 소정 간격(이하, A영역이라고 한다.) 또한 빛샘 현상을 방지하기 위해 상기 블랙 매트릭스가 형성된다. In addition, a predetermined interval (hereinafter referred to as region A) between the pixel cell formed on the left side of the first data line DL1 and the pixel cell formed on the right side of the second data line DL2 is also referred to as a light leakage phenomenon. The black matrix is formed to prevent.

상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)가 상기 제 1 및 제 2 데이터라인(DL1, DL2)의 진행축으로 일렬로 배열되도록 하기 위해 상기 제 1 및 제 2 데이터라인(DL1, DL2)이 지그재그 형상을 포함하도록 형성된다.In order to arrange the first and second thin film transistors TFT-1 and TFT-2 in a line with the traveling axes of the first and second data lines DL1 and DL2, the first and second data lines DL1 and DL2 are formed to include a zigzag shape.

따라서, 상기 제 1 및 제 2 데이터라인(DL1, DL2)과 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2) 상에 형성된 블랙 매트릭스의 너비와 상기 A 영역 상에 형성된 블랙 매트릭스의 너비가 비슷해지게 된다. Therefore, the width of the black matrix formed on the first and second data lines DL1 and DL2 and the first and second thin film transistors TFT-1 and TFT-2, and the black matrix formed on the A region. The width will be similar.

이로인해, 상기 A 영역 상에 형성된 블랙 매트릭스와 상기 제 1 및 제 2 데이터라인(DL1, DL2)과 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2) 상에 형성된 블랙 매트릭스가 대칭을 이루게 된다. As a result, the black matrix formed on the area A and the first and second data lines DL1 and DL2 and the black matrix formed on the first and second thin film transistors TFT-1 and TFT-2 are symmetrical. Will be achieved.

본 발명에 따른 액정패널(102)은 상기 A 영역에 형성된 블랙 매트릭스와 상기 제 1 및 제 2 데이터라인(DL1, DL2)과 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2) 상에 형성된 블랙 매트릭스가 대칭을 이루게 되어 특정패턴에서도 화질불량이 발생하지 않게된다. 따라서, 본 발명에 따른 액정패널(102)은 화질불량이 발생하지 않기 때문에 화질을 향상시킬 수 있다.The liquid crystal panel 102 according to the present invention includes a black matrix formed in the area A, the first and second data lines DL1 and DL2, and the first and second thin film transistors TFT-1 and TFT-2. The black matrix formed in the symmetrical shape is prevented from causing a poor image quality even in a specific pattern. Therefore, the liquid crystal panel 102 according to the present invention can improve image quality because no image quality defect occurs.

도 3은 본 발명에 따른 액정패널을 구비한 액정표시장치를 나타낸 도면이다.3 is a view showing a liquid crystal display device having a liquid crystal panel according to the present invention.

도 2 및 도 3에 도시된 바와 같이, 상기 액정표시장치는 복수의 게이트라인(GL1 ~ GL2n)과 복수의 데이터라인(DL1 ~ DLm/2)이 배열되어 화상을 표시하는 액정패널(202)과, 상기 복수의 게이트라인(GL1 ~ GL2n)을 구동하는 게이트 드라이버(204)와, 상기 복수의 데이터라인(DL1 ~ DLm/2)을 구동하는 데이터 드라이버(206)와, 상기 게이트 드라이버(204) 및 데이터 드라이버(206)를 제어하는 타이밍 컨트롤러(208)를 포함한다.As shown in FIGS. 2 and 3, the liquid crystal display includes a liquid crystal panel 202 for displaying an image by arranging a plurality of gate lines GL1 to GL2n and a plurality of data lines DL1 to DLm / 2. A gate driver 204 for driving the plurality of gate lines GL1 to GL2n, a data driver 206 for driving the plurality of data lines DL1 to DLm / 2, the gate driver 204, and A timing controller 208 that controls the data driver 206.

상기 액정패널(202)은 복수의 게이트라인(GL1 ~ GL2n) 및 복수의 데이터라인(DL1 ~ DLm/2)이 배열된 제 1 기판과, 상기 제 1 기판과 대향되며 컬러필터를 구비한 제 2 기판과, 상기 제 1 및 제 2 기판 사이에 형성된 액정층으로 이루어져 있다. The liquid crystal panel 202 includes a first substrate on which a plurality of gate lines GL1 to GL2n and a plurality of data lines DL1 to DLm / 2 are arranged, and a second opposite to the first substrate and having a color filter. And a liquid crystal layer formed between the substrate and the first and second substrates.

상기 액정패널(202)에는 상기 복수의 게이트라인(GL1 ~ GL2n)과 복수의 데이터라인(DL1 ~ DLm/2)이 교차로 배열되어 있고, 그 교차부에는 박막트랜지스터(TFT-1, TFT-2) 및 상기 박막트랜지스터(TFT-1, TFT-2)와 전기적으로 연결된 화소전극(210)이 형성되어 있다.The plurality of gate lines GL1 to GL2n and the plurality of data lines DL1 to DLm / 2 are alternately arranged in the liquid crystal panel 202, and thin film transistors TFT-1 and TFT-2 are disposed at the intersections thereof. And a pixel electrode 210 electrically connected to the thin film transistors TFT-1 and TFT-2.

상기 게이트 드라이버(204)는 상기 타이밍 컨트롤러(208)에서 생성된 게이트 제어신호에 따라 상기 액정패널(202)에 배열된 복수의 게이트라인(GL1 ~ GL2n)으로 상기 복수의 게이트라인(GL1 ~ GL2n)을 구동할 수 있는 게이트 스캔신호를 공급한다. The gate driver 204 is a plurality of gate lines GL1 to GL2n arranged in the liquid crystal panel 202 according to the gate control signal generated by the timing controller 208. Supply a gate scan signal capable of driving.

상기 게이트 스캔신호는 상기 복수의 게이트라인(GL1 ~ GL2n)에 순차적으로 공급되어 상기 복수의 게이트라인(GL1 ~ GL2n)과 전기적으로 연결된 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)를 제어한다. The gate scan signals are sequentially supplied to the plurality of gate lines GL1 to GL2n to be electrically connected to the plurality of gate lines GL1 to GL2n and to the first and second thin film transistors TFT-1 and TFT-2. ).

상기 데이터 드라이버(206)는 상기 타이밍 컨트롤러(208)에서 생성된 데이터 제어신호에 따라 상기 액정패널(202)에 배열된 복수의 데이터라인(DL1 ~ DLm/2)으로 상기 복수의 데이터라인(DL1 ~ DLm/2)을 구동할 수 있는 데이터 전압을 공급한다. The data driver 206 is a plurality of data lines DL1 to DLm / 2 arranged in the liquid crystal panel 202 according to a data control signal generated by the timing controller 208. Supply a data voltage capable of driving DLm / 2).

상기 데이터 전압은 상기 액정패널(202)에 형성된 액정층을 구동할 수 있는 전압을 의미한다. The data voltage means a voltage capable of driving the liquid crystal layer formed on the liquid crystal panel 202.

상기 데이터 드라이버(206)는 상기 타이밍 컨트롤러(208)로부터 공급된 데이터 신호를 상기 데이터 신호에 해당되는 아날로그 전압인 데이터 전압으로 변환하여 상기 복수의 데이터라인(DL1 ~ DLm/2)으로 공급한다. The data driver 206 converts the data signal supplied from the timing controller 208 into a data voltage which is an analog voltage corresponding to the data signal and supplies the data signal to the plurality of data lines DL1 to DLm / 2.

상기 타이밍 컨트롤러(208)는 도시되지 않은 시스템으로부터 공급된 수직/수평동기신호(Vsync/Hsync)와 데이터 이네이블(DE) 신호 및 소정의 클럭신호를 이용해서 상기 게이트 드라이버(204)를 제어하는 게이트 제어신호 및 상기 데이터 드라이버(206)를 제어하는 데이터 제어신호를 생성한다. The timing controller 208 controls the gate driver 204 using a vertical / horizontal synchronization signal (Vsync / Hsync), a data enable (DE) signal, and a predetermined clock signal supplied from a system (not shown). A control signal and a data control signal for controlling the data driver 206 are generated.

또한, 상기 타이밍 컨트롤러(208)는 상기 시스템으로부터 공급된 데이터 신호를 상기 액정패널(202) 모드에 맞도록 적절히 정렬하여 상기 데이터 드라이버(206)로 공급한다. In addition, the timing controller 208 properly arranges the data signal supplied from the system to the liquid crystal panel 202 mode and supplies the data signal to the data driver 206.

상기 액정패널(202)에 배열된 복수의 데이터라인(DL1 ~ DLm/2)은 지그재그 형상을 포함한다. 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)를 상기 데이터라인(DL1 ~ DLm/2)의 진행축을 따라 일렬로 배열되도록 하기 위해 상기 데이터라인(DL1 ~ DLm/2)은 지그재그 형상을 포함한다. The plurality of data lines DL1 to DLm / 2 arranged on the liquid crystal panel 202 have a zigzag shape. In order to arrange the first and second thin film transistors TFT-1 and TFT-2 in a line along the traveling axis of the data lines DL1 to DLm / 2, the data lines DL1 to DLm / 2 are zigzag-shaped. It includes.

상기 데이터라인(DL1 ~ DLm/2)의 지그재그 형상과 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 접속된다. The zigzag shape of the data lines DL1 to DLm / 2 and the first and second thin film transistors TFT-1 and TFT-2 are connected to each other.

상기 제 1 박막트랜지스터(TFT-1)의 게이트 단자는 상기 복수의 게이트라인(GL1 ~ GL2n)의 우수번째 게이트라인(GL2, GL4,,,)과 전기적으로 연결되고, 소스 단자는 상기 지그재그 형상의 데이터라인(DL1 ~ DLm/2)과 전기적으로 연결되고 드레인 단자는 상기 복수의 데이터라인(DL1 ~ DLm/2)의 우측에 형성된 화소전극과 연결된다. The gate terminal of the first thin film transistor TFT-1 is electrically connected to the even-numbered gate lines GL2, GL4,, of the plurality of gate lines GL1 to GL2n, and the source terminal has the zigzag shape. The drain line is electrically connected to the data lines DL1 to DLm / 2, and the drain terminal is connected to the pixel electrodes formed on the right side of the data lines DL1 to DLm / 2.

상기 제 2 박막트랜지스터(TFT-2)의 게이트 단자는 상기 복수의 게이트라인(GL1 ~ GL2n)의 기수번째 게이트라인(GL1, GL3,,)과 전기적으로 연결되고, 소스 단자는 상기 지그재그 형상의 데이터라인(DL1 ~ DLm/2)과 전기적으로 연결되고 드레인 단자는 상기 복수의 데이터라인(DL1 ~ DLm/2)의 좌측에 형성된 화소전극과 연결된다.The gate terminal of the second thin film transistor TFT-2 is electrically connected to the odd-numbered gate lines GL1 and GL3 of the plurality of gate lines GL1 to GL2n, and the source terminal is the zigzag data. The drain terminals are electrically connected to the lines DL1 to DLm / 2, and the drain terminals are connected to the pixel electrodes formed on the left side of the data lines DL1 to DLm / 2.

상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 상기 데이터라인(DL1 ~ DLm/2)을 기준으로 일렬로 형성된다. The first and second thin film transistors TFT-1 and TFT-2 are formed in a line based on the data lines DL1 to DLm / 2.

상기 액정패널(202)은 상기 화소전극(110)을 제외한 부분에 빛샘현상을 방지하기 위해 형성된 블랙 매트릭스(미도시)를 포함한다. The liquid crystal panel 202 includes a black matrix (not shown) formed to prevent light leakage from portions except the pixel electrode 110.

상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2)는 상기 복수의 데이터라인(DL1 ~ DLm/2)의 진행축을 따라 일렬로 배열되기 때문에, 상기 제 1 및 제 2 박막트랜지스터(TFT-1, TFT-2) 상에 형성된 블랙 매트릭스와 상기 복수의 데이터라인(DL1 ~ DLm/2)이 형성되지 않는 부분 상에 형성된 블랙 매트릭스는 대칭된다. Since the first and second thin film transistors TFT-1 and TFT-2 are arranged in a line along the traveling axes of the plurality of data lines DL1 to DLm / 2, the first and second thin film transistors TFT are formed. The black matrix formed on the -1 and TFT-2 and the black matrix formed on the portion where the plurality of data lines DL1 to DLm / 2 are not formed are symmetrical.

상기 복수의 데이터라인(DL1 ~ DLm/2) 상에 형성된 블랙 매트릭스와 상기 복수의 데이터라인(DL1 ~ DLm/2)이 형성되지 않는 부분 상에 형성된 블랙 매트릭스가 대칭을 이루므로, 특정패널에서 화질불량이 발생했던 종래의 액정패널에 비해 화질 불량을 방지할 수 있다. Since the black matrix formed on the plurality of data lines DL1 to DLm / 2 and the black matrix formed on a portion where the plurality of data lines DL1 to DLm / 2 are not formed are symmetrical, image quality in a specific panel is symmetric. Image quality defects can be prevented compared to the conventional liquid crystal panel in which a defect has occurred.

상기 복수의 데이터라인(DL1 ~ DLm/2) 상에 형성된 블랙 매트릭스와 상기 복수의 데이터라인(DL1 ~ DLm/2)이 형성되지 않는 부분 상에 형성된 블랙 매트릭스가 대칭을 이루도록 상기 복수의 데이터라인(DL1 ~ DLm/2)이 지그재그 형상을 포함하도록 형성한다. The black lines formed on the plurality of data lines DL1 to DLm / 2 and the black matrix formed on a portion where the plurality of data lines DL1 to DLm / 2 are not formed are symmetrical. DL1 to DLm / 2) are formed to include a zigzag shape.

위에서 언급한 바와 같이, 본 발명에 따른 액정패널은 제 1 및 제 2 박막트랜지스터가 데이터라인의 진행축을 따라 일렬로 배열되도록 하기 위해 상기 데이터라인이 지그재그 형상을 갖도록 함으로써, 상기 데이터라인이 형성되지 않는 부분 상에 형성된 블랙 매트릭스와 상기 데이터라인이 형성된 부분 상에 형성된 블랙 매트릭스가 대칭이 되도록 한다. As mentioned above, in the liquid crystal panel according to the present invention, the data lines are zigzag so that the first and second thin film transistors are arranged in a line along the traveling axis of the data lines, so that the data lines are not formed. The black matrix formed on the portion and the black matrix formed on the portion where the data line is formed are symmetrical.

상기 블랙 매트릭스가 대칭됨에 따라 종래의 액정패널에서 발생한 화질불량을 방지할 수 있다. As the black matrix is symmetrical, it is possible to prevent poor image quality generated in the conventional liquid crystal panel.

이상에서 살펴본 바와 같이, 본 발명에 따른 액정패널은 제 1 및 제 2 박막트랜지스터가 데이터라인의 진행축을 따라 일렬로 배열되도록 하기 위해 상기 데이터라인이 지그재그 형상을 갖도록 함으로써, 상기 데이터라인이 형성되지 않는 부분 상에 형성된 블랙 매트릭스와 상기 데이터라인이 형성된 부분 상에 형성된 블랙 매트릭스가 대칭이 되도록 한다. As described above, in the liquid crystal panel according to the present invention, the data lines have a zigzag shape so that the first and second thin film transistors are arranged in a line along the traveling axis of the data line, so that the data lines are not formed. The black matrix formed on the portion and the black matrix formed on the portion where the data line is formed are symmetrical.

상기 블랙 매트릭스가 대칭됨에 따라 종래의 액정패널에서 발생한 화질불량을 방지할 수 있다. As the black matrix is symmetrical, it is possible to prevent poor image quality generated in the conventional liquid crystal panel.

또한, 본 발명에 따른 액정패널은 화질 불량을 방지하기 때문에 종래의 액정패널에 비해 화질을 향상시킬 수 있다. In addition, the liquid crystal panel according to the present invention can improve the image quality compared to the conventional liquid crystal panel because it prevents poor image quality.

본 발명은 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the following claims. .

Claims (7)

다수의 게이트라인 및 다수의 데이터라인;A plurality of gate lines and a plurality of data lines; 한쌍의 게이트라인들 사이에 위치하여 상기 게이트라인의 진행방향에서 인접한 화소들과 다른 게이트라인에 접속됨과 아울러 인접한 데이터라인을 중심으로 대응된 화소와 상기 데이터라인을 공유하는 화소셀들; 및Pixel cells positioned between a pair of gate lines and connected to a gate line different from an adjacent pixel in a traveling direction of the gate line, and sharing the data line with a corresponding pixel with respect to an adjacent data line; And 상기 공유하는 데이터 라인에 좌우로 연결되고 상기 화소셀들에 형성되는 다수의 박막 트랜지스터를 구비하고,A plurality of thin film transistors connected to the shared data line from side to side and formed in the pixel cells, 상기 데이터라인은 지그재그 형상을 포함하고,The data line comprises a zigzag shape, 상기 공유하는 데이터 라인에 좌우로 연결되는 다수의 박막 트랜지스터들은 상기 게이트 라인과 교차하는 방향으로 일렬로 배치되는 것을 특징으로 하는 액정패널.And a plurality of thin film transistors connected left and right to the shared data line in a row in a direction crossing the gate line. 제 1항에 있어서,The method of claim 1, 상기 데이터라인의 지그재그 형상은 상기 다수의 게이트라인 상에 위치하는 것을 특징으로 하는 액정패널.The zigzag shape of the data line is positioned on the plurality of gate lines. 제 1항에 있어서,The method of claim 1, 상기 데이터라인의 지그재그 형상은 상기 화소셀열 별로 형성되는 것을 특징으로 하는 액정패널.The zigzag shape of the data line is formed for each pixel cell column. 삭제delete 다수의 게이트라인 및 다수의 데이터라인; 및A plurality of gate lines and a plurality of data lines; And 행렬 형태로 배열되는 다수의 화소 셀들에 배치되는 다수의 박막 트랜지스터를 포함하고,A plurality of thin film transistors disposed in the plurality of pixel cells arranged in a matrix form, 각 행의 화소 셀들은 한 쌍의 게이트 라인들 사이에 위치하고,Pixel cells in each row are located between a pair of gate lines, 행 방행으로 인접하는 박막 트랜지스터들은 서로 다른 게이트 라인과 연결되고,Adjacent thin film transistors in a row direction are connected to different gate lines, 행 방향으로 인접하는 한 쌍의 박막 트랜지스터들은 동일한 데이터 라인과 연결되며,A pair of thin film transistors adjacent in a row direction are connected to the same data line. 상기 행 방향으로 인접하는 한 쌍의 박막 트랜지스터들은 열 방향으로 일렬로 배치되는 액정패널.And a pair of thin film transistors adjacent in the row direction are arranged in a row in the column direction. 제 5항에 있어서,6. The method of claim 5, 상기 데이터라인은 상기 게이트라인과 교차하는 부분상에서 지그재그 형상을 갖는 것을 특징으로 하는 액정패널.And the data line has a zigzag shape on a portion crossing the gate line. 제 6항에 있어서,The method according to claim 6, 상기 데이터라인의 지그재그 형상은 상기 화소셀열 별로 형성되는 것을 특징으로 하는 액정패널.The zigzag shape of the data line is formed for each pixel cell column.
KR1020060094899A 2006-09-28 2006-09-28 Liquid crystal panel KR101287751B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060094899A KR101287751B1 (en) 2006-09-28 2006-09-28 Liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060094899A KR101287751B1 (en) 2006-09-28 2006-09-28 Liquid crystal panel

Publications (2)

Publication Number Publication Date
KR20080029183A KR20080029183A (en) 2008-04-03
KR101287751B1 true KR101287751B1 (en) 2013-07-18

Family

ID=39531796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060094899A KR101287751B1 (en) 2006-09-28 2006-09-28 Liquid crystal panel

Country Status (1)

Country Link
KR (1) KR101287751B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160067279A (en) * 2014-12-03 2016-06-14 엘지디스플레이 주식회사 Thin Film Transistor Array Substrate and Organic Light Emitting Diode Display Device Having The Same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120127148A1 (en) 2010-11-24 2012-05-24 Seong-Jun Lee Display substrate, display panel and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060070336A (en) * 2004-12-20 2006-06-23 삼성전자주식회사 Thin film transistor array panel and display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060070336A (en) * 2004-12-20 2006-06-23 삼성전자주식회사 Thin film transistor array panel and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160067279A (en) * 2014-12-03 2016-06-14 엘지디스플레이 주식회사 Thin Film Transistor Array Substrate and Organic Light Emitting Diode Display Device Having The Same
KR102272026B1 (en) * 2014-12-03 2021-07-02 엘지디스플레이 주식회사 Thin Film Transistor Array Substrate and Organic Light Emitting Diode Display Device Having The Same

Also Published As

Publication number Publication date
KR20080029183A (en) 2008-04-03

Similar Documents

Publication Publication Date Title
US10510308B2 (en) Display device with each column of sub-pixel units being driven by two data lines and driving method for display device
US7936323B2 (en) Liquid crystal display device
KR101171176B1 (en) Thin film transistor array panel and display device
KR102538750B1 (en) Liquid crystal display device
JP4638863B2 (en) Liquid crystal display device and driving method thereof
KR100704817B1 (en) Liquid crystal panel and liquid crystal display device
US20090009449A1 (en) Display device, active matrix substrate, liquid crystald display device and television receiver
CN103189789B (en) Display panel
KR100864922B1 (en) Liquid crystal display
KR102183921B1 (en) Liquid crystal display
USRE47907E1 (en) Liquid crystal display
KR20110067227A (en) Liquid crystal display and driving method thereof
WO2019052448A1 (en) Driving apparatus and driving method for display panel, and display apparatus
JP2004163888A (en) Liquid crystal display panel
US20230251527A1 (en) Liquid crystal display
JP5774424B2 (en) Display panel and display device having the same
KR101419226B1 (en) A liquid crystal display device
KR101287751B1 (en) Liquid crystal panel
KR101288998B1 (en) Display substrate
KR101319272B1 (en) Liquid Crystal Display Device
KR20090013531A (en) Liquid crystal display
KR101245942B1 (en) Liquid crystal panel and Liquid crystal display device and method driving for the same
KR20110078072A (en) Liquid crystal display device and manufacturing method the same
KR20070028978A (en) Liquid crystal display and driving method thereof
KR20120029266A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7