KR101277342B1 - Polishing liquid for semiconductor substrate and method for polishing semiconductor substrate - Google Patents

Polishing liquid for semiconductor substrate and method for polishing semiconductor substrate Download PDF

Info

Publication number
KR101277342B1
KR101277342B1 KR1020117024730A KR20117024730A KR101277342B1 KR 101277342 B1 KR101277342 B1 KR 101277342B1 KR 1020117024730 A KR1020117024730 A KR 1020117024730A KR 20117024730 A KR20117024730 A KR 20117024730A KR 101277342 B1 KR101277342 B1 KR 101277342B1
Authority
KR
South Korea
Prior art keywords
polishing
mass
polishing liquid
semiconductor substrate
wafer
Prior art date
Application number
KR1020117024730A
Other languages
Korean (ko)
Other versions
KR20120001766A (en
Inventor
유타카 노무라
시게루 노베
진 아마노쿠라
나오유키 고야마
아야코 도비타
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20120001766A publication Critical patent/KR20120001766A/en
Application granted granted Critical
Publication of KR101277342B1 publication Critical patent/KR101277342B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives

Abstract

본 발명은 연마 입자와 1,2,4-트리아졸과 알칼리성 화합물을 함유하며, 알칼리성 화합물이 질소 함유 알칼리성 화합물 또는 무기 알칼리성 화합물이고, 알칼리성 화합물의 함유량이 0.1 질량% 이상이고, pH가 9 이상 12 이하인 반도체 기판용 연마액에 관한 것이다.The present invention contains abrasive particles, 1,2,4-triazole and an alkaline compound, wherein the alkaline compound is a nitrogen-containing alkaline compound or an inorganic alkaline compound, the content of the alkaline compound is 0.1% by mass or more, and the pH is 9 or more 12. It relates to the polishing liquid for semiconductor substrates which is the following.

Description

반도체 기판용 연마액 및 반도체 기판의 연마 방법 {POLISHING LIQUID FOR SEMICONDUCTOR SUBSTRATE AND METHOD FOR POLISHING SEMICONDUCTOR SUBSTRATE}Polishing liquid for semiconductor substrate and polishing method for semiconductor substrate {POLISHING LIQUID FOR SEMICONDUCTOR SUBSTRATE AND METHOD FOR POLISHING SEMICONDUCTOR SUBSTRATE}

본 발명은 반도체 기판의 표면 가공에 바람직한 반도체 기판용 연마액 및 반도체 기판의 연마 방법에 관한 것이다.The present invention relates to a polishing liquid for semiconductor substrates and a polishing method for semiconductor substrates, which are suitable for surface processing of semiconductor substrates.

실리콘으로 대표되는 반도체 기판의 연마 공정에는, 일반적으로 슬라이싱에서 발생하는 표면 요철의 평활화 및 기판면 내의 두께의 균일화를 위한 랩핑 공정과, 목적으로 하는 표면 정밀도로 마무리하기 위한 폴리싱 공정(연마 공정)이 있다. 폴리싱 공정은, 추가로 조연마라 불리는 1차 폴리싱 공정과, 정밀 연마라 불리는 파이널 폴리싱 공정으로 구분된다. 1차 폴리싱 공정은, 경우에 따라서 1차 폴리싱 공정 및 2차 폴리싱 공정이라 불리는 두개의 공정으로 추가로 나뉜다.The polishing process of the semiconductor substrate represented by silicon generally includes a lapping process for smoothing surface irregularities and uniformity in the thickness of the substrate and a polishing process (polishing process) for finishing with the desired surface precision. have. The polishing process is further divided into a primary polishing process called rough polishing and a final polishing process called precision polishing. The primary polishing process is further divided into two processes, sometimes called a primary polishing process and a secondary polishing process.

폴리싱 공정은, 통상의 반도체 기판의 제조 공정뿐만 아니라, 사용 완료된 반도체 기판을 재생 처리에도 사용되고 있다. 또한, 최근에는 실리콘 관통 비어(TSV)라 불리는 구조를 갖는 반도체 기판의 제조에 있어서 폴리싱 공정을 사용하는 것이 검토되고 있다.The polishing process is used not only for the manufacturing process of a normal semiconductor substrate but also for the regeneration process of a used semiconductor substrate. In recent years, the use of a polishing step has been studied in the manufacture of a semiconductor substrate having a structure called a silicon through via (TSV).

TSV라 불리는 구조는, 반도체 기판의 표층에 형성된 디바이스와 반도체 기판의 이면을 접속하는 전극이, 반도체 기판 내부를 관통하도록 형성되어 있는 구조이다. 종래, 복수매의 반도체 소자를 적층하여 하나의 반도체 장치(반도체 패키지)를 형성하는 경우, 상하의 반도체 소자끼리의 접속은 와이어 본딩으로 행해지고 있다. 이 와이어 본딩에 의한 접속 대신에, 상기한 TSV 구조를 채용함으로써, 상하의 반도체 소자끼리의 접속에 필요한 영역을 보다 작게 할 수 있기 때문에, TSV를 형성하는 기술은 와이어 본딩을 대신하는 새로운 기술로서 기대되고 있다.The structure called TSV is a structure in which the electrode which connects the device formed in the surface layer of a semiconductor substrate, and the back surface of a semiconductor substrate penetrates inside a semiconductor substrate. Conventionally, when a plurality of semiconductor elements are stacked to form one semiconductor device (semiconductor package), the connection between upper and lower semiconductor elements is performed by wire bonding. By adopting the above-described TSV structure instead of the wire bonding, the area required for the connection between the upper and lower semiconductor elements can be made smaller. Therefore, the technique of forming the TSV is expected as a new technique replacing wire bonding. have.

TSV를 형성하는 공정으로는, 반도체 기판에 비어를 형성하고, 비어를 형성한 면의 이면을 연삭(백그라인드)하여, 비어를 관통시키는 공정이 일반적인 것으로 생각되고 있다. 그리고, 이면을 연마하는 공정에서 CMP(화학 기계 연마)를 사용하는 것이 검토되고 있다(예를 들면 하기 비특허문헌 1 참조). 이 이면의 폴리싱 공정에서 사용되는 연마액에 대해서는, 제조 효율의 관점에서, 고속의 연마 속도가 요구되고 있다.As a process of forming TSV, the process of forming a via in a semiconductor substrate, grinding (backgrinding) the back surface of the surface in which the via was formed, and penetrating the via is considered to be common. And using CMP (chemical mechanical polishing) in the process of grinding a back surface is examined (for example, refer the following nonpatent literature 1). As for the polishing liquid used in the polishing step on the back side, a high polishing rate is required from the viewpoint of production efficiency.

그런데, 종래 반도체 기판을 형성하는 대표적인 물질인 실리콘(Si)을 연마하기 위한 연마액으로서, 다양한 연마액이 제안되어 있다. 예를 들면, 하기 특허문헌 1에는, 콜로이드 실리카 및 실리카겔이 반도체 디바이스의 제조에 가장 빈번히 사용되는 반도체 결정 표면의 연마제로서 유용하다는 것이 나타나 있다. 그리고, 하기 특허문헌 1에는, 사용된 졸의 콜로이드 실리카 및 실리카겔의 일차 입자의 입경은 4 내지 200 nm인 것으로 기재되어 있다. By the way, various polishing liquids have been proposed as polishing liquids for polishing silicon (Si) which is a typical material for forming a semiconductor substrate. For example, Patent Document 1 below shows that colloidal silica and silica gel are useful as abrasives on the surface of semiconductor crystals most frequently used in the manufacture of semiconductor devices. In addition, the following patent document 1 describes that the particle diameter of the colloidal silica of the sol used and the primary particle of the silica gel is 4-200 nm.

하기 특허문헌 2에는, 일차 입자의 입경이 4 내지 200 nm, 바람직하게는 4 내지 100 nm의 콜로이드 형태의 실리카 또는 실리카겔 중 어느 하나를 수용성 아민과 조합한 것을 연마제로서 사용함으로써, 반도체 기판, 특히 실리콘의 반도체 기판 표면을 효과적으로 연마할 수 있는 것이 개시되어 있다. 실리카졸 또는 겔 중에 존재하는 실리카에 관한 아민의 양은 0.5 내지 5.0 질량%, 바람직하게는 1.0 내지 5.0 질량%, 가장 바람직하게는 2.0 내지 4.0 질량%인 것으로 되어 있다. In the following Patent Document 2, a semiconductor substrate, in particular silicon, is prepared by using a colloidal silica or silica gel having a particle size of 4 to 200 nm, preferably 4 to 100 nm in combination with a water-soluble amine as an abrasive. It is disclosed that the surface of a semiconductor substrate can be polished effectively. The amount of the amine with respect to the silica present in the silica sol or gel is 0.5 to 5.0 mass%, preferably 1.0 to 5.0 mass%, most preferably 2.0 to 4.0 mass%.

하기 특허문헌 3에는, 0.1 내지 5.0 질량%(가장 바람직하게는 2.0 내지 4.0 질량%)의 수용성 제4암모늄염 또는 제4암모늄염기를 첨가한 수성 실리카 조성물을 사용함으로써, 실리콘 기판의 연마 속도를 개선할 수 있는 것이 나타나 있다. In Patent Document 3 below, the polishing rate of a silicon substrate can be improved by using an aqueous silica composition to which 0.1 to 5.0 mass% (most preferably 2.0 to 4.0 mass%) of water-soluble quaternary ammonium salt or quaternary ammonium base is added. It is shown.

하기 특허문헌 4에는, 실리콘 또는 게르마늄 반도체 재료를 고도의 표면 마무리 상태로 연마하는 방법이 개시되어 있다. 하기 특허문헌 4에 기재된 기술에서는, 연마액으로서, 변성 처리된 콜로이드형 실리카겔을 갖고, 실리카 농도가 약 2 내지 약 50 질량%이며, pH가 11 내지 12.5인 연마액을 사용한다. 그리고, 콜로이드형 실리카겔의 변성 처리에서는, 비표면적이 약 25 내지 600 ㎡/g인 실리카 입자의 표면을 화학적으로 결합한 알루미늄 원자로 미피복 입자 표면 상의 규소 원자 100개당 알루미늄 원자 약 1 내지 약 50개의 표면 피복이 되도록 피복시킨 것이다. 일반적으로, pH가 11 이상인 영역에서는, 연마 입자인 실리카가 해중합하여 알칼리규산염이 되어 pH를 저하시키는 데에 반해, 특허문헌 4에는 해중합을 일으키지 않고, pH가 11 이상인 영역에서 신속히 연마할 수 있는 것이 나타나 있다. Patent Document 4 discloses a method of polishing a silicon or germanium semiconductor material in a high surface finish state. In the technique described in Patent Document 4 below, a polishing liquid having a modified colloidal silica gel, having a silica concentration of about 2 to about 50 mass% and a pH of 11 to 12.5, is used. In the modification treatment of the colloidal silica gel, the surface coating of about 1 to about 50 aluminum atoms per 100 silicon atoms on the surface of the uncoated particles with an aluminum atom chemically bonded to the surface of the silica particles having a specific surface area of about 25 to 600 m 2 / g. It was coated so as to. In general, in the region having a pH of 11 or more, while silica as the abrasive particles depolymerizes to become an alkali silicate to lower the pH, Patent Literature 4 does not cause depolymerization and can be polished quickly in a region having a pH of 11 or more. Is shown.

하기 특허문헌 5에는, 피페라진 또는 질소에 저급 알킬 치환기가 부착된 피페라진과, 수성 콜로이드 실리카졸 또는 겔을 포함하며, 피페라진은 졸의 SiO2 함유량에 대하여 0.1 내지 5 질량% 포함되는 연마액이 개시되어 있다. 또한 하기 특허문헌 5에는, 실리콘 웨이퍼 및 이것과 동일한 재료의 연마 방법이 개시되어 있다. 이 특허문헌 5에 따르면, 연마액에 피페라진을 함유시킨 경우, 아미노에틸에탄올아민을 사용하는 경우에 비하여, 소량의 콜로이드 실리카로 동등한 연마 속도가 얻어진다고 되어 있다. 또한, 하기 특허문헌 5에는, 강염기성의 피페라진의 계통은, pH의 조정에 필요로 하는 가성 알칼리의 첨가량을 소량으로 할 수 있다고 기재되어 있다.The following Patent Document 5 includes piperazine having a lower alkyl substituent attached to piperazine or nitrogen, and an aqueous colloidal silica sol or gel, wherein piperazine contains a polishing liquid containing 0.1 to 5% by mass relative to the SiO 2 content of the sol. Is disclosed. In addition, Patent Document 5 below discloses a silicon wafer and a polishing method for the same material as this. According to this patent document 5, when piperazine is contained in the polishing liquid, a polishing rate equivalent to a small amount of colloidal silica is obtained as compared with the case of using aminoethylethanolamine. In addition, Patent Literature 5 below describes that the system of strongly basic piperazine can make a small amount of the addition of caustic alkali required for adjusting the pH.

하기 특허문헌 6에는, 연마재와, 아졸류 및 그의 유도체 중 적어도 어느 1종과, 물을 함유하는 것을 특징으로 하는 연마용 조성물이 개시되어 있다. 그리고, 하기 특허문헌 6에는, 아졸류 및 그의 유도체가 연마용 조성물에 첨가됨으로써 연마용 조성물의 연마 능력이 향상된다고 기재되어 있다. 그 이유로서, 복소5원환의 질소 원자의 비공유 전자쌍이 연마 대상물에 직접 작용하는 것이 지적되고, 구체적으로는 이미다졸을 적용한 실시예가 개시되어 있다. Patent Document 6 below discloses an abrasive composition comprising an abrasive, at least one of azoles and derivatives thereof, and water. In addition, Patent Document 6 describes that azoles and derivatives thereof are added to the polishing composition, thereby improving the polishing ability of the polishing composition. As a reason, it is pointed out that the lone pair of electrons of the hetero 5-membered ring directly acts on a polishing object, and the Example which imidazole was specifically applied is disclosed.

하기 특허문헌 7에는, 반도체 기판 표면의 요철을 감소시키는 연마액으로서, 물, 콜로이달 실리카, 폴리아크릴아미드와 같은 수용성 고분자 및 염화칼슘과 같은 수용성 염류를 함유하는 연마액이 개시되어 있다. 그러나, 특허문헌 7에 기재된 연마액을 이용한 경우, 수용성 고분자의 첨가에 의해 연마 속도가 저하되고, 가공 시간이 길어진다는 과제가 발생한다.Patent Literature 7 discloses a polishing liquid containing water, a water-soluble polymer such as colloidal silica, polyacrylamide, and a water-soluble salt such as calcium chloride as a polishing liquid for reducing irregularities on the surface of a semiconductor substrate. However, when the polishing liquid described in Patent Literature 7 is used, a problem arises in that the polishing rate decreases due to the addition of the water-soluble polymer, and the processing time becomes long.

하기 특허문헌 8에는, 결함의 일종인 LPD(light point defect)를 감소시키는 연마액으로서, 연마용 조성물 중 나트륨 이온 및 아세트산 이온 중 어느 하나의 농도가 10 ppb 이하, 또는 연마용 조성물 중 나트륨 이온 및 아세트산 이온의 농도가 각각 10 ppb 이하이고, Patent Document 8 discloses a polishing liquid for reducing LPD (light point defect), which is a kind of defect, wherein the concentration of either sodium ions or acetate ions in the polishing composition is 10 ppb or less, or sodium ions in the polishing composition and The concentration of acetate ions is each 10 ppb or less,

연마용 조성물은 히드록시에틸셀룰로오스와 같은 수용성 고분자, 암모니아와 같은 알칼리, 및 콜로이달 실리카와 같은 지립을 바람직하게는 함유하는 연마액이 개시되어 있다. 특허문헌 8에 기재된 연마액에서는, 수용성 고분자로서 히드록시에틸셀룰로오스 및 폴리비닐알코올을 함유하고, 나트륨 이온 및 아세트산 이온의 농도가 적을수록 LPD가 개선되는 결과가 나타나 있다. 그러나 실시예에 나타내어진 수용성 고분자의 첨가량은 0.002 질량% 이하이기 때문에, 특허문헌 8에 기재된 연마액을 이용한 경우, LPD 이외의 결함(예를 들면 기판 표면의 요철)의 감소 등의 효과는 불충분하다고 생각된다. A polishing liquid is disclosed in which a polishing liquid preferably contains a water-soluble polymer such as hydroxyethyl cellulose, an alkali such as ammonia, and an abrasive grain such as colloidal silica. In the polishing liquid described in Patent Document 8, hydroxyethyl cellulose and polyvinyl alcohol are contained as the water-soluble polymer, and as the concentration of sodium ions and acetate ions decreases, LPD is improved. However, since the addition amount of the water-soluble polymer shown in the Example is 0.002 mass% or less, when the polishing liquid described in Patent Document 8 is used, effects such as reduction of defects other than LPD (for example, irregularities on the surface of the substrate) are insufficient. I think.

미국 특허 제3170273호 명세서US Patent No. 3170273 미국 특허 제4169337호 명세서U.S. Patent No. 4169337 미국 특허 제4462188호 명세서U.S. Pat.No. 일본 특허 공고 (소)57-58775호 공보Japanese Patent Publication (S) 57-58775 일본 특허 공개 (소)62-30333호 공보Japanese Patent Laid-Open No. 62-30333 일본 특허 공개 제2006-80302호 공보Japanese Patent Laid-Open No. 2006-80302 일본 특허 공개 (평)02-158684호 공보Japanese Patent Publication No. 02-158684 일본 특허 공개 제2008-53414호 공보Japanese Patent Publication No. 2008-53414

OKI 테크니컬 리뷰 2007년 10월 /제211호 VOL.74 No.3 OKI Technical Review October 2007 / No. 211 VOL.74 No.3

반도체 기판의 폴리싱 공정은 복수의 공정으로 나눔으로써, 가공 시간의 단축화, 효율화 및 고품질화를 달성하고 있고, 각각의 폴리싱 공정에서 목적이 달라, 각각의 폴리싱 공정에서 사용되는 연마액의 특성도 상이한 것으로 되어 있다. The polishing process of the semiconductor substrate is divided into a plurality of processes to achieve a reduction in processing time, efficiency, and high quality. The purpose of each polishing process is different, and the characteristics of the polishing liquid used in each polishing process are also different. have.

조연마의 단계에서는, 랩핑 공정 등에서 발생한 비교적 큰 요철의 해소나, 손상을 받은 반도체 기판 부분의 제거를 목적으로 하고 있기 때문에, 고속의 연마 속도가 요구된다. In the step of rough polishing, the removal of relatively large irregularities generated in the lapping process or the like and the removal of the damaged semiconductor substrate portion are required, so that a high polishing rate is required.

한편, 마무리 연마에서는, 조연마로 달성할 수 없던 표면의 고도한 평활화와 반도체 기판의 결함의 감소가 큰 목적이다. On the other hand, in the final polishing, a high level of smoothing of the surface which cannot be achieved by rough polishing and reduction of defects in the semiconductor substrate are large objects.

상기한 특성을 만족시키기 위해, 선행 기술에 나타낸 바와 같은 다양한 연마액 및 연마 방법이 발명되어 있지만, 상술한 특성을 충분히 만족시키기에는 이르지 않아, 연마액 및 연마 방법의 개선이 더욱 요구되고 있다. In order to satisfy the above characteristics, various polishing liquids and polishing methods as described in the prior art have been invented, but the above-described characteristics are not sufficiently satisfied, and further improvements in polishing liquids and polishing methods are required.

실리콘 등의 반도체 기판을 형성하는 재료를 연마하는 경우, 연마 속도를 고속화하기 위해서는, 연마액의 pH를 높게 하는 것이 유효하다. 그러나 이러한 연마액은, 그 연마 특성에 변동이 있는 경우가 많다. 즉, 동일한 조성의 연마액이면서, 연마 속도, 흠집, 평탄성, 면내 균일성 등의 연마 특성이 안정되지 않은 경우가 있었다. 또한, 연마 입자를 증량한 연마액을 이용한 경우, 지립에 기인하는 흠집의 발생이나, 폐기 처리에서의 비용의 증가가 문제였다. In the case of polishing a material forming a semiconductor substrate such as silicon, it is effective to increase the pH of the polishing liquid in order to speed up the polishing rate. However, such polishing liquids often have variations in their polishing characteristics. That is, while polishing liquids having the same composition, polishing characteristics such as polishing rate, scratches, flatness, in-plane uniformity, etc. may not be stable. Moreover, when the polishing liquid which increased the abrasive grain was used, the generation | occurrence | production of the flaw resulting from an abrasive grain and the increase of the cost in waste disposal were a problem.

본 발명의 제1 목적은, 고속이고 안정적인 폴리싱에 의해 반도체 기판의 가공 시간의 감소, 공정 관리의 용이화 및 품질이 갖추어진 반도체 기판의 가공을 가능하게 하는 반도체 기판 연마액 및 해당 반도체 기판 연마액을 이용한 반도체 기판의 연마 방법을 제공하는 것이다. A first object of the present invention is a semiconductor substrate polishing liquid and a semiconductor substrate polishing liquid which enable a processing of a semiconductor substrate having a reduced processing time, facilitating process management, and quality by a high speed and stable polishing. It is to provide a method for polishing a semiconductor substrate using a.

본 발명의 제2 목적은, 반도체 기판의 표면을 요철이 적고 평활하며, 결함이 적은 표면에 연마 가공하는 것이 가능한 반도체 기판용 연마액 및 반도체 기판용 연마액의 연마 방법을 제공하는 데에 있다.It is a second object of the present invention to provide a polishing liquid for a semiconductor substrate and a polishing method for a polishing liquid for a semiconductor substrate, which are capable of polishing the surface of the semiconductor substrate with less unevenness and smoothness and with less defects.

본 발명의 제3 목적은, 실용적인 연마 속도, 또한 적은 연마량으로 반도체 기판의 표면을 요철이 적고 평활한 표면에 연마 가공하는 것이 가능한 반도체 기판용 연마액 및 반도체 기판용 연마액의 연마 방법을 제공하는 데에 있다.A third object of the present invention is to provide a polishing liquid for a semiconductor substrate and a polishing liquid for a semiconductor substrate, which can polish the surface of a semiconductor substrate to a smooth surface with little unevenness at a practical polishing rate and a small polishing amount. It's there.

본 발명자들은 연마 입자에 실리카(SiO2)를 사용하는 경우에, 시간과 함께 연마액의 pH가 저하되고, 연마 속도가 저하될 수 있다는 것을 발견하였다. 또한, 본 발명자들은 소정의 첨가제를 실리카와 병용함으로써, pH 및 연마 속도를 제어할 수 있으며, 연마 후 기판 표면의 조도를 감소시킬 수 있다는 것을 발견하여, 본 발명에 이르렀다. The inventors have found that when silica (SiO 2 ) is used for abrasive particles, the pH of the polishing liquid may decrease with time, and the polishing rate may decrease. In addition, the present inventors have found that by using certain additives in combination with silica, the pH and polishing rate can be controlled, and the roughness of the substrate surface after polishing can be reduced, and the present invention has been reached.

<제1 반도체 기판용 연마액(제1 발명)> <Polishing liquid for first semiconductor substrate (first invention)>

본 발명에 따른 제1 반도체 기판용 연마액은 연마 입자와, 1,2,4-트리아졸과, 염기성 화합물을 함유하며, 염기성 화합물이 질소 함유 염기성 화합물 또는 무기 염기성 화합물이고, 염기성 화합물의 함유량이 0.1 질량% 이상이고, pH가 9 이상 12 이하이다.The polishing liquid for a first semiconductor substrate according to the present invention contains abrasive particles, 1,2,4-triazole, and a basic compound, wherein the basic compound is a nitrogen-containing basic compound or an inorganic basic compound, and the content of the basic compound It is 0.1 mass% or more, and pH is 9 or more and 12 or less.

제1 발명에 따르면, 실리콘 등으로 대표되는 재료로 이루어지는 반도체 기판의 연마를 고속으로 행할 수 있다. 또한 상기 제1 발명에 따르면, 보존시나 사용시에서의 연마액의 pH의 저하를 억제할 수 있기 때문에, 연마 속도의 저하 및 변동을 매우 작게 할 수 있다. According to the first aspect of the invention, polishing of a semiconductor substrate made of a material such as silicon can be performed at high speed. Further, according to the first aspect of the invention, since the decrease in pH of the polishing liquid at the time of storage or use can be suppressed, the decrease and fluctuation of the polishing rate can be made very small.

제1 발명에 있어서, 염기성 화합물은 연마 속도를 얻기 위한 용해제로서 작용한다. 그리고, 반도체 기판용 연마액 중 염기성 화합물의 첨가량이 많을수록 연마 속도가 높아지는 경향이 있다. 높은 연마 속도를 얻는 관점에서, 염기성 화합물의 함유량은 0.15 질량% 이상인 것이 바람직하고, 0.2 질량% 이상인 것이 보다 바람직하다. 또한 에칭의 증가에 의한 표면 조도의 악화나 실리카의 해중합을 억제하는 관점에서, 염기성 화합물의 함유량은 5 질량% 이하인 것이 바람직하고, 2 질량% 이하인 것이 보다 바람직하다. In the first invention, the basic compound acts as a solubilizer for obtaining the polishing rate. And the more the addition amount of a basic compound in the polishing liquid for semiconductor substrates, there exists a tendency for a polishing rate to become high. From the viewpoint of obtaining a high polishing rate, the content of the basic compound is preferably 0.15% by mass or more, and more preferably 0.2% by mass or more. Moreover, it is preferable that content of a basic compound is 5 mass% or less, and, as for content of a basic compound from a viewpoint of suppressing deterioration of surface roughness by the increase of etching, and depolymerization of a silica, it is more preferable that it is 2 mass% or less.

제1 발명에서는, 질소 함유 염기성 화합물이 수산화암모늄 또는 수산화테트라메틸암모늄을 함유하는 것이 바람직하다. 또한, 제1 발명에서는 무기 염기성 화합물이 수산화칼륨 또는 수산화나트륨을 함유하는 것이 바람직하다. 이들 염기성 화합물은 저악취라는 점에서 우수하다. In 1st invention, it is preferable that a nitrogen containing basic compound contains ammonium hydroxide or tetramethylammonium hydroxide. Moreover, in 1st invention, it is preferable that an inorganic basic compound contains potassium hydroxide or sodium hydroxide. These basic compounds are excellent in that they are low odor.

<제2 반도체 기판용 연마액(제2 발명)> <Abrasive Liquid for Second Semiconductor Substrate (Second Invention)>

본 발명에 따른 제2 반도체 기판용 연마액은, 표면이 알루미네이트에 의해 개질된 변성 실리카와, 무기 염기성 화합물을 함유하며, 변성 실리카의 함유량이 0.01 질량% 이상 1.5 질량% 이하이고, pH가 9 이상 12 이하이다.The polishing liquid for 2nd semiconductor substrates which concern on this invention contains the modified silica whose surface was modified by the aluminate, and an inorganic basic compound, content of modified silica is 0.01 mass% or more and 1.5 mass% or less, pH is 9 12 or more.

제2 발명에 따르면, 실리콘 등으로 대표되는 재료로 이루어지는 반도체 기판의 연마를 고속으로 행할 수 있다. 이 때문에, 본 발명에서는 반도체 기판의 가공 시간의 감소가 가능해진다. According to the second invention, polishing of a semiconductor substrate made of a material such as silicon can be performed at high speed. For this reason, in this invention, the processing time of a semiconductor substrate can be reduced.

제2 발명에서는, 변성 실리카의 일차 입경이 7 내지 50 nm인 것이 바람직하다.In 2nd invention, it is preferable that the primary particle diameter of modified silica is 7-50 nm.

변성 실리카의 일차 입경이 7 nm 이상임으로써, 실용적인 연마 속도를 얻기 쉬워진다. 또한, 변성 실리카의 일차 입경이 50 nm 이하임으로써, 흠집 등의 연마 결함의 발생을 억제하기 쉬워진다.When the primary particle diameter of the modified silica is 7 nm or more, a practical polishing rate is easily obtained. Moreover, since the primary particle diameter of modified silica is 50 nm or less, it becomes easy to suppress generation | occurrence | production of grinding | polishing defects, such as a scratch.

제2 발명에서는, 무기 염기성 화합물이 수산화칼륨 또는 수산화나트륨을 함유하는 것이 바람직하다. In 2nd invention, it is preferable that an inorganic basic compound contains potassium hydroxide or sodium hydroxide.

상술한 바와 같이, 제2 발명에 있어서도, 무기 염기성 화합물은 연마 속도를 얻기 위한 용해제로서 작용한다. 그리고, 반도체 기판용 연마액 중 무기 염기성 화합물의 첨가량이 많을수록 연마 속도가 높아지는 경향이 있다. 또한, 제2 발명에서는, 변성 실리카와 무기 염기성 화합물과의 조합에 의해서 변성 실리카(연마 입자)의 표면 전위가 가장 커지기 때문에, 연마 속도의 고속화가 가능해진다. 무기 염기성 화합물 중에서는, 저악취라는 점에서 수산화칼륨 또는 수산화나트륨이 우수하다. As described above, also in the second invention, the inorganic basic compound acts as a dissolving agent for obtaining a polishing rate. The polishing rate tends to increase as the amount of the inorganic basic compound added in the polishing liquid for semiconductor substrates increases. In addition, in the second invention, the surface potential of the modified silica (polishing particles) is greatest by the combination of the modified silica and the inorganic basic compound, so that the polishing rate can be increased. Among the inorganic basic compounds, potassium hydroxide or sodium hydroxide is excellent in view of low odor.

제2 발명은 1,2,4-트리아졸을 추가로 함유하는 것이 바람직하다.It is preferable that 2nd invention further contains 1,2,4-triazole.

이에 따라, 보존시나 사용시에서의 연마액의 pH의 저하를 억제할 수 있고, 연마액의 품질이 안정되기 때문에, 연마 속도의 저하 및 변동을 매우 작게 할 수 있다. 그 결과, 안정적인 폴리싱, 공정 관리의 용이화 및 품질이 갖추어진 반도체 기판의 가공이 가능해진다. Thereby, since the fall of pH of polishing liquid at the time of storage and use can be suppressed, and the quality of polishing liquid is stabilized, the fall of a polishing rate and fluctuation can be made very small. As a result, it becomes possible to process a semiconductor substrate with stable polishing, facilitating process management, and quality.

또한 반도체 기판의 연마 방법에 따른 발명으로서, 본 발명은 실리콘 관통 비어를 형성하기 위한 반도체 기판의 연마 방법이며, 실리콘 기판의 한쪽면에 요철부를 형성하는 공정과, 요철부에 금속을 매립하는 공정과, 실리콘 기판의 다른쪽면을 백그라인드하는 공정과, 제1 또는 제2 반도체 기판용 연마액을 이용하여, 다른쪽면을 금속이 노출되도록 연마하는 연마 공정을 구비하는 반도체 기판의 연마 방법을 제공한다. In addition, as an invention according to a method of polishing a semiconductor substrate, the present invention is a method of polishing a semiconductor substrate for forming a silicon through via, comprising: forming an uneven portion on one surface of the silicon substrate; And a polishing step of backgrinding the other surface of the silicon substrate and a polishing step of polishing the other surface to expose the metal using the polishing liquid for the first or second semiconductor substrate.

이에 따라, 실리콘 관통 비어를 형성하는 과정에서 발생된 백그라인드 후의 실리콘 손상층을, 양호한 연마 속도를 유지하면서 충분히 평탄화할 수 있다. As a result, the silicon damage layer after the backgrinding generated in the process of forming the silicon through via can be sufficiently flattened while maintaining a good polishing rate.

또한, 반도체 기판의 연마 방법에 따른 발명으로서, 본 발명은 실리콘 단결정 잉곳을 슬라이스하여 얻어진 실리콘 웨이퍼를 랩핑 또는 그라인딩한 후에, 실리콘 웨이퍼를 에칭하여, 조웨이퍼를 준비하는 공정과, 제1 또는 제2 반도체 기판용 연마액을 이용하여, 조웨이퍼를 연마하는 조연마 공정을 구비하는 반도체 기판의 연마 방법을 제공한다. 또한, 본원에서 제품이 되는 실리콘 웨이퍼를 마무리하기 위한 최종 연마 가공을 "마무리 연마"로 하고, 마무리 연마의 전단층으로서 행하는 연마 가공을 "조연마"로 한다. In addition, as an invention according to a method for polishing a semiconductor substrate, the present invention is a step of preparing a rough wafer by etching a silicon wafer after lapping or grinding a silicon wafer obtained by slicing a silicon single crystal ingot, and a first or second step. Provided is a polishing method for a semiconductor substrate having a rough polishing step of polishing a rough wafer using a polishing liquid for a semiconductor substrate. In addition, the final grinding | polishing process for finishing the silicon wafer used as a product in this application is "finish grinding | polishing", and the grinding | polishing process performed as a shearing layer of finish grinding | polishing is set to "coarse grinding | polishing".

이러한 반도체 기판의 연마 방법이면, 반도체 기판의 표면을 고속으로 연마 가공하는 것이 가능해진다.With such a polishing method of the semiconductor substrate, the surface of the semiconductor substrate can be polished at high speed.

반도체 기판의 연마 방법에 따른 발명으로서, 본 발명은 추가로 재이용하기 위한 반도체 기판의 연마 방법으로서, 부착물이 부착된 실리콘 웨이퍼를 습식 에칭하는 공정과, 제1 또는 제2 반도체 기판용 연마액을 이용하여, 습식 에칭된 실리콘 웨이퍼를 연마하는 조연마 공정을 구비하는 반도체 기판의 연마 방법을 제공한다. As an invention according to a method of polishing a semiconductor substrate, the present invention further provides a method of polishing a semiconductor substrate for reuse, comprising: wet etching a silicon wafer with adhered substances, and using a polishing liquid for a first or second semiconductor substrate. There is provided a polishing method of a semiconductor substrate having a rough polishing step of polishing a wet etched silicon wafer.

이러한 반도체 기판의 연마 방법이면, 재이용하기 위해서 회수된 반도체 기판(테스트 웨이퍼 등)의 표면으로부터 불필요한 부착물을 제거하고, 또한 요철이 적은 평활한 표면에 고속으로 연마 가공하는 것이 가능해진다. According to the polishing method of such a semiconductor substrate, it is possible to remove unnecessary deposits from the surface of the semiconductor substrate (test wafer or the like) recovered for reuse, and to perform polishing at high speed on a smooth surface with few irregularities.

<제3 반도체 기판용 연마액(제3 발명)> <Abrasive liquid for third semiconductor substrate (third invention)>

본 발명에 따른 제3 반도체 기판용 연마액은 연마 입자와, 1,2,4-트리아졸과, 수용성 고분자와, 염기성 화합물을 함유하며, pH가 9 이상 12 이하이다. The polishing liquid for third semiconductor substrates according to the present invention contains abrasive particles, 1,2,4-triazole, a water-soluble polymer, and a basic compound, and has a pH of 9 or more and 12 or less.

제3 발명에 따르면, 실리콘 등으로 대표되는 재료로 이루어지는 반도체 기판의 표면을, 요철이 적은 평활한 표면에 연마 가공하는 것이 가능해진다. According to the third aspect of the invention, the surface of a semiconductor substrate made of a material such as silicon can be polished to a smooth surface with few irregularities.

또한, 수용성 고분자의 함유량은, 반도체 기판용 연마액의 전체 질량에 대하여 0.001 질량% 이상 10 질량% 이하인 것이 바람직하다. 또한, 1,2,4-트리아졸의 함유량은, 반도체 기판용 연마액의 전체 질량에 대하여 0.01 질량% 이상 10 질량% 이하인 것이 바람직하다. Moreover, it is preferable that content of a water-soluble polymer is 0.001 mass% or more and 10 mass% or less with respect to the total mass of the polishing liquid for semiconductor substrates. Moreover, it is preferable that content of 1,2,4-triazole is 0.01 mass% or more and 10 mass% or less with respect to the total mass of the polishing liquid for semiconductor substrates.

수용성 고분자 및 1,2,4-트리아졸의 함유량을 상기 범위로 함으로써, 보다 확실하게 반도체 기판의 표면을 요철이 적고 평활한 표면에 연마 가공하는 것이 가능해진다. By setting the content of the water-soluble polymer and the 1,2,4-triazole in the above range, it is possible to reliably polish the surface of the semiconductor substrate to a smooth surface with less unevenness.

<제4 반도체 기판용 연마액(제4 발명)> <Four polishing liquid for fourth semiconductor substrate (fourth invention)>

본 발명에 따른 제4 반도체 기판용 연마액은 연마 입자와, 1,2,4-트리아졸과, 수용성 고분자와, 염기성 화합물을 함유하며, 1,2,4-트리아졸의 함유량이, 반도체 기판용 연마액의 전체 질량에 대하여 0.05 질량% 이상 0.5 질량% 이하이고, 수용성 고분자의 함유량이, 반도체 기판용 연마액의 전체 질량에 대하여 0.001 질량% 이상 0.1 질량% 이하이고, pH가 9 이상 12 이하이다.The polishing liquid for a fourth semiconductor substrate according to the present invention contains abrasive particles, 1,2,4-triazole, a water-soluble polymer, and a basic compound, and the content of 1,2,4-triazole is a semiconductor substrate. 0.05 mass% or more and 0.5 mass% or less with respect to the total mass of the polishing liquid, content of water-soluble polymer is 0.001 mass% or more and 0.1 mass% or less with respect to the total mass of the polishing liquid for semiconductor substrates, and pH is 9 or more and 12 or less to be.

이에 따라, 실리콘 등으로 대표되는 재료로 이루어지는 반도체 기판의 표면을 요철이 적고 평활하여, 결함이 적은 표면에 연마 가공하는 것이 가능해진다.As a result, the surface of the semiconductor substrate made of a material such as silicon can be polished to a surface having less unevenness and smoothness and less defects.

또한 반도체 기판의 연마 방법에 따른 발명으로서, 본 발명은 실리콘 단결정 잉곳을 슬라이스하여 얻어진 실리콘 웨이퍼를 랩핑 또는 그라인딩한 후에, 실리콘 웨이퍼를 에칭하여, 조웨이퍼를 준비하는 공정과, 조웨이퍼를 연마하는 연마 공정과, 제3 또는 제4 반도체 기판용 연마액을 이용하여, 조연마 공정 후 실리콘 웨이퍼를 추가로 연마하는 마무리 연마 공정을 구비하는 반도체 기판의 연마 방법을 제공한다. In addition, as an invention according to a method of polishing a semiconductor substrate, the present invention is a process of preparing a wafer wafer by etching a silicon wafer after lapping or grinding a silicon wafer obtained by slicing a silicon single crystal ingot, and polishing a wafer wafer. Provided are a polishing method of a semiconductor substrate comprising a step and a finish polishing step of further polishing a silicon wafer after the rough polishing step by using the polishing liquid for the third or fourth semiconductor substrate.

이에 따라, 실리콘 웨이퍼 상에 존재하는 미소한 요철을 충분히 해소함과 동시에, 결함이 적은 표면에 연마 가공할 수 있다. Thereby, the minute unevenness which exists on a silicon wafer is fully eliminated, and it can grind | polish to the surface with few defects.

또한 반도체 기판의 연마 방법에 따른 발명으로서, 본 발명은 재이용하기 위한 반도체 기판의 연마 방법으로서, 부착물이 부착된 실리콘 웨이퍼를 습식 에칭하는 공정과, 습식 에칭된 실리콘 웨이퍼를 연마하는 조연마 공정과, 제3 또는 제4 반도체 기판용 연마액을 이용하여, 조연마 공정 후 실리콘 웨이퍼를 추가로 연마하는 마무리 연마 공정을 구비하는 반도체 기판의 연마 방법을 제공한다. In addition, as an invention according to a method of polishing a semiconductor substrate, the present invention provides a method of polishing a semiconductor substrate for reuse, comprising the steps of wet etching a silicon wafer with deposits, a polishing step for polishing a wet etched silicon wafer, Provided is a polishing method of a semiconductor substrate comprising a finishing polishing step of further polishing a silicon wafer after a rough polishing step using a polishing liquid for a third or fourth semiconductor substrate.

이러한 반도체 기판의 연마 방법이면, 재이용하기 위해서 회수된 반도체 기판(테스트 웨이퍼 등)의 표면으로부터 불필요한 부착물을 제거함과 동시에, 실리콘 웨이퍼 상에 존재하는 미소한 요철이 해소되어 결함이 적은 재이용 가능한 반도체 기판을 제공하는 것이 가능해진다. Such a method of polishing a semiconductor substrate removes unnecessary deposits from the surface of a semiconductor substrate (test wafer, etc.) recovered for reuse, and removes minute irregularities present on the silicon wafer, thereby reusing a semiconductor substrate having fewer defects. It becomes possible to provide.

<제5 반도체 기판용 연마액(제5 발명)> <5th semiconductor substrate polishing liquid (5th invention)>

본 발명에 따른 제5 반도체 기판용 연마액은, 연마 입자와, 1,2,4-트리아졸과, 수용성 고분자와, 염기성 화합물을 함유하며, 1,2,4-트리아졸의 함유량이, 반도체 기판용 연마액의 전체 질량에 대하여 0.2 질량% 이상 3.0 질량% 이하이고, 수용성 고분자의 함유량이, 반도체 기판용 연마액의 전체 질량에 대하여 0.01 질량% 이상 0.2 질량% 이하이고, pH가 9 이상 12 이하이다.The polishing liquid for a fifth semiconductor substrate according to the present invention contains abrasive particles, 1,2,4-triazole, a water-soluble polymer, and a basic compound, and the content of 1,2,4-triazole is a semiconductor. It is 0.2 mass% or more and 3.0 mass% with respect to the total mass of the polishing liquid for board | substrates, The content of a water-soluble polymer is 0.01 mass% or more and 0.2 mass% or less with respect to the total mass of the polishing liquid for semiconductor substrates, pH is 9 or more 12 It is as follows.

이에 따라, 반도체 기판에 대한 소정의 연마 속도를 유지하면서, 기판 표면에 요철이 있는 경우에는 볼록부를 우선적으로 연마하는 것이 가능해진다.This makes it possible to preferentially polish the convex portions when there are irregularities on the surface of the substrate while maintaining a predetermined polishing rate for the semiconductor substrate.

또한, 반도체 기판의 연마 방법에 따른 발명으로서, 본 발명은 재이용하기 위한 반도체 기판의 연마 방법으로서, 부착물이 부착된 실리콘 웨이퍼를 습식 에칭한 후, 실리콘 웨이퍼를 그라인딩하여 조웨이퍼를 준비하는 공정과, 제3 또는 제5 반도체 기판용 연마액을 이용하여, 조웨이퍼를 연마하는 조연마 공정을 구비하는 반도체 기판의 연마 방법을 제공한다.In addition, as an invention according to a method of polishing a semiconductor substrate, the present invention provides a method of polishing a semiconductor substrate for reuse, comprising the steps of: wet etching a silicon wafer with deposits thereon and then grinding the silicon wafer to prepare a jaw wafer; Provided is a polishing method for a semiconductor substrate comprising a rough polishing step of polishing a rough wafer using a polishing liquid for a third or fifth semiconductor substrate.

이러한 반도체 기판의 연마 방법이면, 종래 몇 스텝으로 나눠 행해지고 있었던 조연마를 1 스텝으로 행할 수 있기 때문에, 조연마에서 발생되는 반도체 기판의 연마 손실을 감소하는 것이 가능해진다. 이에 따라, 실리콘 웨이퍼의 재이용 횟수를 보다 많이 할 수 있다는 효과도 얻어진다. According to the polishing method of such a semiconductor substrate, since rough polishing which has been conventionally performed in several steps can be performed in one step, it is possible to reduce the polishing loss of the semiconductor substrate generated in the rough polishing. As a result, the effect of increasing the number of times of reuse of the silicon wafer is also obtained.

또한 반도체 기판의 연마 방법에 따른 발명으로서, 본 발명은 실리콘 관통 비어를 형성하기 위한 반도체 기판의 연마 방법으로서, 실리콘 기판의 한쪽면에 오목부를 형성하는 공정과, 오목부에 금속을 매립하는 공정과, 실리콘 기판의 다른쪽면을 백그라인드하는 공정과, 제3 또는 제5 반도체 기판용 연마액을 이용하여, 다른쪽면을 금속이 노출되도록 연마하는 연마 공정을 구비하는 반도체 기판의 연마 방법을 제공한다.In addition, according to the invention according to the method of polishing a semiconductor substrate, the present invention provides a method of polishing a semiconductor substrate for forming a silicon through via, comprising: forming a recess in one surface of the silicon substrate; And a polishing step of backgrinding the other surface of the silicon substrate and a polishing step of polishing the other surface to expose the metal using the polishing liquid for the third or fifth semiconductor substrate.

이에 따라, 실리콘 관통 비어를 형성하는 과정에서 발생된 백그라인드 후의 연삭 흔적을, 적은 연마량으로 충분히 평탄화할 수 있다. Thereby, the grinding trace after the backgrinding generated in the process of forming a silicon through via can be fully planarized with a small grinding | polishing amount.

또한, 상술한 조연마 공정에서, 조웨이퍼의 연마량을 L(nm)으로 하고, 조웨이퍼의 초기 단차를 Rt0(nm)으로 하고, 조연마된 후의 조웨이퍼의 단차를 Rt1(nm)로 정의한 경우, Rt0≤L≤Rt0×1.3을 만족하는 L(nm)만 조웨이퍼를 연마(즉, 초기 단차의 1.3배 이하의 연마량만 연마)했을 때에, L/(Rt0-Rt1)≤1.3 및 Rt1≤100(nm)을 모두 만족하는 것이 바람직하다. 또한, 최종적인 연마량은 상술한 범위(Rt0≤L≤Rt0×1.3) 이상이어도 관계없음은 물론이다. In the above-described rough polishing step, the polishing amount of the rough wafer is L (nm), the initial step of the rough wafer is R t0 (nm), and the level of the rough rough wafer after the rough polishing is R t1 (nm). when defined as a, R t0 ≤L≤R the crude wafer only L (nm) satisfying 1.3 × t0 when the grinding (i.e., grinding only the polishing amount of no more than 1.3 times the initial step), L / (R t0 -R It is preferable to satisfy both t1 ) ≤ 1.3 and R t1 ≤ 100 (nm). In addition, the final polishing amount is not more than the above-described relationship may be a range (R t0 ≤L≤R t0 × 1.3). FIG.

또한, 상술한 반도체 기판의 연마 방법에 있어서, 조연마 공정 후의 조웨이퍼를, 연마액을 이용하여 연마하는 마무리 연마 공정을 추가로 구비할 수도 있고, 연마액이 연마 입자와, 1,2,4-트리아졸과, 수용성 고분자와, 염기성 화합물을 함유하고, pH가 9 이상 12 이하인 것이 바람직하다. 이에 따라, 반도체 기판의 표면을 요철이 적고 평활하여, 결함이 적은 연마 가공하는 것이 가능해진다. In addition, in the above-described method for polishing a semiconductor substrate, a finish polishing step of polishing the rough wafer after the rough polishing step by using the polishing liquid may be further provided, and the polishing liquid includes the abrasive particles and 1,2,4. It is preferable that -triazole, a water-soluble polymer, and a basic compound are contained and pH is 9 or more and 12 or less. Thereby, the surface of a semiconductor substrate can be polished with few unevenness | smoothness, and can be polished few defects.

또한, 상술한 반도체 기판의 연마 방법에 있어서, 조연마 공정 후의 조웨이퍼를, 연마액을 이용하여 연마하는 마무리 연마 공정을 추가로 구비할 수도 있고, 연마액이 연마 입자와, 1,2,4-트리아졸과, 수용성 고분자와, 염기성 화합물을 함유하고, 1,2,4-트리아졸의 함유량이, 반도체 기판용 연마액의 전체 질량에 대하여 0.05 질량% 이상 0.5 질량% 이하이고, 수용성 고분자의 함유량이, 반도체 기판용 연마액의 전체 질량에 대하여 0.001 질량% 이상 0.1 질량% 이하이고, pH가 9 이상 12 이하인 것이 바람직하다. 이에 따라, 반도체 기판의 표면을 보다 확실하게 요철이 적고 평활하여, 결함이 보다 적은 표면에 마무리 연마 가공하는 것이 가능해진다. In addition, in the above-described method for polishing a semiconductor substrate, a finish polishing step of polishing the rough wafer after the rough polishing step by using the polishing liquid may be further provided, and the polishing liquid includes the abrasive particles and 1,2,4. It contains -triazole, a water-soluble polymer, and a basic compound, and the content of 1,2,4-triazole is 0.05 mass% or more and 0.5 mass% or less with respect to the total mass of the polishing liquid for semiconductor substrates, It is preferable that content is 0.001 mass% or more and 0.1 mass% or less with respect to the total mass of the polishing liquid for semiconductor substrates, and pH is 9 or more and 12 or less. Thereby, the surface of a semiconductor substrate can be reliably less smooth and smooth, and it can become the finish polishing process to the surface with less defects.

또한, 상기 제3, 제4 및 제5 반도체 기판용 연마액에 있어서는, 수용성 고분자가 비이온성 고분자인 것이 바람직하다. 비이온성 고분자를 이용함으로써, 반도체 기판 표면의 요철을 감소하는 효과가 현저해진다. 비이온성 고분자는, 폴리비닐피롤리돈 및 폴리비닐피롤리돈의 공중합체로부터 선택되는 적어도 1종인 것이 바람직하다. 또한, 수용성 고분자가 폴리비닐피롤리돈 및 폴리비닐피롤리돈의 공중합체로부터 선택되는 적어도 1종을 포함하는 혼합물일 수도 있다. In the polishing liquids for the third, fourth and fifth semiconductor substrates, the water-soluble polymer is preferably a nonionic polymer. By using a nonionic polymer, the effect of reducing the unevenness | corrugation of the surface of a semiconductor substrate becomes remarkable. It is preferable that a nonionic polymer is at least 1 sort (s) chosen from the copolymer of polyvinylpyrrolidone and polyvinylpyrrolidone. In addition, the water-soluble polymer may be a mixture containing at least one selected from copolymers of polyvinylpyrrolidone and polyvinylpyrrolidone.

상기 본 발명에 따른 반도체 기판용 연마액에서는, 연마 대상인 반도체 기판이 실리콘, 또는 기판 구성에 실리콘을 포함하는 기판인 것이 바람직하다. 즉, 본 발명은 실리콘, 또는 기판 구성에 실리콘을 포함하는 기판에 대한 연마 속도에 특히 우수하다.In the polishing liquid for semiconductor substrates according to the present invention, it is preferable that the semiconductor substrate to be polished is silicon or a substrate containing silicon in the substrate configuration. That is, the present invention is particularly excellent in the polishing rate for silicon or a substrate including silicon in the substrate configuration.

본 발명에 따른 반도체 기판의 연마 방법에서는, 상기 본 발명에 따른 반도체 기판용 연마액을 이용하여 반도체 기판의 표면을 연마한다. 이러한 연마 방법에 따르면, 반도체 기판의 표면을 평활하고 결함이 적은 표면에 고속으로 연마 가공하는 것이 가능해진다. In the method of polishing a semiconductor substrate according to the present invention, the surface of the semiconductor substrate is polished using the polishing liquid for semiconductor substrate according to the present invention. According to such a polishing method, the surface of a semiconductor substrate can be polished at a high speed on a smooth and few defect surface.

본 발명에서는, 고속이고 안정적인 폴리싱에 의해 반도체 기판의 가공 시간의 감소, 공정 관리의 용이화 및 품질이 갖추어진 반도체 기판의 가공을 가능하게 하는 반도체 기판용 연마액 및 해당 반도체 기판 연마액을 이용한 반도체 기판의 연마 방법을 제공할 수 있다. In the present invention, a polishing liquid for a semiconductor substrate and a semiconductor using the semiconductor substrate polishing liquid, which enable a high speed and stable polishing to reduce the processing time of the semiconductor substrate, facilitate the process management, and process the semiconductor substrate having a high quality. It is possible to provide a method for polishing a substrate.

또한, 본 발명에 의해, 반도체 기판의 표면을 요철이 적고 평활하여 결함이 적은 표면에 연마 가공하는 것이 가능한 반도체 기판용 연마액 및 반도체 기판용 연마액의 연마 방법이 제공된다. In addition, the present invention provides a polishing liquid for a semiconductor substrate and a polishing method for a polishing liquid for a semiconductor substrate, wherein the surface of the semiconductor substrate can be polished to a surface with little unevenness and smoothness and less defects.

또한, 본 발명에 의해, 실용적인 연마 속도로 반도체 기판의 표면을 적은 연마량으로 요철이 적고 평활한 표면에 연마 가공하는 것이 가능한 반도체 기판용 연마액 및 반도체 기판용 연마액의 연마 방법이 제공된다. Further, the present invention provides a polishing liquid for a semiconductor substrate and a polishing liquid for a semiconductor substrate, which can polish the surface of a semiconductor substrate to a smooth surface with little unevenness at a small polishing amount at a practical polishing rate.

[도 1] 실시예 1 내지 4 및 종래 예(비교예 1 내지 11)의 각 연마액을 제조한 시점부터 24시간 후의 각 연마액의 pH의 변화량을 나타낸 그래프이다.
[도 2] 실시예 1 내지 4 및 종래 예(비교예 1 내지 11)의 각 연마액의 조정 직후의 연마 속도, 및 각 연마액을 제조한 시점부터 24시간 후의 각 연마액의 연마 속도를 나타낸 그래프이다.
[도 3] 각 연마액 중 지립(실리카)의 첨가량과, 각 연마액을 제조한 시점에서부터 24시간 후의 각 연마액의 pH의 변화량의 관계를 나타낸 그래프이다.
[도 4] 실시예 9의 단차·표면 조도·미세 형상 측정 장치에 의한 측정 결과이다.
[도 5] 비교예 20의 단차·표면 조도·미세 형상 측정 장치에 의한 측정 결과이다.
[도 6] 실시예 11 내지 14와 종래 예(비교예 21 내지 24)의 연마액의 pH와 연마 속도를 나타낸 그래프이다.
[도 7] 실시예 19의 단차·표면 조도·미세 형상 측정 장치에 의한 측정 결과이다.
[도 8] 비교예 33의 단차·표면 조도·미세 형상 측정 장치에 의한 측정 결과이다.
[도 9] 비교예 34의 단차·표면 조도·미세 형상 측정 장치에 의한 측정 결과이다.
[도 10] 비교예 35의 단차·표면 조도·미세 형상 측정 장치에 의한 측정 결과이다.
[도 11] 실시예 45의 연마량 L과 최대 높이 Rt와의 관계를 나타낸 그래프이다.
[도 12] 비교예 43의 연마량 L과 최대 높이 Rt와의 관계를 나타낸 그래프이다.
[도 13] 본 발명의 한 실시 형태에 따른 반도체 기판의 연마 방법을 나타내는 개략 단면도이다.
[도 14] 일반적인 실리콘 웨이퍼의 가공 공정을 나타낸 플로우 차트이다.
[도 15] 일반적인 실리콘 웨이퍼의 연마 공정을 나타내는 모식도이다.
[도 16] 도 16(a)는 실리콘 웨이퍼의 일반적인 재생 공정을 나타낸 플로우 차트이고, 도 16(b)는 본 발명의 한 실시 형태에 따른 반도체 기판의 연마 방법을 이용한 경우의, 실리콘 웨이퍼의 재생 공정을 나타낸 플로우 차트이다.
[도 17] 제3 내지 제5 반도체 기판용 연마액에 있어서의 1,2,4-트리아졸 및 수용성 고분자의 함유량을 나타내는 그래프이다.
1 is a graph showing changes in pH of each polishing liquid after 24 hours from the time of producing each polishing liquid of Examples 1 to 4 and the conventional examples (Comparative Examples 1 to 11).
FIG. 2 shows the polishing rate immediately after the adjustment of each polishing liquid of Examples 1 to 4 and the conventional examples (Comparative Examples 1 to 11), and the polishing rate of each polishing liquid after 24 hours from the time of producing each polishing liquid. It is a graph.
FIG. 3 is a graph showing the relationship between the amount of abrasive grains (silica) added in each polishing liquid and the amount of change in pH of each polishing liquid after 24 hours from the time of producing each polishing liquid.
It is a measurement result by the level | step difference, surface roughness, and a fine shape measuring apparatus of Example 9.
It is a measurement result by the level | step difference, surface roughness, and a fine shape measuring apparatus of the comparative example 20.
6 is a graph showing pHs and polishing rates of polishing liquids of Examples 11 to 14 and the conventional examples (Comparative Examples 21 to 24).
The measurement result by the level difference, surface roughness, and a fine shape measuring apparatus of Example 19. FIG.
The measurement result by the level | step difference, surface roughness, and a fine shape measuring apparatus of the comparative example 33.
The measurement result by the level | step difference, surface roughness, and a fine shape measuring apparatus of the comparative example 34.
The measurement result by the level | step difference, surface roughness, and a fine shape measuring apparatus of the comparative example 35.
11 is a graph showing the relationship between the polishing amount L and the maximum height Rt of Example 45. FIG.
12 is a graph showing a relationship between the polishing amount L of the comparative example 43 and the maximum height Rt.
It is a schematic sectional drawing which shows the grinding | polishing method of the semiconductor substrate which concerns on one Embodiment of this invention.
Fig. 14 is a flowchart showing a general silicon wafer processing step.
Fig. 15 is a schematic diagram showing a polishing step of a general silicon wafer.
Fig. 16A is a flow chart showing a general regeneration process of a silicon wafer, and Fig. 16B is a regeneration of a silicon wafer in the case of using a polishing method of a semiconductor substrate according to an embodiment of the present invention. It is a flowchart which shows a process.
FIG. 17 is a graph showing the contents of 1,2,4-triazole and water-soluble polymers in the polishing liquids for third to fifth semiconductor substrates. FIG.

이하, 본 발명의 한 실시 형태에 따른 반도체 기판용 연마액 및 해당 연마액을 이용한 반도체 기판의 연마 방법에 대하여, 필요에 따라 도면을 참조하면서 상세히 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, the polishing liquid for semiconductor substrates and the polishing method of the semiconductor substrate using this polishing liquid which concern on one Embodiment of this invention are demonstrated in detail, referring drawings.

<제1 반도체 기판용 연마액> <Polishing liquid for first semiconductor substrate>

제1 발명의 실시 형태로서, 연마 입자와, 1,2,4-트리아졸과, 염기성 화합물을 함유하며, 염기성 화합물이 질소 함유 염기성 화합물 또는 무기 염기성 화합물이고, 염기성 화합물의 함유량이 0.1 질량% 이상이고, pH가 9 이상 12 이하인 반도체 기판용 연마액에 대해서 설명한다. As an embodiment of the first invention, the abrasive particles, 1,2,4-triazole and a basic compound are contained, wherein the basic compound is a nitrogen-containing basic compound or an inorganic basic compound, and the content of the basic compound is 0.1% by mass or more. And the polishing liquid for semiconductor substrates whose pH is 9 or more and 12 or less is demonstrated.

제1 실시 형태에서는, 연마액의 pH가 9 이상 12 이하의 높은 알칼리 영역에서도 pH의 저하를 억제할 수 있기 때문에, 경시에 의한 연마 속도의 저하 및 변동을 매우 작게 하는 것이 가능해지며, 고속의 반도체 기판의 폴리싱이 가능해진다. In the first embodiment, the pH of the polishing liquid can be suppressed even in a high alkali region of 9 or more and 12 or less, so that the decrease and fluctuation of the polishing rate due to the aging can be made very small, and a high speed semiconductor Polishing of the substrate becomes possible.

(pH)(pH)

제1 실시 형태에서는, 반도체 기판에 대한 충분한 연마 속도를 얻기 위해서, 반도체 기판용 연마액의 pH의 하한을 9.0 이상으로 한다. 보다 우수한 연마 속도를 얻는다는 점에서는, pH는 9.5 이상인 것이 바람직하다. 또한 보존시나 사용시에 연마액의 pH가 저하되는 것을 충분히 억제하기 위해, pH의 상한은 12.0이고, 11.5 이하인 것이 바람직하며, 11.0 이하인 것이 보다 바람직하다. In 1st Embodiment, in order to acquire the sufficient grinding | polishing rate with respect to a semiconductor substrate, the minimum of pH of the polishing liquid for semiconductor substrates shall be 9.0 or more. It is preferable that pH is 9.5 or more from the point which acquires the outstanding polishing rate. Moreover, in order to fully suppress that pH of polishing liquid falls at the time of storage or use, the upper limit of pH is 12.0, it is preferable that it is 11.5 or less, and it is more preferable that it is 11.0 or less.

pH는, 예를 들면 1,2,4-트리아졸 및/또는 염기성 화합물의 첨가량으로 조정할 수 있다. 또한, 반도체 기판용 연마액의 pH는, pH 미터(예를 들면, 요꼬가와 덴끼 가부시끼가이샤 제조, Model pH 81)로 측정할 수 있다. pH can be adjusted with the addition amount of a 1,2, 4-triazole and / or a basic compound, for example. In addition, pH of the polishing liquid for semiconductor substrates can be measured with a pH meter (for example, Yokogawa Denki Co., Ltd. make, Model pH 81).

(1,2,4-트리아졸 및 염기성 화합물)(1,2,4-triazole and basic compound)

제1 실시 형태에 따른 반도체 기판용 연마액의 중요한 특징은, 1,2,4-트리아졸과 염기성 화합물을 병용하는 점에 있다. 1,2,4-트리아졸과 염기성 화합물을 병용하는 것이 본 발명의 효과를 얻기 위해서 중요해지는 이유는 상세하게는 알 수 없지만, 반도체 기판용 연마액이 1,2,4-트리아졸과 염기성 화합물을 모두 함유함으로써 하기의 사항 1, 2가 달성되는 것이 본 발명의 효과를 발휘하기 위한 중요한 팩터 중 하나라고 생각된다. An important feature of the polishing liquid for semiconductor substrates according to the first embodiment is that 1,2,4-triazole and a basic compound are used in combination. The reason why it is important to use 1,2,4-triazole and a basic compound together in order to obtain the effect of the present invention is not known in detail, but the polishing liquid for semiconductor substrates is 1,2,4-triazole and a basic compound. It is considered that one of the important factors for achieving the effect of the present invention is that the following matters 1 and 2 are achieved by containing all of them.

[사항 1] 염기성 화합물의 첨가량을 많이 할 수 있는 것. [Item 1] A large amount of addition of the basic compound.

[사항 2] 시간의 경과에 수반되는 반도체 기판용 연마액의 pH의 변동을 적게 할 수 있는 것.[Item 2] The variation in pH of the polishing liquid for semiconductor substrates with the passage of time can be reduced.

상기 사항 1에 대해서 자세히 설명한다. 염기성 화합물은 반도체 기판의 용해제로서 작용한다. 따라서, 높은 연마 속도를 얻는 관점에서는 염기성 화합물의 첨가량이 많을수록 바람직하다. 그러나, 예를 들면 연마액의 pH의 목표값을 11로 설정하고, 염기성 화합물로서 수산화칼륨을 첨가하는 경우, 반도체 기판용 연마액의 pH가 바로 상승된다. 그런데, 반도체 기판용 연마액에 1,2,4-트리아졸을 첨가해 두면, 1,2,4-트리아졸의 pKa1은 2.2로 낮기 때문에, 염기성 화합물의 첨가에 수반되는 반도체 기판용 연마액의 pH의 상승을 억제할 수 있다. 이러한 이유로부터, 1,2,4-트리아졸과 염기성 화합물을 병용함으로써, 염기성 화합물을 증량하는 것이 가능해진다. The above item 1 will be described in detail. The basic compound acts as a solvent of the semiconductor substrate. Therefore, from the viewpoint of obtaining a high polishing rate, the more the amount of the basic compound added, the more preferable. However, for example, when the target value of the pH of the polishing liquid is set to 11 and potassium hydroxide is added as the basic compound, the pH of the polishing liquid for semiconductor substrates immediately rises. By the way, to leave the 1,2,4-triazole was added to the polishing liquid for a semiconductor substrate, pKa 1 of 1,2,4-triazol-1 is due to the low to 2.2, for a semiconductor substrate accompanying the addition of a basic compound, the polishing solution The rise in pH can be suppressed. For this reason, it is possible to increase the basic compound by using together 1,2,4-triazole and a basic compound.

1,2,4-트리아졸을 단독으로 연마액에 함유시켰다고 해도, 연마 속도가 향상되는 효과는 거의 없다. 연마 속도의 향상을 위해서는, 1,2,4-트리아졸을 용해제로서 작용하는 염기성 화합물과 병용하는 것이 중요하다. Even if 1,2,4-triazole is contained alone in the polishing liquid, there is little effect of improving the polishing rate. In order to improve the polishing rate, it is important to use 1,2,4-triazole in combination with a basic compound which acts as a solubilizer.

1,2,4-트리아졸 대신에 황산이나 염산 등의 산을 첨가하는 것으로도, 염기성 화합물을 증량할 수 있지만, 이러한 경우에는, 실리콘에 대한 연마 속도가 충분히 얻어지지 않거나, 배합 후 pH의 저하를 억제하는 효과는 작다는 것을 본 발명자들의 검토로 알 수 있다.By adding an acid such as sulfuric acid or hydrochloric acid instead of 1,2,4-triazole, the basic compound can be increased, but in this case, the polishing rate for silicon is not sufficiently obtained, or the pH decreases after blending. It can be seen from the present inventors that the effect of suppressing the effect is small.

상기 사항 2에 대해서 설명한다. 1,2,4-트리아졸을 함유하는 연마액에서는, 그의 배합으로부터 시간이 경과하여도 pH의 저하를 매우 작게 할 수 있다. 1,2,4-트리아졸 대신에, 이것에 유사한 구조를 갖는 1,2,3-트리아졸(pKa1=2.1)이나 1H-벤조트리아졸(pKa1=8.2)을 이용한 경우, 상기 사항 1에서 설명한 바와 같이, 연마액에 대한 염기성 화합물의 첨가량을 증량할 수 있지만, 배합 후 pH의 저하를 억제하는 효과는 작을 뿐 아니라, 염기성 화합물의 첨가량에 적합한 연마 속도 향상의 효과는 얻어지지 않는다는 것을 알 수 있다. 또한, 1,2,4-트리아졸 대신에 이미다졸 화합물을 이용한 경우, 이미다졸 화합물의 pKa1은 14.5로 높기 때문에, 용해제로서 작용하는 염기성 화합물의 첨가량을 증량할 수 없으며, 배합 후 pH의 저하를 억제하는 효과도 작다. The above item 2 will be described. In the polishing liquid containing 1,2,4-triazole, the fall of pH can be made very small even if time passes from the compounding. In case of using 1,2,3-triazole (pKa 1 = 2.1) or 1H-benzotriazole (pKa 1 = 8.2) having a structure similar to this instead of 1,2,4-triazole, item 1 above. As described above, it can be seen that the addition amount of the basic compound to the polishing liquid can be increased, but the effect of suppressing the decrease in pH after mixing is small and the effect of improving the polishing rate suitable for the addition amount of the basic compound is not obtained. Can be. In addition, when the imidazole compound is used instead of 1,2,4-triazole, since the pKa 1 of the imidazole compound is high at 14.5, it is not possible to increase the amount of addition of the basic compound which acts as a solubilizer and lower the pH after blending. The effect of suppressing is also small.

제1 실시 형태에 따른 반도체 기판용 연마액에 있어서의 1,2,4-트리아졸의 첨가량은, 연마액의 pH 저하 억제와 연마 속도 향상의 효과를 충분히 얻을 수 있다는 점에서, 0.1 질량% 이상인 것이 바람직하고, 0.25 질량% 이상인 것이 보다 바람직하다. 또한, 1,2,4-트리아졸의 첨가량은, 연마 입자의 응집 등의 문제점을 방지하기 쉽다는 점에서, 10 질량% 이하인 것이 바람직하고, 7 질량% 이하인 것이 보다 바람직하며, 5 질량% 이하인 것이 가장 바람직하다. 또한, 연마 입자의 응집은 1,2,4-트리아졸의 첨가량에만 기인한다고는 일률적으로는 말할 수 없으며, 연마 입자의 입경이나 첨가량에도 기인한다.The 1,2,4-triazole addition amount in the polishing liquid for semiconductor substrates which concerns on 1st Embodiment is 0.1 mass% or more in the point which can fully acquire the effect of suppressing pH fall of a polishing liquid, and improving a polishing rate. It is preferable, and it is more preferable that it is 0.25 mass% or more. The amount of 1,2,4-triazole added is preferably 10% by mass or less, more preferably 7% by mass or less, more preferably 5% by mass or less, from the viewpoint of easily preventing problems such as aggregation of abrasive particles. Most preferred. The agglomeration of the abrasive grains cannot be said to be attributable to only the addition amount of 1,2,4-triazole, but also to the particle size and the addition amount of the abrasive grains.

제1 실시 형태에 따른 반도체 기판용 연마액이 함유하는 염기성 화합물로는, 저악취의 관점에서, 수산화암모늄 및 수산화테트라메틸암모늄으로부터 선택되는 1종 이상의 질소 함유 염기성 화합물, 또는 수산화칼륨 및 수산화나트륨으로부터 선택되는 1종 이상의 무기 염기성 화합물이 바람직하다. 이들은 단독으로 또는 복수로 사용할 수 있다. Examples of the basic compound contained in the polishing liquid for semiconductor substrates according to the first embodiment include one or more nitrogen-containing basic compounds selected from ammonium hydroxide and tetramethylammonium hydroxide, or potassium hydroxide and sodium hydroxide from the viewpoint of low odor. At least one inorganic basic compound selected is preferred. These can be used individually or in plurality.

(연마 입자)(Polishing particles)

제1 실시 형태에서는, 반도체 기판용 연마액에 포함되는 연마 입자로서 실리카를 사용하는 것이 바람직하다. 이에 따라, 높은 연마 속도를 얻기 쉬워진다. 사용할 수 있는 실리카로는, 공지된 것을 널리 사용할 수 있고, 구체적으로는 예를 들면 발연 실리카, 콜로이달 실리카, 침전법 실리카 등을 들 수 있다. 그 중에서도 고순도인 것이 얻기 쉽다는 점에서, 발연 실리카 또는 콜로이달 실리카가 바람직하고, 물에 대한 분산 안정성이나 흠집 등의 연마 결함이 발생하기 어렵다는 점에서 콜로이달 실리카가 보다 바람직하다. 또한, 실리카는 필요에 따라 다른 연마 입자와 병용할 수도 있다. 실리카와 병용할 수 있는 다른 연마 입자로는, 구체적으로는 예를 들면 알루미나, 세리아, 티타니아, 지르코니아, 유기 중합체 등을 들 수 있다. In 1st Embodiment, it is preferable to use a silica as abrasive grain contained in the polishing liquid for semiconductor substrates. This makes it easy to obtain a high polishing rate. As a silica which can be used, a well-known thing can be used widely, Specifically, a fumed silica, colloidal silica, a precipitation silica etc. are mentioned, for example. Among them, fumed silica or colloidal silica is preferred because it is easy to obtain high purity, and colloidal silica is more preferable in that polishing defects such as dispersion stability and scratches in water are less likely to occur. In addition, silica can also be used together with another abrasive particle as needed. As another abrasive particle which can be used together with a silica, alumina, ceria, titania, zirconia, an organic polymer etc. are mentioned specifically ,.

실리카의 일차 입경은, 실용적인 연마 속도를 얻을 수 있다는 점에서, 5 nm 이상인 것이 바람직하고, 7 nm 이상인 것이 보다 바람직하며, 9 nm 이상인 것이 특히 바람직하다. 또한, 실리카의 일차 입경은, 흠집 등의 연마 결함의 발생을 억제하기 쉽다는 점에서, 200 nm 이하인 것이 바람직하고, 100 nm 이하인 것이 보다 바람직하며, 50 nm 이하인 것이 특히 바람직하고, 40 nm 이하인 것이 매우 바람직하다. 실리카의 일차 입경을 상기한 범위 내로 한 경우, 입경에 의존하는 기계 작용에 의한 연마 촉진 효과와, 소립 직경화에 따른 입자수 증가에 의한 연마 촉진 효과와의 조합에 의해 가장 연마 속도가 향상된다고 생각된다. The primary particle size of the silica is preferably 5 nm or more, more preferably 7 nm or more, and particularly preferably 9 nm or more, in terms of obtaining a practical polishing rate. In addition, since the primary particle diameter of silica is easy to suppress generation | occurrence | production of grinding | polishing defects, such as a flaw, it is preferable that it is 200 nm or less, It is more preferable that it is 100 nm or less, It is especially preferable that it is 50 nm or less, It is 40 nm or less Very preferred. When the primary particle diameter of silica is in the above-mentioned range, it is thought that the polishing rate is most improved by the combination of the grinding | polishing promotion effect by the mechanical action which depends on a particle diameter, and the grinding | polishing promotion effect by the increase of the particle number by a small particle diameter. do.

제1 실시 형태에서 실리카의 일차 입경이란, BET 비표면적 V로부터 산출할 수 있는 입자의 평균 직경을 말하며, 가스 흡착법에 의한 흡착 비표면적(BET 비표면적이라 함, 이하 동일)의 측정으로부터, 이하의 수학식 1에 의해 산출된다.In the first embodiment, the primary particle diameter of silica refers to the average diameter of the particles that can be calculated from the BET specific surface area V. From the measurement of the adsorption specific surface area (hereinafter referred to as BET specific surface area) by the gas adsorption method, It is calculated by Equation 1.

Figure 112011082037051-pct00001
Figure 112011082037051-pct00001

수학식 1에 있어서, D1은 입자의 일시 입경(단위: m), ρ는 입자의 밀도(단위: kg/㎥), V는 BET 비표면적(단위: ㎡/g)을 나타낸다. In Equation 1, D1 denotes a temporary particle size of a particle (unit: m), ρ denotes a particle density (unit: kg / m 3), and V denotes a BET specific surface area (unit: m 2 / g).

보다 구체적으로는, 우선 지립을 진공 동결 건조기로 건조하고, 이 잔분을 유발(자성, 100 ㎖)로 미세하게 마쇄하여 측정용 시료로 하고, 이를 유아사 아이오닉스(주) 제조 BET 비표면적 측정 장치(제품명 오토솔브 6)를 이용하여 BET 비표면적 V를 측정하여, 일차 입경 D1을 산출한다. 또한, 입자가 콜로이달 실리카인 경우에는 입자의 밀도ρ는 ρ=2200(kg/㎥)이다. More specifically, first, the abrasive grains are dried in a vacuum freeze dryer, and the residue is finely ground in a mortar (magnetic, 100 ml) to obtain a sample for measurement, which is obtained by a BET specific surface area measuring apparatus manufactured by Yuasa Ionics Co., Ltd. ( The primary particle size D1 is calculated by measuring the BET specific surface area V using the product name Autosolve 6). In the case where the particles are colloidal silica, the density ρ of the particles is ρ = 2200 (kg / m 3).

따라서, BET 비표면적 V(㎡/g)을 대입하면, Therefore, substituting the BET specific surface area V (m 2 / g),

Figure 112011082037051-pct00002
Figure 112011082037051-pct00002

로서, 일차 입경을 구할 수 있다. As a result, the primary particle size can be obtained.

연마 입자의 첨가량은, 연마액 전체에 대하여 0.01 질량% 이상 5.0 질량% 이하인 것이 바람직하고, 0.05 질량% 이상 3.0 질량% 이하인 것이 보다 바람직하며, 0.1 질량% 이상 1.0 질량% 이하인 것이 더욱 바람직하다. 연마 입자의 첨가량을 0.01 질량% 이상으로 함으로써, 충분한 연마 속도를 얻기 쉬워진다. 또한, 연마 입자의 첨가량을 5.0 질량% 이하로 함으로써, 연마상 등의 결함 발생을 억제하기 쉬워진다.It is preferable that the addition amount of abrasive grain is 0.01 mass% or more and 5.0 mass% or less with respect to the whole polishing liquid, It is more preferable that they are 0.05 mass% or more and 3.0 mass% or less, It is further more preferable that they are 0.1 mass% or more and 1.0 mass% or less. By making the addition amount of abrasive grain into 0.01 mass% or more, sufficient polishing rate becomes easy to be obtained. Moreover, when the addition amount of abrasive grain is made into 5.0 mass% or less, it becomes easy to suppress generation | occurrence | production of defects, such as an abrasive phase.

(그 밖의 성분)(Other ingredients)

제1 실시 형태에서는, 상술한 성분 이외에, 물 이외의 용매, 방식제, 산화제, 수용성 고분자 중합체 등 일반적으로 연마액에 첨가되는 성분을, 상술한 연마액의 작용 효과를 손상시키지 않는 범위에서 반도체 기판용 연마액에 첨가할 수 있다.In the first embodiment, in addition to the above-described components, the components generally added to the polishing liquid, such as solvents other than water, an anticorrosive agent, an oxidizing agent, and a water-soluble polymer, are not restricted to the effects of the above-described polishing liquid. It can be added to the solvent polishing liquid.

(보존 형태)(Preservation form)

제1 실시 형태의 반도체 기판용 연마액은, 그의 성분 농도를 미리 높게 한 농축 형태로서 보존할 수 있다. 연마액의 사용시에는, 농축 형태에 있는 연마액을, 물 등으로 본래의 성분 농도까지 희석하여 사용할 수 있다. 또한, 반도체 기판용 연마액의 성분을 몇개로 나눈 분액 형태로서 보존하고, 이들을 사용시에 혼합하여 사용할 수도 있다. The polishing liquid for semiconductor substrates of 1st Embodiment can be preserve | saved as a concentrated form which heightened the component density | concentration beforehand. In the use of the polishing liquid, the polishing liquid in the concentrated form can be diluted and used to the original component concentration with water or the like. Moreover, the component of the polishing liquid for semiconductor substrates can be preserve | saved as the liquid separation form divided into several, and these can also be mixed and used at the time of use.

제1 실시 형태에서는, 반도체 기판용 연마액의 배합 후 pH의 저하를 억제하는 효과는, 실리카의 첨가량에 관계없이 얻을 수 있다. 또한, 제1 실시 형태에서는, 반도체 기판용 연마액의 pH를 소정의 범위로 하면서, 용해제인 염기성 화합물의 첨가량을 증량할 수 있기 때문에, 연마에 기여하는 화학 작용을 강화할 수 있다. 그 결과, 연마 입자인 실리카의 첨가량을 적게 하여도, 높은 연마 속도를 얻을 수 있다고 생각된다.In 1st Embodiment, the effect which suppresses the fall of pH after mix | blending of the polishing liquid for semiconductor substrates can be acquired irrespective of the addition amount of a silica. Moreover, in 1st Embodiment, since the addition amount of the basic compound which is a solubilizer can be increased, making pH of the polishing liquid for semiconductor substrates into a predetermined range, the chemical effect which contributes to polishing can be strengthened. As a result, it is thought that a high polishing rate can be obtained even if the amount of silica added as abrasive particles is reduced.

<제2 반도체 기판용 연마액><Polishing Liquid for Second Semiconductor Substrate>

다음으로, 제2 발명의 실시 형태로서, 제2 반도체 기판용 연마액에 대해서 설명한다. 또한, 제1 반도체 기판용 연마액과 설명이 중복되는 부분에 대해서는 적절하게 생략한다. Next, as an embodiment of the second invention, the polishing liquid for the second semiconductor substrate will be described. In addition, the part which overlaps description with the 1st semiconductor substrate polishing liquid is abbreviate | omitted suitably.

상기 제1 반도체 기판용 연마액에 있어서, 1,2,4-트리아졸과, 염기성 물질(유기, 무기는 관계없음)을 병용함으로써 실리콘에 대한 양호한 연마 속도가 얻어졌지만, 연마 입자로서, 표면이 알루미네이트화에 의해 개질된 변성 실리카를 사용하고, 이것과 무기의 염기성 물질을 병용함으로써도, 실리콘에 대한 양호한 연마 속도를 얻을 수 있다. In the polishing liquid for the first semiconductor substrate, a good polishing rate for silicon was obtained by using 1,2,4-triazole and a basic substance (irrespective of organic and inorganic), but the surface was By using modified silica modified by alumination and using this together with an inorganic basic substance, a favorable polishing rate for silicon can be obtained.

즉, 제2 실시 형태로서, 표면이 알루미네이트에 의해 개질된 변성 실리카와, 무기 염기성 화합물을 함유하며, 상기 변성 실리카의 함유량이 0.01 질량% 이상 1.5 질량% 이하이고, pH가 9 이상 12 이하인 반도체 기판용 연마액이 제공된다. 변성 실리카와, 반도체 기판의 용해제인 무기 염기성 화합물과의 조합에서 변성 실리카(연마 입자)의 표면 전위가 가장 커지기 때문에, 연마 속도의 고속화가 가능해진다. That is, in 2nd Embodiment, the semiconductor whose modified surface whose surface was modified by the aluminate, and an inorganic basic compound, content of the said modified silica is 0.01 mass% or more and 1.5 mass% or less, and pH is 9 or more and 12 or less A polishing liquid for a substrate is provided. Since the surface potential of the modified silica (abrasive particles) is the largest in the combination of the modified silica and the inorganic basic compound which is a solvent of the semiconductor substrate, the polishing rate can be increased.

(변성 실리카)(Modified silica)

알루미네이트에 의한 실리카 표면의 개질은, 예를 들면 알루민산칼륨[(AlO(OH)2K] 등의 알루미늄 화합물을 이용하여 행할 수 있다. 실리카 표면의 개질에서는, 예를 들면 실리카의 분산액 중에 알루민산칼륨을 첨가하고, 60 ℃ 이상으로 환류함으로써, 실리카 표면의 실라놀기를 보다 이온화하기 쉬운 -Si-O-Al(OH)2기로 한다. Modification of the silica surface by alumination can be performed using aluminum compounds, such as potassium aluminate [(AlO (OH) 2 K], etc. In the modification of a silica surface, it is alumina in the dispersion of silica, for example. By adding potassium carbonate and refluxing at 60 ° C or higher, the silanol group on the silica surface is made -Si-O-Al (OH) 2 group which is easier to ionize.

사용할 수 있는 변성 실리카로는, 예를 들면 발연 실리카, 콜로이달 실리카, 침전법 실리카 등의 표면을 알루미네이트화에 의해 개질된 것을 사용할 수 있다. 그 중에서도 고순도인 것이 얻기 쉽다는 점에서, 변성 발연 실리카 또는 변성 콜로이달 실리카가 바람직하고, 물에 대한 분산 안정성이나 흠집 등의 연마 결함이 발생하기 어렵다는 점에서 변성 콜로이달 실리카가 가장 바람직하다. 변성 실리카는, 필요에 따라 다른 연마 입자와 병용할 수도 있다. 변성 실리카와 병용할 수 있는 다른 연마 입자로는, 구체적으로는 예를 들면 알루미나, 세리아, 티타니아, 지르코니아, 유기 중합체 등을 들 수 있다. As modified silica that can be used, for example, those modified by aluminization of surfaces such as fumed silica, colloidal silica, precipitated silica and the like can be used. Among them, modified fumed silica or modified colloidal silica is preferred because it is easy to obtain high purity, and modified colloidal silica is most preferred in that polishing defects such as dispersion stability and scratches in water are less likely to occur. Modified silica can also be used together with another abrasive particle as needed. As another abrasive particle which can be used together with a modified silica, alumina, ceria, titania, zirconia, an organic polymer, etc. are mentioned specifically ,.

또한, 만일 용해제로서 수산화테트라메틸암모늄 등의 유기 아민류를 사용한 경우, 연마 입자의 표면 전위가 작아지고, 연마 속도 향상의 효과가 얻어지지 않을 우려가 있다. 또한, 알루미네이트화에 의해 개질된 변성 실리카 대신에, 표면에 술폰산기나 아미노기 등을 갖는 변성 실리카를 사용한 경우, 변성 실리카(연마 입자)의 표면 전위가 작아지고, 연마 속도 향상의 효과가 얻어지지 않을 우려가 있다. Moreover, if organic amines, such as tetramethylammonium hydroxide, are used as a dissolving agent, the surface potential of abrasive grains may become small and the effect of a polishing rate improvement may not be acquired. In addition, when modified silica having a sulfonic acid group, an amino group or the like is used on the surface instead of the modified silica modified by aluminization, the surface potential of the modified silica (polishing particles) becomes small, and the effect of improving the polishing rate is not obtained. There is concern.

제2 실시 형태에서, 변성 실리카의 표면 전위란, 제타 전위 측정 장치에서 측정한 변성 실리카의 제타 전위를 가리킨다. 제타 전위의 값은, 변성 실리카의 표면 상태를 반영한다. 높은 알칼리 영역에서는, 변성 실리카는 마이너스의 제타 전위를 나타낸다. 제타 전위의 값이 작은 경우에는, 전위를 상쇄하는 화합물(예를 들면, 유기 아민류 등)과 변성 실리카가 상호 작용하고 있다고 생각할 수 있다. 전위를 상쇄하는 화합물이 변성 실리카의 표면에 존재하는 경우, 변성 실리카의 메카니컬인 연마 작용을 완충하여, 본래의 연마력이 발휘되지 않은 것으로 본 발명자들은 생각한다. In 2nd Embodiment, the surface potential of modified silica refers to the zeta potential of modified silica measured with the zeta potential measuring apparatus. The value of the zeta potential reflects the surface state of the modified silica. In the high alkali region, the modified silica shows a negative zeta potential. When the value of a zeta potential is small, it can be considered that the compound which cancels a potential (for example, organic amines) and a modified silica interact. When the compound which cancels dislocation exists in the surface of modified silica, this inventor thinks that the grinding | polishing action | mechanism which is a mechanical mechanism of modified silica is buffered, and the original polishing force was not exhibited.

상기 특허문헌 4에 기재된 종래 기술에서는, 연마액의 pH가 10.5 이상인 영역에서 발생하는 실리카의 해중합을 억제하여 연마 속도를 얻지만, 본 발명의 효과는 특허문헌 4에 기재된 종래 기술과는 다른 것이다. 본 발명에서는, 알루미네이트화에 의해 개질된 변성 실리카와 무기 염기성 화합물의 병용에 의해 변성 실리카(연마 입자)가 본래 갖는 연마력이 발휘되기 때문에, 연마 입자의 첨가량이 적어도 충분한 연마 속도를 얻는 것이 가능해진다. 알루미네이트화에 의해 개질된 변성 실리카의 첨가량은, 연마액 전체에 대하여 0.01 질량% 이상 1.5 질량% 이하인 것이 바람직하고, 0.05 질량% 이상 1.0 질량% 이하인 것이 보다 바람직하며, 0.1 질량% 이상 0.8 질량% 이하인 것이 더욱 바람직하다. 본 발명에서는, 변성 실리카의 첨가량을 0.01 질량% 이상으로 함으로써, 충분한 연마 속도를 얻기 쉬워진다. 또한, 본 발명에서는 변성 실리카의 첨가량이 적고, 1.5 질량% 이하였다고 해도, 충분한 연마 속도를 얻을 수 있다.In the prior art described in Patent Document 4, the depolymerization of silica generated in the region where the pH of the polishing liquid is 10.5 or more is suppressed to obtain a polishing rate, but the effect of the present invention is different from the prior art described in Patent Document 4. In the present invention, since the polishing force inherent in the modified silica (abrasive particles) is exhibited by the combination of the modified silica modified by alumination and the inorganic basic compound, it is possible to obtain a polishing rate at least sufficient in the amount of the abrasive grain added. . It is preferable that the addition amount of the modified silica modified by the alumination is 0.01 mass% or more and 1.5 mass% or less with respect to the whole polishing liquid, It is more preferable that they are 0.05 mass% or more and 1.0 mass% or less, 0.1 mass% or more and 0.8 mass% It is more preferable that it is below. In this invention, sufficient polishing rate will be easy to be obtained by making the addition amount of modified silica into 0.01 mass% or more. In addition, in this invention, even if the addition amount of modified silica is small and 1.5 mass% or less, sufficient grinding | polishing rate can be obtained.

변성 실리카의 일차 입경은, 실용적인 연마 속도를 얻을 수 있다는 점에서, 5 nm 이상인 것이 바람직하고, 7 nm 이상인 것이 보다 바람직하며, 9 nm 이상인 것이 특히 바람직하다. 또한, 변성 실리카의 일차 입경은, 흠집 등의 연마 결함의 발생을 억제하기 쉽다는 점에서 200 nm 이하인 것이 바람직하고, 100 nm 이하인 것이 보다 바람직하며, 50 nm 이하인 것이 특히 바람직하고, 40 nm 이하인 것이 매우 바람직하다. 변성 실리카의 일차 입경을 상기한 범위 내로 한 경우, 입경에 의존하는 기계 작용에 의한 연마 촉진 효과와, 소립 직경화에 따른 입자수 증가에 의한 연마 촉진 효과와의 조합에 의해 가장 연마 속도가 향상된다고 생각된다.The primary particle size of the modified silica is preferably 5 nm or more, more preferably 7 nm or more, and particularly preferably 9 nm or more, from the viewpoint of obtaining a practical polishing rate. In addition, the primary particle size of the modified silica is preferably 200 nm or less, more preferably 100 nm or less, particularly preferably 50 nm or less, particularly preferably 40 nm or less, in that it is easy to suppress the occurrence of polishing defects such as scratches. Very preferred. When the primary particle size of the modified silica is in the above-described range, the polishing rate is most improved by a combination of the polishing promotion effect by the mechanical action depending on the particle diameter and the polishing promotion effect by the increase in the number of particles due to the grain size. I think.

또한, 변성 실리카의 일차 입경은, 제1 반도체 기판용 연마액에 있어서의 실리카의 일차 입경과 마찬가지로 측정할 수 있다. In addition, the primary particle diameter of modified silica can be measured similarly to the primary particle diameter of silica in the polishing liquid for 1st semiconductor substrates.

(무기 염기성 화합물)(Inorganic basic compound)

무기 염기성 화합물은, 연마 속도를 얻기 위한 용해제로서 작용함과 동시에, 변성 실리카(연마 입자)의 표면 전위를 최대화하기 때문에, 연마 속도의 고속화가 가능해진다. 무기 염기성 화합물은 저악취의 관점에서, 수산화칼륨 및 수산화나트륨으로부터 선택되는 적어도 1종인 것이 바람직하다. 이들은 단독으로 또는 복수로 사용할 수 있다. 높은 연마 속도를 얻는 관점에서는, 무기 염기성 화합물의 첨가량은 많을수록 바람직하기 때문에, 0.01 질량% 이상인 것이 바람직하고, 0.05 질량% 이상이 보다 바람직하며, 0.07 질량% 이상이 더욱 바람직하다. 또한 에칭의 증가에 의한 표면 조도의 악화나 실리카의 해중합을 억제하는 관점에서, 무기 염기성 화합물의 함유량은 5 질량% 이하가 바람직하고, 3 질량% 이하가 보다 바람직하며, 1 질량% 이하가 특히 바람직하다. The inorganic basic compound acts as a dissolving agent for obtaining the polishing rate, and maximizes the surface potential of the modified silica (polishing particles), so that the polishing rate can be increased. It is preferable that an inorganic basic compound is at least 1 sort (s) chosen from potassium hydroxide and sodium hydroxide from a low odor viewpoint. These can be used individually or in plurality. From the viewpoint of obtaining a high polishing rate, the more the amount of the inorganic basic compound added, the more preferable. Therefore, the amount is preferably 0.01% by mass or more, more preferably 0.05% by mass or more, and even more preferably 0.07% by mass or more. In addition, from the viewpoint of suppressing deterioration of surface roughness and depolymerization of silica due to an increase in etching, the content of the inorganic basic compound is preferably 5% by mass or less, more preferably 3% by mass or less, particularly preferably 1% by mass or less. Do.

제2 실시 형태에서는 1,2,4-트리아졸은 필수 구성은 아니지만, 실리콘에 대한 보다 고속의 연마 속도를 얻기 위해서는, 1,2,4-트리아졸을 더욱 포함하는 것이 바람직하다. In the second embodiment, the 1,2,4-triazole is not an essential configuration, but in order to obtain a higher polishing rate for silicon, it is preferable to further include 1,2,4-triazole.

1,2,4-트리아졸을 이용한 경우, 연마 속도가 향상되기 쉬워질 뿐 아니라, 경시에 의한 연마 속도의 저하 및 변동을 보다 작게 하는 것이 가능해진다. 그 결과, 고속이고 안정적인 폴리싱에 의해 반도체 기판의 가공 시간의 감소, 공정 관리의 용이화, 및 품질이 갖추어진 반도체 기판의 가공이 보다 확실하게 가능해진다.In the case of using 1,2,4-triazole, not only the polishing rate is easily improved, but also the decrease and fluctuation of the polishing rate over time can be made smaller. As a result, high-speed and stable polishing makes it possible to reliably reduce the processing time of the semiconductor substrate, to facilitate the process management, and to process the semiconductor substrate having the high quality.

이 경우, 제2 반도체 기판용 연마액에 대한 1,2,4-트리아졸의 첨가량은, 상기 제1 반도체 기판용 연마액에 있어서의 첨가량과 마찬가지의 범위가 바람직하다.In this case, the amount of 1,2,4-triazole added to the polishing liquid for the second semiconductor substrate is preferably in the same range as that in the polishing liquid for the first semiconductor substrate.

<제3 반도체 기판용 연마액><Abrasive liquid for third semiconductor substrate>

다음으로, 제3 발명의 실시 형태로서, 제3 반도체 기판용 연마액에 대해서 설명한다. 또한, 제1 및 제2 반도체 기판용 연마액과 설명이 중복된 부분에 대해서는 적절하게 생략한다. Next, as an embodiment of the third invention, the polishing liquid for the third semiconductor substrate will be described. In addition, the part which overlapped description with the polishing liquid for 1st and 2nd semiconductor substrate is abbreviate | omitted suitably.

제3 실시 형태의 반도체 기판용 연마액은 연마 입자와, 1,2,4-트리아졸과, 수용성 고분자와, 염기성 화합물을 함유하며, pH가 9 이상 12 이하이다. 이러한 반도체 기판용 연마액으로 함으로써, 반도체 기판의 표면을 요철이 적고 평활한 표면에 연마 가공하는 것이 가능해진다. The polishing liquid for semiconductor substrates of 3rd Embodiment contains abrasive grains, a 1, 2, 4-triazole, a water-soluble polymer, and a basic compound, and pH is 9 or more and 12 or less. By setting it as such a polishing liquid for semiconductor substrates, it becomes possible to grind the surface of a semiconductor substrate to the smooth and smooth surface.

보다 상세히 설명하면, 제3 실시 형태에서는, 1,2,4-트리아졸의 함유에 의해, 연마액의 pH가 9 이상 12 이하의 높은 알칼리 영역에서도 pH의 저하를 억제할 수 있기 때문에, 경시에 의한 연마 속도의 저하 및 변동을 매우 작게 하고, 안정된 반도체 기판의 폴리싱이 가능해진다. 그리고, 제3 실시 형태에서는, 안정적인 폴리싱에 의해 품질이 갖추어진 반도체 기판의 가공이 가능해진다. 또한 제3 실시 형태에서는, 수용성 고분자 및 1,2,4-트리아졸에 의한 기판 표면의 요철의 감소에 의해서, 반도체 기판의 표면을 요철이 적은 평활한 표면에 연마 가공하는 것이 가능해진다. More specifically, in the third embodiment, since the content of 1,2,4-triazole can be suppressed even in a high alkali region where the pH of the polishing liquid is 9 or more and 12 or less, the time is reduced over time. The fall and fluctuation | variation of the grinding | polishing rate by this is made very small, and the polishing of a stable semiconductor substrate becomes possible. And in 3rd Embodiment, the process of the semiconductor substrate provided with the quality by stable polishing is attained. Moreover, in 3rd Embodiment, by reducing the unevenness | corrugation of the surface of a board | substrate by a water-soluble polymer and 1, 2, 4-triazole, it becomes possible to grind the surface of a semiconductor substrate to the smooth surface with few unevenness | corrugation.

(1,2,4-트리아졸)(1,2,4-triazole)

또한, 1,2,4-트리아졸에 의한 상기한 효과를 얻기 위해서도, 1,2,4-트리아졸의 함유량은, 반도체 기판용 연마액의 전체 질량에 대하여 0.001 질량% 이상 10 질량% 이하인 것이 바람직하다. In addition, in order to acquire the above-mentioned effect by 1,2,4-triazole, it is preferable that content of 1,2,4-triazole is 0.001 mass% or more and 10 mass% or less with respect to the total mass of the polishing liquid for semiconductor substrates. desirable.

(수용성 고분자)(Water soluble polymer)

반도체 기판용 연마액이 함유하는 수용성 고분자(수용성 중합체)로는, 알긴산, 펙틴산, 카르복시메틸셀룰로오스, 한천, 크산탄검, 키토산, 메틸글리콜키토산, 메틸셀룰로오스, 에틸셀룰로오스, 히드록시프로필셀룰로오스, 히드록시프로필메틸셀룰로오스, 히드록시에틸셀룰로오스, 커들란 및 풀루란 등의 다당류; 폴리아스파라긴산, 폴리글루탐산, 폴리리신, 폴리말산, 폴리메타크릴산, 폴리메타크릴산암모늄염, 폴리메타크릴산나트륨염, 폴리아미드산, 폴리말레산, 폴리이타콘산, 폴리푸마르산, 폴리(p-스티렌카르복실산), 폴리비닐황산, 폴리아크릴산, 폴리아크릴아미드, 아미노폴리아크릴아미드, 폴리아크릴산암모늄염, 폴리아크릴산나트륨염, 폴리아미드산, 폴리아미드산암모늄염, 폴리아미드산나트륨염 및 폴리글리옥실산 등의 폴리카르복실산 및 그의 염; 폴리에틸렌이민 및 그의 염; 폴리비닐알코올, 폴리비닐피롤리돈 및 폴리아크롤레인 등의 비닐계 중합체, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 폴리테트라메틸렌글리콜, 에틸렌글리콜-프로필렌글리콜 블록 공중합체 등을 들 수 있다. 그 중에서도, 카르복시메틸셀룰로오스, 한천, 크산탄검, 키토산, 메틸글리콜키토산, 메틸셀룰로오스, 에틸셀룰로오스, 히드록시프로필셀룰로오스, 히드록시프로필메틸셀룰로오스, 히드록시에틸셀룰로오스, 커들란 및 풀루란 등의 다당류, 폴리아크릴아미드, 폴리에틸렌이민, 폴리비닐알코올, 폴리비닐피롤리돈 및 폴리아크롤레인, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 폴리테트라메틸렌글리콜, 에틸렌글리콜-프로필렌글리콜 블록 공중합체 등의 비이온성 고분자가 바람직하고, 폴리비닐피롤리돈 및 그의 공중합체가 보다 바람직하다. 또한, 상기한 수용성 고분자(수용성 중합체)는 단독으로도, 복수종을 혼합하여도 사용할 수 있다. 또한, 상기한 수용성 고분자 중 복수종을 혼합하여 사용하는 경우, 그의 혼합물은 폴리비닐피롤리돈 및 그의 공중합체로부터 선택되는 적어도 1종을 포함하는 것이 바람직하다. Examples of the water-soluble polymer (water-soluble polymer) contained in the polishing liquid for semiconductor substrates include alginic acid, pectinic acid, carboxymethyl cellulose, agar, xanthan gum, chitosan, methyl glycol chitosan, methyl cellulose, ethyl cellulose, hydroxypropyl cellulose, and hydroxy. Polysaccharides such as propyl methyl cellulose, hydroxyethyl cellulose, curdlan and pullulan; Polyaspartic acid, polyglutamic acid, polylysine, polymalic acid, polymethacrylic acid, polymethacrylic acid ammonium salt, polymethacrylic acid sodium salt, polyamic acid, polymaleic acid, polyitaconic acid, polyfumaric acid, poly (p-styrene Carboxylic acid), polyvinyl sulfuric acid, polyacrylic acid, polyacrylamide, aminopolyacrylamide, ammonium polyacrylate, sodium polyacrylate, polyamic acid, ammonium polyamate, sodium polyamic acid and polyglyoxylic acid Polycarboxylic acids and salts thereof; Polyethyleneimine and its salts; Vinyl polymers such as polyvinyl alcohol, polyvinylpyrrolidone and polyacrolein, polyethylene glycol, polypropylene glycol, polytetramethylene glycol, ethylene glycol-propylene glycol block copolymers, and the like. Among them, polysaccharides such as carboxymethyl cellulose, agar, xanthan gum, chitosan, methyl glycol chitosan, methyl cellulose, ethyl cellulose, hydroxypropyl cellulose, hydroxypropyl methyl cellulose, hydroxyethyl cellulose, curdlan and pullulan, Nonionic polymers such as polyacrylamide, polyethyleneimine, polyvinyl alcohol, polyvinylpyrrolidone and polyacrolein, polyethylene glycol, polypropylene glycol, polytetramethylene glycol, ethylene glycol-propylene glycol block copolymers are preferred, and poly More preferred are vinylpyrrolidone and copolymers thereof. In addition, said water-soluble polymer (water-soluble polymer) can be used individually or in mixture of multiple types. In addition, when mixing and using multiple types of said water-soluble polymer, it is preferable that the mixture contains at least 1 sort (s) chosen from polyvinylpyrrolidone and its copolymer.

본 발명에서의 반도체 기판 표면의 요철의 감소는, 반도체 기판과 수용성 중합체의 소수부와의 소수성 상호 작용에 의한 수용성 중합체의 반도체 기판 표면에의 흡착에 의해서 초래된다고 본 발명자들은 생각한다. 즉, 반도체 기판 표면에 흡착한 수용성 중합체가 반도체 기판 표면의 요철에 흡착되고, 연마 패드나 연마 입자에 의해서 볼록부의 수용성 중합체가 오목부에 비하여 제거되기 쉬워진 결과, 볼록부의 연마가 촉진되어 평활한 표면이 형성된다고 생각하고 있다. 이 때문에, 수용성 중합체로서, 이온성기가 없는 비이온성의 수용성 중합체를 이용한 경우, 요철을 감소시킨 효과가 현저해진다. The present inventors believe that the reduction of the unevenness of the surface of the semiconductor substrate in the present invention is caused by the adsorption of the water-soluble polymer onto the surface of the semiconductor substrate by the hydrophobic interaction between the semiconductor substrate and the hydrophobic portion of the water-soluble polymer. That is, the water-soluble polymer adsorbed on the surface of the semiconductor substrate is adsorbed by the unevenness of the surface of the semiconductor substrate, and the water-soluble polymer of the convex portion is easily removed by the polishing pad or the abrasive particles as compared with the concave portion. As a result, polishing of the convex portion is promoted and smooth. We think that surface is formed. For this reason, when the nonionic water-soluble polymer which does not have an ionic group is used as a water-soluble polymer, the effect which reduced unevenness | corrugation becomes remarkable.

수용성 중합체의 첨가량은, 연마액에 대하여 0.001 질량% 이상 10 질량% 이하인 것이 바람직하고, 0.01 질량% 이상 1 질량% 이하인 것이 보다 바람직하다. 수용성 중합체의 첨가량을 0.001 질량% 이상으로 함으로써, 요철을 감소하는 효과가 커지기 쉽다. 또한, 수용성 중합체의 첨가량을 10 질량% 이하로 함으로써, 수용성 중합체의 첨가에 수반되는 연마액의 고점도화 및 고점도화에 의한 유동성의 저하를 방지하기 쉬워지고, 연마 입자의 응집도 방지하기 쉬워진다. It is preferable that it is 0.001 mass% or more and 10 mass% or less with respect to polishing liquid, and, as for the addition amount of a water-soluble polymer, it is more preferable that they are 0.01 mass% or more and 1 mass% or less. By making the addition amount of a water-soluble polymer into 0.001 mass% or more, the effect of reducing unevenness | corrugation tends to become large. Moreover, when the addition amount of a water-soluble polymer is 10 mass% or less, it becomes easy to prevent the fall of the fluidity | liquidity by the high viscosity and high viscosity of the polishing liquid accompanying addition of a water-soluble polymer, and it becomes easy to prevent aggregation of abrasive grains.

일반적으로, 연마액의 용해 작용을 높이면, 반도체 기판 표면의 요철이 커지는 경향이 있다. 그러나, 본 발명에 따른 반도체 기판용 연마액이 함유하는 1,2,4-트리아졸은, 수용성 중합체에 비하여 떨어지지만, 기판 표면의 요철을 감소하는 효과를 갖고 있다. 이 때문에, 본 발명에서는 1,2,4-트리아졸과 수용성 중합체의 병용에 의해 반도체 기판의 표면을 높은 연마 속도로 요철이 적은 평활면에 연마 가공하는 것이 가능해진다. In general, if the dissolving action of the polishing liquid is enhanced, the unevenness of the surface of the semiconductor substrate tends to increase. However, although 1,2,4-triazole contained in the polishing liquid for semiconductor substrates which concerns on this invention is inferior to a water-soluble polymer, it has the effect of reducing the unevenness | corrugation of the surface of a board | substrate. For this reason, in this invention, by using together 1,2, 4-triazole and a water-soluble polymer, it becomes possible to grind the surface of a semiconductor substrate to the smooth surface with few unevenness | corrugation at a high grinding | polishing rate.

<제4 반도체 기판용 연마액><Polishing Solution for Fourth Semiconductor Substrate>

다음으로, 제4 발명의 실시 형태로서, 제4 반도체 기판용 연마액에 대해서 설명한다. 또한, 제1, 제2 및 제3 반도체 기판용 연마액과 설명이 중복되는 부분에 대해서는 적절하게 생략한다. Next, as an embodiment of the fourth invention, the polishing liquid for the fourth semiconductor substrate will be described. In addition, the part which overlaps description with the polishing liquid for 1st, 2nd and 3rd semiconductor substrates is abbreviate | omitted suitably.

제4 실시 형태의 반도체 기판용 연마액은, 연마 입자와, 1,2,4-트리아졸과, 수용성 고분자와, 염기성 화합물을 함유하며, 1,2,4-트리아졸의 첨가량은 0.05 질량% 이상 0.5 질량% 이하이고, 수용성 고분자의 첨가량은 0.001 질량% 이상 0.1 질량% 이하이고, pH가 9 이상 12 이하이다. The polishing liquid for semiconductor substrates of the fourth embodiment contains abrasive particles, 1,2,4-triazole, a water-soluble polymer, and a basic compound, and the amount of 1,2,4-triazole added is 0.05% by mass. It is 0.5 mass% or less, the addition amount of water-soluble polymer is 0.001 mass% or more and 0.1 mass% or less, and pH is 9 or more and 12 or less.

제4 실시 형태는, 반도체 웨이퍼의 제조 공정에서의 마무리 연마 용도에 특히 적합하다. 즉, 실리콘 기판에 대한 연마 속도보다도 실리콘 기판 상에 존재하는 요철을 해소하는 것, 실리콘 기판 상에 잔존하는 이물질(연마 입자 및 연마 패드의 마모에 의해 발생하는 마모분 등)의 제거 및 반도체 기판의 결정 결함을 감소하는 것에 중점을 둔 연마액이다. 4th Embodiment is especially suitable for the finishing polishing use in the manufacturing process of a semiconductor wafer. That is, eliminating the unevenness existing on the silicon substrate rather than the polishing rate with respect to the silicon substrate, removing foreign matters remaining on the silicon substrate (such as abrasive particles and abrasion caused by abrasion of the polishing pad), and removing the semiconductor substrate. It is a polishing liquid focused on reducing crystal defects.

(pH)(pH)

제4 실시 형태에서는, 이물질이 실리콘 기판 표면에 부착하는 것 등에 기인하는 결함을 줄이는 관점에서, pH는 9 이상이고, pH 9.5 이상이 보다 바람직하다. 또한, 과도한 에칭에 기인하는 결함의 발생을 억제하는 관점에서, pH는 12 이하이고, 11 이하가 바람직하며, 10.5 이하가 보다 바람직하다. In 4th Embodiment, pH is 9 or more and pH 9.5 or more is more preferable from a viewpoint of reducing the defect resulting from a foreign material adhering to the silicon substrate surface. Moreover, pH is 12 or less, 11 or less are preferable and 10.5 or less are more preferable from a viewpoint of suppressing generation | occurrence | production of the defect resulting from excessive etching.

(1,2,4-트리아졸)(1,2,4-triazole)

제4 실시 형태에서는, 상기 1,2,4-트리아졸의 첨가량이 0.05 질량% 이상 0.5 질량% 이하이다. 1,2,4-트리아졸이 갖는 pH 안정성이나, 용해제인 염기성 화합물의 증량에 의한 연마 속도 향상 효과가 얻어지기 쉽다는 점, 및 웨이퍼 표면의 조도의 지표가 되는 헤이즈(HAZE: 탁도)의 개선 효과가 얻어진다는 점에서, 첨가량은 0.05 질량% 이상이고, 0.1 질량% 이상이 바람직하다. 한편, 첨가량에 적합한 헤이즈의 개선 효과가 얻어지지 않게 되는 것을 피하고, 연마 입자의 응집을 더욱 억제할 수 있다는 점에서, 첨가량은 0.5 질량% 이하이고, 0.4 질량% 이하가 보다 바람직하며, 0.3 질량% 이하가 특히 바람직하다. In 4th Embodiment, the addition amount of the said 1,2,4-triazole is 0.05 mass% or more and 0.5 mass% or less. Improvement of the haze (HAZE: turbidity), which is an index of roughness of the wafer surface, in that the stability of pH of 1,2,4-triazole and the increase of the basic compound as a solubilizer are easily obtained. Since an effect is acquired, the addition amount is 0.05 mass% or more, and 0.1 mass% or more is preferable. On the other hand, the addition amount is 0.5 mass% or less, 0.4 mass% or less is more preferable, 0.3 mass% from the point which avoids the improvement effect of the haze suitable for the addition amount, and can suppress aggregation of abrasive grains further. The following is especially preferable.

(수용성 고분자)(Water soluble polymer)

제4 실시 형태는, 수용성 고분자(수용성 중합체)의 첨가량이 0.001 질량% 이상 0.1 질량% 이하의 범위이다. 실리콘 기판 표면의 결함을 감소하는 효과가 충분히 얻어진다는 점에서, 첨가량은 0.001 질량% 이상이고, 0.003 질량% 이상인 것이 바람직하며, 0.005 질량% 이상인 것이 보다 바람직하고, 0.01 질량% 이상인 것이 특히 바람직하다. 또한, 연마의 저해, 결함의 증가, 헤이즈 개선의 저해와 같은 문제점이 발생하는 것을 억제할 수 있다는 점에서, 첨가량은 0.1 질량% 이하이고, 0.08 질량% 이하가 바람직하며, 0.07 질량% 이하가 더욱 바람직하고, 0.05 질량% 이하가 특히 바람직하고, 0.03 질량% 이하가 매우 바람직하다. 또한, 여기서 실리콘 기판상의 결함이란, 연마 입자나 연마 패드의 마모에 의해 발생하는 마모분 등의 이물질이나, 실리콘 기판에 발생한 결정 결함이나 흠집 등의 총칭으로서 이용한다. In 4th embodiment, the addition amount of a water-soluble polymer (water-soluble polymer) is 0.001 mass% or more and 0.1 mass% or less. Since the effect of reducing defects on the surface of the silicon substrate is sufficiently obtained, the addition amount is 0.001% by mass or more, preferably 0.003% by mass or more, more preferably 0.005% by mass or more, and particularly preferably 0.01% by mass or more. In addition, the addition amount is 0.1 mass% or less, 0.08 mass% or less is preferable, and 0.07 mass% or less is the point which can suppress that a problem, such as inhibition of grinding | polishing, an increase of a defect, and inhibition of a haze improvement, can be suppressed. It is preferable, 0.05 mass% or less is especially preferable, and 0.03 mass% or less is very preferable. In addition, the defect on a silicon substrate is used here as generic terms, such as a foreign material, such as abrasion powder which arises by the abrasion of abrasive grains or a polishing pad, and a crystal defect or a flaw which generate | occur | produced on a silicon substrate.

수용성 고분자의 첨가에 의한 결함의 감소는, 수용성 고분자가 반도체 기판 표면에 흡착함으로써, 연마 입자나 연마 패드의 마모에 의해 발생하는 마모분 등의 이물질이 고착하는 것을 방지함과 동시에, 반도체 기판 표면의 댕글링 결합(dangling bond; 미결합지)이나 COP(Cristal Oriented Particle; 결정 배향 입자)에 기인한 특정 방향의 에칭의 발생을 억제함으로써 얻어진다고 생각한다.The reduction of defects due to the addition of the water-soluble polymer prevents the adhesion of the water-soluble polymer to the surface of the semiconductor substrate, thereby preventing foreign matters such as abrasion caused by abrasion of the abrasive particles and the polishing pad, from adhering to the surface of the semiconductor substrate. It is considered that it is obtained by suppressing the occurrence of etching in a specific direction due to dangling bonds (unbonded paper) or COP (Crystal Oriented Particles).

또한, 헤이즈 및 결함의 값은, 연마 종료 후의 실리콘 기판 표면을 세정(예를 들면, 수산화암모늄 0.06 %를 포함하는 세정액으로, 일반적인 세정 브러시를 이용하여 60초 세정)한 후, 시판되고 있는 결함 검사 장치를 이용하여 측정할 수 있다. In addition, the haze and a defect value are the defect inspection currently marketed after wash | cleaning the silicon substrate surface after completion | finish of grinding | polishing (for example, washing | cleaning liquid containing 0.06% of ammonium hydroxide, 60 second using a general cleaning brush). It can be measured using the device.

구체적으로는, 예를 들면 하기와 같은 조건으로 측정되는 값을 헤이즈 및 결함으로서 정의할 수 있다. Specifically, for example, values measured under the following conditions can be defined as haze and defects.

결함 검사 장치: LS6700(히타치 덴시 엔지니어 제조) Defect inspection device: LS6700 (manufactured by Hitachi Denshi Engineer)

공정 조건 파일(측정 레시피): VeM10L Process Condition File (Measuring Recipe): VeM10L

결함 측정 범위: 0.1 ㎛-3.0 ㎛ Defective measuring range: 0.1 μm-3.0 μm

투광 조건: 수직 Flooding condition: vertical

상술한 바와 같이, 제4 실시 형태는 반도체 웨이퍼의 제조 공정에서의 마무리 연마 용도와 같이, 실리콘 기판에 대한 연마 속도보다도 실리콘 기판 상에 존재하는 미소한 요철을 해소 및 결함의 감소에 중점을 두고 있다. 이 때문에, 연마 입자의 첨가량으로는, 연마액 전체에 대하여 0.05 질량% 이상 0.5 질량% 이하로 하는 것이 바람직하다. 0.05 질량% 이상이면 요철을 해소할 수 있고, 0.5 질량% 이하이면, 실리콘 기판이 지나치게 연마되는 것을 억제할 수 있다.As described above, the fourth embodiment focuses on eliminating minute irregularities present on the silicon substrate and reducing defects, as compared to the polishing rate for the silicon substrate, as in the finish polishing application in the semiconductor wafer manufacturing process. . For this reason, as addition amount of abrasive grain, it is preferable to set it as 0.05 mass% or more and 0.5 mass% or less with respect to the whole polishing liquid. If it is 0.05 mass% or more, unevenness | corrugation can be eliminated, and if it is 0.5 mass% or less, it can suppress that a silicon substrate is excessively polished.

<제5 반도체 기판용 연마액><5th Semiconductor Substrate Polishing Liquid>

다음으로, 제5 발명의 실시 형태로서, 제5 반도체 기판용 연마액에 대해서 설명한다. 또한, 제1, 제2 및 제3 반도체 기판용 연마액과 설명이 중복되는 부분에 대해서는 적절하게 생략한다. Next, as 5th invention embodiment, the 5th semiconductor substrate polishing liquid is demonstrated. In addition, the part which overlaps description with the polishing liquid for 1st, 2nd and 3rd semiconductor substrates is abbreviate | omitted suitably.

제5 실시 형태의 반도체 기판용 연마액은 연마 입자, 1,2,4-트리아졸, 수용성 고분자 및 염기성 화합물을 함유하며, 상기 1,2,4-트리아졸의 첨가량은 0.2 질량% 이상 3.0 질량% 이하이고, 상기 수용성 고분자의 첨가량은 0.01 질량% 이상 0.2 질량% 이하이고, pH가 9 이상 12 이하인 반도체 기판용 연마액이다.The polishing liquid for semiconductor substrates of 5th Embodiment contains abrasive grain, 1,2,4-triazole, a water-soluble polymer, and a basic compound, The addition amount of the said 1,2,4-triazole is 0.2 mass% or more and 3.0 mass It is% or less, The addition amount of the said water-soluble polymer is 0.01 mass% or more and 0.2 mass% or less, and is a polishing liquid for semiconductor substrates whose pH is 9 or more and 12 or less.

(pH)(pH)

제5 실시 형태는, 상기 실리콘에 대한 소정의 연마 속도를 얻는 관점에서, 상기 pH는 9 이상이고, pH 9.5 이상이 보다 바람직하며, pH 10.0 이상이 더욱 바람직하다. 또한, 과도한 에칭에 기인하는 결함을 억제하는 관점에서, 상기 pH는 12 이하이고, 11 이하가 바람직하다. In the fifth embodiment, from the viewpoint of obtaining a predetermined polishing rate for the silicon, the pH is 9 or more, more preferably pH 9.5 or more, and even more preferably pH 10.0 or more. Moreover, from a viewpoint of suppressing the defect resulting from excessive etching, the said pH is 12 or less, and 11 or less are preferable.

제5 실시 형태는, 제4 반도체 기판용 연마액과 비교하여, 1,2,4-트리아졸의 첨가량이 많고, 상기 수용성 고분자의 첨가량이 많다. 이와 같이 함으로써, 실리콘 기판에 대한 소정의 연마 속도를 얻으면서, 표면에 요철이 있는 경우에는 볼록부를 우선적으로 연마하는 것이 가능한 반도체 기판용 연마액으로 할 수 있다. 특히, 기계적으로 연삭 가공(그라인딩 등)한 실리콘 기판과 같은 높은 단차를 갖는 실리콘 기판에서, 상기 단차의 볼록부를 우선적으로 연마하고, 상기 연삭 가공시에 발생한 연삭 흔적을 제거하는 것이 가능해진다. In the fifth embodiment, the addition amount of 1,2,4-triazole is large and the amount of addition of the water-soluble polymer is large compared with the polishing liquid for fourth semiconductor substrates. By doing in this way, it can be set as the grinding | polishing liquid for semiconductor substrates which can grind | polish a convex part preferentially, if there is an unevenness | corrugation on the surface, while obtaining the predetermined | prescribed grinding | polishing rate with respect to a silicon substrate. In particular, in a silicon substrate having a high step, such as a silicon substrate which has been mechanically ground (grinded), it is possible to preferentially polish the convex portions of the step, and to remove the grinding traces generated during the grinding process.

이러한 반도체 기판의 연마 방법이면, 종래 몇 스텝으로 나눠 행해지고 있었던 조연마를 1 스텝으로 행할 수 있기 때문에, 조연마에서 발생하는 반도체 기판의 연마 손실을 감소시키는 것이 가능해진다. 이에 따라, 실리콘 웨이퍼의 재이용 횟수를 보다 많이 할 수 있다는 효과도 얻어진다. According to the polishing method of such a semiconductor substrate, since the rough polishing which has been conventionally performed in several steps can be performed in one step, it is possible to reduce the polishing loss of the semiconductor substrate generated in the rough polishing. As a result, the effect of increasing the number of times of reuse of the silicon wafer is also obtained.

또한, 상술한 조연마 공정에서, 조웨이퍼의 연마량을 L(nm)으로 하고, 조웨이퍼의 초기 단차를 Rt0(nm)으로 하고, 조연마된 후의 조웨이퍼의 단차를 Rt1(nm)로 정의한 경우, Rt0≤L≤Rt0×1.3을 만족하는 L(nm)만 조웨이퍼를 연마(즉, 초기 단차의 1.3배 이하의 연마량만 연마)했을 때에, L/(Rt0-Rt1)≤1.3 및 Rt1≤100(nm)을 모두 만족하는 것이 바람직하다. 또한, 최종적인 연마량은, 상술한 범위(Rt0≤L≤Rt0×1.3) 이상이어도 관계없음은 물론이다. In the above-described rough polishing step, the polishing amount of the rough wafer is L (nm), the initial step of the rough wafer is R t0 (nm), and the level of the rough rough wafer after the rough polishing is R t1 (nm). when defined as a, R t0 ≤L≤R the crude wafer only L (nm) satisfying 1.3 × t0 when the grinding (i.e., grinding only the polishing amount of no more than 1.3 times the initial step), L / (R t0 -R It is preferable to satisfy both t1 ) ≤ 1.3 and R t1 ≤ 100 (nm). In addition, the final polishing amount is not more than the above-described relationship may be a range (R t0 ≤L≤R t0 × 1.3). FIG.

여기서 연마량 L이란, 연마에 의해서 조웨이퍼로부터 제거된 부분의 두께를 의미한다. 또한, 초기 단차 Rt0란, 조연마 전의 조웨이퍼 표면의 볼록부와 오목부의 높이의 차의 최대값이다. 조연마된 조웨이퍼의 단차 Rt1란, 조연마된 조웨이퍼 표면의 볼록부와 오목부의 높이의 차의 최대값이다. Here, the polishing amount L means the thickness of the portion removed from the jaw wafer by polishing. In addition, initial stage Rt0 is the maximum value of the difference of the height of the convex part and recessed part of the surface of the roughening wafer before rough- polishing. The step R t1 of the roughened roughened wafer is the maximum value of the difference between the heights of the convex portions and the concave portions of the roughened roughened wafer surface.

또한, 도 17은 제3 내지 제5 반도체 기판용 연마액에 있어서의, 1,2,4-트리아졸 및 수용성 고분자의 함유량을 나타내는 그래프이다. 상술한 바와 같이, 제3 반도체 기판용 연마액에 있어서는, 반도체 기판용 연마액의 전체 질량에 대하여 1,2,4-트리아졸의 함유량은 0.01 질량% 이상 10 질량% 이하인 것이 바람직하고, 수용성 고분자의 함유량은 0.001 질량% 이상 10 질량% 이하인 것이 바람직하다(도 17의 제3 반도체 기판용 연마액의 바람직한 범위). 또한, 제4 반도체 기판용 연마액에 있어서는, 반도체 기판용 연마액의 전체 질량에 대하여, 1,2,4-트리아졸의 함유량은 0.05 질량% 이상 0.5 질량% 이하이고, 수용성 고분자의 함유량은 0.001 질량% 이상 0.1 질량% 이하이다. 또한, 제5 반도체 기판용 연마액에 있어서는, 반도체 기판용 연마액의 전체 질량에 대하여, 1,2,4-트리아졸의 함유량이 0.2 질량% 이상 3.0 질량% 이하이고, 수용성 고분자의 함유량이 0.01 질량% 이상 0.2 질량% 이하이다. 17 is a graph showing the contents of 1,2,4-triazole and a water-soluble polymer in the polishing liquids for the third to fifth semiconductor substrates. As described above, in the polishing liquid for the third semiconductor substrate, the content of 1,2,4-triazole is preferably 0.01% by mass or more and 10% by mass or less with respect to the total mass of the polishing liquid for semiconductor substrates, and is a water-soluble polymer. It is preferable that content of is 0.001 mass% or more and 10 mass% or less (the preferable range of the polishing liquid for 3rd semiconductor substrates of FIG. 17). In addition, in the polishing liquid for 4th semiconductor substrates, content of 1,2,4-triazole is 0.05 mass% or more and 0.5 mass% or less with respect to the total mass of the polishing liquid for semiconductor substrates, and content of water-soluble polymer is 0.001 It is mass% or more and 0.1 mass% or less. In the polishing liquid for a fifth semiconductor substrate, the content of 1,2,4-triazole is 0.2% by mass or more and 3.0% by mass or less with respect to the total mass of the polishing liquid for semiconductor substrates, and the content of the water-soluble polymer is 0.01. It is mass% or more and 0.2 mass% or less.

<반도체 기판의 연마 방법><Method of Polishing Semiconductor Substrate>

다음으로, 지금까지 설명한 제1 내지 제5 반도체 기판용 연마액을 이용하여 반도체 기판의 표면을 연마하는 연마 방법에 대해서 설명한다. 연마 방법의 일례로는, 예를 들면 연마 정반의 연마천 상에 본 실시 형태의 반도체 기판용 연마액을 공급하면서, 피연마 기판(반도체 기판)을 연마천에 가압한 상태에서, 연마 정반과 피연마 기판을 상대적으로 움직여 반도체 기판의 표면을 연마한다. Next, the polishing method for polishing the surface of the semiconductor substrate using the polishing liquids for the first to fifth semiconductor substrates described so far will be described. As an example of a grinding | polishing method, for example, the polishing substrate and the substrate are pressed in a state where the polishing substrate (semiconductor substrate) is pressed against the polishing cloth while supplying the polishing liquid for the semiconductor substrate of the present embodiment on the polishing cloth of the polishing platen. The polishing substrate is moved relatively to polish the surface of the semiconductor substrate.

본 실시 형태의 연마 방법에서 사용할 수 있는 연마 장치로는, 예를 들면 피연마 기판을 유지하는 홀더와, 연마천(패드)을 첩부 가능하고 회전수가 변경 가능한 모터 등을 부착하고 있는 연마 정반을 갖는 일반적인 연마 장치를 사용할 수 있다. 연마 정반 상의 연마천으로는 특별히 제한은 없고, 일반적인 부직포, 발포 폴리우레탄, 다공질 불소 수지 등을 사용할 수 있다. 반도체 기판을 연마천에 가압한 상태에서 연마천과 피연마 기판을 상대적으로 움직이기 위해서는, 구체적으로는 기판과 연마 정반과의 적어도 하나를 움직일 수 있다. 연마 정반을 회전시키는 것 이외에, 홀더의 회전이나 요동에 의해서 연마할 수도 있다. As a polishing apparatus that can be used in the polishing method of the present embodiment, for example, the polishing apparatus includes a holder holding a substrate to be polished, and a polishing plate to which a polishing cloth (pad) can be attached and a motor capable of changing the rotation speed is attached. A general polishing apparatus can be used. There is no restriction | limiting in particular as an abrasive cloth on a polishing plate, A general nonwoven fabric, a foamed polyurethane, a porous fluororesin etc. can be used. In order to relatively move the polishing cloth and the substrate to be polished while the semiconductor substrate is pressed against the polishing cloth, at least one of the substrate and the polishing plate may be moved. In addition to rotating the polishing platen, the polishing platen may also be polished by rotating or swinging the holder.

또한, 연마 방법으로는, 연마 정반을 유성 회전시키는 연마 방법, 벨트상의 연마천을 긴 방향의 한 방향으로 직선상으로 움직이는 연마 방법 등을 들 수 있다. 또한, 홀더는 고정, 회전, 요동 중 어느 상태에 있을 수도 있다. 이들 연마 방법은, 연마천과 반도체 기판을 상대적으로 움직이는 것이면, 피연마 기판이나 연마 장치에 따라 적절하게 선택된다. 연마하고 있는 사이, 연마천에는 반도체 기판용 연마액을 펌프 등으로 연속적으로 공급하는 것이 바람직하다. Moreover, as a grinding | polishing method, the grinding | polishing method of planetary rotation of a polishing table, the grinding | polishing method of moving a belt-like abrasive cloth linearly in one direction of a long direction, etc. are mentioned. In addition, the holder may be in any of the states of fixing, rotation, and swinging. These polishing methods are appropriately selected depending on the substrate to be polished and the polishing apparatus as long as the polishing cloth and the semiconductor substrate are relatively moved. While polishing, it is preferable to continuously supply a polishing liquid for a semiconductor substrate to a polishing cloth by a pump or the like.

<제1 또는 제2 반도체 기판용 연마액을 이용한 연마 방법> <Polishing method using polishing liquid for first or second semiconductor substrate>

본 실시 형태의 제1 및 제2 반도체 기판용 연마액은, 상기한 바와 같은 연마 방법을 이용하여, 실리콘 또는 기판 구성에 실리콘을 포함하는 기판을 연마한 경우에, 우수한 연마 특성을 갖는다. 그 중에서도 실리콘 또는 기판 구성에 실리콘을 포함하는 기판에 대한 연마 속도가 우수하다. The polishing liquids for the first and second semiconductor substrates of the present embodiment have excellent polishing characteristics when the substrate containing silicon in silicon or the substrate configuration is polished using the polishing method as described above. Among them, the polishing rate for the substrate containing silicon in the silicon or the substrate configuration is excellent.

이하에, 제1 및 제2 반도체 기판용 연마액을 이용한 반도체 기판의 연마 방법의 실시 형태에 대해서 설명한다. EMBODIMENT OF THE INVENTION Below, embodiment of the grinding | polishing method of a semiconductor substrate using the polishing liquid for 1st and 2nd semiconductor substrate is described.

(실리콘 관통 비어 이면 연마 방법)(Silicone penetrating vias polishing method)

제1 및 제2 반도체 기판용 연마액의 연마 특성을 살린 연마 공정의 일례를, 도 13을 이용하여 설명한다. 또한, 본 발명의 반도체 기판의 연마 방법은, 이 예로 한정되지 않는 것은 물론이다. 도 13은 실리콘 관통 비어 형성 공정의 일례를 나타내는 단면 모식도이다. An example of the polishing process utilizing the polishing characteristics of the polishing liquids for the first and second semiconductor substrates will be described with reference to FIG. 13. In addition, of course, the grinding | polishing method of the semiconductor substrate of this invention is not limited to this example. It is a cross-sectional schematic diagram which shows an example of a silicon through-via formation process.

도 13(a)에 있어서, 실리콘 등의 반도체 기판 (1)에는 관통 비어용 요철이 형성되고, 그 요철을 매립하도록 구리 등의 배선용 금속 (2)가 형성되어 있다. 다음으로, 반도체 기판 (1)의 요철이 형성된 면의 반대면(이면)을, 공지 방법으로 백그라인드한다. 이 때, 백그라인드의 강한 기계적 작용에 의해서, 도 13(b)에 나타낸 바와 같이, 기계적 손상을 받은 실리콘 손상층 (3)이 반도체 기판 (1)의 이면에 발생한다. 마지막으로 본 실시 형태의 반도체 기판용 연마액을 이용하여, 상기 실리콘 손상층 (3) 및 반도체 기판 (1)을 연마하고, 배선용 금속 (2)가 이면에 노출될 때까지 연마함으로써, 도 13(c)에 도시한 바와 같은 실리콘 관통 비어를 형성한다. In Fig. 13 (a), the through via unevenness is formed in the semiconductor substrate 1 such as silicon, and the wiring metal 2 such as copper is formed so as to fill the unevenness. Next, the opposite surface (rear surface) of the surface in which the unevenness | corrugation of the semiconductor substrate 1 was formed is backgrinded by a well-known method. At this time, due to the strong mechanical action of the back grind, as shown in FIG. 13 (b), a silicon damage layer 3 subjected to mechanical damage is generated on the back surface of the semiconductor substrate 1. Finally, using the polishing liquid for semiconductor substrate of this embodiment, the said silicon damage layer 3 and the semiconductor substrate 1 are polished, and it grind | polishes until the wiring metal 2 is exposed to a back surface, FIG. A silicon through via as shown in c) is formed.

실리콘 손상층 (3)의 표면에는 미세한 요철이 존재할 수 있지만, 본 실시 형태의 반도체 기판용 연마액을 이용한 반도체 기판의 연마 방법에 따르면, 표면에 요철이 있는 반도체 기판에 대해서도 양호한 연마 속도를 얻을 수 있다. 이 때문에, 본 실시 형태의 반도체 기판용 연마액을 이용한 반도체 기판의 연마 방법은, 반도체 기판을 연마하는 다양한 용도에 사용할 수 있다. Fine irregularities may exist on the surface of the silicon damage layer 3, but according to the polishing method of the semiconductor substrate using the polishing liquid for semiconductor substrates of the present embodiment, a good polishing rate can be obtained even for a semiconductor substrate having irregularities on the surface. have. For this reason, the grinding | polishing method of the semiconductor substrate using the polishing liquid for semiconductor substrates of this embodiment can be used for various uses which grind a semiconductor substrate.

즉 본 실시 형태는, 실리콘 관통 비어를 형성하기 위한 반도체 기판의 연마 방법으로서, 실리콘 기판의 한쪽면에 오목부를 형성하는 공정과, 오목부에 금속을 매립하는 공정과, 실리콘 기판의 다른쪽면을 백그라인드하는 공정과, 제1 또는 제2 반도체 기판용 연마액을 이용하여, 다른쪽면을 금속이 노출되도록 연마하는 연마 공정을 구비하는 반도체 기판의 연마 방법이다.In other words, the present embodiment is a method for polishing a semiconductor substrate for forming a silicon through via, comprising: forming a recess in one side of the silicon substrate, embedding a metal in the recess, and backing the other side of the silicon substrate. A grinding | polishing method of the semiconductor substrate provided with the grinding | polishing process and the grinding | polishing process of grind | polishing the other surface so that a metal may be exposed using the grinding | polishing liquid for a 1st or 2nd semiconductor substrate.

또한, 이러한 실리콘 관통 비어의 백그라인드에 있어서, 최종 단계로 마무리 연마를 적용하는 경우에도, 제3 또는 제4 반도체 기판용 연마액을 적용할 수 있다.In the backgrinding of the through-silicon vias, the polishing liquid for the third or fourth semiconductor substrate can be applied even when finishing polishing is applied in the final step.

(실리콘 웨이퍼 제조 공정에 따른 연마 방법)(Polishing Method According to Silicon Wafer Manufacturing Process)

제1 및 제2 반도체 기판용 연마액의 연마 특성을 살린 연마 공정의 다른 일례를, 도 14 및 15를 이용하여 설명한다. 도 14는, 일반적인 실리콘 웨이퍼의 가공 기술의 플로우이다. 실리콘 웨이퍼는, 실리콘의 단결정을 슬라이스하는 공정(슬라이싱)과, 랩핑 공정 또는 그라인딩 공정과, 에칭 공정 등을 포함하는 공정을 거쳐 웨이퍼 형상으로 가공된다. 상기 랩핑 공정 또는 그라인딩 공정은 기계적으로 연삭하기 때문에, 실리콘 결정에 결정 결함 등의 손상을 부여하는 경우가 있다. 그래서 후속 에칭 공정에서는, 이러한 손상을 해소하는 것 및 표면의 요철을 어느 정도 해소하는 것이 일반적이다. Another example of the polishing process utilizing the polishing characteristics of the polishing liquids for the first and second semiconductor substrates will be described with reference to FIGS. 14 and 15. 14 is a flow of a general silicon wafer processing technique. The silicon wafer is processed into a wafer shape through a process including a step of slicing a single crystal of silicon (slicing), a lapping process or a grinding process, an etching process, and the like. Since the lapping step or the grinding step is mechanically ground, damage to crystals, such as crystal defects, may be caused to the silicon crystal. Therefore, in the subsequent etching step, it is common to eliminate such damage and to eliminate some of the surface irregularities.

그러나, 에칭 공정을 거친 후의 실리콘 웨이퍼여도, 이른바 반도체 장치를 제조하기 위해서 충분한 정도의 평탄성과, 결정 결함 등의 손상의 해소가 도모되고 있지 않다. 따라서, 도 15에 나타낸 바와 같이, 다단계의 연마 공정을 거쳐 평탄한 실리콘 웨이퍼를 얻는 것이 일반적이다. 도 15에서는, (a)에서 (b), (b)에서 (c)의 2단계의 조연마(거친 연마) 공정과, (c)에서 (d)의 마무리 연마(최종 연마) 공정을 나타내고 있지만, 이 연마 공정은 웨이퍼 메이커나 웨이퍼의 등급에 따라 다르고, 한층 다단계가 되는 경우도 있다. However, even in the silicon wafer after the etching process, sufficient flatness and damage to crystal defects, etc., are not achieved in order to manufacture a so-called semiconductor device. Therefore, as shown in FIG. 15, it is common to obtain a flat silicon wafer through a multi-step polishing process. In Fig. 15, two steps of rough polishing (rough polishing) processes of (a) to (b) and (b) to (c) and finish polishing (final polishing) processes of (d) to (c) are shown. This polishing process varies depending on the wafer manufacturer and the grade of the wafer, and may be further multistage.

상기 조연마는, 사용하는 연마천의 경도를 딱딱한 것으로부터 부드러운 것으로 순차 전환하면서 연마를 행하고, 막 두께를 줄이면서, 요철 및 손상을 서서히 해소한다. 마무리 연마 공정에서는, 실리콘에 대한 연마 속도는 거의 필요로 하지 않으며, 결함을 새롭게 발생시키지 않고, 조연마시에 부착된 연마 입자를 제거하거나, 미소한 요철을 해소하여, 웨이퍼의 경면화하는 것을 목적으로 한 연마 공정이다. The rough polishing performs polishing while sequentially changing the hardness of the polishing cloth to be used from hard to soft, and gradually eliminates unevenness and damage while reducing the film thickness. In the finish polishing step, the polishing rate for silicon is hardly required, and the purpose of the mirror polishing of the wafer is to remove the abrasive grains adhered to the rough polishing, eliminate fine irregularities, and eliminate the defects. One polishing process.

여기서 제1 및 제2 반도체 기판용 연마액은, 상술한 조연마에 적합하다. 즉, 본 실시 형태는 실리콘 단결정 잉곳을 슬라이스하여 얻어진 실리콘 웨이퍼를 랩핑 또는 그라인딩한 후에, 해당 실리콘 웨이퍼를 에칭하여, 조웨이퍼를 준비하는 공정과, 제1 또는 제2 반도체 기판용 연마액을 이용하여, 조웨이퍼를 연마하는 조연마 공정을 구비하는 반도체 기판의 연마 방법이다.Here, the polishing liquids for the first and second semiconductor substrates are suitable for the rough polishing described above. That is, in this embodiment, after lapping or grinding a silicon wafer obtained by slicing a silicon single crystal ingot, the silicon wafer is etched to prepare a jaw wafer, and a polishing liquid for the first or second semiconductor substrate is used. And a rough polishing step for polishing a rough wafer.

(실리콘 웨이퍼의 재생에 따른 연마 방법) (Polishing method by regeneration of silicon wafer)

또한, 상기 제1 및 제2 반도체 기판용 연마액은, 실리콘에 대한 높은 연마 속도를 살려 재생 웨이퍼를 연마하는 방법에 바람직하게 사용할 수 있다. 이하, 재생 웨이퍼를 연마하는 방법에 대해서 설명한다. In addition, the polishing liquids for the first and second semiconductor substrates can be suitably used in a method of polishing a recycled wafer by utilizing a high polishing rate for silicon. Hereinafter, a method of polishing a recycled wafer will be described.

일반적으로, 실리콘 웨이퍼로부터, 반도체 디바이스를 제조하는 각 요소 공정에서, 공정 테스트를 위해, 다수의 웨이퍼가 테스트 웨이퍼로서 사용된다. 이러한 테스트 웨이퍼로는, 평탄한 실리콘 기판 상에 절연막이나 금속막 등의 각종 막을 제막한 것을 들 수 있다. 이들 테스트 웨이퍼를 제조하는 목적은, 실리콘 기판 상에 각종 막을 제막하기 위한 최적 조건을 조사하는 경우, 실리콘 기판 상에 레지스트막을 도포·노광할 때의 최적 조건을 조사하는 경우, 정기적으로 상기 각 최적 조건에 대해서 모니터링하는 경우, 실리콘 기판 상에 제막된 각종 막에 대한 연마액의 연마 특성을 평가하는 경우 등, 다방면에 걸쳐 이용되고 있다. In general, in each component process of manufacturing semiconductor devices from silicon wafers, a plurality of wafers are used as test wafers for process testing. As such a test wafer, what formed various films, such as an insulating film and a metal film, on the flat silicon substrate is mentioned. The purpose of manufacturing these test wafers is to periodically investigate the optimum conditions for coating and exposing a resist film on a silicon substrate when investigating optimum conditions for forming various films on a silicon substrate. In the case of monitoring with respect to the present invention, it has been used in various fields such as in evaluating polishing characteristics of polishing liquids for various films formed on a silicon substrate.

이들 테스트 웨이퍼는, 재차 테스트 웨이퍼로서 이용하기 위해서, 재생 처리가 행해진다. 재생 처리로는, 일반적으로 상기 각종 막 등의 부착물을 습식 에칭에 의해 제거하고, 조연마 및 마무리 연마 공정을 거쳐 재차 평탄한 웨이퍼를 얻는다. 또한, 상기 테스트 웨이퍼는, 재생 공정에 도달하기까지 큰 흠집이 생기거나, 평가시에 요철을 형성하는 경우가 있다. 이 경우에는, 흠집이나 요철을 연삭 가공에 의해 제거하고, 이를 조연마 및 마무리 연마함으로써, 재차 평탄한 웨이퍼가 얻어지는 것이 일반적이다. In order to use these test wafers again as a test wafer, a regeneration process is performed. In the regeneration treatment, generally, deposits such as the various films and the like are removed by wet etching, and a flat wafer is obtained again through a rough polishing and finish polishing process. Further, the test wafer may have large scratches until reaching the regeneration step, or may form irregularities during evaluation. In this case, it is common to remove a scratch and uneven | corrugated by a grinding process, and to obtain a flat wafer again by rough grinding and finish polishing.

본 발명의 반도체 기판용 연마액 중, 제1 및 제2 반도체 기판용 연마액은, 이러한 재생 웨이퍼를 조연마하는 데에 바람직하게 사용할 수 있다. 즉, 본 실시 형태는 재이용하기 위한 반도체 기판의 연마 방법으로서, 부착물이 부착된 실리콘 웨이퍼를 습식 에칭하는 공정과, 제1 또는 제2 반도체 기판용 연마액을 이용하여, 습식 에칭된 실리콘 웨이퍼를 연마하는 조연마 공정을 구비하는 반도체 기판의 연마 방법이다.Among the polishing liquids for semiconductor substrates of the present invention, the polishing liquids for the first and second semiconductor substrates can be suitably used for rough polishing such recycled wafers. That is, the present embodiment is a method of polishing a semiconductor substrate for reuse, wherein the wet etching of the silicon wafer to which the deposit adheres is carried out, and the wet-etched silicon wafer is polished using the polishing liquid for the first or second semiconductor substrate. It is a grinding | polishing method of the semiconductor substrate provided with the rough polishing process.

또한, 재이용하고자 하는 실리콘 기판의 표면에 요철이나 흠집이 있는 경우에는, 제1 또는 제2 반도체 기판용 연마액을 이용하여 연마하는 스텝 전에 기계적인 연삭 공정을 갖는 것이 바람직하다. When the surface of the silicon substrate to be reused has irregularities or scratches, it is preferable to have a mechanical grinding step before the step of polishing using the polishing liquid for the first or second semiconductor substrate.

<제3 또는 제4 반도체 기판용 연마액을 이용한 연마 방법> <Polishing method using polishing liquid for third or fourth semiconductor substrate>

본 실시 형태의 반도체 기판용 연마액 중, 제3 반도체 기판용 연마액은, 연마 입자, 1,2,4-트리아졸 및 염기성 화합물을 함유하며, pH가 9 이상 12 이하인 반도체 기판용 연마액에 수용성 고분자를 함유시킴으로써, 실리콘 표면의 요철을 해소할 수 있는 것이다. Among the polishing liquids for semiconductor substrates of the present embodiment, the polishing liquid for the third semiconductor substrate contains abrasive particles, 1,2,4-triazole and a basic compound, and the polishing liquid for semiconductor substrates having a pH of 9 or more and 12 or less. By containing a water-soluble polymer, unevenness of the silicon surface can be eliminated.

또한, 제3 반도체 기판용 연마액에 있어서, 연마 속도를 조절하거나, 해소하고자 하는 요철의 목표 크기를 변경하기 위하여, 1,2,4-트리아졸, 수용성 고분자의 첨가량을 최적화하고, 필요에 따라 pH 등을 제어함으로써, 제4 반도체 기판용 연마액을 얻는 것이 가능해진다. In addition, in the polishing liquid for the third semiconductor substrate, in order to adjust the polishing rate or to change the target size of the unevenness to be eliminated, the addition amount of 1,2,4-triazole and a water-soluble polymer is optimized, if necessary. By controlling the pH and the like, it is possible to obtain the polishing liquid for the fourth semiconductor substrate.

이하, 제3 또는 제4 반도체 기판용 연마액을 이용한 반도체 기판의 연마 방법의 실시 형태에 대해서 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of the grinding | polishing method of a semiconductor substrate using the grinding | polishing liquid for 3rd or 4th semiconductor substrates is described.

(실리콘 웨이퍼 제조 공정에 따른 연마 방법)(Polishing Method According to Silicon Wafer Manufacturing Process)

상술한 바와 같이, 평탄한 실리콘 웨이퍼를 얻기 위해서는, 도 15에 나타낸 바와 같이, 조연마(거친 연마) 공정 및 마무리 연마(최종 연마) 공정을 거치는 것이 일반적이다. 여기서, 제3 및 제4 반도체 기판용 연마액은, 실리콘에 대한 연마 속도보다도 실리콘 기판 상에 존재하는 요철을 해소하는 것 및 실리콘 기판 상에 잔존하는 이물질(연마 입자 및 연마 패드의 마모에 의해 발생하는 마모분 등)을 제거하는 것에 중점을 둔 연마액이고, 실리콘 웨이퍼의 제조 공정에서의 마무리 연마 용도에 특히 적합하다. 즉, 본 실시 형태는 실리콘 단결정 잉곳을 슬라이스하여 얻어진 실리콘 웨이퍼를 랩핑 또는 그라인딩한 후에, 상기 실리콘 웨이퍼를 에칭하여, 조웨이퍼를 준비하는 공정과, 조웨이퍼를 연마하는 조연마 공정과, 제3 또는 제4 반도체 기판용 연마액을 이용하여, 조연마 공정 후 실리콘 웨이퍼를 추가로 연마하는 마무리 연마 공정을 구비하는 반도체 기판의 연마 방법이다. 또한, 조웨이퍼를 연마하는 조연마 공정에서, 제1 또는 제2 반도체 기판용 연마액을 이용할 수도 있다. As described above, in order to obtain a flat silicon wafer, as shown in FIG. 15, it is common to undergo a rough polishing (rough polishing) process and a finish polishing (final polishing) process. Here, the polishing liquids for the third and fourth semiconductor substrates are generated by solving the unevenness existing on the silicon substrate rather than the polishing rate with respect to silicon and by the foreign matter remaining on the silicon substrate (abrasive particles and abrasion of the polishing pad). It is a polishing liquid which focuses on removing the wear powder etc.), and is especially suitable for the finishing polishing use in the manufacturing process of a silicon wafer. That is, in this embodiment, after lapping or grinding a silicon wafer obtained by slicing a silicon single crystal ingot, the silicon wafer is etched to prepare a rough wafer, a rough polishing step of polishing the rough wafer, and a third or It is a grinding | polishing method of the semiconductor substrate provided with the finishing polishing process which further polishes a silicon wafer after a rough polishing process using the polishing liquid for 4th semiconductor substrates. Further, in the rough polishing step of polishing the rough wafer, a polishing liquid for the first or second semiconductor substrate may be used.

(실리콘 웨이퍼의 재생에 따른 연마 방법) (Polishing method by regeneration of silicon wafer)

또한, 제3 및 제4 반도체 기판용 연마액은, 상술한 재생 웨이퍼를 얻는 공정에서의 마무리 연마에도 적용할 수 있다. 즉, 본 실시 형태는, 재이용하기 위한 반도체 기판의 연마 방법으로서, 부착물이 부착된 실리콘 웨이퍼를 습식 에칭하는 공정과, 습식 에칭된 실리콘 웨이퍼를 연마하는 조연마 공정과, 제3 또는 제4 반도체 기판용 연마액을 이용하여, 조연마 공정 후 실리콘 웨이퍼를 추가로 연마하는 마무리 연마 공정을 구비하는 반도체 기판의 연마 방법이다. 또한, 습식 에칭된 실리콘 웨이퍼를 연마하는 조연마 공정에서, 제1 또는 제2 반도체 기판용 연마액을 이용할 수도 있다. The polishing liquids for the third and fourth semiconductor substrates can also be applied to finish polishing in the step of obtaining the reclaimed wafer described above. In other words, the present embodiment is a method of polishing a semiconductor substrate for reuse, including a step of wet etching a silicon wafer with deposits, a rough polishing step of polishing a wet etched silicon wafer, and a third or fourth semiconductor substrate. It is a grinding | polishing method of the semiconductor substrate provided with the finishing grinding | polishing process which further grinds a silicon wafer after a rough polishing process using the polishing liquid for solvents. Further, in the rough polishing step of polishing the wet etched silicon wafer, a polishing liquid for the first or second semiconductor substrate may be used.

또한, 재이용하고자 하는 실리콘 기판의 표면에 요철이나 흠집이 있는 경우에는, 제3 또는 제4 반도체 기판용 연마액을 이용하여 연마하는 스텝 전에 기계적인 연삭 공정을 갖는 것이 바람직하다. In addition, when the surface of the silicon substrate to be reused has irregularities or scratches, it is preferable to have a mechanical grinding step before the step of polishing using the polishing liquid for the third or fourth semiconductor substrate.

또한, 실리콘에 대한 연마 속도보다도 실리콘 기판 상의 결함을 감소시키고, 표면의 미소한 요철을 해소하여 고도의 경면을 얻기 위해서 제3 또는 제4 반도체 기판용 연마액을 이용하는 경우에는, 연마 패드에는 어느 정도 부드러운 것이 바람직하고, 예를 들면 아스커 고무 경도계 C형으로 측정한 경도(아스커(Asker) C 경도)가 60도보다 작은 것이 바람직하다. In addition, when the polishing liquid for the third or fourth semiconductor substrate is used in order to reduce defects on the silicon substrate rather than the polishing rate for silicon and to eliminate fine irregularities on the surface and to obtain a high mirror surface, the polishing pad may be used to some extent. It is preferable that it is soft, for example, it is preferable that the hardness (Asker C hardness) measured with Asker rubber hardness meter C type is smaller than 60 degree | times.

<제3 또는 제5 반도체 기판용 연마액을 이용한 연마 방법> <Polishing Method Using Polishing Liquid for Third or Fifth Semiconductor Substrates>

본 실시 형태의 반도체 기판용 연마액 중, 제5 반도체 기판용 연마액은, 제4 반도체 기판용 연마액과 비교하여, 표면의 요철을 해소하면서, 실리콘에 대한 어느 정도의 연마 속도가 얻어지는 것이다. 이에 따라, 비교적 큰 요철을 갖는 반도체 기판의 볼록부를 우선하여 연마하는 것이 가능해진다. 또한, 후술하는 연마 방법에 있어서, 제5 반도체 기판용 연마액 대신에 제3 반도체 기판용 연마액을 이용할 수도 있다. In the polishing liquid for semiconductor substrates of the present embodiment, the polishing liquid for the fifth semiconductor substrate is obtained with a certain polishing rate for silicon while eliminating the surface irregularities as compared with the polishing liquid for the fourth semiconductor substrate. Thereby, it becomes possible to give priority to polishing the convex part of the semiconductor substrate which has comparatively large unevenness | corrugation. In addition, in the polishing method described later, a polishing liquid for a third semiconductor substrate may be used instead of the polishing liquid for a fifth semiconductor substrate.

이하에, 제5 반도체 기판용 연마액을 이용한 반도체 기판의 연마 방법의 실시 형태에 대해서 설명한다. EMBODIMENT OF THE INVENTION Below, embodiment of the grinding | polishing method of a semiconductor substrate using the polishing liquid for 5th semiconductor substrates is described.

도 16(a)는, 실리콘 웨이퍼의 일반적인 재생 공정 플로우이다. 재이용하기 위해서 회수된 실리콘 웨이퍼는, 수납 검사를 한 후, 부착물을 제거하기 위한 습식 에칭 공정, 비교적 큰 요철을 해소하기 위한 그라인딩 공정을 거쳐 조웨이퍼가 된다. 이 조웨이퍼를 소정의 방법으로 세정한 후, 조연마 공정에서 다단계(제1차 연마, 제2차 연마…)로 나눠 조연마되고, 추가로 마무리 연마 공정, 세정 공정을 거쳐 재생 웨이퍼로서 출하된다. Fig. 16A is a general regeneration process flow of a silicon wafer. The silicon wafer recovered for reuse becomes a rough wafer after undergoing a storage inspection, through a wet etching process for removing deposits and a grinding process for removing relatively large irregularities. After the crude wafer is cleaned by a predetermined method, it is roughly polished in multiple stages (primary polishing, secondary polishing…) in the rough polishing step, and further shipped through a final polishing step and a cleaning step as a recycled wafer. .

그러나, 그라인딩 후 다단계의 조연마에 의해 실리콘 웨이퍼가 필요 이상으로 깎이는 것이 현실이다. 따라서, 이러한 "연마여유(grinding allowance)"를 감소하고, 보다 효율적으로 실리콘 웨이퍼를 재이용하기 위해서는 아직 개선이 필요하다. However, the reality is that the silicon wafer is cut more than necessary by multi-step polishing after grinding. Thus, improvements are still needed to reduce this "grinding allowance" and to reuse silicon wafers more efficiently.

한편, 제5 반도체 기판용 연마액을 이용함으로써, 이러한 개선을 가능하게 하는, 종래에 없는 새로운 연마 방법을 제공할 수 있다. 즉, 본 실시 형태는, 재이용하기 위한 반도체 기판의 연마 방법으로서, 부착물이 부착된 실리콘 웨이퍼를 습식 에칭한 후, 해당 실리콘 웨이퍼를 그라인딩하여 조웨이퍼를 준비하는 공정과, 제5 반도체 기판용 연마액을 이용하여, 조웨이퍼를 연마하는 조연마 공정을 구비하는 반도체 기판의 연마 방법이다. On the other hand, by using the polishing liquid for the fifth semiconductor substrate, it is possible to provide a new polishing method that does not exist in the prior art which enables such improvement. That is, this embodiment is a method of polishing a semiconductor substrate for reuse, comprising: wet etching a silicon wafer with an adherend thereon, grinding the silicon wafer to prepare a rough wafer, and a polishing liquid for a fifth semiconductor substrate. It is a polishing method of a semiconductor substrate provided with the coarse polishing process which grinds a rough wafer using this process.

이러한 반도체 기판의 연마 방법이면, 종래 몇 스텝으로 나눠 행해지고 있었던 조연마를 1 스텝으로 행할 수 있기(도 16(b) 참조) 때문에, 조연마에서 발생하는 반도체 기판의 연마여유를 감소시키는 것이 가능해진다. 이에 따라, 실리콘 웨이퍼의 재이용 횟수를 보다 많이 할 수 있다는 효과도 얻어진다. In the polishing method of such a semiconductor substrate, the rough polishing that has been conventionally performed in several steps can be performed in one step (see FIG. 16 (b)), so that the polishing margin of the semiconductor substrate generated in the rough polishing can be reduced. As a result, the effect of increasing the number of times of reuse of the silicon wafer is also obtained.

또한, 상술한 조연마 공정에서, 조웨이퍼의 연마량을 L(nm)으로 하고, 조웨이퍼의 초기 단차를 Rt0(nm)으로 하고, 조연마된 후의 조웨이퍼의 단차를 Rt1(nm)로 정의한 경우, Rt0≤L≤Rt0×1.3을 만족하는 L(nm)만 조웨이퍼를 연마(즉, 초기 단차의 1.3배 이하의 연마량만 연마)했을 때에, L/(Rt0-Rt1)≤1.3 및 Rt1≤100(nm)을 모두 만족하는 것이 바람직하다. 또한, 최종적인 연마량은 상술한 범위(Rt0≤L≤Rt0×1.3) 이상이어도 관계없음은 물론이다. In the above-described rough polishing step, the polishing amount of the rough wafer is L (nm), the initial step of the rough wafer is R t0 (nm), and the level of the rough rough wafer after the rough polishing is R t1 (nm). when defined as a, R t0 ≤L≤R the crude wafer only L (nm) satisfying 1.3 × t0 when the grinding (i.e., grinding only the polishing amount of no more than 1.3 times the initial step), L / (R t0 -R It is preferable to satisfy both t1 ) ≤ 1.3 and R t1 ≤ 100 (nm). In addition, the final polishing amount is not more than the above-described relationship may be a range (R t0 ≤L≤R t0 × 1.3). FIG.

또한, 상술한 반도체 기판의 연마 방법에 있어서, 조연마 공정 후 조웨이퍼를, 연마액을 이용하여 연마하는 마무리 연마 공정을 추가로 구비할 수도 있고, 연마액이 연마 입자와, 1,2,4-트리아졸과, 수용성 고분자와, 염기성 화합물을 함유하고, pH가 9 이상 12 이하인 것이 바람직하다. 이에 따라, 반도체 기판의 표면을 요철이 적고 평활한 표면에 고속으로 마무리 연마 가공하는 것이 가능해진다. Further, in the above-described method for polishing a semiconductor substrate, a finish polishing step of polishing the rough wafer after the rough polishing step by using the polishing liquid may be further provided, and the polishing liquid comprises abrasive particles, 1,2,4 It is preferable that -triazole, a water-soluble polymer, and a basic compound are contained and pH is 9 or more and 12 or less. As a result, it is possible to finish polish the surface of the semiconductor substrate at a high speed on a smooth surface with few unevennesses.

또한, 상술한 반도체 기판의 연마 방법에 있어서, 조연마 공정 후 조웨이퍼를, 연마액을 이용하여 연마하는 마무리 연마 공정을 추가로 구비할 수도 있고, 연마액이 연마 입자와, 1,2,4-트리아졸과, 수용성 고분자와, 염기성 화합물을 함유하고, 1,2,4-트리아졸의 함유량이, 반도체 기판용 연마액의 전체 질량에 대하여 0.05 질량% 이상 0.5 질량% 이하이고, 수용성 고분자의 함유량이, 반도체 기판용 연마액의 전체 질량에 대하여 0.001 질량% 이상 0.1 질량% 이하이고, pH가 9 이상 12 이하인 것이 바람직하다. 이에 따라, 반도체 기판의 표면을 보다 확실하게 요철이 적고 평활한 표면에 고속으로 마무리 연마 가공하는 것이 가능해진다. Further, in the above-described method for polishing a semiconductor substrate, a finish polishing step of polishing the rough wafer after the rough polishing step by using the polishing liquid may be further provided, and the polishing liquid comprises abrasive particles, 1,2,4 It contains -triazole, a water-soluble polymer, and a basic compound, and the content of 1,2,4-triazole is 0.05 mass% or more and 0.5 mass% or less with respect to the total mass of the polishing liquid for semiconductor substrates, It is preferable that content is 0.001 mass% or more and 0.1 mass% or less with respect to the total mass of the polishing liquid for semiconductor substrates, and pH is 9 or more and 12 or less. As a result, the surface of the semiconductor substrate can be reliably finished and polished at a high speed on a smooth and smooth surface having less unevenness.

또한, 제5 반도체 기판용 연마액은, 상기 TSV 이면 연마 방법에 있어서도 바람직하게 적용할 수 있다. 일반적으로 TSV의 이면은, 회로면(활성면)만큼의 평탄성이 요구되지 않기 때문에, 기계적인 연삭을 1단계 실시한 후, 제5 반도체 기판용 연마액을 이용하여 TSV 이면 연마를 행함으로써, 충분히 실용에 견디는 TSV 기판을 얻을 수 있다. 종래, TSV의 이면 연마는, 연마를 행하기까지 복수 단계의 기계적 연삭 공정을 거치고 있었지만, 본 발명의 방법에 따르면, TSV의 제조 공정을 대폭 간략화할 수 있다.In addition, the polishing liquid for the fifth semiconductor substrate can also be preferably applied to the TSV back surface polishing method. Generally, the back surface of TSV is not required to have the same flatness as the circuit surface (active surface). Therefore, after mechanical grinding is performed in one step, TSV back surface polishing is performed using the polishing liquid for the fifth semiconductor substrate, so that it is sufficiently practical. A TSV substrate that can withstand can be obtained. Conventionally, the backside polishing of TSV has undergone a plurality of mechanical grinding steps until polishing, but according to the method of the present invention, the TSV manufacturing process can be greatly simplified.

또한, 제5 반도체 기판용 연마액에서는, 그라인딩 등으로 표면에 발생한 어느 정도 큰 요철을 해소하면서, 실리콘에 대한 어느 정도의 연마 속도를 얻기 위해서, 연마 패드에는 어느 정도의 경도가 있는 것이 바람직하고, 예를 들면 아스커 고무 경도계 C형으로 측정한 경도(아스커 C 경도)가 60도 이상이 바람직하며, 70도 이상이 보다 바람직하고, 80도 이상이 더욱 바람직하다. 이들 경도를 가짐으로써, 양호한 연마 속도가 얻어지기 쉽고, 요철의 해소성도 우수한 경향이 있다. In addition, in the polishing liquid for the fifth semiconductor substrate, it is preferable that the polishing pad has a certain hardness in order to obtain a certain polishing rate for silicon while eliminating some large irregularities generated on the surface by grinding or the like. For example, the hardness (asker C hardness) measured by the Asker rubber hardness tester C type is preferably 60 degrees or more, more preferably 70 degrees or more, and even more preferably 80 degrees or more. By having these hardness, a favorable grinding | polishing rate is easy to be obtained and there exists a tendency which is also excellent in the resolution of unevenness | corrugation.

이러한 연마 방법에 따르면, 이상적으로는 복수 단계의 조연마가 필요없어 지기 때문에, 1단계의 조연마를 포함하는 반도체 웨이퍼의 연마 방법, 또는 1단계의 조연마와 1단계의 마무리 연마를 포함하는 반도체 웨이퍼의 연마 방법이 제공된다.According to this polishing method, ideally, a plurality of stages of rough polishing are not necessary, so that a method of polishing a semiconductor wafer including one stage of rough polishing, or a semiconductor wafer comprising one stage of rough polishing and one stage of final polishing. A polishing method is provided.

[실시예] [Example]

이하, 본 발명을 실시예에 의해 더욱 상세히 설명하는데, 본 발명이 이들 실시예로 한정되는 것은 아니다. Hereinafter, the present invention will be described in more detail with reference to Examples, but the present invention is not limited to these Examples.

<제1 반도체 기판용 연마액><Polishing liquid for first semiconductor substrate>

(실시예 1 내지 8)(Examples 1 to 8)

[반도체용 연마액의 제조][Manufacture of Polishing Liquid for Semiconductor]

1,2,4-트리아졸, 염기성 화합물 및 연마 입자인 콜로이달 실리카를, 이하의 절차에 따라서, 하기 표 1에 나타내는 첨가량으로 배합하여, 실시예 1 내지 8의 각 반도체용 연마액을 제조하였다. 1,2,4-triazole, a basic compound and colloidal silica as abrasive particles were blended in the addition amounts shown in Table 1 according to the following procedure to prepare polishing liquids for semiconductors of Examples 1 to 8. .

각 연마액의 제조에서는, 우선 연마액 전체의 50 질량%에 상당하는 순수에 1,2,4-트리아졸을 용해시키고, 이것에 염기성 화합물을 첨가하고, 이어서 일차 입경이 35 nm인 콜로이달 실리카를 분산시키고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. In the production of each polishing liquid, 1,2,4-triazole is first dissolved in pure water corresponding to 50% by mass of the entire polishing liquid, and a basic compound is added thereto, followed by colloidal silica having a primary particle diameter of 35 nm. The mixture was dispersed and the balance was combined so as to have a total amount of 100% by mass of pure water.

(실시예 9 및 10)(Examples 9 and 10)

[반도체용 연마액의 제조][Manufacture of Polishing Liquid for Semiconductor]

1,2,4-트리아졸, 염기성 화합물 및 연마 입자인 콜로이달 실리카를, 이하의 절차에 따라서, 하기 표 2에 나타내는 첨가량으로 배합하여, 실시예 9 및 10의 각 반도체용 연마액을 제조하였다. 1,2,4-triazole, a basic compound and colloidal silica as abrasive particles were blended in the addition amounts shown in Table 2 according to the following procedure to prepare polishing liquids for semiconductors of Examples 9 and 10. .

각 연마액의 제조에서는, 우선 연마액 전체의 50 질량%에 상당하는 순수에 1,2,4-트리아졸 용해시키고, 이것에 염기성 화합물을 첨가하고, 이어서 일차 입경이 17 nm인 콜로이달 실리카를 분산시켜, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. In the production of each polishing liquid, 1,2,4-triazole is first dissolved in pure water corresponding to 50% by mass of the entire polishing liquid, and a basic compound is added thereto, followed by colloidal silica having a primary particle diameter of 17 nm. It disperse | distributed and mix | blended so that the remainder may be 100 mass% in total with pure water.

[pH 측정][pH measurement]

실시예 1 내지 10의 각 반도체용 연마액의 pH를 이하의 방법으로 측정하였다. The pH of each polishing liquid for semiconductors of Examples 1 to 10 was measured by the following method.

(pH의 측정 방법)(Measurement of pH)

pH 미터: 요꼬가와 덴끼 가부시끼가이샤 제조 Model pH 81pH meter: Yokogawa Denki Co., Ltd. Model pH 81

교정: 중성 인산염 pH 완충액 pH 6.86(25 ℃) 및 붕산염 pH 표준액(pH 9.18)(25 ℃)에 의한 2점 교정Calibration: Two-point calibration with neutral phosphate pH buffer pH 6.86 (25 ° C) and borate pH standard solution (pH 9.18) (25 ° C)

측정 온도: 25 ℃ Measuring temperature: 25 ℃

자기 교반 막대: 아즈원 제조 HS-30D Magnetic Stirring Bar: AZWON HS-30D

측정 절차: 장경 약 4 cm, 단경 약 0.5 cm의 불소 수지로 코팅된 교반자를 사용하고, 500 rpm으로 연마액을 교반한 상태에서 pH의 측정을 행하였다. Measurement procedure: The pH was measured while stirring the polishing liquid at 500 rpm using a stirrer coated with a fluorine resin having a diameter of about 4 cm and a diameter of about 0.5 cm.

측정 시기: 배합 직후, 1일 정치 후 When to measure: Immediately after compounding, after 1 day

또한, 상기 "배합 직후"란, 상기한 반도체용 연마액의 조정(배합)을 완료한 후 1시간 미만인 것을, "1일 정치 후"란, 상기한 반도체용 연마액의 조정(배합)을 완료한 후 24 내지 25시간 동안 정치한 후를 각각 의미하는 것으로 하고, 이하 마찬가지이다.The term "immediately after compounding" is less than 1 hour after completion of the above-described adjustment (mixing) of the semiconductor polishing liquid, and "after 1 day standing" means the adjustment (mixing) of the semiconductor polishing liquid described above. After standing still for 24 to 25 hours after that, it means, respectively.

배합 직후의 각 반도체용 연마액의 pH를 표 1 및 표 2에 나타내었다. 또한, 배합한 후 1일 정치한 후의 각 반도체용 연마액의 pH와, 배합 직후에 측정한 pH에서의 변화량을 표 1에 나타내었다. The pH of each polishing liquid for semiconductors immediately after the mixing is shown in Tables 1 and 2. In addition, the pH of each polishing liquid for semiconductors after standing still for 1 day after mix | blending, and the amount of change in pH measured immediately after mix | blending are shown in Table 1.

[반도체 기판의 연마 1][1 Polishing of Semiconductor Substrate]

연마 정반의 연마천 상에, 배합 직후의 실시예 1의 반도체 기판용 연마액을 공급하면서, 반도체 기판을 연마천에 가압한 상태에서 반도체 기판에 대하여 연마 정반을 상대적으로 회전시킴으로써 반도체 기판의 표면을 연마하였다. 또한, 실시예 1과 동일한 방법으로, 배합 직후의 실시예 2 내지 8의 각 연마액을 이용하여 반도체 기판을 연마하였다. 연마 조건의 상세는 이하와 같다. While supplying the polishing liquid for the semiconductor substrate of Example 1 immediately after the mixing onto the polishing cloth of the polishing plate, the surface of the semiconductor substrate was rotated by relatively rotating the polishing plate with respect to the semiconductor substrate while the semiconductor substrate was pressed against the polishing cloth. Polished. In the same manner as in Example 1, the semiconductor substrate was polished using the respective polishing liquids of Examples 2 to 8 immediately after blending. The detail of grinding | polishing conditions is as follows.

(연마 조건 1)(Polishing condition 1)

연마 장치: 나노 팩터 제조 FACT-200형Polishing device: Nano factor manufacture FACT-200

연마천: 닛타 하스 제조 IC-1010Polishing cloth: Nitta Haas IC-1010

연마 정반 회전수: 80 rpm Polishing platen rotation speed: 80 rpm

홀더 회전수: 구동 장치 없음(자유 회전)Holder speed: no drive (free rotation)

연마 압력: 33.83 kPa(345 gf/㎠)Polishing pressure: 33.83 kPa (345 gf / cm 2)

연마액 공급량: 16 ㎖/분Polishing liquid supply amount: 16 ml / min

연마 시간: 5분Polishing time: 5 minutes

반도체 기판(피연마물): 2 cm각(角)인 실리콘 웨이퍼(P형<100>)Semiconductor substrate (article to be polished): 2 cm square silicon wafer (P-type <100>)

[반도체 기판의 연마 2][Polishing Semiconductor Substrates 2]

마찬가지로, 연마 정반의 연마천 상에 배합 직후의 실시예 9 및 10의 반도체 기판용 연마액을 공급하면서, 반도체 기판을 연마천에 가압한 상태에서 반도체 기판에 대하여 연마 정반을 상대적으로 회전시킴으로써 반도체 기판의 표면을 연마하였다. 연마 조건의 상세는 이하와 같다. Similarly, while supplying the polishing liquid for semiconductor substrates of Examples 9 and 10 immediately after blending onto the polishing cloth of the polishing table, the semiconductor substrate is relatively rotated with respect to the semiconductor substrate while the semiconductor substrate is pressed against the polishing cloth. The surface of was polished. The detail of grinding | polishing conditions is as follows.

(연마 조건 2)(Polishing condition 2)

연마 장치: 어플라이드 머터리얼즈사 제조 MIRRA Polishing device: MIRRA manufactured by Applied Materials

연마천: 닛타 하스 제조 IC-1010Polishing cloth: Nitta Haas IC-1010

연마 정반 회전수: 93 rpm Polishing platen rotation speed: 93 rpm

홀더 회전수: 87 rpm Holder rpm: 87 rpm

연마 압력: 20.7 kPa Polishing pressure: 20.7 kPa

연마액 공급량: 200 ㎖/분Polishing liquid supply amount: 200 ml / min

연마 시간: 3분Polishing time: 3 minutes

반도체 기판(피연마물): 200 mm 실리콘 웨이퍼(P형<100>) Semiconductor substrate (abrasive): 200 mm silicon wafer (P-type <100>)

[세정][washing]

연마 후에는, 폴리비닐알코올 제조 브러시 및 초음파수에 의한 반도체 기판의 세정을 행하였다. 세정 후, 스핀 드라이어로 반도체 기판을 건조하였다. After polishing, the semiconductor substrate was washed with a polyvinyl alcohol brush and ultrasonic water. After washing, the semiconductor substrate was dried with a spin dryer.

[배합 직후의 연마 속도의 측정][Measurement of Polishing Speed Immediately after Blending]

배합 직후의 실시예 1 내지 10의 각 반도체용 연마액을 이용하여, 상기한 방법으로 실리콘 웨이퍼를 연마한 후, 연마에 따른 실리콘 웨이퍼의 질량의 감소량을 측정하였다. 그리고, 질량의 감소량, 웨이퍼 면적, 실리콘의 비중 및 연마 시간으로부터 연마 속도(단위: nm/분)를 측정하였다. 또한, 실리콘 웨이퍼의 질량 측정에는, 분석용 전자 천칭(메트라 제조 AB104)을 사용하였다. 측정 온도는 25 ℃로 하고, 측정 습도는 40 %RH 이상으로 하였다. 실리콘 비중은 2.33으로 하였다. After polishing the silicon wafer by the above-described method using the polishing liquids for semiconductors of Examples 1 to 10 immediately after the blending, the amount of decrease in the mass of the silicon wafer caused by the polishing was measured. And the polishing rate (unit: nm / min) was measured from the mass reduction amount, wafer area, specific gravity of silicon, and polishing time. In addition, the electronic balance for analytical (Metro AB AB104) was used for the mass measurement of a silicon wafer. Measurement temperature was 25 degreeC, and measurement humidity was 40% RH or more. Silicon specific gravity was 2.33.

[1일 정치 후 연마 속도의 측정][Measurement of Polishing Rate after 1-Day]

배합 직후의 실시예 1 내지 8의 각 반도체용 연마액을 이용한 경우와 마찬가지의 방법으로, 1일 정치 후 실시예 1 내지 8의 각 반도체용 연마액을 이용한 경우의 연마 속도를 측정하였다. In the same manner as in the case of using the respective polishing liquids for semiconductors of Examples 1 to 8 immediately after the blending, the polishing rate in the case of using the polishing liquids for semiconductors of Examples 1 to 8 after one day of standing was measured.

[표면 조도 평가][Surface roughness evaluation]

배합 직후의 실시예 9 및 10의 각 반도체용 연마액을 이용하여, 상기한 방법으로 실리콘 웨이퍼를 연마한 후, 단차·표면 조도·미세 형상 측정 장치를 사용하고, 실리콘 웨이퍼의 연마면의 산술 평균 조도를 이하의 조건으로 측정하였다. After polishing the silicon wafer by the above-described method using the polishing liquids for semiconductors of Examples 9 and 10 immediately after the blending, the arithmetic mean of the polished surface of the silicon wafer was measured using a step, surface roughness, and fine shape measuring device. Roughness was measured on condition of the following.

단차·표면 조도·미세 형상 측정 장치: KLA Tencor 제조 P16-OFStep, surface roughness, and fine shape measuring device: K16 Tenco manufactured P16-OF

측정 모드: 러프니스Measurement Mode: Roughness

측정 길이: 200 ㎛ Measuring length: 200 μm

측정 속도: 5 ㎛/초Measuring speed: 5 μm / sec

측정 하중: 1 mgMeasuring load: 1 mg

실시예 1 내지 8의 평가 결과를 표 1에, 실시예 9 및 10의 평가 결과를 표 2에 각각 나타낸다. The evaluation results of Examples 1 to 8 are shown in Table 1, and the evaluation results of Examples 9 and 10 are shown in Table 2, respectively.

Figure 112011082037051-pct00003
Figure 112011082037051-pct00003

Figure 112011082037051-pct00004
Figure 112011082037051-pct00004

(비교예 1 내지 14)(Comparative Examples 1 to 14)

하기 표 3, 표 4에 나타내는 염기성 화합물 및 연마 입자인 콜로이달 실리카를, 이하의 절차에 따라서 표 3, 표 4에 나타내는 첨가량으로 배합하여, 비교예 1 내지 14의 각 반도체 기판용 연마액을 제조하였다. 각 연마액의 제조에서는, 우선 연마액 전체의 50 질량%에 상당하는 순수에 염기성 화합물을 첨가하고, 이어서 일차 입경이 35 nm인 콜로이달 실리카를 분산시키고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. 또한, 비교예 1 내지 14의 각 연마액 중 어디에도 1,2,4-트리아졸을 함유시키지 않았다.The colloidal silica which is a basic compound shown in following Table 3, Table 4, and abrasive grains was mix | blended in the addition amount shown in Table 3, Table 4 according to the following procedure, and the polishing liquid for each semiconductor substrate of Comparative Examples 1-14 was manufactured. It was. In the production of each polishing liquid, a basic compound is first added to pure water corresponding to 50% by mass of the entire polishing liquid, and then, colloidal silica having a primary particle diameter of 35 nm is dispersed, and the balance is 100% by mass in pure water. Blended. In addition, none of the polishing liquids of Comparative Examples 1 to 14 contained 1,2,4-triazole.

실시예 1과 동일한 방법으로, 배합 직후의 비교예 1 내지 14의 각 반도체용 연마액의 pH, 1일 정치 후 각 반도체용 연마액의 pH, 및 배합 직후부터 1일 정치 후 pH의 변화량을 측정하였다. 측정 결과를 표 3, 4에 나타내었다. In the same manner as in Example 1, the pH of each of the polishing liquids for semiconductors of Comparative Examples 1 to 14 immediately after the blending, the pH of each polishing liquid for the semiconductors after 1 day standing, and the amount of change in pH after 1 day standing immediately after the blending were measured. It was. The measurement results are shown in Tables 3 and 4.

실시예 1과 동일한 방법으로, 배합 직후의 비교예 1 내지 14의 각 반도체용 연마액을 이용한 경우의 연마 속도를 측정하였다. 또한, 실시예 1과 동일한 방법으로, 1일 정치 후 비교예 1 내지 14의 각 반도체용 연마액을 이용한 경우의 연마 속도를 측정하였다. 측정 결과를 표 3, 4에 나타내었다.In the same manner as in Example 1, the polishing rate when the polishing liquids for semiconductors of Comparative Examples 1 to 14 immediately after the blending were used was measured. In addition, by the method similar to Example 1, the polishing rate at the time of using each semiconductor polishing liquid of Comparative Examples 1-14 after 1-day standing was measured. The measurement results are shown in Tables 3 and 4.

Figure 112011082037051-pct00005
Figure 112011082037051-pct00005

Figure 112011082037051-pct00006
Figure 112011082037051-pct00006

(비교예 15 내지 18)(Comparative Examples 15 to 18)

하기 표 5에 나타내는 pKa(여기서 pKa란 pKa1이다. 이하 동일함)를 갖는 화합물 및 연마 입자인 콜로이달 실리카를, 이하의 절차에 따라서, 하기 표 5에 나타내는 첨가량으로 배합하여, 비교예 15 내지 18의 각 반도체 기판용 연마액을 제조하였다. 각 연마액의 제조에서는, 연마액 전체의 50 질량%에 상당하는 순수에 pKa를 갖는 화합물을 용해시키고, 이것에 염기성 화합물을 첨가하였다. 이어서, 일차 입경이 35 nm인 콜로이달 실리카를 분산시키고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. 또한, 비교예 15 내지 18의 각 연마액 중 어디에도 1,2,4-트리아졸을 함유시키지 않았다. The compound having pKa shown in Table 5 (where pKa is pKa 1, which is the same below) and colloidal silica, which is abrasive particles, were formulated in the addition amounts shown in Table 5 according to the following procedure, and Comparative Examples 15 to The polishing liquid for each semiconductor substrate of 18 was produced. In manufacture of each polishing liquid, the compound which has pKa was dissolved in the pure water corresponded to 50 mass% of the whole polishing liquid, and the basic compound was added to this. Subsequently, colloidal silica having a primary particle diameter of 35 nm was dispersed, and the balance was combined so as to be 100% by mass in pure water. In addition, none of the polishing liquids of Comparative Examples 15 to 18 contained 1,2,4-triazole.

(비교예 19)(Comparative Example 19)

1,2,4-트리아졸 및 연마 입자인 콜로이달 실리카를, 이하의 절차에 따라서, 표 5에 나타내는 첨가량으로 배합하여, 비교예 19의 반도체 기판용 연마액을 제조하였다. 연마액의 제조에서는, 연마액 전체의 50 질량%에 상당하는 순수에 1,2,4-트리아졸을 1 질량% 용해시키고, 이것에 일차 입경이 35 nm인 콜로이달 실리카를 분산시키고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. 또한, 비교예 19의 연마액에는 염기성 화합물을 함유시키지 않았다. The 1,2,4-triazole and the colloidal silica which are abrasive grains were mix | blended in the addition amount shown in Table 5 according to the following procedure, and the polishing liquid for semiconductor substrates of the comparative example 19 was manufactured. In the production of the polishing liquid, 1,2,4-triazole is dissolved in 1% by mass of pure water corresponding to 50% by mass of the entire polishing liquid, and the colloidal silica having a primary particle diameter of 35 nm is dispersed therein, and the remainder is It mix | blended so that it may become 100 mass% in total with pure water. In addition, the polishing liquid of Comparative Example 19 did not contain a basic compound.

실시예 1과 동일한 방법으로, 배합 직후의 비교예 15 내지 19의 각 반도체용 연마액의 pH, 1일 정치 후 각 반도체용 연마액의 pH, 배합 직후부터 1일 정치 후 pH의 변화량을 측정하였다. 측정 결과를 표 5에 나타내었다. In the same manner as in Example 1, the pH of each of the polishing liquids for semiconductors of Comparative Examples 15 to 19 immediately after the blending, the pH of each polishing liquid for the semiconductors after 1 day standing, and the amount of change in pH after 1 day standing immediately after the blending were measured. . The measurement results are shown in Table 5.

실시예 1과 동일한 방법으로, 배합 직후의 비교예 15 내지 19의 각 반도체용 연마액을 이용한 경우의 연마 속도를 측정하였다. 또한, 실시예 1과 동일한 방법으로, 1일 정치 후 비교예 15 내지 19의 각 반도체용 연마액을 이용한 경우의 연마 속도를 측정하였다. 측정 결과를 표 5에 나타내었다. In the same manner as in Example 1, the polishing rate in the case of using the polishing liquids for semiconductors of Comparative Examples 15 to 19 immediately after the mixing was measured. In addition, by the method similar to Example 1, the polishing rate at the time of using each semiconductor polishing liquid of Comparative Examples 15-19 after 1-day standing was measured. The measurement results are shown in Table 5.

Figure 112011082037051-pct00007
Figure 112011082037051-pct00007

(비교예 20)(Comparative Example 20)

하기 표 6에 나타내는 염기성 화합물 및 연마 입자인 콜로이달 실리카를, 이하의 절차에 따라서 표 6에 나타내는 첨가량으로 배합하여, 비교예 20의 반도체 기판용 연마액을 제조하였다. 연마액의 제조에서는, 우선 연마액 전체의 50 질량%에 상당하는 순수에 염기성 화합물을 첨가하고, 이어서 일차 입경이 17 nm인 콜로이달 실리카를 분산시키고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. 또한, 비교예 20의 연마액에는 1,2,4-트리아졸을 함유시키지 않았다. The basic compound shown in following Table 6 and the colloidal silica which are abrasive grains were mix | blended in the addition amount shown in Table 6 according to the following procedure, and the polishing liquid for semiconductor substrates of the comparative example 20 was manufactured. In the production of the polishing liquid, first, a basic compound is added to pure water corresponding to 50% by mass of the entire polishing liquid, followed by dispersing colloidal silica having a primary particle diameter of 17 nm, and blending the balance to be 100% by mass in pure water. It was. In addition, the polishing liquid of Comparative Example 20 did not contain 1,2,4-triazole.

실시예 1과 동일한 방법으로, 배합 직후의 비교예 20의 반도체용 연마액의 pH, 배합 직후의 비교예 20의 반도체용 연마액을 이용한 경우의 연마 속도를 측정하였다. 또한, 실시예 9 및 10과 동일한 방법으로, 비교예 20의 반도체용 연마액을 이용한 연마 후 실리콘 웨이퍼의 연마면의 산술 평균 조도를 측정하였다. 측정 결과 및 산술 평균 조도를 표 6에 나타내었다. In the same manner as in Example 1, the pH of the polishing liquid for semiconductors of Comparative Example 20 immediately after the blending and the polishing rate when the polishing liquid for semiconductors of Comparative Example 20 immediately after the blending were used were measured. In addition, in the same manner as in Examples 9 and 10, the arithmetic mean roughness of the polished surface of the silicon wafer after polishing using the polishing liquid for semiconductors of Comparative Example 20 was measured. The measurement results and arithmetic mean roughness are shown in Table 6.

Figure 112011082037051-pct00008
Figure 112011082037051-pct00008

도 1에, 실시예 1 내지 4 및 비교예 1 내지 11의 각 연마액의 배합 직후의 pH와, 1일 정치 후 각 연마액의 pH 변화량을 나타낸다. 도 2에, 실시예 1 내지 4 및 비교예 1 내지 11의 각 연마액의 배합 직후의 pH 및 연마 속도, 및 각 연마액의 1일 정치 후 pH 및 연마 속도를 나타낸다. 도 3에, 실시예 및 비교예의 각 연마액에 있어서의 지립(실리카)의 첨가량과, 배합 직후부터 1일 정치 후 각 연마액의 pH 변화량의 관계를 나타낸다. 또한, 도 1 내지 3에 있어서, "TA"는 1,2,4-트리아졸을 포함하는 실시예이고, 그것 이외의 표시는 1,2,4-트리아졸을 포함하지 않는 비교예이다. 또한, "TMAH"는 수산화테트라메틸암모늄의 함유를 의미하고, "KOH"는 수산화칼륨의 함유를 의미한다. In FIG. 1, the pH immediately after mix | blending each polishing liquid of Examples 1-4 and Comparative Examples 1-11, and the amount of pH change of each polishing liquid after 1-day standing are shown. 2 shows the pH and polishing rate immediately after the mixing of each polishing liquid of Examples 1 to 4 and Comparative Examples 1 to 11, and the pH and polishing rate after daily standing of each polishing liquid. 3, the relationship between the addition amount of the abrasive grains (silica) in each polishing liquid of Examples and Comparative Examples and the pH change amount of each polishing liquid after 1 day of standing immediately after the mixing is shown. 1 to 3, "TA" is an example containing 1,2,4-triazole, and other than that is a comparative example which does not contain 1,2,4-triazole. In addition, "TMAH" means containing tetramethylammonium hydroxide, and "KOH" means containing potassium hydroxide.

상술한 바와 같이, 실시예 1 내지 8의 반도체 기판용 연마액은, 실리카 및 1,2,4-트리아졸을 함유함과 동시에, 염기성 화합물(질소 함유 염기성 화합물로서 수산화테트라메틸암모늄 또는 무기 염기성 화합물로서 수산화칼륨)을 함유한다. 그리고, 실시예 1 내지 8의 반도체 기판용 연마액에서는, 염기성 화합물의 함유량이 0.1 질량% 이상이고, pH가 9 이상 12 이하이다. 이러한 실시예 1 내지 8에서는, 배합 직후의 pH가 각 실시예와 마찬가지의 비교예와 비교하여, 연마액의 배합 직후의 연마 속도와 1일 정치 후 연마 속도에 큰 차이는 없으며, 1일 정치 후 pH 변화량도 매우 작다는 것을 알 수 있었다. 따라서, 본 발명의 반도체 기판용 연마액은 실리콘을 고속으로 연마할 수 있으며, 그의 연마 속도가 안정적이라는 것을 알 수 있었다. As described above, the polishing liquid for semiconductor substrates of Examples 1 to 8 contains silica and 1,2,4-triazole, and is a basic compound (tetramethylammonium hydroxide or an inorganic basic compound as a nitrogen-containing basic compound). As potassium hydroxide). And in the polishing liquid for semiconductor substrates of Examples 1-8, content of a basic compound is 0.1 mass% or more, and pH is 9 or more and 12 or less. In Examples 1 to 8, the pH immediately after the blending was not significantly different between the polishing rate immediately after the blending of the polishing liquid and the polishing rate after 1 day standing, compared to the comparative examples similar to the respective examples. It was also found that the pH change amount was very small. Therefore, it was found that the polishing liquid for semiconductor substrates of the present invention can polish silicon at high speed, and its polishing rate is stable.

한편, 비교예 1 내지 5는, 실시예 1 내지 6과 마찬가지로 용해제로서 수산화테트라메틸암모늄을 함유한다. 그러나, 비교예 1 내지 5의 pH는, 매우 소량의 수산화테트라메틸암모늄의 첨가로 실시예와 거의 동일하게 되어 있다. 이러한 비교예 1 내지 5에서는, 실시예와 비교하여 연마 속도가 느리고, 연마액의 배합 직후와 1일 정치 후 pH 변화량도 크며, 1일 정치 후 연마 속도도 저하되는 것을 알 수 있었다. On the other hand, Comparative Examples 1 to 5 contain tetramethylammonium hydroxide as a dissolving agent similarly to Examples 1 to 6. However, the pH of Comparative Examples 1-5 is almost the same as the Example by addition of very small amount of tetramethylammonium hydroxide. In Comparative Examples 1 to 5, it was found that the polishing rate was slower than the example, the pH change amount was too high immediately after the mixing of the polishing liquid and after 1 day standing, and the polishing rate after 1 day standing was also lowered.

또한, 비교예 6 내지 14는, 용해제로서 수산화칼륨을 함유한다. 상술한 비교예와 마찬가지로, 비교예 6 내지 14의 pH는, 매우 소량의 수산화칼륨의 첨가로 실시예와 거의 동일하게 되어 있다. 이러한 비교예 6 내지 14에서는, 실시예와 비교하여 연마 속도가 느리고, 연마액의 배합 직후와 1일 정치 후 pH 변화량도 크며, 1일 정치 후 연마 속도도 저하되는 것을 알 수 있었다. 또한, 비교예 6 내지 14에서는, 수산화테트라메틸암모늄을 용해제로서 사용하는 연마액과 비교하여, 1일 정치 후 pH 변화량이 커지는 경향이 있었다. In addition, Comparative Examples 6-14 contain potassium hydroxide as a solubilizer. Similarly to the comparative example described above, the pHs of the comparative examples 6 to 14 are almost the same as the examples by the addition of a very small amount of potassium hydroxide. In Comparative Examples 6 to 14, it was found that the polishing rate was slower than the example, the pH change amount was too high immediately after the mixing of the polishing liquid and after 1 day standing, and the polishing rate after 1 day standing was also lowered. Moreover, in Comparative Examples 6-14, compared with the polishing liquid which uses tetramethylammonium hydroxide as a dissolving agent, there exists a tendency for the amount of pH change after 1-day standing to become large.

또한, 비교예 15는 1,2,4-트리아졸 대신에 동일한 아졸계의 이미다졸을 첨가하였다. 비교예 15에서는, pKa가 14.5로 높기 때문에, 매우 소량의 수산화테트라메틸암모늄의 첨가로 실시예 3과 동일한 pH가 되었다. 비교예 15에서는, 실시예 3과 비교하여 연마 속도가 느리며, 1,2,4-트리아졸과 동일한 아졸계를 이용하고 있지만, 연마액의 배합 직후와 1일 정치 후 pH 변화량도 크며, 1일 정치 후 연마 속도도 저하되는 것을 알 수 있었다. In Comparative Example 15, the same azole imidazole was added instead of 1,2,4-triazole. In Comparative Example 15, since pKa was high at 14.5, the pH was the same as that of Example 3 by the addition of a very small amount of tetramethylammonium hydroxide. In Comparative Example 15, the polishing rate was slower than that of Example 3, and the same azole type as 1,2,4-triazole was used, but the pH change amount was too high immediately after the mixing of the polishing liquid and after 1 day of standing, It was found that the polishing rate also decreased after standing.

비교예 16에는, 1,2,4-트리아졸 대신에 동일한 아졸계의 1,2,3-벤조트리아졸을 첨가하였다. 비교예 16에서는, pKa가 8.2이고, 1,2,3-벤조트리아졸을 첨가하지 않은 경우보다도, 수산화테트라메틸암모늄의 첨가할 수 있는 양이 많았다. 그러나, 비교예 16에서는, 실시예 3과 비교하여 연마 속도가 느리고, 연마액의 배합 직후와 1일 정치 후 pH 변화량도 크며, 1일 정치 후 연마 속도도 저하되는 것을 알 수 있었다. In Comparative Example 16, the same azole type 1,2,3-benzotriazole was added instead of 1,2,4-triazole. In the comparative example 16, pKa was 8.2 and the quantity which can add tetramethylammonium hydroxide was larger than the case where 1,2, 3- benzotriazole was not added. However, in Comparative Example 16, it was found that the polishing rate was slower than that in Example 3, the pH change amount immediately after the mixing of the polishing liquid and after 1 day standing was also large, and the polishing rate after 1 day standing was also lowered.

비교예 17 및 18에는, 1,2,4-트리아졸 대신에 산을 첨가하였다. 말산을 첨가한 비교예 17에서는, 말산을 첨가하지 않은 경우보다도 수산화테트라메틸암모늄을 첨가할 수 있는 양이 많고, 실시예 3보다도 첨가할 수 있는 양이 많았다. 비교예 17에서는, 실시예 3과 연마 속도가 동일하였지만, 연마액의 배합 직후와 1일 정치 후 pH 변화량도 크고, 1일 정치 후 연마 속도도 저하되는 것을 알 수 있었다. 황산을 첨가한 비교예 18에서는, 황산을 첨가하지 않은 경우보다도 수산화칼륨을 첨가할 수 있는 양이 많고, 실시예 7보다도 첨가할 수 있는 양이 많았다. 그러나, 비교예 18에서는, 실시예 7과 비교하여 연마 속도가 느리고, 연마액의 배합 직후와 1일 정치 후 pH 변화량도 크며, 1일 정치 후 연마 속도도 저하되는 것을 알 수 있었다. In Comparative Examples 17 and 18, an acid was added instead of 1,2,4-triazole. In Comparative Example 17 in which malic acid was added, more amount of tetramethylammonium hydroxide was added than in the case of no addition of malic acid, and more amount could be added than in Example 3. In the comparative example 17, although the polishing rate was the same as Example 3, it turned out that the pH change amount is also large immediately after mix | blending polishing liquid and after 1 day stand still, and also the polishing rate after 1 day stand still falls. In Comparative Example 18 in which sulfuric acid was added, more amount of potassium hydroxide was added than in the case of not adding sulfuric acid, and more amount could be added than in Example 7. However, in Comparative Example 18, it was found that the polishing rate was slower than that of Example 7, the change in pH immediately after the mixing of the polishing liquid and after 1 day standing was also large, and the rate of polishing after 1 day standing was also lowered.

비교예 19는 1,2,4-트리아졸을 단독으로 함유시킨 연마액이다. 비교예 19에서는, 연마액의 배합 직후와 1일 정치 후 pH 및 연마 속도의 변화는 인정되지 않았지만, 연마 속도는 200 nm/분 미만으로 낮고, 1,2,4-트리아졸 단독으로는 연마 속도가 향상되는 효과는 거의 없다는 것을 알 수 있었다. Comparative Example 19 is a polishing liquid containing 1,2,4-triazole alone. In Comparative Example 19, changes in pH and polishing rate immediately after the mixing of the polishing liquid and after 1 day of standing were not recognized, but the polishing rate was low at less than 200 nm / min, and the polishing rate alone was 1,2,4-triazole alone. It can be seen that there is little effect to improve.

또한, 실시예 9 및 10과, 비교예 20을 비교하면, 연마액이 1,2,4-트리아졸을 포함함으로써, 연마 종료 후 표면의 거칠음을 억제할 수 있는 것을 알 수 있었다.Moreover, when Example 9 and 10 and Comparative Example 20 were compared, it turned out that the surface roughness after completion | finish of polishing can be suppressed because a polishing liquid contains 1,2,4-triazole.

<제2 반도체 기판용 연마액> <Polishing Liquid for Second Semiconductor Substrate>

[제타 전위 측정용 연마액의 제조] [Production of Abrasive Liquid for Zeta Potential Measurement]

반도체용 연마액 전체의 50 질량%에 상당하는 순수에, 염기성 화합물(수산화칼륨)을 pH가 9가 될 때까지 첨가하였다. 이어서, 지립(연마 입자)으로서, 표면이 알루미네이트에 의해 개질된 변성 콜로이달 실리카를 0.5 질량% 첨가한 후, 순수로 총 95 질량%가 되도록 배합하였다. pH가 11까지 염기성 화합물(수산화칼륨)을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. 이와 같이 하여, 제타 전위 측정용 연마액 C를 제조하였다. The basic compound (potassium hydroxide) was added to the pure water corresponded to 50 mass% of the whole polishing liquid for semiconductors until pH became nine. Subsequently, 0.5 mass% of modified colloidal silica whose surface was modified by an aluminate was added as an abrasive grain (abrasive particle), and it mix | blended so that it might become a total of 95 mass% with pure water. A basic compound (potassium hydroxide) was added to pH 11, and the remainder was mix | blended so that it may become 100 mass% in total with pure water. Thus, the polishing liquid C for zeta potential measurement was manufactured.

제타 전위 측정용 연마액 C에 첨가한 변성 콜로이달 실리카는, 실리카의 분산액 중에 알루민산칼륨[(AlO(OH)2K]을 첨가하고, 60 ℃ 이상으로 환류함으로써, 실리카 표면의 실라놀기를, 보다 이온화하기 쉬운 -Si-O-Al(OH)2기로 하여 얻은 것이다.The modified colloidal silica added to the polishing liquid C for zeta potential measurement adds potassium aluminate [(AlO (OH) 2 K]) to a dispersion of silica, and refluxs at 60 ° C or higher to obtain silanol groups on the silica surface, It was obtained with -Si-O-Al (OH) 2 group which is more easily ionized.

하기 표 7에 나타내는 지립 및 염기성 화합물을 사용한 것 이외에는, 제타 전위 측정용 연마액 C와 마찬가지의 방법으로, 제타 전위 측정용 연마액 A, B, D, E, F, G, H를 각각 제조하였다. 또한, 표 7에 나타내는 지립은 모두 지립 제조사로부터 구입한 것이다. Polishing liquids A, B, D, E, F, G, and H for zeta potential measurement were prepared in the same manner as the polishing liquid C for zeta potential measurement, except that the abrasive grains and the basic compound shown in Table 7 were used. . In addition, all the abrasive grains shown in Table 7 were purchased from the abrasive manufacturer.

[제타 전위의 측정][Measurement of Zeta Potential]

이하의 측정 조건하에서, 각 제타 전위 측정용 연마액 중 지립의 제타 전위를 측정하였다. The zeta potential of the abrasive grains in each of the zeta potential measurement polishing liquids was measured under the following measurement conditions.

측정 원리: 레이저 도플러법Measuring principle: laser doppler

제타 전위 측정 장치: ZETASIZER3000HS(말번(MALVERN) 제조)Zeta Potentiometer: ZETASIZER3000HS (MALVERN)

측정 온도: 25 ℃ Measuring temperature: 25 ℃

분산매의 굴절률: 1.331Refractive Index of the Dispersant: 1.331

분산매의 점도: 0.893 cP Viscosity of Dispersion Medium: 0.893 cP

Figure 112011082037051-pct00009
Figure 112011082037051-pct00009

(실시예 11 내지 16)(Examples 11 to 16)

[반도체용 연마액의 제조][Manufacture of Polishing Liquid for Semiconductor]

알루미네이트에 의한 개질 실리카 및 하기 표 8에 나타내는 무기 염기성 화합물을, 이하의 절차에 따라서, 표 8에 나타내는 첨가량으로 배합하여, 실시예 11 내지 16의 각 반도체용 연마액을 제조하였다. 또한, 표 8에 나타내는 "알루미네이트에 의한 개질 실리카"란, 알루미네이트에 의해 개질한 변성 콜로이달 실리카이고, 상기 제타 전위 측정용 연마액 C에 첨가한 것과 동일하다. The modified silica by aluminate and the inorganic basic compound shown in following Table 8 were mix | blended in the addition amount shown in Table 8 according to the following procedure, and each polishing liquid for semiconductors of Examples 11-16 was produced. In addition, "modified silica by an aluminate" shown in Table 8 is a modified colloidal silica modified by an aluminate, and is the same as that added to the said zeta potential measurement polishing liquid C.

각 연마액의 제조에서는, 우선 연마액 전체의 50 질량%에 상당하는 순수에, 무기 염기성 화합물인 수산화칼륨을 pH가 9가 될 때까지 첨가하였다. 이어서, 지립으로서, 알루미네이트에 의해 개질한 변성 콜로이달 실리카를 분산시키고, 순수로 총 95 질량%가 되도록 배합하였다. 또한, 원하는 pH까지 수산화칼륨을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. In manufacture of each polishing liquid, potassium hydroxide which is an inorganic basic compound was first added to the pure water corresponded to 50 mass% of the whole polishing liquid until pH turns to nine. Subsequently, the modified colloidal silica modified by aluminate was dispersed as an abrasive grain, and it mix | blended so that it might become 95 mass% in total with pure water. Furthermore, potassium hydroxide was added to desired pH, and the remainder was mix | blended so that it may become 100 mass% in total with pure water.

(실시예 17) (Example 17)

표 8에 나타낸 바와 같이, 1 질량%의 1,2,4-트리아졸을 연마액 전체의 50 질량%에 상당한 순수로 용해시키고, 이것에 수산화칼륨을 pH가 9가 될 때까지 첨가하였다. 이어서, 지립으로서, 알루미네이트에 의해 개질한 변성 콜로이달 실리카를 분산시키고, 순수로 총 95 질량%가 되도록 배합하였다. pH가 11까지 수산화칼륨을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. 이와 같이 하여, 실시예 17의 반도체 기판용 연마액을 제조하였다. As shown in Table 8, 1 mass% of 1,2,4-triazole was dissolved in 50 mass% of the whole polishing liquid by considerable pure water, and potassium hydroxide was added to this until the pH became 9. Subsequently, the modified colloidal silica modified by aluminate was dispersed as an abrasive grain, and it mix | blended so that it might become 95 mass% in total with pure water. Potassium hydroxide was added to pH 11, and the remainder was mix | blended so that it may become 100 mass% in total with pure water. Thus, the polishing liquid for semiconductor substrates of Example 17 was manufactured.

[pH 측정][pH measurement]

실시예 11 내지 17의 각 반도체용 연마액의 pH는, 이하의 방법으로 측정하였다. 각 반도체용 연마액의 pH를 표 8에 나타내었다. PH of each polishing liquid for semiconductors of Examples 11-17 was measured with the following method. Table 8 shows the pH of each polishing liquid for semiconductors.

(pH의 측정 방법) (Measurement of pH)

pH 미터: 요꼬가와 덴끼 가부시끼가이샤 제조 Model pH 81pH meter: Yokogawa Denki Co., Ltd. Model pH 81

교정: 중성 인산염 pH 완충액 pH 6.86(25 ℃) 및 붕산염 pH 표준액(pH 9.18)(25 ℃)에 의한 2점 교정Calibration: Two-point calibration with neutral phosphate pH buffer pH 6.86 (25 ° C) and borate pH standard solution (pH 9.18) (25 ° C)

측정 온도: 25 ℃ Measuring temperature: 25 ℃

자기 교반 막대: 아즈원 제조 HS-30D Magnetic Stirring Bar: AZWON HS-30D

측정 절차: 장경 약 4 cm, 단경 약 0.5 cm의 불소 수지로 코팅된 교반자를 사용하여, 500 rpm으로 연마액을 교반한 상태에서 pH의 측정을 행하였다. Measurement procedure: The pH was measured while stirring the polishing liquid at 500 rpm using a stirrer coated with a fluorine resin having a diameter of about 4 cm and a diameter of about 0.5 cm.

측정 시기: 연마액의 배합 직후Measurement time: Immediately after blending the polishing liquid

[반도체 기판의 연마]Polishing of Semiconductor Substrates

연마 정반의 연마천 상에, 배합 직후의 실시예 11의 반도체 기판용 연마액을 공급하면서, 반도체 기판을 연마천에 가압한 상태에서 반도체 기판에 대하여 연마 정반을 상대적으로 회전시킴으로써 반도체 기판의 표면을 연마하였다. 또한, 실시예 11과 마찬가지의 방법으로, 배합 직후의 실시예 12 내지 17의 각 연마액을 이용하여 반도체 기판을 연마하였다. 연마 조건의 상세는 이하와 같다.On the polishing cloth of the polishing platen, while supplying the polishing liquid for the semiconductor substrate of Example 11 immediately after the mixing, the surface of the semiconductor substrate was rotated by relatively rotating the polishing platen relative to the semiconductor substrate while the semiconductor substrate was pressed against the polishing cloth. Polished. In the same manner as in Example 11, the semiconductor substrate was polished using the polishing liquids of Examples 12 to 17 immediately after the formulation. The detail of grinding | polishing conditions is as follows.

(연마 조건)(Polishing condition)

연마 장치: 나노 팩터 제조 FACT-200형Polishing device: Nano factor manufacture FACT-200

연마천: 닛타 하스 제조 IC-1010Polishing cloth: Nitta Haas IC-1010

연마 정반 회전수: 80 rpm Polishing platen rotation speed: 80 rpm

홀더 회전수: 구동 장치 없음(자유 회전)Holder speed: no drive (free rotation)

연마 압력: 33.83 kPa(345 gf/㎠)Polishing pressure: 33.83 kPa (345 gf / cm 2)

연마액 공급량: 16 ㎖/분Polishing liquid supply amount: 16 ml / min

연마 시간: 5분Polishing time: 5 minutes

반도체 기판(피연마물): 2 cm각인 실리콘 웨이퍼(P형<100>) Semiconductor substrate (abrasive): 2 cm square silicon wafer (P-type <100>)

[세정][washing]

연마 후에는, 폴리비닐알코올 제조 브러시 및 초음파수에 의한 반도체 기판의 세정을 행하였다. 세정 후, 스핀 드라이어로 반도체 기판을 건조하였다.After polishing, the semiconductor substrate was washed with a polyvinyl alcohol brush and ultrasonic water. After washing, the semiconductor substrate was dried with a spin dryer.

[연마 속도의 측정][Measuring of polishing speed]

배합 직후의 실시예 11 내지 17의 각 반도체용 연마액을 이용하여, 상기한 방법으로 실리콘 웨이퍼를 연마한 후, 연마에 수반되는 실리콘 웨이퍼의 질량의 감소량을 측정하였다. 그리고, 질량의 감소량, 웨이퍼 면적, 실리콘의 비중 및 연마 시간부터 연마 속도(단위: nm/분)를 측정하였다. 측정 결과를 표 2에 나타내었다. 또한, 실리콘 웨이퍼의 질량 측정에는, 분석용 전자 천칭(메트라 제조 AB104)을 사용하였다. 측정 온도는 25 ℃로 하고, 측정 습도는 40 %RH 이상으로 하였다. 실리콘 비중은 2.33으로 하였다.After polishing the silicon wafer by the above-described method using the polishing liquids for semiconductors of Examples 11 to 17 immediately after the blending, the amount of decrease in the mass of the silicon wafer accompanying the polishing was measured. Then, the polishing rate (unit: nm / min) was measured from the decrease in mass, wafer area, specific gravity of silicon, and polishing time. The measurement results are shown in Table 2. In addition, the electronic balance for analytical (Metro AB AB104) was used for the mass measurement of a silicon wafer. Measurement temperature was 25 degreeC, and measurement humidity was 40% RH or more. Silicon specific gravity was 2.33.

Figure 112011082037051-pct00010
Figure 112011082037051-pct00010

(비교예 21 내지 27) (Comparative Examples 21 to 27)

하기 표 9, 10에 나타내는 미개질의 콜로이달 실리카 및 염기성 화합물을, 이하의 절차에 따라서, 표 9, 10에 나타내는 첨가량으로 배합하여, 비교예 21 내지 27의 각 반도체용 연마액을 제조하였다. 또한, 표 9, 10에 나타내는 실리카는 모두 지립 제조사로부터 구입한 것이다. The unmodified colloidal silica and basic compound shown in following Tables 9 and 10 were mix | blended in the addition amount shown to Tables 9 and 10 according to the following procedure, and each polishing liquid for semiconductors of Comparative Examples 21-27 was produced. In addition, all the silica shown in Tables 9 and 10 was purchased from an abrasive manufacturer.

각 연마액의 제조에서는, 우선 연마액 전체의 50 질량%에 상당하는 순수에, 염기성 화합물을 pH가 9가 될 때까지 첨가하였다. 이어서, 지립으로서, 미개질의 콜로이달 실리카를 분산시키고, 순수로 총 95 질량%가 되도록 배합하였다. 또한, 원하는 pH까지 염기성 화합물을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. In the production of each polishing liquid, first, a basic compound was added to pure water corresponding to 50% by mass of the entire polishing liquid until the pH became 9. Then, as the abrasive, unmodified colloidal silica was dispersed and blended so as to be 95% by mass in pure water. Furthermore, a basic compound was added to desired pH, and the remainder was mix | blended so that it may become 100 mass% in total with pure water.

(비교예 28)(Comparative Example 28)

표 10에 나타낸 바와 같이, 1 질량%의 1,2,4-트리아졸을, 연마액 전체의 50 질량%에 상당하는 순수로 용해하고, 이것에 수산화칼륨을 pH가 9가 될 때까지 첨가하였다. 이어서, 지립으로서, 미개질의 콜로이달 실리카를 분산시키고, 순수로 총 95 질량%가 되도록 배합하였다. pH가 11까지 수산화칼륨을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. 이와 같이 하여, 비교예 28의 반도체 기판용 연마액을 제조하였다. As shown in Table 10, 1 mass% of 1,2,4-triazole was melt | dissolved in the pure water corresponded to 50 mass% of the whole polishing liquid, and potassium hydroxide was added to this until it became pH 9. . Then, as the abrasive, unmodified colloidal silica was dispersed and blended so as to be 95% by mass in pure water. Potassium hydroxide was added to pH 11, and the remainder was mix | blended so that it may become 100 mass% in total with pure water. Thus, the polishing liquid for semiconductor substrates of the comparative example 28 was manufactured.

(비교예 29 내지 32)(Comparative Examples 29 to 32)

표 10에 나타내는 개질 실리카 및 염기성 화합물을, 이하의 절차에 따라서, 표 10에 나타내는 첨가량으로 배합하여, 비교예 29 내지 32의 각 반도체용 연마액을 제조하였다. The modified silica and basic compound shown in Table 10 were mix | blended in the addition amount shown in Table 10 according to the following procedure, and each polishing liquid for semiconductors of Comparative Examples 29-32 was produced.

각 연마액의 제조에서는, 우선 연마액 전체의 50 질량%에 상당하는 순수에, 염기성 화합물을 pH가 9가 될 때까지 첨가하였다. 이어서, 지립으로서, 개질한 변성 콜로이달 실리카를 분산시키고, 순수로 총 95 질량%가 되도록 배합하였다. 또한, pH가 11까지 염기성 화합물을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다.In the production of each polishing liquid, first, a basic compound was added to pure water corresponding to 50% by mass of the entire polishing liquid until the pH became 9. Then, the modified modified colloidal silica was dispersed as abrasive grains and blended so as to be 95% by mass in pure water. Furthermore, a basic compound was added until pH was 11, and the remainder was mix | blended so that it may become 100 mass% in total with pure water.

실시예 11과 마찬가지의 방법으로, 배합 직후의 비교예 21 내지 32의 각 반도체용 연마액의 pH를 측정하였다. 측정 결과를 표 9, 10에 나타내었다. By the method similar to Example 11, pH of each polishing liquid for semiconductors of Comparative Examples 21-32 just after mixing | blending was measured. The measurement results are shown in Tables 9 and 10.

실시예 11과 마찬가지의 방법으로, 배합 직후의 비교예 21 내지 32의 각 반도체용 연마액을 이용한 경우의 연마 속도를 측정하였다. 측정 결과를 표 9, 10에 나타내었다. By the method similar to Example 11, the polishing rate at the time of using each semiconductor polishing liquid of Comparative Examples 21-32 immediately after mixing | blending was measured. The measurement results are shown in Tables 9 and 10.

도 6에 실시예 11 내지 14 및 비교예 21 내지 24의 각 연마액의 pH와 연마 속도를 나타낸다. 6 shows the pH and polishing rate of each polishing liquid of Examples 11 to 14 and Comparative Examples 21 to 24. FIG.

Figure 112011082037051-pct00011
Figure 112011082037051-pct00011

Figure 112011082037051-pct00012
Figure 112011082037051-pct00012

실시예 11 내지 14, 16 및 비교예 21 내지 24, 26, 27, 29 내지 32 중, 지립의 첨가량 및 pH가 동일한 실시예와 비교예를 대비한 경우, 실시예의 연마 속도가 비교예보다 항상 높은 것이 확인되었다. In Examples 11 to 14, 16 and Comparative Examples 21 to 24, 26, 27, 29 and 32, when the added amount and pH of the abrasive grains were compared with the same Example and Comparative Example, the polishing rate of the Example was always higher than that of the Comparative Example. It was confirmed.

실시예 17은, 지립의 첨가량 및 pH가 비교예 25보다 작음에도 불구하고, 실시예 17의 연마 속도는 비교예 25보다 높은 것이 확인되었다. 또한, 실시예 17 및 비교예 28은, 모두 1,2,4-트리아졸을 함유하고, 양자의 지립의 일차 입경, 첨가량 및 pH는 동일함에도 불구하고, 실시예 17의 연마 속도는 비교예 28보다 높은 것이 확인되었다.In Example 17, although the addition amount and pH of an abrasive grain were smaller than the comparative example 25, it was confirmed that the polishing rate of Example 17 is higher than the comparative example 25. In addition, although Example 17 and Comparative Example 28 both contain 1,2,4-triazole and although the primary particle diameter, addition amount, and pH of both abrasive grains are the same, the polishing rate of Example 17 is the comparative example 28 Higher was confirmed.

<제3 반도체 기판용 연마액><Abrasive liquid for third semiconductor substrate>

(실시예 18 내지 24)(Examples 18 to 24)

[반도체용 연마액의 제조][Manufacture of Polishing Liquid for Semiconductor]

연마 입자, 수용성 고분자(수용성 중합체), 1,2,4-트리아졸 및 염기성 화합물을, 이하의 절차에 따라서, 하기 표 11에 나타내는 첨가량으로 배합하여, 실시예 18 내지 24의 각 반도체용 연마액을 제조하였다. 각 연마액의 제조에는, 수용성 중합체로서, K값이 상이한 3종류의 폴리비닐피롤리돈(PVP_K15, PVP_K30, PVP_K90) 중 어느 하나를 이용하였다. 여기서, K15 등으로 나타내는 K값은 분자량과 관련된 점성 특성값으로, 모세관 점도계에 의해 측정되는 25 ℃에서의 상대 점도값이다. Abrasive particles, water-soluble polymers (water-soluble polymers), 1,2,4-triazole and basic compounds were blended in the addition amounts shown in Table 11 according to the following procedures, and each of the polishing liquids for semiconductors of Examples 18 to 24 was used. Was prepared. As the water-soluble polymer, any one of three kinds of polyvinylpyrrolidones (PVP_K15, PVP_K30, PVP_K90) having different K values was used for the production of each polishing liquid. Here, K value represented by K15 etc. is a viscosity characteristic value related to molecular weight, and is a relative viscosity value in 25 degreeC measured with a capillary viscometer.

각 연마액의 제조에서는, 우선 연마액 전체의 50 질량%에 상당하는 순수에 1,2,4-트리아졸 및 폴리비닐피롤리돈(PVP)을 용해시키고, 이것에 염기성 화합물을 pH가 9가 될 때까지 첨가하였다. 이어서, 일차 입경이 17 nm인 콜로이달 실리카를 0.5 질량% 분산시킨 후, 순수로 총 95 질량%가 되도록 배합하였다. 그리고, 원하는 pH가 될 때까지 염기성 화합물을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다.In the production of each polishing liquid, first, 1,2,4-triazole and polyvinylpyrrolidone (PVP) are dissolved in pure water corresponding to 50% by mass of the entire polishing liquid, and the basic compound has a pH of 9 Until it is added. Subsequently, 0.5 mass% of colloidal silica whose primary particle diameter was 17 nm was disperse | distributed, and it mix | blended so that it might become 95 mass% in total with pure water. Then, the basic compound was added until the desired pH was reached, and the balance was combined so as to be 100% by mass in total.

[pH 측정][pH measurement]

실시예 18 내지 24의 각 반도체용 연마액의 pH를 이하의 방법으로 측정하였다. 각 반도체용 연마액의 pH를 표 11에 나타내었다. The pH of each polishing liquid for semiconductors of Examples 18 to 24 was measured by the following method. The pH of each semiconductor polishing liquid is shown in Table 11.

(pH의 측정 방법) (Measurement of pH)

pH 미터: 요꼬가와 덴끼 가부시끼가이샤 제조 Model pH 81pH meter: Yokogawa Denki Co., Ltd. Model pH 81

교정: 중성 인산염 pH 완충액 pH 6.86(25 ℃) 및 붕산염 pH 표준액(pH 9.18)(25 ℃)에 의한 2점 교정Calibration: Two-point calibration with neutral phosphate pH buffer pH 6.86 (25 ° C) and borate pH standard solution (pH 9.18) (25 ° C)

측정 온도: 25 ℃ Measuring temperature: 25 ℃

자기 교반 막대: 아즈원 제조 HS-30D Magnetic Stirring Bar: AZWON HS-30D

측정 절차: 장경 약 4 cm, 단경 약 0.5 cm의 불소 수지로 코팅된 교반자를 사용하고, 500 rpm으로 연마액을 교반한 상태에서 pH의 측정을 행하였다. Measurement procedure: The pH was measured while stirring the polishing liquid at 500 rpm using a stirrer coated with a fluorine resin having a diameter of about 4 cm and a diameter of about 0.5 cm.

측정 시기: 연마액의 배합 직후(또한, 배합 직후란, 반도체용 연마액의 조정(배합)을 완료한 후 1시간 미만인 것을 의미하고, 이하 동일함)Measurement time: Immediately after compounding the polishing liquid (In addition, immediately after mixing means less than 1 hour after completion of the adjustment (mixing) of the polishing liquid for semiconductors, which is the same below).

[반도체 기판의 연마]Polishing of Semiconductor Substrates

연마 정반의 연마천 상에 배합 직후의 실시예 18의 반도체 기판용 연마액을 공급하면서, 반도체 기판을 연마천에 가압한 상태에서 반도체 기판에 대하여 연마 정반을 상대적으로 회전시킴으로써 반도체 기판의 표면을 연마하였다. 또한, 실시예 18과 마찬가지의 방법으로, 배합 직후의 실시예 19 내지 24의 각 연마액을 이용하여 반도체 기판을 연마하였다. 연마 조건의 상세는 이하와 같다. The surface of the semiconductor substrate is polished by relatively rotating the polishing platen relative to the semiconductor substrate while the semiconductor substrate is pressed against the polishing cloth while supplying the polishing liquid for the semiconductor substrate of Example 18 immediately after the mixing onto the polishing cloth of the polishing platen. It was. In the same manner as in Example 18, the semiconductor substrate was polished using the polishing liquids of Examples 19 to 24 immediately after the formulation. The detail of grinding | polishing conditions is as follows.

(연마 조건)(Polishing condition)

연마 장치: 나노 팩터 제조 FACT-200형Polishing device: Nano factor manufacture FACT-200

연마천: 닛타 하스 제조 IC-1010Polishing cloth: Nitta Haas IC-1010

연마 정반 회전수: 80 rpm Polishing platen rotation speed: 80 rpm

홀더 회전수: 구동 장치 없음(자유 회전)Holder speed: no drive (free rotation)

연마 압력: 33.83 kPa(345 gf/㎠)Polishing pressure: 33.83 kPa (345 gf / cm 2)

연마액 공급량: 16 ㎖/분Polishing liquid supply amount: 16 ml / min

연마 시간: 5분Polishing time: 5 minutes

반도체 기판(피연마물): 2 cm각인 실리콘 웨이퍼(P형<100>)Semiconductor substrate (abrasive): 2 cm square silicon wafer (P-type <100>)

[세정][washing]

연마 후에는, 폴리비닐알코올 제조 브러시 및 초음파수에 의한 반도체 기판의 세정을 행하였다. 세정 후, 스핀 드라이어로 반도체 기판을 건조하였다. After polishing, the semiconductor substrate was washed with a polyvinyl alcohol brush and ultrasonic water. After washing, the semiconductor substrate was dried with a spin dryer.

[연마 속도의 측정][Measuring of polishing speed]

배합 직후의 실시예 18 내지 24의 각 반도체용 연마액을 이용하여, 상기한 방법으로 실리콘 웨이퍼를 연마한 후, 연마에 수반되는 실리콘 웨이퍼의 질량의 감소량을 측정하였다. 그리고, 질량의 감소량, 웨이퍼 면적, 실리콘의 비중 및 연마 시간으로부터 연마 속도(단위: nm/분)를 산출하였다. 산출 결과를 표 11에 나타내었다. 또한, 실리콘 웨이퍼의 질량 측정에는, 분석용 전자 천칭(메트라 제조 AB104)을 사용하였다. 측정 온도는 25 ℃로 하고, 측정 습도는 40 %RH 이상으로 하였다. 실리콘 비중은 2.33으로 하였다. After polishing the silicon wafer by the above-described method using the polishing liquids for semiconductors of Examples 18 to 24 immediately after the blending, the amount of decrease in the mass of the silicon wafer accompanying the polishing was measured. The polishing rate (unit: nm / min) was calculated from the mass reduction amount, the wafer area, the specific gravity of silicon, and the polishing time. The calculation results are shown in Table 11. In addition, the electronic balance for analytical (Metro AB AB104) was used for the mass measurement of a silicon wafer. Measurement temperature was 25 degreeC, and measurement humidity was 40% RH or more. Silicon specific gravity was 2.33.

[표면 조도 평가][Surface roughness evaluation]

실시예 18 내지 24의 연마액을 이용하여 상기한 방법으로 실리콘 웨이퍼를 연마한 후, 단차·표면 조도·미세 형상 측정 장치를 사용하고, 실리콘 웨이퍼의 연마면의 산술 평균 조도를 이하의 조건으로 측정하였다. 측정 결과를 표 11에 나타내었다. After polishing the silicon wafer by the above-described method using the polishing liquids of Examples 18 to 24, the arithmetic mean roughness of the polished surface of the silicon wafer was measured under the following conditions by using a step, surface roughness and fine shape measuring device. It was. The measurement results are shown in Table 11.

(측정 조건) (Measuring conditions)

단차·표면 조도·미세 형상 측정 장치: KLA Tencor 제조 P16-OF Step, surface roughness, and fine shape measuring device: K16 Tenco manufactured P16-OF

측정 모드: 러프니스 Measurement Mode: Roughness

측정 길이: 200 ㎛ Measuring length: 200 μm

측정 속도: 5 ㎛/초Measuring speed: 5 μm / sec

측정 하중: 1 mg Measuring load: 1 mg

Figure 112011082037051-pct00013
Figure 112011082037051-pct00013

(비교예 33)(Comparative Example 33)

하기 표 12에 나타내는 연마 입자, 수용성 고분자(수용성 중합체) 및 무기 염기성 화합물을, 이하의 절차에 따라서 표 12에 나타내는 첨가량으로 배합하여, 비교예 33의 반도체용 연마액을 제조하였다. 또한, 비교예 33의 연마액에는 1,2,4-트리아졸을 첨가하지 않았다. The abrasive grain shown in following Table 12, the water-soluble polymer (water-soluble polymer), and an inorganic basic compound were mix | blended in the addition amount shown in Table 12 according to the following procedure, and the polishing liquid for semiconductors of the comparative example 33 was produced. In addition, 1,2,4-triazole was not added to the polishing liquid of Comparative Example 33.

비교예 33의 연마액의 제조에서는, 연마액 전체의 50 질량%에 상당하는 순수에 0.05 질량%의 폴리비닐피롤리돈(PVP_K30)을 용해시키고, 이것에 수산화칼륨을 pH가 9가 될 때까지 첨가하였다. 이어서, 일차 입경이 17 nm인 콜로이달 실리카를 0.5 질량% 분산시킨 후, 순수로 총 95 질량%가 되도록 배합하였다. 그리고, 원하는 pH까지 수산화칼륨을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다.In the production of the polishing liquid of Comparative Example 33, 0.05% by mass of polyvinylpyrrolidone (PVP_K30) is dissolved in pure water corresponding to 50% by mass of the whole polishing liquid, and potassium hydroxide is added thereto until the pH reaches 9. Added. Subsequently, 0.5 mass% of colloidal silica whose primary particle diameter was 17 nm was disperse | distributed, and it mix | blended so that it might become 95 mass% in total with pure water. And potassium hydroxide was added to desired pH, and the remainder was mix | blended so that it may become 100 mass% in total with pure water.

(비교예 34)(Comparative Example 34)

하기 표 12에 나타내는 연마 입자, 1,2,4-트리아졸 및 무기 염기성 화합물을, 이하의 절차에 따라서, 표 12에 나타내는 첨가량으로 배합하여, 비교예 2의 반도체용 연마액을 제조하였다. The polishing particles, 1,2,4-triazole and the inorganic basic compound shown in Table 12 below were blended in the amounts shown in Table 12 according to the following procedure to prepare a polishing liquid for semiconductors of Comparative Example 2.

또한, 비교예 34의 연마액에는, 폴리비닐피롤리돈을 첨가하지 않았다. In addition, polyvinylpyrrolidone was not added to the polishing liquid of Comparative Example 34.

비교예 34의 연마액의 제조에서는, 연마액 전체의 50 질량%에 상당하는 순수에 0.5 질량%의 1,2,4-트리아졸을 용해시키고, 이것에 수산화칼륨을 pH가 9가 될 때까지 첨가하였다. 이어서, 일차 입경이 17 nm인 콜로이달 실리카를 0.5 질량% 분산시킨 후, 순수로 총 95 질량%가 되도록 배합하였다. 그리고, 원하는 pH까지 수산화칼륨을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. In the production of the polishing liquid of Comparative Example 34, 0.5 mass% of 1,2,4-triazole is dissolved in pure water corresponding to 50 mass% of the entire polishing liquid, and potassium hydroxide is added thereto until pH is 9. Added. Subsequently, 0.5 mass% of colloidal silica whose primary particle diameter was 17 nm was disperse | distributed, and it mix | blended so that it might become 95 mass% in total with pure water. And potassium hydroxide was added to desired pH, and the remainder was mix | blended so that it may become 100 mass% in total with pure water.

(비교예 35)(Comparative Example 35)

표 12에 나타내는 연마 입자 및 무기 염기성 화합물을, 이하의 절차에 따라서, 표 12에 나타내는 첨가량으로 배합하여, 비교예 35의 반도체용 연마액을 제조하였다. 또한, 비교예 35의 연마액에는, 1,2,4-트리아졸 및 폴리비닐피롤리돈을 첨가하지 않았다. The abrasive grain shown in Table 12 and an inorganic basic compound were mix | blended in the addition amount shown in Table 12 according to the following procedure, and the polishing liquid for semiconductors of the comparative example 35 was manufactured. In addition, 1,2,4-triazole and polyvinylpyrrolidone were not added to the polishing liquid of Comparative Example 35.

비교예 35의 연마액의 제조에서는, 연마액 전체의 50 질량%에 상당하는 순수에 수산화칼륨을 pH가 9가 될 때까지 첨가하였다. 이어서, 일차 입경이 17 nm인 콜로이달 실리카를 0.5 질량% 분산시킨 후, 순수로 총 95 질량%가 되도록 배합하였다. 그리고, 원하는 pH까지 수산화칼륨을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. In manufacture of the polishing liquid of the comparative example 35, potassium hydroxide was added to the pure water corresponded to 50 mass% of the whole polishing liquid until the pH became 9. Subsequently, 0.5 mass% of colloidal silica whose primary particle diameter was 17 nm was disperse | distributed, and it mix | blended so that it might become 95 mass% in total with pure water. And potassium hydroxide was added to desired pH, and the remainder was mix | blended so that it may become 100 mass% in total with pure water.

실시예 18과 마찬가지의 방법으로, 비교예 33 내지 35의 각 반도체용 연마액의 pH 및 연마 속도, 및 비교예 33 내지 35의 각 연마액을 이용한 연마 후 반도체 기판 표면의 산술 평균 조도 및 최대 높이를 측정하였다. 측정 결과를 표 12에 나타내었다. In the same manner as in Example 18, the arithmetic mean roughness and maximum height of the surface of the semiconductor substrate after polishing using the pH and polishing rate of each of the polishing liquids for semiconductors of Comparative Examples 33 to 35, and each polishing liquid of Comparative Examples 33 to 35 Was measured. The measurement results are shown in Table 12.

Figure 112011082037051-pct00014
Figure 112011082037051-pct00014

실시예 19에서는, 1,2,4-트리아졸을 함유하지 않은 것 이외에는 실시예 19와 마찬가지인 비교예 33에 비하여 연마 속도가 높고, 산술 평균 조도 및 최대 높이가 작은 것이 확인되었다. 비교예 34, 35에서는, 실시예 18 내지 24에 비하여 산술 평균 조도 및 최대 높이가 큰 것이 확인되었다. 이상의 점으로부터, 본 발명에서는 높은 연마 속도로 반도체 기판의 표면을 요철이 적고 평활한 표면에 연마 가공하는 것이 가능하다는 것이 확인되었다. In Example 19, compared with the comparative example 33 similar to Example 19 except having not containing 1,2,4-triazole, it was confirmed that a grinding | polishing rate is high, and arithmetic mean roughness and the maximum height are small. In Comparative Examples 34 and 35, it was confirmed that the arithmetic mean roughness and the maximum height were larger than those in Examples 18 to 24. In view of the above, it was confirmed in the present invention that the surface of the semiconductor substrate can be polished to a smooth and smooth surface at a high polishing rate.

<제4 반도체 기판용 연마액><Polishing Solution for Fourth Semiconductor Substrate>

(실시예 25 내지 36)(Examples 25 to 36)

[반도체용 연마액의 제조][Manufacture of Polishing Liquid for Semiconductor]

연마 입자, 수용성 고분자(수용성 중합체), 1,2,4-트리아졸 및 염기성 화합물을, 이하의 절차에 따라서, 하기 표 13에 나타내는 첨가량으로 배합하여, 실시예 25 내지 36의 각 반도체용 연마액을 제조하였다. 각 연마액의 제조에는, 수용성 중합체로서, 폴리비닐피롤리돈(PVP_K30)을 이용하였다. K값은 분자량과 관련된 점성 특성값으로, 모세관 점도계에 의해 측정되는 25 ℃에서의 상대 점도값이다. Abrasive particles, water-soluble polymers (water-soluble polymers), 1,2,4-triazole, and basic compounds were blended in the amounts shown in Table 13 below according to the following procedures, and each of the polishing liquids for semiconductors of Examples 25 to 36 Was prepared. Polyvinylpyrrolidone (PVP_K30) was used as a water-soluble polymer for manufacture of each polishing liquid. K value is a viscosity characteristic value related to molecular weight, and is a relative viscosity value at 25 ° C. measured by a capillary viscometer.

각 연마액의 제조에서는, 우선 연마액 전체의 50 질량%에 상당하는 순수에 1,2,4-트리아졸 및 폴리비닐피롤리돈(PVP)을 용해시키고, 이것에 염기성 화합물을 pH가 9가 될 때까지 첨가하였다. 이어서, 일차 입경이 17 nm인 콜로이달 실리카를 0.3 질량% 분산시킨 후, 순수로 총 95 질량%가 되도록 배합하였다. 그리고, 원하는 pH가 될 때까지 염기성 화합물을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다.In the production of each polishing liquid, first, 1,2,4-triazole and polyvinylpyrrolidone (PVP) are dissolved in pure water corresponding to 50% by mass of the entire polishing liquid, and the basic compound has a pH of 9 Until it is added. Subsequently, after dispersing 0.3 mass% of colloidal silica having a primary particle diameter of 17 nm, the mixture was blended so as to have a total of 95 mass% with pure water. Then, the basic compound was added until the desired pH was reached, and the balance was combined so as to be 100% by mass in total.

[pH 측정][pH measurement]

실시예 25 내지 36의 각 반도체용 연마액의 pH를, 실시예 18과 마찬가지로 하여 측정하였다. 각 반도체용 연마액의 pH를 표 13에 나타내었다.The pH of each semiconductor polishing liquid of Examples 25-36 was measured similarly to Example 18. The pH of each polishing liquid for semiconductors is shown in Table 13.

[조연마 반도체 기판의 조정] [Adjustment of Polishing Semiconductor Substrate]

직경 300 mm의 실리콘 웨이퍼를 하기 조건으로 연마하고, 표면이 조연마된 실리콘 웨이퍼를 조정하였다.A silicon wafer 300 mm in diameter was polished under the following conditions, and the silicon wafer whose surface was polished was adjusted.

연마 웨이퍼: 300 mm 실리콘 웨이퍼Polishing Wafer: 300mm Silicon Wafer

연마기: Reflexion(어플라이드 머터리얼즈사 제조)Polishing Machine: Reflexion (Applied Materials)

연마 정반 회전수: 123 rpm Polishing platen rotation speed: 123 rpm

홀더 회전수: 117 rpm Holder rpm: 117 rpm

연마 압력: 13.7 kPa Polishing pressure: 13.7 kPa

연마액 공급량: 250 ㎖/분Polishing liquid supply amount: 250 ml / min

연마 패드: SUBA600(닛타 하스 제조)Polishing pad: SUBA600 (made by Nitta Haas)

연마액: 실리카 지립(일차 입경 17 nm) 0.5 %, 수산화테트라메틸암모늄(이하 "TMAH"라 함), pH 10.5 Polishing liquid: 0.5% silica abrasive grain (primary particle diameter 17 nm), tetramethylammonium hydroxide (hereinafter referred to as "TMAH"), pH 10.5

연마 시간: 90초Polishing time: 90 seconds

[반도체 기판의 연마]Polishing of Semiconductor Substrates

연마 정반의 연마천 상에, 배합 직후의 실시예 25의 반도체 기판용 연마액을 공급하면서, 반도체 기판을 연마천에 가압한 상태에서 반도체 기판에 대하여 연마 정반을 상대적으로 회전시킴으로써 반도체 기판의 표면을 연마하였다. 또한, 실시예 25와 마찬가지의 방법으로, 배합 직후의 실시예 26 내지 36의 각 연마액을 이용하여 반도체 기판을 연마하였다. 연마 조건의 상세는 이하와 같다. On the polishing cloth of the polishing platen, while supplying the polishing liquid for the semiconductor substrate of Example 25 immediately after the mixing, the surface of the semiconductor substrate was rotated relatively by rotating the polishing platen relative to the semiconductor substrate while the semiconductor substrate was pressed against the polishing cloth. Polished. In the same manner as in Example 25, the semiconductor substrate was polished using the polishing liquids of Examples 26 to 36 immediately after the formulation. The detail of grinding | polishing conditions is as follows.

(연마 조건)(Polishing condition)

연마 웨이퍼: 상기에서 제조한 조연마 후의 300 mm 실리콘 웨이퍼Abrasive wafer: 300 mm silicon wafer after rough polishing prepared above

연마기: Reflexion(어플라이드 머터리얼즈사 제조) Polishing Machine: Reflexion (Applied Materials)

연마 정반 회전수: 123 rpm Polishing platen rotation speed: 123 rpm

홀더 회전수: 117 rpm Holder rpm: 117 rpm

연마 압력: 9.7 kPa Polishing pressure: 9.7 kPa

연마액 공급량: 250 ㎖/분Polishing liquid supply amount: 250 ml / min

연마 패드: Supreme RN-H Pad 30.5"D PJ; CX01(닛타 하스 제조)Polishing pads: Supreme RN-H Pad 30.5 "D PJ; CX01 by Nitta Haas

연마 시간: 10분 Polishing time: 10 minutes

[세정][washing]

상기 연마 후 웨이퍼를, 하기 조건으로 세정하였다. After the polishing, the wafer was washed under the following conditions.

세정기: MESA(어플라이드 머터리얼즈사 제조)Washer: MESA (Applied Materials, Inc.)

세정액: 수산화암모늄 0.06 부피% Cleaning solution: 0.06% by volume ammonium hydroxide

브러시 세정 시간: 60초 Brush clean time: 60 seconds

[결함수 및 헤이즈값의 측정][Measurement of defect function and haze value]

실시예 25 내지 36의 연마액을 이용하여 상기한 방법으로 실리콘 웨이퍼를 연마하고, 세정한 후, 하기의 장치를 이용하여 결함수 및 헤이즈(헤이즈)값으로서 표시되는 값을 측정하였다. 측정 결과를 표 13에 나타내었다. After polishing and cleaning a silicon wafer by the above-mentioned method using the polishing liquids of Examples 25 to 36, the values expressed as the number of defects and the haze (haze) value were measured using the following apparatus. The measurement results are shown in Table 13.

결함 검사 장치: LS6700(히타치 덴시 엔지니어 제조) Defect inspection device: LS6700 (manufactured by Hitachi Denshi Engineer)

공정 조건 파일(측정 레시피): VeM10L Process Condition File (Measuring Recipe): VeM10L

결함 측정 범위: 0.1 ㎛-3.0 ㎛ Defective measuring range: 0.1 μm-3.0 μm

투광 조건: 수직 Flooding condition: vertical

Figure 112011082037051-pct00015
Figure 112011082037051-pct00015

(비교예 36 내지 39)(Comparative Examples 36 to 39)

[반도체용 연마액의 제조][Manufacture of Polishing Liquid for Semiconductor]

연마 입자, 수용성 고분자(수용성 중합체), 1,2,4-트리아졸 및 염기성 화합물을, 이하의 절차에 따라서 하기 표 14에 나타내는 첨가량으로 배합하여, 비교예 36 내지 39의 각 반도체용 연마액을 제조하였다. 각 연마액의 제조에는, 수용성 중합체로서, 폴리비닐피롤리돈(PVP_K30)을 이용하였다. K값은 분자량과 관련된 점성 특성값으로, 모세관 점도계에 의해 측정되는 25 ℃에서의 상대 점도값이다. Abrasive particles, a water-soluble polymer (water-soluble polymer), 1,2,4-triazole, and a basic compound were blended in the addition amounts shown in Table 14 according to the following procedure, and each polishing liquid for semiconductors of Comparative Examples 36 to 39 was prepared. Prepared. Polyvinylpyrrolidone (PVP_K30) was used as a water-soluble polymer for manufacture of each polishing liquid. K value is a viscosity characteristic value related to molecular weight, and is a relative viscosity value at 25 ° C. measured by a capillary viscometer.

각 연마액의 제조에서는, 우선 연마액 전체의 50 질량%에 상당하는 순수에 1,2,4-트리아졸 및 폴리비닐피롤리돈(PVP)을 용해시키고, 이것에 염기성 화합물을 pH가 9가 될 때까지 첨가하였다. 이어서, 일차 입경이 17 nm인 콜로이달 실리카를 0.3 질량% 분산시킨 후, 순수로 총 95 질량%가 되도록 배합하였다. 그리고, 원하는 pH가 될 때까지 염기성 화합물을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다.In the production of each polishing liquid, first, 1,2,4-triazole and polyvinylpyrrolidone (PVP) are dissolved in pure water corresponding to 50% by mass of the entire polishing liquid, and the basic compound has a pH of 9 Until it is added. Subsequently, after dispersing 0.3 mass% of colloidal silica having a primary particle diameter of 17 nm, the mixture was blended so as to have a total of 95 mass% with pure water. Then, the basic compound was added until the desired pH was reached, and the balance was combined so as to be 100% by mass in total.

실시예 25와 마찬가지의 방법으로, 비교예 36 내지 39의 각 반도체용 연마액의 pH, 및 비교예 36 내지 39의 각 연마액을 이용한 연마 후 실리콘 웨이퍼 표면의 결함수 및 헤이즈값을 측정하였다. 측정 결과를 표 14에 나타내었다. In the same manner as in Example 25, the pH of each semiconductor polishing liquid of Comparative Examples 36 to 39 and the defect number and haze value of the surface of the silicon wafer after polishing using each polishing liquid of Comparative Examples 36 to 39 were measured. The measurement results are shown in Table 14.

Figure 112011082037051-pct00016
Figure 112011082037051-pct00016

실시예 25 내지 36에서는, 비교예 36 내지 39에 비하여 결함수가 적을 뿐 아니라, 표면 조도의 지표가 되는 헤이즈의 값도 작아, 요철을 해소할 수 있다는 것이 확인되었다. In Examples 25-36, it was confirmed that not only the number of defects but also the value of the haze used as an index of surface roughness were small compared with Comparative Examples 36-39, and the unevenness | corrugation can be eliminated.

<제5 반도체 기판용 연마액><5th Semiconductor Substrate Polishing Liquid>

(실시예 37 내지 44)(Examples 37 to 44)

[반도체용 연마액의 제조][Manufacture of Polishing Liquid for Semiconductor]

연마 입자, 수용성 고분자(수용성 중합체), 1,2,4-트리아졸 및 염기성 화합물을, 이하의 절차에 따라서, 하기 표 15에 나타내는 첨가량으로 배합하여, 실시예 37 내지 44의 각 반도체용 연마액을 제조하였다. 각 연마액의 제조에는, 수용성 중합체로서, K값이 다른 3종류의 폴리비닐피롤리돈(PVP_K15, PVP_K30, PVP_K90) 중 어느 하나를 이용하였다. K값은 분자량과 관련된 점성 특성값이고, 모세관 점도계에 의해 측정되는 25 ℃에서의 상대 점도값이다. Abrasive particles, water-soluble polymers (water-soluble polymers), 1,2,4-triazole and basic compounds were blended in the amounts shown in Table 15 below in accordance with the following procedures, and each of the polishing liquids for semiconductors of Examples 37 to 44. Was prepared. As the water-soluble polymer, any one of three kinds of polyvinylpyrrolidone (PVP_K15, PVP_K30, PVP_K90) having different K values was used for the production of each polishing liquid. K value is a viscosity characteristic value related with molecular weight, and is a relative viscosity value at 25 degreeC measured by a capillary viscometer.

각 연마액의 제조에서는, 우선 연마액 전체의 50 질량%에 상당하는 순수에 1,2,4-트리아졸 및 폴리비닐피롤리돈(PVP)을 용해시키고, 이것에 염기성 화합물을 pH가 9가 될 때까지 첨가하였다. 이어서, 일차 입경이 17 nm인 콜로이달 실리카를 0.5 질량% 분산시킨 후, 순수로 총 95 질량%가 되도록 배합하였다. 그리고, 원하는 pH가 될 때까지 염기성 화합물을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. In the production of each polishing liquid, first, 1,2,4-triazole and polyvinylpyrrolidone (PVP) are dissolved in pure water corresponding to 50% by mass of the entire polishing liquid, and the basic compound has a pH of 9 Until it is added. Subsequently, 0.5 mass% of colloidal silica whose primary particle diameter was 17 nm was disperse | distributed, and it mix | blended so that it might become 95 mass% in total with pure water. Then, the basic compound was added until the desired pH was reached, and the balance was combined so as to be 100% by mass in total.

[pH 측정][pH measurement]

실시예 37 내지 44의 각 반도체용 연마액의 pH를, 실시예 18과 마찬가지로 하여 측정하였다. 각 반도체용 연마액의 pH를 표 15에 나타내었다.The pH of each polishing liquid for semiconductors of Examples 37 to 44 was measured in the same manner as in Example 18. The pH of each polishing liquid for semiconductors is shown in Table 15.

[반도체 기판의 연마]Polishing of Semiconductor Substrates

연마 정반의 연마천 상에, 배합 직후의 실시예 37의 반도체 기판용 연마액을 공급하면서, 반도체 기판을 연마천에 가압한 상태에서 반도체 기판에 대하여 연마 정반을 상대적으로 회전시킴으로써 반도체 기판의 표면을 연마하였다. 또한, 실시예 37과 마찬가지의 방법으로, 배합 직후의 실시예 38 내지 44의 각 연마액을 이용하여 반도체 기판을 연마하였다. 연마 조건의 상세는 이하와 같다. On the polishing cloth of the polishing platen, while supplying the polishing liquid for the semiconductor substrate of Example 37 immediately after the mixing, the surface of the semiconductor substrate was rotated by relatively rotating the polishing platen relative to the semiconductor substrate while pressing the semiconductor substrate to the polishing cloth. Polished. In the same manner as in Example 37, the semiconductor substrate was polished using the polishing liquids of Examples 38 to 44 immediately after the formulation. The detail of grinding | polishing conditions is as follows.

(연마 조건)(Polishing condition)

연마 웨이퍼: 그라인딩 후의 300 mm 실리콘 웨이퍼Abrasive wafer: 300 mm silicon wafer after grinding

연마기: Reflexion(어플라이드 머터리얼즈사 제조) Polishing Machine: Reflexion (Applied Materials)

연마 정반 회전수: 123 rpm Polishing platen rotation speed: 123 rpm

홀더 회전수: 117 rpm Holder rpm: 117 rpm

연마 압력: 13.7 kPa Polishing pressure: 13.7 kPa

연마액 공급량: 250 ㎖/분Polishing liquid supply amount: 250 ml / min

연마 패드: MH-S15C(닛타 하스 제조)Polishing pad: MH-S15C (made by Nitta Haas)

[세정][washing]

상기 연마 후 웨이퍼를, 하기 조건으로 세정하였다. After the polishing, the wafer was washed under the following conditions.

세정기: MESA(어플라이드 머터리얼즈사 제조)Washer: MESA (Applied Materials, Inc.)

세정액: 수산화암모늄 0.06 부피% Cleaning solution: 0.06% by volume ammonium hydroxide

브러시 세정 시간: 60초 Brush clean time: 60 seconds

[연마 속도의 측정][Measuring of polishing speed]

상기한 방법으로 실리콘 웨이퍼를 연마한 후, 연마에 수반되는 실리콘 웨이퍼의 질량의 감소량을 측정하였다. 그리고, 질량의 감소량, 웨이퍼 면적(706.5 ㎠), 실리콘의 비중 및 연마 시간부터 연마 속도(단위: nm/분)를 산출하였다. 또한, 실리콘 웨이퍼의 질량 측정에는, 분석용 전자 천칭(메트라 제조 AB104)을 사용하였다. 측정 온도는 25 ℃로 하고, 측정 습도는 40 %RH 이상으로 하였다. 실리콘 비중은 2.33으로 하였다. 측정 결과를 표 15에 나타내었다. After polishing the silicon wafer by the above-described method, the amount of decrease in the mass of the silicon wafer accompanying the polishing was measured. The polishing rate (unit: nm / min) was calculated from the amount of mass reduction, wafer area (706.5 cm 2), specific gravity of silicon, and polishing time. In addition, the electronic balance for analytical (Metro AB AB104) was used for the mass measurement of a silicon wafer. Measurement temperature was 25 degreeC, and measurement humidity was 40% RH or more. Silicon specific gravity was 2.33. The measurement results are shown in Table 15.

[표면 조도 평가][Surface roughness evaluation]

상기한 방법으로 실리콘 웨이퍼를 연마한 후, 단차·표면 조도·미세 형상 측정 장치를 사용하고, 이하의 조건으로 실리콘 웨이퍼의 연마면의 결함 평가를 행하였다. 또한, 조웨이퍼의 목표 연마량을 L(nm)으로 하고, 조웨이퍼의 초기 단차(최대 높이) Rt0(nm)으로 하고, 조연마된 조웨이퍼의 단차(최대 높이) Rt1(nm)로 하였다. 측정 결과를 표 15에 나타내었다. After polishing a silicon wafer by the above-mentioned method, defect evaluation of the polished surface of a silicon wafer was performed on condition of the following using the level | step difference, surface roughness, and a fine shape measuring apparatus. Also, the target polishing amount of the jaw wafer is L (nm), the initial step (maximum height) R t0 (nm) of the jaw wafer is set, and the step (maximum height) R t1 (nm) of the roughened jaw wafer is used. It was. The measurement results are shown in Table 15.

(측정 조건) (Measuring conditions)

단차·표면 조도·미세 형상 측정 장치: KLA Tencor 제조 P16-OF Step, surface roughness, and fine shape measuring device: K16 Tenco manufactured P16-OF

측정 모드: 러프니스 Measurement Mode: Roughness

측정 길이: 5 mm Measuring length: 5 mm

측정 하중: 1 mgMeasuring load: 1 mg

Figure 112011082037051-pct00017
Figure 112011082037051-pct00017

(비교예 40 내지 42)(Comparative Examples 40 to 42)

[반도체용 연마액의 제조][Manufacture of Polishing Liquid for Semiconductor]

연마 입자, 1,2,4-트리아졸 및 염기성 화합물을, 이하의 절차에 따라서, 하기 표 16에 나타내는 첨가량으로 배합하여 비교예 40 내지 42의 각 반도체용 연마액을 제조하였다. Polishing particles, 1,2,4-triazole and basic compounds were blended in the amounts shown in Table 16 below in accordance with the following procedures to prepare polishing liquids for semiconductors of Comparative Examples 40 to 42.

각 연마액의 제조에서는, 우선 연마액 전체의 50 질량%에 상당하는 순수에 1,2,4-트리아졸을 용해시키고, 이것에 염기성 화합물을 pH가 9가 될 때까지 첨가하였다. 이어서, 비교예 40에서는 일차 입경이 36 nm인 콜로이달 실리카를 0.5 질량% 분산시킨 후, 순수로 총 95 질량%가 되도록 배합하였다. 그리고, 원하는 pH가 될 때까지 염기성 화합물을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. 비교예 41에서는 일차 입경이 7 nm인 콜로이달 실리카를 0.5 질량% 분산시킨 후, 순수로 총 95 질량%가 되도록 배합하였다. 그리고, 원하는 pH가 될 때까지 염기성 화합물을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. 비교예 42에서는 일차 입경이 17 nm인 콜로이달 실리카를 0.5 질량% 분산시킨 후, 순수로 총 95 질량%가 되도록 배합하였다. 그리고, 원하는 pH가 될 때까지 염기성 화합물을 첨가하고, 잔부를 순수로 총 100 질량%가 되도록 배합하였다. 또한, 비교예 42에는, 1,2,4-트리아졸을 첨가하지 않았다. In the production of each polishing liquid, 1,2,4-triazole was first dissolved in pure water corresponding to 50% by mass of the entire polishing liquid, and a basic compound was added thereto until the pH became 9. Next, in Comparative Example 40, 0.5 mass% of colloidal silica having a primary particle diameter of 36 nm was dispersed, and then blended so as to be 95 mass% in pure water. Then, the basic compound was added until the desired pH was reached, and the balance was combined so as to be 100% by mass in total. In Comparative Example 41, 0.5 mass% of colloidal silica having a primary particle diameter of 7 nm was dispersed, and then blended so as to be 95 mass% in pure water. Then, the basic compound was added until the desired pH was reached, and the balance was combined so as to be 100% by mass in total. In Comparative Example 42, 0.5 mass% of colloidal silica having a primary particle diameter of 17 nm was dispersed, and then blended so as to be 95 mass% in pure water. Then, the basic compound was added until the desired pH was reached, and the balance was combined so as to be 100% by mass in total. In addition, 1,2,4-triazole was not added to the comparative example 42.

실시예 37과 마찬가지의 방법으로, 비교예 40 내지 42의 각 반도체용 연마액의 pH, 및 비교예 40 내지 42의 각 연마액을 이용하여 실리콘 웨이퍼를 연마했을 때의 연마 속도 측정 및 표면 조도 평가를 행하였다. 측정 결과를 표 16에 나타내었다. In the same manner as in Example 37, the polishing rate measurement and the surface roughness evaluation when the silicon wafer was polished using the pH of each semiconductor polishing liquid of Comparative Examples 40 to 42 and each polishing liquid of Comparative Examples 40 to 42 Was performed. The measurement results are shown in Table 16.

Figure 112011082037051-pct00018
Figure 112011082037051-pct00018

실시예 37 내지 44에서는, 비교예 40 내지 42에 비하여 연마량 L에 대한 연삭 흔적의 해소 효율이 우수하며, 연마 후 연삭 흔적 깊이 Rt1가 작아졌다. 즉 적은 연마량으로 요철을 해소할 수 있는 것이 확인되었다. Embodiment, 37 to 44 and the Comparative Examples 40 to 42 and is eliminated efficiency of the grinding traces of the polishing amount superior to L, the polishing after the grinding traces depth R t1 was small. In other words, it was confirmed that the unevenness can be eliminated with a small amount of polishing.

실시예 37과 비교예 40의 연마액에 대해서, 연마량 L과 연삭 흔적 해삭성에 대해서 보다 상세히 조사하기 위해, 다시 연마를 실시하였다(각각 실시예 45, 비교예 43). 미리 1000 nm 전후 깊이의 연삭 흔적이 있는 실리콘 웨이퍼를 7회로 나눠 연마하고, 각 연마량 L에서의, 웨이퍼의 중심으로부터 0 mm인 부분(중심; Center), 웨이퍼의 중심으로부터 60 mm인 부분(중간부; Middle), 웨이퍼의 중심으로부터 120 mm인 부분(단부 1; Edge 1) 및 웨이퍼의 중심으로부터 140 mm인 부분(단부 2; Edge 2)의 최대 높이 Rt를 각각 측정하여 평가하였다. 평가 결과를 하기 표 17 및 표 18 및 도 11 및 도 12에 나타내었다. The polishing liquids of Example 37 and Comparative Example 40 were polished again to investigate the polishing amount L and the grinding trace machinability in more detail (Example 45 and Comparative Example 43, respectively). The silicon wafer with grinding traces of about 1000 nm depth in advance is polished by dividing into seven times, and the portion (center) of 0 mm from the center of the wafer at each polishing amount L, and the portion of 60 mm from the center of the wafer (middle Middle; Middle, the maximum height Rt of the portion 120 mm from the center of the wafer (end 1; Edge 1) and the portion 140 mm from the center of the wafer (end 2; Edge 2) were measured and evaluated. Evaluation results are shown in Table 17 and Table 18, and FIGS. 11 and 12.

Figure 112011082037051-pct00019
Figure 112011082037051-pct00019

Figure 112011082037051-pct00020
Figure 112011082037051-pct00020

실시예 45에서는, 비교예 43에 비하여 연마량 L에 대한 최대 높이 Rt가 빠른 단계에서 낮아지고 있어, 연삭 흔적의 해소 효율이 우수하다는 것을 알 수 있다.In Example 45, compared with the comparative example 43, the maximum height Rt with respect to the grinding | polishing amount L becomes low at a quick stage, and it turns out that the removal trace of a grinding trace is excellent.

1···반도체 기판, 2···배선용 금속, 3···실리콘 손상층Semiconductor substrate, wiring metal, silicon damage layer

Claims (25)

연마 입자와, 1,2,4-트리아졸과, 염기성 화합물을 함유하며,
상기 염기성 화합물이 질소 함유 염기성 화합물 또는 무기 염기성 화합물이고,
상기 염기성 화합물의 함유량이 0.1 질량% 이상이고,
pH가 9 이상 12 이하인
실리콘 재료용 연마액.
Containing abrasive particles, 1,2,4-triazole and a basic compound,
The basic compound is a nitrogen-containing basic compound or an inorganic basic compound,
Content of the said basic compound is 0.1 mass% or more,
pH is 9 or more and 12 or less
Polishing liquid for silicone materials.
제1항에 있어서, 상기 질소 함유 염기성 화합물이 수산화암모늄 또는 수산화테트라메틸암모늄을 함유하는
실리콘 재료용 연마액.
The nitrogen-containing basic compound according to claim 1, wherein the nitrogen-containing basic compound contains ammonium hydroxide or tetramethylammonium hydroxide.
Polishing liquid for silicone materials.
제1항 또는 제2항에 있어서, 상기 무기 염기성 화합물이 수산화칼륨 또는 수산화나트륨을 함유하는
실리콘 재료용 연마액.
The inorganic basic compound according to claim 1 or 2, wherein the inorganic basic compound contains potassium hydroxide or sodium hydroxide.
Polishing liquid for silicone materials.
표면이 알루미네이트에 의해 개질된 변성 실리카와, 무기 염기성 화합물을 함유하며,
상기 변성 실리카의 함유량이 0.01 질량% 이상 1.5 질량% 이하이고,
pH가 9 이상 12 이하인
실리콘 재료용 연마액.
A modified silica whose surface is modified by aluminate, and an inorganic basic compound,
Content of the said modified silica is 0.01 mass% or more and 1.5 mass% or less,
pH is 9 or more and 12 or less
Polishing liquid for silicone materials.
제4항에 있어서, 상기 변성 실리카의 일차 입경이 7 내지 50 nm인
실리콘 재료용 연마액.
The method of claim 4, wherein the primary particle diameter of the modified silica is 7 to 50 nm.
Polishing liquid for silicone materials.
제4항 또는 제5항에 있어서, 상기 무기 염기성 화합물이 수산화칼륨 또는 수산화나트륨을 함유하는
실리콘 재료용 연마액.
The inorganic basic compound according to claim 4 or 5, wherein the inorganic basic compound contains potassium hydroxide or sodium hydroxide.
Polishing liquid for silicone materials.
제4항 또는 제5항에 있어서, 1,2,4-트리아졸을 추가로 함유하는
실리콘 재료용 연마액.
The method of claim 4 or 5, further comprising 1,2,4-triazole.
Polishing liquid for silicone materials.
실리콘 관통 비어를 형성하기 위한 반도체 기판의 연마 방법으로서,
실리콘 기판의 한쪽면에 오목부를 형성하는 공정과,
상기 오목부에 금속을 매립하는 공정과,
상기 실리콘 기판의 다른쪽면을 백그라인드하는 공정과,
제1항, 제2항, 제4항 및 제5항 중 어느 한 항에 기재된 실리콘 재료용 연마액을 이용하여, 상기 다른쪽면을 상기 금속이 노출되도록 연마하는 연마 공정을 구비하는 반도체 기판의 연마 방법.
A method of polishing a semiconductor substrate for forming a silicon through via,
Forming a recess in one side of the silicon substrate;
Embedding a metal in the recess;
Backgrinding the other side of the silicon substrate;
Polishing of the semiconductor substrate provided with the grinding | polishing process of grind | polishing the said other surface so that the said metal may be exposed using the polishing liquid for silicon materials as described in any one of Claims 1, 2, 4, and 5. Way.
실리콘 단결정 잉곳을 슬라이스하여 얻어진 실리콘 웨이퍼를 랩핑 또는 그라인딩한 후에, 상기 실리콘 웨이퍼를 에칭하여, 조(粗)웨이퍼를 준비하는 공정과,
제1항, 제2항, 제4항 및 제5항 중 어느 한 항에 기재된 실리콘 재료용 연마액을 이용하여, 상기 조웨이퍼를 연마하는 조연마 공정을 구비하는 반도체 기판의 연마 방법.
After lapping or grinding the silicon wafer obtained by slicing a silicon single crystal ingot, etching the silicon wafer to prepare a rough wafer;
A polishing method of a semiconductor substrate, comprising a rough polishing step of polishing the jaw wafer by using the polishing liquid for silicon material according to any one of claims 1, 2, 4, and 5.
재이용하기 위한 반도체 기판의 연마 방법으로서,
부착물이 부착된 실리콘 웨이퍼를 습식 에칭하는 공정과,
제1항, 제2항, 제4항 및 제5항 중 어느 한 항에 기재된 실리콘 재료용 연마액을 이용하여, 상기 습식 에칭된 실리콘 웨이퍼를 연마하는 조연마 공정을 구비하는 반도체 기판의 연마 방법.
As a method of polishing a semiconductor substrate for reuse,
Wet etching the silicon wafer to which the deposit is attached;
A polishing method of a semiconductor substrate comprising a rough polishing step of polishing the wet-etched silicon wafer using the polishing liquid for silicon material according to any one of claims 1, 2, 4, and 5. .
연마 입자와, 1,2,4-트리아졸과, 수용성 고분자와, 염기성 화합물을 함유하며,
pH가 9 이상 12 이하인
실리콘 재료용 연마액.
Containing abrasive particles, 1,2,4-triazole, a water-soluble polymer, and a basic compound,
pH is 9 or more and 12 or less
Polishing liquid for silicone materials.
제11항에 있어서, 상기 수용성 고분자의 함유량이 실리콘 재료용 연마액의 전체 질량에 대하여 0.001 질량% 이상 10 질량% 이하인
실리콘 재료용 연마액.
The content of the water-soluble polymer is 0.001% by mass or more and 10% by mass or less with respect to the total mass of the polishing liquid for a silicon material.
Polishing liquid for silicone materials.
제11항 또는 제12항에 있어서, 상기 1,2,4-트리아졸의 함유량이 실리콘 재료용 연마액의 전체 질량에 대하여 0.01 질량% 이상 10 질량% 이하인
실리콘 재료용 연마액.
The content of the 1,2,4-triazole is 0.01% by mass or more and 10% by mass or less based on the total mass of the polishing liquid for a silicon material.
Polishing liquid for silicone materials.
연마 입자와, 1,2,4-트리아졸과, 수용성 고분자와, 염기성 화합물을 함유하며,
상기 1,2,4-트리아졸의 함유량이, 실리콘 재료용 연마액의 전체 질량에 대하여 0.05 질량% 이상 0.5 질량% 이하이고,
상기 수용성 고분자의 함유량이, 실리콘 재료용 연마액의 전체 질량에 대하여 0.001 질량% 이상 0.1 질량% 이하이고,
pH가 9 이상 12 이하인
실리콘 재료용 연마액.
Containing abrasive particles, 1,2,4-triazole, a water-soluble polymer, and a basic compound,
Content of the said 1,2,4-triazole is 0.05 mass% or more and 0.5 mass% or less with respect to the total mass of the polishing liquid for silicone materials,
Content of the said water-soluble polymer is 0.001 mass% or more and 0.1 mass% or less with respect to the total mass of the polishing liquid for silicone materials,
pH is 9 or more and 12 or less
Polishing liquid for silicone materials.
실리콘 단결정 잉곳을 슬라이스하여 얻어진 실리콘 웨이퍼를 랩핑 또는 그라인딩한 후에, 상기 실리콘 웨이퍼를 에칭하여, 조웨이퍼를 준비하는 공정과,
상기 조웨이퍼를 연마하는 조연마 공정과,
제11항, 제12항 및 제14항 중 어느 한 항에 기재된 실리콘 재료용 연마액을 이용하여, 상기 조연마 공정 후 실리콘 웨이퍼를 추가로 연마하는 마무리 연마 공정을 구비하는 반도체 기판의 연마 방법.
After lapping or grinding the silicon wafer obtained by slicing a silicon single crystal ingot, etching the silicon wafer to prepare a rough wafer;
A rough polishing step of polishing the jaw wafer;
A polishing method of a semiconductor substrate, comprising a finishing polishing step of further polishing a silicon wafer after the rough polishing step using the polishing liquid for silicon material according to any one of claims 11, 12, and 14.
재이용하기 위한 반도체 기판의 연마 방법으로서,
부착물이 부착된 실리콘 웨이퍼를 습식 에칭하는 공정과,
상기 습식 에칭된 실리콘 웨이퍼를 연마하는 조연마 공정과,
제11항, 제12항 및 제14항 중 어느 한 항에 기재된 실리콘 재료용 연마액을 이용하여, 상기 조연마 공정 후 실리콘 웨이퍼를 추가로 연마하는 마무리 연마 공정을 구비하는 반도체 기판의 연마 방법.
As a method of polishing a semiconductor substrate for reuse,
Wet etching the silicon wafer to which the deposit is attached;
An abrasive polishing process for polishing the wet etched silicon wafer;
A polishing method of a semiconductor substrate, comprising a finishing polishing step of further polishing a silicon wafer after the rough polishing step using the polishing liquid for silicon material according to any one of claims 11, 12, and 14.
연마 입자와, 1,2,4-트리아졸과, 수용성 고분자와, 염기성 화합물을 함유하며,
상기 1,2,4-트리아졸의 함유량이, 실리콘 재료용 연마액의 전체 질량에 대하여 0.2 질량% 이상 3.0 질량% 이하이고,
상기 수용성 고분자의 함유량이, 실리콘 재료용 연마액의 전체 질량에 대하여 0.01 질량% 이상 0.2 질량% 이하이고,
pH가 9 이상 12 이하인
실리콘 재료용 연마액.
Containing abrasive particles, 1,2,4-triazole, a water-soluble polymer, and a basic compound,
Content of the said 1,2,4-triazole is 0.2 mass% or more and 3.0 mass% or less with respect to the total mass of the polishing liquid for silicone materials,
Content of the said water-soluble polymer is 0.01 mass% or more and 0.2 mass% or less with respect to the total mass of the polishing liquid for silicone materials,
pH is 9 or more and 12 or less
Polishing liquid for silicone materials.
재이용하기 위한 반도체 기판의 연마 방법으로서,
부착물이 부착된 실리콘 웨이퍼를 습식 에칭한 후, 상기 실리콘 웨이퍼를 그라인딩하여 조웨이퍼를 준비하는 공정과,
제11항, 제12항 및 제17항 중 어느 한 항에 기재된 실리콘 재료용 연마액을 이용하여, 상기 조웨이퍼를 연마하는 조연마 공정을 구비하는 반도체 기판의 연마 방법.
As a method of polishing a semiconductor substrate for reuse,
Preparing a jaw wafer by grinding the silicon wafer after wet etching the silicon wafer to which the deposit is attached;
The polishing method of the semiconductor substrate provided with the rough grinding process which grinds the said rough wafer using the polishing liquid for silicon materials as described in any one of Claims 11, 12, and 17.
제18항에 있어서, 상기 조연마 공정에서, 상기 조웨이퍼의 연마량을 L(nm)으로 하고, 상기 조웨이퍼의 초기 단차를 Rt0(nm)으로 하고, 조연마된 상기 조웨이퍼의 단차를 Rt1(nm)로 한 경우에, Rt0≤L≤Rt0×1.3을 만족하는 L(nm)만큼 조웨이퍼를 연마했을 때에, L/(Rt0-Rt1)≤1.3 및 Rt1≤100(nm)을 함께 만족하는, 반도체 기판의 연마 방법.19. The method of claim 18, wherein in the rough polishing step, the polishing amount of the jaw wafer is L (nm), the initial step of the jaw wafer is set to R t0 (nm), and the step of the roughened jaw wafer is in the case of R t1 (nm), R t0 ≤L≤R when polishing a wafer by action t0 × 1.3 L (nm) to meet, L / (R t0 -R t1 ) ≤1.3 and R t1 ≤100 A method of polishing a semiconductor substrate, which satisfies (nm) together. 제18항에 있어서, 상기 조연마 공정 후의 상기 조웨이퍼를, 연마액을 이용하여 연마하는 마무리 연마 공정을 추가로 구비하고,
상기 연마액이 연마 입자와, 1,2,4-트리아졸과, 수용성 고분자와, 염기성 화합물을 함유하고,
pH가 9 이상 12 이하인
반도체 기판의 연마 방법.
19. The method of claim 18, further comprising a finish polishing step of polishing the rough wafer after the rough polishing step by using a polishing liquid,
The polishing liquid contains abrasive particles, 1,2,4-triazole, a water-soluble polymer, and a basic compound,
pH is 9 or more and 12 or less
Polishing method of a semiconductor substrate.
제18항에 있어서, 상기 조연마 공정 후의 상기 조웨이퍼를, 연마액을 이용하여 연마하는 마무리 연마 공정을 추가로 구비하고,
상기 연마액이 연마 입자와, 1,2,4-트리아졸과, 수용성 고분자와, 염기성 화합물을 함유하고,
상기 1,2,4-트리아졸의 함유량이, 연마액의 전체 질량에 대하여 0.05 질량% 이상 0.5 질량% 이하이고,
상기 수용성 고분자의 함유량이, 연마액의 전체 질량에 대하여 0.001 질량% 이상 0.1 질량% 이하이고,
pH가 9 이상 12 이하인
반도체 기판의 연마 방법.
19. The method of claim 18, further comprising a finish polishing step of polishing the rough wafer after the rough polishing step by using a polishing liquid,
The polishing liquid contains abrasive particles, 1,2,4-triazole, a water-soluble polymer, and a basic compound,
Content of the said 1,2,4-triazole is 0.05 mass% or more and 0.5 mass% or less with respect to the total mass of a polishing liquid,
Content of the said water-soluble polymer is 0.001 mass% or more and 0.1 mass% or less with respect to the total mass of a polishing liquid,
pH is 9 or more and 12 or less
Polishing method of a semiconductor substrate.
제11항, 제12항, 제14항 및 제17항 중 어느 한 항에 있어서, 상기 수용성 고분자가 비이온성 고분자인
실리콘 재료용 연마액.
The method according to any one of claims 11, 12, 14 and 17, wherein the water-soluble polymer is a nonionic polymer.
Polishing liquid for silicone materials.
제22항에 있어서, 상기 비이온성 고분자가 폴리비닐피롤리돈 및 폴리비닐피롤리돈의 공중합체로부터 선택되는 적어도 1종인
실리콘 재료용 연마액.
The nonionic polymer according to claim 22, wherein the nonionic polymer is at least one selected from a copolymer of polyvinylpyrrolidone and polyvinylpyrrolidone.
Polishing liquid for silicone materials.
제11항, 제12항, 제14항 및 제17항 중 어느 한 항에 있어서, 상기 수용성 고분자가 폴리비닐피롤리돈 및 폴리비닐피롤리돈의 공중합체로부터 선택되는 적어도 1종을 포함하는 혼합물인
실리콘 재료용 연마액.
The mixture according to any one of claims 11, 12, 14 and 17, wherein the water-soluble polymer comprises at least one selected from copolymers of polyvinylpyrrolidone and polyvinylpyrrolidone. sign
Polishing liquid for silicone materials.
삭제delete
KR1020117024730A 2009-04-20 2010-04-19 Polishing liquid for semiconductor substrate and method for polishing semiconductor substrate KR101277342B1 (en)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JPJP-P-2009-101920 2009-04-20
JPJP-P-2009-101919 2009-04-20
JP2009101920 2009-04-20
JP2009101919 2009-04-20
JPJP-P-2009-102919 2009-04-21
JP2009102919 2009-04-21
JPJP-P-2009-173352 2009-07-24
JPJP-P-2009-173355 2009-07-24
JP2009173334 2009-07-24
JP2009173352 2009-07-24
JPJP-P-2009-173334 2009-07-24
JP2009173355 2009-07-24
PCT/JP2010/056948 WO2010122985A1 (en) 2009-04-20 2010-04-19 Polishing liquid for semiconductor substrate and method for polishing semiconductor substrate

Publications (2)

Publication Number Publication Date
KR20120001766A KR20120001766A (en) 2012-01-04
KR101277342B1 true KR101277342B1 (en) 2013-06-20

Family

ID=43011102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117024730A KR101277342B1 (en) 2009-04-20 2010-04-19 Polishing liquid for semiconductor substrate and method for polishing semiconductor substrate

Country Status (4)

Country Link
JP (1) JP5413456B2 (en)
KR (1) KR101277342B1 (en)
TW (1) TW201042019A (en)
WO (1) WO2010122985A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180002629A (en) * 2015-05-08 2018-01-08 가부시키가이샤 후지미인코퍼레이티드 Abrasive composition

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697576B2 (en) * 2009-09-16 2014-04-15 Cabot Microelectronics Corporation Composition and method for polishing polysilicon
TWI492290B (en) * 2010-12-10 2015-07-11 Shibaura Mechatronics Corp Machining devices and machining methods
EP2665792B1 (en) * 2011-01-21 2020-04-22 Cabot Microelectronics Corporation Silicon polishing compositions with improved psd performance
KR20130135384A (en) * 2011-06-01 2013-12-10 히타치가세이가부시끼가이샤 Cmp polishing liquid and method of polishing semiconductor substrate
CN102816530B (en) * 2011-06-08 2016-01-27 安集微电子(上海)有限公司 A kind of chemical mechanical polishing liquid
JP2013004910A (en) * 2011-06-21 2013-01-07 Disco Abrasive Syst Ltd Processing method of wafer having embedded copper electrode
US9579769B2 (en) 2011-10-24 2017-02-28 Fujimi Incorporated Composition for polishing purposes, polishing method using same, and method for producing substrate
KR20140098761A (en) * 2011-11-16 2014-08-08 닛산 가가쿠 고교 가부시키 가이샤 Polishing liquid composition for semiconductor wafers
WO2014196299A1 (en) * 2013-06-07 2014-12-11 株式会社フジミインコーポレーテッド Composition for silicon wafer polishing
US9593272B2 (en) 2013-07-24 2017-03-14 Tokuyama Corporation Silica for CMP, aqueous dispersion, and process for producing silica for CMP
WO2016181889A1 (en) * 2015-05-08 2016-11-17 株式会社フジミインコーポレーテッド Polishing composition
JP6747376B2 (en) * 2017-05-15 2020-08-26 信越半導体株式会社 Silicon wafer polishing method
IT201900006736A1 (en) 2019-05-10 2020-11-10 Applied Materials Inc PACKAGE MANUFACTURING PROCEDURES
US11931855B2 (en) * 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214152A (en) 2006-02-07 2007-08-23 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
JP2007273910A (en) * 2006-03-31 2007-10-18 Fujifilm Corp Polishing composition liquid
JP2008277723A (en) * 2007-03-30 2008-11-13 Fujifilm Corp Metal-polishing liquid and polishing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
WO2005055302A1 (en) * 2003-12-05 2005-06-16 Sumco Corporation Method for manufacturing single-side mirror surface wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214152A (en) 2006-02-07 2007-08-23 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
JP2007273910A (en) * 2006-03-31 2007-10-18 Fujifilm Corp Polishing composition liquid
JP2008277723A (en) * 2007-03-30 2008-11-13 Fujifilm Corp Metal-polishing liquid and polishing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180002629A (en) * 2015-05-08 2018-01-08 가부시키가이샤 후지미인코퍼레이티드 Abrasive composition
KR102594932B1 (en) 2015-05-08 2023-10-27 가부시키가이샤 후지미인코퍼레이티드 polishing composition

Also Published As

Publication number Publication date
WO2010122985A1 (en) 2010-10-28
JPWO2010122985A1 (en) 2012-10-25
JP5413456B2 (en) 2014-02-12
KR20120001766A (en) 2012-01-04
TW201042019A (en) 2010-12-01

Similar Documents

Publication Publication Date Title
KR101277342B1 (en) Polishing liquid for semiconductor substrate and method for polishing semiconductor substrate
KR102240249B1 (en) Composite abrasive particles for chemical mechanical planarization composition and method of using same
JP4983603B2 (en) Cerium oxide slurry, cerium oxide polishing liquid, and substrate polishing method using the same
KR101419156B1 (en) Polishing liquid for cmp and polishing method using the same
JP4985409B2 (en) CMP polishing agent for polishing insulating film, polishing method, and semiconductor electronic component polished by the polishing method
EP2289667B1 (en) Polishing agent for synthetic quartz glass substrate
KR20170126960A (en) A polishing composition comprising a cationic polymer additive
TWI588248B (en) Wet process ceria compositions for polishing substrates, and methods related thereto
JP2008512871A (en) Aqueous slurry containing metalate-modified silica particles
EP2530706A1 (en) Method for reclaiming semiconductor wafer and polishing composition
WO2011158718A1 (en) Polishing liquid for semiconductor substrate and method for producing semiconductor wafer
TWI544065B (en) Wet-process ceria compositions for selectively polishing substrates, and methods related thereto
TW201525117A (en) Low defect chemical mechanical polishing composition
TWI812595B (en) Chemical mechanical polishing slurry for planarization of barrier film
TWI629324B (en) A method of polishing a substrate
JP2014154707A (en) Polishing solution, polishing method and method of manufacturing silicon wafer
JP6581299B2 (en) CMP slurry composition and polishing method using the same
EP2500928A1 (en) Chemical-mechanical polishing liquid, and semiconductor substrate manufacturing method and polishing method using said polishing liquid
JP7356932B2 (en) Polishing composition and polishing method
JP4346712B2 (en) Wafer edge polishing method
TWI692510B (en) Composition and method for polishing memory hard disks exhibiting reduced surface scratching
JP2013110253A (en) Semiconductor substrate polishing solution and semiconductor substrate polishing method
JP7267893B2 (en) Polishing composition
JP4878728B2 (en) CMP abrasive and substrate polishing method
TW202344640A (en) Ceria-based slurry compositions for selective and nonselective cmp of silicon oxide, silicon nitride, and polysilicon

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee