KR101273177B1

KR101273177B1 - 반도체 발광소자 및 그 제조 방법

Info

Publication number: KR101273177B1
Application number: KR1020060102006A
Authority: KR
Inventors: 김희진
Original assignee: 엘지이노텍 주식회사
Priority date: 2006-10-19
Filing date: 2006-10-19
Publication date: 2013-06-14

Abstract

본 발명에 의한 반도체 발광소자는 n형 반도체층, 활성층 및 p형 반도체층을 포함하는 반도체 발광소자에 관한 것으로서, 상기 n형 반도체층 위에 형성되는 n측 전극; 및 상기 n측 전극 위에 형성되는 과전압보호층을 포함한다. 또한, 본 발명에 의한 반도체 발광소자의 제조 방법은 n형 반도체층, 활성층 및 p형 반도체층을 포함하는 반도체 발광소자의 제조 방법에 관한 것으로서, 상기 n형 반도체층 위에 n측 전극이 형성되는 단계; 및 상기 n측 전극 위에 과전압보호층이 형성되는 단계를 포함한다.

본 발명에 의하면, 종래와 같이 단품상태인 과전압보호소자를 반도체 발광소자 패키지에 실장할 필요가 없으므로 광도가 저하되는 것을 방지할 수 있고, 반도체 발광소자 패키지의 사이즈를 감소시킬 수 있다.

Description

반도체 발광소자 및 그 제조 방법{Semiconductor light emitting device and manufacturing method thereof}

도 1은 종래의 반도체 발광소자가 과전압 보호소자와 연결되는 형태를 개략적으로 도시한 측단면도.

도 2는 본 발명의 실시예에 따른 반도체 발광소자의 구성 요소를 개략적으로 도시한 측단면도.

도 3은 본 발명의 실시예에 따른 반도체 발광소자의 제조 방법을 도시한 흐름도.

도 4는 본 발명의 실시예에 따른 반도체 발광소자의 n측 전극 및 과전압보호층 부분을 확대도시한 도면.

도 5는 본 발명의 실시예에 따른 반도체 발광소자에 정격 전압이 인가된 경우 전류 흐름을 예시적으로 도시한 도면.

도 6은 본 발명의 실시예에 따른 반도체 발광소자에 과전압이 인가된 경우 전류 흐름을 예시적으로 도시한 도면.

〈도면의 주요 부분에 대한 부호의 설명〉

100: 본 발명에 의한 반도체 발광소자 110; 기판

120: 버퍼층 130: n형 반도체층

140: 활성층 150: p형 클래딩층

160: p형 반도체층 170: 투명전극층

180: p측 전극 185: n측 전극

190: 과전압보호층 192: 제1금속층

194: 금속산화물층 196: 제2금속층

본 발명은 반도체 발광소자 및 그 제조 방법에 관한 것이다.

일반적으로, 반도체 발광소자로는 LED(Light Emitting Diode; 발광 다이오드)를 꼽을 수 있는데, LED는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는 데 사용되는 소자이다.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.

상기와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등 요구되는 휘도가 갈수록 높아져서, 최근에는 고출력 발광 다이오드에 대한 개발이 활발히 진행 중이다.

특히, GaN(질화 갈륨), AlN(질화 알루미늄), InN(질화 인듐) 등의 3족 및 5족 화합물을 이용한 반도체광소자에 대해서 많은 연구와 투자가 이루어지고 있다. 이는 질화물 반도체 발광소자가 1.9 eV ~ 6.2 ev에 이르는 매우 넓은 영역의 밴드갭을 가지므로, 이를 이용하여 빛의 삼원색을 구현할 수 있다는 장점이 있기 때문이다.

최근, 질화물 반도체를 이용한 청색 및 녹색 발광소자의 개발은 광디스플레이 시장에 일대 혁명을 몰고 왔으며, 앞으로도 고부가가치를 창출할 수 있는 유망 산업의 한 분야로 여겨지고 있다. 그러나, 전술한 바와 같이 이러한 질화물 반도체광소자에 있어서 보다 많은 산업상의 이용을 추구하려면 역시 발광휘도를 증가시키는 것이 선결되어야 할 과제이다.

도 1은 종래의 반도체 발광소자(10)가 과전압 보호소자(20)와 연결되는 형태를 개략적으로 도시한 측단면도이다.

도 1에 의하면, 일반적인 질화물 반도체 발광소자(10)는 기판(11), 버퍼층(12), n형 반도체층(13), 활성층(14), p형 클래딩층(15), p형 반도체층(16), 투명전극층(17), n측 전극(18) 및 p측 전극(19) 등으로 구성되며, n측 전극(18)은 과전압 보호소자(20)와 연결된다.

상기 기판(11)은 사파이어 또는 SiC로 이루어지며, 기판(11) 위에 저온의 성장 온도에서 가령, Al_yGa_1-yN층의 다결정 박막 구조인 버퍼층(12)이 성장된다. 상기 버퍼층(12)이 성장되면, Si(실리콘)이 도핑된 n형 반도체층(GaN층)(13)이 형성된다.

상기 n형 반도체층(13) 위로 활성층(14)이 적층되고, 활성층(14) 위로, 캐리어 농도를 상승시켜 발광효율을 좋게 하는 p형 클래딩층(15)이 형성된다.

상기 p형 클래딩층(15) 위로는 Mg(마그네슘)이 도핑된 p형 반도체층(GaN층)(16)이 형성되는데, 활성층(14)은 양자우물(MQW; Multiple Quantum Well) 구조로서, p형 반도체층(16)을 통하여 흐르는 정공과 n형 반도체층(13)을 통하여 흐르는 전자가 결합됨으로써 광을 발생시킨다. 이때, 양자 우물의 여기 준위 또는 에너지 밴드갭 차이에 해당되는 에너지의 빛이 발광된다.

p형 반도체층(16)위에 형성되는 투명전극층(17)은 활성층(14)에서 발생된 빛을 상측으로 투과시키며, p측 전극(19)으로의 전류 확산을 돕는다.

상기 n형 반도체층(13) 및 p형 반도체층(16) 상에 각각 n측 전극(18)과 p측 전극(19)이 형성되어 반도체 발광소자(10)를 형성한다.

한편, 상기 과전압 보호소자(20)는 제너 다이오드(Zener Diode) 등으로 구비될 수 있는데, ESD(Electro-Static Discharge) 전류가 발생하는 등 반도체 발광소자(10)에 과전압 상태인 전류가 인가되는 경우 이를 차단하는 기능을 수행한다.

그러나, 이와 같이 과전압 보호소자(20)를 반도체 발광소자(10)와 연결하여 패키지화하는 경우 광도가 약 5％ 내지 10％ 정도 저하되며, 패키지의 사이즈가 커지게 되는 단점이 있다.

특히, 0.4t 이하의 사이드 뷰(Side-view) 형태의 반도체 발광소자 패키지의 경우 내부 공간이 작으므로 과전압보호소자를 실장하는데 어려움이 따른다.

본 발명은 과전압보호 기능을 갖춤으로써 별도의 과전압보호소자를 구비할 필요가 없는 반도체 발광소자를 제공한다.

본 발명은 단순한 공정을 통하여 과전압 보호 기능의 구현이 가능하고 최적화된 래치업 특성 및 트리거링 볼티지 특성을 가지는 반도체 발광소자의 제조 방법을 제공한다.

본 발명에 의한 반도체 발광소자는 n형 반도체층, 활성층 및 p형 반도체층을 포함하는 반도체 발광소자에 관한 것으로서, 상기 n형 반도체층 위에 형성되는 n측 전극; 및 상기 n측 전극 위에 형성되는 과전압보호층을 포함한다.

본 발명에 의한 반도체 발광소자의 제조 방법은 n형 반도체층, 활성층 및 p형 반도체층을 포함하는 반도체 발광소자의 제조 방법에 관한 것으로서, 상기 n형 반도체층 위에 n측 전극이 형성되는 단계; 및 상기 n측 전극 위에 과전압보호층이 형성되는 단계를 포함한다.

이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 발광소자 및 반도체 발광소자의 제조 방법에 대하여 상세히 설명하는데, 이해의 편의를 위하여 반도체 발광소자의 구조 및 그 제조 방법을 함께 설명하기로 한다.

도 2는 본 발명의 실시예에 따른 반도체 발광소자(100)의 구성 요소를 개략적으로 도시한 측단면도이고, 도 3은 본 발명의 실시예에 따른 반도체 발광소자(100)의 제조 방법을 도시한 흐름도이다.

또한, 본 발명에 의한 반도체 발광소자(100)는 GaN(질화 갈륨), AlN(질화 알 루미늄), InN(질화 인듐) 등의 3족 및 5족 화합물을 이용한 질화물 반도체로 구현될 수 있으며, 그 중에서 질화 갈륨이 적용된 것으로 한다.

도 2에 의하면, 본 발명의 실시예에 따른 반도체 발광소자(100)는, 밑으로부터 기판(110), 버퍼층(120), n형 반도체층(130), 활성층(140), p형 클래딩층(150), p형 반도체층(160), 투명전극층(170), p측 전극(180), n측 전극(185) 및 과전압보호층(190)을 포함하여 이루어진다.

또한, 상기 과전압보호층(190)은 금속층과 금속산화물층이 교대로 적층되어 형성가능한 층으로서, 본 발명의 실시예에서는 제1금속층(192), 금속산화물층(194) 및 제2금속층(196)을 포함하여 이루어지는 것으로 하였으나, n측 전극(185) 위에 형성되는 금속산화물층과, 상기 금속산화물층 위에 형성되는 금속층을 포함하여 이루어질 수도 있다.

상기 기판(110)은 사파이어, Si(실리콘), SiC(실리콘 카바이트), GaAs(갈륨 비소), ZnO(산화 아연) 또는 MgO(산화 마그네슘) 등의 원소 혹은 화합물로 제작될 수 있는데, 본 발명의 실시예에서는 사파이어를 이용한 것으로 한다. 기판(110)은 저압으로 유지되는 유기금속 화학증착용 반응관내에 구비된 서셉터(susceptor)상에 고정된다.

상기 반응관내의 공기가 충분히 제거되면, 수소 가스의 공급을 유지시키면서 기판(110)을 약 1090℃의 온도로 10분 정도 가열하여 그 표면상의 산화막을 제거시킨다. 이후, 온도를 약 525℃까지 낮추고 반응관으로 분당 8리터 유량의 수소 가스 및 동일한 유량의 암모니아 가스를 공급하여 기판(110)의 온도가 520℃로 안정될 수 있도록 한다.

상기 기판(110)의 온도가 520℃로 안정화되면 분당 3×10⁵몰의 트리메틸 갈륨(TMGa)과 트리메틸 인듐(TMIn), 그리고 분당 3×10⁶ 몰의 트리메틸 알루미늄(TMAl)을 수소 가스 및 암모니아 가스와 함께 상기 반응관 내부로 주입시킴으로써 버퍼층(120)을 성장시킨다(S100).

상기 버퍼층(120)은 기판(110)의 화학적 작용에 의한 멜트백(melt-back) 에칭을 방지하는 등의 기판과 반도체층 간 스트레스를 완화하는 기능을 수행하는데, AlInN/GaN 적층 구조, In_xGa_1-xN/GaN 적층 구조, Al_xIn_yGa_1-x-yN/In_xGa_1-xN/GaN의 적층 구조 등의 멀티버퍼층으로 형성될 수 있다.

이어서, 사일렌(SiH4) 가스를 분당 7×10⁹몰로 상기 반응관 내부로 유입하여 n형 반도체층(130)을 형성시키는데(S105), 상기 n형 반도체층(130)은 구동전압을 낮추기 위하여 실리콘 도핑된 n-GaN층으로 형성될 수 있으며, 가령, NH₃(3.7×10^-2 몰/분), TMGa(1.2×10^-4 몰/분) 및 Si와 같은 n형 도펀트를 포함한 사일렌 가스를 공급하여 형성될 수 있다.

상기 n형 반도체층(120)이 성장되면, 온도를 약 800℃로 낮추고 트리메틸 갈륨 및 트리메틸 인듐을 주입하면서 질소 분위기에서 상기 활성층(140)을 성장시킨다(S110).

상기 활성층(140)은 가령 MOCVD(Metal Organic Chemical Vapor Deposition) 공법을 이용하여 InGaN/GaN으로 구성된 다중양자우물(Multi-Quantum Well : MQW) 구조로 형성될 수 있다.

다음으로, 상기 활성층(140) 위에, 830℃ 내지 900℃ 사이의 온도에서 2nm 내지 50nm의 두께를 가지도록 환경을 변화시키면서 p형 클래딩층(150)을 성장시킨다.

상기 p형 클래딩층(150)은 캐리어 억제를 증가시키는 층으로서, 질화 알루미늄 갈륨(AlGaN) 물질로 성장될 수 있으며, 활성층(140)보다 높은 밴드갭을 가진다.

상기 p형 클래딩층(150)이 형성되면, 그 위로 p형 반도체층(160)이 형성된다(S115).

상기 p형 반도체층(160)은 수소를 캐리어 가스로 하여 1000℃로 분위기 온도를 높여 TMGa(7×10^-6 몰/분), 트리메틸알루미늄(TMAl)(2.6×10^-5 몰/분), 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C₂H₅C₅H₄)₂}(5.2×10^-7 몰/분), 및 NH₃(2.2×10^-1 몰/분)을 공급하여 성장된다.

이어서, 950℃의 온도에서 예컨대, 5분 동안 열어닐링 처리를 하여 p형 반도체층(160)의 정공 농도가 최대가 되도록 조정하고 p형 반도체층(160) 위에 투명전극층(170)을 형성한다(S120).

상기 투명전극층(170)은 전극접촉층의 일종으로서, p측 전극(180)으로 전류가 잘 전달될 수 있도록 하는데, 예를 들어 ITO, ZnO, RuOx, TiOx, IrOx 등의 재질 로 이루어질 수 있다.

이와 같이 기판(110)부터 투명전극층(170)까지 적층되면, 표면으로부터 건식 에칭을 실행하여, n형 반도체층(130)의 일부를 노출시킨다(S125).

에칭 공정이 진행된 후, n형 반도체층(130) 위로 티탄(Ti), 은(Au) 등으로 이루어진 n측 전극(185)이 증착되고, 투명전극층(170) 위로 니켈(Ni) 등으로 이루어진 p측 전극(180)이 증착된다. 본 발명의 실시예에서 상기 n측 전극(185)은 은(Au)으로 형성되는 것으로 한다(S130).

도 4는 본 발명의 실시예에 따른 반도체 발광소자(100)의 n측 전극(185) 및 과전압보호층(190) 부분을 확대도시한 도면이다.

이어서, 4V 내지 수십V 의 정격전압(종래 바리스터 전압에 해당됨)을 가지는 과전압보호층(190)이 상기 n측 전극(185) 위에 형성되는데, 상기 과전압보호층(190)은 다수개의 층으로 이루어지며, 두 개의 금속층(192, 196)과 하나의 금속산화물층(194)으로 이루어진다(전술한 대로, 과전압보호층은 밑으로부터 적층되는 금속산화물층 및 금속층을 포함하여 이루어질 수도 있음).

상기 n측 전극(185) 위에 Au 재질의 제1금속층(192)이 형성되고(S135), 제1금속층(192) 위에 금속산화물층(194)이 형성된다(S140).

상기 금속산화물층(194)은 ZnO와 함께 Bi₂O₃, CrO₃, CoO의 물질이 혼합되어 형성되는데, ZnO는 94 ∼ 97 wt％(질량백분율; 전체 혼합물 중 해당 물질의 무게비임), Bi₂O₃는 2 ∼ 3 wt％, CrO₃는 0.5 ∼ 2 wt％, CoO는 0.5 ∼ 1 wt％의 조성비로 혼합된다.

상기 금속산화물층(194)이 형성되면 그 위로 Au 재질의 제2금속층(196)이 형성되며(S145), 제2금속층(196)은 제품에 적용되는 경우 접지단과 와이어 본딩될 수 있다.

상기 과전압보호층(190)의 제1금속층(192), 금속산화물층(194) 및 제2금속층(196)은 마스크를 이용한 스퍼터링(Sputtering) 공법을 이용하여 형성될 수 있으며, 500℃ 내외의 온도에서 형성가능하다.

종래 과전압보호소자(가령, 바리스터 소자)는 1200℃ 이상의 온도에서 소결 공정을 거치며, 99％ 이상의 치밀도를 가져야 하지만, 본 발명에 의한 과전압보호층(190)의 박막 구조는 20μm 이하의 두께로 형성되므로 저온 성장이 가능하다.

도 5는 본 발명의 실시예에 따른 반도체 발광소자(100)에 정격 전압이 인가된 경우 전류 흐름을 예시적으로 도시한 도면이고, 도 6은 본 발명의 실시예에 따른 반도체 발광소자(100)에 과전압이 인가된 경우 전류 흐름을 예시적으로 도시한 도면이다.

전술한 것과 같이, 상기 과전압보호층(190)은 4 ∼ 20 V를 정격 전압으로 하는데, 도 5를 참조하면, 상기 정격 전압 범위에 있는 전류가 n측 전극(185)으로부터 공급되면 전류는 과전압보호층(190)으로 흐르지 않고 n형 반도체층(130)으로 주입된다.

반면, 도 6을 참조하면, 상기 정격 전압(Breakover 전압) 범위를 초과하는 전류가 n측 전극(185)으로부터 공급되는 경우, 전류의 일부(정상 범위 내의 전류) 는 n형 반도체층(130)으로 흐르고, 나머지 전류(초과 전류)는 과전압보호층(190)을 통하여 접지단으로 전달된다.

이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

또한, 본 발명은 간단한 저온 공정을 통하여 과전압 보호 기능을 가지는 반도체 발광소자를 제조할 수 있고, 최적화된 래치업 특성 및 트리거링 볼티지 특성을 구현할 수 있다.

Claims

n형 반도체층, 활성층 및 p형 반도체층을 포함하는 반도체 발광소자에 있어서,

상기 n형 반도체층 위에 형성되는 n측 전극; 및

상기 n측 전극 위에 형성되는 과전압보호층을 포함하고,

상기 과전압보호층은

상기 n측 전극 위에 형성되는 제1금속층;

상기 제1금속층 위에 형성되는 금속산화물층; 및

상기 금속산화물층 위에 형성되는 제2금속층을 포함하며,

상기 제2금속층은 접지단과 전기적으로 연결되는 반도체 발광소자.
삭제
삭제
제1항에 있어서, 상기 금속산화물층은

1μm 내지 20μm의 두께로 형성되는 것을 특징으로 하는 반도체 발광소자.
제1항에 있어서, 상기 과전압보호층은

마스크를 이용한 스퍼터링(Sputtering) 공법을 이용하여 형성되는 것을 특징으로 하는 반도체 발광소자.
제1항에 있어서, 상기 금속산화물층은 복수의 금속산화물로 이루어지고, 상기 복수의 금속산화물은 ZnO과 Bi₂O₃를 포함하는 반도체 발광소자.
제6항에 있어서, 상기 금속산화물층에 포함된 ZnO과 Bi₂O₃은, 94 ∼ 97 wt％의 ZnO와 2 ∼ 3 wt％의 Bi₂O₃를 포함하는 반도체 발광소자.
제1항 또는 제6항에 있어서, 상기 금속산화물층은 복수의 금속산화물로 이루어지고, 상기 복수의 금속산화물은 CrO₃과 CoO를 포함하는 반도체 발광소자.
제8항에 있어서, 상기 금속산화물층에 포함된 CrO₃과 CoO은, 0.5 ∼ 2 wt％의 CrO₃ 와 0.5 ∼ 1 wt％의 CoO를 포함하는 반도체 발광소자.
제1항에 있어서, 상기 과전압보호층은

4 ∼ 20 V를 정격 전압으로 하고, 상기 정격 전압을 초과하는 전류가 상기 n측 전극으로 공급되는 경우, 전류의 일부는 상기 n형 반도체층으로 흐르고, 나머지 전류는 상기 과전압보호층을 통해 상기 접지단으로 전달되는 것을 특징으로 하는 반도체 발광소자.
삭제
삭제
삭제
삭제
삭제