KR101265894B1 - Refresh controller in semiconductor memory device and method for controlling refresh by using the same - Google Patents

Refresh controller in semiconductor memory device and method for controlling refresh by using the same Download PDF

Info

Publication number
KR101265894B1
KR101265894B1 KR1020100139898A KR20100139898A KR101265894B1 KR 101265894 B1 KR101265894 B1 KR 101265894B1 KR 1020100139898 A KR1020100139898 A KR 1020100139898A KR 20100139898 A KR20100139898 A KR 20100139898A KR 101265894 B1 KR101265894 B1 KR 101265894B1
Authority
KR
South Korea
Prior art keywords
refresh
clock
signal
base
period
Prior art date
Application number
KR1020100139898A
Other languages
Korean (ko)
Other versions
KR20120077811A (en
Inventor
김학윤
정용철
노재구
신봉조
조태원
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020100139898A priority Critical patent/KR101265894B1/en
Publication of KR20120077811A publication Critical patent/KR20120077811A/en
Application granted granted Critical
Publication of KR101265894B1 publication Critical patent/KR101265894B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Abstract

본 발명은 반도체 메모리 소자의 리프레쉬 제어장치 및 이를 이용한 리프레쉬 제어방법을 제공하기 위한 것으로, 본 발명의 반도체 메모리 소자의 리프레쉬 제어장치는 칩내의 동작온도를 센싱하여 아날로그 전압으로 출력하는 온도센서와; 상기 온도센서에서 출력되는 아날로그 전압에 따라 베이스 클럭(base_clock)의 주파수를 가변시켜 출력하는 전압 조절 발진기와; 상기 전압 조절 발진기를 트리밍하기 위한 신호와 리프레쉬 주기 트리밍 신호를 출력하는 비휘발성 메모리와; 상기 리프레쉬 주기 트리밍 신호에 따라 상기 베이스 클럭을 최종 목표의 주파수를 갖는 리프레쉬 클럭으로 출력시키는 리프레쉬 주기 조절부와; 상기 리프레쉬 클럭을 받아 해당 리프레쉬 어드레스 신호를 발생시키는 어드레스 카운터와; 상기 리프레쉬 클럭과 상기 리프레쉬 어드레스 신호를 받아서 데이터 보존을 위한 리프레쉬 동작을 수행하는 메모리부로 구성된 것을 포함하고, 상술한 본 발명은 칩내에 동작 온도를 감지하는 온도센서를 구비하여 리프레쉬 동작 유무 및 주기를 제어함으로써, 저온에서의 불필요한 리프레쉬 동작을 저감시킴으로써 전력소모를 감소시킬 수 있다. The present invention provides a refresh control device for a semiconductor memory device and a refresh control method using the same. The refresh control device for a semiconductor memory device of the present invention includes a temperature sensor for sensing an operating temperature in a chip and outputting the analog voltage; A voltage adjusting oscillator for varying and outputting a frequency of a base clock according to the analog voltage output from the temperature sensor; A nonvolatile memory for outputting a signal for trimming the voltage controlled oscillator and a refresh period trimming signal; A refresh period adjusting unit configured to output the base clock as a refresh clock having a frequency of a final target according to the refresh period trimming signal; An address counter which receives the refresh clock and generates a corresponding refresh address signal; And a memory unit configured to receive the refresh clock and the refresh address signal to perform a refresh operation for data preservation, and the present invention includes a temperature sensor for sensing an operating temperature in a chip to control whether or not a refresh operation is performed. Thus, power consumption can be reduced by reducing unnecessary refresh operation at low temperatures.

Description

반도체 메모리 소자의 리프레쉬 제어장치 및 이를 이용한 리프레쉬 제어방법{REFRESH CONTROLLER IN SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR CONTROLLING REFRESH BY USING THE SAME}Refresh control device for semiconductor memory device and refresh control method using same {REFRESH CONTROLLER IN SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR CONTROLLING REFRESH BY USING THE SAME}

본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 칩의 동작 온도를 센싱하여 센싱 온도에 따라 리프레쉬 주기를 자동으로 가변할 수 있는 반도체 메모리 소자의 리프레쉬 제어장치 및 이를 이용한 리프레쉬 제어방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to a refresh control apparatus for a semiconductor memory device capable of automatically changing a refresh cycle according to a sensing temperature by sensing an operating temperature of a chip, and a refresh control method using the same.

반도체 메모리 장치 중의 램(RAM:Random Access Memory)은 행과 열로 구성되는 매트릭스 상에 배열되는 다수개의 단위 메모리 셀들을 가지는 메모리 어레이와, 상기 단위 메모리 셀들로/로부터 데이터를 입출력하도록 제어하는 주변 회로로 구성되는데, 전통적인 방법에 의하면, 크게 에스램(SRAM)과 디램(DRAM)으로 크게 나눌 수 있다. Random Access Memory (RAM) in a semiconductor memory device is a memory array having a plurality of unit memory cells arranged on a matrix consisting of rows and columns, and a peripheral circuit that controls input and output of data to / from the unit memory cells. According to the traditional method, it can be largely divided into SRAM and DRAM.

이때, 에스램의 단위 메모리 셀은 래치(latch) 구조를 이루는 4개의 트랜지스터와, 전송 게이트로 작용하는 2개의 트랜지스터로 구현된다. 즉, 통상적인 에스램은 래치 구조의 단위 메모리 셀에 데이터를 저장하고 있으므로, 데이터를 보존하기 위한 리프레쉬 동작이 요구되지 않는다는 장점을 지닌다. In this case, the unit memory cell of the SRAM is implemented by four transistors forming a latch structure and two transistors serving as transfer gates. That is, since the conventional SRAM stores data in unit memory cells having a latch structure, a refresh operation for preserving data is not required.

그러나, 에스램의 단위 메모리 셀은 6개의 트랜지스터로 구현되어 있으므로, 에스램은 1개의 트랜지스터와 1개의 캐패시터로 단위 메모리 셀이 구현되는 디램에 비하여, 소요되는 레이아웃 면적의 측면에서 단점이 있다.However, since SRAM unit memory cells are implemented with six transistors, SRAM has disadvantages in terms of layout area required compared to DRAMs in which unit memory cells are implemented with one transistor and one capacitor.

즉, 동일한 용량의 기억 소자를 제조하기 위하여, 에스램의 소요 면적은 디램의 소요 면적의 6배 내지 10배 정도이다. 이와 같은 에스램의 소요면적은 에스램의 단가를 상승시킨다. 만약, 비용절감 등을 위하여, 에스램을 대신하여 통상적인 디램이 사용되는 경우, 주기적인 리프레쉬 때문에 추가적으로 디램 컨트롤러가 장착되어야 한다. 또한, 디램의 주기적인 리프레쉬 동작을 위한 소요시간과 느린 동작 속도 때문에 시스템 자체의 전반적인 성능이 하락된다.That is, in order to manufacture memory devices having the same capacity, the required area of the SRAM is about 6 to 10 times the required area of the DRAM. The required area of SRAM raises SRAM's unit price. If a conventional DRAM is used in place of SRAM for cost reduction, the DRAM controller should be additionally installed due to periodic refresh. In addition, the overall performance of the system itself is reduced because of the time required for the periodic refresh operation of DRAM and the slow operation speed.

상기와 같은 디램과 에스램의 단점을 극복하고자 개발된 것이 슈도 에스램이다. 슈도 에스램은 디램셀을 이용하면서도, 외부적으로는 리프레쉬 동작을 감추어 에스램과 호환되도록 하는 기술을 채용한다.Pseudo SRAM was developed to overcome the disadvantages of the DRAM and SRAM as described above. Pseudo SRAM uses a DRAM cell, but adopts a technology that externally suppresses the refresh operation to be compatible with SRAM.

한편, 종래의 슈도 에스램에서는, 액티브 제어 신호가 디스에이블된 상태에서 발생되는 내부적으로 리프레쉬를 요구하는 히든 리프레쉬 요구가 발생되는 경우, 바로 리프레쉬 동작이 수행된다. 그리고, 상기 액티브 제어신호가 인에이블되면, 노말 동작이 수행된다. 이와 같은 종래의 슈도 에스램에서, 리프레쉬 동작이 완료되기 전에 상기 액티브 제어 신호가 인에이블되는 경우가 발생되면, 리프레쉬 동작이 완료된 후에, 노말 동작이 수행된다. On the other hand, in the conventional pseudo SRAM, a refresh operation is performed immediately when a hidden refresh request that internally requires a refresh generated when the active control signal is disabled is generated. When the active control signal is enabled, normal operation is performed. In the conventional pseudo esram, when the active control signal is enabled before the refresh operation is completed, the normal operation is performed after the refresh operation is completed.

상기 구동을 하는 종래의 슈도 에스램과 일반적인 디램은 메모리의 데이터 보존을 위한 리프레쉬 동작을 할 때, 동작온도에 무관하게 일정주기로 데이터 보존을 위한 리프레쉬 동작을 수행한다. The conventional pseudo SRAMs and the general DRAMs that perform the above driving perform a refresh operation for preserving data at regular intervals regardless of the operating temperature when the refresh operation for preserving data in the memory is performed.

이와 같이 동작온도에 무관하게 일정주기로 데이터 보존을 위한 리프레쉬 동작을 수행하면, 데이터 보존 능력이 좋은 저온 동작에서도 불필요하게 빠른 주기의 리프레쉬 동작이 수행되어 불필요한 전력소모를 야기하게 된다. As such, when the refresh operation for preserving data is performed at a constant cycle regardless of the operating temperature, an unnecessarily fast refresh operation is performed even in a low temperature operation having good data storage capability, causing unnecessary power consumption.

본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 칩내에 동작온도를 감지하여 리프레쉬 동작 주기를 제어함으로써 저온에서의 불필요한 리프레쉬 동작에 따른 전력소모를 방지할 수 있는 반도체 메모리 소자의 리프레쉬 제어장치 및 이를 이용한 리프레쉬 제어방법을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been proposed to solve the above-described problems of the prior art, and is a semiconductor memory device capable of preventing power consumption due to unnecessary refresh operation at low temperatures by controlling the refresh operation cycle by sensing an operating temperature in a chip. It is an object of the present invention to provide a refresh control device and a refresh control method using the same.

상기 목적을 달성하기 위한 본 발명의 반도체 메모리 소자의 리프레쉬 제어장치는 칩내의 동작온도를 센싱하여 아날로그 전압으로 출력하는 온도센서와; 상기 온도센서에서 출력되는 아날로그 전압에 따라 베이스 클럭(base_clock)의 주파수를 가변시켜 출력하는 전압 조절 발진기와; 상기 전압 조절 발진기를 트리밍하기 위한 신호와 리프레쉬 주기 트리밍 신호를 출력하는 비휘발성 메모리와; 상기 리프레쉬 주기 트리밍 신호에 따라 상기 베이스 클럭을 최종 목표의 주파수를 갖는 리프레쉬 클럭으로 출력시키는 리프레쉬 주기 조절부와; 상기 리프레쉬 클럭을 받아 해당 리프레쉬 어드레스 신호를 발생시키는 어드레스 카운터와; 상기 리프레쉬 클럭과 상기 리프레쉬 어드레스 신호를 받아서 데이터 보존을 위한 리프레쉬 동작을 수행하는 메모리부로 구성된 것을 특징으로 한다. The refresh control device for a semiconductor memory device of the present invention for achieving the above object comprises a temperature sensor for sensing the operating temperature in the chip and outputting as an analog voltage; A voltage adjusting oscillator for varying and outputting a frequency of a base clock according to the analog voltage output from the temperature sensor; A nonvolatile memory for outputting a signal for trimming the voltage controlled oscillator and a refresh period trimming signal; A refresh period adjusting unit configured to output the base clock as a refresh clock having a frequency of a final target according to the refresh period trimming signal; An address counter which receives the refresh clock and generates a corresponding refresh address signal; And a memory unit configured to receive the refresh clock and the refresh address signal and perform a refresh operation for preserving data.

또한, 본 발명의 다른 실시예에 따른 반도체 메모리 소자의 리프레쉬 제어장치는, 칩내의 동작온도를 센싱하여 아날로그 전압으로 출력하는 온도센서와; 상기 온도센서에서 출력되는 아날로그 전압을 디지탈 데이타로 변환하는 컨버터와; 상기 디지탈 데이타를 입력받아 베이스 클럭(base_clock)의 주파수를 가변시켜 출력하는 링 발진기와; 상기 링 발진기를 트리밍하기 위한 신호와 리프레쉬 주기 트리밍 신호를 출력하는 비휘발성 메모리와; 상기 리프레쉬 주기 트리밍 신호에 따라 상기 베이스 클럭을 최종 목표의 주파수를 갖는 리프레쉬 클럭으로 출력시키는 리프레쉬 주기 조절부와; 상기 리프레쉬 클럭을 받아 해당 리프레쉬 어드레스 신호를 발생시키는 어드레스 카운터와; 상기 리프레쉬 클럭과 상기 리프레쉬 어드레스 신호를 받아서 데이터 보존을 위한 리프레쉬 동작을 수행하는 메모리부로 구성된 것을 특징으로 한다. In addition, a refresh control device for a semiconductor memory device according to another embodiment of the present invention, the temperature sensor for sensing the operating temperature in the chip and outputs an analog voltage; A converter for converting the analog voltage output from the temperature sensor into digital data; A ring oscillator for receiving the digital data and varying and outputting a frequency of a base clock; A nonvolatile memory for outputting a signal for trimming the ring oscillator and a refresh period trimming signal; A refresh period adjusting unit configured to output the base clock as a refresh clock having a frequency of a final target according to the refresh period trimming signal; An address counter which receives the refresh clock and generates a corresponding refresh address signal; And a memory unit configured to receive the refresh clock and the refresh address signal and perform a refresh operation for preserving data.

상기 구성을 갖는 본 발명의 반도체 메모리 소자의 리프레쉬 제어장치를 이용한 리프레쉬 제어방법은, 온도센서를 통해 칩내의 동작온도를 센싱하고 상기 센싱된 온도에 따라 아날로그 전압을 출력하는 단계; 상기 아날로그 전압을 입력받은 전압 조절 발진기를 통해 베이스 클럭(base_clock)의 주파수를 가변시켜 출력하는 단계; 비휘발성 메모리를 통해 상기 전압 조절 발진기를 트리밍하기 위한 신호와 리프레쉬 주기 트리밍 신호를 출력하는 단계; 상기 리프레쉬 주기 트리밍 신호를 받아 상기 베이스 클럭을 최종 목표의 주파수를 갖는 리프레쉬 클럭으로 출력시키는 단계; 상기 리프레쉬 클럭을 입력받아 해당 리프레쉬 어드레스 신호를 발생시키는 단계; 및 상기 리프레쉬 클럭과 상기 리프레쉬 어드레스 신호를 받은 메모리부를 통해 데이터 보존을 위한 리프레쉬 동작을 수행하는 단계를 포함함을 특징으로 한다. A refresh control method using a refresh control apparatus of a semiconductor memory device having the above structure includes the steps of: sensing an operating temperature in a chip through a temperature sensor and outputting an analog voltage according to the sensed temperature; Varying and outputting a frequency of a base clock (base_clock) through a voltage controlled oscillator receiving the analog voltage; Outputting a signal for trimming the voltage controlled oscillator and a refresh period trimming signal through a nonvolatile memory; Receiving the refresh period trimming signal and outputting the base clock as a refresh clock having a frequency of a final target; Receiving the refresh clock and generating a corresponding refresh address signal; And performing a refresh operation for data preservation through a memory unit receiving the refresh clock and the refresh address signal.

또한, 본 발명의 다른 실시예에 따른 반도체 메모리 소자의 리프레쉬 제어장치를 이용한 리프레쉬 제어방법은 칩내의 동작온도를 센싱하고, 상기 센싱된 온도에 따라 아날로그 전압을 출력하는 단계; 상기 출력된 아날로그 전압을 디지탈 데이타로 변환하는 단계; 링 발진기로 상기 디지탈 데이타를 입력받아 베이스 클럭(base_clock)의 주파수를 가변시켜 출력하는 단계; 비휘발성 메모리를 통해 상기 링 발진기를 트리밍하기 위한 신호와 리프레쉬 주기 트리밍 신호를 출력하는 단계; 상기 리프레쉬 주기 트리밍 신호를 받아 상기 베이스 클럭을 최종 목표의 주파수를 갖는 리프레쉬 클럭으로 출력시키는 단계; 상기 리프레쉬 클럭을 입력받아 해당 리프레쉬 어드레스 신호를 발생시키는 단계; 및 상기 리프레쉬 클럭과 상기 리프레쉬 어드레스 신호를 받은 메모리부를 통해 데이터 보존을 위한 리프레쉬 동작을 수행하는 단계를 포함함을 특징으로 한다. In addition, the refresh control method using a refresh control device for a semiconductor memory device according to another embodiment of the present invention includes the steps of sensing the operating temperature in the chip, and outputting an analog voltage according to the sensed temperature; Converting the output analog voltage into digital data; Receiving the digital data through a ring oscillator and outputting a variable frequency of a base clock; Outputting a signal for trimming the ring oscillator and a refresh period trimming signal through a nonvolatile memory; Receiving the refresh period trimming signal and outputting the base clock as a refresh clock having a frequency of a final target; Receiving the refresh clock and generating a corresponding refresh address signal; And performing a refresh operation for data preservation through a memory unit receiving the refresh clock and the refresh address signal.

상술한 본 발명에 따른 반도체 메모리 소자의 리프레쉬 제어장치 및 이를 이용한 리프레쉬 제어방법은 다음과 같은 효과가 있다. The above-described refresh control apparatus for a semiconductor memory device and a refresh control method using the same have the following effects.

첫째, 칩내에 동작 온도를 감지하는 온도센서를 구비하여 리프레쉬 동작 유무 및 주기를 제어함으로써, 저온에서의 불필요한 리프레쉬 동작을 저감시킴으로써 전력소모를 감소시킬 수 있다. First, by including a temperature sensor for sensing the operating temperature in the chip to control the presence and period of the refresh operation, it is possible to reduce the power consumption by reducing the unnecessary refresh operation at low temperatures.

둘째, 슈도에스램 및 디램을 사용하는 모든 시스템에 적용하여, 저전력 회로 및 시스템을 구현할 수 있다. Second, low power circuits and systems can be implemented by applying them to all systems using pseudo-RAM and DRAM.

셋째, 리프레쉬 전력 소모로 인해 모바일 제품에 사용되지 못했던 슈도에스램과 디램을 모바일 제품에 적용하는 것을 가능하게 할 수 있다. Third, it is possible to apply pseudo-sRAM and DRAM, which were not used in mobile products due to refresh power consumption, to mobile products.

도 1은 본 발명의 제1실시예에 따른 반도체 메모리 소자의 리프레쉬 제어장치를 나타낸 구성도이다.
도 2는 도 1의 온도센서에서 출력되는 칩의 동작 온도에 따른 아날로그 출력전압을 나타낸 그래프이다.
도 3은 아날로그 출력 전압에 따라 출력되는 베이스 클럭 주파수의 주기를 나타낸 그래프이다.
도 4는 본 발명의 제1실시예에 따른 동작 온도에 따라 가변되는 베이스 클럭의 출력 파형도이다.
도 5a 내지도 5c는 본 발명의 제1, 제2실시예에 따른 동작 온도에 따른 베이스 클럭과 최종 리프레쉬 클럭과 리프레쉬 주기 신호를 나타낸 타이밍도이다.
도 6은 본 발명의 제2실시예에 따른 반도체 메모리 소자의 리프레쉬 제어장치를 나타낸 구성도이다.
도 7은 도 6의 온도센서에서 출력되는 칩의 동작 온도에 따른 아날로그 출력전압을 나타낸 그래프이다.
도 8은 아날로그 출력 전압에 따라 출력되는 디지탈 데이터 값을 나타낸 그래프이다.
도 9는 본 발명의 제2실시예에 따른 동작 온도에 따라 가변되는 베이스 클럭의 출력 파형도이다. 1 is a block diagram illustrating an apparatus for controlling a refresh of a semiconductor memory device according to a first embodiment of the present invention.
2 is a graph illustrating an analog output voltage according to an operating temperature of a chip output from the temperature sensor of FIG. 1.
3 is a graph illustrating a period of a base clock frequency output according to an analog output voltage.
4 is an output waveform diagram of a base clock that varies according to an operating temperature according to the first embodiment of the present invention.
5A to 5C are timing diagrams illustrating a base clock, a final refresh clock, and a refresh cycle signal according to operating temperatures according to first and second embodiments of the present invention.
6 is a configuration diagram illustrating a refresh control apparatus of a semiconductor memory device according to a second embodiment of the present invention.
FIG. 7 is a graph illustrating an analog output voltage according to an operating temperature of a chip output from the temperature sensor of FIG. 6.
8 is a graph illustrating digital data values output according to analog output voltages.
9 is an output waveform diagram of a base clock that varies according to an operating temperature according to a second embodiment of the present invention.

이하, 첨부 도면을 참조하여 본 발명에 따른 반도체 메모리 소자의 리프레쉬 제어장치 및 이를 이용한 리프레쉬 제어방법을 바람직한 실시예별로 나누어 설명하기로 한다. Hereinafter, a refresh control apparatus for a semiconductor memory device and a refresh control method using the same according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

제1실시예First Embodiment

본 발명의 제1실시예에 따른 반도체 메모리 소자의 리프레쉬 제어장치는, 도 1에 도시한 바와 같이, 칩내의 동작온도를 센싱하여 아날로그 전압(tref)으로 출력하는 온도센서(10)와, 상기 온도센서(10)에서 출력되는 아날로그 전압(tref)에 따라 베이스 클럭(base_clock)의 주파수를 가변시켜 출력하는 전압 조절 발진기(Voltage Controlled Oscillator:VCO)(11)와, 상기 전압 조절 발진기(11)를 트리밍하기 위한 신호(osc_trim)와 리프레쉬 주기를 트리밍하기 위한 신호(refresh_period_trim)를 출력하는 비휘발성 메모리(12)와, 상기 비휘발성 메모리(12)에 저장된 값 즉, 리프레쉬 주기 트리밍 신호(refresh_period_trim)에 따라 상기 베이스 클럭(base_clock)을 받아 최종 목표의 주파수를 갖는 리프레쉬 클럭(refresh_clock)을 발생시키는 리프레쉬 주기 조절부(13)와, 상기 리프레쉬 클럭(refresh_clock)을 받아 해당 리프레쉬 어드레스 신호(refresh_address)를 발생시키는 어드레스 카운터(14)와, 발생된 상기 리프레쉬 클럭 신호(refresh_clock)와 리프레쉬 어드레스 신호(refresh_address)를 받아서 데이터 보존을 위한 리프레쉬 동작을 수행하는 메모리부(15)로 구성된다. The refresh control apparatus for a semiconductor memory device according to the first embodiment of the present invention, as shown in Figure 1, the temperature sensor 10 for sensing the operating temperature in the chip and outputs the analog voltage (tref), and the temperature Trimming the voltage controlled oscillator (VCO) 11 and the voltage controlled oscillator 11 for varying and outputting the frequency of the base clock (base_clock) according to the analog voltage (tref) output from the sensor 10 The nonvolatile memory 12 outputs a signal osc_trim and a signal refresh_period_trim for trimming the refresh period, and a value stored in the nonvolatile memory 12, that is, the refresh period trimming signal refresh_period_trim. A refresh period adjusting unit 13 which receives a base clock base_clock and generates a refresh clock having a frequency of a final target; and the refresh clock clock refresh_clock. An address counter 14 that receives the corresponding refresh address signal refresh_address, and a memory unit 15 that receives the generated refresh clock signal refresh_clock and the refresh address signal refresh_address to perform a refresh operation for data preservation. It consists of.

상기 구성을 갖는 본 발명을 부연하면, 상기 전압 조절 발진기(11)는 낮은 온도에서는 저주파수의 베이스 클럭(base_clock)을 출력하고, 고온에서는 빠른 주파수의 베이스 클럭(base_clock)을 출력한다. In detail, the voltage regulating oscillator 11 outputs a low frequency base clock (base_clock) at a low temperature and a high frequency base clock (base_clock) at a high temperature.

그리고, 비휘발성 메모리(12)는 전압 조절 발진기(Voltage Controlled Oscillator:VCO)(11) 및 리프레쉬 주기 조절부(13)를 트리밍하기 위한 제어 레지스터의 값을 저장하는 동작을 수행하는 것으로, PROM(Programmable Read Only Memory), EPROM(Erasable PROM), EERPOM(Electriccally Erasable PROM) 또는 OTPEPROM(One Time Program EPROM)과 같은 메모리 소자로 구성되어 있다. In addition, the nonvolatile memory 12 stores an operation of storing a value of a control register for trimming the voltage controlled oscillator (VCO) 11 and the refresh period control unit 13, and the PROM (Programmable). It is composed of memory devices such as Read Only Memory (EPROM), Erasable PROM (EPROM), Electrically Erasable PROM (EERPOM), or One Time Program EPROM (OTPEPROM).

그리고, 메모리부(15)는 슈도에스램(1T-RAM)이나 디램(DRAM)으로 구성할 수 있다. The memory unit 15 may be composed of pseudo-sRAM (1T-RAM) or DRAM (DRAM).

다음에, 상기 구성을 갖는 본 발명의 제1실시예에 따른 반도체 메모리 소자의 리프레쉬 제어장치를 이용한 리프레쉬 제어방법에 대하여 설명하기로 한다. Next, a refresh control method using a refresh control apparatus for a semiconductor memory device having the above-described configuration will be described.

먼저, 도 2에 도시한 바와 같이, 온도센서(10)에서 칩내의 동작온도를 감지하여 감지된 온도에 상응하는 아날로그 전압(tref)을 출력시킨다. First, as shown in Figure 2, the temperature sensor 10 detects the operating temperature in the chip and outputs an analog voltage (tref) corresponding to the sensed temperature.

예를 들어, 칩내의 동작 온도가 -50℃일 경우에는 1.06V, -25℃일 경우에는 1.05V, 0℃일 경우에는 1.04V, 25℃일 경우에는 1.03V, 50℃일 경우에는 1.02V, 75℃일 경우에는 1.01V, 100℃일 경우에는 1.00V, 125℃일 경우에는 0.99V, 150℃일 경우에는 0.98V의 전압을 출력시킨다. 즉, 상기와 같이 온도센서(10)는 감지되는 칩내의 동작 온도에 반비례하는 아날로그 전압을 출력시킨다. For example, the operating temperature in the chip is 1.06V at -50 ° C, 1.05V at -25 ° C, 1.04V at 0 ° C, 1.03V at 25 ° C and 1.02V at 50 ° C. In the case of 75 ° C, 1.01V, 100 ° C is 1.00V, 125 ° C is 0.99V, and 150 ° C is 0.98V. That is, as described above, the temperature sensor 10 outputs an analog voltage inversely proportional to the operating temperature in the sensed chip.

이후에, 온도센서(10)에서 출력된 아날로그 전압(tref)을 받은 전압 조절 발진기(11)는 출력된 아날로그 전압에 따라 베이스 클럭(base_clock)의 주파수를 가변하여 출력시킨다. Subsequently, the voltage controlled oscillator 11 receiving the analog voltage tref output from the temperature sensor 10 varies and outputs the frequency of the base clock base_clock according to the output analog voltage.

도 3은 온도센서(10)에서 출력된 아날로그 전압(tref)에 따른 가변된 베이스 클럭(base_clock)의 출력 주파수의 주기를 나타낸 것으로, 예를 들어, 아날로그 전압이 0.98V일 경우에는 베이스 클러(base_clock)의 주기는 0.3㎲이고, 0.99V일 경우에는 0.5㎲이고, 1.00V일 경우에는 0.6㎲이고, 1.01V일 경우에는 0.7㎲이고, 1.02V일 경우에는 1.0㎲이고, 1.03V일 경우에는 1.5㎲이고, 1.04V일 경우에는 2.3㎲이고, 1.05V일 경우에는 3.4㎲이고, 1.06V일 경우에는 5.2㎲이다. FIG. 3 illustrates a period of an output frequency of the base base clock that is varied according to the analog voltage tref output from the temperature sensor 10. For example, when the analog voltage is 0.98V, the base clock (base_clock) is shown. ) Period is 0.3㎲, 0.5㎲ for 0.99V, 0.6㎲ for 1.00V, 0.7㎲ for 1.01V, 1.0㎲ for 1.02V, 1.5 for 1.03V 1.0, 2.3 ㎲ at 1.04 V, 3.4 ㎲ at 1.05 V, and 5.2 ㎲ at 1.06 V.

또한, 도 4는 상기 온도센서(10)의 감지 온도에 따라 전압 조절 발진기(11)로 가변되어 출력된 베이스 클럭(base_clock)의 파형도를 도식화한 것으로, -50℃에서 -25℃ 사이의 온도로 감지될 경우에는 5.2㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하고, -25℃에서 0℃ 사이의 온도로 감지될 경우에는 3.4㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하고, 0℃에서 25℃ 사이의 온도로 감지될 경우에는 2.3㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하고, 25℃에서 50℃사이의 온도로 감지될 경우에는 1.5㎲의 주기를 갖는 베이스 클럭을 출력하고, 50℃에서 75℃사이의 온도로 감지될 경우에는 1.0㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하고, 75℃에서 100℃ 사이의 온도로 감지될 경우에는 0.7㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하고, 100℃에서 125℃ 사이의 온도로 감지될 경우에는 0.5㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하고, 125℃에서 150℃ 사이의 온도로 감지될 경우에는 0.3㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력한다. In addition, Figure 4 is a schematic diagram of the waveform diagram of the base clock (base_clock) is output to the variable voltage controlled oscillator 11 according to the sensed temperature of the temperature sensor 10, the temperature between -50 ℃ to -25 ℃ Outputs a base clock (base_clock) with a period of 5.2 ms when detected as, and outputs a base clock (base_clock) with a period of 3.4 seconds when detected at a temperature between -25 ° C and 0 ° C. If it detects with temperature between ℃ and 25 ℃, it outputs base clock (base_clock) with period of 2.3ms, and if it detects with temperature between 25 ℃ and 50 ℃, it outputs base clock with cycle of 1.5ms. And outputs a base clock having a period of 1.0 μs when detected at a temperature between 50 ° C. and 75 ° C., and a base having a period of 0.7 μs when detected at a temperature between 75 ° C. and 100 ° C. Output clock (base_clock), 125 at 100 ° C If it detects at a temperature between, it outputs a base clock (base_clock) with a period of 0.5㎲, and if it detects with a temperature between 125 ℃ and 150 ℃, it outputs a base clock (base_clock) with a period of 0.3㎲. .

도 4에 도시된 바와 같이, 낮은 온도에서는 저주파수의 베이스 클럭(base_clock)을 출력하고, 고온에서는 빠른 주파수의 베이스 클럭(base_clock)을 출력한다. As shown in FIG. 4, a low frequency base clock (base_clock) is output at a low temperature, and a high frequency base clock (base_clock) is output at a high temperature.

다음에, 리프레쉬 주기 조절부(13)는 상기 동작 온도에 따라 가변된 상기 베이스 클럭(base_clock)을 입력받은 후, 비휘발성 메모리에서 출력된 리프레쉬 주기 트리밍 신호(즉, 설정된 분주수)에 따라 최종 목표의 주파수를 갖는 리프레쉬 클럭 신호(refresh_clock)를 가변하여 출력시킨다.Next, the refresh period adjusting unit 13 receives the base clock base_clock, which is variable according to the operating temperature, and then, according to the refresh period trimming signal (ie, the set number of divisions) output from the nonvolatile memory, the final target. The refresh clock signal (refresh_clock) having a frequency of variably is outputted.

예를 들어, 비휘발성 메모리(12)에 베이스 클럭(base_clock)을 64분주하라고 설정되어 있으면, 도 5b에서와 같이, 리프레쉬 주기 조절부(13)에서는 최소 19.2㎲에서 최대 332.8㎲까지 가변된 리프레쉬 클럭신호(refresh_clock)가 출력된다. For example, if the nonvolatile memory 12 is set to divide the base clock (base_clock) into 64, the refresh clock that is varied from the minimum 19.2 ms to the maximum 332.8 ms in the refresh period adjusting unit 13 as shown in FIG. 5B. The signal refresh_clock is output.

좀 더 자세하게는, 리프레쉬 주기 조절부(13)는 칩의 동작 온도에 따라 가변된 베이스 클럭(base_clock)의 주기를 비휘발성 메모리(12)에 설정된 분주수와 곱하여 최종 목표 주파수를 갖는 리프레쉬 클럭 신호(refresh_clock)로 가변하여 출력시킨다. In more detail, the refresh period adjusting unit 13 multiplies the period of the base clock (base_clock) variable according to the operating temperature of the chip with the frequency divided by the frequency set in the nonvolatile memory 12 to obtain a refresh clock signal having a final target frequency ( refresh_clock).

이와 같이, 동작 온도에 따라 발생되는 리프레쉬 클럭 신호(refresh_clock)를 살펴보면, 도 5b에 도시한 바와 같이, -50℃ ~ -25℃범위에서는 332.8㎲(≒5.2㎲×64)의 리프레쉬 클럭 신호가 출력되고, -25℃ ~ 0℃범위에서는 217.6㎲(≒3.4㎲×64)의 리프레쉬 클럭 신호가 출력되고, 0℃~ 25℃범위에서는 147.2㎲(≒2.3㎲×64)의 리프레쉬 클럭 신호가 출력되고, 25℃ ~ 50℃범위에서는 96㎲(≒1.5㎲×64)의 리프레쉬 클럭 신호가 출력되고, 50℃ ~ 75℃범위에서는 64.0㎲(≒1.0㎲×64)의 리프레쉬 클럭 신호가 출력되고, 75℃ ~ 100℃범위에서는 44.8㎲(≒0.7㎲×64)의 리프레쉬 클럭 신호가 출력되고, 100℃ ~ 125℃범위에서는 32㎲(≒0.5㎲×64)의 리프레쉬 클럭 신호가 출력되고, 125℃ ~ 150℃범위에서는 19.2㎲(≒0.3㎲×64)의 리프레쉬 클럭 신호가 출력된다. As described above, referring to the refresh clock signal (refresh_clock) generated according to the operating temperature, as shown in FIG. 5B, a refresh clock signal of 332.8 Hz (≒ 5.2 Hz x 64) is output in the range of -50 ° C to -25 ° C. 217.6 Hz (㎲3.4 ≒ × 64) refresh clock signal is output in the range of -25 ° C to 0 ° C, and 147.2㎲ (≒ 2.3㎲ × 64) refresh clock signal is output in the range of 0 ° C to 25 ° C. In the range of 25 ° C to 50 ° C, 96 ° C (㎲1.5 ≒ × 64) refresh clock signal is output, and in the range of 50 ° C to 75 ° C, 64.0㎲ (≒ 1.0㎲ × 64) refresh clock signal is output. 44.8 범위 (의 0.7㎲ × 64) refresh clock signal is output in the range of ℃ ~ 100 ℃, 32㎲ (≒ 0.5㎲ × 64) refresh clock signal is output in the range of 100 ℃ ~ 125 ℃, and 125 ℃ ~ In the 150 ° C range, a refresh clock signal of 19.2 Hz (㎲0.3 Hz x 64) is output.

그리고, 동작 온도에 따른 베이스 클럭(base_clock)의 주파수를 64분주하여 출력하는 상기의 방식을 워드라인 개수가 1024개인 칩에 적용할 경우의 리프레쉬 주기 신호(refresh_period)는, 도 5c에 도시한 바와 같이, 최소 19.7㎳에서 최대 340.8㎳까지 가변된다.The refresh cycle signal refresh_period in the case where the above-mentioned method of dividing the frequency of the base clock (base_clock) according to the operating temperature by 64 into the chip having 1024 word lines is applied, is shown in Fig. 5C. It can vary from 19.7㎳ minimum to 340.8㎳ maximum.

이때, 19.7㎳의 리프레쉬 주기 신호(refresh_period)는 0.3㎲×64×1024WLs에 의해서 나온 결과치이고, 340.8㎳의 리프레쉬 주기 신호(refresh_period)는 5.2㎲×64×1024WLs에 의해서 나온 결과치이다. At this time, the 19.7 ms refresh cycle signal (refresh_period) is a result of 0.3 ms x 64 x 1024 WLs, and the 340.8 ms refresh cycle signal (refresh_period) is a result of 5.2 ms x 64 x 1024 WLs.

즉, 상기 리프레쉬 주기 신호는 온도에 따라 가변 출력된 베이스 클럭의 주기와 상기 비휘발성 메모리에 설정된 분주수와 칩의 워드라인 개수를 모두 곱한 값에 의해 정해진다. That is, the refresh period signal is determined by a product of a period of a base clock that is variablely output according to a temperature, a multiplication number set in the nonvolatile memory and the number of word lines of a chip.

상기와 같이 리프레쉬 주기 신호가 최소값인 19.7㎳일 경우는, 칩내의 동작 감지 온도가 125℃ ~ 150℃ 사이이고, 베이스 클럭(base_clock)이 0.3㎲일 경우이다. 그리고, 리프레쉬 주기 신호가 최대값인 340.8㎳일 경우는, 칩내의 동작 감지 온도가 -50℃ ~ -25℃ 사이이고, 베이스 클럭(base_clock)이 5.2㎲일 경우이다. As described above, when the refresh cycle signal is 19.7 ms, which is the minimum value, the operation detection temperature in the chip is between 125 ° C and 150 ° C and the base clock (base_clock) is 0.3 ms. When the refresh cycle signal is 340.8 Hz, which is the maximum value, the operation detection temperature in the chip is between -50 ° C and -25 ° C, and the base clock (base_clock) is 5.2 ° C.

상기와 같이 온도에 따라 가변된 리프레쉬 주기 신호를 갖는 본 발명은, 종래에 고정된 리프레쉬 주기를 갖는 방식에 비해서 전류 소모를 줄일 수 있는 효과가 있다. As described above, the present invention having a refresh cycle signal that is variable according to temperature has an effect of reducing current consumption as compared with a conventionally fixed refresh cycle.

예를 들어, 19.7ms의 고정된 리프레쉬 주기를 갖는 종래 기술과 본 발명을 비교하면, 종래에는 동작온도가 -45℃일 경우에도 19.7ms의 리프레쉬 주기를 갖고 동작하는데, 본 발명은 동작온도가 -45℃ 경우에는 340.8ms의 리프레쉬 주기를 갖고 동작한다. For example, when comparing the present invention with the conventional technology having a fixed refresh period of 19.7 ms, the conventional operation is performed with a refresh period of 19.7 ms even when the operating temperature is -45 ℃, the present invention is- At 45 ℃, it operates with a refresh cycle of 340.8ms.

즉, 본 발명은 고정된 리프레쉬 주기를 갖는 종래 기술보다 17배(340ms÷19.7ms≒17) 정도 리프레쉬 동작에 의한 전류소모 감소 효과를 얻을 수 있다. That is, the present invention can obtain the current consumption reduction effect by the refresh operation about 17 times (340 ms ÷ 19.7 ms ≒ 17) than the prior art having a fixed refresh cycle.

이후에, 어드레스 카운터(14)는 리프레쉬 클럭 신호(refresh_clock)을 받아 해당 리프레쉬 어드레스를 발생시키고, 메모리부(15)는 상기 리프레쉬 클럭 신호와 리프레쉬 어드레스 신호를 받아서 데이터 보존을 위한 리프레쉬 동작을 수행한다. Thereafter, the address counter 14 receives the refresh clock signal refresh_clock to generate the corresponding refresh address, and the memory unit 15 receives the refresh clock signal and the refresh address signal to perform a refresh operation for data preservation.

상기와 같이 칩내의 동작 온도에 따라 리프레쉬 주기 신호와 리프레쉬 클럭 신호를 가변하여 발생시키면, 특히 저온에서 전력소모를 대폭 감소시킬 수 있을 뿐만 아니라, 고온에서의 리프레쉬 특성도 개선시켜서 안정된 수율을 보장할 수 있다. As described above, if the refresh cycle signal and the refresh clock signal are generated in accordance with the operating temperature in the chip, the power consumption can be significantly reduced at low temperatures, and the refresh characteristics at high temperatures can be improved to ensure stable yields. have.

제2실시예Second Embodiment

본 발명의 제2실시예에 따른 반도체 메모리 소자의 리프레쉬 제어장치 및 이를 이용한 리프레쉬 제어방법에 대하여 설명하면 다음과 같다. A refresh control apparatus for a semiconductor memory device and a refresh control method using the same according to the second embodiment of the present invention will be described below.

먼저, 본 발명의 제2실시예에 따른 반도체 메모리 소자의 리프레쉬 제어장치는, 도 6에 도시한 바와 같이, 칩내의 동작온도를 센싱하여 아날로그 전압(tref)으로 출력하는 온도센서(60)와, 상기 온도센서(60)에서 출력되는 아날로그 전압(tref)을 디지탈 데이터(dig_data)로 변환하는 아날로그 디지탈 컨버터(Analog to Digital Converter:ADC)(61)와, 변환된 상기 디지탈 데이터를 받아 베이스 클럭(base_clock)의 주파수를 가변시켜 출력하는 링 발진기(Ring Oscillator)(62)와, 상기 링 발진기(62)를 트리밍하기 위한 신호(osc_trim)와 리프레쉬 주기를 트리밍하기 위한 신호(refresh_period_trim)를 출력하는 비휘발성 메모리(63)와, 상기 비휘발성 메모리(63)에 저장된 값 즉, 리프레쉬 주기 트리밍 신호(refresh_period_trim)에 따라 상기 베이스 클럭(base_clock)을 받아 최종 목표의 주파수를 갖는 리프레쉬 클럭 신호(refresh_clock)를 발생시키는 리프레쉬 주기 조절부(64)와, 상기 리프레쉬 클럭(refresh_clock)을 받아 해당 리프레쉬 어드레스 신호(refresh_address)를 발생시키는 어드레스 카운터(65)와, 발생된 상기 리프레쉬 클럭 신호(refresh_clock)와 리프레쉬 어드레스 신호(refresh_address)를 받아서 데이터 보존을 위한 리프레쉬 동작을 수행하는 메모리부(66)로 구성된다. First, as shown in FIG. 6, the refresh control apparatus for a semiconductor memory device according to the second embodiment of the present invention includes a temperature sensor 60 that senses an operating temperature in a chip and outputs it as an analog voltage tref; An analog to digital converter (ADC) 61 for converting the analog voltage tref output from the temperature sensor 60 into digital data dig_data, and a base clock for receiving the converted digital data. Non-volatile memory for outputting a ring oscillator (62) for varying the frequency of the oscillator and a signal (osc_trim) for trimming the ring oscillator (62) and a signal (refresh_period_trim) for trimming the refresh period. And a leaf having the frequency of the final target by receiving the base clock base_clock according to a value stored in the nonvolatile memory 63, that is, a refresh period trimming signal refresh_period_trim. A refresh period adjusting unit 64 for generating a refresh clock signal (refresh_clock), an address counter 65 for receiving the refresh clock (refresh_clock) and generating a corresponding refresh address signal (refresh_address), and the generated refresh clock signal ( The memory unit 66 receives a refresh_clock and a refresh address signal and performs a refresh operation for data preservation.

상기 구성 요소 중, 링 발진기(62)는 낮은 온도에서는 저주파수의 베이스 클럭(base_clock)을 출력하고, 높은 온도에서는 빠른 주파수의 베이스 클럭(base_clock)을 출력한다. Of the above components, the ring oscillator 62 outputs a low frequency base clock (base_clock) at a low temperature, and outputs a high frequency base clock (base_clock) at a high temperature.

그리고, 비휘발성 메모리(63)는 링 발진기(Ring Oscillator)(62) 및 리프레쉬 주기 조절부(64)를 트리밍하기 위한 제어 레지스터의 값을 저장하는 동작을 수행하는 것으로, PROM(Programmable Read Only Memory), EPROM(Erasable PROM), EERPOM(Electriccally Erasable PROM) 또는 OTPEPROM(One Time Program EPROM)과 같은 메모리 소자로 구성되어 있다. In addition, the nonvolatile memory 63 performs an operation of storing a value of a control register for trimming the ring oscillator 62 and the refresh period adjusting unit 64, and is a PROM (Programmable Read Only Memory). And a memory device such as an erasable PROM (EPROM), electrically erasable PROM (EERPOM), or one time program EPROM (OTPEPROM).

그리고, 메모리부(66)는 슈도에스램(1T-RAM)이나 디램(DRAM)으로 구성할 수 있다. The memory unit 66 may be composed of pseudo-sRAM (1T-RAM) or DRAM (DRAM).

다음에, 상기 구성을 갖는 본 발명의 제2실시예에 따른 반도체 메모리 소자의 리프레쉬 제어장치를 이용한 리프레쉬 제어방법에 대하여 설명하기로 한다. Next, a refresh control method using a refresh control apparatus for a semiconductor memory device having the above structure will be described.

먼저, 도 7에 도시한 바와 같이, 온도센서(60)에서 칩내의 동작온도를 감지하여 감지된 온도에 상응하는 아날로그 전압(tref)을 출력시킨다. First, as shown in FIG. 7, the temperature sensor 60 detects an operating temperature in the chip and outputs an analog voltage tref corresponding to the sensed temperature.

예를 들어, 칩내의 동작 온도가 -50℃일 경우에는 1.06V, -25℃일 경우에는 1.05V, 0℃일 경우에는 1.04V, 25℃일 경우에는 1.03V, 50℃일 경우에는 1.02V, 75℃일 경우에는 1.01V, 100℃일 경우에는 1.00V, 125℃일 경우에는 0.99V, 150℃일 경우에는 0.98V의 아날로그 전압을 출력시킨다. 즉, 상기와 같이 온도센서(60)는 감지되는 칩내의 동작 온도에 반비례하는 아날로그 전압을 출력시킨다. For example, the operating temperature in the chip is 1.06V at -50 ° C, 1.05V at -25 ° C, 1.04V at 0 ° C, 1.03V at 25 ° C and 1.02V at 50 ° C. , Analog voltage of 1.01V at 75 ℃, 1.00V at 100 ℃, 0.99V at 125 ℃ and 0.98V at 150 ℃. That is, as described above, the temperature sensor 60 outputs an analog voltage inversely proportional to the operating temperature in the sensed chip.

이후에, 아날로그 디지탈 컨버터(ADC)(61)는 온도센서(60)에서 출력된 아날로그 전압(tref)을 입력받아서 이에 상응하는 디지탈 데이타(dig_data)로 변환하여 출력시킨다. Subsequently, the analog digital converter (ADC) 61 receives the analog voltage tref output from the temperature sensor 60 and converts it into digital data dig_data corresponding thereto.

예를 들어, 도 8에 도시한 바와 같이, 아날로그 전압이 0.98V~0.99V 범위일 경우에는 '111', 0.99V~1.00V 범위일 경우에는 '110', 1.00V~1.01V 범위일 경우에는 '101', 1.01V~1.02V 범위일 경우에는 '100', 1.02V~1.03V 범위일 경우에는 '011', 1.03V~1.04V 범위일 경우에는 '010', 1.04V~1.05V 범위일 경우에는 '001', 1.05V~1.06V 범위일 경우에는 '000'의 디지탈 데이타(dig_data)를 출력시킨다.For example, as illustrated in FIG. 8, when the analog voltage is in the range of 0.98V to 0.99V, it is '111', and in the range of '110' when it is in the range of 0.99V to 1.00V, and when it is in the range of 1.00V to 1.01V. '100' in the range of '101', 1.01V to 1.02V, '011' in the range of 1.02V to 1.03V, '010' in the range of 1.03V to 1.04V, and '010' in the range of 1.04V to 1.05V In the case of '001' and in the range of 1.05V to 1.06V, the digital data (dig_data) of '000' is output.

상기에 따르면 아날로그 전압이 낮을수록 디지탈 데이타 값이 크고, 아날로그 전압이 높을수록 디지탈 데이타 값이 작은 것을 알 수 있다. According to the above, it can be seen that the lower the analog voltage, the larger the digital data value, and the higher the analog voltage, the smaller the digital data value.

다음에, 링 발진기(62)는 상기 디지탈 데이타(dig_data)를 입력받아서 베이스 클럭(base_clock)의 주파수를 가변하여 출력시킨다. Next, the ring oscillator 62 receives the digital data dig_data and outputs a variable frequency of the base clock base_clock.

[표1]는 상기 아날로그 디지탈 컨버터(61)에서 출력된 디지탈 데이타(dig_data)에 상응하는 가변된 베이스 클럭(base_clock)의 출력 주파수의 주기를 나타낸 것이다. [Table 1] shows the period of the output frequency of the variable base clock (base_clock) corresponding to the digital data (dig_data) output from the analog digital converter (61).

입력(dig_data)Input (dig_data) 출력(base_clock[㎲])Output (base_clock [㎲]) 000000 0.30.3 001001 0.50.5 010010 0.70.7 011011 1.01.0 100100 1.51.5 101101 2.32.3 110110 3.43.4 111111 5.25.2

상기 [표1]에서와 같이, 디지탈 데이타가 '000'일 경우에는 베이스 클러(base_clock)의 주기는 0.3㎲이고, '001'일 경우에는 0.5㎲이고, '010'일 경우에는 0.7㎲이고, '011'일 경우에는 1.0㎲이고, '100'일 경우에는 1.5㎲이고, '101'일 경우에는 2.3㎲이고, '110'일 경우에는 3.4㎲이고, '111'일 경우에는 5.2㎲이다. As shown in Table 1, when the digital data is '000', the period of the base clock (base_clock) is 0.3 ms, 0.5 ms when '001', and 0.7 ms when '010', In case of '011', it is 1.0㎲, in case of '100', 1.5㎲, in case of '101', 2.3㎲, in case of '110', 3.4㎲, and in case of '111', 5.2㎲.

또한, 도 9는 온도센서(60)에서 감지된 온도에 따라 링 발진기(62)로 가변되어 출력된 베이스 클럭(base_clock)의 파형도를 도식화한 것으로, -50℃에서 -25℃ 사이의 온도로 감지될 경우에는 5.2㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하고, -25℃에서 0℃ 사이의 온도로 감지될 경우에는 3.4㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하고, 0℃에서 25℃ 사이의 온도로 감지될 경우에는 2.3㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하고, 25℃에서 50℃사이의 온도로 감지될 경우에는 1.5㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하고, 50℃에서 75℃사이의 온도로 감지될 경우에는 1.0㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하고, 75℃에서 100℃ 사이의 온도로 감지될 경우에는 0.7㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하고, 100℃에서 125℃ 사이의 온도로 감지될 경우에는 0.5㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하고, 125℃에서 150℃ 사이의 온도로 감지될 경우에는 0.3㎲의 주기를 갖는 베이스 클럭을 출력한다. In addition, FIG. 9 is a schematic diagram of waveforms of the base clock (base_clock) which is varied and output by the ring oscillator 62 according to the temperature sensed by the temperature sensor 60. If detected, it outputs a base clock (base_clock) with a period of 5.2 ms, and outputs a base clock (base_clock) with a period of 3.4 Hz when detected with a temperature between -25 ° C and 0 ° C, and 0 ° C. Outputs a base clock with a period of 2.3 ms when detected at a temperature between 25 ° C and a base clock with a period of 1.5 ° when detected at a temperature between 25 ° C and 50 ° C Outputs and outputs a base clock (base_clock) with a period of 1.0㎲ when detected as a temperature between 50 ℃ and 75 ℃, and a period of 0.7㎲ when detected as a temperature between 75 ℃ and 100 ℃. Output base clock (base_clock) When detected at a temperature between ° C, a base clock (base_clock) having a period of 0.5 ms is output, and when detected at a temperature between 125 ° C and 150 ° C, a base clock having a period of 0.3 ms is output.

도 9에 도시된 바와 같이, 낮은 온도에서는 저주파수의 베이스 클럭(base_clock)을 출력하고, 고온에서는 빠른 주파수의 베이스 클럭(base_clock)을 출력한다. As shown in FIG. 9, a low frequency base clock (base_clock) is output at low temperatures, and a high frequency base clock (base_clock) is output at high temperatures.

이하, 리프레쉬 주기 조절부(64)를 통한 리프레쉬 클럭 발생(refresh_clock) 방법은 본 발명의 제1실시예에 설명한 바와 동일한 방법으로 동작한다. Hereinafter, the refresh clock generation method (refresh_clock) through the refresh period adjusting unit 64 operates in the same manner as described in the first embodiment of the present invention.

즉, 동작 온도에 따라 가변된 베이스 클럭(base_clock)을 입력 받은 리프레쉬 주기 조절부(64)는 상기 비휘발성 메모리에 저장된 값 즉, 리프레쉬 주기 트리밍 신호(refresh_period_trim)에 따라 상기 베이스 클럭(base_clock)을 최종 목표의 주파수를 갖는 리프레쉬 클럭(refresh_clock)으로 가변하여 출력한다. That is, the refresh period adjusting unit 64 which receives the base clock (base_clock) variable according to the operating temperature may finalize the base clock based on the value stored in the nonvolatile memory, that is, the refresh period trimming signal (refresh_period_trim). The output is variably outputted by the refresh clock (refresh_clock) having the target frequency.

예를 들어, 비휘발성 메모리(63)에 베이스 클럭(base_clock)을 64분주 하라고 설정되어 있을 경우, 도 5b에서와 같이 리프레쉬 주기 조절부(64)에서는 최소 19.2㎲에서 최대 332.8㎲까지 가변된 리프레쉬 클럭신호(refresh_clock)가 출력된다. For example, when the base clock (base_clock) is set to divide the base clock (64) into the nonvolatile memory 63, the refresh clock that is varied from 19.2 ms to 332.8 ms at the refresh period adjusting unit 64 as shown in FIG. 5B. The signal refresh_clock is output.

좀 더 자세하게는, 리프레쉬 주기 조절부(64)는 칩의 동작 온도에 따라 가변된 베이스 클럭(base_clock)의 주기를 비휘발성 메모리(63)에 설정된 분주수와 곱하여 최종 목표 주파수를 갖는 리프레쉬 클럭 신호(refresh_clock)로 가변하여 출력시킨다. In more detail, the refresh period adjusting unit 64 multiplies the period of the base clock (base_clock) variable according to the operating temperature of the chip with the frequency divided by the frequency set in the nonvolatile memory 63 to obtain the refresh clock signal having the final target frequency ( refresh_clock).

이와 같이, 동작 온도에 따라 발생되는 리프레쉬 클럭 신호(refresh_clock)를 살펴보면, 도 5b에 도시한 바와 같이, -50℃ ~ -25℃범위에서는 332.8㎲(≒5.2㎲×64)의 리프레쉬 클럭 신호가 출력되고, -25℃ ~ 0℃범위에서는 217.6㎲(≒3.4㎲×64)의 리프레쉬 클럭 신호가 출력되고, 0℃~ 25℃범위에서는 147.2㎲(≒2.3㎲×64)의 리프레쉬 클럭 신호가 출력되고, 25℃ ~ 50℃범위에서는 96㎲(≒1.5㎲×64)의 리프레쉬 클럭 신호가 출력되고, 50℃ ~ 75℃범위에서는 64.0㎲(≒1.0㎲×64)의 리프레쉬 클럭 신호가 출력되고, 75℃ ~ 100℃범위에서는 44.8㎲(≒0.7㎲×64)의 리프레쉬 클럭 신호가 출력되고, 100℃ ~ 125℃범위에서는 32㎲(≒0.5㎲×64)의 리프레쉬 클럭 신호가 출력되고, 125℃ ~ 150℃범위에서는 19.2㎲(≒0.3㎲×64)의 리프레쉬 클럭 신호가 출력된다. As described above, referring to the refresh clock signal (refresh_clock) generated according to the operating temperature, as shown in FIG. 5B, a refresh clock signal of 332.8 Hz (≒ 5.2 Hz x 64) is output in the range of -50 ° C to -25 ° C. 217.6 Hz (㎲3.4 ≒ × 64) refresh clock signal is output in the range of -25 ° C to 0 ° C, and 147.2㎲ (≒ 2.3㎲ × 64) refresh clock signal is output in the range of 0 ° C to 25 ° C. In the range of 25 ° C to 50 ° C, 96 ° C (㎲1.5 ≒ × 64) refresh clock signal is output, and in the range of 50 ° C to 75 ° C, 64.0㎲ (≒ 1.0㎲ × 64) refresh clock signal is output. 44.8 범위 (의 0.7㎲ × 64) refresh clock signal is output in the range of ℃ ~ 100 ℃, 32㎲ (≒ 0.5㎲ × 64) refresh clock signal is output in the range of 100 ℃ ~ 125 ℃, and 125 ℃ ~ In the 150 ° C range, a refresh clock signal of 19.2 Hz (㎲0.3 Hz x 64) is output.

그리고, 동작 온도에 따른 베이스 클럭(base_clock)의 주파수를 64분주하여 출력하는 상기의 방식을 워드라인 개수가 1024개인 칩에 적용할 경우의 리프레쉬 주기 신호(refresh_period)는, 도 5c에 도시한 바와 같이, 최소 19.7㎳에서 최대 340.8㎳까지 가변된다.The refresh cycle signal refresh_period in the case where the above-mentioned method of dividing the frequency of the base clock (base_clock) according to the operating temperature by 64 into the chip having 1024 word lines is applied, is shown in Fig. 5C. It can vary from 19.7㎳ minimum to 340.8㎳ maximum.

이때, 19.7㎳의 리프레쉬 주기 신호(refresh_period)는 0.3㎲×64×1024WLs에 의해서 나온 결과치이고, 340.8㎳의 리프레쉬 주기 신호(refresh_period)는 5.2㎲×64×1024WLs에 의해서 나온 결과치이다. At this time, the 19.7 ms refresh cycle signal (refresh_period) is a result of 0.3 ms x 64 x 1024 WLs, and the 340.8 ms refresh cycle signal (refresh_period) is a result of 5.2 ms x 64 x 1024 WLs.

즉, 상기 리프레쉬 주기 신호는 온도에 따라 가변 출력된 베이스 클럭의 주기와 상기 베이스 클럭의 분주수와 칩의 워드라인 개수를 모두 곱한 값에 의해 정해진다.That is, the refresh period signal is determined by a value obtained by multiplying the period of the base clock, which is variable and output according to temperature, and the number of divisions of the base clock and the number of word lines of the chip.

상기와 같이 리프레쉬 주기 신호가 최소값인 19.7㎳일 경우는, 칩내의 동작 감지 온도가 125℃ ~ 150℃ 사이이고, 베이스 클럭(base_clock)이 0.3㎲일 경우이다. 그리고, 리프레쉬 주기 신호가 최대값인 340.8㎳일 경우는, 칩내의 동작 감지 온도가 -50℃ ~ -25℃ 사이이고, 베이스 클럭(base_clock)이 5.2㎲일 경우이다. As described above, when the refresh cycle signal is 19.7 ms, which is the minimum value, the operation detection temperature in the chip is between 125 ° C and 150 ° C and the base clock (base_clock) is 0.3 ms. When the refresh cycle signal is 340.8 Hz, which is the maximum value, the operation detection temperature in the chip is between -50 ° C and -25 ° C, and the base clock (base_clock) is 5.2 ° C.

상기와 같이 온도에 따라 가변된 리프레쉬 주기 신호를 갖는 본 발명은, 종래에 고정된 리프레쉬 주기를 갖는 방식에 비해서 전류 소모를 줄일 수 있는 효과가 있다. As described above, the present invention having a refresh cycle signal that is variable according to temperature has an effect of reducing current consumption as compared with a conventionally fixed refresh cycle.

예를 들어, 19.7ms의 고정된 리프레쉬 주기를 갖는 종래 기술과 본 발명을 비교하면, 종래에는 동작온도가 -45℃일 경우에도 19.7ms의 리프레쉬 주기를 갖고 동작하는데, 본 발명은 동작온도가 -45℃ 경우에는 340.8ms의 리프레쉬 주기를 갖고 동작한다. For example, when comparing the present invention with the conventional technology having a fixed refresh period of 19.7 ms, the conventional operation is performed with a refresh period of 19.7 ms even when the operating temperature is -45 ℃, the present invention is- At 45 ℃, it operates with a refresh cycle of 340.8ms.

즉, 본 발명은 고정된 리프레쉬 주기를 갖는 종래 기술보다 17배(340ms÷19.7ms≒17) 정도 리프레쉬 동작에 의한 전류소모 감소 효과를 얻을 수 있다. That is, the present invention can obtain the current consumption reduction effect by the refresh operation about 17 times (340 ms ÷ 19.7 ms ≒ 17) than the prior art having a fixed refresh cycle.

그리고, 도 5b에 도시한 바와 같이, 리프레쉬 주기 조절부(64)는 비휘발성 메모리(63)에 저장된 리프레쉬 주기 신호(refresh_period)에 따라 베이스 클럭(base_clock)을 입력받아 최종 목표 주파수를 갖는 리프레쉬 클럭 신호(refresh_clock)를 발생시킨다. As shown in FIG. 5B, the refresh period controller 64 receives a base clock based on the refresh period signal refresh_period stored in the nonvolatile memory 63, and has a refresh clock signal having a final target frequency. Generate (refresh_clock)

이후에, 어드레스 카운터(65)는 리프레쉬 클럭 신호(refresh_clock)을 받아 해당 리프레쉬 어드레스를 발생시키고, 메모리부(66)는 상기 리프레쉬 클럭 신호와 리프레쉬 어드레스 신호를 받아서 데이터 보존을 위한 리프레쉬 동작을 수행한다. Subsequently, the address counter 65 receives the refresh clock signal refresh_clock to generate the corresponding refresh address, and the memory unit 66 receives the refresh clock signal and the refresh address signal to perform a refresh operation for preserving data.

상기와 같이 칩내의 동작 온도에 따라 리프레쉬 주기 신호와 리프레쉬 클럭 신호를 가변하여 발생시키면, 특히 저온에서 전력소모를 대폭 감소시킬 수 있을 뿐만 아니라, 고온에서의 리프레쉬 특성도 개선시켜서 안정된 수율을 보장할 수 있다. As described above, if the refresh cycle signal and the refresh clock signal are generated in accordance with the operating temperature in the chip, the power consumption can be significantly reduced at low temperatures, and the refresh characteristics at high temperatures can be improved to ensure stable yields. have.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 따라서, 본 발명의 범위는 설명된 예에 의해서가 아니라 청구범위에 의해서 정해져야 할 것이다.Although the technical idea of the present invention has been described in detail according to the above-described preferred embodiment, the above-described embodiment is for the purpose of description and not of limitation. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention. Accordingly, the scope of the invention should be defined by the claims rather than by the examples described.

* 도면의 주요 부분에 대한 부호의 설명
10, 60 : 온도센서 11 : 전압 조절 발진기
12, 63 : 비휘발성 메모리 13, 64 : 리프레쉬 주기 조절부
14, 65 : 어드레스 카운터 15, 66 : 메모리부
61 : 아날로그 디지탈 컨버터 62 : 링 발진기* Explanation of symbols for the main parts of the drawings
10, 60: temperature sensor 11: voltage controlled oscillator
12, 63: nonvolatile memory 13, 64: refresh cycle control unit
14, 65: address counter 15, 66: memory
61: analog digital converter 62: ring oscillator

Claims (16)

칩내의 동작온도를 센싱하여 아날로그 전압으로 출력하는 온도센서와;
상기 온도센서에서 출력되는 아날로그 전압에 따라 베이스 클럭(base_clock)의 주파수를 가변시켜 출력하는 전압 조절 발진기와;
상기 전압 조절 발진기를 트리밍하기 위한 신호와 리프레쉬 주기 트리밍 신호를 출력하는 비휘발성 메모리와;
상기 리프레쉬 주기 트리밍 신호에 따라 상기 베이스 클럭을 최종 목표의 주파수를 갖는 리프레쉬 클럭으로 출력시키는 리프레쉬 주기 조절부와;
상기 리프레쉬 클럭을 받아 해당 리프레쉬 어드레스 신호를 발생시키는 어드레스 카운터와;
상기 리프레쉬 클럭과 상기 리프레쉬 어드레스 신호를 받아서 데이터 보존을 위한 리프레쉬 동작을 수행하는 메모리부로 구성된 것을 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치. A temperature sensor for sensing an operating temperature in the chip and outputting the analog voltage;
A voltage adjusting oscillator for varying and outputting a frequency of a base clock according to the analog voltage output from the temperature sensor;
A nonvolatile memory for outputting a signal for trimming the voltage controlled oscillator and a refresh period trimming signal;
A refresh period adjusting unit configured to output the base clock as a refresh clock having a frequency of a final target according to the refresh period trimming signal;
An address counter which receives the refresh clock and generates a corresponding refresh address signal;
And a memory unit configured to receive the refresh clock and the refresh address signal and perform a refresh operation for data preservation. 제1항에 있어서,
상기 전압 조절 발진기는 -50℃~25℃의 온도에서는 5.2~2.3㎲의 주기를 갖는 베이스 클럭을 출력하고, 26℃~150℃의 온도에서는 1.5~0.3㎲의 주기를 갖는 베이스 클럭을 출력하도록 구성된 것을 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치. The method of claim 1,
The voltage controlled oscillator is configured to output a base clock having a period of 5.2 ~ 2.3 Hz at a temperature of -50 ℃ ~ 25 ℃, and output a base clock having a cycle of 1.5 ~ 0.3 Hz at a temperature of 26 ℃ ~ 150 ℃ A refresh control device for a semiconductor memory device, characterized in that. 제1항에 있어서,
상기 비휘발성 메모리는 PROM(Programmable Read Only Memory), EPROM(Erasable PROM), EERPOM(Electriccally Erasable PROM) 또는 OTPEPROM(One Time Program EPROM)과 같은 메모리 소자로 구성됨을 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치. The method of claim 1,
The nonvolatile memory device is a refresh control device for a semiconductor memory device, comprising a memory device such as a programmable read only memory (PROM), an erasable PROM (EPROM), an electrically erasable PROM (EREPOM), or an one time program EPROM (OTPEPROM). . 제1항에 있어서,
상기 메모리부는 슈도에스램이나 디램으로 구성되어 있는 것을 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치. The method of claim 1,
And the memory unit comprises a pseudo esram or a DRAM. 칩내의 동작온도를 센싱하여 아날로그 전압으로 출력하는 온도센서와;
상기 온도센서에서 출력되는 아날로그 전압을 디지탈 데이타로 변환하는 컨버터와;
상기 디지탈 데이타를 입력받아 베이스 클럭(base_clock)의 주파수를 가변시켜 출력하는 링 발진기와;
상기 링 발진기를 트리밍하기 위한 신호와 리프레쉬 주기 트리밍 신호를 출력하는 비휘발성 메모리와;
상기 리프레쉬 주기 트리밍 신호에 따라 상기 베이스 클럭을 최종 목표의 주파수를 갖는 리프레쉬 클럭으로 출력시키는 리프레쉬 주기 조절부와;
상기 리프레쉬 클럭을 받아 해당 리프레쉬 어드레스 신호를 발생시키는 어드레스 카운터와;
상기 리프레쉬 클럭과 상기 리프레쉬 어드레스 신호를 받아서 데이터 보존을 위한 리프레쉬 동작을 수행하는 메모리부로 구성된 것을 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치. A temperature sensor for sensing an operating temperature in the chip and outputting the analog voltage;
A converter for converting the analog voltage output from the temperature sensor into digital data;
A ring oscillator for receiving the digital data and varying and outputting a frequency of a base clock;
A nonvolatile memory for outputting a signal for trimming the ring oscillator and a refresh period trimming signal;
A refresh period adjusting unit configured to output the base clock as a refresh clock having a frequency of a final target according to the refresh period trimming signal;
An address counter which receives the refresh clock and generates a corresponding refresh address signal;
And a memory unit configured to receive the refresh clock and the refresh address signal and perform a refresh operation for data preservation. 제5항에 있어서,
상기 링 발진기는 -50℃~25℃의 온도에서는 5.2~2.3㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하고, 26℃~150℃의 온도에서는 1.5~0.3㎲의 주기를 갖는 베이스 클럭(base_clock)을 출력하도록 구성된 것을 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치. The method of claim 5,
The ring oscillator outputs a base clock (base_clock) having a period of 5.2 to 2.3 Hz at a temperature of -50 ° C to 25 ° C, and a base clock having a period of 1.5 to 0.3㎲ at a temperature of 26 ° C to 150 ° C. And a refresh control device for a semiconductor memory device. 제5항에 있어서,
상기 비휘발성 메모리는 PROM(Programmable Read Only Memory), EPROM(Erasable PROM), EERPOM(Electriccally Erasable PROM) 또는 OTPEPROM(One Time Program EPROM)과 같은 메모리 소자로 구성됨을 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치. The method of claim 5,
The nonvolatile memory device is a refresh control device for a semiconductor memory device, comprising a memory device such as a programmable read only memory (PROM), an erasable PROM (EPROM), an electrically erasable PROM (EREPOM), or an one time program EPROM (OTPEPROM). . 제5항에 있어서,
상기 메모리부는 슈도에스램이나 디램으로 구성된 것을 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치. The method of claim 5,
And the memory unit comprises pseudo esram or DRAM. 온도센서를 통해 칩내의 동작온도를 센싱하고 상기 센싱된 온도에 따라 아날로그 전압을 출력하는 단계;
상기 아날로그 전압을 입력받은 전압 조절 발진기를 통해 베이스 클럭(base_clock)의 주파수를 가변시켜 출력하는 단계;
비휘발성 메모리를 통해 상기 전압 조절 발진기를 트리밍하기 위한 신호와 리프레쉬 주기 트리밍 신호를 출력하는 단계;
상기 리프레쉬 주기 트리밍 신호를 받아 상기 베이스 클럭을 최종 목표의 주파수를 갖는 리프레쉬 클럭으로 출력시키는 단계;
상기 리프레쉬 클럭을 입력받아 해당 리프레쉬 어드레스 신호를 발생시키는 단계; 및
상기 리프레쉬 클럭과 상기 리프레쉬 어드레스 신호를 받은 메모리부를 통해 데이터 보존을 위한 리프레쉬 동작을 수행하는 단계를 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치를 이용한 리프레쉬 제어방법. Sensing an operating temperature in the chip through a temperature sensor and outputting an analog voltage according to the sensed temperature;
Varying and outputting a frequency of a base clock (base_clock) through a voltage controlled oscillator receiving the analog voltage;
Outputting a signal for trimming the voltage controlled oscillator and a refresh period trimming signal through a nonvolatile memory;
Receiving the refresh period trimming signal and outputting the base clock as a refresh clock having a frequency of a final target;
Receiving the refresh clock and generating a corresponding refresh address signal; And
And a refresh operation for preserving data through the memory unit receiving the refresh clock and the refresh address signal. 제9항에 있어서,
상기 온도센서는 센싱되는 칩내의 동작 온도에 반비례하는 아날로그 전압을 출력하는 것을 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치를 이용한 리프레쉬 제어방법. 10. The method of claim 9,
And the temperature sensor outputs an analog voltage which is inversely proportional to an operating temperature in the sensed chip. 제9항에 있어서,
상기 전압 조절 발진기는-50℃~25℃의 온도에서는 5.2~2.3㎲의 주기를 갖는 베이스 클럭으로 가변하여 출력하고, 26℃~150℃의 온도에서는 1.5~0.3㎲의 주기를 갖는 베이스 클럭으로 가변하여 출력하는 것을 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치를 이용한 리프레쉬 제어방법. 10. The method of claim 9,
The voltage controlled oscillator is variable and output to a base clock having a cycle of 5.2 ~ 2.3 Hz at a temperature of -50 ℃ ~ 25 ℃, a variable to a base clock having a cycle of 1.5 ~ 0.3 Hz at a temperature of 26 ℃ ~ 150 ℃ And a refresh control method using a refresh control device for a semiconductor memory device. 제9항에 있어서,
상기 리프레쉬 클럭은 상기 베이스 클럭의 주기와 상기 비휘발성 메모리에 설정된 분주수를 곱하여 정해지는 것을 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치를 이용한 리프레쉬 제어방법. 10. The method of claim 9,
And the refresh clock is determined by multiplying the period of the base clock by the frequency division set in the nonvolatile memory. 온도센서를 통해 칩내의 동작온도를 센싱하고, 상기 센싱된 온도에 따라 아날로그 전압을 출력하는 단계;
상기 출력된 아날로그 전압을 디지탈 데이타로 변환하는 단계;
링 발진기로 상기 디지탈 데이타를 입력받아 베이스 클럭(base_clock)의 주파수를 가변시켜 출력하는 단계;
비휘발성 메모리를 통해 상기 링 발진기를 트리밍하기 위한 신호와 리프레쉬 주기 트리밍 신호를 출력하는 단계;
상기 리프레쉬 주기 트리밍 신호를 받아 상기 베이스 클럭을 최종 목표의 주파수를 갖는 리프레쉬 클럭으로 출력시키는 단계;
상기 리프레쉬 클럭을 입력받아 해당 리프레쉬 어드레스 신호를 발생시키는 단계; 및
상기 리프레쉬 클럭과 상기 리프레쉬 어드레스 신호를 받은 메모리부를 통해 데이터 보존을 위한 리프레쉬 동작을 수행하는 단계를 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치를 이용한 리프레쉬 제어방법. Sensing an operating temperature in the chip through a temperature sensor and outputting an analog voltage according to the sensed temperature;
Converting the output analog voltage into digital data;
Receiving the digital data through a ring oscillator and outputting a variable frequency of a base clock;
Outputting a signal for trimming the ring oscillator and a refresh period trimming signal through a nonvolatile memory;
Receiving the refresh period trimming signal and outputting the base clock as a refresh clock having a frequency of a final target;
Receiving the refresh clock and generating a corresponding refresh address signal; And
And a refresh operation for preserving data through the memory unit receiving the refresh clock and the refresh address signal. 제13항에 있어서,
상기 온도센서는 센싱되는 칩내의 동작 온도에 반비례하는 아날로그 전압을 출력하는 것을 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치를 이용한 리프레쉬 제어방법. The method of claim 13,
And the temperature sensor outputs an analog voltage which is inversely proportional to an operating temperature in the sensed chip. 제13항에 있어서,
상기 전압 조절 발진기는 -50℃~25℃의 온도에서는 5.2~2.3㎲의 주기를 갖는 베이스 클럭으로 가변하여 출력하고, 26℃~150℃의 온도에서는 1.5~0.3㎲의 주기를 갖는 베이스 클럭으로 가변하여 출력하는 것을 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치를 이용한 리프레쉬 제어방법. The method of claim 13,
The voltage controlled oscillator is variable and output to a base clock having a period of 5.2 ~ 2.3 Hz at a temperature of -50 ℃ ~ 25 ℃, a variable to a base clock having a cycle of 1.5 ~ 0.3 Hz at a temperature of 26 ℃ ~ 150 ℃ And a refresh control method using a refresh control device for a semiconductor memory device. 제13항에 있어서,
상기 리프레쉬 클럭은 상기 베이스 클럭의 주기와 상기 비휘발성 메모리에 설정된 분주수를 곱하여 정해지는 것을 특징으로 하는 반도체 메모리 소자의 리프레쉬 제어장치를 이용한 리프레쉬 제어방법. The method of claim 13,
And the refresh clock is determined by multiplying the period of the base clock by the frequency division set in the nonvolatile memory.
KR1020100139898A 2010-12-31 2010-12-31 Refresh controller in semiconductor memory device and method for controlling refresh by using the same KR101265894B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100139898A KR101265894B1 (en) 2010-12-31 2010-12-31 Refresh controller in semiconductor memory device and method for controlling refresh by using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100139898A KR101265894B1 (en) 2010-12-31 2010-12-31 Refresh controller in semiconductor memory device and method for controlling refresh by using the same

Publications (2)

Publication Number Publication Date
KR20120077811A KR20120077811A (en) 2012-07-10
KR101265894B1 true KR101265894B1 (en) 2013-05-20

Family

ID=46711252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139898A KR101265894B1 (en) 2010-12-31 2010-12-31 Refresh controller in semiconductor memory device and method for controlling refresh by using the same

Country Status (1)

Country Link
KR (1) KR101265894B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9804790B2 (en) 2015-01-28 2017-10-31 Samsung Electronics Co., Ltd. Method of operating memory controller and semiconductor storage device including memory controller
US9916886B2 (en) 2015-12-30 2018-03-13 SK Hynix Inc. Circuit for generating periodic signal and memory device including same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9804790B2 (en) 2015-01-28 2017-10-31 Samsung Electronics Co., Ltd. Method of operating memory controller and semiconductor storage device including memory controller
US9916886B2 (en) 2015-12-30 2018-03-13 SK Hynix Inc. Circuit for generating periodic signal and memory device including same

Also Published As

Publication number Publication date
KR20120077811A (en) 2012-07-10

Similar Documents

Publication Publication Date Title
KR20170136287A (en) Refrefh control device and memory device including the same
US9437275B2 (en) Memory system and method for operating the same
US9910604B2 (en) Refresh parameter-dependent memory refresh management
KR20080111017A (en) Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
MX2007000275A (en) Apparatus and method for improving dynamic refresh in a semiconductor memory device by temperature measurement.
US4570242A (en) Dynamic random-access memory
US20120075908A1 (en) Resistive Random Access Memory and Verifying Method Thereof
US7190628B2 (en) Semiconductor memory device having self refresh mode and related method of operation
US20120170396A1 (en) Semiconductor memory device
JP2870312B2 (en) Adjustment method of semiconductor memory circuit
KR101265894B1 (en) Refresh controller in semiconductor memory device and method for controlling refresh by using the same
US9299414B1 (en) Devices for self-refreshing memories, and methods thereof
KR20140028659A (en) Refresh controll circuit and memory device including the same
US9159377B2 (en) Resistive memory apparatus, operating method thereof, and system having the same
KR20120020315A (en) Circuit and method for self refresh of semiconductor memory device
US20200013448A1 (en) Apparatuses and methods for providing power for memory refresh operations
KR20090066037A (en) Auto refresh controlling apparatus
US8059475B2 (en) Reference voltage regulator for eDRAM with VSS-sensing
WO2001001450A3 (en) Dram cell fabrication process and method for operating same
KR20090126976A (en) Auto refresh control circuit
KR20170102709A (en) Refresh control device
TWI582580B (en) Memory storage apparatus and operating method thereof
CN105304117A (en) Memory self-refresh apparatus and method
US11200944B2 (en) Semiconductor memory apparatus operating in a refresh mode and method for performing the same
US9058895B2 (en) Self-refresh control device and method for reducing a current requisite for self-refresh operation using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee