KR101261484B1 - Semiconductor package and method of manufacturing the same - Google Patents

Semiconductor package and method of manufacturing the same Download PDF

Info

Publication number
KR101261484B1
KR101261484B1 KR1020110077450A KR20110077450A KR101261484B1 KR 101261484 B1 KR101261484 B1 KR 101261484B1 KR 1020110077450 A KR1020110077450 A KR 1020110077450A KR 20110077450 A KR20110077450 A KR 20110077450A KR 101261484 B1 KR101261484 B1 KR 101261484B1
Authority
KR
South Korea
Prior art keywords
redistribution
mask layer
electrode pad
layer
semiconductor package
Prior art date
Application number
KR1020110077450A
Other languages
Korean (ko)
Other versions
KR20130015451A (en
Inventor
정진욱
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020110077450A priority Critical patent/KR101261484B1/en
Publication of KR20130015451A publication Critical patent/KR20130015451A/en
Application granted granted Critical
Publication of KR101261484B1 publication Critical patent/KR101261484B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

반도체 패키지는 반도체 칩, 재배선층, 마스크층 및 도전부를 포함한다. 반도체 칩의 회로 패턴이 형성된 활성화면에 전극 패드가 형성된다. 재배선층에는 재배선이 형성된다. 마스크층은 재배선층 상에 형성된다. 도전부는 전극 패드 상에 형성되고, 마스크층을 관통하여 재배선에 전기적으로 연결된다. 따라서, 언더필 공정을 생략할 수 있고, 이에 따라, 반도체 패키지의 제조 공정을 간략화할 수 있다.The semiconductor package includes a semiconductor chip, a redistribution layer, a mask layer, and a conductive portion. The electrode pad is formed on the activation surface on which the circuit pattern of the semiconductor chip is formed. Redistribution is formed in the redistribution layer. The mask layer is formed on the redistribution layer. The conductive portion is formed on the electrode pad and is electrically connected to the redistribution through the mask layer. Therefore, the underfill process can be omitted, and the manufacturing process of a semiconductor package can be simplified by this.

Description

반도체 패키지 및 이의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}Semiconductor package and manufacturing method therefor {SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 재배선층을 포함하는 반도체 패키지 및 이의 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a method for manufacturing the same, and more particularly, to a semiconductor package including a redistribution layer and a method for manufacturing the same.

반도체 패키지의 제조 공정에서, 반도체 칩 상에 솔더 범프를 형성하고 상기솔더 범프와 마주하여 재배선층을 배치한 후, 리플로우(reflow) 공정을 진행하여 상기 솔더 범프와 상기 재배선층을 접착시킨다.In the manufacturing process of the semiconductor package, a solder bump is formed on the semiconductor chip and the redistribution layer is disposed to face the solder bump, and then the reflow process is performed to bond the solder bump and the redistribution layer.

하지만, 상기 반도체 칩 및 상기 재배선층이 상기 솔더 범프에 의해 전기적으로 연결된 후, 상기 솔더 범프와 상기 재배선층의 접착력이 약화되거나 상기 솔더 범프들의 움직임을 방지하기 위해, 상기 반도체 칩 및 상기 재배선층 사이에는 에폭시와 같은 수지를 충진하는 언더필 공정이 추가로 요구되고, 이로 인해, 반도체 패키지의 제조 공정이 복잡해지는 문제점이 있다.However, after the semiconductor chip and the redistribution layer are electrically connected by the solder bumps, the adhesion between the solder bumps and the redistribution layer may be weakened or the movement of the solder bumps may be prevented between the semiconductor chip and the redistribution layer. In this case, an underfill process for filling a resin such as epoxy is further required, and thus, there is a problem in that the manufacturing process of the semiconductor package is complicated.

이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 공정을 간략화한 반도체 패키지를 제공하는 것이다.Accordingly, the technical problem of the present invention was conceived in this respect, and an object of the present invention is to provide a semiconductor package with a simplified process.

본 발명의 다른 목적은 상기 반도체 패키지의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the semiconductor package.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 반도체 패키지는 반도체 칩, 재배선층, 마스크층 및 도전부를 포함한다. 상기 반도체 칩의 회로 패턴이 형성된 활성화면에 전극 패드가 형성된다. 상기 재배선층에는 재배선이 형성된다. 상기 마스크층은 상기 재배선층 상에 형성된다. 상기 도전부는 상기 전극 패드 상에 형성되고, 상기 마스크층을 관통하여 상기 재배선에 전기적으로 연결된다.A semiconductor package according to an embodiment for realizing the above object of the present invention includes a semiconductor chip, a redistribution layer, a mask layer, and a conductive portion. An electrode pad is formed on an activation surface on which a circuit pattern of the semiconductor chip is formed. The redistribution layer is formed in the redistribution layer. The mask layer is formed on the redistribution layer. The conductive part is formed on the electrode pad and is electrically connected to the redistribution through the mask layer.

본 발명의 일 실시예에서, 상기 도전부는, 상기 전극 패드 상에 형성되어 상기 전극 패드와 전기적으로 연결되는 범프부 및 상기 범프부로부터 돌출된 돌출부를 포함할 수 있다.In an embodiment of the present disclosure, the conductive part may include a bump part formed on the electrode pad and electrically connected to the electrode pad, and a protrusion part protruding from the bump part.

본 발명의 일 실시예에서, 상기 돌출부는 상기 마스크층을 관통하여 상기 재배선과 전기적으로 연결될 수 있다.In one embodiment of the present invention, the protrusion may be electrically connected to the redistribution through the mask layer.

본 발명의 일 실시예에서, 상기 도전부는 솔더(solder) 물질을 포함할 수 있다.In one embodiment of the present invention, the conductive portion may include a solder (solder) material.

본 발명의 일 실시예에서, 상기 재배선층은 상기 재배선 및 상기 도전부 사이를 전기적으로 연결하는 접촉부를 더 포함할 수 있다.In one embodiment of the present invention, the redistribution layer may further include a contact portion for electrically connecting the redistribution and the conductive portion.

상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 반도체 패키지의 제조 방법에서, 회로 패턴이 형성된 활성화면에 전극 패드가 형성된 반도체 칩의 상기 전극 패드 상에 도전부가 형성된다. 재배선이 형성된 재배선층 상에 마스크층이 형성된다. 상기 반도체 칩 및 상기 재배선층 사이가 가압되어, 상기 도전부가 상기 마스크층을 관통함으로써 상기 도전부 및 상기 재배선이 전기적으로 연결된다.In the method of manufacturing a semiconductor package according to another embodiment for realizing the object of the present invention, a conductive portion is formed on the electrode pad of the semiconductor chip in which the electrode pad is formed on the activation surface on which the circuit pattern is formed. A mask layer is formed on the redistribution layer in which the redistribution is formed. Between the semiconductor chip and the redistribution layer is pressed, the conductive portion and the redistribution are electrically connected by passing through the mask layer.

본 발명의 일 실시예에서, 상기 마스크층은 비전도성 필름(Non Conductive Film: NCF)코팅 방식 및 캐스팅 코팅 방식 중 적어도 하나 이상을 통해 형성될 수 있다.In one embodiment of the present invention, the mask layer may be formed through at least one or more of a non-conductive film (NCF) coating method and a casting coating method.

본 발명의 일 실시예에서, 상기 전극 패드 상에 상기 전극 패드와 전기적으로 연결되는 범프부가 형성되고 상기 범프부로부터 돌출된 돌출부가 형성되어 상기 도전부가 형성될 수 있다.In one embodiment of the present invention, a bump portion electrically connected to the electrode pad is formed on the electrode pad and a protrusion protruding from the bump portion is formed to form the conductive portion.

본 발명의 일 실시예에서, 상기 돌출부는 상기 마스크층을 관통할 수 있다.In one embodiment of the present invention, the protrusion may penetrate the mask layer.

본 발명의 일 실시예에서, 상기 재배선층은 상기 재배선과 전기적으로 연결된 접촉부를 더 포함할 수 있고, 상기 도전부는 상기 접촉부에 전기적으로 연결될 수 있다.In one embodiment of the present invention, the redistribution layer may further include a contact portion electrically connected to the redistribution line, and the conductive portion may be electrically connected to the contact portion.

이와 같은 반도체 패키지 및 이의 제조 방법에 따르면, 반도체 칩 및 재배선층 사이에 마스크층이 형성되고, 반도체 칩의 전극 패드 상에 형성된 도전부가 마스크층을 관통하여 반도체 칩 및 재배선층을 전기적으로 연결하므로, 언더필 공정을 생략할 수 있고, 이에 따라, 반도체 패키지의 제조 공정을 간략화할 수 있다.According to such a semiconductor package and a manufacturing method thereof, a mask layer is formed between the semiconductor chip and the redistribution layer, and the conductive portion formed on the electrode pad of the semiconductor chip electrically connects the semiconductor chip and the redistribution layer through the mask layer. The underfill process can be omitted, thereby simplifying the manufacturing process of the semiconductor package.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
도 2a 내지 2d는 도 1에 도시된 반도체 패키지의 제조 방법을 나타내는 단면도들이다.1 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.
2A through 2D are cross-sectional views illustrating a method of manufacturing the semiconductor package shown in FIG. 1.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야한다.While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "consist of" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described on the specification, but one or more other features. It is to be understood that the present disclosure does not exclude the existence or the possibility of addition of numbers, steps, operations, components, parts or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 단면도이다.1 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 반도체 패키지(100)는 반도체 칩(110), 도전부(130), 마스크층(150) 및 재배선층(160)을 포함한다.Referring to FIG. 1, the semiconductor package 100 according to the present exemplary embodiment includes a semiconductor chip 110, a conductive portion 130, a mask layer 150, and a redistribution layer 160.

상기 반도체 칩(110)은 회로 패턴이 형성된 활성화면(112) 및 상기 활성화면(112)과 반대하는 비활성화면(114)을 포함하고, 상기 활성화면(112) 상에는 상기 전극 패드(120)가 형성된다. 예를 들면, 상기 반도체 칩(110)은 플립칩(flip chip)일 수 있다.The semiconductor chip 110 includes an activation surface 112 on which a circuit pattern is formed and an inactivation surface 114 opposite to the activation surface 112, and the electrode pad 120 is formed on the activation surface 112. do. For example, the semiconductor chip 110 may be a flip chip.

상기 재배선층(160)은 회로 패턴과 같은 재배선(162) 및 상기 재배선(162)을 외부와 전기적으로 연결하기 위한 접촉부(164)를 포함한다. 예를 들면, 상기 재배선층(160)은 구리 물질을 포함할 수 있다.The redistribution layer 160 includes a redistribution 162 such as a circuit pattern and a contact portion 164 for electrically connecting the redistribution 162 to the outside. For example, the redistribution layer 160 may include a copper material.

상기 마스크층(150)은 상기 재배선층(160) 상에 형성된다. 구체적으로, 상기마스크층(150)은 상기 재배선층(160)에서 상기 접촉부(164) 상에 형성된다. 예를 들면, 상기 마스크층(150)은 비전도성 필름(Non Conductive Film: NCF) 코팅 방식 및 캐스팅 코팅 방식 중 적어도 하나 이상을 통해 형성될 수 있다.The mask layer 150 is formed on the redistribution layer 160. Specifically, the mask layer 150 is formed on the contact portion 164 in the redistribution layer 160. For example, the mask layer 150 may be formed through at least one of a non-conductive film (NCF) coating method and a casting coating method.

상기 도전부(130)는 상기 전극 패드(120) 상에 형성되어 상기 전극 패드(120) 및 상기 재배선(162)을 전기적으로 연결한다. 예를 들면, 상기 도전부(130)는 솔더(solder) 물질을 포함할 수 있다. 상기 도전부(130)는 상기 전극 패드(120) 상에 형성되어 상기 전극 패드(120)와 전기적으로 연결되는 범프부(132), 및 상기 범프부(132)로부터 상부로 돌출되고 상기 마스크층(150)을 관통하여 상기 접촉부(164)와 전기적으로 연결된 돌출부(134)를 포함한다. 상기 돌출부(134)는 상기 마스크층(150)을 관통하기 위해, 상기 범프부(132)에 비해 폭이 좁은 슬림한 형상을 가지고 상기 접촉부(134)와 접촉하는 단부는 뾰족한 형상을 가질 수 있다.The conductive part 130 is formed on the electrode pad 120 to electrically connect the electrode pad 120 and the redistribution line 162. For example, the conductive portion 130 may include a solder material. The conductive part 130 is formed on the electrode pad 120 to be electrically connected to the electrode pad 120, and to protrude upward from the bump part 132 and the mask layer ( The protrusion 134 penetrates 150 and is electrically connected to the contact portion 164. The protrusion 134 may have a slim shape narrower than the bump part 132 in order to penetrate the mask layer 150, and an end portion of the protrusion 134 contacting the contact part 134 may have a pointed shape.

도 2a 내지 2d는 도 1에 도시된 반도체 패키지(100)의 제조 방법을 나타내는 단면도들이다.2A through 2D are cross-sectional views illustrating a method of manufacturing the semiconductor package 100 shown in FIG. 1.

도 2a를 참조하면, 상기 반도체 칩(110)의 상기 활성화면(112)에 형성된 상기 전극 패드(120) 상에 상기 도전부(130)를 형성한다. 상기 도전부(130)는 상기 전극 패드(120)와 접촉하는 상기 범프부(132) 및 상기 범프부(132)로부터 상부 방향으로 돌출된 상기 돌출부(134)를 포함한다. 상기 돌출부(134)는 상기 범프부(132)에 비해 폭이 좁은 슬림한 형상을 가지고, 상기 돌출부(134)의 단부는 뾰족한 형상을 가질 수 있다.Referring to FIG. 2A, the conductive part 130 is formed on the electrode pad 120 formed on the activation surface 112 of the semiconductor chip 110. The conductive part 130 includes the bump part 132 contacting the electrode pad 120 and the protrusion part 134 protruding upward from the bump part 132. The protrusion 134 may have a slim shape narrower than the bump portion 132, and an end portion of the protrusion 134 may have a pointed shape.

도 2b를 참조하면, 상기 재배선층(160) 상에 상기 마스크층(150)을 형성한다. 구체적으로, 상기 재배선층(160)은 상기 재배선(162) 및 상기 재배선(162)과 외부를 전기적으로 연결하기 위한 상기 접촉부(164)를 포함하고, 상기 마스크층(150)은 상기 접촉부(164) 상에 형성된다. 예를 들면, 상기 마스크층(150)은 NCF 코팅 방식 및 캐스팅 코팅 방식 중 적어도 하나 이상을 통해 형성될 수 있다.Referring to FIG. 2B, the mask layer 150 is formed on the redistribution layer 160. Specifically, the redistribution layer 160 includes the redistribution 162 and the contact portion 164 for electrically connecting the redistribution line 162 to the outside, and the mask layer 150 includes the contact portion ( 164 is formed. For example, the mask layer 150 may be formed through at least one of an NCF coating method and a casting coating method.

도 2c를 참조하면, 상기 재배선층(160)을 상기 반도체 칩(110) 방향으로 가압하거나 상기 반도체 칩(110)을 상기 재배선층(160) 방향으로 가압하여, 상기 반도체 칩(110) 및 상기 재배선층(160) 사이를 가압한다.Referring to FIG. 2C, the semiconductor layer 110 and the ash may be pressed by pressing the redistribution layer 160 toward the semiconductor chip 110 or by pressing the semiconductor chip 110 toward the redistribution layer 160. Pressure is applied between the wiring layers 160.

도 2d를 참조하면, 상기 도전부(130)의 상기 돌출부(134)가 상기 마스크층(150)을 관통하여, 상기 재배선층(160)의 상기 재배선(162)과 전기적으로 연결된 상기 접촉부(164)에 접착한다.Referring to FIG. 2D, the contact portion 164 of the conductive portion 130 passes through the mask layer 150 and is electrically connected to the redistribution 162 of the redistribution layer 160. )

본 실시예에 따르면, 상기 반도체 칩(110) 및 상기 재배선층(160) 사이에 상기 마스크층(150)이 형성되고, 상기 반도체 칩(110)의 상기 전극 패드(120) 상에 형성된 상기 도전부(130)가 상기 마스크층(150)을 관통하여 상기 반도체 칩(110) 및 상기 재배선층(160)을 전기적으로 연결하므로, 언더필 공정을 생략할 수 있고, 이에 따라, 반도체 패키지의 제조 공정을 간략화할 수 있다.In an embodiment, the mask layer 150 is formed between the semiconductor chip 110 and the redistribution layer 160, and the conductive portion is formed on the electrode pad 120 of the semiconductor chip 110. Since the 130 electrically connects the semiconductor chip 110 and the redistribution layer 160 through the mask layer 150, an underfill process can be omitted, thereby simplifying the manufacturing process of the semiconductor package. can do.

이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. You will understand.

본 발명에 따른 반도체 패키지 및 이의 제조 방법은 반도체 칩 및 재배선층 사이에 마스크층이 형성되고, 반도체 칩의 전극 패드 상에 형성된 도전부가 마스크층을 관통하여 반도체 칩 및 재배선층을 전기적으로 연결하므로, 언더필 공정을 생략할 수 있고, 이에 따라, 반도체 패키지의 제조 공정을 간략화할 수 있다.In the semiconductor package and the method of manufacturing the same according to the present invention, a mask layer is formed between the semiconductor chip and the redistribution layer, and the conductive portion formed on the electrode pad of the semiconductor chip electrically connects the semiconductor chip and the redistribution layer through the mask layer. The underfill process can be omitted, thereby simplifying the manufacturing process of the semiconductor package.

100: 반도체 패키지 110: 반도체 칩
120: 전극 패드 130: 도전부
132: 범프부 134: 돌출부
150: 마스크층 160: 재배선층100: semiconductor package 110: semiconductor chip
120: electrode pad 130: conductive portion
132: bump portion 134: protrusion
150: mask layer 160: redistribution layer

Claims (10)

회로 패턴이 형성된 활성화면에 전극 패드가 형성된 반도체 칩;
재배선이 형성된 재배선층;
상기 재배선층 상에 형성된 마스크층; 및
상기 전극 패드 상에 형성되고, 상기 마스크층을 관통하여 상기 재배선에 전기적으로 연결되는 도전부를 포함하고,
상기 도전부는,
상기 전극 패드 상에 형성되어 상기 전극 패드와 전기적으로 연결되는 범프부; 및
상기 범프부로부터 돌출된 돌출부를 포함하는 것을 특징으로 하는 반도체 패키지.A semiconductor chip having electrode pads formed on an activation surface on which a circuit pattern is formed;
A redistribution layer in which redistribution is formed;
A mask layer formed on the redistribution layer; And
A conductive part formed on the electrode pad and electrically connected to the redistribution line through the mask layer;
The conductive part
A bump part formed on the electrode pad and electrically connected to the electrode pad; And
And a protrusion protruding from the bump part. 삭제delete 제1항에 있어서, 상기 돌출부는 상기 마스크층을 관통하여 상기 재배선과 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the protrusion is electrically connected to the redistribution through the mask layer. 제1항에 있어서, 상기 도전부는 솔더(solder) 물질을 포함하는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the conductive part comprises a solder material. 제1항에 있어서, 상기 재배선층은 상기 재배선 및 상기 도전부 사이를 전기적으로 연결하는 접촉부를 더 포함하는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the redistribution layer further comprises a contact portion electrically connecting the redistribution line and the conductive portion. 회로 패턴이 형성된 활성화면에 전극 패드가 형성된 반도체 칩의 상기 전극 패드 상에 도전부를 형성하는 단계;
재배선이 형성된 재배선층 상에 마스크층을 형성하는 단계; 및
상기 반도체 칩 및 상기 재배선층 사이를 가압하여, 상기 도전부가 상기 마스크층을 관통함으로써 상기 도전부 및 상기 재배선을 전기적으로 연결시키는 단계를 포함하고,
상기 마스크층은 비전도성 필름(Non Conductive Film: NCF)코팅 방식 및 캐스팅 코팅 방식 중 적어도 하나 이상을 통해 형성되는 것을 특징으로 하는 반도체 패키지의 제조 방법.Forming a conductive part on the electrode pad of the semiconductor chip in which the electrode pad is formed on the activation surface on which the circuit pattern is formed;
Forming a mask layer on the redistribution layer in which the redistribution is formed; And
Pressing the semiconductor chip and the redistribution layer to electrically connect the conductive part and the redistribution by passing the conductive part through the mask layer;
The mask layer is a method of manufacturing a semiconductor package, characterized in that formed through at least one of a non-conductive film (NCF) coating method and casting coating method. 삭제delete 제6항에 있어서, 상기 도전부를 형성하는 단계는,
상기 전극 패드 상에 상기 전극 패드와 전기적으로 연결되는 범프부를 형성하는 단계; 및
상기 범프부로부터 돌출된 돌출부를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.The method of claim 6, wherein the forming of the conductive portion,
Forming a bump part electrically connected to the electrode pad on the electrode pad; And
Forming a protrusion protruding from the bump part. 제8항에 있어서, 상기 돌출부는 상기 마스크층을 관통하는 것을 특징으로 하는 반도체 패키지의 제조 방법.The method of claim 8, wherein the protrusion penetrates through the mask layer. 제6항에 있어서, 상기 재배선층은 상기 재배선과 전기적으로 연결된 접촉부를 더 포함하고,
상기 도전부는 상기 접촉부에 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지의 제조 방법.The method of claim 6, wherein the redistribution layer further comprises a contact portion electrically connected to the redistribution line,
And the conductive portion is electrically connected to the contact portion.
KR1020110077450A 2011-08-03 2011-08-03 Semiconductor package and method of manufacturing the same KR101261484B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110077450A KR101261484B1 (en) 2011-08-03 2011-08-03 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110077450A KR101261484B1 (en) 2011-08-03 2011-08-03 Semiconductor package and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130015451A KR20130015451A (en) 2013-02-14
KR101261484B1 true KR101261484B1 (en) 2013-05-10

Family

ID=47895262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110077450A KR101261484B1 (en) 2011-08-03 2011-08-03 Semiconductor package and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101261484B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036520A (en) * 1998-05-15 2000-02-02 Nec Corp Method for mounting flip chip and device therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000036520A (en) * 1998-05-15 2000-02-02 Nec Corp Method for mounting flip chip and device therefor

Also Published As

Publication number Publication date
KR20130015451A (en) 2013-02-14

Similar Documents

Publication Publication Date Title
US10297582B2 (en) BVA interposer
JP5192825B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of laminated semiconductor device
KR102367404B1 (en) Method of manufacturing semiconductor package
JP4864810B2 (en) Manufacturing method of chip embedded substrate
US20150014848A1 (en) Semiconductor device and fabrication method thereof
CN107978570A (en) Chip-packaging structure and its manufacture method
JP5290215B2 (en) Semiconductor device, semiconductor package, interposer, and manufacturing method of interposer
US20130334684A1 (en) Substrate structure and package structure
JP2014212174A (en) Semiconductor device and method of manufacturing the same
KR20160019252A (en) Manufacturing method of semiconductor device
US10276465B2 (en) Semiconductor package assembly
TWI578472B (en) Package substrate, semiconductor package and method of manufacture
KR101261484B1 (en) Semiconductor package and method of manufacturing the same
KR20150129799A (en) Semiconductor chip and semiconductor device provided with semiconductor chip
KR20090098076A (en) Flip chip package
US8975758B2 (en) Semiconductor package having interposer with openings containing conductive layer
KR101804568B1 (en) Semiconductor package and method of fabricating the same
US8703533B2 (en) Semiconductor package and method for manufacturing the same
KR101142341B1 (en) Method for manufacturing of semiconductor package
JP2012146882A (en) Semiconductor device
KR101162504B1 (en) Bump for semiconductor device and method for manufacturing the same
JP2009246079A (en) Semiconductor package and method of manufacturing the same
KR101716253B1 (en) Method for fabricating a flip chip package and a flip chip package using the same
KR101261485B1 (en) Semiconductor device and method of manufacturing the same
KR20080023995A (en) Wafer level flip chip package and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee