KR101162504B1 - Bump for semiconductor device and method for manufacturing the same - Google Patents

Bump for semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
KR101162504B1
KR101162504B1 KR1020100073894A KR20100073894A KR101162504B1 KR 101162504 B1 KR101162504 B1 KR 101162504B1 KR 1020100073894 A KR1020100073894 A KR 1020100073894A KR 20100073894 A KR20100073894 A KR 20100073894A KR 101162504 B1 KR101162504 B1 KR 101162504B1
Authority
KR
South Korea
Prior art keywords
copper filler
bump
semiconductor chip
semiconductor device
main
Prior art date
Application number
KR1020100073894A
Other languages
Korean (ko)
Other versions
KR20120012034A (en
Inventor
이상목
김배용
고용재
박진우
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100073894A priority Critical patent/KR101162504B1/en
Publication of KR20120012034A publication Critical patent/KR20120012034A/en
Application granted granted Critical
Publication of KR101162504B1 publication Critical patent/KR101162504B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 반도체 장치용 범프 및 그 형성 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩의 본딩패드에 형성되는 범프를 서로 다른 단면적을 갖는 2단 구조로 형성하여, 범프의 변형 방지 및 범프간의 브릿지 현상 등을 방지할 수 있도록 한 반도체 장치용 범프 및 그 형성 방법에 관한 것이다.
이를 위해, 본 발명은 반도체 칩의 본딩패드에 형성된 UBM상에 도금에 의하여 형성된 메인 구리필러와; 상기 메인 구리필러의 상면에 도금에 의하여 일체로 형성되되, 메인 구리필러에 비하여 보다 작은 단면적을 갖도록 형성되는 지지용 구리필러와; 상기 지지용 구리필러에 도금에 의하여 일체로 형성되는 전도성 솔더; 로 구성된 것을 특징으로 하는 반도체 장치용 범프를 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bump for a semiconductor device and a method of forming the same. More particularly, the bump formed on a bonding pad of a semiconductor chip is formed in a two-stage structure having different cross-sectional areas, thereby preventing bump deformation and bridging between bumps. The present invention relates to a bump for a semiconductor device and a method of forming the same, which can prevent the back and the like.
To this end, the present invention and the main copper filler formed by plating on the UBM formed on the bonding pad of the semiconductor chip; A support copper filler formed integrally with the upper surface of the main copper filler by plating, and having a smaller cross-sectional area than the main copper filler; A conductive solder integrally formed with the support copper filler by plating; It provides a bump for a semiconductor device, characterized in that consisting of.

Description

반도체 장치용 범프 및 그 형성 방법{BUMP FOR SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}Bump for semiconductor device and method of forming the same {BUMP FOR SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 반도체 장치용 범프 및 그 형성 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩의 본딩패드에 형성되는 범프를 서로 다른 단면적을 갖는 2단 구조로 형성하여, 범프의 변형 방지 및 범프간의 브릿지 현상 등을 방지할 수 있도록 한 반도체 장치용 범프 및 그 형성 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bump for a semiconductor device and a method of forming the same. More particularly, the bump formed on a bonding pad of a semiconductor chip is formed in a two-stage structure having different cross-sectional areas, thereby preventing bump deformation and bridging between bumps. The present invention relates to a bump for a semiconductor device and a method of forming the same, which can prevent the back and the like.

일반적으로, 반도체 패키지는 기판에 반도체 칩을 부착하고, 반도체 칩과 기판간을 도전성 와이어로 연결한 후, 반도체 칩과 와이어를 몰딩수지로 봉지시킨 구조로 제조된다.In general, a semiconductor package is manufactured by attaching a semiconductor chip to a substrate, connecting the semiconductor chip and the substrate with a conductive wire, and then sealing the semiconductor chip and the wire with a molding resin.

이러한 반도체 패키지의 구성중, 기판의 전도성패턴과 반도체 칩의 본딩패드를 연결하는 도전성 와이어는 소정의 길이를 갖기 때문에 실질적으로 반도체 패키지의 사이즈를 증가시키는 원인이 되고 있고, 특히 반도체 칩이 고직접화, 고성능화 및 고속화됨에 따라 반도체 패키지를 소형화시키기 위한 노력에 오히려 역행하는 요인이 되고 있다.In the configuration of such a semiconductor package, since the conductive wire connecting the conductive pattern of the substrate and the bonding pad of the semiconductor chip has a predetermined length, it is a cause of increasing the size of the semiconductor package substantially, and in particular, the semiconductor chip has a high directivity. As a result, high performance and high speed have become a factor against the efforts to miniaturize semiconductor packages.

이러한 점을 감안하여, 반도체 칩의 전극패드(=본딩패드)에 솔더 또는 금속 재질의 범프를 직접 형성하고, 이 범프를 매개로 반도체 칩의 전극패드들과 인쇄회로기판의 전도성패턴을 전기적으로 연결시키는 반도체 패키지가 제안되고 있다.In view of this, solder or metal bumps are directly formed on the electrode pads (= bonding pads) of the semiconductor chip, and the bumps are electrically connected to the electrode pads of the semiconductor chip and the conductive patterns of the printed circuit board. A semiconductor package is proposed.

여기서, 종래의 범프 구조를 첨부한 도 6을 참조로 설명하면 다음과 같다.Here, with reference to Figure 6 attached to the conventional bump structure as follows.

먼저, 반도체 칩(10, 실리콘 기판)위에 패시베이션 막(18)이 형성된다.First, the passivation film 18 is formed on the semiconductor chip 10 (silicon substrate).

이때, 반도체 칩(10)상에 소정의 배열을 이루는 다수의 금속패드 즉, 본딩패드(12)상에는 패시베이션 막(18)이 도포되지 않는데, 그 이유는 본딩패드(12)상에 반도체 소자를 작동시키는 전압 등을 인가받기 위한 일종의 전극단자인 언더 범프 메탈(16,Under Bump Matal, 이하 UBM으로 칭함)이 형성되기 때문이다.At this time, the passivation film 18 is not applied on the plurality of metal pads, that is, the bonding pads 12, which are arranged in a predetermined arrangement on the semiconductor chip 10, because the semiconductor device is operated on the bonding pads 12. This is because an under bump metal 16 (hereinafter, referred to as UBM), which is a kind of electrode terminal for applying a voltage or the like, is formed.

위와 같이, 상기 본딩패드(12)상에는 전극단자인 UBM(14)이 형성된 후, 반도체 칩(10)상의 패시베이션 막(18) 위에 다시 제2패시베이션 막이 더 형성될 수 있으며, 이 제2패시베이션 막은 외부로부터의 기계적 충격, 수분, 각종 이물질 등을 차단하는 기능 외에 반도체 칩(10)의 전체 표면을 평탄화시키면서 각 UBM(14)간의 절연 기능을 수행하게 된다.As described above, after the UBM 14, which is an electrode terminal, is formed on the bonding pad 12, a second passivation layer may be further formed on the passivation layer 18 on the semiconductor chip 10, and the second passivation layer may be externally formed. In addition to blocking mechanical shock, moisture, and various foreign matters, the entire surface of the semiconductor chip 10 is planarized, and an insulation function between the UBMs 14 is performed.

이러한 상태에서, 상기 UBM(14)에 전기적인 입출력단자가 되는 범프를 형성하게 된다.In this state, a bump that becomes an electrical input / output terminal is formed in the UBM 14.

상기 범프는 구리 도금 공정을 진행하여 UBM(14)상에 소정의 높이로 형성되는 구리필러(30)와, 이 구리필러(30)의 상면에 일체로 형성되는 전도성 솔더(32)로 구성된다.The bump is composed of a copper filler 30 formed on the UBM 14 by a copper plating process and having a predetermined height, and a conductive solder 32 integrally formed on the upper surface of the copper filler 30.

즉, 상기 범프를 형성하기 위하여, UBM(14)상에 구리필러(30)가 먼저 도금된 후, 그 위에 전도성 솔더(32)가 도금된다.That is, in order to form the bump, the copper filler 30 is first plated on the UBM 14, and then the conductive solder 32 is plated thereon.

이렇게 반도체 칩의 본딩패드 즉, 본딩패드상에 형성된 일종의 전극단자인 UBM상에 입출력수단인 구리필러(Cu pillar) 및 전도성 솔더로 이루어진 범프가 일체로 형성된 상태에서, 각 범프가 상부칩 또는 기판의 본딩영역 등에 본딩된다.In the state where bumps made of copper pillars and conductive solder as input / output means are integrally formed on the bonding pads of the semiconductor chip, that is, a kind of electrode terminal formed on the bonding pads, each bump is formed on the upper chip or the substrate. Bonding to a bonding area or the like.

즉, 상부칩 또는 기판과 같은 상대부품의 본딩영역과 각 범프의 전도성솔더를 상호 접착시키되, 소정의 온도에서 가압하는 써멀 컴프레션 방식의 본딩 방법을 이용하여 상대부품을 범프의 전도성솔더에 접착시키게 된다.That is, while bonding the bonding area of the mating component such as the upper chip or the substrate and the conductive solder of each bump, the mating component is bonded to the conductive solder of the bump using a thermal compression bonding method that pressurizes at a predetermined temperature. .

그러나, 상기와 같은 종래의 범프는 그 접착 과정에서 다음과 같은 문제점이 있었다.However, the conventional bumps as described above have the following problems in the bonding process.

써멀 컴프레션 방식에 의하여 각 범프가 상부칩 또는 기판 등과 같은 상대부품의 본딩영역 등에 본딩될 때, 브릿지 현상 또는 비접촉 현상 등이 발생되는 문제점이 있었다.When each bump is bonded to a bonding area of a counterpart such as an upper chip or a substrate by a thermal compression method, there is a problem in that a bridge phenomenon or a non-contact phenomenon occurs.

첨부한 도 7의 (a)도면에서 보듯이, 써멀 컴프레션 방식의 본딩시 상대부품(40)에 대한 가압력이 과다할 경우, 전도성솔더(32)가 측방향으로 퍼지면서 서로 인접하는 범프의 전도성솔더끼리 접촉되어 브릿지 현상이 발생되고, 상대부품이 과다하게 가압됨에 따른 충격이 구리필러까지 전달되어 구리필러의 변형을 초래하는 문제점이 있었다.As shown in FIG. 7A, when the pressing force on the mating part 40 is excessive when bonding in the thermal compression method, the conductive solder 32 spreads laterally and the conductive solder of the bumps adjacent to each other. There is a problem in that the bridge phenomenon occurs by contact between each other, the impact of the excessive pressurization of the counterpart to the copper filler to cause deformation of the copper filler.

즉, 상기 각 범프들은 서로 파인 피치(fine pitch)를 이루며 형성된 상태이기 때문에 상대부품에 대한 가압력이 과다할 경우 각 범프의 전도성솔더가 옆으로 퍼지면서, 결국 서로 인접하는 범프끼리 접촉하는 브릿지 현상이 발생됨과 더불어 상대부품이 과다하게 가압됨에 따른 충격이 구리필러까지 전달되어 구리필러까지 변형되는 문제점이 있었다.That is, since the bumps are formed in a fine pitch with each other, when the pressing force on the counterpart is excessive, the conductive solder of each bump spreads to the side, resulting in a bridge phenomenon in which adjacent bumps contact each other. In addition to the occurrence of the shock is transmitted to the copper filler due to excessive pressurization of the counterpart has a problem that the deformation to the copper filler.

또한, 첨부한 도 7의 (b)도면에서 보듯이, 범프에 본딩되는 상대부품(40)이 외부력에 의하여 틸팅되는 경우, 각 범프들중 일부 범프가 상대부품과 본딩되지 않는 비접촉 현상이 발생되는 문제점이 있었다.In addition, as shown in FIG. 7B, when the counterpart 40 bonded to the bump is tilted by an external force, a non-contact phenomenon occurs in which some of the bumps are not bonded to the counterpart. There was a problem.

또한, 첨부한 도 7의 (c)도면에서 보듯이, 범프의 전도성솔더의 크기 및 부피가 과다하게 형성되는 경우에도 서로 브릿지되는 현상이 발생될 수 있다.In addition, as shown in the accompanying FIG. 7 (c), even when the size and volume of the conductive solder of the bumps are excessively formed, bridges may occur.

이에, 각 범프들이 상대부품과 전기적으로 본딩될 때, 상대부품의 가압력에 의하여 쉽게 변형되는 것을 방지할 수 있는 방안이 지속적으로 개발되고 있다.
Accordingly, when each bump is electrically bonded to the counterpart part, a method of preventing deformation easily due to the pressing force of the counterpart part has been continuously developed.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로서, 반도체 칩의 본딩패드에 형성되는 범프를 서로 다른 단면적을 갖는 2단 구조로 형성하되, 아래쪽은 넓은 단면적을 갖는 메인 구리필러로 형성하고, 위쪽은 변형 방지를 위하여 좁게 단면적을 갖는 지지용 구리필러로 형성하며, 지지용 구리필러에 전도성 솔더가 형성된 구조로 형성함으로써, 범프의 변형 방지 및 범프간의 브릿지 현상 등을 방지할 수 있도록 한 반도체 장치용 범프 및 그 형성 방법을 제공하는데 그 목적이 있다.
The present invention has been made to solve the above-described problems, the bump formed on the bonding pad of the semiconductor chip is formed in a two-stage structure having a different cross-sectional area, the bottom is formed of a main copper filler having a wide cross-sectional area The upper part is formed of a support copper filler having a narrow cross-sectional area to prevent deformation, and formed of a structure in which a conductive solder is formed on the support copper filler, thereby preventing bump deformation and bridging between bumps. It is an object of the present invention to provide a bump for a semiconductor device and a method of forming the same.

상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 반도체 칩의 본딩패드에 형성된 UBM상에 도금에 의하여 형성된 메인 구리필러와; 상기 메인 구리필러의 상면에 도금에 의하여 일체로 형성되되, 메인 구리필러에 비하여 보다 작은 단면적을 갖도록 형성되는 지지용 구리필러와; 상기 지지용 구리필러에 도금에 의하여 일체로 형성되는 전도성 솔더; 로 구성된 것을 특징으로 하는 반도체 장치용 범프를 제공한다.One embodiment of the present invention for achieving the above object is a main copper filler formed by plating on the UBM formed on the bonding pad of the semiconductor chip; A support copper filler formed integrally with the upper surface of the main copper filler by plating, and having a smaller cross-sectional area than the main copper filler; A conductive solder integrally formed with the support copper filler by plating; It provides a bump for a semiconductor device, characterized in that consisting of.

본 발명의 일 구현예에서, 상기 지지용 구리필러는 핀 형상 또는 사다리꼴 단면 형상으로 형성되는 것을 특징으로 한다.In one embodiment of the present invention, the support copper filler is characterized in that it is formed in a pin shape or trapezoidal cross-sectional shape.

또한, 상기 전도성 솔더는 메인 구리필러의 상면을 커버한느 동시에 지지용 구리필러의 전체 표면을 커버하며 형성되거나, 지지용 구리필러의 상면에만 형성되는 것을 특징으로 한다.In addition, the conductive solder may cover the entire surface of the main copper filler and at the same time cover the entire surface of the support copper filler, or may be formed only on the top surface of the support copper filler.

상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 반도체 칩의 상면에 포토레지스트를 코팅하는 단계와; 상기 포토레지스트에 대한 노광 및 디벨롭을 실시하여, 포토레지스트에 반도체 칩의 본딩패드에 형성된 UBM을 노출시키는 개구가 형성되도록 한 단계와; 노출된 UBM에 소정 높이의 메인 구리필러가 도금 공정에 의하여 형성되는 단계와; 상기 메인 구리필러의 상면에 보다 작은 단면적의 지지용 구리필러를 형성하는 단계와; 상기 지지용 구리필러의 표면에 도금 공정에 의한 전도성솔더가 형성되는 단계와; 상기 포토레지스트를 제거하는 단계; 를 포함하는 것을 특징으로 하는 반도체 장치용 범프 형성 방법을 제공한다.Another embodiment of the present invention for achieving the above object comprises the steps of: coating a photoresist on the upper surface of the semiconductor chip; Exposing and developing the photoresist, such that an opening is formed in the photoresist to expose the UBM formed on the bonding pad of the semiconductor chip; Forming a main copper filler having a predetermined height on the exposed UBM by a plating process; Forming a supporting copper filler having a smaller cross-sectional area on an upper surface of the main copper filler; Forming a conductive solder by a plating process on a surface of the support copper filler; Removing the photoresist; It provides a bump forming method for a semiconductor device comprising a.

본 발명의 다른 구현예에서, 상기 지지용 구리필러를 형성하는 단계는: 메인 구리필러를 포토레지스트의 개구에서 위쪽으로 돌출되게 형성시킨 다음, 돌출된 부분이 에칭 처리에 의하여 보다 작은 단면적의 지지용 구리필러로 형성되도록 한 것을 특징으로 한다.In another embodiment of the present invention, the forming of the support copper filler may include: forming the main copper filler to protrude upward from the opening of the photoresist, and then the protruding portion for the support of the smaller cross-sectional area by etching treatment. Characterized in that it is formed of a copper filler.

또는, 상기 지지용 구리필러를 형성하는 단계는: 메인 구리필러를 포토레지스트의 개구내에 형성하고, 이 메인 구리필러의 상단부를 에칭 처리한 다음, 그 위에 메인 구리필러의 단면적보다 더 작은 지지용 구리필러가 도금 공정에 의하여 형성되도록 한 것을 특징으로 한다.
Alternatively, the forming of the support copper filler may include: forming a main copper filler in the opening of the photoresist, etching the upper end of the main copper filler, and then supporting thereon smaller than the cross-sectional area of the main copper filler. It is characterized in that the copper filler is formed by a plating process.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.Through the above-mentioned means for solving the problems, the present invention provides the following effects.

본 발명에 따르면, 반도체 칩의 본딩패드에 형성되는 범프를 서로 다른 단면적을 갖는 2단 구조로 형성하되, 본딩패드에 형성되는 하부쪽 범프는 넓은 단면적을 갖는 메인 구리필러로 형성하고, 메인 구리필러의 위쪽에 형성되는 상부쪽 범프는 보다 작은 단면적을 갖는 지지용 구리필러로 형성함으로써, 범프의 변형 방지 및 범프간의 브릿지 현상 등을 방지할 수 있다.According to the present invention, the bumps formed on the bonding pads of the semiconductor chip are formed in a two-stage structure having different cross-sectional areas, and the lower bumps formed on the bonding pads are formed of a main copper filler having a wide cross-sectional area, and the main copper fillers. The upper bump formed on the upper portion of the upper bump may be formed of a supporting copper filler having a smaller cross-sectional area, thereby preventing deformation of the bump and bridging between bumps.

즉, 적층용 칩 또는 기판 등과 같은 상대부품이 지지용 구리필러에 전도성솔더를 매개로 도전 가능하게 적층될 때, 지지용 구리필러가 상대부품을 1차적으로 받쳐줌에 따라 그 아래쪽의 메인 구리필러에 대한 변형을 방지할 수 있다.
That is, when a counterpart component such as a stacking chip or a substrate is laminated to the support copper filler in a conductive manner through a conductive solder, the support copper filler primarily supports the counterpart component, so that the main copper filler below it is supported. It is possible to prevent deformation for.

도 1 내지 도 3은 본 발명에 따른 반도체 장치용 범프 구조를 나타내는 개략적 단면도,
도 4 및 도 5는 본 발명에 따른 반도체 장치용 범프를 형성하는 방법을 설명하는 개략적 단면도,
도 6은 종래의 반도체 장치용 범프 구조를 나타내는 단면도,
도 7은 종래의 반도체 장치용 범프에 대한 문제점을 설명하는 개략도.1 to 3 are schematic cross-sectional views showing a bump structure for a semiconductor device according to the present invention;
4 and 5 are schematic cross-sectional views illustrating a method of forming a bump for a semiconductor device according to the present invention;
6 is a cross-sectional view showing a bump structure for a conventional semiconductor device;
7 is a schematic diagram illustrating a problem with a bump for a conventional semiconductor device.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도 1 내지 도 3은 본 발명에 따른 반도체 장치용 범프 구조를 나타내는 개략적 단면도이다.1 to 3 are schematic cross-sectional views showing a bump structure for a semiconductor device according to the present invention.

본 발명에 따른 범프는 본딩패드에 형성되는 넓은 단면적의 메인 구리필러와, 메인 구리필러의 위쪽에 형성되는 보다 작은 단면적의 지지용 구리필러와, 지지용 구리필러의 표면에 형성되는 전도성솔더로 구성하여, 상대부품과의 접착시 범프간의 파인피치를 그대로 유지하면서도 범프의 변형 방지 및 범프간의 브릿지 현상 등을 방지할 수 있도록 한 점에 주안점이 있다.The bump according to the present invention comprises a main copper filler having a large cross-sectional area formed on the bonding pad, a support copper filler having a smaller cross-sectional area formed above the main copper filler, and a conductive solder formed on the surface of the support copper filler. Therefore, the main point is to prevent the deformation of the bumps and the bridge phenomenon between the bumps, while maintaining the fine pitch between the bumps when bonding to the counterpart.

상기 메인 구리필러(20)는 반도체 칩(10)의 본딩패드(12)에 도금 공정에 의하여 소정의 높이를 가지며 일체로 형성된다.The main copper filler 20 is integrally formed with a predetermined height on the bonding pad 12 of the semiconductor chip 10 by a plating process.

상기 지지용 구리필러(22)는 메인 구리필러(20)의 상면에 도금 공정에 의하여 일체로 형성되되, 메인 구리필러(20)에 비하여 보다 작은 단면적을 갖도록 형성된다.The support copper filler 22 is integrally formed on the upper surface of the main copper filler 20 by a plating process, and is formed to have a smaller cross-sectional area than the main copper filler 20.

이때, 상기 지지용 구리필러(22)는 도 1 및 도 3에서 보는 바와 같이 핀 형상으로 형성되거나, 도 2에 도시된 바와 같이 사다리꼴 단면 형상으로 형성되는 것이 바람직하지만, 이에 국한되지 않고 메인 구리필러(20)에 비하여 작은 단면적을 갖는 어떠한 형상도 채택 가능하다.At this time, the support copper filler 22 is preferably formed in a pin shape, as shown in Figures 1 and 3, or is formed in a trapezoidal cross-sectional shape as shown in Figure 2, but is not limited to the main copper filler Any shape having a smaller cross-sectional area as compared with (20) can be adopted.

상기 전도성솔더(24)는 지지용 구리필러(22)의 상단부에 도금 공정에 의하여 일체로 형성되는 바, 도 1 및 도 2에서 보듯이 지지용 구리필러(22)의 상면 및 둘레면 등 전체 표면을 감싸며 형성되거나, 도 3에서 보듯이 지지용 구리필러(22)의 상면에만 형성될 수 있다.The conductive solder 24 is formed integrally by the plating process on the upper end of the support copper filler 22, the entire surface such as the upper surface and the peripheral surface of the support copper filler 22 as shown in Figs. It may be formed to surround the, or may be formed only on the upper surface of the support copper filler 22 as shown in FIG.

여기서, 본 발명의 일 실시예에 따른 반도체 장치용 범프를 형성하는 방법을 설명하면 다음과 같다.Here, a method of forming a bump for a semiconductor device according to an embodiment of the present invention will be described.

첨부한 도 4는 본 발명의 일 실시예에 따른 반도체 장치용 범프를 형성하는 방법을 설명하는 개략적 단면도이다.4 is a schematic cross-sectional view illustrating a method of forming a bump for a semiconductor device according to an embodiment of the present invention.

먼저, 웨이퍼 상태의 반도체 칩(10)의 상면에 포토레지스트(16)를 코팅한 후, 상기 포토레지스트(16)에 대한 노광 및 디벨롭을 실시한다.First, after the photoresist 16 is coated on the upper surface of the semiconductor chip 10 in the wafer state, the photoresist 16 is exposed and developed.

이에, 노광 및 디벨롭 공정에 의하여 포토레지스트(16)에는 개구가 형성되고, 이 개구를 통해 반도체 칩(10)의 본딩패드(12)에 형성된 UBM(14)이 노출되는 상태가 된다.Thus, an opening is formed in the photoresist 16 by the exposure and development process, and the UBM 14 formed in the bonding pad 12 of the semiconductor chip 10 is exposed through the opening.

이어서, 노출된 UBM(14)에 메인 구리필러(20)를 형성하기 위한 도금 공정이 진행됨으로써, 소정 높이의 메인 구리필러(20)가 형성된다.Subsequently, the plating process for forming the main copper filler 20 on the exposed UBM 14 is performed, whereby the main copper filler 20 having a predetermined height is formed.

이때, 상기 메인 구리필러(20)를 포토레지스트(16)의 높이보다 높게 형성하여, 메인 구리필러(20)의 상단이 포토레지스트(16)의 개구를 통해 돌출되는 상태가 되도록 한다.At this time, the main copper filler 20 is formed higher than the height of the photoresist 16, so that the upper end of the main copper filler 20 is protruded through the opening of the photoresist 16.

다음으로, 상기 메인 구리필러(20)의 상단부, 즉 포토레지스트(16)의 개구에서 위쪽으로 돌출된 부분의 둘레면을 에칭 처리함으로써, 보다 작은 단면적의 지지용 구리필러(22)가 형성된다.Next, by etching the upper end portion of the main copper filler 20, that is, the portion protruding upward from the opening of the photoresist 16, the supporting copper filler 22 having a smaller cross-sectional area is formed.

즉, 메인 구리필러(20)의 돌출된 상단부가 에칭 처리에 의하여 그 단면적이 감소된 지지용 구리필러(22)가 된다.That is, the protruding upper end of the main copper filler 20 becomes the support copper filler 22 whose cross-sectional area is reduced by etching.

이어서, 상기 지지용 구리필러(22)의 표면에 도금 공정에 의한 전도성솔더(24)를 형성하는 바, 이 전도성솔더(24)는 상기와 같이 지지용 구리필러(22)의 상면 및 둘레면 등 전체 표면을 감싸며 형성되거나, 지지용 구리필러(22)의 상면에만 형성된다.Subsequently, the conductive solder 24 is formed on the surface of the supporting copper filler 22 by a plating process, and the conductive solder 24 is formed on the upper surface and the circumferential surface of the supporting copper filler 22 as described above. It is formed to surround the entire surface, or is formed only on the upper surface of the support copper filler 22.

마지막으로, 상기 반도체 칩에 코팅되어 있던 포토레지스트(16)를 제거함으로써, 메인 구리필러(20)와 지지용 구리필러(22)로 이루어진 본 발명의 2단 범프가 완성된다.Finally, by removing the photoresist 16 coated on the semiconductor chip, the two-stage bump of the present invention consisting of the main copper filler 20 and the support copper filler 22 is completed.

여기서, 본 발명의 다른 실시예에 따른 반도체 장치용 범프를 형성하는 방법을 설명하면 다음과 같다.Here, a method of forming a bump for a semiconductor device according to another embodiment of the present invention will be described.

첨부한 도 5는 본 발명의 다른 실시예에 따른 반도체 장치용 범프를 형성하는 방법을 설명하는 개략적 단면도이다.5 is a schematic cross-sectional view illustrating a method of forming a bump for a semiconductor device according to another embodiment of the present invention.

일 실시예와 같이, 웨이퍼 상태의 반도체 칩(10)의 상면에 포토레지스트(16)를 코팅한 후, 상기 포토레지스트(16)에 대한 노광 및 디벨롭을 실시함으로써, 포토레지스트(16)에는 개구가 형성되고, 이 개구를 통해 반도체 칩(10)의 본딩패드(12)에 형성된 UBM(14)이 노출되는 상태가 된다.As in one embodiment, after the photoresist 16 is coated on the upper surface of the semiconductor chip 10 in a wafer state, the photoresist 16 is exposed and developed to open the photoresist 16. Is formed, and the UBM 14 formed in the bonding pad 12 of the semiconductor chip 10 is exposed through this opening.

이어서, 노출된 UBM(14)에 메인 구리필러(20)를 형성하기 위한 도금 공정을 실시하여, 소정 높이의 메인 구리필러(20)를 형성하되, 포토레지스트(16)의 높이보다 낮게 형성하여, 메인 구리필러(20)의 상단까지 포토레지스트(16)의 개구내에 위치되는 상태가 되도록 한다.Subsequently, a plating process for forming the main copper filler 20 on the exposed UBM 14 is performed to form a main copper filler 20 having a predetermined height, but lower than the height of the photoresist 16. The upper portion of the main copper filler 20 is placed in the opening of the photoresist 16.

다음으로, 상기 포토레지스트(16)의 개구내에 위치된 메인 구리필러(20)의 상단부분에 대하여 그 상면 및 둘레면을 에칭 처리한 다음, 다시 지지용 구리필러(22)를 형성하기 위한 도금 공정이 진행된다.Next, the upper and circumferential surfaces of the main copper filler 20 located in the opening of the photoresist 16 are etched and then plated to form the support copper filler 22 again. The process proceeds.

즉, 상기 메인 구리필러(20)의 에칭 처리된 상단부에 대하여 2차 도금을 실시함으로써, 포토레지스트(16)의 높이보다 높은 지지용 구리필러(22)가 형성된다.That is, by performing secondary plating on the etched upper end of the main copper filler 20, the support copper filler 22 higher than the height of the photoresist 16 is formed.

마지막으로, 상기 반도체 칩에 코팅되어 있던 포토레지스트(16)를 제거함으로써, 메인 구리필러(20)와 보다 작은 단면적의 지지용 구리필러(22)로 이루어진 본 발명의 2단 범프가 완성된다.Finally, by removing the photoresist 16 coated on the semiconductor chip, the two-stage bump of the present invention consisting of the main copper filler 20 and the support copper filler 22 having a smaller cross-sectional area is completed.

여기서, 상기와 같이 2단 구조를 형성된 본 발명의 범프를 기판 또는 반도체 칩과 같은 상대부품과 전기적으로 연결시키는 과정을 설명하면 다음과 같다.Here, the process of electrically connecting the bump of the present invention having the two-stage structure formed as described above with a counterpart such as a substrate or a semiconductor chip will be described.

본 발명의 범프는 본딩패드(12)에 형성되는 넓은 단면적의 메인 구리필러(20)와, 메인 구리필러(20)의 위쪽에 형성되는 보다 작은 단면적의 지지용 구리필러(22)와, 지지용 구리필러의 표면에 형성되는 전도성 솔더(24)로 구성되는 바, 상대부품(40)이 적층될 때, 전도성솔더(24)를 매개로 지지용 구리필러(22)가 상대부품을(40) 받쳐주는 상태가 된다.The bump of the present invention includes a main copper filler 20 having a large cross-sectional area formed on the bonding pad 12, a support copper filler 22 having a smaller cross-sectional area formed above the main copper filler 20, and a support. Consists of a conductive solder 24 formed on the surface of the copper filler, when the mating parts 40 are stacked, the support copper filler 22 supports the mating parts 40 via the conductive solder 24. The state becomes state.

즉, 도 1 내지 도 3에서 보듯이 써멀 컴프레션 방식의 본딩 방법에 의하여 상대부품(40)을 범프상에 올려놓으며 가압시킴으로써, 상대부품(40)의 본딩영역과 지지용 구리필러(22)가 전도성솔더(24)를 매개로 연결되는 동시에 지지용 구리필러(22)가 상대부품(40)을 받쳐주는 상태가 된다.That is, as shown in FIGS. 1 to 3, the bonding area of the counterpart 40 and the support copper filler 22 are conductive by pressing the counterpart 40 on the bump by the thermal compression bonding method. At the same time, the support copper filler 22 supports the mating component 40 while being connected via the solder 24.

이때, 상대부품(40)이 지지용 구리필러(22)를 과다한 힘으로 가압하며 열접착되거나, 외부력에 의한 스트레스가 지지용 구리필러(22)에 작용하는 경우, 1차적으로 지지용 구리필러(22)에서 가압력 내지 스트레스를 완충함에 따라, 메인 구리필러(20)의 변형이 용이하게 방지될 수 있다.At this time, when the mating component 40 presses the support copper filler 22 with an excessive force and is thermally bonded, or a stress caused by an external force acts on the support copper filler 22, the support copper filler is primarily used. By buffering the pressing force to the stress at 22, the deformation of the main copper filler 20 can be easily prevented.

특히, 보다 작은 단면적을 갖는 지지용 구리필러(22)의 표면에 작은 양의 전도성솔더(24)가 도금된 상태이므로, 상대부품(40)과의 접합시 전도성솔더(24)가 측방향으로 과다하게 퍼지지 않게 되고, 결국 서로 인접하는 범프의 전도성솔더끼리 접촉되는 브릿지 현상을 용이하게 방지할 수 있다.
In particular, since a small amount of the conductive solder 24 is plated on the surface of the support copper filler 22 having a smaller cross-sectional area, the conductive solder 24 is excessively lateral in joining with the counterpart 40. It does not spread easily, it is possible to easily prevent the bridge phenomenon that the conductive solder of the bump adjacent to each other eventually contact.

10 : 반도체 칩
12 : 본딩패드
14 : UBM
16 : 포토레지스트
18 : 패시베이션 막
20 : 메인 구리필러
22 : 지지용 구리필러
24 : 전도성 솔더
40 : 상대부품10: semiconductor chip
12: bonding pad
14: UBM
16: photoresist
18: passivation film
20: main copper filler
22: support copper filler
24: conductive solder
40: relative part

Claims (6)

반도체 칩(10)의 본딩패드(12)에 형성된 UBM(14)상에 도금에 의하여 형성된 메인 구리필러(20)와;
상기 메인 구리필러(20)의 상면에 도금에 의하여 일체로 형성되되, 메인 구리필러(20)에 비하여 보다 작은 단면적을 가지는 사다리꼴 형상으로 형성되는 지지용 구리필러(22)와;
상기 지지용 구리필러(22)의 전체 표면 및 메인 구리필러(20) 상면을 커버하며 도금에 의하여 일체로 형성되는 전도성 솔더(24);
로 구성된 것을 특징으로 하는 반도체 장치용 범프.
A main copper filler 20 formed by plating on the UBM 14 formed on the bonding pad 12 of the semiconductor chip 10;
A support copper filler 22 formed integrally with the upper surface of the main copper filler 20 by plating, and having a trapezoidal shape having a smaller cross-sectional area than the main copper filler 20;
A conductive solder 24 covering the entire surface of the supporting copper filler 22 and the upper surface of the main copper filler 20 and integrally formed by plating;
A bump for a semiconductor device, characterized in that consisting of.
삭제delete 삭제delete 반도체 칩(10)의 상면에 포토레지스트(16)를 코팅하는 단계와;
상기 포토레지스트(16)에 대한 노광 및 디벨롭을 실시하여, 포토레지스트(16)에 반도체 칩(10)의 본딩패드(12)에 형성된 UBM(14)을 노출시키는 개구가 형성되도록 한 단계와;
노출된 UBM(14)에 소정 높이의 메인 구리필러(20)가 도금 공정에 의하여 형성되는 단계와;
상기 메인 구리필러(20)의 상단부를 에칭 처리하여 보다 작은 단면적을 갖는 사다리꼴 형상의 지지용 구리필러(22)를 형성하는 단계와;
상기 지지용 구리필러(22)의 전체 표면 및 메인 구리필러(20)의 상면에 도금 공정에 의한 전도성솔더(24)가 형성되는 단계와;
상기 포토레지스트(16)를 제거하는 단계;
를 포함하는 것을 특징으로 하는 반도체 장치용 범프 형성 방법.Coating the photoresist 16 on the upper surface of the semiconductor chip 10;
Exposing and developing the photoresist (16), such that an opening is formed in the photoresist (16) to expose the UBM (14) formed in the bonding pad (12) of the semiconductor chip (10);
Forming a main copper filler 20 having a predetermined height on the exposed UBM 14 by a plating process;
Etching the upper end of the main copper filler (20) to form a trapezoidal support copper filler (22) having a smaller cross-sectional area;
Forming a conductive solder (24) by a plating process on the entire surface of the support copper filler (22) and the upper surface of the main copper filler (20);
Removing the photoresist (16);
Bump forming method for a semiconductor device comprising a. 삭제delete 삭제delete
KR1020100073894A 2010-07-30 2010-07-30 Bump for semiconductor device and method for manufacturing the same KR101162504B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100073894A KR101162504B1 (en) 2010-07-30 2010-07-30 Bump for semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100073894A KR101162504B1 (en) 2010-07-30 2010-07-30 Bump for semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120012034A KR20120012034A (en) 2012-02-09
KR101162504B1 true KR101162504B1 (en) 2012-07-05

Family

ID=45836052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100073894A KR101162504B1 (en) 2010-07-30 2010-07-30 Bump for semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101162504B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101693609B1 (en) * 2015-10-30 2017-01-09 한국생산기술연구원 Manufacture method of pillar bump and pillar bump manufactured using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060087034A1 (en) 2004-10-22 2006-04-27 Advanced Semiconductor Engineering, Inc. Bumping process and structure thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060087034A1 (en) 2004-10-22 2006-04-27 Advanced Semiconductor Engineering, Inc. Bumping process and structure thereof

Also Published As

Publication number Publication date
KR20120012034A (en) 2012-02-09

Similar Documents

Publication Publication Date Title
US9117770B2 (en) Semiconductor device
KR101096039B1 (en) Printed circuit board and semiconductor package by using the same
US7638881B2 (en) Chip package
JP2011166051A (en) Semiconductor device and method of manufacturing the same
CN109390306A (en) Electronic package
JP2006310530A (en) Circuit device and its manufacturing process
TWI420630B (en) Semiconductor package structure and semiconductor package process
KR20070054553A (en) Semiconductor package and method of fabricating the same
KR20130030370A (en) Package substrate and semiconductor package including the same
KR101185454B1 (en) Chip Stack Package
US7656046B2 (en) Semiconductor device
US20100219522A1 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
US9099456B2 (en) Package of electronic device including connecting bump, system including the same and method for fabricating the same
KR101162504B1 (en) Bump for semiconductor device and method for manufacturing the same
JP2005216921A (en) Metal mask for manufacturing semiconductor device and manufacturing method for semiconductor device
US7732934B2 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same
US9437457B2 (en) Chip package having a patterned conducting plate and method for forming the same
JP2008277457A (en) Multilayer semiconductor device and package
KR101332865B1 (en) Fan-in type semiconductor package
JP4565931B2 (en) Manufacturing method of semiconductor device
JP2012023409A (en) Circuit device and method for manufacturing thereof
JP2008060159A (en) Semiconductor device and manufacturing method therefor
JP2005353854A (en) Wiring board and semiconductor device using the same
KR101162507B1 (en) Bump for semiconductor device package and method for manufacturing the same
JP2013110264A (en) Semiconductor device and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 7