KR101261297B1

KR101261297B1 - 신호 패턴과 분산에 강인성을 갖는 통계적 기준 발진기

Info

Publication number: KR101261297B1
Application number: KR1020110107628A
Authority: KR
Inventors: 배현민; 한진호
Original assignee: 한국과학기술원
Priority date: 2010-11-19
Filing date: 2011-10-20
Publication date: 2013-05-07
Also published as: KR20120054511A

Abstract

본 발명의 통계적 기준 발진기는 입력 데이터를 입력 받아 상기 입력 데이터를 제1분주율로 나눈 기준 신호를 출력하는 통계적 기준 클록 발생기; 출력 신호의 주파수를 제2분주율로 나누어 피드백 신호를 출력하는 분주기; 상기 기준 신호와 상기 피드백 신호의 차이에 따른 차이 신호를 출력하는 주파수 검출기; 및 상기 차이 신호에 따라 상기 출력 신호를 출력하는 출력 신호 발생부를 포함한다.

Description

신호 패턴과 분산에 강인성을 갖는 통계적 기준 발진기{Signal Pattern and Dispersion Tolerant Statistical Reference Oscillator }

본 발명은 신호 패턴과 분산에 강인성을 갖는 통계적 기준 발진기에 관한 것이다.

한정된 동작 범위를 갖는 위상 동기 회로(Phase Locked Loop: PLL)를 포함하고 있는 대부분의 유선 통신 시스템은 추가적인 주파수 획득 회로(frequency acquisition loop)를 필요로 한다. 주파수 획득 루프에서 전형적으로 사용되는 위상 주파수 검출기(Phase Frequency Detector: PFD)는 수정 발진기와 같은 외부의 기준 클록을 필요로 한다. 이는 전체 시스템의 비용 및 전력 소모를 증가시키는 원인이 된다.

기준기를 필요로 하지 않는 다양한 CDR (Clock and Data Recovery) 기술은 입력 데이터로부터 직접 데이터 레이트(data rate)를 추출한다. 또한, 일부 기술은 유한 상태 기술(Finite-State Machine: FSM)을 기본으로 한 주파수 검출기를 사용하고, 또 다른 기술은 지연 동기 회로(Delay Locked Loop: DLL)를 기본으로 한 주파수 동기 회로(Frequency Locked Loop: FLL)를 사용하고, 또 다른 기술은 회선 코딩 분석기(line coding analyzer)를 이용한다.

하지만 전술한 기술들은 고속 유선 통신 산업에서 상업화하는데 한계가 있다. 이는 입력 데이터의 속도로 동작하는 복잡한 논리 블록의 제작이 까다롭기 때문이다. 더욱이 이러한 논리 블록은 과도하게 전력을 소모할 뿐 아니라 사용되는 발진기의 종류나 입력 데이터 패턴에 의존하는 문제점이 있다.

또한, 종래에 사용되는 VCDL(voltage controlled delay line)의 경우에는 PVT (Process, Voltage and Temperature Variation) 변이로 인해 모든 칩에서 동일한 지연을 제공할 수 없다. 따라서 부정확한 주파수 로킹을 야기하는 문제점이 있다.

따라서, 제작이 용이하고, 전력 소모를 줄이면서도 정확한 주파수 로킹을 가능하게 하는 기술이 요구된다.

한국공개공보 제10-2003-0061291호 (2003.07.18)

본 발명은 종래기술의 문제점을 해결하기 위해 안출된 것으로써, 저전력으로 고속 직렬 통신에 적합한 주파수 획득 기술을 제공함에 그 목적이 있다. 본 발명은 라인 레이트에서 동작하는 소자의 사용을 줄임으로써 전력 소모를 최소화할 수 있는 통계적 기준 발진기를 제공함에 그 목적이 있다. 본 발명은 수정 발진기(crystal oscillator)와 같은 외부 소자 없이 분주기(frequency divider)를 통해 기준 클록(reference clock)을 제공할 수 있는 통계적 기준 발진기를 제공함에 그 목적이 있다. 또한, 본 발명은 절대 지터를 줄일 수 있는 통계적 기준 발진기를 제공함에 그 목적이 있다. 또한, 본 발명은 분산과 잡음 환경에서의 입력 데이터의 오류를 최소화하고 데이터 패턴에 상관없이 로킹 주파수를 획득할 수 있는 통계적 기준 발진기를 제공함에 그 목적이 있다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 실시예에 따른 통계적 기준 발진기는 입력 데이터를 입력 받아 상기 입력 데이터를 제1분주율로 나눈 기준 신호를 출력하는 통계적 기준 클록 발생기; 출력 신호의 주파수를 제2분주율로 나누어 피드백 신호를 출력하는 분주기; 상기 기준 신호와 상기 피드백 신호의 차이에 따른 차이 신호를 출력하는 주파수 검출기; 및 상기 차이 신호에 따라 상기 출력 신호를 출력하는 출력 신호 발생부를 포함한다.

통계적 기준 클록 발생기는 다중 임계값 슬라이서와 주파수 분주기를 포함하며, 상기 다중 임계값 슬라이서는 다중 임계값을 이용해 상기 입력 데이터의 신호를 검출하여 상기 주파수 분주기에 입력하며, 상기 주파수 분주기는 상기 다중 임계값 슬라이서로부터 입력된 신호를 상기 제1분주율로 나눌 수 있다.

입력 데이터 내의 랜덤하지 않은 신호를 스킵할 수 있는 CID 보상 블록을 더 포함할 수 있다.

본 발명에 따르면 저전력으로 고속 직렬 통신에 적합한 주파수 획득 기술을 제공할 수 있다. 본 발명에 따르면 라인 레이트에서 동작하는 소자의 사용을 줄임으로써 전력 소모를 최소화할 수 있는 통계적 기준 발진기를 제공할 수 있다. 본 발명의 통계적 기준 발진기는 수정 발진기(crystal oscillator)와 같은 외부 소자 없이 주파수 분주기(frequency divider)를 통해 기준 클록(reference clock)을 제공할 수 있다. 또한, 본 발명의 통계적 기준 발진기는 분산과 잡음 환경에서 입력 데이터의 오류를 최소화하고 데이터 패턴에 상관 없이 로킹 주파수를 획득할 수 있다. 또한, 본 발명의 통계적 기준 발진기는 실제 데이터에 대해서도 정확한 로킹 주파수를 제공할 수 있다.

도1은 본 발명의 실시예에 따른 통계적 기준 발진기를 나타낸다.
도2는 N으로 분주된 입력 데이터의 에지 세퍼레이션의 확률분포를 N의 값에 따라 나타낸다.
도3은 분할된 NRZ신호와 이상적인 사각파 클록 신호의 전력 스펙트럼 밀도(Power Spectrum Density : PSD)를 시뮬레이션을 통해 나타낸 것이다.
도4는 본 발명의 실시예에 따른 SRCG의 양선형변환된 싱글사이드밴드 (single sideband) 위상잡음을 나타낸다
도5는 본 발명의 실시예에 따른 SRCG의 싱글사이드밴드 (single sideband) 위상잡음의 이론적인 형태와 시뮬레이션 결과를 비교해서 나타낸다.
도6는 본 발명의 실시예에 따른 SRCG의 싱글사이드밴드 (single sideband) 스펙트럼 L(f) 시뮬레이션 결과를 분석해서 나타낸다.
도7는 본 발명의 실시예에 따른 SRCG의 위상잡음과 L(f)를 나타낸다.
도8는 본 발명의 실시예에 따른 SRCG를 종래의 위상 주파수 검출기와 함께 이용하는 경우의 누적 지터 발생을 예시한다
도9는 N=1024일 때 본 발명의 실시예에 따른 SRCG와 함께 사용된 PFD 기반 PLL의 트렌지언트(transient) 시뮬레이션 결과이다.
도10는 종래의 회전 주파수 검출기의 페이저 다이어그램을 나타낸다.
도11는 본 발명의 실시예에 따른 FLL의 S도메인 블락 다이어그램이다.
도12는 본 발명의 실시예에 따른 SRCG, FLL 및 필터링된 위상 잡음의 보드 플롯이다.
도13은 분할 비율에 따라 변형된 본 발명의 실시예에 따른 SRCG의 위상잡음과 이론 곡선을 나타낸다.
도14는 종래의 회전 주파수 검출기 전달함수, 에지 확률분포 및 그들의 곱을 나타내는 커브곡선이다.
도15는 종래의 회전 주파수 검출기에서의 분할 비율 N에 따른 주파수 오프셋의 관계를 나타내는 커브곡선이다.
도16는 종래의 카운트 방식의 주파수 검출기 전달함수, 에지 확률분포를 나타내는 커브곡선이다.
도17은 양자화된 카운트 방식의 주파수 검출기의 전달함수를 나타낸다.
도18은 종래의 카운트 방식의 주파수 검출기에서의 기준 값 M 및 분할 비율 N에 따른 주파수 오프셋의 관계를 나타내는 커브곡선이다.
도19는 최종 이론 식과 본 발명의 실시예에 따른 FLL의 위상 잡음 시뮬레이션 결과을 나타낸다.
도20는 분산 환경에서 SRCG의 주파수와 BER의 관계를 나타낸다.
도21a 내지 도21d는 단일 임계값 슬라이서 및 다중 임계값 슬라이서의 구조 및 이들의 동작을 예시한다.
도22은 차지 펌프의 출력단에서 SRCG의 트렌지언트 응답(transient response)을 시뮬레이션한 결과이다.
도23는 본 발명의 다른 실시예에 따른 통계적 기준 발진기를 예시한다.
도24은 본 발명의 실시예에 따른 CID 보상 블록의 구현 회로를 예시한다.

이하, 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명된다. 도면들 중 인용부호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 인용부호들로 표시됨을 유의해야 한다. 참고로 본 발명을 설명함에 있어서 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도1은 본 발명의 실시예에 따른 통계적 기준 발진기를 나타낸다. 도1에 도시된 본 발명의 실시예에 따른 통계적 기준 발진기는 입력 데이터를 입력 받아 입력 데이터를 제1분주율로 나눈 기준 신호를 출력하는 통계적 기준 클록 발생기(100: SRCG (Stochastic Reference Clock Generator)), 출력 신호의 주파수를 제2분주율로 나누어 피드백 신호를 출력하는 분주기(400), 기준 신호와 피드백 신호의 차이에 따른 차이 신호를 출력하는 주파수 검출기(200), 및 상기 차이 신호에 따라 상기 출력 신호를 출력하는 출력 신호 발생부(300)를 포함한다. 본 발명의 실시예에 따른 통계적 기준 발진기는 선택적으로 CID (consecutive Identical Digit) 보상 블록을 더 포함할 수 있다.

본 발명의 실시예에서 분주기(400), 주파수 검출기(200) 및 출력 신호 발생부(300)가 더해져서 FLL(Frequency Locked Loop)를 구성한다.

본 발명의 실시예에 따른 통계적 기준 클록 발생기(100: SRCG)는 다중 임계값 슬라이서(110)와 주파수 분주기(120)를 포함할 수 있다. 다중 임계값 슬라이서(110)는 다중 임계값을 이용해 입력 데이터의 신호를 검출하여 주파수 분주기(120)에 입력한다. 이에 대한 설명은 도21과 관련하여 상세하게 후술한다.

주파수 분주기(120)는 입력 데이터를 제1 분주율(N)로 나누어 클록과 같은 신호를 만들어 출력한다. 이러한 주파수 분주기(120)의 출력 신호를 기준 신호로 지칭한다. 랜덤 NRZ (Random Non-Return-to-Zero) 신호의 천이(transition) 확률이 50%이다. 따라서, 입력으로 들어오는 랜덤 데이터(random data)를 분주기를 통해서 나누어 주면, 분할 배수가 증가함에 따라 상기 분주된 신호가 마치 50%의 듀티 사이클(duty cycle)을 갖는 기준 클록(reference)처럼 출력된다. 이는 도1에 도시된다. 따라서, 이러한 다중 위상 주파수 분주기(120)를 사용함으로써 기준 클록으로 사용하기 위한 수정 발진기와 같은 외부 소자를 필요로 하지 않게 된다.

본 발명의 실시예에 따른 주파수 분주기(120)에 의해 분할된 랜덤 데이터의 인접한 천이 에지(transition edge) 사이의 시간 간격은 음이항 랜덤 프로세스(negative binomial random process)로 모델링할 수 있다. 상기 시간 간격은 에지 세퍼레이션(edge separation)으로 정의될 수 있다.

음이항 랜덤 프로세스는 기대하는 성공 횟수가 발생할 때까지 반복되는 시도 횟수로 표현된다. 본 발명의 실시예에서 상기 성공 횟수는 특정한 데이터 천이이고 시도 횟수는 분할된 랜덤 데이터의 단위 간격(unit interval: T_unit)이다

랜덤 NRZ 신호에서 단위 간격의 에지에서 특정한 데이터 천이가 발생할 확률은 0.5이고 이러한 데이터 천이가 일어나는 사건은 서로 독립적이다. 만약 분주기가 특정한 에지(예컨대, 상승 에지)만을 포착한다면, N으로 분할된 데이터에서 특정한 데이터 천이는 2N 데이터 천이마다 발생한다. 이 경우 분할된 랜덤 신호의 2T_unit 내에 특정한 에지를 가질 확률은 0.5이다.

따라서, N으로 분할된 신호를 분석하면 에지 세퍼레이션의 평균μ와 분산σ²은 아래와 같다.

수학식1

수학식2

N으로 분할된 신호의 평균 주파수는

이다. 도2는 분할 비율(N)을 1부터 2,048로 2의 배수로 변화시키면서 분할된 신호의 에지 세퍼레이션의 확률분포를 나타낸 것이다. 확률분포는 중심극한정리(Central Limit Theorem)에 의해서 분할 비율이 증가할수록 표준 분포(Normal Distribution)에 가까워진다.

에지 세퍼레이션의 평균과 분산 모두가 N에 선형적으로 증가할 때, 본 발명의 실시예에 따른 SRCG(100)의 RMS 피리어드 지터(RMS period jitter: J_period)는 아래와 같이 정의될 수 있다.

수학식3

상기 수학식3으로부터 알 수 있는 바와 같이, J_period은 N¹ ^/2에 반비례한다. 다시 말하면, 분할된 NRZ 신호의 출력 스펙트럼은 분할 비율이 증가할수록 클록 신호의 스펙트럼에 가까워진다. 도3은 분할된 NRZ신호와 이상적인 사각파 클록 신호의 전력 스펙트럼 밀도(Power Spectrum Density: PSD)를 시뮬레이션을 통해 나타낸 것이다. N=1024로 분할된 NRZ 신호의 PSD는 기본 주파수 근처에서 클록 신호의 PSD와 유사함을 알 수 있다. 이로부터, 분주율이 1024 (N=1024)인 경우에 분주된 랜덤 신호는 실질적으로 기준 클록으로서 기능할 수 있음을 알 수 있다.

분할된 데이터의 평균, 분산, 피리어드 지터를 계산한 값이 아래 표1에 표시된다.

N	32	64	128	256	512	1024
Mean(UI)	128	256	512	1024	2048	4096
Var.(UI)	128	256	512	1024	2048	4096
Jitter(UI_rms)	0.088	0.0625	0.0442	0.0315	0.0221	0.0156

이상적인 클록 에지로부터 최대의 위상 편차(maximum phase deviation)로 정의되는 절대 지터(absolute jitter)는 주파수 영역(frequency domain)에서 위상 잡음(phase noise) L(f)으로 표현된다. 위상 지터는 이상적인 주기와 실제 주기 사이의 시간 차이로 정의된다. k번째 주기에서의 위상 지터인

의 라디안 표현식은 아래와 같다.

수학식4

여기서

는 신호의 주기를 나타낸다. 총 출력 지터는 아래와 같다.

수학식5

여기서

는 위상 지터

의 전력스펙트럼밀도(PSD)이다.

SRCG의 주기는

이다. 피리어드 지터는 아래와 같이 표현된다.

수학식6

여기서

는 k번째 주기의 제로 교차점 시간이고,

는 클록 주기이다. 피리어드 지터 시퀀스는 절대지터 시퀀스의 1차 미분에 해당하고, 이것은 Z-도메인에서

으로 모델링 할 수 있다. 따라서 절대 위상 지터의 전력스펙트럼 밀도 함수

는 피리어드 지터의 전력스펙트럼밀도함수

와 아래와 같은 관계를 가진다.

수학식7

피리어드 지터의 분산

는 수학식2의

와 같고,

와 아래와 같은 관계를 가진다.

수학식8

SRCG의 피리어드 지터는 독립적인 화이트 프로세스(white process)이기 때문에, 피리어드 지터의 전력스펙트럼밀도함수

는 상수값으로 아래와 같다.

수학식9

절대 위상의 전력스펙트럼밀도는 수학식7에 의해서 아래와 같이 표현된다.

수학식10

수학식7의 D(z)를 양선형 변환(bilinear transformation)하면 다음과 같다.

수학식11

도4는 분할된 NRZ 신호의 양선형 변환된 싱글 사이드 밴드(single side band) 잡음를 나타낸다. 3dB 코너 주파수(3-dB corner frequency)는 다음과 같이 주어진다.

수학식 12

분할된 NRZ 신호의 절대지터 전력스펙트럼밀도함수(PSD)는

지역에서는 분할비율 N이 증가함에 따라 선형적으로 감소한다. 고주파 위상 잡음 바닥은

에 위치해 있고 분할비율과는 무관하다. 도5는 분할비율 N=1024 및 데이터 천이확률 p=0.5일 때, 수학식 10, 11에 대한 싱글-사이드밴드 위상잡음의 이론적인 형태와 시뮬레이션 결과를 나타낸다. 시뮬레이션 결과는 수학식 10과 정확히 일치하고 양선형변환에 의한 수학식 11은

지역에서는 적절히 근사화하는 반면 고주파 영역에서는 다소 어긋남을 보여준다. 이는 양선형 변환이 Z도메인에서

에 해당하는 영역을 연속시간도메인에서

로 매핑시켜주기 때문이다. 그러나, 양선형변환을 통해 예상되는 고주파영역의 위상잡음바닥은 수학식10의 최소값과 같고, 실제 위상잡음바닥을 잘 표현해준다.

SRCG 출력신호

의 PSD 특성 함수식 11을 이용해서 계산할 수 있고 여기서

는 N이 충분히 클 때 가우시안 프로세스로 모델링 할 수 있으므로, 아래와 같이 나타낸다.

수학식13

여기서 c는

로 주어지는 전력스펙트럼밀도함수이고,

는

의 퓨리에 계수로 아래와 같이 정의된다.

수학식14

싱글 사이드 밴드 전력 스펙트럼의 노멀라이즈(Normalize)된 형태는 아래와 같다.

수학식15

여기서

이고, 작은 값의 c와

에 대해서 근사화한 형태는 아래와 같이 나타낸다.

수학식16

SRCG의 라인너비(line width), fLW는 아래와 같다.

수학식17

라인너비와 평균 주기는 오직 파라미터 N에 의존하기 때문에,

노멀라이즈된 라인 너비는 SRCG의 출력신호에 대한 더 나은 정보를 전달해준다. 노멀라이즈된 라인너비는, 아래와 같이 나타낸다.

수학식18

노멀라이즈된 라인너비는 1/N에 비례하고, SRCG의 위상잡음은 N이 증가함에 따라 감소한다.

도6는 수학식 16에 대해서 N = 128일 때 시뮬레이션 결과를 나타낸다. 시뮬레이션 결과는 SRCG의 신호를 노멀라이즈(normalized) 및 다운 컨버티드(down converted) 한 후 패스트 퓨리에 트랜스폼(Fast Fourier transform)을 통해 얻을 수 있으므로, 작은 N을 사용하여 시뮬레이션 하는 시간을 절약할 수 있다. 분할비율 128은 위상잡음을 가우시안 프로세스로 모델링하기에 충분히 크다고 할 수 있다. 도 7는 수학식 11에서 위상잡음의 싱글 사이드밴드 PSD 와 수학식 16에서 L(f)를 나타낸다. 도 7로부터 수학식 11과 16은 아래의 잘알려진 관계에 부합한다는 것을 알 수 있다.

수학식19

여기서 주파수범위는

이다.

본 발명의 실시예에 따른 SRCG에서 분할 비율이 충분히 높지 않은 경우, 일반적인 위상 주파수 검출기는 본원 발명의 실시예에 따른 SRCG와 함께 사용되는 경우 오작동이 일어날 수 있다.

도8는 본 발명의 실시예에 따른 SRCG를 종래의 위상 주파수 검출기와 함께 이용하는 경우의 누적 지터 발생을 예시한다. 이는 도8에 도시된 바와 같이, 후술할 전압 제어 발진기(320: VCO)의 발진 주파수와 SRCG의 평균 주파수가 정확히 매칭(match)되는 경우라도, PLL의 폐쇄 루프 대역폭(closed-loop bandwidth) 밖에 존재하고 종국에는 큰 업데이트 펄스들을 생성하는 큰 피리어드 지터의 축적 때문이다. 이러한 문제는 낮은 비율로 분할된 SRCG신호에서 더욱 부각된다.

도9은 N=1024일 때 본 발명의 실시예에 따른 SRCG와 함께 사용된 PFD 기반 PLL의 트렌지언트(transient) 시뮬레이션 결과이다. 도9에서 알 수 있는 바와 같이, VCO의 주파수가 SRCG의 평균 주파수를 따라가지만 PLL의 폐쇄 루프 대역폭 밖에 있는 추적되지 않는 큰 위상 지터로 인해 계속적으로 변동한다.

이러한 문제는 축적된 위상 지터에 민감하지 않은 주파수 검출기를 사용함으로써 완화될 수 있다. 따라서, 도1에 도시된 바와 같이 본 발명의 실시예 따른 주파수 검출기(200)는 SRCG(100)로부터 출력되는 기준 신호와 상기 출력 신호 발생부(300)로부터 출력되어 상기 분주기(400)를 통과한 피드백 신호 사이의 주파수 차이를 검출한다.

주파수 검출기(200)로서 일반적인 회전 주파수 검출기(rotational frequency dectector)를 사용할 경우에 동작 원리는 도10에서 알 수 있다. 분주된 VCO 클록 신호의 한 사이클이 페이저(phasor) 다이어그램의 축에 맵핑(mapping)되어 있을 때, 두 개의 페이저는 분주된 VCO 클록 신호에 대한 레퍼런스 클록신호(SRCG의 출력신호)의 가까운 두 주기의 상대적 위상을 의미한다. 위상차이의 부호와 크기는 회전의 방향과 주파수 차이의 크기를 의미한다. 위상 차이가 양수면

이고 음수이면 그 반대이다. 주파수 검출부(200)의 출력 FD_out은 아래와 같이 구할 수 있다.

수학식20

여기서,

는 k번째 분주된 VCO 클록과 기준 클록(SRCG(100)의 출력 신호)의 위상 차이이다. T_REF와 T_CLK은 각각 기준 클록과 피드백 신호의 한 주기를 의미하고 f_REF와 f_CLK는 각각 기준신호와 피드백 신호의 주파수이다.

Z-변환을 이용한 FD의 위상 도메인 전달 함수는 다음과 같다.

수학식21

S-도메인 표현하기 위해서, 수학식 21에 양선형 변환을 취하면 다음과 같다.

수학식22

여기서

는 SRCG 출력 신호의 주파수에서 위상 업데이트가 발생하는 동안의 평균 주기이다.

본 발명의 실시예에 따른 통계적 기준 발진기에서 SRCG에 연결된 FLL은 SRCG에서부터 오는 지터를 줄이고 모양을 다듬도록 디자인될 수 있다. 도11은 본 발명의 실시예에 따른 FLL의 블록 다이어그램이다. FLL의 위상-주파수 도메인의 표현식은 아래와 같다.

수학식23

여기서

는 전압제 제어 발진기(VCO : 320)의 이득,

는 차지펌프의 전류, C는 루프필터(loop filter)의 커패시턴스, 그리고 N은 주파수 분주기의 분할 비율이다. 분주율 N이 증가할수록, FLL의 게인은 증가하지만 FLL의 대역폭은 일정하다. 이는 첫번째 폴(pole)이 N값과 관계 없이 다음과 같이 표현되기 때문이다.

수학식24

SRCG의 출력신호를 입력으로 가지는 FLL의 출력 전력 스펙트럼 밀도함수는 다음과 같이 주어진다.

수학식25

분주율 N을 증가시키면 수학식10에 나타난 것처럼 SRCG의 출력 위상잡음은 줄어들지만, FLL로 필터링(filtering)된 SRCG의 출력 위상잡음은 FLL의 이득이 N에 비례하여 증가하기 때문에 N과는 무관하게 바뀌지 않는다. SRCG에 의한 FLL의 출력위상잡음은 분주율 N이나 FLL의 두번째 폴(pole) 주파수를 조절하는 것으로는 줄일 수 없다. 따라서, 폐쇄 루프 대역폭(closed-loop bandwidth)를 작게하는 것이 총 위상 잡음을 줄이는 유일한 방법이다. 도12은 이러한 조건을 요약한 보드플롯(Bode plot)을 나타내고, 도 13은 FLL의 폐쇄 루프 대역폭(closed-loop bandwidth)에 대한 총 출력 위상잡음을 시뮬레이션한 결과이다.

일반적인 회전 주파수 검출기(rotational frequency detector : RFD)는 VCO와 기준 클록 사이의 주파수 차이를 다중위상 VCO 클록으로 기준 클록을 샘플링하여 추출해 낸다. 인접한 샘플의 위상 차이는 주파수 정보를 담고 있다. 일반적으로 RFD의 전달 특성은 도14에 도시된다. 일반적인 RFD의 동작 범위는 ±50%이며, 선형적인 구간은 ±25%이다.

도14는 랜덤 NRZ 신호를 분할비율 2로 분주했을 때 출력 신호의 확률질량함수(PMF)와 RFD의 전달 특성을 겹쳐서 나타내고 있다. RFD의 선형구간이 생성된 랜덤 주파수의 일부분만 커버하기 때문에RFD의 비선형성은 FLL 출력신호에 주파수 오프셋(frequency offset)을 야기한다. 만약 RFD의 전달 특성곡선의 첫번째 제로크로싱(zero crossing)이 확률질량함수의 평균 주파수와 일치되어 있으면 선형구간 밖의 비대칭적인 주파수 분포는 RFD의 출력에 DC성분을 만들어 내고 이것은 주파수 오프셋을 만들어 낸다. 따라서 주파수 오프셋을 줄이기 위해서, 분할 비율 N값을 충분히 크게 하여 확률질량함수의 대부분의 범위가 선형구간 안에 분포되어야 한다. 도15는 분할 비율 N에 따른 주파수 오프셋의 크기를 시뮬레이션을 통하여 얻은 것이다. 도 15에서 알 수 있듯이 주파수 오프셋이 100ppm이하게 되게 하려면 분할 비율은 40보다 크게 정하여야 한다.

카운터(counter)를 이용해 구현한 FD는 기준 클록 신호의 한 주기 동안 VCO 클록 신호로 카운트(count)하여 기준 값 M과의 차이로 주파수 차이를 추출한다. 기준 값 M은 FLL이 원하는 주파수에 락(lock)을 한 경우에 카운트된 숫자이다. 이 경우 전달 함수가 도 16과 같이 주파수의 모든 범위가 선형적이기 때문에, SRCG(100)의 분할 비율과 상관없이 주파수 오프셋이 존재하지 않는다.

그러나 만약 M이 작다면 양자화 효과(quantization effect)가 도17과 같이 나타난다. 양자화된 주파수 검출기의 평균 전달함수는 이상적인 경우보다 아래에 존재하게 되므로 FLL 출력 신호에 주파수 오프셋이 나타난다. 도18은 기준 값 M과 분할 비율 N에 따른 주파수 오프셋을 시뮬레이션을 통하여 구한 그래프이다. 주파수 오프셋은 M과 N을 증가시킴에 따라 감소한다. 주파수 오프셋을 100ppm이하로 만들기 위해서 M은 32이상으로 설정된다.

실제로 주파수 검출기(200)의 출력은 업데이트 신호를 홀딩(holding)하는 시간 샘플 간격 T₀ 동안 연속적이다. 이 과정은 T₀주기의 제로-오더-홀드(zero-order-hold : ZOH)로 모델링 할 수 있고 ZOH과정의 주파수 응답이 위상 잡음 곡선에 나타난다. ZOH 과정의 주파수 도메인 전달 함수는 다음과 같다.

수학식26

수학식25와 26을 곱함으로써 ZOH 효과를 보이도록 위상 잡음을 표현 할 수 있다.

수학식27

수학식27의 점근식은 수학식26을 양선형 변환을 취하면 다음과 같다.

수학식28

ZOH에 의한 점근식의 폴(pole)의 위치는

이다. 도19는 수학식 27과 28의 이론적 분석이 시스템 시뮬레이션과 비교하여 정당함을 말해준다. ZOH에 의한 폴은 분할 비율 N에 반비례 하기 때문에 N을 증가시켜 높은 주파수의 위상 잡음을 감소시킬 수 있다.

CDR이 채널 분산(dispersion)으로 인해 SNR(Signal to Noise Ratio) 페널티를 갖는 경우에, CDR과 동일한 입력을 공유하는 SRCG는 클록과 유사한 신호를 생성하지만 이 신호의 주파수는 이상적인 클록의 주파수보다 낮을 수 있다. 분산이 존재하는 환경에서 CDR에서 발생된 에러는 SRCG로 하여금 유효한 데이터 천이를 놓치게 만들 수 있다. 따라서, 분산으로 인해 데이터가 분할되지 않은 상태로 남을 수 있다. 즉, 분산과 잡음이 존재하는 환경에서는 SRCG가 입력 데이터를 제대로 검출하지 못하는 경우가 발생할 수 있다. 이러한 경우 결과적으로 원하지 않는 값으로 주파수 로킹이 일어나게 된다.

도20은 분산 환경에서 SRCG의 주파수와 BER(Bit Error Rate)의 관계를 나타낸다. CDR이 분산때문에 10^-3의 BER을 가지는 경우, SRCG의 출력은 이상적인 경우보다 1000ppm 만큼 낮을 수 있다. 이것은 대부분의 에러가 고주파 데이터를 검출하지 못해서 발생하기 때문이다. 보상되지 않은 BER이 10^-3보다 큰 경우, 위상 고정 루프의 좁은 풀인 범위를 고려하여 주파수 오프셋이 보상되어야 한다.

도21a 및 21b는 종래의 단일 임계값 슬라이서를 구비하는 SRCG의 구조 및 이의 동작을 예시한다. 도21b에는 분산을 갖는 입력 신호, 검출 신호 및 분주 신호의 예가 도21a의 구성과 관련 지어 원도면번호 1 내지 3으로 표시된다. 도21b로부터 알 수 있는 바와 같이, 단일 임계값 슬라이서(small to full로 표시)에 의해 유효한 데이터 천이를 제대로 검출하지 못하여, 분주기에 의해 분주된 신호의 주파수가 이상적인 경우의 주파수보다 낮은 것을 도시하고 있다. 즉, 입력 데이터 신호가 분산과 잡음의 영향으로 변형된 경우에는 하나의 임계값으로는 모든 신호를 오류 없이 검출할 수 없다.

따라서, 본 발명의 실시예에서는 분산 및/또는 잡음으로 인해 변형된 신호를 오류 없이 검출하기 위해서 다중 임계값 슬라이서(110)를 사용할 수 있다.

도21c 및 21d는 본 발명의 실시예에 따른 다중 임계값 슬라이서(110)를 구비하는 분산에 강인성을 갖는 SRCG의 구조 및 이의 동작을 예시한다.

도21d에서 알 수 있는 바와 같이, 다중 임계값 슬라이서(110)는 단일 임계값 슬라이서가 놓칠 수 있는 작은 데이터 천이를 검출할 수 있다. 즉, 도21b의 원도면번호1로 표시된 분산 환경의 입력 데이터 중에 단일 임계값 슬라이서로 검출되지 못한 데이터 천이가 다중 임계값 슬라이서(110)를 이용하는 경우에는 검출될 수 있다.

도21d에는 분산을 갖는 입력 신호에 대한 검출 신호 및 분주 신호의 예가 도21c의 구성과 관련 지어 원도면번호 4 내지 11로 표시된다. 도21d 및 원도면번호 11로부터 알 수 있는 바와 같이, 다중 임계값 슬라이서를 통해 분산 및 잡음에 의해 변형된 입력 신호를 오류 없이 검출할 수 있다. 따라서, 다중 임계값 슬라이서(110)를 통해 검출된 신호를 분주한 신호의 주파수가 이상적인 경우의 주파수와 동일함을 알 수 있다.

도21c에서, 낮은 임계값을 갖는 슬라이서는 '0'에서 시작되는 작은 천이를 검출하고 높은 임계값을 갖는 슬라이서는 '1'에서 시작되는 천이를 검출한다. 여기서, 다중 임계값 슬라이서들 각각의 출력은 후속되는 블록들의 동작 주파수를 낮추기 위해 분할될 수 있다(DIV_2). 이렇게 분할된 데이터의 천이 에지는 예컨대, 에지 검출기를 이용해서 추출될 수 있다. 여기서, OR 게이트들은 에지 검출기로부터 데이터 천이 정보를 수집한다. 수집된 데이터는 평균 주파수를 보정한 뒤 분주될 수 있다.

본 발명의 실시예에 따른 다중 임계값 슬라이서(110)는 도21c에 도시된 바와 같이 구현될 수 있다. 하지만, 이는 단지 예시일 뿐이며 전술한 기능을 수행하는 어떤 구성이라도 본 발명의 범위에 포함될 수 있다. 예컨대, 도21c에서는 3개의 임계값을 갖는 슬라이서가 이용되지만 더 많은 수 또는 더 작은 수의 임계값 슬라이서를 이용하는 것도 가능하다. 예컨대, 분산에 더욱 강인한 SRCG를 위해서는 더 많은 수의 임계값 슬라이서를 이용할 수 있다. 본 발명의 실시예에 따라 다중 임계값 슬라이서를 구비한 SRCG는 오직 한 종류의 데이터 천이만 검출하면 되므로 데이터 레이트에서 작동하는 것이 가능하다.

본 발명의 실시예에 따른 통계적 기준 발진기는 도1에 도시된 바와 같이, 주파수 검출기(200)의 업펄스 신호 또는 다운펄스 신호에 따라 출력신호를 출력하는 출력 신호 발생부(300)를 포함한다. 상기 출력 신호 발생부(300)는 상기 업펄스 신호 또는 다운 펄스 신호에 대응하여 전하를 충전 또는 방전하는 차지 펌프(310)와 상기 차지 펌프(310)의 출력 신호에 대응하여 주파수와 위상이 보상된 출력신호를 발진하는 전압 제어 발진기(VCO:320)를 포함한다.

상기 차지 펌프(310)는 상기 업펄스 신호와 다운펄스 신호에 대응하여 그 출력 전압을 증가 또는 감소시킨다. 또한, 본 발명에 따른 통계적 기준 발진기는 상기 차지 펌프(310)의 출력 전압에 포함된 잡음 및 고주파 성분을 제거하는 저역 통과 필터(미도시)를 더 포함할 수 있다.

상기 전압 제어 발진기(320)는 상기 차지 펌프(310)의 출력 전압을 이용하여 주파수가 보상된 출력 신호를 출력한다. 결과적으로, 상기 전압 제어 발진기(320)는 상기 주파수 검출부(200)에서 출력되는 업펄스 신호의 폭을 이용하여 출력 주파수를 증가시키거나, 다운펄스의 신호의 폭을 이용하여 출력 주파수를 감소시킨다.

본 발명의 실시예에 따른 통계적 기준 발진기는 도1에 도시된 바와 같이, 상기 출력 신호 발생부(300)로부터 발생된 출력 신호를 기설정된 분주율로 나누어 피드백 신호를 출력하는 분주기(400)를 포함할 수 있다. 본 발명의 실시예에서 상기 분주율은 상기 주파수 분주기(120)의 분주율이 N인 것과 관련하여 4N으로 설정될 수 있다. 상기 분주기(400)의 출력 신호인 피드백 신호는 주파수 검출부(200)에 입력된다.

도22은 차지 펌프의 출력단에서 SRCG의 트렌지언트 응답(transient response)을 시뮬레이션한 결과이다. 최초의 주파수는 상승과 하강 트렌지언트 시뮬레이션을 모두 관찰하기 위해 설정되었다. 여기서 분주율N은 1024인 경우의 시뮬레이션 결과이다.

도23은 실시예에 따라 CID 보상 블록(500)을 더 포함하는 통계적 기준 발진기를 예시한다. 상기 통계적 기준 발진기에 입력되는 실제 데이터는 일반적인 랜덤 NRZ 데이터가 아닌 프레임 헤더(frame header)를 포함한다. 상기 프레임 헤더는 패킷 정보를 포함하지 않기 때문에 랜덤 데이터가 아니다. 따라서, 이 부분을 포함하여 다중 분주기를 통과시킨 값을 기준 신호로 사용하는 경우 부정확한 주파수 로킹이 일어날 수 있다.

예컨대, 프레임 헤더에서 존재할 수 있는 연속적으로 동일한 비트(CID: consecutive Identical Digit)를 포함하여 데이터를 분주하는 경우 기준 신호의 듀레이션(duration)이 커지게 되고 상기 전압 제어 발진기(320)에서 출력된 신호는 이상적인 경우보다 낮은 로킹 주파수를 갖게 된다. 따라서, 이러한 오류를 제거하기 위해서는 듀레이션이 커진 신호에 대해서는 주파수 분주기(120)에서 분주하는 과정에서 스킵(skip)하는 과정이 필요하다.

이러한 스킵 과정을 이하에서 간략히 설명한다. 먼저, 입력 데이터를 분주한 신호의 평균값과 분산을 이론적으로 계산한다. 상기 계산된 평균값과 분산으로부터 "studen t-distribution"을 이용하여 95% 또는 99%의 신뢰도를 가지고 상기 신호의 듀레이션이 얼마보다 작아야 하는지 계산할 수 있다. 상기 신호의 듀레이션은 분주된 입력 데이터의 반주기 동안 VCO/16의 신호가 몇 개나 들어오는지 카운트하는 방법으로 알 수 있다. 이렇게 계산된 t-test value 값을 가지고 통계적 기준 발진기가 소정의 로킹 범위에 들어오게 되면 상기 CID 보상 블록(500)이 켜지면서 원치 않는 신호, 즉, 프레임 헤더 내의 CID가 발생하면 업데이트를 스킵하는 동작을 하게 된다.

상기 CID 보상 블록(500)을 구현하는 회로의 일 예가 도24에 도시된다. 이는 단지 예시일 뿐이며 상기 CID 보상 블록은 전술한 기능을 수행하는 다른 회로를 포함할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100: 통계적 기준 클록 발생기(SRCG)
110: 다중 임계값 슬라이서 120: 주파수 분주기
200: 주파수 검출기 300: 출력 신호 발생부
310: 차지 펌프 320: 전압 제어 발진기(VCO)
400: 분주기
500: CID 보상 블록

Claims

입력 데이터를 입력받아 상기 입력 데이터를 제1분주율로 나눈 기준 신호를 출력하는 통계적 기준 클록 발생기;
출력 신호의 주파수를 제2분주율로 나누어 피드백 신호를 출력하는 분주기;
상기 기준 신호와 상기 피드백 신호의 차이에 따른 차이 신호를 출력하는 주파수 검출기; 및
상기 차이 신호에 따라 상기 출력 신호를 출력하는 출력 신호 발생부를 포함하는 통계적 기준 발진기.
제1항에 있어서,
상기 통계적 기준 클록 발생기는 다중 임계값 슬라이서 및 주파수 분주기를 포함하며,
상기 다중 임계값 슬라이서는 다중 임계값을 이용해 상기 입력 데이터의 신호를 검출하며,
상기 주파수 분주기는 상기 다중 임계값 슬라이서로부터 입력된 신호를 상기 제1분주율로 나누는 것을 특징으로 하는 통계적 기준 발진기.
삭제
제1항 또는 제2항에 있어서,
상기 차이 신호는 상기 기준 신호와 상기 피드백 신호의 차이에 따른 업펄스 신호 또는 다운펄스 신호인 것을 특징으로 하는 통계적 기준 발진기.
제1항 또는 제2항에 있어서,
상기 제2분주율은 상기 제1분주율의 4배의 값을 갖는 것을 특징으로 하는 통계적 기준 발진기.
제4항에 있어서,
상기 출력 신호 발생부는:
상기 업펄스 신호 또는 상기 다운펄스 신호에 따라 전하를 충전 또는 방전하는 차지 펌프; 및
상기 차지 펌프의 출력 신호에 대응하여 주파수를 발진하는 전압 제어 발진기를 포함하는 것을 특징으로 하는 통계적 기준 발진기.
제5항에 있어서,
상기 제1분주율은 128이상인 것을 특징으로 하는 통계적 기준 발진기.
제1항 또는 제2항에 있어서,
상기 입력 데이터 내의 랜덤하지 않은 신호를 스킵하여 상기 주파수 검출기에 입력하지 않도록 하는 CID 보상 블록을 더 포함하는 것을 특징으로 하는 통계적 기준 발진기.
제8항에 있어서,
상기 CID 보상 블록은 상기 기준 신호 및 상기 출력 신호를 입력받아, 상기 기준 신호의 평균값과 분산을 이용하여 상기 입력 데이터 내의 랜덤하지 않는 신호를 판단하는 것을 특징으로 하는 통계적 기준 발진기.