KR101252439B1 - 진폭 위상 변조 시스템을 위한 연판정 디매핑 장치 및 방법 - Google Patents

진폭 위상 변조 시스템을 위한 연판정 디매핑 장치 및 방법 Download PDF

Info

Publication number
KR101252439B1
KR101252439B1 KR1020110085741A KR20110085741A KR101252439B1 KR 101252439 B1 KR101252439 B1 KR 101252439B1 KR 1020110085741 A KR1020110085741 A KR 1020110085741A KR 20110085741 A KR20110085741 A KR 20110085741A KR 101252439 B1 KR101252439 B1 KR 101252439B1
Authority
KR
South Korea
Prior art keywords
constellation
constellation point
soft decision
bit
nth
Prior art date
Application number
KR1020110085741A
Other languages
English (en)
Other versions
KR20130022808A (ko
Inventor
윤동원
이재윤
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020110085741A priority Critical patent/KR101252439B1/ko
Publication of KR20130022808A publication Critical patent/KR20130022808A/ko
Application granted granted Critical
Publication of KR101252439B1 publication Critical patent/KR101252439B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

진폭 위상 변조 시스템을 위한 연판정 디매핑 장치 및 방법이 개시된다. 개시된 연판정 디매핑 장치는 2N(N은 4 이상의 정수임) 진폭 위상 변조 시스템을 위한 연판정 디매핑 장치로서, 성상도 내의 4개의 사분면들 중 수신신호 심볼이 위치하는 어느 하나의 사분면을 다수의 성상점 결정선들을 이용하여 다수의 제1 영역들로 구획하는 영역 구획부; 상기 다수의 제1 영역들 중 상기 수신신호 심볼이 위치하는 어느 하나의 제1 영역을 형성하는 2 이상의 성상점 결정선들을 이용하여 상기 수신신호 심볼을 구성하는 N개의 비트들(수신 비트들) 각각의 연판정에 이용되는 성상점들을 검출하는 성상점 검출부; 및 상기 검출된 성상점들을 이용하여 상기 N개의 수신 비트들 각각을 연판정하는 연판정부를 포함한다.

Description

진폭 위상 변조 시스템을 위한 연판정 디매핑 장치 및 방법{APPARATUS AND METHOD FOR SOFT DECISION DEMAPPING FOR AMPLITUDE AND PHASE SHIFT KEYING SYSTEM}
본 발명의 실시예들은 2N(N은 4 이상의 정수임) 진폭 위상 변조(APSK: Amplitude and Phase Shift Keying) 시스템을 위한 연판정 디매핑(Soft Decision Demapping)장치 및 방법에 관한 것이다.
디지털 위성 방송 및 통신 시스템에서 대용량 데이터를 오류 없이 고속으로 전송하기 위해 높은 스펙트럼 효율을 갖는 고차 변조 방식과 우수한 오류 성능을 만족시키는 채널 부호화 기법을 이용한다.
여러 고차 변조 방식과 채널 부호화 기법들 중에서 고출력 증폭기의 비선형 특성에 우수한 성능을 보이는 진폭 위상 변조 방식(APSK: Amplitude and Phase Shift Keying, 이하, "APSK"라고 함)과 섀논의 한계(Shannon- limit)에 근접한 오류 성능을 보이는 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하, "LDPC"라고 함) 기법은 유럽의 디지털 위성 방송 표준인 DVB-S2(Digital Video Broadcasting - Satellite - Second Generation)에서 사용되고 있다.
또한 위성 통신 및 우주 통신에 사용되는 프로토콜로서 국제적으로 통용되는 표준인 CCSDS(Consultative Committee for Space Data Systems)에서도 고속으로 원격 측정(telemetry) 데이터를 전송하기 위해 APSK 계열의 변조 방식을 적용하고 있으며, 터보 부호화 기법과 함께 LDPC 기법을 채널 부호화 기법으로 권고하고 있다.
터보 부호화 기법과 LDPC 기법을 사용하는 경우에 있어 보다 우수한 성능으로 신호를 디코딩하기 위해 수신단에는 반복 복호기를 이용한다. 이 때, 반복 복호기는 수신신호 심볼에서 각 비트의 정보를 추출하기 위한 연판정 디매핑 장치(Soft Decision Demapper)를 포함한다.
도 1은 4+12(=24) APSK 시스템을 위한 종래의 연판정 디매핑에 이용되는 성상도를 도시한 도면이다.
여기서, 성상도 내의 각 성상점은 아래의 수학식 1과 같이 표현된다.
Figure 112011066540287-pat00001
여기서, Si ,k는 i번째 링에 위치하는 k번째 성상점의 좌표, ri는 i번째 링의 반지름, Ni는 i번째 링에 위치하는 성상점들의 개수, ζi는i번째 링에 위치한 성상점들의 위상 중 최소값을 각각 의미한다.
그리고, 모든 성상점의 사전 확률(Priori Probability)이 동일한 경우, 하나의 4+12 APSK 심볼에는 4개의 비트들(b1b2b3b4)이 할당되며, 가산 백색 가우시안 잡음(AWGN: Additive White Gaussian Noise) 채널을 통해 수신된 심볼(수신신호 심볼)의 n번째 비트에 대한 연판정 값인 LLR(Log Likelihood Ratio)은 아래의 수학식 2와 같이 표현된다.
Figure 112011066540287-pat00002
여기서,σ2은 가산 백색 가우시안 잡음 채널 환경에서의 분산을 각각 의미한다.
그런데, 상기한 수학식 2는 지수 연산, 로그 연산 및 자승 연산을 포함하고 있어 연산이 복잡하기 때문에 종래의 고차 변조 방식 중 하나인 Max-Log 알고리즘에서는 연산의 단순화를 위해 아래의 수학식 3과 같은 가정을 적용하여 아래의 수학식 4와 같이 각 비트들에 대해 연판정을 수행한다.
Figure 112011066540287-pat00003
Figure 112011066540287-pat00004
상기한 수학식 4는 수학식 2에 비해 지수 연산과 로그 연산을 생략하여 연산의 복잡도를 줄였다. 그러나, 수학식 4에 따르면, 성상도 내의 모든 성상점에 대해 연산을 수행하여야 하는바 여전히 연산이 복잡하다는 문제점이 있었다.
이에 대해, C. D. Ryu 등은 "Simplified soft-decision demapping algorithm for digital video broadcasting system, Electronics Letters, vol. 46, no. 12, pp. 840-842, Apr. 2010."에서 연산의 복잡도가 낮은 간단한 연판정 디매핑 알고리즘을 제안하였다. 이에 따르면, 각 비트에 대한 연판정 값은 아래의 수학식 5와 같이 표현된다.
Figure 112011066540287-pat00005
여기서, Pi _0 max는 내부 링(Inner Ring)에서 비트 0이 할당된 성상점들에 대한 확률 밀도 함수(PDF: Probability Density Function)의 최대값, Si _ 0는 내부 링에서 비트 0이 할당된 성상점들에 대한 확률 밀도 함수의 최대값을 가지는 성상점, Po _0 max는 외부 링(Outer Ring)에서 비트 0이 할당된 성상점들에 대한 확률 밀도 함수의 최대값, So _ 0는 외부 링에서 비트 0이 할당된 성상점들에 대한 확률 밀도 함수의 최대값을 가지는 성상점, Pi _1 max는 내부 링에서 비트 1이 할당된 성상점들에 대한 확률 밀도 함수의 최대값, Si _ 1는 내부 링에서 비트 1이 할당된 성상점들에 대한 확률 밀도 함수의 최대값을 가지는 성상점, Po _1 max는 외부 링에서 비트 1이 할당된 성상점들에 대한 확률 밀도 함수의 최대값, So _1 max는 외부 링에서 비트 1이 할당된 성상점들에 대한 확률 밀도 함수의 최대값을 가지는 성상점을 각각 의미한다.
그러나, 상기의 수학식 5는 근사화의 수행에 의해 산출된 연판정 값의 오차가 커서 비트 오류 확률 면에서 성능의 열화가 발생한다는 문제점이 있었다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 연산의 복잡도를 줄이면서 오차가 작은 연판정 값을 산출할 수 있는 2N(N은 4 이상의 정수임) 진폭 위상 변조 시스템을 위한 연판정 디매핑 장치 및 방법을 제안하고자 한다.
본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 2N(N은 4 이상의 정수임) 진폭 위상 변조 시스템을 위한 연판정 디매핑 장치에 있어서, 성상도 내의 4개의 사분면들 중 수신신호 심볼이 위치하는 어느 하나의 사분면을 다수의 성상점 결정선들을 이용하여 다수의 제1 영역들로 구획하는 영역 구획부; 상기 다수의 제1 영역들 중 상기 수신신호 심볼이 위치하는 어느 하나의 제1 영역을 형성하는 2 이상의 성상점 결정선들을 이용하여 상기 수신신호 심볼을 구성하는 N개의 비트들(수신 비트들) 각각의 연판정에 이용되는 성상점들을 검출하는 성상점 검출부; 및 상기 검출된 성상점들을 이용하여 상기 N개의 수신 비트들 각각을 연판정하는 연판정부를 포함하는 연판정 디매핑 장치가 제공된다.
상기 N개의 수신 비트들 중에서 n(1 이상 N 이하의 정수임)번째 수신 비트에 대한 연판정 시, 상기 영역 구획부는 상기 성상도 내의 성상점들 중에서 2개의 성상점들을 추출하고, 상기 2개의 성상점들을 연결하는 가상의 선분을 수직 이등분하여 상기 다수의 성상점 결정선 각각을 생성하되, 상기 2개의 성상점들은 상기 어느 하나의 사분면에 위치하는 성상점들 또는 상기 어느 하나의 사분면과 인접한 사분면에 위치하는 성상점들 중에서 상기 성상점과 대응되는 N개의 비트들(성상점 비트들) 중 n번째 성상점 비트가 동일하면서 서로 인접하는 성상점일 수 있다.
상기 2개의 성상점들은, 상기 어느 하나의 사분면에 위치하는 성상점들의 상기 n번째 성상점 비트가 모두 동일하지 않은 경우, 상기 어느 하나의 사분면에 위치하는 성상점이고, 상기 어느 하나의 사분면에 위치하는 성상점들의 상기 n번째 성상점 비트가 모두 로우 로직 값을 가지는 경우, 상기 어느 하나의 사분면에 위치하는 성상점 및 상기 인접한 사분면에 위치하고 상기 n번째 성상점 비트가 하이 로직 값을 가지는 성상점이고, 상기 어느 하나의 사분면에 위치하는 성상점들의 상기 n번째 성상점 비트가 모두 하이 로직 값을 가지는 경우, 상기 어느 하나의 사분면에 위치하는 성상점 및 상기 인접한 사분면에 위치하고 상기 n번째 성상점 비트가 로우 로직 값을 가지는 성상점일 수 있다.
상기 다수의 성상점 결정선들은 하나 이상의 제1 성상점 결정선 및 하나 이상의 제2 성상점 결정선을 포함하고, 상기 하나 이상의 제1 성상점 결정선 각각을 생성하는 2개의 성상점들은 상기 n번째 성상점 비트가 로우 로직 값을 가지는 성상점이고, 상기 하나 이상의 제2 성상점 결정선 각각을 생성하는 2개의 성상점들은 상기 n번째 성상점 비트가 하이 로직 값을 가지는 성상점이며, 상기 성상점 검출부는 상기 2 이상의 성상점 결성선들에 포함된 제1 성상점 결정선을 이용하여 상기 n번째 수신 비트가 로우 로직 값을 가지는 것으로 가정하는 경우 상기 수신신호 심볼과 가장 인접하는 것으로 판단되는 제1 성상점을 검출하고, 상기 2 이상의 성상점 결정선들에 포함된 제2 성상점 결정선을 이용하여 상기 n번째 수신 비트가 하이 로직 값을 가지는 것으로 가정하는 경우 상기 수신신호 심볼과 가장 인접하는 것으로 판단되는 제2 성상점을 검출하고, 상기 연판정부는 상기 제1 성상점 및 상기 제2 성상점을 이용하여 상기 n번째 수신 비트에 대한 연판정을 수행할 수 있다.
상기 성상점 검출부는 상기 다수의 성상점 결정선들을 생성하는데 이용된 2 이상의 성상점들 중에서, 상기 2 이상의 성상점 결성선들에 포함된 제1 성상점 결정선에 의해 분할되는 상기 성상도 내의 다수의 제2 영역 중 상기 수신신호 심볼이 위치하는 어느 하나의 제2 영역 내에 위치하며 상기 n번째 성상점 비트가 로우 로직 값을 가지는 성상점을 상기 제1 성상점으로 검출하고, 상기 2 이상의 성상점 결성선들에 포함된 제2 성상점 결정선에 의해 분할되는 상기 성상도 내의 다수의 제3 영역 중 상기 수신 신호 심볼이 위치하는 어느 하나의 제3 영역 내에 위치하며 상기 n번째 성상점 비트가 하이 로직 값을 가지는 성상점을 상기 제2 성상점으로 검출할 수 있다.
상기 성상점 검출부는 상기 어느 하나의 제2 영역 내에 위치하며 상기 n번째 성상점 비트가 로우 로직 값을 가지는 성상점이 2개 이상인 경우, 상기 어느 하나의 제2 영역 내에 위치하는 제1 성상점 결정선에 의해 분할되는 상기 제2 영역 내의 다수의 제4 영역 중 상기 수신신호 심볼이 위치하는 어느 하나의 제4 영역 내에 위치하는 상기 n번째 성상점 비트가 로우 로직 값을 가지는 성상점을 상기 제1 성상점으로 검출하고, 상기 어느 하나의 제3 영역 내에 위치하며 상기 n번째 성상점 비트가 하이 로직 값을 가지는 성상점이 2개 이상인 경우, 상기 어느 하나의 제3 영역 내에 위치하는 제2 성상점 결정선에 의해 분할되는 상기 제3 영역 내의 다수의 제5 영역 중 상기 수신신호 심볼이 위치하는 어느 하나의 제5 영역 내에 위치하는 상기 n번째 성상점 비트가 하이 로직 값을 가지는 성상점을 상기 제2 성상점으로 검출할 수 있다.
상기 연산 수행부는 아래의 수학식에 기초하여 상기 n번째 수신 비트에 대한 연판정을 수행할 수 있다.
Figure 112011066540287-pat00006
여기서, LLR(bn)는 상기 n번째 수신 비트의 연판정 값(Log Lnkelnhood Ratio), z는 상기 성상도 내에서의 상기 수신신호 심볼의 좌표, s1은 상기 성상도 내에서의 상기 제1 성상점의 좌표, s2는 상기 성상도 내에서의 상기 제2 성상점의 좌표, σ2은 가산 백색 가우시안 잡음(AWGN) 채널 환경에서의 분산을 각각 의미한다.
또한, 본 발명의 다른 실시예에 따르면, 2N(N은 4 이상의 정수임) 진폭 위상 변조 시스템을 위한 연판정 디매핑 방법에 있어서, 성상도 내의 4개의 사분면들 중 수신신호 심볼이 위치하는 어느 하나의 사분면을 다수의 성상점 결정선들을 이용하여 다수의 제1 영역들로 구획하는 단계; 상기 다수의 제1 영역들 중 상기 수신신호 심볼이 위치하는 어느 하나의 제1 영역을 형성하는 2 이상의 성상점 결정선들을 이용하여 상기 수신신호 심볼을 구성하는 N개의 비트들(수신 비트들) 각각의 연판정에 이용되는 성상점들을 검출하는 단계; 및 상기 검출된 성상점들을 이용하여 상기 N개의 수신 비트들 각각을 연판정하는 단계를 포함하는 연판정 디매핑 방법이 제공된다.
본 발명에 따르면, 연산의 복잡도를 줄이면서 오차가 작은 연판정 값을 산출할 수 있게 된다.
도 1은 4+12(=24) APSK 시스템을 위한 종래의 연판정 디매핑에 이용되는 성상도를 도시한 도면이다(링 비율=3.15).
도 2는 본 발명의 일 실시예에 따른 연판정 디매핑 장치의 개략적인 구성을 도시한 블록도이다.
도 3 내지 도 11은 16(=4+12) APSK 시스템에 적용 가능한 연판정 디매핑 장치의 연판정 동작의 개념을 설명하기 위한 도면이다(도 3 내지 도 10: 링 비율=2.57, 도 11: 링 비율=3.15).
도 12 및 도 13은 본 발명의 일 실시예에 따른 연판정 디매핑 장치의 성능을 설명하기 위한 도면이다.
도 14는 본 발명의 일 실시예에 따른 2N(N은 4 이상의 정수임) 진폭 위상 변조 시스템을 위한 연판정 디매핑 방법의 전체적인 흐름을 도시한 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 연판정 디매핑 장치의 개략적인 구성을 도시한 블록도이다.
본 발명의 일 실시예에 따른 연판정 디매핑 장치(200)는 영역 구획부(210), 성상점 검출부(220) 및 연판정부(230)를 포함할 수 있다. 이하, 각 구성 요소 별로 그 기능을 상술하기로 한다.
영역 구획부(210)는 성상도 내의 4개의 사분면들 중 수신신호 심볼이 위치하는 어느 하나의 사분면을 다수의 성상점 결정선들을 이용하여 다수의 제1 영역들로 구획한다.
아래에서 설명하는 것과 같이, 수신신호 심볼에 대한 연판정은 수신신호 심볼을 구성하는 N개의 비트들(수신 비트들) 각각에 대해 수행되므로, 영역 구획부(210)는 각 비트에 대한 연판정이 수행될 때 마다 수신신호 심볼이 위치하는 사분면을 다수의 제1 영역들로 구획한다.
성상점 결정부(220)는 구획된 다수의 제1 영역들 중 수신신호 심볼이 위치하는 어느 하나의 제1 영역을 형성하는 2 이상의 성상점 결정선들을 이용하여 N개의 비트들 각각의 연판정에 이용되는 성상점들을 검출한다.
이 경우에도, 성상점 결정부(220)는 각 비트에 대한 연판정이 수행될 때 마다 각 비트의 연판정에 이용될 성상점들을 검출할 수 있다.
마지막으로, 연판정부(230)는 검출된 성상점들을 이용하여 N개의 수신 비트들 각각을 연판정한다.
본 발명의 일 실시예에 따른 연판정 디매핑 장치(200)는 2N(N은 4 이상의 정수임) APSK 시스템에 적용되는 연판정 디매핑 장치로서, 특히, N이 4인 16(=4+12) APSK 시스템에 용이하게 적용될 수 있다. 아래에서는 16(=4+12) APSK 시스템을 위한 연판정 디매핑 장치 및 방법을 중심으로 각 비트에 대한 연판정을 수행하는 연판정 디매핑 장치(200)의 동작을 보다 상세히 설명하기로 한다.
도 3 내지 도 11은 16(=4+12) APSK 시스템에 적용 가능한 연판정 디매핑 장치(200)의 연판정 동작의 개념을 설명하기 위한 도면이다.
보다 상세하게, 도 3 내지 도 5는 수신신호 심볼을 구성하는 4(=N)개의 수신 비트들(b1b2b3b4) 중에서 첫번째 수신 비트(b1)에 대한 연판정 디매핑 장치(200)의 연판정 동작을 설명하기 위한 성상도를 도시한 도면이고, 도 6 내지 도 11은 4개의 수신 비트들(b1b2b3b4) 중 네번째 수신 비트(b4)에 대한 연판정 디매핑 장치(200)의 연판정 동작을 설명하기 성상도를 도시한 도면이다. 이하, 각 도면을 참조하여 연판정 디매핑 장치(200)의 동작을 상세히 설명한다.
1. 첫번째 수신 비트(b1)에 대한 연판정
영역 구획부(210)는 수신신호 심볼(Z)이 위치하는 사분면인 제1 사분면에 위치하는 4(=N)개의 성상점들(S1,0, S2,0, S2 ,1, S2 ,2)의 첫번째 성상점 비트들이 모두 동일한지 여부를 판단하여 성상점 결정선의 생성에 이용할 대상 성상점들을 결정한다.
도 3을 참조하면, 4개의 성상점들(S1,0, S2,0, S2,1, S2,2)의 첫번째 성상점 비트들이 모두 동일하지 않으므로, 영역 구획부(210)는 4개의 성상점들(S1,0, S2,0, S2,1, S2,2)을 대상 성상점들로 결정한다.
이 후, 영역 구획부(210)는 대상 성상점인 4개의 성상점들(S1 ,0, S2 ,0, S2 ,1, S2 ,2) 중에서 2개의 성상점들을 추출하고, 추출된 2개의 성상점들을 연결하는 가상의 선분을 생성하며, 생성된 가상의 선분을 수직 이등분함으로써 하나의 성상점 결정선을 생성한다.
일례로서, 각 성상점 결정선은 아래의 수학식 6과 같이 표현될 수 있다.
Figure 112011066540287-pat00007
여기서, si ,k 및 su ,v는 추출된 2개의 성상점들,
Figure 112011066540287-pat00008
는 2개의 성상점들(si ,k 및 su ,v)을 연결하는 선분을 수직 이등분하는 직선,
Figure 112011066540287-pat00009
는 추출된 2개의 성상점들을 연결하는 선분의 기울기를 각각 의미한다.
본 발명의 일 실시예에 따르면, 하나의 성상점 결정선을 생성하는데 이용되는 2개의 성상점들은 각각의 성상점과 대응되는 4(=N)개의 비트(성상점 비트) 중 첫번째 성상점 비트가 동일하면서 서로 인접하는 성상점일 수 있다.
다시 말해, 영역 구획부(210)는 연판정을 수행하고자 하는 수신 비트인 첫번째 수신 비트와 동일한 위치에 있는 첫번째의 성상점 비트가 서로 동일하면서 인접하는 2개의 성상점들을 추출하여 성상점 결정선의 생성에 이용할 수 있다.
즉, 도 3을 참조하면, 영역 구획부(210)는 첫번째 성상점 비트가 0(즉, 로우 로직 값)으로 동일한 성상점(S2 ,0)과 성상점(S2,1)을 추출하고, 이들을 연결하는 가상의 선분(311)을 생성한 후, 가상의 선분(311)을 수직 이등분하여 성상점 결정선(321)을 생성할 수 있다. 또한, 영역 구획부(210)는 첫번째 성상점 비트가 1(즉, 하이 로직 값)로 동일한 성상점(S1,0)과 성상점(S2,2)을 추출하고, 이들을 연결하는 가상의 선분(312)을 생성한 후, 가상의 선분(312)을 수직 이등분하여 하나의 성상점 결정선(322)을 생성할 수 있다.
이 때, 첫번째 성상점 비트가 0으로 동일한 성상점(S2,0)과 성상점(S2,1)을 이용하여 생성되는 성상점 결정선(321)은 첫번째 수신 비트가 0의 값을 가지는 것으로 가정하는 경우 수신신호 심볼(Z)과 가장 인접하는 것으로 판단되는 성상점(이하, "제1 성상점"이라고 함)을 검출하기 위해 이용되는 성상점 결정선(이하, "제1 성상점 결정선"이라고 함)이다. 또한, 첫번째 성상점 비트가 1로 동일한 성상점(S1,0)과 성상점(S2,2)을 이용하여 생성되는 성상점 결정선(322)은 첫번째 수신 비트가 1의 값을 가지는 것으로 가정하는 경우 수신신호 심볼(Z)과 가장 인접하는 것으로 판단되는 성상점(이하, "제2 성상점"이라고 함)을 검출하기 위해 이용되는 성상점 결정선(이하, "제2 성상점 결정선"이라고 함)이다.
이에 따라, 제1 사분면은 2개의 성상점 결정선들(321, 322)에 의해 4개의 제1 영역들(R1, R2, R3, R4)로 구획된다.
일례로서, 4개의 제1 영역들(R1, R2, R3, R4)은 아래의 수학식 7과 같이 표현될 수 있다.
Figure 112011066540287-pat00010
계속하여, 성상점 검출부(220)는 4개의 제1 영역들(R1, R2, R3, R4) 중에서 수신신호 심볼(Z)이 위치하는 제1 영역(R1)을 형성하는 2개의 성상점 결정선(321, 322)을 이용하여 첫번째 수신 비트의 연판정에 이용되는 성상점들인 제1 성상점 및 제2 성상점을 검출한다.
보다 상세하게, 도 4를 참조하면, 성상점 검출부(220)는 2개의 성상점 결정선들(321, 322)을 생성하는데 이용된 4개의 대상 성상점들(S1 ,0, S2 ,0, S2 ,1, S2 ,2) 중에서, 제1 성상점 결정선(321)에 의해 분할되는 성상도 내의 2개의 제2 영역(410, 420) 중 수신신호 심볼(Z)이 위치하는 제2 영역(410) 내에 위치하며 첫번째 성상점 비트가 0의 값을 가지는 성상점(S2 ,1)을 제1 성상점으로 검출할 수 있다.
또한, 도 5를 참조하면, 성상점 검출부(220)는 4개의 성상점들(S1 ,0, S2 ,0, S2 ,1, S2 ,2) 중에서, 제2 성상점 결정선(322)에 의해 분할되는 성상도 내의 2개의 제3 영역(510, 520) 중 수신신호 심볼(Z)이 위치하는 제3 영역(510) 내에 위치하며 첫번째 성상점 비트가 1의 값을 가지는 성상점(S2 ,2)을 제2 성상점으로 검출할 수 있다.
마지막으로, 연판정부(230)는 제1 성상점 및 제2 성상점을 이용하여 첫번째 수신 비트에 대한 연판정을 수행한다.
본 발명의 일 실시예에 따르면, 연판정부(230)는 아래의 수학식 8에 기초하여 첫번째 수신 비트에 대한 연판정을 수행할 수 있다.
Figure 112011066540287-pat00011
여기서, LLR(b1)는 첫번째 수신 비트의 연판정 값(Log Likelihood Ratio), z는 성상도 내에서의 수신신호 심볼(Z)의 좌표, s1은 성상도 내에서의 제1 성상점(즉, 성상점(S2,1))의 좌표, s2는 성상도 내에서의 제2 성상점(즉, 성상점(S2,2))의 좌표를 각각 의미한다.
이상에서는 수신신호 심볼(Z)이 제1 영역(R1)에 위치하는 일례를 설명하였으나, 상기의 내용은 수신신호 심볼(Z)이 다른 제1 영역(R2, R3, R4)에 위치하는 경우에도 동일하게 적용될 수 있다.
이 때, 수신신호 심볼(Z)이 제1 영역(R2)에 위치한다면, 성상점(S2,0)이 제1 성상점으로 검출되고 성상점(S1,0)이 제2 성상점으로 검출된다. 그리고, 수신신호 심볼(Z)이 제1 영역(R3)에 위치한다면, 성상점(S2,1)이 제1 성상점으로 검출되고 성상점(S1,0)이 제2 성상점으로 검출된다. 또한, 수신신호 심볼(Z)이 제1 영역(R4)에 위치한다면, 성상점(S2,0)이 제1 성상점으로 검출되고 성상점(S2,2)이 제2 성상점으로 검출된다.
2. 네번째 수신 비트(b4)에 대한 연판정
영역 구획부(210)는 수신신호 심볼(Z)이 위치하는 사분면인 제1 사분면에 위치하는 4(=N)개의 성상점들(S1,0, S2,0, S2 ,1, S2 ,2)의 네번째 성상점 비트들이 모두 동일한지 여부를 판단하여 성상점 결정선의 생성에 이용할 대상 성상점들을 결정한다.
도 6을 참조하면, 4개의 성상점들(S1,0, S2,0, S2,1, S2,2)의 네번째 성상점 비트들이 모두 0으로 동일하므로, 영역 구획부(210)는 제1 사분면에 위치하는 4개의 성상점들(S1 ,0, S2,0, S2 ,1, S2 ,2)과 제1 사분면과 인접한 사분면에 위치하고 네번째 성상점 비트가 1의 값을 가지며 인접한 사분면 내에서 제1 사분면과 보다 가까이 위치하는 성상점(S1 ,3) 및 성상점(S2 ,11)을 대상 성상점들로 결정한다.
이 후, 영역 구획부(210)는 대상 성상점들인 6개의 성상점들(S1 ,0, S1 ,3, S2 ,0, S2,1, S2 ,2, S2 ,13) 중에서 2개의 성상점들을 추출하고, 추출된 2개의 성상점들을 연결하는 가상의 선분을 생성하며, 생성된 가상의 선분을 수직 이등분하여 하나의 성상점 결정선을 생성한다.
이 경우에도, 각 성상점 결정선은 상기의 수학식 6과 같이 표현될 수 있다.
이 때, 하나의 성상점 결정선을 생성하는데 이용되는 2개의 성상점들은 각각의 성상점과 대응되는 4(=N)개의 비트(성상점 비트) 중 네번째 성상점 비트가 동일하면서 서로 인접하는 성상점일 수 있다.
다시 말해, 영역 구획부(210)는 연판정을 수행하고자 하는 수신 비트인 네번째 수신 비트와 동일한 위치에 있는 네번째의 성상점 비트가 서로 동일하면서 인접하는 2개의 성상점들을 추출하여 성상점 결정선의 생성에 이용할 수 있다.
즉, 도 6을 참조하면, 영역 구획부(210)는 네번째 성상점 비트가 0으로 동일하면서 서로 인접하는 2개의 성상점을 포함하는 5개의 성상점 쌍([S1 ,0, S2 ,2], [S2 ,2, S2 ,1], [S2 ,1, S2 ,0], [S2,0, S1 ,0], [S1 ,0, S2 ,1])을 추출하고, 성상점 쌍 내의 2개의 성상점들을 연결하는 가상의 선분들(미도시)을 생성한 후, 가상의 선분들(미도시)을 수직 이등분하여 5개의 성상점 결정선들(621, 622, 623, 624, 625, 626)을 생성할 수 있다. 생성된 5개의 성상점 결정선들은 네번째 수신 비트가 0의 값을 가지는 것으로 가정하는 경우 수신신호 심볼(Z)과 가장 인접하는 것으로 판단되는 제1 성상점을 검출하기 위한 제1 성상점 결정선이다.
또한, 영역 구획부(210)는 네번째 성상점 비트가 1로 동일하면서 서로 인접하는 성상점(S1 ,3)과 성상점(S2,11)을 추출하고, 이들을 연결하는 가상의 선분(미도시)을 생성한 후, 가상의 선분(미도시)을 수직 이등분하여 하나의 성상점 결정선(626)을 생성할 수 있다. 생성된 하나의 성상점 결정선은 네번째 수신 비트가 1의 값을 가지는 것으로 가정하는 경우 수신신호 심볼(Z)과 가장 인접하는 것으로 판단되는 제2 성상점을 검출하기 위한 제2 성상점 결정선이다.
이에 따라, 제1 사분면은 6개의 성상점 결정선들(621, 622, 623, 624, 625, 626)에 의해 7개의 제1 영역들(R1, R2, R3, R4 R5, R6, R7)로 구획된다. 이 때, 제1 영역을 형성함에 있어, 동일한 종류의 성상점 결정선들은 서로 만나는 지점에서부터 더 이상 연장되지 않는다.
일례로서, 7개의 제1 영역들(R1, R2, R3, R4 R5, R6, R7)은 아래의 수학식 9와 같이 표현될 수 있다.
Figure 112011066540287-pat00012
계속하여, 성상점 검출부(220)는 7개의 제1 영역들(R1, R2, R3, R4 R5, R6, R7) 중에서 수신신호 심볼(Z)이 위치하는 제1 영역(R3)을 형성하는 3개의 성상점 결정선(621, 622, 626)을 이용하여 네번째 수신 비트의 연판정에 이용되는 성상점들인 제1 성상점 및 제2 성상점을 검출한다.
보다 상세하게, 도 7을 참조하면, 성상점 검출부(220)는 6개의 성상점 결정선들(621, 622, 623, 624, 625, 626)을 생성하는데 이용된 6개의 대상 성상점들(S1 ,0, S1 ,3, S2 ,0, S2,1, S2 ,2, S2 ,13) 중에서, 2개의 제1 성상점 결정선(621, 622)에 의해 분할되는 성상도 내의 4개의 제2 영역(710, 720, 730, 740) 중 수신신호 심볼(Z)이 위치하는 제2 영역(720) 내에 위치하며 네번째 성상점 비트가 0의 값을 가지는 성상점(S2,2)을 제1 성상점으로 검출할 수 있다.
또한, 도 8을 참조하면, 성상점 검출부(220)는 6개의 대상 성상점들(S1 ,0, S1 ,3, S2 ,0, S2,1, S2 ,2, S2 ,13) 중에서, 제2 성상점 결정선(626)에 의해 분할되는 성상도 내의 2개의 제3 영역(810, 820) 중 수신신호 심볼(Z)이 위치하는 제3 영역(820) 내에 위치하며 네번째 성상점 비트가 1의 값을 가지는 성상점(S1 ,3)을 제2 성상점으로 검출할 수 있다.
마지막으로, 연판정부(230)는 제1 성상점 및 제2 성상점을 이용하여 네번째 수신 비트에 대한 연판정을 수행할 수 있다. 이 경우에도 연판정부는 상기의 수학식 8에 기초하여 네번째 수신 비트에 대한 연판정을 수행할 수 있다.
본 발명의 일 실시예에 따르면, 연판정부(230)는 아래의 수학식 6에 기초하여 네번째 수신 비트에 대한 연판정을 수행할 수 있다.
한편, 수신신호 심볼(Z)이 제1 영역(R5)에 위치하면, 도 9에 도시된 바와 같이 제1 영역(R5)을 형성하는 2개의 제1 성상점 결정선들(622, 625)에 의해 형성되는 4개의 제2 영역(910, 920, 930, 940) 중 수신신호 심볼(Z)이 위치하는 제2 영역(910) 내에는 네번째 성상점 비트가 0의 값을 가지는 성상점이 2개(S2 ,0, S2 ,1)가 존재하게 된다.
이러한 경우, 성상점 검출부(220)는 도 10에 도시된 바와 같이 수신신호 심볼(Z)이 위치하는 제2 영역(910) 내에 위치하는 다른 제1 성상점 결정선(623)을 이용하여 수신신호 심볼(Z)이 위치하는 제2 영역(910)을 2개의 제4 영역(1010, 1020)으로 구획하고, 2개의 제4 영역(1010, 1020) 중 수신신호 심볼이 위치하는 제4 영역(1020)에 위치하면서 네번째 성상점 비트가 0의 값을 가지는 성상점(S2,1)을 제1 성상점으로 검출한다(제2 성상점은 성상점(S1 , 3)임).
이상에서는 수신신호 심볼(Z)이 제1 영역(R3) 및 제1 영역(R5)에 위치하는 일례를 설명하였으나, 상기의 내용은 수신신호 심볼(Z)이 다른 제1 영역(R1 , R2 , R4 , R6 , R7)에 위치하는 경우에도 동일하게 적용될 수 있다.
이 때, 수신신호 심볼(Z)이 제1 영역(R1)에 위치한다면, 성상점(S2,1)이 제1 성상점으로 검출되고 성상점(S2,11)이 제2 성상점으로 검출된다. 그리고, 수신신호 심볼(Z)이 제1 영역(R2)에 위치한다면, 성상점(S2,0)이 제1 성상점으로 검출되고 성상점(S2,11)이 제2 성상점으로 검출된다. 또한, 수신신호 심볼(Z)이 제1 영역(R4)에 위치한다면, 성상점(S1,0)이 제1 성상점으로 검출되고 성상점(S1,3)이 제2 성상점으로 검출된다. 계속하여, 수신신호 심볼(Z)이 제1 영역(R6)에 위치한다면, 성상점(S2,2)이 제1 성상점으로 검출되고 성상점(S2,11)이 제2 성상점으로 검출된다. 마지막으로, 수신신호 심볼(Z)이 제1 영역(R7)에 위치한다면, 성상점(S1, 0)이 제1 성상점으로 검출되고 성상점(S2,11)이 제2 성상점으로 검출된다.
한편, 도 6 내지 도 10에서는 링 비율이 2.57을 가지고, 이에 의해 제2 성상점 결정선의 기울기(
Figure 112011066540287-pat00013
)가 0보다 작은 일례를 중심으로 본 발명의 실시예들을 설명하였으나, 상기한 내용들은 도 11에 도시된 바와 같이 제2 성상점의 기울기가 0보다 큰 경우(예를 들어, 링 비율이 3.15인 경우)에도 동일하게 적용가능하다. 이 경우, 7개의 제1 영역들(R1, R2, R3, R4 R5, R6, R7)은 아래의 수학식 10와 같이 표현될 수 있다.
Figure 112011066540287-pat00014
3. 두번째 수신 비트(b2) 및 세번째 수신 비트(b3)에 대한 연판정
본 발명의 일 실시예에 따른 연판정 디매핑 장치(200)는 앞서 설명한 첫번째 수신 비트(b1)와 대응되는 방법에 따라 두번째 수신 비트(b2)에 대한 연판정을 수행할 수 있다(이 때, "Re(z) ↔ Im(z)"가 수행된 상기한 수학식 8 및 수학식 9가 적용된다).
또한, 본 발명의 일 실시예에 따른 연판정 디매핑 장치(200)는 앞서 설명한 네번째 수신 비트(b4)와 대응되는 방법에 따라 세번째 수신 비트(b2)에 대한 연판정을 수행할 수 있다(이 때, "Re(z) ↔ Im(z)"가 수행된 상기한 수학식 8 및 수학식 10이 적용된다).
상기한 내용에 기초하여 본 발명의 일 실시예에 따른 연판정 디매핑 장치(200)의 연판정 수행 동작을 정리하면 아래와 같다.
본 발명의 일 실시예에 따르면, N개의 수신 비트들 중에서 n(1 이상 N 이하의 정수임)번째 수신 비트에 대한 연판정 시, 영역 구획부(210)는 성상도 내의 성상점들 중에서 2개의 성상점들을 추출하고, 2개의 성상점들을 연결하는 가상의 선분을 수직 이등분하여 다수의 성상점 결정선 각각을 생성하되, 2개의 성상점들은 어느 하나의 사분면에 위치하는 성상점들 또는 어느 하나의 사분면과 인접한 사분면에 위치하는 성상점들 중에서 성상점과 대응되는 N개의 성상점 비트들 중 n번째 성상점 비트가 동일하면서 서로 인접하는 성상점일 수 있다.
이 경우, 2개의 성상점들은, 상기 어느 하나의 사분면에 위치하는 성상점들의 n번째 성상점 비트가 모두 동일하지 않은 경우, 상기 어느 하나의 사분면에 위치하는 성상점이고, 상기 어느 하나의 사분면에 위치하는 성상점들의 n번째 성상점 비트가 모두 로우 로직 값을 가지는 경우, 상기 어느 하나의 사분면에 위치하는 성상점 및 인접한 사분면에 위치하고 n번째 성상점 비트가 하이 로직 값을 가지는 성상점이고, 상기 어느 하나의 사분면에 위치하는 성상점들의 n번째 성상점 비트가 모두 하이 로직 값을 가지는 경우, 상기 어느 하나의 사분면에 위치하는 성상점 및 인접한 사분면에 위치하고 n번째 성상점 비트가 로우 로직 값을 가지는 성상점일 수 있다.
또한, 다수의 성상점 결정선들은 하나 이상의 제1 성상점 결정선 및 하나 이상의 제2 성상점 결정선을 포함하고, 하나 이상의 제1 성상점 결정선 각각을 생성하는 2개의 성상점들은 n번째 성상점 비트가 로우 로직 값을 가지는 성상점이고, 하나 이상의 제2 성상점 결정선 각각을 생성하는 2개의 성상점들은 n번째 성상점 비트가 하이 로직 값을 가지는 성상점이며, 성상점 검출부(220)는 2 이상의 성상점 결성선들에 포함된 제1 성상점 결정선을 이용하여 n번째 수신 비트가 로우 로직 값을 가지는 것으로 가정하는 경우 수신신호 심볼과 가장 인접하는 것으로 판단되는 제1 성상점을 검출하고, 2 이상의 성상점 결정선들에 포함된 제2 성상점 결정선을 이용하여 n번째 수신 비트가 하이 로직 값을 가지는 것으로 가정하는 경우 수신신호 심볼과 가장 인접하는 것으로 판단되는 제2 성상점을 검출할 수 있다.
이 경우, 연판정부(230)는 제1 성상점 및 제2 성상점을 이용하여 n번째 수신 비트에 대한 연판정을 수행할 수 있다. 일례로서, 연판정부(230)는 아래의 수학식 11에 기초하여 연판정을 수행할 수 있다.
Figure 112011066540287-pat00015
또한, 성상점 검출부(220)는 다수의 성상점 결정선들을 생성하는데 이용된 2 이상의 성상점들 중에서, 2 이상의 성상점 결성선들에 포함된 제1 성상점 결정선에 의해 분할되는 성상도 내의 다수의 제2 영역 중 수신신호 심볼이 위치하는 어느 하나의 제2 영역 내에 위치하며 n번째 성상점 비트가 로우 로직 값을 가지는 성상점을 제1 성상점으로 검출하고, 2 이상의 성상점 결성선들에 포함된 제2 성상점 결정선에 의해 분할되는 성상도 내의 다수의 제3 영역 중 수신 신호 심볼이 위치하는 어느 하나의 제3 영역 내에 위치하며 n번째 성상점 비트가 하이 로직 값을 가지는 성상점을 제2 성상점으로 검출할 수 있다.
이 때, 성상점 검출부(220)는 상기 어느 하나의 제2 영역 내에 위치하며 n번째 성상점 비트가 로우 로직 값을 가지는 성상점이 2개 이상인 경우, 상기 어느 하나의 제2 영역 내에 위치하는 제1 성상점 결정선에 의해 분할되는 제2 영역 내의 다수의 제4 영역 중 수신신호 심볼이 위치하는 어느 하나의 제4 영역 내에 위치하는 n번째 성상점 비트가 로우 로직 값을 가지는 성상점을 제1 성상점으로 검출할 수 있다. 또한, 성상점 검출부(220)는 상기 어느 하나의 제3 영역 내에 위치하며 n번째 성상점 비트가 하이 로직 값을 가지는 성상점이 2개 이상인 경우, 상기 어느 하나의 제3 영역 내에 위치하는 제2 성상점 결정선에 의해 분할되는 제3 영역 내의 다수의 제5 영역 중 수신신호 심볼이 위치하는 어느 하나의 제5 영역 내에 위치하는 n번째 성상점 비트가 하이 로직 값을 가지는 성상점을 제2 성상점으로 검출할 수 있다.
이하에서는 도 12 및 도 13을 참조하여, 본 발명의 일 실시예에 따른 연판정 디매핑 장치(200)를 4+12 APSK 시스템에 적용하는 경우의 성능에 대한 실험예를 설명하기로 한다.
기존의 Max-Log 알고리즘에서는 각 비트의 LLR을 구하기 위하여 하나의 수신신호 심볼당 네 번의 곱셈 연산과 두 번의 덧셈 연산이 수행되었다. 또한, C. D. Ryu 등이 제안한 연판정 디매핑 알고리즘에서는 하나의 수신신호 심볼당 한 번의 덧셈 연산과 두 번의 뺄셈 연산이 수행되었다.
다시 말해, 성상도 내의 모든 성상점의 개수를 M이라고 할 때, 연판정 시, Max-Log 알고리즘에서는 4M번의 곱셈 연산 및 2M번의 덧셈 연산이 수행되었고, C. D. Ryu 등이 제안한 연판정 디매핑 알고리즘에서는 M번의 덧셈 연산 및 2M번의 뺄셈 연산과 한번의 추가적인 뺄셈 연산이 수행되었다.
이와 비교하여, 본 발명에 따른 연판정 디매핑 장치(200)는 수신심볼이 어떠한 성상점 결정 영역에 속하는지를 판단하기 위한 비교 연산을 뺄셈 연산으로 수행할 수 있으므로, 최소 [네번의 곱셈 연산+네번의 덧셈 연산+두번의 뺄셈 연산]으로 연판정을 수행하거나 최대 [15번의 곱셈 연산+15번의 덧셈 연산+13번의 뺄셈 연산으로 연판정을 수행할 수 있다. 이는 Max-Log 알고리즘 보다 훨씬 적은 계산량이지만, C. D. Ryu 등이 제안한 연판정 디매핑 알고리즘보다는 다소 많은 계산량이다.
도 12 및 도 13은 Max-Log 알고리즘에 따른 연판정 수행 시의 비트 오류 성능, C. D. Ryu 등이 제안한 연판정 디매핑 알고리즘에 따른 연판정 수행 시의 비트 오류 성능 및 본 발명의 일 실시예에 따른 연판정 디매핑 장치(200)를 이용한 연판정 수행 시의 비트 오류 성능을 비교한 그래프이다. 그리고, 도 12는
도 12에서는 2/3(3.15), 4/5(2.75), 9/10(2.57)의 부호율(링 비율)이 고려되었으며, LDPC 부호화된 블록 크기는 64800으로, 반복 복호 시 횟수는 50번을 가정하였다. 그리고, 도 13에서는 DVB-S2에 제시된 모든 부호율에 대한 LDPC 부호화된 4+12 APSK의 비트 오류 성능을 도시하고 있다.
도 12 및 도 13을 참조하면, 본 발명에 따른 연판정 디매핑 장치(200)의 비트 오류 성능은 Max-Log 알고리즘에 따른 연판정 수행 시의 비트 오류 성능과 거의 같으며, C. D. Ryu 등이 제안한 연판정 디매핑 알고리즘에 따른 연판정 수행 시의 비트 오류 성능보다는 우수한 것을 확인할 수 있다.
정리하면, 비록 본 발명에 따른 연판정 디매핑 장치(200)의 연산량은 C. D. Ryu 등이 제안한 연판정 디매핑 알고리즘보다는 다소 많지만, 성능 상에 있어서는 C. D. Ryu 등이 제안한 연판정 디매핑 알고리즘보다 우수하며 Max-Log 알고리즘과 거의 유사한 것을 확인할 수 있다.
도 14는 본 발명의 일 실시예에 따른 2N(N은 4 이상의 정수임) 진폭 위상 변조 시스템을 위한 연판정 디매핑 방법의 전체적인 흐름을 도시한 순서도이다. 이하, 각 단계별로 수행되는 과정을 설명하기로 한다.
먼저, 단계(S1410)에서는 성상도 내의 4개의 사분면들 중 수신신호 심볼이 위치하는 어느 하나의 사분면을 다수의 성상점 결정선들을 이용하여 다수의 제1 영역들로 구획한다.
계속하여, 단계(S1420)에서는 다수의 제1 영역들 중 수신신호 심볼이 위치하는 어느 하나의 제1 영역을 형성하는 2 이상의 성상점 결정선들을 이용하여 수신신호 심볼을 구성하는 N개의 수신 비트들 각각의 연판정에 이용되는 성상점들을 검출한다.
마지막으로, 단계(S1430)에서는 검출된 성상점들을 이용하여 N개의 수신 비트들 각각을 연판정한다.
지금까지 본 발명에 따른 연판정 디매핑 방법의 실시예들에 대하여 설명하였으며, 이에는 앞서 도 2 내지 도 11을 통해 설명한 연판정 디매핑 장치(200)에 관한 구성이 그대로 적용될 수 있다. 따라서, 이에 대한 보다 상세한 설명은 생략하기로 한다.
또한, 본 발명의 실시예들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 일 실시예들의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
200: 연판정 디매핑 장치 210: 영역 구획부
220: 성상점 결정부 230: 연판정부

Claims (8)

  1. 2N(N은 4 이상의 정수임) 진폭 위상 변조 시스템을 위한 연판정 디매핑 장치에 있어서,
    성상도 내의 4개의 사분면들 중 수신신호 심볼이 위치하는 어느 하나의 사분면을 다수의 성상점 결정선들을 이용하여 다수의 제1 영역들로 구획하는 영역 구획부;
    상기 다수의 제1 영역들 중 상기 수신신호 심볼이 위치하는 어느 하나의 제1 영역을 형성하는 2 이상의 성상점 결정선들을 이용하여 상기 수신신호 심볼을 구성하는 N개의 비트들(수신 비트들) 각각의 연판정에 이용되는 성상점들을 검출하는 성상점 검출부; 및
    상기 검출된 성상점들을 이용하여 상기 N개의 수신 비트들 각각을 연판정하는 연판정부를 포함하는 것을 특징으로 하는 연판정 디매핑 장치.
  2. 제1항에 있어서,
    상기 N개의 수신 비트들 중에서 n(1 이상 N 이하의 정수임)번째 수신 비트에 대한 연판정 시,
    상기 영역 구획부는 상기 성상도 내의 성상점들 중에서 2개의 성상점들을 추출하고, 상기 2개의 성상점들을 연결하는 가상의 선분을 수직 이등분하여 상기 다수의 성상점 결정선 각각을 생성하되,
    상기 2개의 성상점들은 상기 어느 하나의 사분면에 위치하는 성상점들 또는 상기 어느 하나의 사분면과 인접한 사분면에 위치하는 성상점들 중에서 상기 성상점과 대응되는 N개의 비트들(성상점 비트들) 중 n번째 성상점 비트가 동일하면서 서로 인접하는 성상점인 것을 특징으로 하는 연판정 디매핑 장치.
  3. 제2항에 있어서,
    상기 2개의 성상점들은,
    상기 어느 하나의 사분면에 위치하는 성상점들의 상기 n번째 성상점 비트가 모두 동일하지 않은 경우, 상기 어느 하나의 사분면에 위치하는 성상점이고,
    상기 어느 하나의 사분면에 위치하는 성상점들의 상기 n번째 성상점 비트가 모두 로우 로직 값을 가지는 경우, 상기 어느 하나의 사분면에 위치하는 성상점 및 상기 인접한 사분면에 위치하고 상기 n번째 성상점 비트가 하이 로직 값을 가지는 성상점이고,
    상기 어느 하나의 사분면에 위치하는 성상점들의 상기 n번째 성상점 비트가 모두 하이 로직 값을 가지는 경우, 상기 어느 하나의 사분면에 위치하는 성상점 및 상기 인접한 사분면에 위치하고 상기 n번째 성상점 비트가 로우 로직 값을 가지는 성상점인 것을 특징으로 하는 연판정 디매핑 장치.
  4. 제2항에 있어서,
    상기 다수의 성상점 결정선들은 하나 이상의 제1 성상점 결정선 및 하나 이상의 제2 성상점 결정선을 포함하고,
    상기 하나 이상의 제1 성상점 결정선 각각을 생성하는 2개의 성상점들은 상기 n번째 성상점 비트가 로우 로직 값을 가지는 성상점이고, 상기 하나 이상의 제2 성상점 결정선 각각을 생성하는 2개의 성상점들은 상기 n번째 성상점 비트가 하이 로직 값을 가지는 성상점이며,
    상기 성상점 검출부는 상기 2 이상의 성상점 결성선들에 포함된 제1 성상점 결정선을 이용하여 상기 n번째 수신 비트가 로우 로직 값을 가지는 것으로 가정하는 경우 상기 수신신호 심볼과 가장 인접하는 것으로 판단되는 제1 성상점을 검출하고, 상기 2 이상의 성상점 결정선들에 포함된 제2 성상점 결정선을 이용하여 상기 n번째 수신 비트가 하이 로직 값을 가지는 것으로 가정하는 경우 상기 수신신호 심볼과 가장 인접하는 것으로 판단되는 제2 성상점을 검출하고,
    상기 연판정부는 상기 제1 성상점 및 상기 제2 성상점을 이용하여 상기 n번째 수신 비트에 대한 연판정을 수행하는 것을 특징으로 하는 연판정 디매핑 장치.
  5. 제4항에 있어서,
    상기 성상점 검출부는 상기 다수의 성상점 결정선들을 생성하는데 이용된 2 이상의 성상점들 중에서,
    상기 2 이상의 성상점 결성선들에 포함된 제1 성상점 결정선에 의해 분할되는 상기 성상도 내의 다수의 제2 영역 중 상기 수신신호 심볼이 위치하는 어느 하나의 제2 영역 내에 위치하며 상기 n번째 성상점 비트가 로우 로직 값을 가지는 성상점을 상기 제1 성상점으로 검출하고,
    상기 2 이상의 성상점 결성선들에 포함된 제2 성상점 결정선에 의해 분할되는 상기 성상도 내의 다수의 제3 영역 중 상기 수신 신호 심볼이 위치하는 어느 하나의 제3 영역 내에 위치하며 상기 n번째 성상점 비트가 하이 로직 값을 가지는 성상점을 상기 제2 성상점으로 검출하는 것을 특징으로 하는 연판정 디매핑 장치.
  6. 제5항에 있어서,
    상기 성상점 검출부는
    상기 어느 하나의 제2 영역 내에 위치하며 상기 n번째 성상점 비트가 로우 로직 값을 가지는 성상점이 2개 이상인 경우, 상기 어느 하나의 제2 영역 내에 위치하는 제1 성상점 결정선에 의해 분할되는 상기 제2 영역 내의 다수의 제4 영역 중 상기 수신신호 심볼이 위치하는 어느 하나의 제4 영역 내에 위치하는 상기 n번째 성상점 비트가 로우 로직 값을 가지는 성상점을 상기 제1 성상점으로 검출하고,
    상기 어느 하나의 제3 영역 내에 위치하며 상기 n번째 성상점 비트가 하이 로직 값을 가지는 성상점이 2개 이상인 경우, 상기 어느 하나의 제3 영역 내에 위치하는 제2 성상점 결정선에 의해 분할되는 상기 제3 영역 내의 다수의 제5 영역 중 상기 수신신호 심볼이 위치하는 어느 하나의 제5 영역 내에 위치하는 상기 n번째 성상점 비트가 하이 로직 값을 가지는 성상점을 상기 제2 성상점으로 검출하는 것을 특징으로 하는 연판정 디매핑 장치.
  7. 제4항에 있어서,
    상기 연판정부는 아래의 수학식에 기초하여 상기 n번째 수신 비트에 대한 연판정을 수행하는 것을 특징으로 하는 연판정 디매핑 장치.

    Figure 112012103360998-pat00016

    여기서, LLR(bn)는 상기 n번째 수신 비트의 연판정 값(Log Lnkelnhood Ratio), z는 상기 성상도 내에서의 상기 수신신호 심볼의 좌표, s1은 상기 성상도 내에서의 상기 제1 성상점의 좌표, s2는 상기 성상도 내에서의 상기 제2 성상점의 좌표, σ2은 가산 백색 가우시안 잡음(AWGN) 채널 환경에서의 분산을 각각 의미함.
  8. 2N(N은 4 이상의 정수임) 진폭 위상 변조 시스템을 위한 연판정 디매핑 방법에 있어서,
    성상도 내의 4개의 사분면들 중 수신신호 심볼이 위치하는 어느 하나의 사분면을 다수의 성상점 결정선들을 이용하여 다수의 제1 영역들로 구획하는 단계;
    상기 다수의 제1 영역들 중 상기 수신신호 심볼이 위치하는 어느 하나의 제1 영역을 형성하는 2 이상의 성상점 결정선들을 이용하여 상기 수신신호 심볼을 구성하는 N개의 비트들(수신 비트들) 각각의 연판정에 이용되는 성상점들을 검출하는 단계; 및
    상기 검출된 성상점들을 이용하여 상기 N개의 수신 비트들 각각을 연판정하는 단계를 포함하는 것을 특징으로 하는 연판정 디매핑 방법.
KR1020110085741A 2011-08-26 2011-08-26 진폭 위상 변조 시스템을 위한 연판정 디매핑 장치 및 방법 KR101252439B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110085741A KR101252439B1 (ko) 2011-08-26 2011-08-26 진폭 위상 변조 시스템을 위한 연판정 디매핑 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110085741A KR101252439B1 (ko) 2011-08-26 2011-08-26 진폭 위상 변조 시스템을 위한 연판정 디매핑 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20130022808A KR20130022808A (ko) 2013-03-07
KR101252439B1 true KR101252439B1 (ko) 2013-04-08

Family

ID=48175398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110085741A KR101252439B1 (ko) 2011-08-26 2011-08-26 진폭 위상 변조 시스템을 위한 연판정 디매핑 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101252439B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110611633A (zh) * 2018-06-14 2019-12-24 大唐移动通信设备有限公司 一种16幅度相位键控信号的处理方法和装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113055330B (zh) * 2018-06-14 2023-10-20 福建星海通信科技有限公司 一种低复杂度的基于相位幅度特性的软判决方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110070682A (ko) * 2009-12-18 2011-06-24 한국전자통신연구원 디지털 신호의 소프트-결정 디매핑 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110070682A (ko) * 2009-12-18 2011-06-24 한국전자통신연구원 디지털 신호의 소프트-결정 디매핑 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110611633A (zh) * 2018-06-14 2019-12-24 大唐移动通信设备有限公司 一种16幅度相位键控信号的处理方法和装置
CN110611633B (zh) * 2018-06-14 2021-01-29 大唐移动通信设备有限公司 一种16幅度相位键控信号的处理方法和装置

Also Published As

Publication number Publication date
KR20130022808A (ko) 2013-03-07

Similar Documents

Publication Publication Date Title
KR102021314B1 (ko) 비정방 직교진폭변조 방식의 연판정 복조 장치 및 방법
US9331884B2 (en) Method and apparatus for encoding and decoding for frequency and quadrature-amplitude modulation in wireless communication system
KR20160126868A (ko) 미모 채널에서의 고차 직교 진폭 변조 심볼들의 소프트 탐지를 위한 방법 및 장치
US20150349801A1 (en) Method and apparatus for decoding non-binary low density parity check code in communication system
US20150036824A1 (en) Transmitter, receiver, quantum key distribution (qkd) system and quantum key distribution method
WO2017170110A1 (ja) 受信装置および受信方法
KR101252439B1 (ko) 진폭 위상 변조 시스템을 위한 연판정 디매핑 장치 및 방법
CN107959650B (zh) 一种面向低码率bch码的盲帧同步方法
KR102241416B1 (ko) 디지털 비디오 방송 시스템에서 LDPC(Low Density Parity Check) 복호기 및 LDPC 복호기의 복호화 방법
JP2018107700A (ja) 受信装置および受信方法
KR20090118802A (ko) 다중 입출력 통신 시스템을 위한 교란 벡터를 이용한 디코더 및 디코딩 방법
US10616015B2 (en) Signal processing system and method, and apparatus
CN102739366A (zh) 一种比特软信息截位处理装置和方法
KR101698875B1 (ko) Ldpc 부호의 복호 방법 및 장치
KR101731723B1 (ko) 다중 안테나 시스템에서 연판정 검출 방법 및 장치
US20080298511A1 (en) Soft-Output Demodulation Apparatus and Method
KR20150069747A (ko) 회전 ｑａｍ 기반의 통신 시스템에서 소프트 디매핑 방법 및 장치
CN110611633B (zh) 一种16幅度相位键控信号的处理方法和装置
WO2017054339A1 (zh) 一种迭代信道估计方法及装置、计算机存储介质
Liu et al. Impulse noise correction in OFDM systems
KR101268751B1 (ko) 수신단에서의 복조 및 디코딩 시스템 및 그 방법
KR101918584B1 (ko) 다중 안테나 시스템에서의 극 부호를 이용한 심볼 검파 및 채널 디코딩의 복합 처리 방법 및 그를 이용한 수신기
CN115664561B (zh) 极性度量的相位噪声通信检测方法、通信设备及介质
KR101970065B1 (ko) Mimo 시스템에서, 신호 검출 방법
KR20200025059A (ko) Sec부호에서 멀티오류정정을 위한 복호기 및 그 복호 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee