KR101250672B1 - 플래시 메모리 장치의 셀 간 간섭을 최소화하기 위한 격자 부호 변조 방법, 이를 이용하는 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치 - Google Patents

플래시 메모리 장치의 셀 간 간섭을 최소화하기 위한 격자 부호 변조 방법, 이를 이용하는 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치 Download PDF

Info

Publication number
KR101250672B1
KR101250672B1 KR1020100122415A KR20100122415A KR101250672B1 KR 101250672 B1 KR101250672 B1 KR 101250672B1 KR 1020100122415 A KR1020100122415 A KR 1020100122415A KR 20100122415 A KR20100122415 A KR 20100122415A KR 101250672 B1 KR101250672 B1 KR 101250672B1
Authority
KR
South Korea
Prior art keywords
data
input data
dimensional
points
bits
Prior art date
Application number
KR1020100122415A
Other languages
English (en)
Other versions
KR20120061214A (ko
Inventor
하정석
문재균
오지은
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020100122415A priority Critical patent/KR101250672B1/ko
Publication of KR20120061214A publication Critical patent/KR20120061214A/ko
Application granted granted Critical
Publication of KR101250672B1 publication Critical patent/KR101250672B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Error Detection And Correction (AREA)

Abstract

플래시 메모리 장치의 셀 간 간섭을 최소화하기 위한 격자 부호 변조 방법, 이를 이용하는 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치를 공개한다. 플래시 메모리를 위한 격자 부호 변조에서 신호 성상으로 생성 가능한 모든 포인트로부터 사용하지 않는 포인트들을 제거함에 있어서 E-PH 패턴을 포함한 포인트를 우선적으로 제거하므로, 셀간 간섭이 크게 발생하는 E-PH 패턴으로 인한 오류율의 증가를 감소시켜 오류율의 이득을 얻을 수 있다.

Description

플래시 메모리 장치의 셀 간 간섭을 최소화하기 위한 격자 부호 변조 방법, 이를 이용하는 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치{Trellis coded modulation method for reducing inter-cell interference of flash memory device, trellis coded modulation circuit, error correct circuit and flash memory device using same}
본 발명은 플래시 메모리 장치를 위한 격자 부호 변조 방법, 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치에 관한 것으로 특히 셀 간 간섭을 최소화하기 위한 격자 부호 변조 방법, 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치에 관한 것이다.
낸드 플래시 메모리 소자는 미세 공정의 사용과 셀 당 저장 비트 수의 증가로 미세화, 다치화 되어 가는 추세이다. 이러한 저장 밀도의 증가는 소자의 신뢰성 악화와 수명 단축 등의 부작용을 증대시켰다. 상기의 부작용들은 일반적으로 오류 정정부호를 사용함으로써 해결하는데 이를 위하여 여분의 비트들이 필요하게 되고, 이 여분비트들을 저장하기 위해 셀의 여분 면적이 요구 된다. 저장 매체에서 여분 비트를 저장하기 위해 필요한 셀의 면적은 최소화 되어야 하므로 여분 비트로 인해 요구되는 셀의 면적을 최소화 할 필요성이 있다.
오류 정정부호는 여분의 비트들을 더함으로써, 채널로부터 야기된 오류를 정정하는데 사용한다. 여분의 비트가 더해지는 것은 대역폭을 증가시켜 수신 단으로 들어오는 잡음의 양이 증가되게 됨을 의미한다. 대역폭을 증가시키지 않으려면 신호의 성상(signal constellation)이 증가해야 하는데, 이는 신호 간 최소거리를 감소시키거나, 평균 에너지를 증가시키게 된다. 대표적인 오류 정정부호인 길쌈부호(convolutional code)와 블록코드들은 어떻게 이 여분 비트들을 생성하는지에 대한 해결책은 주고 있으나, 어떻게 데이터 심볼들로 이 더해진 비트들이 매칭하는지 대해서는 해결책을 제시하고 있지 않다.
본 발명의 목적은 플래시 메모리 장치를 위한 셀 간 간섭을 최소화 하는 신호 성상을 가지는 격자 부호 변조 방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 격자 부호 변조 회로를 제공하는데 있다.
본 발명의 또 다른 목적은 상기 목적을 달성하기 위한 플래시 메모리 장치의 오류 정정 회로를 제공하는데 있다.
본 발명의 또 다른 목적은 상기 목적을 달성하기 위한 플래시 메모리 장치의 데이터 입력 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 상기 목적을 달성하기 위한 플래시 메모리 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 길쌈 부호기 및 m(m은 자연수)차원 변조기를 구비하는 격자 부호부 및 각각 멀티 레벨을 갖는 복수개의 메모리 셀을 구비하는 플래시 메모리 장치를 위한 격자 부호 변조 방법은 상기 길쌈 부호기가 n(n은 자연수)비트의 입력 데이터 중 k(k는 n보다 작은 자연수)비트의 제1 입력 데이터를 인가받고, 상기 k비트의 제1 입력 데이터에 r(r은 자연수) 비트의 여분 데이터를 더하여, k+r 비트의 부호화된 입력 데이터를 출력하는 부호화 단계, 상기 m차원 변조기가 상기 k+r 비트의 부호화된 입력 데이터와 상기 입력 데이터 중 상기 제1 입력 데이터를 제외한 나머지(n-k) 비트의 제2 입력 데이터를 인가받아 m차원 변조하여 생성되는 m개의 변조 데이터를 m차원 격자 상의 포인트로 재배열하고, 재배열된 상기 격자 상의 포인트에 대응하여 m개의 변조 데이터를 상기 플래시 메모리 장치의 m개의 상기 메모리 셀에 저장하되, 서로 인접한 메모리 셀에 문턱전압이 가장 낮은 상태와 가장 높은 상태가 저장되는 E-PH 포인트를 우선적으로 제거하여 저장하는 격자 변조 단계를 구비한다.
상기 목적을 달성하기 위한 격자 변조 단계는 상기 부호화된 입력 데이터와 상기 제 2입력데이터를 m차원 변조하여 상기 m개의 변조 데이터를 생성하는 단계, 상기 m차원 격자를 i(m=2i)개의 2차원 격자 단위로 구분하는 단계, 상기 복수개의 2차원 격자에서 하나 또는 그 이상의 상기 E-PH 포인트제거하는 단계, 상기 m개의 변조 데이터를 상기 E-PH 포인트가 제거된 상기 m차원 격자의 나머지 포인트에 대응하는 신호 성상에 맵핑하는 단계, 및 상기 m개의 변조 데이터를 상기 맵핑된 신호 성상에 따라 상기 m개의 메모리 셀에 저장하는 단계를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 E-PH 포인트제거하는 단계는 상기 복수개의 2차원 격자 각각에서 l2개의 포인트 중 상기 E-PH 포인트를 1차로 제거하는 단계, 상기 i개의 2차원 격자를 결합하고, 2k+r개의 부분 집합으로 구분하는 단계, 및 상기 i개의 2차원 격자 각각에서 1차로 제거된 상기 E-PH 포인트를 제외한 나머지 (l2-1)개의 포인트의 결합으로 생성되는 (l2-1)i개의 포인트에서 상기 2k+r개의 부분 집합의 합집합으로 계산되는 2n+1개의 포인트를 제외한 나머지 개수에 대응하는 개수의 상기 E-PH 포인트를 2차로 제거하는 단계를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 격자 부호 변조 회로는 n(n은 자연수)비트의 입력 데이터 중 k(k는 n보다 작은 자연수)비트의 제1 입력 데이터를 인가받고, 상기 k비트의 제1 입력 데이터에 r(r은 자연수) 비트의 여분 데이터를 더하여, k+r 비트의 부호화된 입력 데이터를 출력하는 길쌈 부호기, 및 상기 k+r 비트의 부호화된 입력 데이터와 상기 입력 데이터 중 상기 제1 입력 데이터를 제외한 나머지(n-k) 비트의 제2 입력 데이터를 인가받아 m차원 변조하여 생성되는 m개의 변조 데이터를 m차원 격자 상의 포인트로 재배열하고, 재배열된 상기 격자 상의 포인트에 대응하여 m개의 변조 데이터를 각각 멀티 레벨을 갖는 플래시 메모리 장치의 m개의 메모리 셀에 저장하되, 서로 인접한 메모리 셀에 문턱전압이 가장 낮은 상태와 가장 높은 상태가 저장되는 E-PH 포인트를 우선적으로 제거하여 저장하는 m차원 변조기를 구비한다.
상기 목적을 달성하기 위한 플래시 메모리 장치의 오류 정정 회로는 n(n은 자연수)비트의 입력 데이터를 인가받아 격자 부호 변조하여, m(m은 n보다 큰 자연수)비트의 변조 데이터를 각각 멀티 레벨을 갖는 플래시 메모리 코어의 복수개의 메모리 셀에 매칭하여 저장하는 격자 부호부, 및 상기 플래시 메모리 코어부에서 상기 m개의 변조 데이터를 인가받아 복조 및 복호하여 n비트의 출력 데이터를 외부로 출력하는 복호부를 구비한다.
상기 목적을 달성하기 위한 플래시 메모리 장치의 데이터 입력 방법은길쌈 부호기 및 m(m은 자연수)차원 변조기를 구비하는 격자 부호부 및 각각 멀티 레벨을 갖는 복수개의 메모리 셀을 구비하는 플래시 메모리 장치의 데이터 입력 방법에 있어서, 상기 길쌈 부호기가 n(n은 자연수)비트의 입력 데이터 중 k(k는 n보다 작은 자연수)비트의 제1 입력 데이터를 인가받고, 상기 k비트의 제1 입력 데이터에 r(r은 자연수) 비트의 여분 데이터를 더하여, k+r 비트의 부호화된 입력 데이터를 출력하는 부호화 단계;
상기 m차원 변조기가 상기 k+r 비트의 부호화된 입력 데이터와 상기 입력 데이터 중 상기 제1 입력 데이터를 제외한 나머지(n-k) 비트의 제2 입력 데이터를 인가받아 m차원 변조하여 생성되는 m개의 변조 데이터를 m차원 격자 상의 포인트로 재배열하고, 재배열된 상기 격자 상의 포인트에 대응하여 m개의 변조 데이터를 상기 플래시 메모리 장치의 m개의 상기 메모리 셀에 저장하되, 서로 인접한 메모리 셀에 문턱전압이 가장 낮은 상태와 가장 높은 상태가 저장되는 E-PH 포인트를 우선적으로 제거하여 저장하는 격자 변조 단계를 구비한다.
따라서, 본 발명의 플래시 메모리 장치의 셀 간 간섭을 최소화하기 위한 격자 부호 변조 방법, 이를 이용하는 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치는 플래시 메모리 장치가 오류 정정 기술로서 다차원 격자 부호를 사용할 때 E-PH 포인트를 우선적으로 제거한 신호성상을 사용함으로써 E-PH 패턴으로 인한 오류율의 증가를 감소시켜 오류율의 이득을 얻을 수 있다.
도 1은 격자 부호 기반의 오류 정정 회로를 이용하는 플래시 메모리 장치의 일예를 나타내는 도면이다.
도 2는 도 1의 격자 부호부의 동작의 일예를 나타내는 도면이다.
도 3은 멀티 레벨 셀의 문턱 전압의 분포를 나타내는 도면이다.
도 4는 도1 의 플래시 메모리 코어부에서 복수개의 메모리 셀 간의 간섭 및 결합을 나타낸다.
도 5는 인접 셀 간의 간섭과 결합에 의한 문턱 전압의 변화를 나타낸다.
도 6은 본 발명의 일예에 따른 다차원 격자의 신호 성상도를 종래의 기술과 비교하여 나타내는 도면이다.
도 7은 E-PH 패턴에 의한 오류의 영향을 시뮬레이션한 도면이다.
도 8 내지 10은 임의의 포인트를 제거한 신호 성상의 격자 부호와 본 발명에서 사용한 신호 성상의 격자 부호의 이득을 비교한 그래프이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로서, 본 발명을 상세히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 설명하는 실시예에 한정되는 것이 아니다. 그리고, 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략되며, 도면의 동일한 참조부호는 동일한 부재임을 나타낸다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 “...부”, “...기”, “모듈”, “블록” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
도 1은 격자 부호 기반의 오류 정정 회로를 이용하는 플래시 메모리 장치의 일예를 나타내는 도면이다.
도 1의 플래시 메모리 장치는 길쌈부호(convolutional code)와 블록코드들을 이용하여 생성된 여분 비트를 매칭하기 위한 기법으로 격자 부호 변조(Trellis Coded Modulation : TCM)를 이용한다. 격자 부호 변조는 대역폭이 제한된 채널에서 대역폭의 확장 없이 부호화기법과 변조를 동시에 고려하여 오류율을 개선시키는 기술이다. 이는 낸드 플래시 메모리 환경과 같이 셀의 면적이 제한된 환경에 적합한 오류 정정 기술로 최근 활발히 연구되고 있다. 격자 부호 변조 기술은 셀 내 프로그래밍 단계를 증가시켜 오류 정정 부호를 사용하면서도 여분의 셀 면적을 요구하지 않는다.
도 1에 도시된 바와 같이, 플래시 메모리 장치에 적용되는 격자 부호 기반의 오류 정정 회로는 격자 부호부(10), 플래시 메모리 코어부(20) 및 복호부(30)를 구비한다.
격자 부호부(10)는 플래시 메모리 장치의 라이트 동작 시에 외부로부터 n(n은 자연수)비트의 입력 데이터(in)를 인가받아 격자 부호 변조하여, m(m은 n보다 큰 자연수)비트의 변조 데이터(m_in)를 플래시 메모리 코어부(20)의 복수개의 메모리 셀에 매칭하여 저장한다. 격자 부호부(10)는 n비트의 입력 데이터(in)에서 k(k는 n보다 작은 자연수)비트의 제1 입력 데이터(in1)를 인가받아 r(r은 자연수)비트의 여분 데이터를 더하여 k+r 비트의 부호화된 입력 데이터(en_in)를 출력하는 길쌈 부호기(11) 및 길쌈 부호기(11)에 의해 부호화된 입력 데이터(en_in)와 n비트의 입력 데이터(in)에서 제1 데이터(in1)를 제외한 (n-k) 비트의 제2 입력 데이터(in2)를 인가받아 m차원 변조하여 m개의 변조 데이터(m_in)를 격자 상의 포인트로 재배열하는 m차원 변조기(12)를 구비한다.
플래시 메모리 코어부(20)는 복수개의 메모리 셀을 구비하고, 복수개의 메모리 셀 각각은 하나의 셀에 복수 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(Multi Level Cell : MLC)로 구성된다. 플래시 메모리 코어부(20)는 플래시 메모리 장치가 라이트 동작 시에 외부에서 인가되는 어드레스(Add)와 라이트 명령(WR)에 응답하여 격자 부호부(10)에서 인가되는 m개의 변조 데이터(m_in)를 저장하고, 리드 동작 시에 외부에서 인가되는 어드레스(Add)와 리드 명령(RD)에 응답하여 저장된 m개의 변조 데이터(m_out)를 복호부(30)로 출력한다.
본 발명에서는 설명의 편의를 위하여 각각의 멀티 레벨 셀이 2비트의 데이터를 저장할 수 있는 메모리 셀인 것으로 예를 들어 설명하나, 본 발명은 메모리 셀당 3비트의 데이터를 저장할 수 있는 TLC(Triple Level Cell) 및 4비트의 데이터를 저장할 수 있는 QLC(Quadruple Level Cell) 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀 일 수 있다.
그리고 복호부(30)는 리드 동작 시에 플래시 메모리 코어부(20)에서 인가되는 m개의 변조 데이터(m_out)를 인가받아 복조(demodulating) 및 복호(decoding)하여 n비트의 출력 데이터(out)를 외부로 출력한다. 복호부(30)는 m차원 변조기(12)에 의해 변조되어 플래시 메모리 코어부(20)에 저장된 m개의 변조 데이터(m_out)를 인가받아 m차원 복조하여 2k+r비트의 복조 데이터(dm_out)를 출력하는 m차원 복조기(31) 및 m차원 복조기(31)에서 출력되는 복조 데이터(dm_out)를 복호하여 n비트의 출력 데이터(out)를 출력하는 비터비(Viterbi) 복호기(32)를 구비한다.
도 2는 도 1의 격자 부호부의 동작의 일예를 나타내는 도면이다.
격자 부호부(10)는 n비트의 입력 데이터(in)가 인가되면, 도 2와 같이 k비트의 제1 입력 데이터(in1)와 n-k비트의 제2 입력 데이터(in2)로 구분하여 각각 길쌈 부호기(11)와 m차원 변조기(12)로 인가한다.
길쌈 부호기(11)는 k비트의 제1 입력 데이터(in1)에 r비트의 여분 비트를 더하여 k+r 비트의 부호화된 입력 데이터(en_in)를 m차원 변조기(12)로 인가한다. 도 2에서는 여분 비트가 1(r=1)인 경우를 예로 들어 설명한다. 그리고 n-k비트의 제2 입력 데이터(in2)는 상기한 바와 같이 직접 m차원 변조기(12)로 인가된다.
m차원 변조기(12)의 동작을 설명하기에 앞서 먼저 m차원 격자의 구조와 신호 성상도에 대해 설명한다.
격자 부호의 m차원 신호 성상도는 m/2개의 2차원 신호 성상도에 기반을 두고 이들의 결합(concatenation)과 합집합으로서 생성된다. 간단한 구현을 위하여 m차원 기본 성상도는 직교 격자를 가진다. 그러므로 무선 통신 환경에서 m차원 포인트는 m/2개의 복소수 신호(complex signal)의 결합으로 생성하고, 낸드 플래시 메모리에서는 m개의 셀에 저장된 정보의 결합으로 생성한다. 여기서 m은 입력 데이터(in)의 비트수(n)를 하나의 셀에 저장 가능한 비트 수로 나누어서 계산된다(m=n/셀당 비트수). m차원 신호성상의 모든 포인트들은 2k+1개의 부분집합으로 파티션 된다. 신호성상에서의 부분집합을 나누는 것은 Ungerboeck에 의해 제안된 부분집합 파티션 규칙을 따르며 이는 부분 집합 간의, 그리고 부분 집합 내 포인트 간 유클리드 거리(Euclidean distance)를 최대화 하는 방향으로 한다. 이는 백샙 잡음 채널에서 오류율이 포인트 간 유클리드 거리에 비례하여 나타나기 때문이다.
다시 도1 의 m차원 변조기(12)의 동작을 도 2를 참조하여 설명하면, 길쌈 부호기(11)에서 여분 비트가 더해져서 출력되는 k+1비트의 부호화된 데이터(en_in)는 부분집합 파티션 규칙에 의해 생성된 2k+1개의 부분집합 중 하나를 선택하는 정보가 된다. 2k+1개의 부분집합들은 각각 2n-k개의 m차원 포인트로 구성되어 있다. 부호화를 거치지 않고 곧장 변조기의 입력이 되는 n-k비트의 제2 입력 데이터(in2)는 부호화된 비트들이 선택한 부분집합 안의 2n-k개의 포인트 중 하나를 선택하는 정보가 된다.
결과적으로 플래시 메모리 장치에 인가되는 이진 입력인 n비트의 입력 데이터(in)는 r비트의 여분비트가 더해진 후 m차원의 포인트로 변조되며 l(l은 자연수)개의 레벨을 가지는 m개의 메모리 셀에 각 값이 저장되게 된다. 이는 다음 수학식 1을 만족하게 된다.
Figure 112010079698576-pat00001
수학식 1에서 l은 1차원 신호 성상의 단계의 수를 의미하며, 낸드 플래시 메모리에서는 한 셀 내 프로그래밍 레벨이 된다. 격자 부호 변조 방법을 적용하는 플래시 메모리 장치는 오류 정정부호를 위한 여분 비트를 위하여 셀의 면적을 소비하는 대신, 한 셀 내 프로그래밍 레벨을 늘림으로써, 부호화 이득을 얻는 것이다. 그러므로 m개의 셀에 저장된 수의 결합으로 생성 가능한 모든 포인트의 수는 lm개가 되며 이 수는 일반적으로 실제 필요한 포인트의 수인 2n+1보다 큰 값이다. 즉, lm-2n+1은 양의 정수 값을 가지게 되고, 이는 신호 성상에서 제거되어야 할 포인트의 수가 된다.
종래에 격자 부호 기반의 오류 정정 회로를 적용하는 플래시 메모리 장치는 부분집합안의 포인트들이 유클리드 거리가 가장 먼 신호들의 집합이 되도록 선택하였다. 따라서 부분집합을 선택하는 정보인 k비트의 제1 입력 데이터(in1)는 오류 정정 부호로써 그 안정성을 보장하고, 특정 변조 포인트를 선택하는 정보인 n-k비트의 제2 입력 데이터(in2)는 m차원 신호 성상도에서 포인트 간 유클리드 거리를 최대화함으로써 안정성을 유지하였다.
즉 종래에 플래시 메모리 장치에 적용되는 격자 부호는 부호화 된 신호들 간의 유클리드 거리를 최대화하기 위하여 길쌈부호와 변조를 동시에 고려하였다.
그러나 낸드 플래시 메모리 소자는 미세 공정의 사용으로 인한 미세화와 셀 당 저장 비트수의 증가로 인한 다치 화로 인하여 그 저장 밀도가 계속 증가하는 추세이다. 이러한 저장 밀도의 증가는 셀 간 결합(Coupling)과 수평전하의 확산(lateral charge sprading)을 증대시키며 이는 소자의 신뢰성 악화와 수명의 단축 등의 부작용의 원인이 된다.
특히 멀티 레벨 셀 플래시 메모리는 하나 셀 내 복수 비트의 정보가 저장되는 메모리이며, 하나의 셀에 2비트가 저장되는 플래시 메모리 장치에서 하나의 셀의 프로그래밍 레벨은 22이다. 하나의 셀에 2비트가 저장되는 멀티 레벨 셀의 문턱 전압의 분포(threshold voltage distribution)는 도 3과 같은 형태를 보인다.
도 3은 멀티 레벨 셀의 문턱 전압의 분포를 나타내는 도면이다.
도 3을 참조로 문턱 전압이 가장 낮은 상태부터 순서대로 각 상태를 E(Erase), P1, P2, PH(Phase High) 라 지정하면, 각 상태에서는 문턱 전압에 비례하여 전하가 저장되어 있다. E-PH 패턴은 인접한 셀 간에 문턱전압이 가장 낮은 상태와 가장 높은 상태가 저장되어 있는 패턴이다. 셀의 문턱 전압의 변화는 도 4와 같이 인접 셀 간의 간섭과 결합에 의해 발생된다.
도 4는 도1 의 플래시 메모리 코어부에서 복수개의 메모리 셀 간의 간섭 및 결합을 나타낸다.
도 4에서 p번째 WL(Word Line)과 q번째 BL(Bit Line)에 연결되어 있는 셀의 문턱전압을
Figure 112010079698576-pat00002
라 하자.
Figure 112010079698576-pat00003
의 전압 값은 인접 셀의 변화량인
Figure 112010079698576-pat00004
값의 영향을 받아 다음 수학식 2와 같이 변화하는 성질을 가진다.
Figure 112010079698576-pat00005
여기서
Figure 112010079698576-pat00006
은 WL에 대해 기생 셀 간 커패시턴스(capacitance)에 의한 결합 계수이다. 그러므로 E 상태를 저장한 셀 주변에 PH 상태를 저장한 셀이 있을 경우, E 상태를 저장한 셀의 문턱전압이 상승하여 오류의 원인이 될 것이다.
또한, E 상태를 저장한 셀과 PH상태를 저장한 셀이 인접하여 있을 경우, 두 셀 간에 강한 전기장이 형성된다.
도 5는 인접 셀 간의 간섭과 결합에 의한 문턱 전압의 변화를 나타낸다.
도 5에 도시된 바와 같이 E상태를 저장한 셀과 PH상태를 저장한 셀이 인접한 경우에는 각 셀의 문턱전압이 이동하는 경향이 있다. 이러한 경향은 수평전하의 확산으로 인해 발생하며 이 또한, 오류를 발생시키는 원인이 된다. 그리고 미세화가 진행될수록 상기의 인접 셀 간의 간섭과 결합이 더욱 심각해지기 때문에 문턱 전압 분포가 더욱 열화(degradation)될 것이다.
따라서 본 발명에서는 플래시 메모리 오류의 원인이 되는 셀 간 결합과 수평전하의 확산을 방지하기 위하여 신호성상에서 상기의 E-PH 패턴을 포함한 포인트를 우선적으로 제거시키는 격자 부호 변조 기술을 제공한다.
상기한 바와 같이, 격자 부호 변조에서는 동일한 대역폭을 사용하면서 부호화 이득을 얻기 위하여 변조 시 신호성상에서 레벨을 증가시킨다. 신호성상에서 레벨이 증가됨으로써 표현되는 포인트의 개수가 증가하게 되고, 이는 부호화 이득을 얻기 위해 여분 비트로 인해 증가된 포인트의 수보다 많다. 그러므로 신호 성상에서의 포인트들 중 사용하지 않는 포인트들을 제거해야 한다. 격자 부호 변조를 사용하는 무선통신 환경에서는 전력을 많이 소비하는 원점으로부터의 거리가 먼 포인트를 우선적으로 제거시킨다. 이와 같이 무선통신 환경에서는 원점으로부터 유클리드 거리가 큰 포인트를 우선적으로 제거시킴으로써, 다차원 성상에서 모형화 이득(Shaping gain)을 얻는다. 그러나 플래시 메모리 환경은 셀에 저장되는 레벨의 최대 폭 만이 주요 변수이고, 무선 통신 환경과 같이 셀에 저장되는 레벨이 높다 하여 소비전력이 크다고 할 수 없다. 그러므로 본 발명에서는 오류를 많이 발생시키는 E-PH 포인트들을 우선적으로 제거함으로써 성능 이득을 얻을 수 있다.
즉 본 발명의 격자 부호 기반의 오류 정정 회로를 적용하는 플래시 메모리 장치는 다차원 격자 부호를 사용할 때 오류를 많이 발생시키는 E-PH 포인트를 제거한 신호성상을 사용함으로써, E-PH 패턴으로 인한 오류율의 증가를 감소시켜 임의로 포인트를 제거한 방식보다 오류율의 이득을 얻을 수 있다.
도 6은 본 발명의 일예에 따른 다차원 격자의 신호 성상도를 종래의 기술과 비교하여 나타내는 도면으로, 도 6(a)는 본 발명에 따른 다차원 격자의 신호 성상도를 나타내며, 도 6(b)는 종래의 기술에 따른 다차원 격자의 신호 성상도를 나타낸다.
일반적으로 격자 부호에서 사용하는 다차원 신호 성상도는 다차원 직교 격자를 셀 내 프로그래밍 단계에 대하여 모형화 한 것이다. 다차원 격자는 그보다 낮은 차원의 격자들의 결합(concatenation)과 합집합(union)으로서 생성 가능하다. 즉, 2N차원 격자는 N차원 격자에 기반을 두고 있고, N차원 격자는 N/2차원 격자에 기반을 두고 있다. 이렇게 반복적으로 해나가다 보면 결국 임의의 다차원 격자가 2차원 격자에 기반을 두고 있음을 알 수 있다.
도 6(a)에 도시된 성상도는 본 발명의 일예에 따라 4차원 직교 격자를 한 단계 프로그래밍 레벨이 증가된 l=5에 의해 모형화된 형태이다. 즉 메모리 셀 각각이 도 3과 달리 5개의 레벨을 갖는 것으로 표현된다. 이 성상도는 다시 8개의 부분집합으로 파티션 되며, 각 부분 집합은 4차원에서 가장 밀집된 격자인 D4 격자이다. D4 격자는 2차원 직교 격자를 기본으로 하여 이의 결합과 합집합으로서 생성되며, 이 때 기본으로 하는 2차원 격자의 신호 성상은 도 6(a)와 같이 나타난다.
도 6(b)에 도시된 종래의 플레시 메모리를 위한 신호 성상에서 중앙의 포인트를 제거되는 것과 달리, 도 6(a)에 도시된 바와 같이 본 발명에서는 E-PH 포인트가 제거된다. 도6(a)에서 왼쪽의 2차원 격자의 신호 성상에서는 좌표(E, PH) 포인트가 제거되었고, 오른쪽의 2차원 격자의 신호 성상에서는 좌표(PH, E) 포인트가 제거되었다. 따라서 2개의 2차원 격자의 신호 성상 각각은 52-1=24개의 포인트를 갖는다.
그리고 도 6(a)의 2차원 신호 성상의 결합으로 총 242개의 포인트가 생성된다. 이 4차원 포인트들은 부분집합 파티션 규칙에 의해 2k+1개의 부분집합으로 나뉘며, 각 부분집합은 D4격자의 구조를 가진다. 부분집합 파티션 규칙은 다음과 같다.
2차원 직교 격자에서 포인트 간 MSED(minimum squared Euclidean distance)를
Figure 112010079698576-pat00007
이라 하겠다. 먼저, 2차원 직교 격자를 MSED를 최대화 시키는 방향으로 4개의 부분격자 A, B, C, D로 파티션 한다. A-D는 각각
Figure 112010079698576-pat00008
이 된다. 이 A-D 부분격자의 결합으로 (A,A),(A,B),...,(D,D)로 16개의 타입을 생성한다. 격자 부호에서 사용하는 8개의 부분집합은 이 16개의 타입의 합집합으로 생성되며 이는 표 1을 따른다.
2차원 성상 부분집합 합집합
0 0 (A,A)∪(B,B)
2 (C,C)∪(D,D)
4 (A,B)∪(B,A)
6 (C,D)∪(D,C)
1 1 (A,C)∪(B,D)
3 (C,B)∪(D,A)
5 (A,D)∪(B,C)
7 (C,A)∪(D,B)
표 1은 도 6A의 2차원 기본 격자의 포인트를 어떻게 결합할 것인지에 대한 표이다. 이와 같이 8개의 부분집합을 생성할 경우, 합집합의 포인트의 개수는 2차원 격자의 24개의 포인트의 결합으로 총 242=576개가 된다. 이는 실제 필요한 포인트 개수,
Figure 112010079698576-pat00009
개보다 많으므로
Figure 112010079698576-pat00010
개의 포인트가 제거되어야 한다. 이 포인트를 제거함에 있어서 본 발명에 따른 플래시 메모리 장치는 E-PH 패턴을 포함하는 포인트를 우선적으로 제거함으로써, E-PH 패턴으로 인해 야기되는 오류를 최소화 한다. 즉 도 6(a)에서 블록(B1 ~ B4)안의 포인트들의 결합으로 생성되는 포인트들이나 그 외 E-PH 패턴을 포함하는 포인트들을 우선적으로 제거한다. 본 발명의 신호 4차원 성상도는 임의의 포인트를 제거한 기존의 방식에 비하여 70% 이상의 E-PH 패턴이 제거된다.
도 7은 E-PH 패턴에 의한 오류의 영향을 시뮬레이션한 도면이다.
E-PH 패턴에 의한 오류의 영향을 시뮬레이션하기 위해서는 변형된 형태의 채널이 필요하다. 수학식 3은 E-PH 패턴에 의한 문턱 전압의 변화를 반영하기 위해 변형된 형태의 백색 잡음 채널의 식이다. 채널은 기본적으로 백색 잡음 채널이며, E-PH 패턴이 발생하는 셀에서는 잡음의 분산이 n배 증가한다.
Figure 112010079698576-pat00011
상기 수학식 3의 채널을 통과한 신호의 분포는 도 7과 같은 그래프로 나타난다.
도 8 내지 10은 임의의 포인트를 제거한 신호 성상의 격자 부호와 본 발명에서 사용한 신호 성상의 격자 부호의 이득을 비교한 그래프이다.
도 8 내지 10은 각각 E-PH 패턴이 발생할 경우에 대해 해당 셀의 잡음의 분산을 1.2배, 1.5배, 2배 증가시켜서 도시하였다(n=1.2, 1.5, 2).
도 8 내지 10에 도시된 바와 같이 본 발명의 플래시 메모리 장치는 신호성상을 사용함으로써, 기존의 신호 성상을 사용한 격자 부호에 비하여 E-PH 패턴에 의한 오류가 증가할수록 그 이득이 최대 0.4dB, 0,8dB 그리고 1.2dB까지 계속하여 증가함을 확인 할 수 있다.
현재 플래시 공정 기술은 계속하여 미세화 되고 있는 추세이므로 셀 내 간섭과 결합이 더욱 심화될 것이다. 이러한 환경에서 본 발명의 효과는 도 8 내지 도 10에 도시된 바와 같이 지속적으로 극대화될 수 있다.
본 발명의 플래시 메모리 장치는 기본적으로 낸드 플래시 메모리 장치에 적용될 수 있으나, 노어 플래시 메모리와 같은 다른 종류의 메모리 장치에도 적용 될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (15)

  1. 길쌈 부호기 및 m(m은 자연수)차원 변조기를 구비하는 격자 부호부 및 각각 멀티 레벨을 갖는 복수개의 메모리 셀을 구비하는 플래시 메모리 장치를 위한 격자 부호 변조 방법에 있어서,
    상기 길쌈 부호기가 n(n은 자연수)비트의 입력 데이터 중 k(k는 n보다 작은 자연수)비트의 제1 입력 데이터를 인가받고, 상기 k비트의 제1 입력 데이터에 r(r은 자연수) 비트의 여분 데이터를 더하여, k+r 비트의 부호화된 입력 데이터를 출력하는 부호화 단계;
    상기 m차원 변조기가 상기 k+r 비트의 부호화된 입력 데이터와 상기 입력 데이터 중 상기 제1 입력 데이터를 제외한 나머지(n-k) 비트의 제2 입력 데이터를 인가받아 m차원 변조하여 생성되는 m개의 변조 데이터를 m차원 격자 상의 포인트로 재배열하고, 재배열된 상기 격자 상의 포인트에 대응하여 m개의 변조 데이터를 상기 플래시 메모리 장치의 m개의 상기 메모리 셀에 저장하되, 서로 인접한 메모리 셀에 문턱전압이 가장 낮은 상태와 가장 높은 상태가 저장되는 E-PH 포인트를 우선적으로 제거하여 저장하는 격자 변조 단계를 구비하는 격자 부호 변조 방법.
  2. 제1 항에 있어서, 상기 격자 변조 단계는
    상기 부호화된 입력 데이터와 상기 제 2입력데이터를 m차원 변조하여 상기 m개의 변조 데이터를 생성하는 단계;
    상기 m차원 격자를 i(m=2i)개의 2차원 격자 단위로 구분하는 단계;
    상기 복수개의 2차원 격자에서 하나 또는 그 이상의 상기 E-PH 포인트제거하는 단계;
    상기 m개의 변조 데이터를 상기 E-PH 포인트가 제거된 상기 m차원 격자의 나머지 포인트에 대응하는 신호 성상에 맵핑하는 단계; 및
    상기 m개의 변조 데이터를 상기 맵핑된 신호 성상에 따라 상기 m개의 메모리 셀에 저장하는 단계를 구비하는 것을 특징으로 하는 격자 부호 변조 방법.
  3. 제2 항에 있어서, 상기 E-PH 포인트제거하는 단계는
    상기 복수개의 2차원 격자 각각에서 l2개의 포인트 중 상기 E-PH 포인트를 1차로 제거하는 단계;
    상기 i개의 2차원 격자를 결합하고, 2k+r개의 부분 집합으로 구분하는 단계; 및
    상기 i개의 2차원 격자 각각에서 1차로 제거된 상기 E-PH 포인트를 제외한 나머지 (l2-1)개의 포인트의 결합으로 생성되는 (l2-1)i개의 포인트에서 상기 2k+r개의 부분 집합의 합집합으로 계산되는 2n+1개의 포인트를 제외한 나머지 개수에 대응하는 개수의 상기 E-PH 포인트를 2차로 제거하는 단계를 구비하는 것을 특징으로 하는 격자 부호 변조 방법.
  4. 제3 항에 있어서, 상기 여분데이터는 1비트(r=1)이고,
    상기 m개의 변조 데이터는 상기 입력 데이터의 비트 수를 상기 복수개의 메모리 셀 각각이 저장할 수 있는 비트 수로 나눈 비트 수를 갖는 것을 특징으로 하는 격자 부호 변조 방법.인 것을 특징으로 하는 격자 부호 변조 방법.
  5. 제4 항에 있어서, 상기 복수개의 2차원 격자 각각은
    상기 복수개의 메모리 셀 각각이 갖는 레벨보다 1단계 더 많은 l개의 레벨을 갖는 1차원 신호 성상이 직교하여 생성되는 것을 특징으로 하는 격자 부호 변조 방법.
  6. 제5 항에 있어서, 상기 메모리 셀 각각은
    4개의 레벨을 가지고 2비트의 데이터를 저장할 수 있는 멀티 레벨 셀인 것을 특징으로 하는 격자 부호 변조 방법.
  7. n(n은 자연수)비트의 입력 데이터 중 k(k는 n보다 작은 자연수)비트의 제1 입력 데이터를 인가받고, 상기 k비트의 제1 입력 데이터에 r(r은 자연수) 비트의 여분 데이터를 더하여, k+r 비트의 부호화된 입력 데이터를 출력하는 길쌈 부호기; 및
    상기 k+r 비트의 부호화된 입력 데이터와 상기 입력 데이터 중 상기 제1 입력 데이터를 제외한 나머지(n-k) 비트의 제2 입력 데이터를 인가받아 m차원 변조하여 생성되는 m개의 변조 데이터를 m차원 격자 상의 포인트로 재배열하고, 재배열된 상기 격자 상의 포인트에 대응하여 m개의 변조 데이터를 각각 멀티 레벨을 갖는 플래시 메모리 장치의 m개의 메모리 셀에 저장하되, 서로 인접한 메모리 셀에 문턱전압이 가장 낮은 상태와 가장 높은 상태가 저장되는 E-PH 포인트를 우선적으로 제거하여 저장하는 m차원 변조기를 구비하는 격자 부호 변조 회로.
  8. 제7 항에 있어서, 상기 m차원 변조기는
    상기 부호화된 입력 데이터와 상기 제 2입력데이터를 m차원 변조하여 상기 m개의 변조 데이터를 생성하고,
    상기 m차원 격자를 i(m=2i)개의 2차원 격자 단위로 구분하고,
    상기 복수개의 2차원 격자에서 하나 또는 그 이상의 상기 E-PH 포인트제거하고,
    상기 m개의 변조 데이터를 상기 E-PH 포인트가 제거된 상기 m차원 격자의 나머지 포인트에 대응하는 신호 성상에 맵핑하며,
    상기 m개의 변조 데이터를 상기 맵핑된 신호 성상에 따라 상기 m개의 메모리 셀에 저장하는 것을 특징으로 하는 격자 부호 변조 회로.
  9. 제8 항에 있어서, 상기 m차원 변조기는
    상기 복수개의 2차원 격자 각각에서 l2개의 포인트 중 상기 E-PH 포인트를 1차로 제거하고,
    상기 i개의 2차원 격자를 결합하고, 2k+r개의 부분 집합으로 구분한 후,
    상기 i개의 2차원 격자 각각에서 1차로 제거된 상기 E-PH 포인트를 제외한 나머지 (l2-1)개의 포인트의 결합으로 생성되는 (l2-1)i개의 포인트에서 상기 2k+r개의 부분 집합의 합집합으로 계산되는 2n+1개의 포인트를 제외한 나머지 개수에 대응하는 개수의 상기 E-PH 포인트를 2차로 제거하는 것을 특징으로 하는 격자 부호 변조 회로.
  10. n(n은 자연수)비트의 입력 데이터를 인가받아 격자 부호 변조하여, m(m은 n보다 큰 자연수)비트의 변조 데이터를 각각 멀티 레벨을 갖는 플래시 메모리 코어의 복수개의 메모리 셀에 매칭하여 저장하는 격자 부호부; 및
    상기 플래시 메모리 코어부에서 상기 m개의 변조 데이터를 인가받아 복조 및 복호하여 n비트의 출력 데이터를 외부로 출력하는 복호부를 구비하며,
    상기 격자 부호부는
    n(n은 자연수)비트의 입력 데이터 중 k(k는 n보다 작은 자연수)비트의 제1 입력 데이터를 인가받고, 상기 k비트의 제1 입력 데이터에 r(r은 자연수) 비트의 여분 데이터를 더하여, k+r 비트의 부호화된 입력 데이터를 출력하는 길쌈 부호기; 및
    상기 k+r 비트의 부호화된 입력 데이터와 상기 입력 데이터 중 상기 제1 입력 데이터를 제외한 나머지(n-k) 비트의 제2 입력 데이터를 인가받아 m차원 변조하여 생성되는 m개의 변조 데이터를 m차원 격자 상의 포인트로 재배열하고, 재배열된 상기 격자 상의 포인트에 대응하여 m개의 변조 데이터를 플래시 메모리 장치의 m개의 상기 메모리 셀에 저장하되, 서로 인접한 메모리 셀에 문턱전압이 가장 낮은 상태와 가장 높은 상태가 저장되는 E-PH 포인트를 우선적으로 제거하여 저장하는 m차원 변조기를 구비하는 것을 특징으로 하는 플래시 메모리 장치의 오류 정정 회로.
  11. 삭제
  12. 제10 항에 있어서, 상기 복호부는
    상기 m개의 변조 데이터를 인가받아 m차원 복조하여 2k+r비트의 복조 데이터를 출력하는 m차원 복조기; 및
    상기 복조 데이터를 복호하여 n비트의 출력 데이터를 출력하는 비터비 복호기를 구비하는 것을 특징으로 하는 플래시 메모리 장치의 오류 정정 회로.
  13. 길쌈 부호기 및 m(m은 자연수)차원 변조기를 구비하는 격자 부호부 및 각각 멀티 레벨을 갖는 복수개의 메모리 셀을 구비하는 플래시 메모리 장치의 데이터 입력 방법에 있어서,
    상기 길쌈 부호기가 n(n은 자연수)비트의 입력 데이터 중 k(k는 n보다 작은 자연수)비트의 제1 입력 데이터를 인가받고, 상기 k비트의 제1 입력 데이터에 r(r은 자연수) 비트의 여분 데이터를 더하여, k+r 비트의 부호화된 입력 데이터를 출력하는 부호화 단계;
    상기 m차원 변조기가 상기 k+r 비트의 부호화된 입력 데이터와 상기 입력 데이터 중 상기 제1 입력 데이터를 제외한 나머지(n-k) 비트의 제2 입력 데이터를 인가받아 m차원 변조하여 생성되는 m개의 변조 데이터를 m차원 격자 상의 포인트로 재배열하고, 재배열된 상기 격자 상의 포인트에 대응하여 m개의 변조 데이터를 상기 플래시 메모리 장치의 m개의 상기 메모리 셀에 저장하되, 서로 인접한 메모리 셀에 문턱전압이 가장 낮은 상태와 가장 높은 상태가 저장되는 E-PH 포인트를 우선적으로 제거하여 저장하는 격자 변조 단계를 구비하는 플래시 메모리 장치의 데이터 입력 방법.
  14. 제13 항에 있어서, 상기 격자 변조 단계는
    상기 부호화된 입력 데이터와 상기 제 2입력데이터를 m차원 변조하여 상기 m개의 변조 데이터를 생성하는 단계;
    상기 m차원 격자를 i(m=2i)개의 2차원 격자 단위로 구분하는 단계;
    상기 복수개의 2차원 격자에서 하나 또는 그 이상의 상기 E-PH 포인트제거하는 단계;
    상기 m개의 변조 데이터를 상기 E-PH 포인트가 제거된 상기 m차원 격자의 나머지 포인트에 대응하는 신호 성상에 맵핑하는 단계; 및
    상기 m개의 변조 데이터를 상기 맵핑된 신호 성상에 따라 상기 m개의 메모리 셀에 저장하는 단계를 구비하는 것을 특징으로 하는 플래시 메모리 장치의 데이터 입력 방법.
  15. 제13 또는 14항 중의 어느 한항에 따른 데이터 입력 방법을 이용하여 데이터를 입력하는 플래시 메모리 장치.
KR1020100122415A 2010-12-03 2010-12-03 플래시 메모리 장치의 셀 간 간섭을 최소화하기 위한 격자 부호 변조 방법, 이를 이용하는 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치 KR101250672B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100122415A KR101250672B1 (ko) 2010-12-03 2010-12-03 플래시 메모리 장치의 셀 간 간섭을 최소화하기 위한 격자 부호 변조 방법, 이를 이용하는 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100122415A KR101250672B1 (ko) 2010-12-03 2010-12-03 플래시 메모리 장치의 셀 간 간섭을 최소화하기 위한 격자 부호 변조 방법, 이를 이용하는 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치

Publications (2)

Publication Number Publication Date
KR20120061214A KR20120061214A (ko) 2012-06-13
KR101250672B1 true KR101250672B1 (ko) 2013-04-09

Family

ID=46611826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100122415A KR101250672B1 (ko) 2010-12-03 2010-12-03 플래시 메모리 장치의 셀 간 간섭을 최소화하기 위한 격자 부호 변조 방법, 이를 이용하는 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치

Country Status (1)

Country Link
KR (1) KR101250672B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102067611B1 (ko) 2013-03-15 2020-01-20 삼성전자주식회사 메모리 컨트롤러의 동작 방법과 상기 메모리 컨트롤러를 포함하는 장치들
KR101711452B1 (ko) 2015-11-24 2017-03-02 국방과학연구소 교차형 직교-진폭 변조 성상을 갖는 실용적 격자부호 변조기 및 복조기

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080098040A (ko) * 2006-01-20 2008-11-06 마벨 월드 트레이드 리미티드 플래시 메모리에서 에러를 정정하기 위한 방법 및 시스템
KR20090110648A (ko) * 2008-04-18 2009-10-22 엘지전자 주식회사 플래시 메모리로 데이터를 기록하는 방법과 플래시메모리에 기록된 데이터를 읽는 방법 및 플래시 메모리시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080098040A (ko) * 2006-01-20 2008-11-06 마벨 월드 트레이드 리미티드 플래시 메모리에서 에러를 정정하기 위한 방법 및 시스템
KR20090110648A (ko) * 2008-04-18 2009-10-22 엘지전자 주식회사 플래시 메모리로 데이터를 기록하는 방법과 플래시메모리에 기록된 데이터를 읽는 방법 및 플래시 메모리시스템

Also Published As

Publication number Publication date
KR20120061214A (ko) 2012-06-13

Similar Documents

Publication Publication Date Title
JP5944941B2 (ja) クロス・ページ・セクタ、マルチ・ページ符号化およびパー・ページ符号化を使用して多重レベル・セル・フラッシュ・メモリ・デバイスにデータを記憶するための方法および装置
US8756365B2 (en) Apparatus and method for enhancing flash endurance by encoding data
KR101438072B1 (ko) 소거 없는 플래시 메모리의 다중 프로그래밍
US8549380B2 (en) Non-volatile memory error mitigation
US8266495B2 (en) Systems and methods for performing concatenated error correction
KR20100022023A (ko) 메모리 효율적인 ｌｄｐｃ 디코딩
US8595591B1 (en) Interference-aware assignment of programming levels in analog memory cells
KR20140098702A (ko) 선택적 이진 및 비-이진 디코딩을 이용한 플래시 메모리에서의 검출 및 디코딩
CN104282340A (zh) 一种固态盘闪存芯片阈值电压感知方法及系统
KR101250672B1 (ko) 플래시 메모리 장치의 셀 간 간섭을 최소화하기 위한 격자 부호 변조 방법, 이를 이용하는 격자 부호 변조 회로, 오류 정정 회로 및 플래시 메모리 장치의 데이터 입력 방법과 플래시 메모리 장치
CN102077470B (zh) 采用线性分组码的编码方法、装置及线性分组码生成方法、装置
US9715430B2 (en) Controller for a solid-state drive, and related solid-state drive
US8386882B2 (en) Set partitioning and multilevel coding
KR100461544B1 (ko) 고차원의 곱부호를 이용한 레이트 호환가능 부호 구성 방법
CN110071726B (zh) 多层单元闪存中联合ldpc码的构造方法及其译码装置
Chee et al. Permutation codes correcting a single burst deletion I: Unstable deletions
Kurkoski Rewriting codes for flash memories based upon lattices, and an example using the E8 lattice
CN110741559A (zh) 极化编码器、通信单元、集成电路及其方法
CN103973316A (zh) 具有使用定标常数的可变节点更新器的ldpc解码器
Buzaglo et al. Coding schemes for inter-cell interference in flash memory
CN105577196A (zh) 基于宽带OFDM电力线通信系统的Turbo码数据交织方法和交织器
CN107959502B (zh) 一种ldpc编码方法
Li WOM codes against inter-cell interference in NAND memories
Vu Constrained codes for intercell interference mitigation and dynamic thresholding in flash memories
Oh et al. Performance Comparison of Multi-level Coding Schemes for NAND Flash Memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160225

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee